JP2012015562A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2012015562A
JP2012015562A JP2011230475A JP2011230475A JP2012015562A JP 2012015562 A JP2012015562 A JP 2012015562A JP 2011230475 A JP2011230475 A JP 2011230475A JP 2011230475 A JP2011230475 A JP 2011230475A JP 2012015562 A JP2012015562 A JP 2012015562A
Authority
JP
Japan
Prior art keywords
circuit board
prepreg sheet
hole
film
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011230475A
Other languages
English (en)
Inventor
Yoshihiro Kawakita
嘉洋 川北
Toshiaki Takenaka
敏昭 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011230475A priority Critical patent/JP2012015562A/ja
Publication of JP2012015562A publication Critical patent/JP2012015562A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1059—Splitting sheet lamina in plane intermediate of faces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】導電性ペーストによるビア接続を具備する回路基板に対して、極めて容易かつ確実にビア接続が確保できる回路基板の製造方法を提供する。
【解決手段】プリプレグシート１１の両面に有機質フィルム１２を備え、かつ所望の位置に導電性ペーストが充填された貫通穴１３を具備する回路基板の製造方法であって、その貫通穴１３において（前記有機質フィルムの穴径ｒｆ１、ｒｆ２／前記有機質フィルムの厚みｔｆ１、ｔｆ２）が３以上であることを特徴とする。
【選択図】図１

Description

本発明は、各種電子機器に利用される回路基板の製造方法に関する。
近年の電子機器の小型化・高密度化に伴って、より多くの回路および部品を搭載できる高密度実装が可能な回路基板が開発されている。
図７Ａから図７Ｆは従来の回路基板５０１の製造方法を示す断面図である。
図７Ａは回路基板を製造するための中間材２１の断面図である。中間材２１は、プリプレグシート１２１と、プリプレグシート１２１の面１２１Ａ、１２１Ｂに熱ロール等を用いたラミネート法により貼り付けられた有機質フィルム２２とを有する。プリプレグシート１２１は、ガラス繊維織布と、そのガラス繊維織布に含浸されたエポキシ樹脂等の熱硬化性樹脂よりなり、熱硬化性樹脂は乾燥等の方法によりＢステージ状態にある。
次に、図７Ｂに示すように、レーザ等の加工法により中間材２１に貫通穴２３を形成した後、中間材２１を多孔質シートの上に配置し、その多孔質シートを介して中間材２１を吸引する。中間材２１を吸引しているときに、貫通穴２３に導電性ペースト２４を印刷法等で充填する。
その後、多孔質シートから中間材２１を剥離して、図７Ｃに示すように、貫通穴２３に導電性ペースト２４が充填された中間材２１が得られる。導電性ペースト２４は導電性粒子と熱硬化性樹脂、硬化剤、溶剤などを混練して得られる。
次に、図７Ｄに示すように、有機質フィルム２２を剥離して、導電性ペースト２４が面１２１Ａ、１２１Ｂから突出するプリプレグシート１２１が得られる。プリプレグシート１２１の面１２１Ａ、１２１Ｂ上に銅箔２５が配置される。
次に、ＳＵＳ等の金属中間板でプリプレグシート１２１と銅箔２５を挟み、熱プレスによって加熱加圧することで中間材２１は熱硬化して硬化基板１２２となる。さらに、図７Ｅに示すように、導電性ペースト２４は圧縮されて、銅箔２５が電気的に接続されたビア導体１２４となる。
次に、フォトリソエッチング等の方法で銅箔２５を所望のパターンに加工して回路配線層２６とし、図７Ｆに示す回路基板５０１を得る。必要に応じて、回路配線層２６と硬化基板１２２上にソルダーレジストが設けられる。あるいは、必要に応じて回路配線層２６にめっき処理等の表面仕上げ処理が施される。
図８Ａから図８Ｄは、従来の多層回路基板５０３の製造方法を示す断面図である。
図８Ａは、図７Ａから図７Ｆに示す方法で製造された回路基板５０１であるコア基板３１を示す。コア基板３１は、図７Ｆに示す硬化基板１２２とビア導体１２４と回路配線層２６にそれぞれ対応する硬化基板１３２とビア導体１３３と回路配線層３２とを有する。
図８Ｂに示すように、図７Ｄに示すプリプレグシート１２１と導電性ペースト２４とそれぞれ同様のプリプレグシート３６と導電性ペースト３５とを、コア基板３１の両面に位置合わせし、プリプレグシート３６上に銅箔３４を重ね合わせて熱プレスする。これにより、プリプレグシート３６は硬化基板１３６となり、図８Ｃに示すような積層硬化物５０２を得る。
さらにフォトリソエッチング等の方法で銅箔３４を所望のパターンに加工して回路配線層３７を作成し、図８Ｄに示す多層回路基板５０３を得る。必要に応じて、回路配線層３７と硬化基板１３６上にソルダーレジストが設けられる。あるいは、必要に応じて回路配線層３７にめっき処理等の表面仕上げ処理が施される。
さらに、多層回路基板５０３をコア基板として図８Ａから図８Ｄに示す方法を繰り返すことにより、多層化された回路基板を得ることができる。
図９Ａから図９Ｃは、図７Ｃに示す導電性ペーストが充填された中間材の製造工程を示す断面図である。
図７Ｃに示すプリプレグシート１２１と同様に、図９Ａに示すように、プリプレグシート４３の面４３Ａ、４３Ｂには有機質フィルム４１が貼り付けられており、貫通穴４４が形成されている。有機質フィルム４１が貼り付けられたプリプレグシート４３は多孔質シート４５に吸引され、貫通穴４４内には導電性ペースト４２が吸引され、貫通穴４４は導電性ペースト４２で充填される。
その後、図９Ｂと図９Ｃに示すように、多孔質シート４５が剥がされ、有機質フィルム４１がプリプレグシート４３から剥がされる。これにより、導電性ペースト４２の部分４２Ａ、４２Ｂが有機質フィルム４１の厚みだけプリプレグシート４３の面４３Ａ、４３Ｂからそれぞれ突出する。
高密度で部品を搭載するために、部品の端子間が狭くなるので配線層のランド径を小さくする必要がある。これに伴い、ビア導体の径は小さくなる。
高密度実装により回路配線層やビア導体がファイン化し、さらに薄型化により、上記の製造方法で作製された回路基板５０１、５０３ではビア導体と回路配線層との間の接続抵抗が著しく大きくなる場合がある。その例を以下に説明する。
図１０Ａから図１０Ｃは、導電性ペーストが充填された他の中間材１５３の製造工程を示す断面図である。
図９Ａに示すプリプレグシート４３と同様に、図１０Ａに示すように、プリプレグシート５３の面５３Ａ、５３Ｂには有機質フィルム５１Ａ、５１Ｂがそれぞれ貼り付けられており、貫通穴５４が形成されている。有機質フィルム５１Ａ、５１Ｂが貼り付けられたプリプレグシート５３は多孔質シート５５に吸引され、貫通穴５４内には導電性ペースト５２が吸引され、貫通穴５４は導電性ペースト５２で充填される。
その後、図１０Ｂに示すように、多孔質シート５５が剥がされる。
その後、図１０Ｃに示すように、有機質フィルム５１Ａ、５１Ｂがプリプレグシート５３から剥がされる。これにより、導電性ペースト５２の部分５２Ａが有機質フィルム５１Ａの厚みだけプリプレグシート５３の面５３Ａから突出している。しかし、有機質フィルム５１Ｂを剥離する時に導電性ペースト５２の部分５６が有機質フィルム５１Ｂについて導電性ペースト５２から離れる場合がある。この場合には、貫通穴５４に充填される導電性ペースト５２の量が本来充填されるべき量より少なくなる。これにより、回路基板でのビア導体と銅箔との接続抵抗が著しく増大し、これらの間で接続不良が発生する。
図１１Ａから図１１Ｃは、導電性ペーストが充填されたさらに他の中間材１６３の製造工程を示す断面図である。
図９Ａに示すプリプレグシート４３と同様に、図１１Ａに示すように、プリプレグシート６３の両面には有機質フィルム６１が貼り付けられており、貫通穴６４が形成されている。有機質フィルム６１が貼り付けられたプリプレグシート６３は多孔質シート６５に吸引され、貫通穴６４内には導電性ペースト６２が吸引され、貫通穴６４は導電性ペースト６２で充填される。
その後、図１１Ｂに示すように、中間材１６３を多孔質シート６５から剥離する際に、貫通穴６４から導電性ペースト６２の部分６６が抜ける場合がある。この場合には、図１１Ｃに示すように、導電性ペースト６２が貫通穴６４に充填されず、回路基板において銅箔に接続されるビア導体を作製できない。
本発明の回路基板の製造方法は、第１面と前記第１面の反対側の第２面とを有し、熱硬化性樹脂を含む厚さ６０μｍ、８０μｍ、１００μｍ、１２０μｍのいずれかのプリプレグシートを準備するステップと、前記プリプレグシートの前記第１面に第１のフィルムと前記第２面に第２のフィルムを貼り付けるステップと、前記プリプレグシートの前記第１面と前記第２面との間を貫通する貫通穴と、前記貫通穴に連結する前記第１のフィルムの第１の穴と、前記貫通穴に連結する前記第２のフィルムの第２の穴とをレーザにより形成するステップと、前記貫通穴と前記第１の穴と前記第２の穴とに導電性ペーストを充填するステップと、前記第１のフィルムと前記第２のフィルムを前記プリプレグシートから剥離するステップと、前記第１のフィルムと前記第２のフィルムを剥離するステップの後で、前記プリプレグシートの前記第１面に第１の金属箔を重ねて積層体を形成するステップと、前記積層体を硬化させるステップとを含み、前記第１のフィルムの厚みｔｆ１と前記第２のフィルムの厚みｔｆ２は１０μｍ〜３０μｍの範囲であり、前記第１の穴径ｒｆ１と前記第２の穴径ｒｆ２は、４０μｍ≦ｒｆ１、ｒｆ２≦１８０μｍの範囲で、かつ前記穴の径に対する前記フィルムの厚みの比Ｒ１＝ｒｆ１／ｔｆ１＝ｒｆ２／ｔｆ２が３．０〜８．０の範囲となるように形成される、ことを特徴とする。
これにより、ファイン化されたビア導体が金属箔に確実かつ安定に接続された回路基板が得られる。
本発明の実施の形態における中間材の断面図 実施の形態における中間材の拡大断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の製造方法を示す断面図 実施の形態による回路基板の試料の評価結果を示す図 実施の形態における回路基板を成形する温度プロファイルと圧力プロファイルを示す図 実施の形態における多層回路基板の製造方法を示す断面図 実施の形態における多層回路基板の製造方法を示す断面図 実施の形態における多層回路基板の製造方法を示す断面図 実施の形態における多層回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の多層回路基板の製造方法を示す断面図 従来の多層回路基板の製造方法を示す断面図 従来の多層回路基板の製造方法を示す断面図 従来の多層回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の回路基板の製造方法を示す断面図 従来の他の回路基板の製造方法を示す断面図 従来の他の回路基板の製造方法を示す断面図 従来の他の回路基板の製造方法を示す断面図 従来のさらに他の回路基板の製造方法を示す断面図 従来のさらに他の回路基板の製造方法を示す断面図 従来のさらに他の回路基板の製造方法を示す断面図
図１は、本発明の実施の形態による回路基板を製造するための中間材１００１の断面図である。中間材１００１は、プリプレグシート１１と、プリプレグシート１１の面１１Ａ、１１Ｂにそれぞれ貼り付けられた有機質フィルム１２Ａ、１２Ｂとを備える。プリプレグシート１１には面１１Ａ、１１Ｂ間を貫通する貫通穴１３が形成されている。有機質フィルム１２Ａ、１２Ｂの貫通穴１３が開口する部分に穴１１２Ａ、１１２Ｂがそれぞれ形成されている。
すなわち、中間材１００１には、貫通穴１３と、貫通穴１３に連結する穴１１２Ａ、穴１１２Ｂよりなる貫通穴１００１Ａが形成されている。貫通穴１００１Ａには導電性ペースト１５が充填されている。
すなわち導電性ペースト１５は穴１１２Ａ、１１２Ｂと貫通穴１３に充填されている。
有機質フィルム１２Ａ、１２Ｂは、厚さｔｆ１、ｔｆ２をそれぞれ有し、穴１１２Ａ、１１２Ｂは径ｒｆ１、ｒｆ２をそれぞれ有する。プリプレグシート１１は厚さｔ１を有し、貫通穴１３は最小径ｒｍｉｎを有する。中間材１００１の厚みｔ０は以下で表される。
ｔ０＝ｔ１＋ｔｆ１＋ｔｆ２
実施の形態では、ｒｆ１／ｔｆ１およびｒｆ２／ｔｆ２が３以上であり、かつｒｍｉｎ／ｔ０が１．５以下である。この条件を満たす中間材１００１では、図１０Ｃに示すように導電性ペースト５２の一部が有機質フィルム５１Ａ、５１Ｂに付いて取られる現象や、図１１Ｃに示すように導電性ペースト６２が多孔質シート６５に付いて抜ける現象が起こることを防止できる。
有機質フィルム１２Ａ、１２Ｂの厚みｔｆ１、ｔｆ２は５μｍ以上３０μｍ以下であることが好ましい。厚みｔｆ１、ｔｆ２が５μｍより小さいと有機質フィルム１２Ａ、１２Ｂは、プリプレグシート１１から剥がされる際に破断する場合がある。厚みｔｆ１、ｔｆ２が３０μｍを超えると、図１０Ｃに示すように、導電性ペースト５２の一部が有機質フィルム５１Ａ、５１Ｂに取られる場合がある。
図２は、中間材１００１の拡大断面図である。プリプレグシート１１は、ガラス繊維織布よりなる補強材２１１と、補強材２１１に含浸されたエポキシ樹脂等の熱硬化性樹脂３１１よりなる。熱硬化性樹脂３１１は乾燥等の方法によりＢステージ状態にある。
有機質フィルム１２Ａは、ポリエチレンテレフタレート、ポリエチレンテレナフタレート等の樹脂フィルムよりなる芯材３１２Ａと、芯材３１２Ａ上に設けられた離型剤層４１２Ａとを有する。離型剤層４１２Ａは熱硬化性樹脂により形成されてもよい。離型剤層４１２Ａにより、有機質フィルム１２Ａはプリプレグシート１１から容易に剥離できる。
離型剤層４１２Ａがプリプレグシート１１の面１１Ａに接するように、有機質フィルム１２Ａはプリプレグシート１１の面１１Ａ上に設けられる。同様に、有機質フィルム１２Ｂは、ポリエチレンテレフタレート、ポリエチレンテレナフタレート等の樹脂フィルムよりなる芯材３１２Ｂと、芯材３１２Ｂ上に設けられた離型剤層４１２Ｂとを有する。離型剤層４１２Ｂは熱硬化性樹脂により形成されてもよい。離型剤層４１２Ｂにより、有機質フィルム１２Ｂはプリプレグシート１１から容易に剥離できる。離型剤層４１２Ｂがプリプレグシート１１の面１１Ｂに接するように、有機質フィルム１２Ｂはプリプレグシート１１の面１１Ｂ上に設けられる。
プリプレグシート１１の熱硬化性樹脂３１１の軟化温度は導電性ペースト１５が硬化し始める反応開始温度より低いことが好ましい。プリプレグシート１１の加熱成形時において、プリプレグシート１１が軟化している状態で貫通穴１３内の導電性ペースト１５を１次的に十分圧縮した後に導電性ペースト１５が硬化し始める。したがって、導電性ペースト１５が硬化して得られたビア導体により回路配線層が確実に電気的に接続される。
導電性ペースト１５は、導電性粒子と熱硬化性樹脂とを少なくとも含む混合物よりなる。その導電性粒子は、金、銅、銀、インジウム、はんだ等の金属であることが好ましく、それらの合金でもよい。また、その導電性粒子は、それらの金属に覆われた球状物質よりなる粒子でもよい。導電性ペースト１５は、常温においては軟化している。また、導電性ペースト１５の熱硬化性樹脂は液状のエポキシ樹脂を主成分とすることが好ましく、この材料により導電性ペースト１５を高生産性で充填でき、ビア導体と回路配線層とを確実に接続できる。
プリプレグシート１１の補強材２１１を無機質材料で形成する場合、補強材２１１はガラス繊維織布あるいはガラス繊維不織布、またはこれらの複合材よりなることが好ましく、この材料よりなる補強材２１１により高剛性の回路基板を高コストパフォーマンスで得られる。
プリプレグシート１１の熱硬化性樹脂３１１は３０〜８０ｐｈｒの無機フィラーを含むことがより好ましい。無機フィラーの含有量を調整することによりプリプレグシート１１の加熱成形時において熱硬化性樹脂３１１の流動性を効果的に制御することができるので、導電性ペースト１５よりなるビア導体を回路配線層と確実に接続できる。無機フィラーは、シリカ、水酸化アルミニウム、窒化アルミニウム、アルミナ等の非導電性無機質部材よりなり、好ましくは直径１０μｍ以下の任意の形状を有する。
プリプレグシート１１の補強材２１１を有機質材料で形成する場合、ポリイミド、アラミド等の有機質フィルム、アラミド織布、アラミド不織布の少なくとも１つよりなることが好ましく、回路基板を高周波回路に用いることができかつ軽量にできる。この場合のプリプレグシート１１の熱硬化性樹脂３１１は、エポキシ樹脂を主成分とすることがコストパフォーマンスに優れ最も好ましいが、ポリイミド樹脂、ポリエステル樹脂、シアネートエステル樹脂等の他の樹脂を主成分としてもよい。
中間材１００１とそれを用いた回路基板１００４の製造方法について説明する。図３Ａから図３Ｈは中間材１００１とそれを用いた回路基板１００４の製造方法を示す断面図である。
２５０ｍｍ角、厚み約４０μｍのガラス繊維織布に、軟化点が７０℃、粒径が２〜８μｍの水酸化アルミニウムを５０ｐｈｒ含む熱硬化性エポキシ樹脂を７０ｗｔ％含浸させて半硬化させ、厚み６０μｍのプリプレグシート１１を準備する。離型剤を有する厚み１０〜３０μｍのポリエチレンテレフタレート（ＰＥＴ）フィルム１２Ａ、１２Ｂを準備する。
図３Ａに示すように、プリプレグシート１１の面１１Ａ、１１Ｂ上に離型剤が接するようにＰＥＴよりなる有機質フィルム１２Ａ、１２Ｂを約１００℃に加温されたロールラミネーターでそれぞれ熱圧着して貼り付け、有機質フィルム１２Ａ、１２Ｂの面２１２Ａ、２１２Ｂが露出する中間材１００１を得る。
次に、図３Ｂに示すように、有機質フィルム１２Ａ、１２Ｂが貼り付けられたプリプレグシート１１に炭酸ガスレーザで面２１２Ａ、２１２Ｂ間を貫通する貫通穴１００１Ａを形成する。
図１にも示すように、貫通穴１００１Ａは、プリプレグシート１１の面１１Ａ、１１Ｂ間を貫通する貫通穴１３と、有機質フィルム１２Ａ、１２Ｂをそれぞれ貫通する貫通穴１１２Ａ、１１２Ｂよりなる。貫通穴１１２Ａ、１１２Ｂの径は５０〜１８０μｍであり、貫通穴１３の最小径は４０μｍ〜１７０μｍである。
その後、図３Ｃに示すように、中間材１００１をセルロース等の多孔質材料からなる多孔質シート１５５上に、面２１２Ｂがシート１５５に接するように配置し、多孔質シート１５５を介して中間材１００１を真空ポンプで吸引する。
中間材１００１を真空ポンプで吸引しながら、貫通穴１００１Ａに導電性ペースト１５をスキージで充填した後、多孔質シート１５５を剥がして、図３Ｄに示すように、導電性ペースト１５が充填された貫通穴１００１Ａを有する中間材１００１を得る。
導電性ペースト１５は、溶剤を含まない熱硬化型エポキシ樹脂と銅粉とを主成分として含有し、酸無水物系の硬化剤をさらに含有する。８５重量％の銅粉と１２．５重量％の熱硬化型エポキシ樹脂と２．５重量％の硬化剤とを３本ロールにて十分に混練して導電性ペースト１５を作製する。導電性ペースト１５が硬化し始める反応開始温度は１２０℃である。
次に、導電性ペースト１５がプリプレグシート１１の面１１Ａ、１１Ｂから突出するように、中間材１００１から有機質フィルム１２Ａ、１２Ｂを剥離する。その後、図３Ｅに示すように、プリプレグシート１１の面１１Ａ、１１Ｂに厚さ１４μｍの銅箔等の金属箔１２５Ａ、１２５Ｂをそれぞれ重ねて、図３Ｆに示す積層体１００２を作製する。実施の形態では、金属箔１２５Ａは１２８ｇ／ｍ２の質量厚さを有する。
積層体１００２を約１ｍｍ厚のＳＵＳ３０４板上に配置し、それらをプレート上に設置する。その後、積層体１００２を真空熱プレス機に投入して金属中間板である２枚のＳＵＳ３０４板で挟み、プリプレグシート１１の熱硬化性樹脂３１１（図２）が硬化する温度で加熱しながらプレスして図３Ｇに示す回路基板１００３を作製する。プリプレグシート１１が加熱加圧される際に軟化すると、その加圧により導電性ペースト１５が収縮する。回路基板１００３は、プリプレグシート１１が硬化して得られた硬化基板１６１と、硬化基板１６１の面１６１Ａ、１６１Ｂ上にそれぞれ設けられた金属箔１２５Ａ、１２５Ｂと、導電性ペースト１５が硬化して得られたビア導体１６２とを備える。ビア導体１６２は金属箔１２５Ａ、１２５Ｂに接続され、硬化基板１６１の面１６１Ａ、１６１Ｂ間を貫通する貫通穴１１６１内に設けられている。
図５は、回路基板１００３を作製するために、積層体１００２を加熱し加圧する際の温度プロファイルＱ１と圧力プロファイルＰＱ１である。プリプレグシート１１の熱硬化性樹脂３１１の軟化温度は導電性ペースト１５が硬化し始める反応開始温度より低い。プリプレグシート１１はＢステージの半硬化状態であり、熱を加えると一旦軟化した後に硬化する。
まず、積層体１００２を投入して、真空プレス機の温度を温度Ｔ１１（５０℃）から樹脂３１１の軟化温度Ｔ１（７０℃）に所定の期間Ｐ１、例えば３０分だけ維持する。温度が温度Ｔ１になった時から５ＭＰａの圧力を積層体１００２に加える。期間Ｐ１では樹脂３１１が軟化するが導電性ペースト１５は硬化しないので、加えた圧力により導電性ペースト１５を効率的に圧縮できる。
真空熱プレス機の温度を温度Ｔ１に期間Ｐ１だけ維持した後から、期間Ｐ２の間に５℃／ｍｉｎの昇温速度で加熱プレス機の温度を温度Ｔ２（１３０℃）に上昇して維持する。温度Ｔ２は、導電性ペースト１５の反応開始温度より高く樹脂３１１の硬化温度より低いので、期間Ｐ２では導電性ペーストが硬化するが樹脂３１１は硬化しない。
期間Ｐ２では、樹脂３１１が硬化していないので、プリプレグシート１１を確実に成型できる。さらに、期間Ｐ２より前の期間Ｐ１でプリプレグシート１１の樹脂３１１が軟化している状態で導電性ペースト１５が十分圧縮された後に硬化し始める。したがって、導電性ペースト１５が硬化して得られたビア導体１６２では導電粒子の密度が高くなるので、ビア導体１６２は高導電性を有し、かつ金属箔１２５Ａ、１２５Ｂに確実に電気的に接続される。
真空熱プレス機の温度を温度Ｔ２に維持した後から期間Ｐ３の間に５℃／ｍｉｎの昇温速度で加熱プレス機の温度を温度Ｔ３（２００℃）に上昇して維持する。温度Ｔ３では樹脂３１１は硬化し、プリプレグシート１１は硬化基板１６１になる。
真空熱プレス機の温度を温度プロファイルＱ１で変化させたときに、プリプレグシート１１の温度はプロファイルＱ２に示すように変化する。期間Ｐ１〜Ｐ３を通して、積層体１００２には５ＭＰａの圧力が加えられて、プリプレグシート１１と金属箔１２５Ａ、１２５Ｂが圧着される。
次に、図３Ｈに示すように、回路基板１００３の金属箔１２５Ａ、１２５Ｂをフォトリソエッチング法でそれぞれパターン化して回路配線層１２６Ａ、１２６Ｂを形成して回路基板１００４が得られる。
上記の方法で試料１〜７の７種類の各１０枚の積層体１００２の試料を作製し、１枚の積層体１００２の試料を分割して６枚の回路基板１００３の試料を作製した。回路基板１００３の試料は５００個のビア導体１６２を有する。これらの試料のビア導体１６２の評価結果を図４に示す。
図４は試料のプリプレグシート１１の厚さｔ１と有機質フィルム１２Ａ、１２Ｂの厚さｔｆ１、ｔｆ２、貫通穴１１２Ａ、１１２Ｂの径ｒｆ１、ｒｆ２、貫通穴１３の最小径ｒｍｉｎと、１つのビア導体１６２の金属箔１２５Ａ、１２５Ｂ間の抵抗とを示す。実施の形態では、ビア導体１６２が正常に形成された場合に抵抗Ｒ１は１０ｍΩ以下になるので、この値を金属箔１２５Ａ、１２６がビア導体１６２により正常に接続されたか否かを判定する基準とした。図４は以下で表される比Ｒ１と比Ｒ２を示す。
Ｒ１＝ｒｆ１／ｔｆ１＝ｒｆ２／ｔｆ２
Ｒ２＝ｒｍｉｎ／（ｔ１＋ｔｆ１＋ｔｆ２）
試料１、３〜５、７の抵抗は１０ｍΩ以下で正常にビア導体１６２が形成されて金属箔１２５Ａ、１２５Ｂに接続されているが、試料２、６の抵抗が１０ｍΩを超えており正常にビア導体１２６が金属箔１２５Ａ、１２５Ｂに接続されていなかった。
試料２の抵抗は、基準である１０ｍΩを遥かに超える数百Ωであった。試料２は、プリプレグシート１１の厚みｔ１と貫通穴１３の最小径ｒｍｉｎ、貫通穴１１２Ａ、１１２Ｂの径ｒｆ１、ｒｆ２が試料１と同じであるが、有機質フィルム１２Ａ、１２Ｂの厚みｔｆ１、ｔｆ２が試料１より大きい。試料２のビア導体１６２の断面を研磨し解析すると、導電性ペースト１５の充填量が少ないことが判明した。さらに、剥がした後の有機質フィルム１２Ａ、１２Ｂの貫通穴１１２Ａ、１１２Ｂに導電性ペーストが付着しており、図１０Ｃに示す不良を確認できた。試料２の比Ｒ１は３未満なので、図１０Ｃに示す不良により、ビア導体１６２が金属箔１２５Ａ、１２５Ｂと正常に接続されていない。
図１０Ｃに示す不良は、有機質フィルム１２Ａ、１２Ｂの穴１１２Ａ、１１２Ｂの壁面に対する導電性ペースト１５のせん断強度が、導電性ペースト１５のバルク強度を上回る場合に発生する。有機質フィルム１２Ａ、１２Ｂの貫通穴１１２Ａ、１１２Ｂの径ｒｆ１、ｒｆ２の有機質フィルム１２Ａ、１２Ｂの厚みｔｆ１、ｔｆ２に対する比Ｒ１が３以上であれば、有機質フィルム１２Ａ、１２Ｂの穴１１２Ａ、１１２Ｂの壁面に対する導電性ペースト１５のせん断強度を導電性ペースト１５のバルク強度より小さくすることができるので、図１０Ｃに示す不良を無くすことができる。
試料６はビア導体１６２と金属箔１２５Ａ、１２５Ｂとが完全に断線していることに相当する抵抗を有していた。試料６は、試料１、２と同様にプリプレグシート１１の厚みｔ１および貫通穴１１２Ａ、１１２Ｂ、１３の径ｒｆ１、ｒｆ２、ｒｍｉｎは試料７と同じであるが、有機質フィルム１２Ａ、１２Ｂの厚みｔｆ１、ｔｆ２が試料７と異なる。良品である試料７の有機質フィルムの厚さｔｆ１、ｔｆ２が試料６のそれらより大きい。試料６のビア導体１６２の断面を解析すると、貫通穴１００１Ａに導電性ペースト１５が充填されていないことが判明した。導電性ペースト１５を貫通穴１００１Ａに充填するために用いた多孔質シート１５５（図３Ｃ）に貫通穴１００１Ａと同じ大きさの導電性ペースト１５が付着していた。この結果から、比Ｒ２が１．５を超えているので、図１１Ｂに示す不良が発生してビア導体１６２がほとんど形成されなかった。
比Ｒ１が３である試料３と、比Ｒ２が１．５である試料５では、上記の不良は発生せず、抵抗は１０ｍΩ以下であった。
図１１Ｂに示す不良は、導電性ペースト１５と多孔質シート１５５との密着強度が、導電性ペースト１５のバルク強度を上回る場合に発生する。貫通穴１３の最小径ｒｍｉｎの中間材１００１の厚みｔ０に対する比Ｒ２が１．５以下であれば、導電性ペースト１５と多孔質シート１５５との密着強度を導電性ペースト１５のバルク強度より小さくできるので、図１１Ｂに示す不良は発生しない。
本実施の形態では、プリプレグシート１１の厚みｔ１が６０μｍの回路基板につき説明したが、プリプレグシート１１の厚みｔ１が例えば８０μｍ、１００μｍ、１２０μｍであっても同様の結果が得られた。
ビア導体１６２はスルーホール、バンプ、フィルドめっき等の導電性ペースト１５を用いる方法以外の方法で形成してもよい。スルーホールでビア導体１６２を形成する場合は、スルーホールの空洞に樹脂を充填するか、あるいは蓋めっきすることが好ましい。
図６Ａから図６Ｄは、実施の形態による多層回路基板１００６の製造方法を示す断面図である。
図６Ａは、図３Ａから図３Ｈに示す方法で製造された回路基板１００４であるコア基板５３１を示す。コア基板５３１は、図３Ｈに示す硬化基板１６１とビア導体１６２と回路配線層１２６Ａ、１２６Ｂにそれぞれ対応する硬化基板６３２とビア導体６３３と回路配線層５３２Ａ、５３２Ｂとを有する。
図６Ｂに示すように、図３Ｅに示すプリプレグシート１１と導電性ペースト１５とそれぞれ同様のプリプレグシート５３６と導電性ペースト５３５とを、回路配線層５３２Ａに導電性ペースト５３５が当接するように位置合わせして、コア基板５３１の面５３１Ａに重ねる。
また、図３Ｅに示すプリプレグシート１１と導電性ペースト１５とそれぞれ同様のプリプレグシート２５３６と導電性ペースト２５３５とを、回路配線層５３２Ｂに導電性ペースト２５３５が当接するように位置合わせして、コア基板５３１の面５３１Ｂに重ねる。プリプレグシート５３６上に銅箔５３４を重ね合わせ、かつプリプレグシート２５３６上に銅箔２５３４を重ね合わせて積層体を形成する。その積層体を２枚の金属中間板７０１で挟んで熱プレスする。
これにより、プリプレグシート５３６、２５３６はそれぞれ硬化基板６３６、２６３６となり、かつ導電性ペースト５３５、２５３５はそれぞれビア導体５５３５、６５３５となり、図６Ｃに示すような積層硬化物１００５を得る。
金属中間板７０１の熱膨張係数（線膨張係数）がコア基板５３１の熱膨張係数（線膨張係数）と実質的に同じであることが好ましく、これにより積層体の熱プレス時でのコア基板５３１の破損を防ぐことができる。コア基板５３１の硬化基板１６１がガラスエポキシからなる場合、ＳＵＳ３０４やＳＵＳ３０１はガラスエポキシと実質的に同じ熱膨張係数（線膨張係数）を有するので、金属中間板７０１としてＳＵＳ３０４あるいはＳＵＳ３０１を用いることが好ましい。
さらにフォトリソエッチング等の方法で銅箔５３４、２５３４を所望のパターンに加工して回路配線層５３７、２５３７を作製し、図６Ｄに示す多層回路基板１００６を得る。必要に応じて、回路配線層５３７、２５３７と硬化基板６３６、２６３６上にソルダーレジストが設けられる。あるいは、必要に応じて回路配線層５３７、２５３７にめっき処理等の表面仕上げ処理が施される。
さらに、多層回路基板１００６をコア基板として図６Ａから図６Ｄに示す方法を繰り返すことにより、多層化された回路基板を得ることができる。
コア基板５３１の回路配線層５３２Ａ、５３２Ｂの面５５３２Ａ、５５３２Ｂは粗面であることが好ましい。粗面である面５５３２Ａ、５５３２Ｂは、銅箔５３４、２５３４として面粗化箔を使用するか、ＣＺ処理等の化学研磨あるいはサンドブラスト等の物理研磨で金属箔５３４、２５３４の面を粗化してもよい。粗化された面５５３２Ａ、５５３２Ｂに導電性ペースト５３５、２５３５すなわちビア導体５５３５、６５３５が当接することで、銅箔５３４、２５３４はビア導体５５３５、６５３５にそれぞれ確実に接続される。
上述のように、実施の形態による中間材１００１での導電性ペースト１５で形成されたビア導体１６２により、回路配線層１２６Ａ、１２６Ｂが安定かつ確実に接続された回路基板１００４が得られる。
さらに、実施の形態による回路基板１００４により、ビア導体で確実に全層が接続された、高密度実装に適した多層回路基板が得られる。
本発明により、ファイン化されたビア導体が金属箔に確実かつ安定に接続された回路基板が得られる。
１１ プリプレグシート
１２Ａ 有機質フィルム（第１のフィルム）
１２Ｂ 有機質フィルム（第２のフィルム）
１３ 貫通穴
１５ 導電性ペースト
１１２Ａ 穴（第１の穴）
１１２Ｂ 穴（第２の穴）
１２５Ａ 金属箔（第１の金属箔）
１２５Ｂ 金属箔（第２の金属箔）
２１１ 補強材
３１１ （熱硬化性）樹脂
４１２Ａ 離型剤層（第１の離型剤層）
４１２Ｂ 離型剤層（第２の離型剤層）
５３１ コア基板
７０１ 金属中間板
１００１ 中間材

Claims (4)

  1. 第１面と前記第１面の反対側の第２面とを有し熱硬化性樹脂を含む厚さ６０μｍ、８０μｍ、１００μｍ、１２０μｍのいずれかのプリプレグシートを準備するステップと、
    前記プリプレグシートの前記第１面に第１のフィルムと前記第２面に第２のフィルムを貼り付けるステップと、
    前記プリプレグシートの前記第１面と前記第２面との間を貫通する貫通穴と、前記貫通穴に連結する前記第１のフィルムの第１の穴と、前記貫通穴に連結する前記第２のフィルムの第２の穴とをレーザにより形成するステップと、
    前記貫通穴と前記第１の穴と前記第２の穴とに導電性ペーストを充填するステップと、
    前記第１のフィルムと前記第２のフィルムを前記プリプレグシートから剥離するステップと、
    前記第１のフィルムと前記第２のフィルムを剥離するステップの後で、前記プリプレグシートの前記第１面に第１の金属箔を重ねて積層体を形成するステップと、
    前記積層体を硬化させるステップとを含み、
    前記第１のフィルムの厚みｔｆ１と前記第２のフィルムの厚みｔｆ２は１０μｍ〜３０μｍの範囲であり、
    前記第１の穴径ｒｆ１と前記第２の穴径ｒｆ２は、４０μｍ≦ｒｆ１、ｒｆ２≦１８０μｍの範囲で、かつ前記穴の径に対する前記フィルムの厚みの比Ｒ１＝ｒｆ１／ｔｆ１＝ｒｆ２／ｔｆ２が３．０〜８．０の範囲となるように形成されることを特徴とする回路基板の製造方法。
  2. 前記積層体を硬化させるステップは、
    第１の温度で前記積層体を加熱するステップと、
    前記第１の温度で前記積層体を加熱するステップの後で、前記第１の加熱温度より高い第２の温度で前記積層体を加熱するステップと、
    前記第２の温度で前記積層体を加熱するステップの後で、前記第２の温度より高い第３の温度で前記積層体を加熱するステップと、
    を含む、請求項１に記載の回路基板の製造方法。
  3. 前記プリプレグシートは樹脂を含み、
    前記第１の温度は、前記プリプレグシートの前記樹脂の軟化点近傍の温度である、請求項２に記載の回路基板の製造方法。
  4. 前記積層体を形成するステップは、前記第１のフィルムと前記第２のフィルムを剥離するステップの後で、前記プリプレグシートの前記第２面にコア基板を重ねるステップを含み、
    前記積層体を硬化させるステップは、
    前記積層体を金属中間板で挟むステップと、
    前記金属中間板で挟んだ前記積層体を加熱加圧するステップと、
    を含む、請求項１に記載の回路基板の製造方法。
JP2011230475A 2005-12-12 2011-10-20 回路基板の製造方法 Withdrawn JP2012015562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011230475A JP2012015562A (ja) 2005-12-12 2011-10-20 回路基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005357392 2005-12-12
JP2005357392 2005-12-12
JP2011230475A JP2012015562A (ja) 2005-12-12 2011-10-20 回路基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007550143A Division JP5098646B2 (ja) 2005-12-12 2006-12-06 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2012015562A true JP2012015562A (ja) 2012-01-19

Family

ID=38162818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007550143A Expired - Fee Related JP5098646B2 (ja) 2005-12-12 2006-12-06 回路基板の製造方法
JP2011230475A Withdrawn JP2012015562A (ja) 2005-12-12 2011-10-20 回路基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007550143A Expired - Fee Related JP5098646B2 (ja) 2005-12-12 2006-12-06 回路基板の製造方法

Country Status (5)

Country Link
US (1) US7828924B2 (ja)
JP (2) JP5098646B2 (ja)
CN (1) CN101313637B (ja)
TW (1) TWI381786B (ja)
WO (1) WO2007069510A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009831A (ja) * 2018-07-04 2020-01-16 Ｎｉｓｓｈａ株式会社 導電シートの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103805A1 (ja) * 2009-03-12 2010-09-16 タツタ電線株式会社 多層配線基板の製造方法及びそれにより得られる多層配線基板
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
CN102484950B (zh) * 2009-08-24 2014-12-31 株式会社村田制作所 树脂多层基板以及该树脂多层基板的制造方法
KR101077336B1 (ko) 2009-09-09 2011-10-26 삼성전기주식회사 인쇄회로기판의 제조방법
US9282638B2 (en) * 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP6918774B2 (ja) * 2016-03-11 2021-08-11 日本碍子株式会社 接続基板
CN107343358B (zh) * 2016-12-06 2019-10-25 华为机器有限公司 一种电路板的加工方法及电路板
EP3593990A4 (en) * 2017-03-10 2020-07-29 Nissan Motor Co., Ltd. COMPOSITE MATERIAL, METHOD FOR PRODUCING A COMPOSITE MATERIAL ELEMENT AND MOLD FOR IT
JP2019057697A (ja) * 2017-09-22 2019-04-11 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
EP3736852A1 (en) 2019-05-07 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5686172A (en) * 1994-11-30 1997-11-11 Mitsubishi Gas Chemical Company, Inc. Metal-foil-clad composite ceramic board and process for the production thereof
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2002124763A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法、回路形成基板および回路形成基板用材料
JP2003008201A (ja) * 2001-06-18 2003-01-10 Nitto Denko Corp 金属箔積層体の製造方法及び配線基板の製造方法
JP3982417B2 (ja) * 2003-01-14 2007-09-26 松下電器産業株式会社 回路基板の製造方法
US7181839B2 (en) * 2003-01-14 2007-02-27 Matsushita Electric Industrial Co., Ltd. Method for producing a circuit board
JP2004343086A (ja) * 2003-04-25 2004-12-02 Matsushita Electric Ind Co Ltd 回路基板用部材とその製造方法及び回路基板の製造方法
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009831A (ja) * 2018-07-04 2020-01-16 Ｎｉｓｓｈａ株式会社 導電シートの製造方法

Also Published As

Publication number Publication date
JPWO2007069510A1 (ja) 2009-05-21
CN101313637A (zh) 2008-11-26
WO2007069510A1 (ja) 2007-06-21
US20090114338A1 (en) 2009-05-07
TW200803685A (en) 2008-01-01
CN101313637B (zh) 2010-08-18
JP5098646B2 (ja) 2012-12-12
US7828924B2 (en) 2010-11-09
TWI381786B (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
JP5098646B2 (ja) 回路基板の製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
KR19990013967A (ko) 배선판 및 그 제조방법
JP2002094200A (ja) 回路基板用電気絶縁材と回路基板およびその製造方法
TW511441B (en) Multi-layer circuit board and method of manufacturing same
JP2002064270A (ja) 回路基板とその製造方法
JP4765125B2 (ja) 多層プリント配線板形成用多層基材及び多層プリント配線板
JP3014365B2 (ja) 配線板、中間接続体、配線板の製造方法および中間接続体の製造方法
JP2006313932A (ja) 多層回路基板とその製造方法
KR20060037238A (ko) 회로 기판의 제조 방법
JP3760771B2 (ja) 回路形成基板および回路形成基板の製造方法
JP5077800B2 (ja) 多層プリント配線板の製造方法
EP1487245A1 (en) Circuit board and process for producing the same
JP2991032B2 (ja) 多層基板の製造方法
TWI412313B (zh) 多層印刷配線板及其製法
JP4161604B2 (ja) プリント配線板とその製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JPH05167250A (ja) 多層プリント配線板の製造方法
JP4378949B2 (ja) 多層配線板の製造方法
JP2004221236A (ja) 回路基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP4622939B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111020

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120906