JP2012015364A - Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device - Google Patents

Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device Download PDF

Info

Publication number
JP2012015364A
JP2012015364A JP2010151097A JP2010151097A JP2012015364A JP 2012015364 A JP2012015364 A JP 2012015364A JP 2010151097 A JP2010151097 A JP 2010151097A JP 2010151097 A JP2010151097 A JP 2010151097A JP 2012015364 A JP2012015364 A JP 2012015364A
Authority
JP
Japan
Prior art keywords
emitting laser
layer
semiconductor dbr
separation groove
spacer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010151097A
Other languages
Japanese (ja)
Inventor
Masahiro Hayashi
昌弘 林
Takeshi Hino
威 日野
Kengo Makita
憲吾 牧田
Hideyuki Yasufuku
秀幸 安福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2010151097A priority Critical patent/JP2012015364A/en
Publication of JP2012015364A publication Critical patent/JP2012015364A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a surface-emitting laser element with high reliability.SOLUTION: A method of manufacturing a surface-emitting laser element comprises: a deposition step of sequentially depositing a lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer, and an upper semiconductor DBR on a substrate; a separation groove formation step of forming separation grooves by removing a part of the lower semiconductor DBR, the lower spacer layer, the active layer, the upper spacer layer, and the upper semiconductor DBR; and a Ga ion implantation step of implanting Ga ions into side surfaces of the separation grooves.

Description

本発明は、面発光レーザ素子の製造方法、面発光レーザ素子、面発光レーザアレイ素子、光走査装置及び画像形成装置に関する。   The present invention relates to a method for manufacturing a surface emitting laser element, a surface emitting laser element, a surface emitting laser array element, an optical scanning device, and an image forming apparatus.

昨今、多色画像形成装置においては、より高精細な画像品質が求められている。このため、高速化が年々進み、オンデマンドプリンティングシステムとして簡易印刷に用いられるようになりつつある。具体的には、面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting LASER）を２次元的に配列した構成の２次元アレイ素子を用いることにより、感光体上での副走査間隔を記録密度の１／ｎにすることができ、単位画素をｎ×ｍの複数ドットのマトリクス構成を形成することができる。   In recent years, higher-definition image quality is required in multicolor image forming apparatuses. For this reason, the speed is increasing year by year and it is being used for simple printing as an on-demand printing system. Specifically, by using a two-dimensional array element having a configuration in which surface emitting lasers (VCSEL: Vertical Cavity Surface Emitting LASER) are two-dimensionally arranged, the sub-scanning interval on the photosensitive member is set to 1 / n of the recording density. It is possible to form a matrix configuration of n × m plural dots as unit pixels.

ところで、面発光レーザは、垂直共振器型の半導体レーザであり、基板面に対し垂直方向に光を出射する半導体レーザである。従って、基板面に対し略平行方向に光を出射する、いわゆる端面発光型の半導体レーザと比べて、低価格、低消費電力、小型で高性能、２次元集積化が容易という特徴を有している。   By the way, the surface emitting laser is a vertical cavity type semiconductor laser, which emits light in a direction perpendicular to the substrate surface. Therefore, compared with a so-called edge emitting semiconductor laser that emits light in a direction substantially parallel to the substrate surface, it has features of low cost, low power consumption, small size, high performance, and easy two-dimensional integration. Yes.

このような面発光レーザにおいては、活性層における電流流入効率を高めるため電流狭窄構造を有している。この電流狭窄構造は、ＡｌＡｓを含む電流狭窄層を形成し、周囲を酸化することにより形成される。具体的には、ｐ−ＡｌＡｓからなる電流狭窄層を形成した後、メサを形成することにより、ｐ−ＡｌＡｓからなる電流狭窄層の側面を露出させる。この後、高温の水蒸気雰囲気中において、ｐ−ＡｌＡｓからなる電流狭窄層の側面が露出している部分よりＡｌを酸化することにより、メサの周囲に選択酸化領域を形成し、中央部分の酸化されていない領域に電流狭窄領域を形成する。この酸化されていない電流狭窄領域が面発光レーザにおける駆動電流の通過領域、即ち、電流注入領域となり電流狭窄構造が形成される。   Such a surface emitting laser has a current confinement structure in order to increase the current inflow efficiency in the active layer. This current confinement structure is formed by forming a current confinement layer containing AlAs and oxidizing the periphery. Specifically, after forming the current confinement layer made of p-AlAs, the side surface of the current confinement layer made of p-AlAs is exposed by forming a mesa. Thereafter, in a high-temperature water vapor atmosphere, Al is oxidized from the portion where the side surface of the current confinement layer made of p-AlAs is exposed, thereby forming a selective oxidation region around the mesa and oxidizing the central portion. A current confinement region is formed in the unexposed region. This non-oxidized current confinement region becomes a drive current passage region in the surface emitting laser, that is, a current injection region, and a current confinement structure is formed.

ところで、電流狭窄層において選択酸化領域における屈折率は、１．６程度であるため、他の半導体層を比べて低い値となる。これにより、面発光レーザを構成する共振器構造体内おいては、面方向においても屈折率差が生じるため、光がメサ中央に閉じ込められ、発光効率を向上させることができ、更には、低閾値電流、高効率等の優れた特性を実現することができる。   By the way, since the refractive index in the selective oxidation region in the current confinement layer is about 1.6, the refractive index is lower than that in other semiconductor layers. As a result, in the resonator structure constituting the surface emitting laser, a refractive index difference also occurs in the surface direction, so that the light is confined in the center of the mesa and the light emission efficiency can be improved. Excellent characteristics such as current and high efficiency can be realized.

このような面発光レーザは、水分等の影響を受けやすく、特に、湿度の高い環境下においては、腐食等による劣化が生じてしまう。このため特許文献１から３に開示されているような、様々な対応がなされている。   Such a surface emitting laser is easily affected by moisture or the like, and particularly deteriorated due to corrosion or the like in a high humidity environment. For this reason, various measures as disclosed in Patent Documents 1 to 3 have been made.

また、特許文献４では、面発光レーザにおいて、活性層で発生した熱を速やかに放熱することにより、ジャンクション温度（活性層温度）の上昇を抑えることができ、利得の低下が抑えられ、高出力が得られることが開示されている。   Further, in Patent Document 4, in the surface emitting laser, by rapidly dissipating the heat generated in the active layer, an increase in junction temperature (active layer temperature) can be suppressed, a decrease in gain is suppressed, and a high output is achieved. Is disclosed.

ところで、特許文献１から３に記載されている面発光レーザでは、画像形成装置等に用いた場合、十分な耐久性を得ることができないため、信頼性に乏しいという問題点を有している。   By the way, the surface emitting lasers described in Patent Documents 1 to 3 have a problem that reliability is poor when used in an image forming apparatus or the like because sufficient durability cannot be obtained.

よって、本発明は、上記に鑑みなされたものであり、信頼性の高い面発光レーザ素子の製造方法、面発光レーザ素子及び面発光レーザアレイ素子を提供することを目的とするものであり、更には、安定して駆動することができ、高品質な画像を形成することのできる光走査装置及び画像形成装置を提供することを目的とするものである。   Therefore, the present invention has been made in view of the above, and an object thereof is to provide a highly reliable surface-emitting laser element manufacturing method, surface-emitting laser element, and surface-emitting laser array element. An object of the present invention is to provide an optical scanning apparatus and an image forming apparatus that can be stably driven and can form a high-quality image.

本発明は、基板上に、下部半導体ＤＢＲ、下部スペーサ層、活性層、上部スペーサ層及び上部半導体ＤＢＲを順次積層形成する成膜工程と、前記下部半導体ＤＢＲ、前記下部スペーサ層、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより分離溝を形成する分離溝形成工程と、前記分離溝の側面にＧａのイオン注入を行なうＧａイオン注入工程と、を有することを特徴とする。   The present invention includes a film forming process for sequentially stacking a lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer, and an upper semiconductor DBR on a substrate, the lower semiconductor DBR, the lower spacer layer, the active layer, A separation groove forming step of forming a separation groove by removing a part of the upper spacer layer and the upper semiconductor DBR, and a Ga ion implantation step of implanting Ga ions into the side surfaces of the separation groove. Features.

また、本発明は、前記成膜工程の後であって前記分離溝形成工程の前に、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲからなるメサを形成するメサ形成工程を有することを特徴とする。   In addition, the present invention is a method of removing the active layer, the upper spacer layer, and a part of the upper semiconductor DBR after the film formation step and before the separation groove formation step, And a mesa forming step of forming a mesa made of the upper spacer layer and the upper semiconductor DBR.

また、本発明は、前記分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする。   Further, the present invention is characterized in that a side surface of the separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface.

また、本発明は、基板上に、下部半導体ＤＢＲ、下部スペーサ層、活性層、上部スペーサ層及び上部半導体ＤＢＲを順次積層形成する成膜工程と、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲからなるメサ及び第１の分離溝を形成する第１の分離溝形成工程と、前記第１の分離溝の底部において、前記下部半導体ＤＢＲ、前記下部スペーサ層の一部を除去することにより第２の分離溝を形成する第２の分離溝形成工程と、前記第２の分離溝の側面にＧａのイオン注入を行なうＧａイオン注入工程と、を有することを特徴とする。   In addition, the present invention provides a film forming process for sequentially forming a lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer, and an upper semiconductor DBR on a substrate, the active layer, the upper spacer layer, and the upper semiconductor. A first separation groove forming step of forming a mesa and a first separation groove comprising the active layer, the upper spacer layer, and the upper semiconductor DBR by removing a part of the DBR; and the first separation groove A second separation groove forming step of forming a second separation groove by removing a part of the lower semiconductor DBR and the lower spacer layer, and Ga ions on side surfaces of the second separation groove. And a Ga ion implantation step for performing implantation.

また、本発明は、前記第２の分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする。   Further, the present invention is characterized in that a side surface of the second separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface.

また、本発明は、前記下部半導体ＤＢＲは、ＡｌＡｓ層を含むものであることを特徴とする。   Further, the present invention is characterized in that the lower semiconductor DBR includes an AlAs layer.

また、本発明は、前記ＡｌＡｓ層は、前記面発光レーザの発振波長をλとした場合に、光学的な膜厚が、λ／４以上の厚さで形成されていることを特徴とする。   Further, the present invention is characterized in that the AlAs layer is formed with an optical film thickness of λ / 4 or more when the oscillation wavelength of the surface emitting laser is λ.

また、本発明は、前記Ｇａイオン注入工程後、前記分離溝の壁面を覆うように、ＳｉＮ、ＳｉＯＮまたはＳｉＯ２のいずれかにより保護膜を形成する保護膜形成工程を有することを特徴とする。 In addition, the present invention is characterized by having a protective film forming step of forming a protective film with any one of SiN, SiON, and SiO 2 so as to cover the wall surface of the separation groove after the Ga ion implantation step.

また、本発明は、基板上に、順次積層形成された下部半導体ＤＢＲ、下部スペーサ層、活性層、上部スペーサ層及び上部半導体ＤＢＲと、前記下部半導体ＤＢＲ、前記下部スペーサ層、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより形成された分離溝と、前記分離溝の側面に形成されたＧａ高濃度層と、を有することを特徴とする。   The present invention also provides a lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer and an upper semiconductor DBR, which are sequentially stacked on a substrate, the lower semiconductor DBR, the lower spacer layer, the active layer, A separation groove formed by removing a part of the upper spacer layer and the upper semiconductor DBR, and a Ga high concentration layer formed on a side surface of the separation groove.

また、本発明は、前記第２の分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする。   Further, the present invention is characterized in that a side surface of the second separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface.

また、本発明は、前記分離溝は、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部が除去された第１の分離溝と、下部半導体ＤＢＲ及び下部スペーサ層の一部が除去された第２の分離溝からなるものであって、前記Ｇａ高濃度層は、前記第２の分離溝の側面に形成されるものであることを特徴とする。   According to the present invention, the isolation trench includes a first isolation trench from which the active layer, the upper spacer layer, and the upper semiconductor DBR are partially removed, and a lower semiconductor DBR and a portion of the lower spacer layer that are removed. The Ga high-concentration layer is formed on a side surface of the second separation groove.

また、本発明は、前記第２の分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする。   Further, the present invention is characterized in that a side surface of the second separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface.

また、本発明は、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲからなるメサが形成されていることを特徴とする。   In the present invention, a mesa composed of the active layer, the upper spacer layer, and the upper semiconductor DBR is formed by removing a part of the active layer, the upper spacer layer, and the upper semiconductor DBR. It is characterized by.

また、本発明は、前記下部半導体ＤＢＲは、ＡｌＡｓ層を含むものであることを特徴とする。   Further, the present invention is characterized in that the lower semiconductor DBR includes an AlAs layer.

また、本発明は、前記ＡｌＡｓ層は、前記面発光レーザの発振波長をλとした場合に、光学的な膜厚が、λ／４以上の厚さで形成されていることを特徴とする。   Further, the present invention is characterized in that the AlAs layer is formed with an optical film thickness of λ / 4 or more when the oscillation wavelength of the surface emitting laser is λ.

また、本発明は、前記ＡｌＡｓ層は、光学的な膜厚が、（２ｍ＋１）λ／４（ｍは１以上の自然数）で形成されていることを特徴とする。   In the invention, it is preferable that the AlAs layer has an optical film thickness of (2m + 1) λ / 4 (m is a natural number of 1 or more).

また、本発明は、前記Ｇａイオン注入工程後、前記分離溝の壁面を覆うように、ＳｉＮ、ＳｉＯＮまたはＳｉＯ２のいずれかにより保護膜が形成されていることを特徴とする。 Further, the present invention is characterized in that a protective film is formed of any one of SiN, SiON, or SiO 2 so as to cover the wall surface of the separation groove after the Ga ion implantation step.

また、本発明は、前記基板には、前記記載の面発光レーザ素子に含まれる面発光レーザが複数形成されていることを特徴とする。   The present invention is characterized in that a plurality of surface emitting lasers included in the surface emitting laser element described above are formed on the substrate.

また、本発明は、光によって被走査面を走査する光走査装置であって、前記記載の面発光レーザ素子、または、前記記載の面発光レーザアレイ素子を有する光源と、前記光源からの光を偏向する光偏向部と、前記光偏向部により偏向された光を前記被走査面上に集光する走査光学系と、を有することを特徴とする。   The present invention also provides an optical scanning device that scans a surface to be scanned with light, the light source having the surface-emitting laser element described above or the surface-emitting laser array element described above, and light from the light source. And a scanning optical system for condensing the light deflected by the light deflection unit on the surface to be scanned.

また、本発明は、像担持体と、前記像担持体に対して画像情報に応じて変調された光を走査する前記記載の光走査装置と、を有することを特徴とする。   According to another aspect of the invention, there is provided an image carrier, and the above-described optical scanning device that scans the image carrier with light modulated in accordance with image information.

また、本発明は、前記像担持体は複数であって、前記画像情報は、多色のカラー情報であることを特徴とする。   Further, the present invention is characterized in that there are a plurality of the image carriers, and the image information is multicolor color information.

本発明によれば、信頼性の高い面発光レーザ素子の製造方法、面発光レーザ素子及び面発光レーザアレイ素子を提供することができ、更には、安定して駆動することができ、高品質な画像を形成することのできる光走査装置及び画像形成装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a surface emitting laser element with high reliability, a surface emitting laser element, and a surface emitting laser array element can be provided, Furthermore, it can drive stably and is high quality. An optical scanning device and an image forming apparatus capable of forming an image can be provided.

第１の実施の形態における面発光レーザアレイの構成図Configuration diagram of surface-emitting laser array in the first embodiment 図１における面発光レーザアレイの断面図Sectional view of the surface emitting laser array in FIG. 傾斜基板の説明図Illustration of inclined substrate 下部半導体ＤＢＲの説明図Illustration of lower semiconductor DBR 第１の実施の形態における面発光レーザの製造方法の工程図（１）Process drawing (1) of the manufacturing method of the surface emitting laser in 1st Embodiment 第１の実施の形態における面発光レーザの製造方法の説明図（１）Explanatory drawing (1) of the manufacturing method of the surface emitting laser in 1st Embodiment 第１の実施の形態における面発光レーザの製造方法の説明図（２）Explanatory drawing (2) of the manufacturing method of the surface emitting laser in 1st Embodiment 第１の実施の形態における面発光レーザの製造方法の工程図（２）Process drawing (2) of the manufacturing method of the surface emitting laser in 1st Embodiment 第１の実施の形態における面発光レーザの製造方法の説明図（３）Explanatory drawing (3) of the manufacturing method of the surface emitting laser in 1st Embodiment 第１の実施の形態における面発光レーザの製造方法の工程図（３）Process drawing (3) of the manufacturing method of the surface emitting laser in 1st Embodiment 第１の実施の形態における面発光レーザの製造方法の工程図（４）Process drawing (4) of the manufacturing method of the surface emitting laser in 1st Embodiment 第１の実施の形態における面発光レーザの製造方法の工程図（５）Process drawing of the manufacturing method of the surface emitting laser in 1st Embodiment (5) 第２の実施の形態における面発光レーザの製造方法の工程図（１）Process drawing (1) of the manufacturing method of the surface emitting laser in 2nd Embodiment 第２の実施の形態における面発光レーザの製造方法の工程図（２）Process drawing (2) of the manufacturing method of the surface emitting laser in 2nd Embodiment 第２の実施の形態における面発光レーザの製造方法の工程図（３）Process drawing of the manufacturing method of the surface emitting laser in 2nd Embodiment (3) 第３の実施の形態におけるレーザプリンタの構成図Configuration diagram of laser printer in third embodiment 第３の実施の形態における光走査装置の構成図The block diagram of the optical scanning device in 3rd Embodiment 第４の実施の形態におけるカラープリンタの構成図Configuration diagram of a color printer according to a fourth embodiment

本発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。   The form for implementing this invention is demonstrated below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.

〔第１の実施の形態〕
第１の実施の形態は、面発光レーザ及びこの面発光レーザを複数有する面発光レーザからなる面発光レーザ素子であり、更には、この面発光レーザの製造方法である。 [First Embodiment]
The first embodiment is a surface-emitting laser element including a surface-emitting laser and a surface-emitting laser having a plurality of the surface-emitting lasers, and further a manufacturing method of the surface-emitting laser.

（面発光レーザ及び面発光レーザアレイ）
最初に、本実施の形態における面発光レーザ及び面発光レーザアレイについて説明する。図１及び図２は、本実施の形態における面発光レーザアレイ１０からなる面発光レーザ素子であり、面発光レーザが複数形成されている。具体的には、この面発光レーザアレイ１０は、面発光レーザが２次元的に複数形成されているものである。 (Surface emitting laser and surface emitting laser array)
First, the surface emitting laser and the surface emitting laser array in the present embodiment will be described. FIG. 1 and FIG. 2 show a surface emitting laser element composed of a surface emitting laser array 10 according to the present embodiment, and a plurality of surface emitting lasers are formed. Specifically, the surface emitting laser array 10 is formed by two-dimensionally forming a plurality of surface emitting lasers.

図１に示す本実施の形態における面発光レーザアレイ１０は、複数（ここでは２１個）の発光部１００となる面発光レーザが同一基板上に配置されている。尚、Ｘ軸方向は主走査対応方向であり、Ｙ軸方向は副走査対応方向である。複数の発光部１００は、すべての発光部１００をＹ軸方向に伸びる仮想線上に正射影したときに等間隔ｄ２となるように配置されている。このようにして、２１個の発光部１００は２次元的に配列されている。尚、本明細書では、「発光部間隔」とは２つの発光部１００の中心間距離を意味する。また、図１では発光部１００の数が２１個であるものを示しているが、発光部１００の個数は、複数であればよく、例えば、発光部１００が４０個のものであってもよい。   In the surface emitting laser array 10 according to the present embodiment shown in FIG. 1, a plurality of (here, 21) surface emitting lasers serving as light emitting units 100 are arranged on the same substrate. The X-axis direction is the main scanning corresponding direction, and the Y-axis direction is the sub-scanning corresponding direction. The plurality of light emitting units 100 are arranged at equal intervals d2 when all the light emitting units 100 are orthogonally projected onto a virtual line extending in the Y-axis direction. In this way, the 21 light emitting units 100 are two-dimensionally arranged. In the present specification, the “light emitting part interval” means the distance between the centers of the two light emitting parts 100. 1 shows that the number of the light emitting units 100 is 21, but the number of the light emitting units 100 may be plural, for example, the number of the light emitting units 100 may be 40. .

図２には、図１における破線１Ａ−１Ｂにおいて切断した断面図を示す。本実施の形態における面発光レーザアレイ１０において、各発光部１００は、本実施の形態における面発光レーザにより構成されている。このような面発光レーザアレイ１０により、円形で且つ光密度の高い微小な光スポットを２１個（４０個）同時に、後述する感光体ドラム上に形成することが可能となる。   FIG. 2 shows a cross-sectional view taken along broken line 1A-1B in FIG. In the surface emitting laser array 10 according to the present embodiment, each light emitting unit 100 is configured by the surface emitting laser according to the present embodiment. By using the surface emitting laser array 10 as described above, it is possible to simultaneously form 21 (40) light spots that are circular and have a high light density on the photosensitive drum described later.

また、面発光レーザアレイ１０では、各発光部を副走査対応方向に延びる仮想線上に正射影したときの発光部間隔が等間隔ｄ２であるので、点灯のタイミングを調整することにより、後述する感光体ドラム上において副走査方向に等間隔で発光部が並んでいる場合と同様な構成と捉えることができる。   Further, in the surface emitting laser array 10, since the intervals between the light emitting portions when the respective light emitting portions are orthogonally projected onto the virtual line extending in the sub-scanning corresponding direction are equal intervals d2, the light-emitting timing is adjusted by adjusting the lighting timing. It can be understood that the configuration is the same as the case where the light emitting units are arranged at equal intervals in the sub-scanning direction on the body drum.

そして、例えば、上記間隔ｄ２を２．６５μｍ、後述する光走査装置の光学系の倍率を２倍とすれば、４８００ｄｐｉ（ドット／インチ）の高密度書込みができる。もちろん、主走査対応方向の発光部数を増加したり、副走査対応方向のピッチｄ１を狭くして間隔ｄ２を更に小さくした構成のアレイ配置としたり、光学系の倍率を下げる等を行えばより高密度化することが可能であり、より高品質の印刷が可能となる。なお、主走査方向の書き込み間隔は、発光部の点灯のタイミングで容易に制御できる。   For example, if the distance d2 is 2.65 μm and the magnification of the optical system of the optical scanning device described later is doubled, high-density writing of 4800 dpi (dots / inch) can be performed. Of course, if the number of light emitting portions in the main scanning direction is increased, the array arrangement is configured such that the pitch d1 in the sub scanning direction is narrowed and the interval d2 is further reduced, or the magnification of the optical system is reduced, the higher the number. Densification is possible, and higher quality printing is possible. Note that the writing interval in the main scanning direction can be easily controlled by the lighting timing of the light emitting unit.

また、上述した２次元的に面発光レーザが配列された面発光レーザアレイ１０に代えて、発光部１００となる面発光レーザを１次元配列した面発光レーザアレイを用いてもよい。   Instead of the surface emitting laser array 10 in which the surface emitting lasers are two-dimensionally arranged as described above, a surface emitting laser array in which surface emitting lasers serving as the light emitting units 100 are one-dimensionally arranged may be used.

図２に示されるように、本実施の形態における面発光レーザアレイ素子における面発光レーザアレイ１０は、基板１０１上に、下部半導体ＤＢＲ（Distributed Bragg Reflector）１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、上部半導体ＤＢＲ１０７が積層形成されており、更に、メサ１１０が形成されている。尚、メサ１１０の形成されている面には、保護膜１１１が形成されており、更に、ｐ側電極１１３が形成されている。また、基板１０１の裏面には、ｎ側電極１１４が形成されている。上部スペーサ層１０６と上部半導体ＤＢＲ１０７との間、または上部半導体ＤＢＲ１０７内の一部には、電流狭窄層１０８が形成されており、電流狭窄層１０８におけるメサ１１０の周囲の領域は選択酸化されて選択酸化領域１０８ａが形成され、電流狭窄層１０８において選択酸化されていない領域が電流狭窄領域１０８ｂとなる。   As shown in FIG. 2, the surface emitting laser array 10 in the surface emitting laser array element according to the present embodiment includes a lower semiconductor DBR (Distributed Bragg Reflector) 103, a lower spacer layer 104, an active layer 105, on a substrate 101. An upper spacer layer 106 and an upper semiconductor DBR 107 are stacked, and a mesa 110 is further formed. A protective film 111 is formed on the surface where the mesa 110 is formed, and a p-side electrode 113 is further formed. An n-side electrode 114 is formed on the back surface of the substrate 101. A current confinement layer 108 is formed between the upper spacer layer 106 and the upper semiconductor DBR 107 or in a part of the upper semiconductor DBR 107, and a region around the mesa 110 in the current confinement layer 108 is selectively oxidized and selected. An oxidized region 108a is formed, and a region not selectively oxidized in the current confinement layer 108 becomes a current confinement region 108b.

基板１０１は、表面が鏡面研磨されている基板であり、図３（ａ）に示されるように、基板１０１の表面の法線方向が、結晶方位［１ ０ ０］に対して、結晶方向［１ １ １］Ａ方向に向かって角度θ（θ＝１５°）傾斜した、いわゆる傾斜基板と称されるｎ−ＧａＡｓ単結晶基板である。この基板１０は、図３（ｂ）に示されるように、結晶方位［０ １ −１］方向が−Ｘ軸方向、結晶方向［０ −１ １］が＋Ｘ軸方向となるように配置されている。   The substrate 101 is a substrate whose surface is mirror-polished. As shown in FIG. 3A, the normal direction of the surface of the substrate 101 is a crystal direction [1 0 0] with respect to the crystal orientation [1 0 0]. 1 1 1] An n-GaAs single crystal substrate referred to as a so-called inclined substrate that is inclined at an angle θ (θ = 15 °) toward the A direction. As shown in FIG. 3B, the substrate 10 is arranged such that the crystal orientation [0 1 -1] direction is the -X axis direction and the crystal direction [0 -1 1] is the + X axis direction. Yes.

下部半導体ＤＢＲ１０３は、一例として、図４に示すように、第１の下部半導体ＤＢＲ１３１と、第２の下部半導体ＤＢＲ１３２とにより構成されている。   As an example, the lower semiconductor DBR 103 includes a first lower semiconductor DBR 131 and a second lower semiconductor DBR 132, as shown in FIG.

第１の下部半導体ＤＢＲ１３１は、不図示のバッファ層を介して基板１０１の＋Ｚ側に、ｎ−ＡｌＡｓからなる低屈折率層１０３ａ１と、ｎ−Ａｌ０．３Ｇａ０．７Ａｓからなる高屈折率層１０３ｂ１とからなるペアを交互に３７．５ペア積層することにより形成されている。低屈折率層１０３ａ１と高屈折率層１０３ｂ１との間には、電気抵抗を低減するため、一方の組成から他方の組成に向かって組成を徐々に変化させた厚さ２０ｎｍの不図示の組成傾斜層が設けられている。尚、低屈折率層１０３ａ１及び高屈折率層１０３ｂ１の光学的な膜厚は、面発光レーザの発振波長をλとした場合に、隣接する不図示の組成傾斜層の１／２の膜厚を含んでλ／４となるように形成されている。ここで、各々の層の光学的な膜厚がλ／４である場合において、各々の層の実際の膜厚Ｄとの関係は、各々の層の屈折率をＮとすると、Ｄ＝λ／４Ｎである。 The first lower semiconductor DBR 131 includes a low refractive index layer 103a1 made of n-AlAs and a high refractive index made of n-Al 0.3 Ga 0.7 As on the + Z side of the substrate 101 through a buffer layer (not shown). It is formed by alternately stacking 37.5 pairs of rate layers 103b1. Between the low-refractive index layer 103a1 and the high-refractive index layer 103b1, a composition gradient (not shown) having a thickness of 20 nm in which the composition is gradually changed from one composition to the other composition in order to reduce electrical resistance. A layer is provided. The optical film thickness of the low-refractive index layer 103a1 and the high-refractive index layer 103b1 is half the film thickness of the adjacent composition gradient layer (not shown) when the oscillation wavelength of the surface emitting laser is λ. Including λ / 4. Here, when the optical film thickness of each layer is λ / 4, the relationship with the actual film thickness D of each layer is D = λ /, where N is the refractive index of each layer. 4N.

第２の下部半導体ＤＢＲ１３２は、第１の下部半導体ＤＢＲ１３１上の＋Ｚ側に、ｎ−ＡｌＡｓからなる低屈折率層１０３ａ２と、ｎ−Ａｌ０．３Ｇａ０．７Ａｓからなる高屈折率層１０３ｂ１とからなるペアを交互に３ペア積層することにより形成されている。低屈折率層１０３ａ２と高屈折率層１０３ｂ１との間には、電気抵抗を低減するため、一方の組成から他方の組成に向かって組成を徐々に変化させた厚さ２０ｎｍの不図示の組成傾斜層が設けられている。尚、低屈折率層１０３ａ２の光学的な膜厚は、面発光レーザの発振波長をλとした場合に、隣接する不図示の組成傾斜層の１／２の膜厚を含んで３λ／４となるように形成されており、高屈折率層１０３ｂ１の光学的な膜厚は、隣接する不図示の組成傾斜層の１／２の膜厚を含んでλ／４となるように形成されている。 The second lower semiconductor DBR 132 includes a low refractive index layer 103a2 made of n-AlAs and a high refractive index layer 103b1 made of n-Al 0.3 Ga 0.7 As on the + Z side of the first lower semiconductor DBR 131. Are formed by alternately laminating three pairs. Between the low-refractive index layer 103a2 and the high-refractive index layer 103b1, a composition gradient (not shown) having a thickness of 20 nm in which the composition is gradually changed from one composition to the other composition in order to reduce electrical resistance. A layer is provided. The optical film thickness of the low refractive index layer 103a2 is 3λ / 4 including the film thickness of ½ of the adjacent composition gradient layer (not shown) when the oscillation wavelength of the surface emitting laser is λ. The optical film thickness of the high refractive index layer 103b1 is formed to be λ / 4 including the film thickness of ½ of the adjacent composition gradient layer (not shown). .

このように形成された第２の下部半導体ＤＢＲ１３２は、「放熱構造体」となる。放熱構造体とは、光学的な膜厚がλ／４よりも厚く、高屈折率層より熱伝導率の高い層（放熱層）を含む構造体を意味する。本実施の形態では、第２の下部半導体ＤＢＲ１３２における低屈折率層１０３ａ２が、放熱層に相当する。放熱構造体には含まれないが第１の半導体ＤＢＲ１３１における低屈折率層１０３ａ１についてもＡｌの組成比が高くなると、熱抵抗は低くなるため、放熱効果が高くなるようにＡｌＡｓにより形成されることが好ましい。   The second lower semiconductor DBR 132 formed in this way becomes a “heat dissipation structure”. The heat dissipation structure means a structure including a layer (heat dissipation layer) having an optical film thickness greater than λ / 4 and higher thermal conductivity than the high refractive index layer. In the present embodiment, the low refractive index layer 103a2 in the second lower semiconductor DBR 132 corresponds to a heat dissipation layer. Although not included in the heat dissipation structure, the low-refractive index layer 103a1 in the first semiconductor DBR 131 is also formed of AlAs so that the heat resistance decreases as the Al composition ratio increases, so that the heat dissipation effect increases. Is preferred.

下部スペーサ層１０４は、下部半導体ＤＢＲ１０３上の＋Ｚ側に形成されたノンドープのＡｌ０．６Ｇａ０．４Ａｓからなる層である。 The lower spacer layer 104 is a layer made of non-doped Al 0.6 Ga 0.4 As formed on the + Z side on the lower semiconductor DBR 103.

活性層１０５は、下部スペーサ層１０４上の＋Ｚ側に、３層の量子井戸層と４層の障壁層とが交互に積層形成されたものである。尚、本実施の形態においては、量子井戸層はＡｌ０．１２Ｇａ０．８８Ａｓからなり、障壁層はＡｌ０．３Ｇａ０．７Ａｓにより形成されている。 The active layer 105 is formed by alternately stacking three quantum well layers and four barrier layers on the + Z side on the lower spacer layer 104. In this embodiment, the quantum well layer is made of Al 0.12 Ga 0.88 As, and the barrier layer is made of Al 0.3 Ga 0.7 As.

上部スペーサ層１０６は、活性層１０５上の＋Ｚ側に形成されたノンドープのＡｌ０．６Ｇａ０．４Ａｓからなる層である。 The upper spacer layer 106 is a layer made of non-doped Al 0.6 Ga 0.4 As formed on the + Z side on the active layer 105.

下部スペーサ層１０４、活性層１０５及び上部スペーサ層１０６により共振器が形成されるため、これらからなる半導体層の光学的な膜厚は１波長（λ）となるように形成されており、この部分を共振器構造体とも呼ぶ。また、活性層１０５は、高い誘導放出確率が得られるように、電界の定在波分布における腹の部分に対応する位置である共振器構造体の中央部分に形成されている。   Since the resonator is formed by the lower spacer layer 104, the active layer 105, and the upper spacer layer 106, the optical film thickness of the semiconductor layer made of these is formed to be one wavelength (λ). Is also called a resonator structure. Moreover, the active layer 105 is formed in the center part of the resonator structure which is a position corresponding to the antinode part in the standing wave distribution of the electric field so as to obtain a high stimulated emission probability.

尚、活性層１０５において発生した熱は、主に下部半導体ＤＢＲ１０３を介して、基板１０１に放熱されるように構成されており、基板１０１の裏面は、導電性接着剤等を用いて、不図示のパッケージに接着されているため、熱は基板１０１を介しパッケージに放熱される。   The heat generated in the active layer 105 is configured to be radiated to the substrate 101 mainly through the lower semiconductor DBR 103, and the back surface of the substrate 101 is not shown using a conductive adhesive or the like. Therefore, heat is dissipated to the package through the substrate 101.

上部半導体ＤＢＲ１０７は、上部スペーサ層１０６上の＋Ｚ側に、ｐ−Ａｌ０．９Ｇａ０．１Ａｓからなる低屈折率層と、ｐ−Ａｌ０．３Ｇａ０．７Ａｓからなる高屈折率層とからなるペアを交互に２４ペア積層することにより形成されている。低屈折率層と高屈折率層との間には、電気抵抗を低減するため、一方の組成から他方の組成に向かって組成を徐々に変化させた厚さ２０ｎｍの不図示の組成傾斜層が設けられている。尚、この低屈折率層及び高屈折率層の光学的な膜厚は、面発光レーザの発振波長をλとした場合に、隣接する不図示の組成傾斜層の１／２の膜厚を含んでλ／４となるように形成されている。 The upper semiconductor DBR 107 has a low refractive index layer made of p-Al 0.9 Ga 0.1 As and a high refractive index made of p-Al 0.3 Ga 0.7 As on the + Z side on the upper spacer layer 106. It is formed by alternately stacking 24 pairs of layers. Between the low-refractive index layer and the high-refractive index layer, there is a composition gradient layer (not shown) having a thickness of 20 nm in which the composition is gradually changed from one composition to the other composition in order to reduce electrical resistance. Is provided. The optical film thickness of the low refractive index layer and the high refractive index layer includes a film thickness that is ½ of the adjacent composition gradient layer (not shown) when the oscillation wavelength of the surface emitting laser is λ. So as to be λ / 4.

電流狭窄層１０８は、ｐ−ＡｌＡｓからなる層であり、共振器構造体から光学的にλ／４離れた位置の上部半導体ＤＢＲ１０７に設けられている。尚、図２においては、便宜上、電流狭窄層１０８は、上部半導体ＤＢＲ１０７と共振器構造体との間に図示している。また、後述する面発光レーザの構造を示す図においても同様である。   The current confinement layer 108 is a layer made of p-AlAs, and is provided in the upper semiconductor DBR 107 at a position optically separated from the resonator structure by λ / 4. In FIG. 2, the current confinement layer 108 is illustrated between the upper semiconductor DBR 107 and the resonator structure for convenience. The same applies to the figure showing the structure of the surface emitting laser described later.

（面発光レーザの製造方法）
次に、本実施の形態における面発光レーザの製造方法について説明する。 (Method for manufacturing surface emitting laser)
Next, a method for manufacturing the surface emitting laser in the present embodiment will be described.

最初に、図５（ａ）に示すように、基板１０１上に、有機金属気相成長法（ＭＯＣＶＤ； Metal Organic Chemical Vapor Deposition）または、分子線エピタキシャル成長法（ＭＢＥ; Molecular Beam Epitaxy）により、下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、上部半導体ＤＢＲ１０７を積層形成する。この際、本実施の形態では、III族の原料としては、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）及びトリメチルインジウム（ＴＭＩ）が用いられ、Ｖ族の原料としては、フォスフィン（ＰＨ３）及びアルシン（ＡｓＨ３）が用いられる。また、ｐ型のドーパントの原料としては、四臭化炭素（ＣＢｒ４）またはジメチルジンク（ＤＭＺｎ）が用いられ、ｎ型のドーパントの原料としては、セレン化水素（Ｈ２Ｓｅ）が用いられる。尚、電流狭窄層１０８は、図面上では上部スペーサ層１０６と上部半導体ＤＢＲ１０７との間に形成されているが、上部半導体ＤＢＲ１０７を形成する際に形成される。 First, as shown in FIG. 5A, a lower semiconductor is formed on a substrate 101 by metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE). A DBR 103, a lower spacer layer 104, an active layer 105, an upper spacer layer 106, and an upper semiconductor DBR 107 are stacked. At this time, in this embodiment, trimethylaluminum (TMA), trimethylgallium (TMG), and trimethylindium (TMI) are used as Group III materials, and phosphine (PH 3 ) and Trimethylindium (TMI) are used as Group V materials. Arsine (AsH 3 ) is used. Further, carbon tetrabromide (CBr 4 ) or dimethyl zinc (DMZn) is used as a p-type dopant material, and hydrogen selenide (H 2 Se) is used as an n-type dopant material. The current confinement layer 108 is formed between the upper spacer layer 106 and the upper semiconductor DBR 107 in the drawing, but is formed when the upper semiconductor DBR 107 is formed.

次に、図５（ｂ）に示すように、メサ１１０を形成する。各々のメサ１１０には各々面発光レーザが形成されるものであり、メサ１１０をメサ構造体という場合がある。具体的には、上部半導体ＤＢＲ１０７の表面上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。このレジストパターンは、メサ１１０が形成される領域の上部半導体ＤＢＲ１０７上に形成されるものであり、一辺が約２０μｍの略正方形状のものである。尚、隣接するメサ１１０同士の間隔は、各々の面発光レーザを電気的及び空間的に分離するために、約５μｍとすることが好ましく、よって、形成されるレジストパターンも間隔も約５μｍ以上であることが好ましい。また、この間隔があまり狭いと、後述するエッチング工程における制御が困難なものとなる。   Next, as shown in FIG. 5B, the mesa 110 is formed. Each mesa 110 is formed with a surface emitting laser, and the mesa 110 may be referred to as a mesa structure. Specifically, a photoresist is applied on the surface of the upper semiconductor DBR 107, and a resist pattern (not shown) is formed by performing exposure and development with an exposure apparatus. This resist pattern is formed on the upper semiconductor DBR 107 in the region where the mesa 110 is formed, and has a substantially square shape with a side of about 20 μm. The distance between adjacent mesas 110 is preferably about 5 μm in order to electrically and spatially separate the surface emitting lasers. Therefore, the formed resist pattern and the distance are about 5 μm or more. Preferably there is. If this interval is too narrow, it will be difficult to control in the etching process described later.

この後、塩素（Ｃｌ２）ガスを用いたＥＣＲ（Electron Cyclotron Resonance）プラズマエッチングにより、レジストパターンをマスクとしてレジストパターンの形成されていない領域における上部半導体ＤＢＲ１０７、電流狭窄層１０８、上部スペーサ層１０６及び活性層１０５を除去し、下部スペーサ層１０４の表面を露出させる。尚、このエッチングが、下部半導体ＤＢＲ１０３における第２の下部半導体ＤＢＲ１３２まで進行すると、後述する酸化工程において、Ａｌ組成比が高い放熱層が酸化されてしまうため好ましくない。このため、電流狭窄層１０８よりも深い位置であって、第２の下部半導体ＤＢＲ１３２に形成されている放熱層に至らない深さまでの範囲において、エッチングを行なうことが必要である。この後、不図示のレジストパターンを除去する。このようにして一辺が約２０μｍのメサ１１０を形成する。形成されたメサ１１０の大きさは、一辺が１０μｍ以上であることが好ましい。メサ１１０が小さいと、面発光レーザを駆動した際に、内部に熱がこもってしまい、特性が低下してしまう可能性があるからである。 Thereafter, by means of ECR (Electron Cyclotron Resonance) plasma etching using chlorine (Cl 2 ) gas, the upper semiconductor DBR 107, the current confinement layer 108, the upper spacer layer 106, and the like in the region where the resist pattern is not formed using the resist pattern as a mask, The active layer 105 is removed, and the surface of the lower spacer layer 104 is exposed. If this etching proceeds to the second lower semiconductor DBR 132 in the lower semiconductor DBR 103, the heat dissipation layer having a high Al composition ratio is oxidized in the oxidation step described later, which is not preferable. For this reason, it is necessary to perform etching in a range deeper than the current confinement layer 108 and up to a depth not reaching the heat dissipation layer formed in the second lower semiconductor DBR 132. Thereafter, a resist pattern (not shown) is removed. In this way, the mesa 110 having a side of about 20 μm is formed. The size of the formed mesa 110 is preferably 10 μm or more on one side. This is because if the mesa 110 is small, when the surface emitting laser is driven, heat is trapped inside and the characteristics may be deteriorated.

次に、図５（ｃ）に示すように、メサ１００の形成されている領域における電流狭窄層１０８を選択酸化する。具体的には、メサ１１０を形成した後に、水蒸気中で熱処理することにより、メサ１１０の外周部より電流狭窄層１０８を選択酸化することにより、選択酸化領域１０８ａを形成する。尚、電流狭窄層１０８においてメサ１１０中央部の選択酸化されていない領域は、電流狭窄領域１０８ｂとなる。このように、電流狭窄層１０８において、酸化された選択酸化領域１０８ａと酸化されていない電流狭窄領域１０８ｂとを形成することにより、駆動電流は、電流狭窄領域１０８ｂに流れるため、メサ１１０の中央部分に集中して電流を流すことができる。尚、電流狭窄層１０８に形成される電流狭窄領域１０８ｂが所定の大きさ及び所定の形状となるように、選択酸化領域１０８ａを形成するための熱処理条件（熱処理温度、熱処理時間）が定められる。   Next, as shown in FIG. 5C, the current confinement layer 108 in the region where the mesa 100 is formed is selectively oxidized. Specifically, after the mesa 110 is formed, the current confinement layer 108 is selectively oxidized from the outer peripheral portion of the mesa 110 by heat treatment in water vapor, thereby forming the selective oxidation region 108a. In the current confinement layer 108, the region not selectively oxidized at the center of the mesa 110 becomes a current confinement region 108b. As described above, in the current confinement layer 108, the oxidized selective oxidation region 108a and the non-oxidized current confinement region 108b are formed, so that the drive current flows through the current confinement region 108b. It is possible to flow current in a concentrated manner. The heat treatment conditions (heat treatment temperature and heat treatment time) for forming the selective oxidation region 108a are determined so that the current confinement region 108b formed in the current confinement layer 108 has a predetermined size and a predetermined shape.

ところで、この選択酸化工程においては、メサ１１０の側面に露出している上部半導体ＤＢＲ１０７における低屈折率層１０７ａの一部も酸化されてしまう。具体的には、本実施の形態においては、図６に示すように、上部半導体ＤＢＲ１０７は、低屈折率層１０７ａと高屈折率層１０７ｂとを交互に積層することにより形成されているが、上部半導体ＤＢＲ１０７における低屈折率層１０７ａは、ｐ−Ａｌ０．９Ｇａ０．１Ａｓからなるものであり、Ａｌの組成比が高いため、メサ１１０の側面より、数十ｎｍ酸化されてしまう。この上部半導体ＤＢＲ１０７における低屈折率層１０７ａの酸化された領域１７０は、ダメージ領域とも呼ばれるものであり、大きな応力をメサ１１０に与えることから、面発光レーザの寿命に大きな影響を与える。尚、上部半導体ＤＢＲ１０７における低屈折率層１０７ａにおいて形成される酸化された領域１７０の大きさは、上部半導体ＤＢＲ１０７における低屈折率層１０７ａのＡｌの組成比に依存する。 By the way, in this selective oxidation process, a part of the low refractive index layer 107a in the upper semiconductor DBR 107 exposed on the side surface of the mesa 110 is also oxidized. Specifically, in the present embodiment, as shown in FIG. 6, the upper semiconductor DBR 107 is formed by alternately laminating low refractive index layers 107a and high refractive index layers 107b. The low refractive index layer 107 a in the semiconductor DBR 107 is made of p-Al 0.9 Ga 0.1 As and has a high Al composition ratio, and therefore, is oxidized by several tens of nm from the side surface of the mesa 110. The oxidized region 170 of the low-refractive index layer 107a in the upper semiconductor DBR 107 is also called a damaged region, and gives a large stress to the mesa 110, which greatly affects the lifetime of the surface emitting laser. The size of the oxidized region 170 formed in the low refractive index layer 107a in the upper semiconductor DBR 107 depends on the Al composition ratio of the low refractive index layer 107a in the upper semiconductor DBR 107.

次に、図７に示すように、メサ１１０の側面をＢＨＦ（バッファード・フッ酸）により、１０〜１５秒間エッチングすることにより、低屈折率層１０７ａの酸化された領域１７０、即ち、ダメージ領域を除去する。このように、低屈折率層１０７ａの酸化された領域１７０をＢＨＦにより除去することにより形成される空間が除去領域１７１となる。この状態では、低屈折率層１０７ａの酸化された領域１７０は、ＢＨＦにより除去され除去領域１７１となっているため、メサ１１０に応力等を与えることはない。尚、この際、電流狭窄層１０８における選択酸化領域１０８ａの一部も除去されるが、選択酸化領域１０８ａは、低屈折率層１０７ａの酸化された領域１７０に比べ、十分深い位置まで酸化されているため、選択酸化領域１０８ａが除去されてしまうことはない。   Next, as shown in FIG. 7, the side surface of the mesa 110 is etched with BHF (buffered hydrofluoric acid) for 10 to 15 seconds, whereby the oxidized region 170 of the low refractive index layer 107 a, that is, the damaged region. Remove. Thus, the space formed by removing the oxidized region 170 of the low refractive index layer 107a with BHF becomes the removed region 171. In this state, the oxidized region 170 of the low-refractive index layer 107a is removed by BHF to become a removed region 171, so that stress or the like is not applied to the mesa 110. At this time, part of the selective oxidation region 108a in the current confinement layer 108 is also removed, but the selective oxidation region 108a is oxidized to a sufficiently deep position as compared with the oxidized region 170 of the low refractive index layer 107a. Therefore, the selective oxidation region 108a is not removed.

ここで、低屈折率層の酸化された領域１７０を除去するためのＢＨＦによるエッチング時間は、適切な時間で行なう必要がある。このエッチング時間が長すぎると、上部半導体ＤＢＲ１０７の一部を除去する等のダメージを与えてしまうからである。このエッチング時間は、低屈折率層の酸化された領域１７０の大きさ等に依存するものであり、上部半導体ＤＢＲ１０７における低屈折率層におけるＡｌ組成比に依存するものである。尚、上述した低屈折率層の酸化された領域１７０を除去するためのＢＨＦによるエッチング工程は、必要に応じて行なわれるものであり、この工程を省略することも可能である。   Here, the etching time by BHF for removing the oxidized region 170 of the low refractive index layer needs to be performed in an appropriate time. This is because if the etching time is too long, damage such as removal of a part of the upper semiconductor DBR 107 is caused. This etching time depends on the size of the oxidized region 170 of the low refractive index layer and the like, and depends on the Al composition ratio in the low refractive index layer in the upper semiconductor DBR 107. The above-described etching process using BHF for removing the oxidized region 170 of the low refractive index layer is performed as necessary, and this process can be omitted.

次に、図８（ａ）に示すように、分離溝１８０を形成する。具体的には、電流狭窄層１０８における選択酸化を行なった後、メサ１１０の形成されている面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、分離溝１８０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンをマスクとして、レジストパターンの形成されていない領域における下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７をＥＣＲプラズマエッチング、ＲＩＥ（Reactive Ion Etching）等のドライエッチングにより除去する。このドライエッチングは、基板１０１の表面が露出するまで行ない、この後、レジストパターンを除去する。   Next, as shown in FIG. 8A, a separation groove 180 is formed. Specifically, after selective oxidation in the current confinement layer 108, a photoresist is applied to the surface on which the mesa 110 is formed, and exposure and development are performed by an exposure apparatus, whereby the separation groove 180 is formed. A resist pattern (not shown) having an opening in a region to be formed is formed. Thereafter, using this resist pattern as a mask, the lower semiconductor DBR 103, the lower spacer layer 104, the active layer 105, the upper spacer layer 106, the current confinement layer 108 and the upper semiconductor DBR 107 in the region where the resist pattern is not formed are subjected to ECR plasma etching, It is removed by dry etching such as RIE (Reactive Ion Etching). This dry etching is performed until the surface of the substrate 101 is exposed, and then the resist pattern is removed.

このドライエッチングにより、分離溝１８０が形成される。形成された分離溝１８０においては、下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７の側面が露出した状態となっている。尚、このように形成される分離溝１８０は、基板１０１面の法線方向（Ｚ軸方向）に対し、１０°以上の傾斜を有していることが好ましい。これは、後述するＧａ（ガリウム）のイオン注入する際に、１０°以上の傾斜を有していないと、分離溝１８０の側面にＧａのイオンが注入されず、分離溝１８０の側面を削り取ってしまうからである。   By this dry etching, a separation groove 180 is formed. In the formed isolation trench 180, the side surfaces of the lower semiconductor DBR 103, the lower spacer layer 104, the active layer 105, the upper spacer layer 106, the current confinement layer 108, and the upper semiconductor DBR 107 are exposed. The separation groove 180 formed in this manner preferably has an inclination of 10 ° or more with respect to the normal direction (Z-axis direction) of the substrate 101 surface. This is because, when a Ga (gallium) ion to be described later is implanted, if it does not have an inclination of 10 ° or more, Ga ions are not implanted into the side surface of the separation groove 180, and the side surface of the separation groove 180 is scraped off. Because it ends up.

次に、図８（ｂ）に示すように、Ｇａのイオン注入を行なう。具体的には、分離溝１８０の形成されたものをイオン注入装置における真空チャンバー内に設置し、真空チャンバー内を排気した後、分離溝１８０を形成することにより側面の露出している下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７にＧａイオンをイオン注入する。Ｇａイオンは、これらの層の側面近傍にのみに注入されるように調整されており、これにより、分離溝１８０の側面の最表面には、Ｇａ高濃度層１８１が形成される。Ｇａ高濃度層１８１では、内部における各々の層と比較してＧａの濃度が高濃度となっている。   Next, as shown in FIG. 8B, Ga ion implantation is performed. Specifically, the lower semiconductor DBR 103 in which the side surface is exposed by forming the separation groove 180 after evacuating the vacuum chamber after placing the separation groove 180 formed in the vacuum chamber of the ion implantation apparatus. Then, Ga ions are implanted into the lower spacer layer 104, the active layer 105, the upper spacer layer 106, the current confinement layer 108, and the upper semiconductor DBR 107. The Ga ions are adjusted so as to be implanted only in the vicinity of the side surfaces of these layers, whereby a Ga high concentration layer 181 is formed on the outermost surface of the side surface of the separation groove 180. In the Ga high concentration layer 181, the Ga concentration is higher than that in each layer inside.

図８（ｂ）は、分離溝１８０となる領域の一部を拡大した図であるが、更に拡大した図を図９に示す。図９に示されるように、分離溝１８０の側面１８０ａは、基板１０１面の法線方向Ａに対し、角度φ（φ≧１０°）となるように形成されている。Ｇａイオンは、基板１０１面に対し略垂直方向より注入され、分離溝１８０の側面１８０ａに注入される。これにより、分離溝１８０の側面１８０ａの最表面には、Ｇａ濃度の高いＧａ高濃度層１８１が形成される。尚、基板１０１面の法線方向Ａと分離溝１８０の側面１８０ａとなす角度φが０°の場合、Ｇａイオンが注入される方向と分離溝１８０の側面１８０ａとが略平行になるため、分離溝１８０の側面１８０ａにＧａイオンを注入することができない。また、角度φが０°に近い角度では、同様に、分離溝１８０の側面１８０ａにＧａイオンを注入することができず、更には、Ｇａイオンにより、分離溝１８０の側面１８０ａを削り取ってしまう。このため、分離溝１８０の側面１８０ａは基板１０１面の法線方向Ａに対し所定の角度以上の傾斜を有している必要がある。即ち、角度φが所定の角度以上となるように分離溝１８０の側面１８０ａを形成する必要がある。発明者らの経験等に基づくならば、分離溝１８０の側面１８０ａにＧａ高濃度層１８１を形成するためには、Ｇａイオンを基板１０１面に対し垂直方向より注入する場合、角度φは１０°以上で形成されていることが好ましい。   FIG. 8B is an enlarged view of a part of the region to be the separation groove 180, and FIG. 9 shows a further enlarged view. As shown in FIG. 9, the side surface 180 a of the separation groove 180 is formed to have an angle φ (φ ≧ 10 °) with respect to the normal direction A of the substrate 101 surface. Ga ions are implanted in a direction substantially perpendicular to the surface of the substrate 101 and implanted into the side surface 180 a of the separation groove 180. Thereby, a Ga high concentration layer 181 having a high Ga concentration is formed on the outermost surface of the side surface 180 a of the separation groove 180. When the angle φ formed between the normal direction A of the surface of the substrate 101 and the side surface 180a of the separation groove 180 is 0 °, the direction in which Ga ions are implanted and the side surface 180a of the separation groove 180 are substantially parallel. Ga ions cannot be implanted into the side surface 180 a of the groove 180. Similarly, when the angle φ is close to 0 °, Ga ions cannot be implanted into the side surface 180a of the separation groove 180, and the side surface 180a of the separation groove 180 is scraped off by Ga ions. Therefore, the side surface 180a of the separation groove 180 needs to have an inclination of a predetermined angle or more with respect to the normal direction A of the substrate 101 surface. That is, it is necessary to form the side surface 180a of the separation groove 180 so that the angle φ is not less than a predetermined angle. Based on the experiences of the inventors, in order to form the Ga high concentration layer 181 on the side surface 180a of the separation groove 180, when Ga ions are implanted from the direction perpendicular to the surface of the substrate 101, the angle φ is 10 °. It is preferable that it is formed as described above.

尚、Ｇａイオンを注入するためのＧａのイオンビームは、シャワー状に半導体膜の形成された基板１０１表面の全体に照射するようにしてもよいし、収束させたＧａのイオンビームを用いて、分離溝１８０の形成されている領域にＧａのイオンビームを照射するものであってもよい。Ｇａのイオンビームをシャワー状に照射する場合、分離溝１８０以外の領域にＧａイオンが注入されないように、分離溝１８０以外の領域はレジストパターンが形成されていることが好ましい。例えば、分離溝１８０を形成する際に用いたレジストパターンを分離溝１８０が形成された後も除去することなく、そのまま残しＧａイオンの注入を行なってもよい。   The Ga ion beam for implanting Ga ions may be irradiated to the entire surface of the substrate 101 on which the semiconductor film is formed in a shower shape, or by using a converged Ga ion beam, A region where the separation groove 180 is formed may be irradiated with a Ga ion beam. When the Ga ion beam is irradiated in a shower shape, a resist pattern is preferably formed in the region other than the separation groove 180 so that Ga ions are not implanted into the region other than the separation groove 180. For example, the resist pattern used when forming the separation groove 180 may be left as it is without removing the resist pattern after the separation groove 180 is formed, and Ga ions may be implanted.

本実施の形態では、生産性の観点から、Ｇａのイオン注入はシャワー状に半導体膜の形成された基板１０１表面の全体に照射されており、Ｇａのイオン注入を行う際のＧａイオンの加速電圧は５ｋＶとなるように調節されて照射されている。尚、Ｇａのイオン注入を行う際には、Ｇａイオンの加速電圧は４０ｋＶ以下であることが好ましい。これよりも高い加速電圧では、Ｇａイオンにより分離溝１８０の側面１８０ａの半導体層を削り取ってしまうからである。   In the present embodiment, from the viewpoint of productivity, Ga ion implantation is performed on the entire surface of the substrate 101 on which the semiconductor film is formed in a shower shape, and Ga ion acceleration voltage when performing Ga ion implantation is used. Is adjusted so as to be 5 kV. When Ga ion implantation is performed, the acceleration voltage of Ga ions is preferably 40 kV or less. This is because at a higher acceleration voltage, the semiconductor layer on the side surface 180a of the separation groove 180 is scraped off by Ga ions.

ところで、本願発明者らは、検討の結果、ＡｌＧａＡｓ等のIII−Ｖ族の化合物半導体においては、Ａｌの組成比が高く、膜厚が他の層よりも厚く形成されている放熱層が、特に水分の影響を受けやすく、腐食しやすい部分であることを見出した。更に、Ａｌを含有する化合物半導体においては、Ａｌの組成比が低くなるに従い、急激に腐食への耐性が強くなることを見出した。よって、本実施の形態は、分離溝１８０の側面１８０ａに露出している下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７の側面にＧａイオンを注入することによりＧａ組成の高いＧａ高濃度層１８１を形成するものである。このように形成されたＧａ高濃度層１８１では、Ｇａの注入が行なわれる前の状態と比較してＧａの組成比が高いため、相対的にＡｌの組成比は低くなり、腐食等に強くなる。特に、基板１０１上に形成される半導体層の中で最も水分の影響を受けやすく、腐食等しやすいＡｌＡｓからなる放熱層等では、Ｇａイオンが注入されることにより、ＡｌＧａＡｓとなるため、水分等の影響を受けにくくなり、腐食等に強くなる。   By the way, as a result of investigations, the inventors of the present invention, in the III-V group compound semiconductors such as AlGaAs, in particular, a heat dissipation layer in which the Al composition ratio is high and the film thickness is thicker than the other layers, It was found that it is a part that is susceptible to moisture and susceptible to corrosion. Furthermore, it has been found that in a compound semiconductor containing Al, the resistance to corrosion rapidly increases as the Al composition ratio decreases. Therefore, in this embodiment, Ga ions are formed on the side surfaces of the lower semiconductor DBR 103, the lower spacer layer 104, the active layer 105, the upper spacer layer 106, the current confinement layer 108, and the upper semiconductor DBR 107 exposed on the side surface 180a of the isolation groove 180. Is implanted to form a Ga high concentration layer 181 having a high Ga composition. In the Ga high-concentration layer 181 formed in this manner, the Ga composition ratio is higher than that before the Ga implantation, so that the Al composition ratio is relatively low and strong against corrosion and the like. . In particular, in a heat radiation layer made of AlAs that is most susceptible to moisture among the semiconductor layers formed on the substrate 101 and is easily corroded, AlGaAs is formed by implantation of Ga ions. It is less susceptible to corrosion and is more resistant to corrosion.

尚、Ｇａイオンが注入されることにより形成されるＧａ高濃度層１８１は、分離溝１８０の側面１８０ａより、１０ｎｍ〜５０ｎｍの厚さ形成されていることが好ましい。Ｇａの組成比が増加した領域は、水分等の影響を受けにくくなるため、腐食等の耐性が高くなり、信頼性等も飛躍的に向上するが、Ｇａ高濃度層１８１の厚さが１０ｎｍ未満の場合では、Ｇａ高濃度層１８１が薄すぎて水分等が透過してしまい、水分等による影響を受けてしまう場合があり、また、Ｇａ高濃度層１８１の厚さが５０ｎｍを超える場合には、Ｇａイオンの注入により半導体層にダメージを与えてしまい、かえって信頼性を低下させてしまうからである。更に、Ｇａ高濃度層１８１をあまり厚く形成すると、各々の半導体層の組成比が変わってしまうため、光学的な特性や温度特性が変化してしまい、所望の特性の面発光レーザが得られなくなってしまう可能性がある。   The Ga high-concentration layer 181 formed by implanting Ga ions is preferably formed to a thickness of 10 nm to 50 nm from the side surface 180a of the separation groove 180. The region in which the Ga composition ratio is increased is less susceptible to moisture and the like, and thus the resistance to corrosion and the like is increased and the reliability and the like are drastically improved. However, the thickness of the Ga high concentration layer 181 is less than 10 nm. In this case, the Ga high-concentration layer 181 may be too thin to allow moisture and the like to pass therethrough and be affected by moisture and the like, and when the Ga high-concentration layer 181 has a thickness exceeding 50 nm. This is because the semiconductor layer is damaged by the implantation of Ga ions, and the reliability is lowered. Furthermore, if the Ga high-concentration layer 181 is formed too thick, the composition ratio of each semiconductor layer changes, so that the optical characteristics and temperature characteristics change, and a surface emitting laser with desired characteristics cannot be obtained. There is a possibility that.

次に、図１０（ａ）に示すように、保護膜１１１を形成する。保護膜１１１は、パッシベーション膜であり、プラズマＣＶＤ（Chemical Vapor Deposition）により、ＳｉＮ、ＳｉＯＮ及びＳｉＯ２の誘電体のうち、いずれかにより形成される。保護膜１１１は、１５０ｎｍから３００ｎｍの膜厚で形成されるが、プラズマＣＶＤにより形成された保護膜１１１は、ステップカバレッジがよいため、図１０（ｂ）に示すように、分離溝１８０の側面１８０ａ全体を覆うことができる。即ち、分離溝１８０の側面１８０ａにおいて、下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７の側面に形成されるＧａ高濃度層１８１を保護膜１１１で覆うことができる。尚、図１０（ｂ）は、図１０（ａ）における分離溝１８０が形成されている領域を拡大した図である。 Next, as shown in FIG. 10A, a protective film 111 is formed. The protective film 111 is a passivation film, and is formed of any one of SiN, SiON, and SiO 2 dielectrics by plasma CVD (Chemical Vapor Deposition). Although the protective film 111 is formed with a film thickness of 150 nm to 300 nm, the protective film 111 formed by plasma CVD has good step coverage. Therefore, as shown in FIG. The whole can be covered. That is, on the side surface 180 a of the isolation groove 180, the lower semiconductor DBR 103, the lower spacer layer 104, the active layer 105, the upper spacer layer 106, the current confinement layer 108, and the Ga high concentration layer 181 formed on the side surface of the upper semiconductor DBR 107 are protected. 111. FIG. 10B is an enlarged view of a region where the separation groove 180 is formed in FIG.

次に、図１１（ａ）に示すように、分離溝１８０の底面とメサ１１０の上面の一部において保護膜１１１を除去する。尚、メサ１１０の上面において保護膜１１１の除去された領域は、コンタクトホール１８２となる。具体的には、メサ１１０の形成されている面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。このレジストパターンは、保護膜１１１が除去される領域に開口部を有するものであり、分離溝１８０の底面及びコンタクトホール１８２の形成される領域に開口部を有している。この後、このレジストパターンをマスクとして、ＲＩＥ等により、レジストパターンの形成されていない領域、即ち、レジストパターンの開口部が形成されている領域における保護膜１１１を除去する。この後、レジストパターンを除去することにより、分離溝１８０の底面の保護膜１１１を除去し、メサ１１０の上面にコンタクトホール１８２を形成することができる。図１１（ｂ）は、面発光レーザの形成されている領域を拡大した概要図である。破線Ｂで囲まれた領域に示されるように、メサ１１０の側面では、上部半導体ＤＢＲ１０７において、Ａｌの組成比の高いｐ−Ａｌ０．９Ｇａ０．１Ａｓからなる低屈折率層１０７ａの側面は、酸化された領域が除去され除去領域１７１が形成されているが、更に、この上には、保護膜１１１が形成されている。また、破線Ｃで囲まれた領域に示されるように、分離溝１８０の側面１８０ａでは、下部半導体ＤＢＲ１０３の第２の下部半導体ＤＢＲ１３２の側面には、Ｇａ高濃度層１８１が形成されており、更に、この上に、保護膜１１１が形成されている。よって、第２の下部半導体ＤＢＲ１３２におけるｎ−ＡｌＡｓからなる低屈折率層１０３ａ２の側面にも、Ｇａ高濃度層１８１が形成されており、更に、この上に、保護膜１１１が形成されている。 Next, as shown in FIG. 11A, the protective film 111 is removed on the bottom surface of the separation groove 180 and a part of the top surface of the mesa 110. The region where the protective film 111 is removed on the upper surface of the mesa 110 becomes a contact hole 182. Specifically, a photoresist is applied to the surface on which the mesa 110 is formed, and a resist pattern (not shown) is formed by performing exposure and development with an exposure apparatus. This resist pattern has an opening in a region where the protective film 111 is removed, and has an opening in a region where the bottom surface of the separation groove 180 and the contact hole 182 are formed. Thereafter, using this resist pattern as a mask, the protective film 111 in the region where the resist pattern is not formed, that is, the region where the opening of the resist pattern is formed is removed by RIE or the like. Thereafter, by removing the resist pattern, the protective film 111 on the bottom surface of the separation groove 180 can be removed, and the contact hole 182 can be formed on the upper surface of the mesa 110. FIG. 11B is an enlarged schematic view of a region where the surface emitting laser is formed. As shown in the region surrounded by the broken line B, on the side surface of the mesa 110, in the upper semiconductor DBR 107, the side surface of the low refractive index layer 107a made of p-Al 0.9 Ga 0.1 As having a high Al composition ratio. The oxidized region is removed and the removed region 171 is formed, and the protective film 111 is further formed thereon. Further, as shown in the region surrounded by the broken line C, a Ga high concentration layer 181 is formed on the side surface of the second lower semiconductor DBR 132 of the lower semiconductor DBR 103 on the side surface 180a of the separation groove 180, and On this, a protective film 111 is formed. Therefore, the Ga high concentration layer 181 is also formed on the side surface of the low refractive index layer 103a2 made of n-AlAs in the second lower semiconductor DBR 132, and the protective film 111 is further formed thereon.

次に、図１２（ａ）に示されるように、ｐ側電極１１３を形成する。具体的には、メサ１１０の形成されている面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、メサ１１０の上部において光が出射する領域に、一辺が１０μｍの略正方形状の不図示のレジストパターンを形成する。この後、真空蒸着によりｐ側電極１１３となる金属膜を成膜する。ｐ側電極１１３となる金属膜は、Ｃｒ／ＡｕＺｎ／Ａｕからなる多層膜、または、ＡｕＺｎ／Ｔｉ／Ａｕからなる多層膜により形成される。この際、不図示の電極パッド及び配線部材の蒸着を同時に行なってもよい。この後、リフトオフを行なうことにより、メサ１１０の上面に形成されたレジストパターン上の金属膜はレジストパターンとともに除去され、ｐ側電極１１３が形成される。リフトオフは、レジストパターンが溶解する有機溶剤に基板１０１を浸漬させ、超音波洗浄を行なうことにより行なわれる。   Next, as shown in FIG. 12A, the p-side electrode 113 is formed. Specifically, a photo resist is applied to the surface on which the mesa 110 is formed, and exposure and development are performed by an exposure apparatus, so that an approximately square having a side of 10 μm in a region where light is emitted at the top of the mesa 110. A resist pattern (not shown) is formed. Thereafter, a metal film to be the p-side electrode 113 is formed by vacuum deposition. The metal film to be the p-side electrode 113 is formed of a multilayer film made of Cr / AuZn / Au or a multilayer film made of AuZn / Ti / Au. At this time, vapor deposition of an electrode pad (not shown) and a wiring member may be performed simultaneously. Thereafter, by performing lift-off, the metal film on the resist pattern formed on the upper surface of the mesa 110 is removed together with the resist pattern, and the p-side electrode 113 is formed. The lift-off is performed by immersing the substrate 101 in an organic solvent in which the resist pattern is dissolved and performing ultrasonic cleaning.

次に、図１２（ｂ）に示されるように、基板１０１の裏面を所定の厚さまで研磨した後、ｎ側電極１１４を形成する。ｎ側電極１１４は、真空蒸着等によりＡｕＧｅ／Ｎｉ／Ａｕからなる多層膜により形成されている。この後、アニールを行なうことにより、ｐ側電極１１３及びｎ側電極１１４にオーミックコンタクトをとることができ、本実施の形態における面発光レーザが作製される。   Next, as shown in FIG. 12B, after the back surface of the substrate 101 is polished to a predetermined thickness, an n-side electrode 114 is formed. The n-side electrode 114 is formed of a multilayer film made of AuGe / Ni / Au by vacuum deposition or the like. After that, by performing annealing, ohmic contact can be made with the p-side electrode 113 and the n-side electrode 114, and the surface emitting laser in this embodiment is manufactured.

この後、図１２（ｃ）に示されるように、分離溝１８０をスクライブラインとし、ダイシングまたはスクライビングすることにより、半導体層の形成された基板１０１を各々のチップごとに分離する。このように分離されたチップが、複数の面発光レーザを有する面発光レーザアレイを有する面発光レーザ素子となる。   Thereafter, as shown in FIG. 12C, the substrate 101 on which the semiconductor layer is formed is separated for each chip by dicing or scribing with the separation groove 180 as a scribe line. The chip thus separated becomes a surface emitting laser element having a surface emitting laser array having a plurality of surface emitting lasers.

このようにして製造された複数の面発光レーザアレイを有する面発光レーザ素子を容器内の温度８５℃、湿度８５％の高温高湿雰囲気である容器中に１０００時間放置することにより、高温高湿保持試験を行った。この結果、全ての面発光レーザアレイにおいて発光不良等が生ずることなく、所定の規格条件を満たすものであり、水分の影響等による劣化は確認されなかった。   The surface-emitting laser element having a plurality of surface-emitting laser arrays manufactured in this way is left in a container having a high-temperature and high-humidity atmosphere at a temperature of 85 ° C. and a humidity of 85% in the container for 1000 hours, whereby high temperature and high humidity. A retention test was performed. As a result, all the surface emitting laser arrays did not cause light emission defects and the like, satisfying a predetermined standard condition, and no deterioration due to the influence of moisture or the like was confirmed.

一方、分離溝の側面にＧａのイオン注入等を行なわない（分離溝の側面にＧａ高濃度層が形成されていない）、従来の製造方法で製造された複数の面発光レーザアレイに対して、同様の高温高湿保持試験を行ったところ、所定の規格条件を満たしている面発光レーザアレイは約６０％であり、よって、約４０％のものについては、水分の影響等による劣化が確認された。   On the other hand, no ion implantation or the like of Ga is performed on the side surface of the separation groove (no Ga high concentration layer is formed on the side surface of the separation groove). A similar high-temperature and high-humidity retention test revealed that about 60% of surface-emitting laser arrays satisfying the prescribed standard conditions. Therefore, about 40% of the surface-emitting laser arrays were confirmed to be deteriorated due to the influence of moisture and the like. It was.

以上より、本実施の形態における面発光レーザ及び面発光レーザアレイからなる面発光レーザ素子は、信頼性を向上させることができる。即ち、本実施の形態における面発光レーザアレイは、基板１０１上に下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７が積層されているものであって、下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７の分離溝１８０の側面の最表面にＧａイオンビームを照射することにより、Ｇａ高濃度層１８１が形成されているため、各層の内部よりもＧａ濃度が高くなっており酸化されにくくなっている。特に、放熱層であるＡｌＡｓ層も側面の最表面は安定したＡｌＧａＡｓになっており酸化されにくくなっている。また、この側面は、更に、誘電体であるＳｉＮ、ＳｉＯＮ及びＳｉＯ２のいずれかからなるパッシベーション膜１１１により覆われている。従って、本実施の形態における面発光レーザからなる面発光レーザ素子は、従来の面発光レーザ素子と比べて、より一層信頼性が向上したものとなる。 As described above, the surface emitting laser element including the surface emitting laser and the surface emitting laser array in the present embodiment can improve the reliability. That is, the surface emitting laser array according to the present embodiment has a lower semiconductor DBR 103, a lower spacer layer 104, an active layer 105, an upper spacer layer 106, a current confinement layer 108, and an upper semiconductor DBR 107 stacked on a substrate 101. By irradiating the outermost surface of the lower semiconductor DBR 103, the lower spacer layer 104, the active layer 105, the upper spacer layer 106, the current confinement layer 108 and the separation groove 180 of the upper semiconductor DBR 107 with a Ga ion beam, Since the concentration layer 181 is formed, the Ga concentration is higher than the inside of each layer and is not easily oxidized. In particular, the AlAs layer, which is a heat dissipation layer, is made of stable AlGaAs on the outermost surface of the side surface and is not easily oxidized. Further, this side surface is further covered with a passivation film 111 made of any one of SiN, SiON, and SiO 2 that is a dielectric. Therefore, the surface emitting laser element made of the surface emitting laser in the present embodiment is further improved in reliability as compared with the conventional surface emitting laser element.

以上、本実施の形態における面発光レーザとして、放熱構造体となる第２の下部半導体ＤＢＲ１３２において、放熱層となるｎ−ＡｌＡｓからなる低屈折率層１０３ａ２と、ｎ−Ａｌ０．３Ｇａ０．７Ａｓからなる高屈折率層１０３ｂ１が交互に３ペア積層されたものについて説明したが、このペア数に限定されるものではない。また、放熱層となるｎ−ＡｌＡｓからなる低屈折率層１０３ａ２の光学的な膜厚が、３λ／４の場合について説明したが、光学的な厚さは、λ／４以上であればよく、例えば、λ／４であってもよい。特に、光学的な膜厚が、（２ｍ＋１）λ／４となるものであればより好ましい。（ｍは１以上の自然数）
更に、分離溝１８０におけるＧａのイオン注入は、放熱層以外におけるＡｌの組成比の高い層であれば、いずれの層においても効果を有するものであるが、放熱層を設けた場合に、特に顕著な効果が得られる。 Above, the surface emitting laser of the present embodiment, the second lower semiconductor DBR132 as a heat dissipation structure, and the low refractive index layer 103a2 made of n-AlAs as the heat dissipation layer, n-Al 0.3 Ga 0. Although the description has been given of the case where three pairs of high refractive index layers 103b1 made of 7 As are alternately stacked, the number of pairs is not limited thereto. Moreover, although the case where the optical film thickness of the low refractive index layer 103a2 made of n-AlAs serving as the heat dissipation layer is 3λ / 4 has been described, the optical thickness may be λ / 4 or more, For example, it may be λ / 4. In particular, it is more preferable if the optical film thickness is (2m + 1) λ / 4. (M is a natural number of 1 or more)
Further, the Ga ion implantation in the separation groove 180 is effective in any layer as long as it has a high Al composition ratio other than the heat dissipation layer, but is particularly noticeable when a heat dissipation layer is provided. Effects can be obtained.

尚、本実施の形態では、Ｇａのイオン注入は、少なくとも放熱層の側面において行なわれていればよく、必ずしも分離溝１８０の側面全面において行なわれていることが必要ではない。   In the present embodiment, it is sufficient that Ga ion implantation is performed at least on the side surface of the heat dissipation layer, and is not necessarily performed on the entire side surface of the separation groove 180.

また、活性層１０５は、圧縮歪みを誘起する組成であるＧａＩｎＰＡｓからなるバンドギャップ波長が約７８０ｎｍである３層の量子井戸層と、この量子井戸層と格子整合する引張歪みを誘起する組成となるＧａ０．３Ｉｎ０．７Ｐからなる４層の障壁層を有するものであってもよい。この際、下部スペーサ層１０４及び上部スペーサ層１０６は、ワイドバンドギャップである（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐを用いてもよい。この場合、下部スペーサ層１０４及び上部スペーサ層１０６をＡｌＧａＡｓ系で形成した場合と比較して、下部スペーサ層１０４及び上部スペーサ層１０６と量子井戸層とのバンドギャップ差を極めて大きくすることができる。 The active layer 105 has a composition that induces tensile strain that is lattice-matched with three quantum well layers having a band gap wavelength of about 780 nm and made of GaInPAs, which is a composition that induces compressive strain. It may have four barrier layers made of Ga 0.3 In 0.7 P. At this time, the lower spacer layer 104 and the upper spacer layer 106 may use (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P having a wide band gap. In this case, the band gap difference between the lower spacer layer 104 and the upper spacer layer 106 and the quantum well layer can be greatly increased as compared with the case where the lower spacer layer 104 and the upper spacer layer 106 are formed of AlGaAs.

また、メサ１１０の形状は、略正方形状に限定されるものではなく、円形状、楕円形状または略長方形状に形成してもよい。また、面発光レーザの発振波長は、７８０ｎｍ帯以外にも、６５０ｎｍ帯、８５０ｎｍ帯、９８０ｎｍ帯、１．３μｍ帯、１．５μｍ帯等の波長帯域であってもよく、各々の波長帯域に適した用途に用いられる。   The shape of the mesa 110 is not limited to a substantially square shape, and may be formed in a circular shape, an elliptical shape, or a substantially rectangular shape. In addition to the 780 nm band, the oscillation wavelength of the surface emitting laser may be a wavelength band such as a 650 nm band, an 850 nm band, a 980 nm band, a 1.3 μm band, or a 1.5 μm band, and is suitable for each wavelength band. Used for different applications.

また、上記説明では、複数の面発光レーザを有する面発光レーザアレイからなる面発光レーザ素子について説明したが、一つの面発光レーザを有する面発光レーザ素子についても同様である。   In the above description, a surface-emitting laser element including a surface-emitting laser array having a plurality of surface-emitting lasers has been described. The same applies to a surface-emitting laser element having one surface-emitting laser.

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態と異なる方法により製造される面発光レーザ及び面発光レーザアレイからなる面発光レーザ素子である。具体的には、メサ１１０を形成する際に、同時に分離溝の一部を形成するものである。 [Second Embodiment]
Next, a second embodiment will be described. The present embodiment is a surface emitting laser element comprising a surface emitting laser and a surface emitting laser array manufactured by a method different from the first embodiment. Specifically, when the mesa 110 is formed, a part of the separation groove is formed at the same time.

最初に、図５（ａ）に示すように、第１の実施の形態と同様に、基板１０１上に、下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、上部半導体ＤＢＲ１０７を積層形成する。尚、電流狭窄層１０８は、上部半導体ＤＢＲ１０７を形成する際に形成される。   First, as shown in FIG. 5A, as in the first embodiment, a lower semiconductor DBR 103, a lower spacer layer 104, an active layer 105, an upper spacer layer 106, and an upper semiconductor DBR 107 are formed on a substrate 101. Laminate. The current confinement layer 108 is formed when the upper semiconductor DBR 107 is formed.

次に、図１３（ａ）に示すように、メサ１１０を形成する。この際、同時に分離溝１８０の一部となる第１の分離溝２８１も形成する。具体的には、上部半導体ＤＢＲ１０７の表面上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。このレジストパターンは、上部半導体ＤＢＲ１０７上において、メサ１１０が形成される領域に形成されており、更に、第１の分離溝２８１が形成される領域には開口部を有しているものである。   Next, as shown in FIG. 13A, a mesa 110 is formed. At this time, a first separation groove 281 that simultaneously becomes a part of the separation groove 180 is also formed. Specifically, a photoresist is applied on the surface of the upper semiconductor DBR 107, and a resist pattern (not shown) is formed by performing exposure and development with an exposure apparatus. This resist pattern is formed in the region where the mesa 110 is formed on the upper semiconductor DBR 107, and further has an opening in the region where the first separation groove 281 is formed.

この後、塩素ガスを用いたＥＣＲプラズマエッチングにより、不図示のレジストパターンをマスクとして、レジストパターンの形成されていない領域における上部半導体ＤＢＲ１０７、電流狭窄層１０８、上部スペーサ層１０６及び活性層１０５を除去し、下部スペーサ層１０４の表面を露出させる。この後、不図示のレジストパターンを除去することにより、メサ１１０及び第１の分離溝２８１を形成する。   Thereafter, the upper semiconductor DBR 107, the current confinement layer 108, the upper spacer layer 106, and the active layer 105 in the region where the resist pattern is not formed are removed by ECR plasma etching using chlorine gas using a resist pattern (not shown) as a mask. Then, the surface of the lower spacer layer 104 is exposed. Thereafter, the mesa 110 and the first separation groove 281 are formed by removing a resist pattern (not shown).

次に、図１３（ｂ）に示すように、電流狭窄層１０８を選択酸化する。具体的には、メサ１１０の形成されたものを水蒸気中で熱処理することにより、電流狭窄層１０８をメサ１１０の外周部より選択酸化し、選択酸化領域１０８ａを形成する。尚、電流狭窄層１０８においてメサ１１０中央部の選択酸化されていない領域は、電流狭窄領域１０８ｂとなる。この際、第１の分離溝２８１の側面に露出している電流狭窄層１０８も一部酸化されるが、第１の分離溝２８１は、メサ１１０から離れた領域に形成されるものであるため、面発光レーザの特性等に影響を与えることはない。尚、この後、必要に応じて、図７に示すように、メサ１１０の側面をＢＨＦにより、１０〜１５秒間エッチングすることにより、低屈折率層の酸化された領域、即ち、ダメージ領域を除去する。   Next, as shown in FIG. 13B, the current confinement layer 108 is selectively oxidized. Specifically, the current confinement layer 108 is selectively oxidized from the outer peripheral portion of the mesa 110 by heat-treating the formed mesa 110 in water vapor to form the selective oxidation region 108a. In the current confinement layer 108, the region not selectively oxidized at the center of the mesa 110 becomes a current confinement region 108b. At this time, the current confinement layer 108 exposed on the side surface of the first separation groove 281 is also partially oxidized, but the first separation groove 281 is formed in a region away from the mesa 110. It does not affect the characteristics of the surface emitting laser. After that, as shown in FIG. 7, the oxidized region of the low refractive index layer, that is, the damaged region is removed by etching the side surface of the mesa 110 with BHF for 10 to 15 seconds as necessary. To do.

次に、図１３（ｃ）に示すように、第２の分離溝２８２を形成する。具体的には、電流狭窄層１０８における選択酸化を行なった後、メサ１１０の形成されている面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２の分離溝２８２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンをマスクとして、レジストパターンの形成されていない領域における下部半導体ＤＢＲ１０３、下部スペーサ層１０４をＥＣＲプラズマエッチング、ＲＩＥ等のドライエッチングにより除去する。このドライエッチングは、基板１０１の表面が露出するまで行ない、この後、レジストパターンを除去することにより、第２の分離溝２８２が形成される。これにより、第１の分離溝２８１と第２の分離溝２８２とからなる分離溝２８０が形成され、分離溝２８０の側面には、下部半導体ＤＢＲ１０３、下部スペーサ層１０４、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７の側面が露出した状態となる。尚、このように形成される第２の分離溝２８２は、基板１０１面の法線方向に対し、１０°以上の傾斜を有していることが好ましい。これは、後述するＧａ（ガリウム）のイオン注入する際に、１０°以上の傾斜を有していないと、第２の分離溝２８２の側面にＧａのイオンが注入されないためＧａ高濃度領域が形成されないからである。   Next, as shown in FIG. 13C, a second separation groove 282 is formed. Specifically, after performing selective oxidation on the current confinement layer 108, a photoresist is applied to the surface on which the mesa 110 is formed, and exposure and development are performed by an exposure apparatus, whereby the second separation groove 282 is formed. A resist pattern (not shown) having an opening is formed in a region where the film is formed. Thereafter, using this resist pattern as a mask, lower semiconductor DBR 103 and lower spacer layer 104 in a region where the resist pattern is not formed are removed by dry etching such as ECR plasma etching or RIE. This dry etching is performed until the surface of the substrate 101 is exposed, and then the resist pattern is removed to form the second separation groove 282. As a result, a separation groove 280 including a first separation groove 281 and a second separation groove 282 is formed, and the lower semiconductor DBR 103, the lower spacer layer 104, the active layer 105, and the upper spacer layer are formed on the side surfaces of the separation groove 280. 106, the side surfaces of the current confinement layer 108 and the upper semiconductor DBR 107 are exposed. Note that the second separation groove 282 formed in this way preferably has an inclination of 10 ° or more with respect to the normal direction of the surface of the substrate 101. This is because, when Ga (gallium) ions to be described later are implanted, if there is no inclination of 10 ° or more, Ga ions are not implanted into the side surface of the second separation groove 282, so that a Ga high concentration region is formed. Because it is not done.

次に、図１３（ｄ）に示すように、Ｇａのイオン注入を行なう。具体的には、分離溝２８０の形成されたものをイオン注入装置における真空チャンバー内に設置し、真空チャンバー内を排気した後、第２の分離溝２８２が形成されることにより側面の露出している下部半導体ＤＢＲ１０３、下部スペーサ層１０４にＧａイオンをイオン注入する。Ｇａイオンは、これらの層の側面近傍にのみに注入されるように調整されており、これにより、これらの層の側面の最表面となる領域は、内部と比較してＧａの濃度が高濃度となる。このようにしてＧａ濃度の高いＧａ高濃度層２８３が形成される。   Next, as shown in FIG. 13D, Ga ion implantation is performed. Specifically, the portion where the separation groove 280 is formed is placed in a vacuum chamber in an ion implantation apparatus, and after the inside of the vacuum chamber is evacuated, the second separation groove 282 is formed to expose the side surface. Ga ions are implanted into the lower semiconductor DBR 103 and the lower spacer layer 104. Ga ions are adjusted so as to be implanted only in the vicinity of the side surfaces of these layers, so that the region which is the outermost surface of the side surfaces of these layers has a higher Ga concentration than the inside. It becomes. In this way, the Ga high concentration layer 283 having a high Ga concentration is formed.

次に、図１４（ａ）に示すように、保護膜１１１を形成する。保護膜１１１は、パッシベーション膜となるものであり、プラズマＣＶＤにより、ＳｉＮ、ＳｉＯＮ及びＳｉＯ２の誘電体のうち、いずれかにより形成される。保護膜１１１は、膜厚が１５０ｎｍから３００ｎｍ形成されるが、プラズマＣＶＤにより形成された保護膜１１１は、ステップカバレッジがよいため、図１４（ｂ）に示すように、分離溝２８０の側面全体を覆うことができる。即ち、保護膜１１１は、第１の分離溝２８１の側面において、活性層１０５、上部スペーサ層１０６、電流狭窄層１０８及び上部半導体ＤＢＲ１０７の側面を覆い、第２の分離溝２８２の側面において、下部半導体ＤＢＲ１０３、下部スペーサ層１０４の側面に形成されるＧａ高濃度層２８３を保護膜１１１で覆うことができる。尚、図１４（ｂ）は、図１４（ａ）における分離溝２８０が形成されている領域を拡大した図である。 Next, as shown in FIG. 14A, a protective film 111 is formed. The protective film 111 is a passivation film, and is formed of any one of SiN, SiON, and SiO 2 dielectrics by plasma CVD. The protective film 111 is formed with a thickness of 150 nm to 300 nm. However, since the protective film 111 formed by plasma CVD has good step coverage, as shown in FIG. 14B, the entire side surface of the separation groove 280 is formed. Can be covered. That is, the protective film 111 covers the side surfaces of the active layer 105, the upper spacer layer 106, the current confinement layer 108, and the upper semiconductor DBR 107 on the side surface of the first isolation groove 281, and the lower side on the side surface of the second isolation groove 282. The Ga high concentration layer 283 formed on the side surfaces of the semiconductor DBR 103 and the lower spacer layer 104 can be covered with the protective film 111. FIG. 14B is an enlarged view of a region where the separation groove 280 in FIG. 14A is formed.

次に、図１４（ｃ）に示すように、第２の分離溝２８２の底面とメサ１１０の上面における保護膜１１１の一部を除去する。尚、メサ１１０の上面において保護膜１１１の除去された領域は、コンタクトホール１８２となる。具体的には、メサ１１０の形成されている面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。このレジストパターンは、保護膜１１１が除去される領域に開口部を有するものであり、第２の分離溝２８２の底面及びコンタクトホール１８２の形成される領域に開口部を有している。この後、このレジストパターンをマスクとして、ＲＩＥ等により、レジストパターンの形成されていない領域、即ち、レジストパターンの開口部における領域の保護膜１１１を除去する。この後、レジストパターンを除去することにより、第２の分離溝２８２の底面における保護膜１１１を除去することができ、これにより、メサ１１０の上面にコンタクトホール１８２を形成することができる。この際、分離溝２８０の底面における保護膜１１１についても、同様の方法により同時に除去される。   Next, as shown in FIG. 14C, a part of the protective film 111 on the bottom surface of the second separation groove 282 and the top surface of the mesa 110 is removed. The region where the protective film 111 is removed on the upper surface of the mesa 110 becomes a contact hole 182. Specifically, a photoresist is applied to the surface on which the mesa 110 is formed, and a resist pattern (not shown) is formed by performing exposure and development with an exposure apparatus. This resist pattern has an opening in a region where the protective film 111 is removed, and has an opening in a region where the bottom surface of the second separation groove 282 and the contact hole 182 are formed. Thereafter, using this resist pattern as a mask, the protective film 111 in the region where the resist pattern is not formed, that is, the region in the opening of the resist pattern, is removed by RIE or the like. Thereafter, by removing the resist pattern, the protective film 111 on the bottom surface of the second separation groove 282 can be removed, whereby the contact hole 182 can be formed on the upper surface of the mesa 110. At this time, the protective film 111 on the bottom surface of the separation groove 280 is simultaneously removed by the same method.

次に、図１５（ａ）に示されるように、ｐ側電極１１３を形成する。具体的には、メサ１１０の形成されている面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、メサ１１０の上部において光が出射する領域に、一辺が１０μｍの略正方形状の不図示のレジストパターンを形成する。この後、真空蒸着によりｐ側電極１１３となる金属膜を成膜する。ｐ側電極１１３となる金属膜は、Ｃｒ／ＡｕＺｎ／Ａｕからなる多層膜、または、ＡｕＺｎ／Ｔｉ／Ａｕからなる多層膜により形成される。この際、不図示の電極パッド及び配線部材の蒸着を同時に行なってもよい。この後、リフトオフを行なうことにより、メサ１１０の上面に形成されたレジストパターン上の金属膜はレジストパターンとともに除去され、ｐ側電極１１３が形成される。   Next, as shown in FIG. 15A, the p-side electrode 113 is formed. Specifically, a photo resist is applied to the surface on which the mesa 110 is formed, and exposure and development are performed by an exposure apparatus, so that an approximately square having a side of 10 μm in a region where light is emitted at the top of the mesa 110. A resist pattern (not shown) is formed. Thereafter, a metal film to be the p-side electrode 113 is formed by vacuum deposition. The metal film to be the p-side electrode 113 is formed of a multilayer film made of Cr / AuZn / Au or a multilayer film made of AuZn / Ti / Au. At this time, vapor deposition of an electrode pad (not shown) and a wiring member may be performed simultaneously. Thereafter, by performing lift-off, the metal film on the resist pattern formed on the upper surface of the mesa 110 is removed together with the resist pattern, and the p-side electrode 113 is formed.

次に、図１５（ｂ）に示されるように、基板１０１の裏面を所定の厚さまで研磨した後、ｎ側電極１１４を形成する。ｎ側電極１１４は、真空蒸着等によりＡｕＧｅ／Ｎｉ／Ａｕからなる多層膜により形成されている。この後、アニールを行なうことにより、ｐ側電極１１３及びｎ側電極１１４にオーミックコンタクトをとることができ、本実施の形態における面発光レーザが作製される。   Next, as shown in FIG. 15B, after the back surface of the substrate 101 is polished to a predetermined thickness, an n-side electrode 114 is formed. The n-side electrode 114 is formed of a multilayer film made of AuGe / Ni / Au by vacuum deposition or the like. After that, by performing annealing, ohmic contact can be made with the p-side electrode 113 and the n-side electrode 114, and the surface emitting laser in this embodiment is manufactured.

この後、図１５（ｃ）に示されるように、第２の分離溝２８２をスクライブラインとし、ダイシングまたはスクライビングすることにより、半導体層の形成された基板１０１を各々のチップごとに分離する。このように分離されたチップが、複数の面発光レーザを有する面発光レーザアレイを有する面発光レーザ素子となる。本実施の形態では、分離溝２８０を形成する時間を短くすることができる。即ち、メサ１１０形成と同時に分離溝２８０の一部である第１の分離溝２８１を形成し、その後、第２の分離溝２８２を形成する方法であるため、短い時間で分離溝２８０を形成することができ、低コストで面発光レーザ素子を製造することができる。   Thereafter, as shown in FIG. 15C, the substrate 101 on which the semiconductor layer is formed is separated for each chip by dicing or scribing the second separation groove 282 as a scribe line. The chip thus separated becomes a surface emitting laser element having a surface emitting laser array having a plurality of surface emitting lasers. In this embodiment, the time for forming the separation groove 280 can be shortened. That is, since the first separation groove 281 that is a part of the separation groove 280 is formed simultaneously with the formation of the mesa 110 and then the second separation groove 282 is formed, the separation groove 280 is formed in a short time. Therefore, the surface emitting laser element can be manufactured at a low cost.

尚、上記以外の内容については、第１の実施の形態と同様である。   The contents other than the above are the same as in the first embodiment.

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１の実施の形態及び第２の実施の形態における面発光レーザアレイからなる面発光レーザ素子を用いた画像形成装置であるレーザプリンタ１０００である。尚、第１の実施の形態及び第２の実施の形態における面発光レーザからなる面発光レーザ素子を用いてもよい。 [Third Embodiment]
Next, a third embodiment will be described. This embodiment is a laser printer 1000 which is an image forming apparatus using a surface emitting laser element composed of a surface emitting laser array in the first embodiment and the second embodiment. Note that the surface-emitting laser element composed of the surface-emitting laser in the first embodiment and the second embodiment may be used.

図１６に基づき、本実施の形態におけるレーザプリンタ１０００について説明する。本実施の形態におけるレーザプリンタ１０００は、光走査装置１０１０、感光体ドラム１０３０、帯電チャージャ１０３１、現像ローラ１０３２、転写チャージャ１０３３、除電ユニット１０３４、クリーニングユニット１０３５、トナーカートリッジ１０３６、給紙コロ１０３７、給紙トレイ１０３８、レジストローラ対１０３９、定着ローラ１０４１、排紙ローラ１０４２、排紙トレイ１０４３、通信制御装置１０５０、及び上記各部を統括的に制御するプリンタ制御装置１０６０等を備えている。なお、これらは、プリンタ筐体１０４４の中の所定位置に収容されている。   A laser printer 1000 according to the present embodiment will be described with reference to FIG. The laser printer 1000 according to this embodiment includes an optical scanning device 1010, a photosensitive drum 1030, a charging charger 1031, a developing roller 1032, a transfer charger 1033, a charge eliminating unit 1034, a cleaning unit 1035, a toner cartridge 1036, a paper feeding roller 1037, a feeding roller. A paper tray 1038, a registration roller pair 1039, a fixing roller 1041, a paper discharge roller 1042, a paper discharge tray 1043, a communication control device 1050, and a printer control device 1060 that comprehensively controls each of the above parts are provided. These are housed in predetermined positions in the printer housing 1044.

通信制御装置１０５０は、ネットワークなどを介した上位装置（例えばパソコン）との双方向の通信を制御する。   The communication control device 1050 controls bidirectional communication with a host device (for example, a personal computer) via a network or the like.

感光体ドラム１０３０は、円柱状の部材であり、その表面には感光層が形成されている。すなわち、感光体ドラム１０３０の表面が被走査面である。そして、感光体ドラム１０３０は、矢印Ｘで示す方向に回転するようになっている。   The photosensitive drum 1030 is a cylindrical member, and a photosensitive layer is formed on the surface thereof. That is, the surface of the photoconductor drum 1030 is a scanned surface. The photosensitive drum 1030 rotates in the direction indicated by the arrow X.

帯電チャージャ１０３１、現像ローラ１０３２、転写チャージャ１０３３、除電ユニット１０３４及びクリーニングユニット１０３５は、それぞれ感光体ドラム１０３０の表面近傍に配置されている。そして、感光体ドラム１０３０の回転方向に沿って、帯電チャージャ１０３１→現像ローラ１０３２→転写チャージャ１０３３→除電ユニット１０３４→クリーニングユニット１０３５の順に配置されている。   The charging charger 1031, the developing roller 1032, the transfer charger 1033, the charge removal unit 1034, and the cleaning unit 1035 are each disposed near the surface of the photosensitive drum 1030. Then, along the rotation direction of the photosensitive drum 1030, the charging charger 1031 → the developing roller 1032 → the transfer charger 1033 → the discharging unit 1034 → the cleaning unit 1035 are arranged in this order.

帯電チャージャ１０３１は、感光体ドラム１０３０の表面を均一に帯電させる。   The charging charger 1031 uniformly charges the surface of the photosensitive drum 1030.

光走査装置１０１０は、帯電チャージャ１０３１で帯電された感光体ドラム１０３０の表面を、上位装置からの画像情報に基づいて変調された光束により走査し、感光体ドラム１０３０の表面に画像情報に対応した潜像を形成する。ここで形成された潜像は、感光体ドラム１０３０の回転に伴って現像ローラ１０３２の方向に移動する。なお、この光走査装置１０１０の構成については後述する。   The optical scanning device 1010 scans the surface of the photosensitive drum 1030 charged by the charging charger 1031 with a light beam modulated based on image information from the host device, and corresponds to the image information on the surface of the photosensitive drum 1030. A latent image is formed. The latent image formed here moves in the direction of the developing roller 1032 as the photosensitive drum 1030 rotates. The configuration of the optical scanning device 1010 will be described later.

トナーカートリッジ１０３６にはトナーが格納されており、このトナーは現像ローラ１０３２に供給される。   Toner cartridge 1036 stores toner, and this toner is supplied to developing roller 1032.

現像ローラ１０３２は、感光体ドラム１０３０の表面に形成された潜像にトナーカートリッジ１０３６から供給されたトナーを付着させて画像情報を顕像化させる。ここでトナーが付着した潜像（以下では、便宜上「トナー像」ともいう）は、感光体ドラム１０３０の回転に伴って転写チャージャ１０３３の方向に移動する。   The developing roller 1032 causes the toner supplied from the toner cartridge 1036 to adhere to the latent image formed on the surface of the photosensitive drum 1030 to visualize the image information. Here, the latent image to which the toner is attached (hereinafter also referred to as “toner image” for the sake of convenience) moves in the direction of the transfer charger 1033 as the photosensitive drum 1030 rotates.

給紙トレイ１０３８には記録紙１０４０が格納されている。この給紙トレイ１０３８の近傍には給紙コロ１０３７が配置されており、この給紙コロ１０３７は、記録紙１０４０を給紙トレイ１０３８から１枚づつ取り出し、レジストローラ対１０３９に搬送する。このレジストローラ対１０３９は、給紙コロ１０３７によって取り出された記録紙１０４０を一旦保持するとともに、この記録紙１０４０を感光体ドラム１０３０の回転に合わせて感光体ドラム１０３０と転写チャージャ１０３３との間隙に向けて送り出す。   Recording paper 1040 is stored in the paper feed tray 1038. A paper feed roller 1037 is disposed in the vicinity of the paper feed tray 1038. The paper feed roller 1037 takes out the recording paper 1040 one by one from the paper feed tray 1038 and conveys it to the registration roller pair 1039. The registration roller pair 1039 temporarily holds the recording paper 1040 taken out by the paper supply roller 1037, and in the gap between the photosensitive drum 1030 and the transfer charger 1033 according to the rotation of the photosensitive drum 1030. Send it out.

転写チャージャ１０３３には、感光体ドラム１０３０の表面のトナーを電気的に記録紙１０４０に引きつけるために、トナーとは逆極性の電圧が印加されている。この電圧により、感光体ドラム１０３０の表面のトナー像が記録紙１０４０に転写される。ここで転写された記録紙１０４０は、定着ローラ１０４１に送られる。   A voltage having a polarity opposite to that of the toner is applied to the transfer charger 1033 in order to electrically attract the toner on the surface of the photosensitive drum 1030 to the recording paper 1040. With this voltage, the toner image on the surface of the photosensitive drum 1030 is transferred to the recording paper 1040. The recording sheet 1040 transferred here is sent to the fixing roller 1041.

定着ローラ１０４１では、熱と圧力とが記録紙１０４０に加えられ、これによってトナーが記録紙１０４０上に定着される。ここで定着された記録紙１０４０は、排紙ローラ１０４２を介して排紙トレイ１０４３に送られ、排紙トレイ１０４３上に順次スタックされる。   In the fixing roller 1041, heat and pressure are applied to the recording paper 1040, whereby the toner is fixed on the recording paper 1040. The recording paper 1040 fixed here is sent to the paper discharge tray 1043 via the paper discharge roller 1042 and is sequentially stacked on the paper discharge tray 1043.

除電ユニット１０３４は、感光体ドラム１０３０の表面を除電する。   The neutralization unit 1034 neutralizes the surface of the photosensitive drum 1030.

クリーニングユニット１０３５は、感光体ドラム１０３０の表面に残ったトナー（残留トナー）を除去する。残留トナーが除去された感光体ドラム１０３０の表面は、再度帯電チャージャ１０３１に対向する位置に戻る。   The cleaning unit 1035 removes the toner remaining on the surface of the photosensitive drum 1030 (residual toner). The surface of the photosensitive drum 1030 from which the residual toner has been removed returns to the position facing the charging charger 1031 again.

次に、図１７に基づき光走査装置１０１０について説明する。光走査装置１０１０は、光源ユニット１１００、不図示のカップリングレンズ及び開口板、シリンドリカルレンズ１１１３、ポリゴンミラー１１１４、ｆθレンズ１１１５、トロイダルレンズ１１１６、２つのミラー（１１１７、１１１８）、及び上記各部を統括的に制御する不図示の制御装置を備えている。尚、光源ユニット１１００は、第１の実施の形態または第２の実施の形態における面発光レーザ素子を含む光源ユニット１１００が用いられている。   Next, the optical scanning device 1010 will be described with reference to FIG. The optical scanning device 1010 controls a light source unit 1100, a coupling lens and an aperture plate (not shown), a cylindrical lens 1113, a polygon mirror 1114, an fθ lens 1115, a toroidal lens 1116, two mirrors (1117, 1118), and the above-described units. A control device (not shown) for controlling the operation is provided. As the light source unit 1100, the light source unit 1100 including the surface emitting laser element in the first embodiment or the second embodiment is used.

シリンドリカルレンズ１１１３は、光源ユニット１１００から出力された光を、ミラー１１１７を介してポリゴンミラー１１１４の偏向反射面近傍に集光する。   The cylindrical lens 1113 condenses the light output from the light source unit 1100 in the vicinity of the deflection reflection surface of the polygon mirror 1114 via the mirror 1117.

ポリゴンミラー１１１４は、高さの低い正六角柱状部材からなり、側面には６面の偏向反射面が形成されている。 そして、不図示の回転機構により、矢印Ｙに示す方向に一定の角速度で回転されている。   The polygon mirror 1114 is made of a regular hexagonal columnar member having a low height, and six deflection reflection surfaces are formed on the side surface. Then, it is rotated at a constant angular velocity in the direction indicated by the arrow Y by a rotation mechanism (not shown).

従って、光源ユニット１１００から出射され、シリンドリカルレンズ１１１３によってポリゴンミラー１１１４の偏向反射面近傍に集光された光は、ポリゴンミラー１１１４の回転により一定の角速度で偏向される。   Accordingly, the light emitted from the light source unit 1100 and condensed near the deflection reflection surface of the polygon mirror 1114 by the cylindrical lens 1113 is deflected at a constant angular velocity by the rotation of the polygon mirror 1114.

ｆθレンズ１１１５は、ポリゴンミラー１１１４からの光の入射角に比例した像高をもち、ポリゴンミラー１１１４により一定の角速度で偏向される光の像面を、主走査方向に関して等速移動させる。 トロイダルレンズ１１１６は、ｆθレンズ１１１５からの光をミラー１１１８を介して、感光体ドラム１０３０の表面に結像する。   The fθ lens 1115 has an image height proportional to the incident angle of light from the polygon mirror 1114, and moves the image surface of light deflected by the polygon mirror 1114 at a constant angular velocity with constant speed in the main scanning direction. The toroidal lens 1116 forms an image of the light from the fθ lens 1115 on the surface of the photosensitive drum 1030 via the mirror 1118.

トロイダルレンズ１１１６は、ｆθレンズ１１１５を介した光束の光路上に配置されている。そして、このトロイダルレンズ１１１６を介した光束が、感光体ドラム１０３０の表面に照射され、光スポットが形成される。この光スポットは、ポリゴンミラー１１１４の回転に伴って感光体ドラム１０３０の長手方向に移動する。すなわち、感光体ドラム１０３０上を走査する。このときの光スポットの移動方向が「主走査方向」である。また、感光体ドラム１０３０の回転方向が「副走査方向」である。   The toroidal lens 1116 is disposed on the optical path of the light beam through the fθ lens 1115. Then, the light beam that has passed through the toroidal lens 1116 is irradiated onto the surface of the photosensitive drum 1030 to form a light spot. This light spot moves in the longitudinal direction of the photosensitive drum 1030 as the polygon mirror 1114 rotates. That is, the photoconductor drum 1030 is scanned. The moving direction of the light spot at this time is the “main scanning direction”. The rotation direction of the photosensitive drum 1030 is the “sub-scanning direction”.

ポリゴンミラー１１１４と感光体ドラム１０３０との間の光路上に配置される光学系は、走査光学系とも呼ばれている。本実施の形態では、走査光学系は、ｆθレンズ１１１５とトロイダルレンズ１１１６とから構成されている。なお、ｆθレンズ１１１５とトロイダルレンズ１１１６の間の光路上、及びトロイダルレンズ１１１６と感光体ドラム１０３０の間の光路上の少なくとも一方に、少なくとも１つの折り返しミラーが配置されてもよい。   The optical system arranged on the optical path between the polygon mirror 1114 and the photosensitive drum 1030 is also called a scanning optical system. In this embodiment, the scanning optical system includes an fθ lens 1115 and a toroidal lens 1116. Note that at least one folding mirror may be disposed on at least one of the optical path between the fθ lens 1115 and the toroidal lens 1116 and on the optical path between the toroidal lens 1116 and the photosensitive drum 1030.

本実施の形態におけるレーザプリンタ１０００では、第１の実施の形態または第２の実施の形態における面発光レーザ素子を用いているため、高い信頼性を得ることができる。   Since the laser printer 1000 according to the present embodiment uses the surface emitting laser element according to the first embodiment or the second embodiment, high reliability can be obtained.

また、この場合には、各発光部からの光束の偏光方向が安定して揃っているため、レーザプリンタ１０００では、高品質の画像を安定して形成することができる。   In this case, since the polarization directions of the light beams from the respective light emitting units are stably aligned, the laser printer 1000 can stably form a high-quality image.

尚、本実施の形態における説明では、画像形成装置としてレーザプリンタ１０００の場合について説明したが、これに限定されるものではない。   In the description of the present embodiment, the case of the laser printer 1000 as the image forming apparatus has been described. However, the present invention is not limited to this.

例えば、レーザ光によって発色する媒体（例えば、用紙）に直接、レーザ光を照射する画像形成装置であってもよい。   For example, an image forming apparatus that directly irradiates laser light onto a medium (for example, paper) that develops color with laser light may be used.

また、像担持体として銀塩フィルムを用いた画像形成装置であっても良い。この場合には、光走査により銀塩フィルム上に潜像が形成され、この潜像は通常の銀塩写真プロセスにおける現像処理と同等の処理で可視化することができる。そして、通常の銀塩写真プロセスにおける焼付け処理と同等の処理で印画紙に転写することができる。このような画像形成装置は光製版装置や、ＣＴスキャン画像等を描画する光描画装置として実施できる。   Further, an image forming apparatus using a silver salt film as the image carrier may be used. In this case, a latent image is formed on the silver salt film by optical scanning, and this latent image can be visualized by a process equivalent to a developing process in a normal silver salt photographic process. Then, it can be transferred to photographic paper by a process equivalent to a printing process in a normal silver salt photographic process. Such an image forming apparatus can be implemented as an optical plate making apparatus or an optical drawing apparatus that draws a CT scan image or the like.

〔第４の実施の形態〕
次に、第４の実施の形態について説明する。第４の実施の形態は、複数の感光体ドラムを備えるカラープリンタ２０００である。 [Fourth Embodiment]
Next, a fourth embodiment will be described. The fourth embodiment is a color printer 2000 including a plurality of photosensitive drums.

図１８に基づき、本実施の形態におけるカラープリンタ２０００について説明する。本実施の形態におけるカラープリンタ２０００は、４色（ブラック、シアン、マゼンタ、イエロー）を重ね合わせてフルカラーの画像を形成するタンデム方式の多色カラープリンタであり、ブラック用の「感光体ドラムＫ１、帯電装置Ｋ２、現像装置Ｋ４、クリーニングユニットＫ５、及び転写装置Ｋ６」と、シアン用の「感光体ドラムＣ１、帯電装置Ｃ２、現像装置Ｃ４、クリーニングユニットＣ５、及び転写装置Ｃ６」と、マゼンタ用の「感光体ドラムＭ１、帯電装置Ｍ２、現像装置Ｍ４、クリーニングユニットＭ５、及び転写装置Ｍ６」と、イエロー用の「感光体ドラムＹ１、帯電装置Ｙ２、現像装置Ｙ４、クリーニングユニットＹ５、及び転写装置Ｙ６」と、光走査装置２０１０と、転写ベルト２０８０と、定着ユニット２０３０などを備えている。   A color printer 2000 according to the present embodiment will be described with reference to FIG. The color printer 2000 in the present embodiment is a tandem multicolor printer that forms a full-color image by superimposing four colors (black, cyan, magenta, and yellow). “Charging device K2, developing device K4, cleaning unit K5, and transfer device K6”, “photosensitive drum C1, charging device C2, developing device C4, cleaning unit C5, and transfer device C6” for cyan, and magenta “Photosensitive drum M1, charging device M2, developing device M4, cleaning unit M5, and transfer device M6” and yellow “photosensitive drum Y1, charging device Y2, developing device Y4, cleaning unit Y5, and transfer device Y6” ”, Optical scanning device 2010, transfer belt 2080, fixing unit 2030, and the like. It is equipped with a.

各感光体ドラムは、図１８において示される矢印の方向に回転し、各感光体ドラムの周囲には、回転順にそれぞれ帯電装置、現像装置、転写装置、クリーニングユニットが配置されている。各帯電装置は、対応する感光体ドラムの表面を均一に帯電する。帯電装置によって帯電された各感光体ドラム表面に光走査装置２０１０により光が照射され、各感光体ドラムに潜像が形成されるようになっている。そして、対応する現像装置により各感光体ドラム表面にトナー像が形成される。さらに、対応する転写装置により、転写ベルト２０８０上の記録紙に各色のトナー像が転写され、最終的に定着ユニット２０３０により記録紙に画像が定着される。   Each photoconductor drum rotates in the direction of the arrow shown in FIG. 18, and a charging device, a developing device, a transfer device, and a cleaning unit are arranged around each photoconductor drum in the order of rotation. Each charging device uniformly charges the surface of the corresponding photosensitive drum. The surface of each photoconductive drum charged by the charging device is irradiated with light by the optical scanning device 2010, and a latent image is formed on each photoconductive drum. Then, a toner image is formed on the surface of each photosensitive drum by a corresponding developing device. Further, the toner image of each color is transferred onto the recording paper on the transfer belt 2080 by the corresponding transfer device, and finally the image is fixed on the recording paper by the fixing unit 2030.

光走査装置２０１０は、第１の実施の形態または第２の実施の形態における面発光レーザ素子を含む光源ユニットを、各々の色毎に有しており、第３の実施の形態において説明した光走査装置１０１０と同様の効果を得ることができる。また、カラープリンタ２０００は、この光走査装置２０１０を備えているため、第３の実施の形態におけるレーザプリンタ１０００と同様の効果を得ることができる。   The optical scanning device 2010 has a light source unit including the surface emitting laser element in the first embodiment or the second embodiment for each color, and the light described in the third embodiment. The same effect as that of the scanning device 1010 can be obtained. In addition, since the color printer 2000 includes the optical scanning device 2010, it is possible to obtain the same effect as the laser printer 1000 in the third embodiment.

ところで、カラープリンタ２０００では、各部品の製造誤差や位置誤差等によって色ずれが発生する場合がある。このような場合であっても、光走査装置２０１０の各光源が第１の実施の形態または第２の実施の形態における面発光レーザ素子を含む光源ユニットにより形成されているため、点灯させる発光部を選択することで色ずれを低減することができる。   By the way, in the color printer 2000, color misregistration may occur due to manufacturing error or position error of each component. Even in such a case, since each light source of the optical scanning device 2010 is formed by the light source unit including the surface emitting laser element in the first embodiment or the second embodiment, the light emitting unit to be turned on By selecting, color misregistration can be reduced.

よって、本実施の形態におけるカラープリンタ２０００では、第１の実施の形態または第２の実施の形態における面発光レーザ素子を用いているため、信頼性が高く高品質の画像を形成することができる。   Therefore, since the color printer 2000 according to the present embodiment uses the surface emitting laser element according to the first embodiment or the second embodiment, it is possible to form a highly reliable image with high reliability. .

以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。   As mentioned above, although the form which concerns on implementation of this invention was demonstrated, the said content does not limit the content of invention.

１０ 面発光レーザアレイ
１００ 発光部（面発光レーザ）
１０１ 基板
１０２ バッファ層
１０３ 下部半導体ＤＢＲ
１０４ 下部スペーサ層
１０５ 活性層
１０６ 上部スペーサ層
１０７ 上部半導体ＤＢＲ
１０８ 電流狭窄層
１０８ａ 選択酸化領域
１０８ｂ 電流狭窄領域
１１０ メサ（メサ構造）
１１１ 保護膜
１１３ ｐ側電極
１１４ ｎ側電極
１８０ 分離溝
１８０ａ 側面
１８１ Ｇａ高濃度層
１０００ レーザプリンタ（画像形成装置）
１０１０ 光走査装置
２０００ カラープリンタ（画像形成装置） 10 Surface Emitting Laser Array 100 Light Emitting Unit (Surface Emitting Laser)
101 Substrate 102 Buffer layer 103 Lower semiconductor DBR
104 Lower spacer layer 105 Active layer 106 Upper spacer layer 107 Upper semiconductor DBR
108 current confinement layer 108a selective oxidation region 108b current confinement region 110 mesa (mesa structure)
111 Protective film 113 P-side electrode 114 n-side electrode 180 Separation groove 180a Side surface 181 Ga high concentration layer 1000 Laser printer
1010 Optical scanning device 2000 Color printer (image forming apparatus)

特開２００６−３０２９１９号公報JP 2006-302919 A 特開２００７−１７３５１３号公報JP 2007-173513 A 特表２００４−５３５０５７号公報Special table 2004-535057 gazette 特開２００７−２９９８９７号公報JP 2007-299897 A

Claims (21)

基板上に、下部半導体ＤＢＲ、下部スペーサ層、活性層、上部スペーサ層及び上部半導体ＤＢＲを順次積層形成する成膜工程と、
前記下部半導体ＤＢＲ、前記下部スペーサ層、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより分離溝を形成する分離溝形成工程と、
前記分離溝の側面にＧａのイオン注入を行なうＧａイオン注入工程と、
を有することを特徴とする面発光レーザ素子の製造方法。 A film forming step of sequentially stacking a lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer, and an upper semiconductor DBR on a substrate;
A separation groove forming step of forming a separation groove by removing a part of the lower semiconductor DBR, the lower spacer layer, the active layer, the upper spacer layer, and the upper semiconductor DBR;
Ga ion implantation step of implanting Ga ions into the side surface of the separation groove;
A method of manufacturing a surface emitting laser element, comprising: 前記成膜工程の後であって前記分離溝形成工程の前に、
前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲからなるメサを形成するメサ形成工程を有することを特徴とする請求項１に記載の面発光レーザ素子の製造方法。 After the film forming step and before the separation groove forming step,
A mesa forming step of forming a mesa composed of the active layer, the upper spacer layer, and the upper semiconductor DBR by removing a part of the active layer, the upper spacer layer, and the upper semiconductor DBR; The manufacturing method of the surface emitting laser element of Claim 1. 前記分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする請求項１または２に記載の面発光レーザ素子の製造方法。   The method for manufacturing a surface emitting laser element according to claim 1, wherein a side surface of the separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface. 基板上に、下部半導体ＤＢＲ、下部スペーサ層、活性層、上部スペーサ層及び上部半導体ＤＢＲを順次積層形成する成膜工程と、
前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲからなるメサ及び第１の分離溝を形成する第１の分離溝形成工程と、
前記第１の分離溝の底部において、前記下部半導体ＤＢＲ、前記下部スペーサ層の一部を除去することにより第２の分離溝を形成する第２の分離溝形成工程と、
前記第２の分離溝の側面にＧａのイオン注入を行なうＧａイオン注入工程と、
を有することを特徴とする面発光レーザ素子の製造方法。 A film forming step of sequentially stacking a lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer, and an upper semiconductor DBR on a substrate;
A part of the active layer, the upper spacer layer, and the upper semiconductor DBR is removed to form a first mesa and a first isolation groove including the active layer, the upper spacer layer, and the upper semiconductor DBR. A separation groove forming step;
A second separation groove forming step of forming a second separation groove by removing a part of the lower semiconductor DBR and the lower spacer layer at the bottom of the first separation groove;
A Ga ion implantation step of implanting Ga ions into the side surface of the second separation groove;
A method of manufacturing a surface emitting laser element, comprising: 前記第２の分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする請求項４に記載の面発光レーザ素子の製造方法。   5. The method of manufacturing a surface emitting laser element according to claim 4, wherein a side surface of the second separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface. 前記下部半導体ＤＢＲは、ＡｌＡｓ層を含むものであることを特徴とする請求項１から５のいずれかに記載の面発光レーザ素子の製造方法。   6. The method of manufacturing a surface emitting laser element according to claim 1, wherein the lower semiconductor DBR includes an AlAs layer. 前記ＡｌＡｓ層は、前記面発光レーザの発振波長をλとした場合に、光学的な膜厚が、λ／４以上の厚さで形成されていることを特徴とする請求項６に記載の面発光レーザ素子の製造方法。   The surface according to claim 6, wherein the AlAs layer is formed with an optical film thickness of λ / 4 or more when an oscillation wavelength of the surface emitting laser is λ. Manufacturing method of light emitting laser element. 前記Ｇａイオン注入工程後、前記分離溝の壁面を覆うように、ＳｉＮ、ＳｉＯＮまたはＳｉＯ２のいずれかにより保護膜を形成する保護膜形成工程を有することを特徴とする請求項１から７のいずれかに記載の面発光レーザ素子の製造方法。 8. The method according to claim 1, further comprising a protective film forming step of forming a protective film with any one of SiN, SiON, and SiO 2 so as to cover the wall surface of the separation groove after the Ga ion implantation step. A method for manufacturing the surface emitting laser element according to claim 1. 基板上に、順次積層形成された下部半導体ＤＢＲ、下部スペーサ層、活性層、上部スペーサ層及び上部半導体ＤＢＲと、
前記下部半導体ＤＢＲ、前記下部スペーサ層、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより形成された分離溝と、
前記分離溝の側面に形成されたＧａ高濃度層と、
を有することを特徴とする面発光レーザ素子。 A lower semiconductor DBR, a lower spacer layer, an active layer, an upper spacer layer, and an upper semiconductor DBR, which are sequentially stacked on the substrate;
An isolation groove formed by removing a part of the lower semiconductor DBR, the lower spacer layer, the active layer, the upper spacer layer, and the upper semiconductor DBR;
Ga high concentration layer formed on the side surface of the separation groove;
A surface-emitting laser element comprising: 前記第２の分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする請求項９に記載の面発光レーザ素子。   The surface emitting laser element according to claim 9, wherein a side surface of the second separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface. 前記分離溝は、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部が除去された第１の分離溝と、下部半導体ＤＢＲ及び下部スペーサ層の一部が除去された第２の分離溝からなるものであって、
前記Ｇａ高濃度層は、前記第２の分離溝の側面に形成されるものであることを特徴とする請求項９に記載の面発光レーザ素子。 The isolation trench includes a first isolation trench from which the active layer, the upper spacer layer, and the upper semiconductor DBR are partially removed, and a second isolation from which the lower semiconductor DBR and the lower spacer layer are partially removed. Consisting of grooves,
The surface emitting laser element according to claim 9, wherein the Ga high concentration layer is formed on a side surface of the second separation groove. 前記第２の分離溝の側面は、前記基板面の法線方向に対して、１０°以上傾斜していることを特徴とする請求項１１に記載の面発光レーザ素子。   The surface emitting laser element according to claim 11, wherein a side surface of the second separation groove is inclined by 10 ° or more with respect to a normal direction of the substrate surface. 前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲの一部を除去することにより、前記活性層、前記上部スペーサ層及び前記上部半導体ＤＢＲからなるメサが形成されていることを特徴とする請求項９から１２のいずれかに記載の面発光レーザ素子。   The mesa comprising the active layer, the upper spacer layer, and the upper semiconductor DBR is formed by removing a part of the active layer, the upper spacer layer, and the upper semiconductor DBR. The surface emitting laser element according to any one of 9 to 12. 前記下部半導体ＤＢＲは、ＡｌＡｓ層を含むものであることを特徴とする請求項９から１３のいずれかに記載の面発光レーザ素子。   The surface-emitting laser element according to claim 9, wherein the lower semiconductor DBR includes an AlAs layer. 前記ＡｌＡｓ層は、前記面発光レーザの発振波長をλとした場合に、光学的な膜厚が、λ／４以上の厚さで形成されていることを特徴とする請求項１４に記載の面発光レーザ素子。   15. The surface according to claim 14, wherein the AlAs layer has an optical film thickness of λ / 4 or more when an oscillation wavelength of the surface emitting laser is λ. Light emitting laser element. 前記ＡｌＡｓ層は、光学的な膜厚が、（２ｍ＋１）λ／４（ｍは１以上の自然数）で形成されていることを特徴とする請求項１４または１５に記載の面発光レーザ素子。   16. The surface emitting laser element according to claim 14, wherein the AlAs layer is formed with an optical film thickness of (2m + 1) λ / 4 (m is a natural number of 1 or more). 前記Ｇａイオン注入工程後、前記分離溝の壁面を覆うように、ＳｉＮ、ＳｉＯＮまたはＳｉＯ２のいずれかにより保護膜が形成されていることを特徴とする請求項９から１６のいずれかに記載の面発光レーザ素子。 17. The protective film according to claim 9, wherein a protective film is formed of any one of SiN, SiON, and SiO 2 so as to cover a wall surface of the separation groove after the Ga ion implantation step. Surface emitting laser element. 前記基板には、請求項９から１７のいずれかに記載の面発光レーザ素子に含まれる面発光レーザが複数形成されていることを特徴とする面発光レーザアレイ素子。   A surface-emitting laser array element, wherein a plurality of surface-emitting lasers included in the surface-emitting laser element according to claim 9 are formed on the substrate. 光によって被走査面を走査する光走査装置であって、
請求項９から１７のいずれかに記載の面発光レーザ素子、または、請求項１８に記載の面発光レーザアレイ素子を有する光源と、
前記光源からの光を偏向する光偏向部と、
前記光偏向部により偏向された光を前記被走査面上に集光する走査光学系と、
を有することを特徴とする光走査装置。 An optical scanning device that scans a surface to be scanned with light,
A surface-emitting laser element according to any one of claims 9 to 17, or a light source comprising the surface-emitting laser array element according to claim 18.
A light deflector for deflecting light from the light source;
A scanning optical system for condensing the light deflected by the light deflection unit on the surface to be scanned;
An optical scanning device comprising: 像担持体と、
前記像担持体に対して画像情報に応じて変調された光を走査する請求項１９に記載の光走査装置と、
を有することを特徴とする画像形成装置。 An image carrier;
The optical scanning device according to claim 19, which scans the image carrier with light modulated according to image information.
An image forming apparatus comprising: 前記像担持体は複数であって、前記画像情報は、多色のカラー情報であることを特徴とする請求項２０に記載の画像形成装置。   21. The image forming apparatus according to claim 20, wherein there are a plurality of image carriers, and the image information is multicolor color information.
JP2010151097A 2010-07-01 2010-07-01 Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device Pending JP2012015364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010151097A JP2012015364A (en) 2010-07-01 2010-07-01 Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010151097A JP2012015364A (en) 2010-07-01 2010-07-01 Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device

Publications (1)

Publication Number Publication Date
JP2012015364A true JP2012015364A (en) 2012-01-19

Family

ID=45601422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010151097A Pending JP2012015364A (en) 2010-07-01 2010-07-01 Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device

Country Status (1)

Country Link
JP (1) JP2012015364A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502863B2 (en) 2014-08-26 2016-11-22 Fuji Xerox Co., Ltd. Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device
JP2019140414A (en) * 2014-10-22 2019-08-22 富士ゼロックス株式会社 Surface emitting semiconductor laser element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502863B2 (en) 2014-08-26 2016-11-22 Fuji Xerox Co., Ltd. Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device
JP2019140414A (en) * 2014-10-22 2019-08-22 富士ゼロックス株式会社 Surface emitting semiconductor laser element

Similar Documents

Publication Publication Date Title
JP5748949B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
TWI405378B (en) Surface-emitting laser, surface-emitting laser array, optical scanning device, and image forming apparatus
US8035676B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP5261754B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP5522595B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP4890358B2 (en) Surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module, and optical transmission system
JP2009295792A (en) Surface-emitting laser element, surface-emitting laser array, optical scanning device, and image forming apparatus
JP2011009693A (en) Method of manufacturing surface emitting laser element, surface emitting laser element, surface emitting laser array, optical scanning device, and image forming apparatus
JP2012195341A (en) Surface emission type laser element, manufacturing method thereof, surface emission type laser array element, optical scanning device, and image forming device
JP5531584B2 (en) Surface emitting laser manufacturing method, surface emitting laser, surface emitting laser array element, optical scanning device, and image forming apparatus
JP2011114155A (en) Surface-emitting laser, method of manufacturing surface-emitting laser, surface-emitting laser array element, optical scanning device, and image forming device
JP5187507B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module, and optical transmission system
JP6085956B2 (en) Surface emitting laser array element, optical scanning device, and image forming apparatus
JP2014132692A (en) Manufacturing method
JP2015156497A (en) Surface emitting laser, optical scanning device, and image formation apparatus
JP2012015364A (en) Method of manufacturing surface-emitting laser element, surface-emitting laser element, surface-emitting laser array element, optical scanner, and image forming device
JP2007294787A (en) Surface-emitting laser element, surface-emitting laser array, optical scanner, image forming apparatus, and optical communication system
JP2016021516A (en) Semiconductor device, surface light-emitting laser, surface light-emitting laser array, optical scanner, and image forming apparatus
JP2016127176A (en) Method for manufacturing element, surface emitting laser element, optical scanning device, and image forming device
JP2016025289A (en) Surface light emitting laser, optical scanner, and image forming apparatus
JP2011108796A (en) Surface-emitting laser element, surface-emitting laser array, optical scanner, and image forming apparatus
JP6137555B2 (en) Surface emitting laser, optical scanning device, and image forming apparatus
JP5610240B2 (en) Surface emitting laser element, surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module, and optical transmission system
JP5054622B2 (en) Surface emitting laser array, optical scanning device, and image forming apparatus
JP2015111634A (en) Surface emission laser array, optical scanner, and image forming apparatus