JP2011525653A - 安全なメモリ管理システム及び方法 - Google Patents
安全なメモリ管理システム及び方法 Download PDFInfo
- Publication number
- JP2011525653A JP2011525653A JP2011514064A JP2011514064A JP2011525653A JP 2011525653 A JP2011525653 A JP 2011525653A JP 2011514064 A JP2011514064 A JP 2011514064A JP 2011514064 A JP2011514064 A JP 2011514064A JP 2011525653 A JP2011525653 A JP 2011525653A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- memory
- processor
- access
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 158
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 33
- 238000013507 mapping Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 11
- 230000001066 destructive effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Circuits Of Receivers In General (AREA)
- Communication Control (AREA)
Abstract
【選択図】図1
Description
安全なメモリ管理モジュール(SMM)によって、デジタル情報を求めるプロセッサ(CP)からの要求を受け取る段階と、
要求されたデジタル情報を含むセグメントを記憶装置(SD)に位置付ける段階と、
前記セグメントに関する一組のアクセス条件及び認証データを抽出する段階と、
認証データでアクセス条件を認証する段階と、
前記位置付けられたセグメントを収容するためにメモリモジュール(MM)に適当な領域を決定する段階と、
前記位置付けられたセグメントを前記メモリモジュール(MM)の決定された領域にロードする段階と、
前記抽出されたアクセス条件を用いてメモリ・アクセス・コントローラ・モジュール(RA)を構成する段階。
Claims (14)
- 少なくとも1つの記憶装置(SD)と、少なくとも1つのメモリモジュール(MM)と、少なくとも1つのプロセッサ(CP)と、を備えるデータ処理システムであって、前記記憶装置(SD)はデータの少なくとも1つのセグメント並びに前記セグメントに関連したアクセス及び認証データを有するデータ処理システムにおいて、それは、前記プロセッサ(CP)と前記メモリモジュール(MM)との間に接続されるメモリ・アクセス・コントローラ(RA)と、前記プロセッサ(CP)、前記メモリモジュール(MM)、前記記憶装置(SD)、及び前記メモリ・アクセス・コントローラ(RA)に接続される安全なメモリ管理モジュール(SMM)と、を備え、前記安全なメモリ管理モジュール(SMM)は、前記記憶装置(SD)に記憶されるセグメントのために前記プロセッサ(CP)から要求を受け取る手段を備え、前記セグメントは少なくとも1つのアクセス条件及びそれに関連する少なくとも1つの認証データを有し、前記安全なメモリ管理モジュール(SMM)は更に、前記要求されたセグメントを前記記憶装置(SD)から前記メモリモジュール(MM)にロードする手段と、前記認証データを用いて前記アクセス条件を認証する手段と、前記アクセス条件を用いて前記メモリ・アクセス・コントローラ(RA)を構成する手段と、を備え、前記メモリ・アクセス・コントローラ(RA)は、前記プロセッサ(CP)からプロセッサ状態を検出する手段と、前記アクセス条件をプロセッサ状態と比較する手段と、を有し、前記メモリ・アクセス・コントローラ(RA)は、前記比較の結果に従って前記メモリモジュール(MM)への前記アクセスを許容するか又は妨げる手段を有することを特徴とするデータ処理システム。
- 前記セグメントが完全性数値を更に含み、及び前記安全なメモリ管理モジュール(SMM)が、前記セグメントのデータに基づいて前記完全性数値を算出された完全性数値と比較することによって、前記セグメントの完全性を検査する手段を含む請求項1記載のデータ処理システム。
- 前記アクセス条件が、前記プロセッサ(CP)により要求されるアクセスのタイプに従って前記メモリ・アクセス・コントローラ(RA)で決定される前記メモリモジュール(MM)から命令を読み出すか又は書き込むための、或いはそれを実行するための条件を規定する請求項1又は2のいずれか1項に記載のデータ処理システム。
- 前記アクセス条件が複数のセットのアクセス・データを含み、前記プロセッサ(CP)がプロセッサモードを前記メモリ・アクセス・コントローラ(RA)に伝え、前記メモリ・アクセス・コントローラ(RA)は前記受け取ったプロセッサモードに基づいてアクセス・データの前記セットを選択する請求項1〜3のいずれか1項に記載のデータ処理システム。
- データ処理システムにおいてデジタル情報を記憶装置(SD)からメモリモジュール(MM)に確実にロードする方法において、前記データ処理システムは、少なくとも1つの記憶装置(SD)と、少なくとも1つのメモリモジュール(MM)と、少なくとも1つのプロセッサ(CP)と、を備え、前記データ処理システムは更に、前記プロセッサ(CP)と前記メモリモジュール(MM)との間に接続されるメモリ・アクセス・コントローラ・モジュール(RA)と、前記プロセッサ(CP)、前記メモリモジュール(MM)、前記記憶装置(SD)、及び前記メモリ・アクセス・コントローラ(RA)に接続される安全なメモリ管理モジュール(SMM)と、を備える方法であって、
前記安全なメモリ管理モジュール(SMM)によって、デジタル情報を求める前記プロセッサ(CP)からの要求を受け取る段階と、
前記要求されたデジタル情報を含むセグメントを前記記憶装置(SD)に位置付けする段階と、
前記セグメントに関連するアクセス条件及び認証データのセットを抽出する段階と、
前記認証データによって前記アクセス条件を認証する段階と、
前記位置付けたセグメントを収容するために前記メモリモジュール(MM)の適当な領域を決定する段階と、
前記位置付けたセグメントを前記メモリモジュール(MM)の前記決定された領域にロードする段階と、
前記抽出されたアクセス条件を用いて前記メモリ・アクセス・コントローラ・モジュール(RA)を構成する段階と、
を含む方法。 - デジタル情報の前記セグメントに関連する完全性数値を抽出する段階と、
デジタル情報の前記セグメントのための完全性数値を算出する段階と、
前記抽出された完全性数値を前記算出された完全性数値と比較することによって、デジタル情報の前記セグメントの前記完全性を確認する段階と、
を更に含むことを特徴とする請求項5記載の方法。 - 前記記憶装置(SD)が高信頼ではない環境にあり、前記メモリモジュール(MM)が高信頼の環境にあることを特徴とする請求項5又は6のいずれか1項に記載の方法。
- マッピング・スキームが用いられ、それによって仮想アドレスが物理アドレスに関連し、前記仮想アドレスはデジタル情報を参照するために前記プロセッサにより使用されるアドレスであり、前記物理アドレスは、前記デジタル情報が記憶される前記メモリモジュール(MM)の位置のアドレスであることを特徴とする請求項5〜7のいずれか1項に記載の方法。
- 前記仮想アドレスと前記物理アドレスとの関係が、前記メモリモジュール(MM)のロードに続いて少なくとも一回変更されることを特徴とする請求項8記載の方法。
- 前記記憶装置のデジタル情報の前記セグメントが暗号化されたフォーマットであり、前記方法が更に、
デジタル情報の前記セグメントに関するセグメントキーを抽出する段階と、
前記抽出されたセグメントキーを用いて前記デジタル情報の前記セグメントを解読する段階と、
を含むことを特徴とする請求項5〜9のいずれか1項に記載の方法。 - デジタル情報の前記セグメントが、前記メモリモジュール(MM)へロードする前にキーによって暗号化されることを特徴とする請求項5〜10のいずれか1項に記載の方法。
- 前記暗号化キーが前記安全なメモリ管理モジュール(SMM)で発生する乱数に基づくことを特徴とする請求項11記載の方法。
- 前記暗号化キーが前記物理アドレスに基づくことを特徴とする請求項11記載の方法。
- 前記メモリモジュール(MM)が揮発性メモリであることを特徴とする請求項5〜13のいずれか1項に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP08158870A EP2138946A1 (en) | 2008-06-24 | 2008-06-24 | Secure memory management system |
EP08158870.9 | 2008-06-24 | ||
EP08161479 | 2008-07-30 | ||
EP08161479.4 | 2008-07-30 | ||
PCT/EP2009/057830 WO2009156402A1 (en) | 2008-06-24 | 2009-06-23 | Secure memory management system and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011525653A true JP2011525653A (ja) | 2011-09-22 |
JP5415531B2 JP5415531B2 (ja) | 2014-02-12 |
Family
ID=41137881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011514064A Active JP5415531B2 (ja) | 2008-06-24 | 2009-06-23 | 安全なメモリ管理システム及び方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US8489836B2 (ja) |
EP (1) | EP2310976B1 (ja) |
JP (1) | JP5415531B2 (ja) |
KR (1) | KR101567620B1 (ja) |
CN (1) | CN102077204B (ja) |
AT (1) | ATE532143T1 (ja) |
BR (1) | BRPI0915412A2 (ja) |
CA (1) | CA2728445C (ja) |
MX (1) | MX2010014464A (ja) |
WO (1) | WO2009156402A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086089A (ja) * | 2012-10-19 | 2014-05-12 | Samsung Electronics Co Ltd | セキュリティ管理ユニットとそれを含むホストコントローラインターフェース及びその動作方法、並びにホストコントローラインターフェースを含むコンピュータシステム |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102355495B (zh) * | 2011-09-27 | 2014-01-22 | 中国联合网络通信集团有限公司 | 数据处理方法、装置和*** |
WO2013004854A2 (en) * | 2012-09-26 | 2013-01-10 | Nxp B.V. | Processing system |
WO2014185893A1 (en) * | 2013-05-14 | 2014-11-20 | Hewlett-Packard Development Company, L.P. | Detection of a security event |
KR102167393B1 (ko) | 2013-08-16 | 2020-10-19 | 삼성전자 주식회사 | 메모리 공유 환경에서 데이터 무결성 감시 장치 및 방법 |
EP3063627B1 (en) * | 2013-10-31 | 2020-02-26 | Hewlett-Packard Enterprise Development LP | Memory integrity checking |
KR102213665B1 (ko) * | 2014-08-01 | 2021-02-09 | 삼성전자주식회사 | 인증 프로그램을 갖는 메모리 카드, 그것을 포함하는 스토리지 시스템, 및 그것의 동작 방법 |
ES2924347T3 (es) * | 2015-03-26 | 2022-10-06 | Nagravision Sa | Método y sistema para buscar al menos un dato específico en una unidad de usuario |
KR20190075363A (ko) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈 |
CN110598412B (zh) * | 2018-06-12 | 2021-12-14 | 杨力祥 | 将权力信息隔离并依托它进行权力检查的方法及计算装置 |
CN109710373B (zh) * | 2018-11-22 | 2021-02-12 | 海光信息技术股份有限公司 | 实现内存与外部存储器交换功能的方法和装置、安全处理器 |
CN109726566B (zh) * | 2018-11-22 | 2021-03-09 | 成都海光集成电路设计有限公司 | 基于安全内存加密技术的加密***和加密方法 |
EP3663957A1 (en) * | 2018-12-03 | 2020-06-10 | Nagravision S.A. | Remote enforcement of device memory |
CN111914284B (zh) * | 2020-09-30 | 2021-03-19 | 杭州未名信科科技有限公司 | 操作***中进程地址空间隔离保护方法、装置及设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825878A (en) * | 1996-09-20 | 1998-10-20 | Vlsi Technology, Inc. | Secure memory management unit for microprocessor |
JP2001508893A (ja) * | 1996-12-12 | 2001-07-03 | インテル・コーポレーション | 暗号によって保護されたページング・システム |
JP2001318787A (ja) * | 2000-05-08 | 2001-11-16 | Toshiba Corp | マイクロプロセッサ、これを用いたマルチタスク実行方法、およびマルチレッド実行方法 |
JP2006018528A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
JP2006209703A (ja) * | 2005-01-31 | 2006-08-10 | Nippon Telegr & Teleph Corp <Ntt> | プログラム実行保護プロセッサ |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237615A (en) * | 1982-05-20 | 1993-08-17 | The United States Of America As Represented By The National Security Agency | Multiple independent binary bit stream generator |
US4680700A (en) * | 1983-12-07 | 1987-07-14 | International Business Machines Corporation | Virtual memory address translation mechanism with combined hash address table and inverted page table |
US5237616A (en) * | 1992-09-21 | 1993-08-17 | International Business Machines Corporation | Secure computer system having privileged and unprivileged memories |
US6336187B1 (en) * | 1998-06-12 | 2002-01-01 | International Business Machines Corp. | Storage system with data-dependent security |
US6339815B1 (en) | 1998-08-14 | 2002-01-15 | Silicon Storage Technology, Inc. | Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space |
US7124170B1 (en) * | 1999-08-20 | 2006-10-17 | Intertrust Technologies Corp. | Secure processing unit systems and methods |
US7636843B1 (en) * | 1999-08-20 | 2009-12-22 | Sony Corporation | Information transmission system and method, drive device and access method, information recording medium, device and method for producing recording medium |
TW548940B (en) | 1999-11-29 | 2003-08-21 | Gen Instrument Corp | Generation of a mathematically constrained key using a one-way function |
WO2001054099A1 (fr) * | 2000-01-21 | 2001-07-26 | Sony Corporation | Systeme d'authentification de donnees |
WO2002025410A2 (en) | 2000-09-15 | 2002-03-28 | Koninklijke Philips Electronics N.V. | Protect by data chunk address as encryption key |
FR2822971A1 (fr) | 2001-04-03 | 2002-10-04 | St Microelectronics Sa | Systeme et procede de controle d'acces a des donnees protegees stockees dans une memoire |
US6851040B2 (en) * | 2001-08-15 | 2005-02-01 | Transmeta Corporation | Method and apparatus for improving segmented memory addressing |
US20030196096A1 (en) | 2002-04-12 | 2003-10-16 | Sutton James A. | Microcode patch authentication |
US6851056B2 (en) | 2002-04-18 | 2005-02-01 | International Business Machines Corporation | Control function employing a requesting master id and a data address to qualify data access within an integrated system |
US7043616B1 (en) * | 2002-04-18 | 2006-05-09 | Advanced Micro Devices, Inc. | Method of controlling access to model specific registers of a microprocessor |
US7496966B1 (en) * | 2002-04-18 | 2009-02-24 | Advanced Micro Devices, Inc. | Method and apparatus for controlling operation of a secure execution mode-capable processor in system management mode |
US20060036830A1 (en) * | 2004-07-31 | 2006-02-16 | Dinechin Christophe De | Method for monitoring access to virtual memory pages |
US8332653B2 (en) | 2004-10-22 | 2012-12-11 | Broadcom Corporation | Secure processing environment |
US20060218425A1 (en) | 2005-02-25 | 2006-09-28 | Zhimin Ding | Integrated microcontroller and memory with secure interface between system program and user operating system and application |
DE102006035610B4 (de) * | 2006-07-31 | 2012-10-11 | Infineon Technologies Ag | Speicherzugriffssteuerung und Verfahren zur Speicherzugriffssteuerung |
US20080072070A1 (en) * | 2006-08-29 | 2008-03-20 | General Dynamics C4 Systems, Inc. | Secure virtual RAM |
CN101034378A (zh) | 2007-04-27 | 2007-09-12 | 吴晓栋 | 一种实现处理器及其计算机***信息处理环境高度安全与可信的方法 |
US8156322B2 (en) * | 2007-11-12 | 2012-04-10 | Micron Technology, Inc. | Critical security parameter generation and exchange system and method for smart-card memory modules |
-
2009
- 2009-06-23 KR KR1020107029085A patent/KR101567620B1/ko active IP Right Grant
- 2009-06-23 BR BRPI0915412A patent/BRPI0915412A2/pt not_active Application Discontinuation
- 2009-06-23 EP EP09769251A patent/EP2310976B1/en active Active
- 2009-06-23 US US12/489,712 patent/US8489836B2/en active Active
- 2009-06-23 WO PCT/EP2009/057830 patent/WO2009156402A1/en active Application Filing
- 2009-06-23 MX MX2010014464A patent/MX2010014464A/es active IP Right Grant
- 2009-06-23 CN CN2009801238264A patent/CN102077204B/zh active Active
- 2009-06-23 JP JP2011514064A patent/JP5415531B2/ja active Active
- 2009-06-23 CA CA2728445A patent/CA2728445C/en active Active
- 2009-06-23 AT AT09769251T patent/ATE532143T1/de active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825878A (en) * | 1996-09-20 | 1998-10-20 | Vlsi Technology, Inc. | Secure memory management unit for microprocessor |
JP2001508893A (ja) * | 1996-12-12 | 2001-07-03 | インテル・コーポレーション | 暗号によって保護されたページング・システム |
JP2001318787A (ja) * | 2000-05-08 | 2001-11-16 | Toshiba Corp | マイクロプロセッサ、これを用いたマルチタスク実行方法、およびマルチレッド実行方法 |
JP2006018528A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
JP2006209703A (ja) * | 2005-01-31 | 2006-08-10 | Nippon Telegr & Teleph Corp <Ntt> | プログラム実行保護プロセッサ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086089A (ja) * | 2012-10-19 | 2014-05-12 | Samsung Electronics Co Ltd | セキュリティ管理ユニットとそれを含むホストコントローラインターフェース及びその動作方法、並びにホストコントローラインターフェースを含むコンピュータシステム |
Also Published As
Publication number | Publication date |
---|---|
CN102077204B (zh) | 2013-06-12 |
BRPI0915412A2 (pt) | 2016-09-06 |
EP2310976A1 (en) | 2011-04-20 |
WO2009156402A1 (en) | 2009-12-30 |
ATE532143T1 (de) | 2011-11-15 |
CN102077204A (zh) | 2011-05-25 |
MX2010014464A (es) | 2011-02-22 |
CA2728445C (en) | 2017-01-24 |
KR20110034612A (ko) | 2011-04-05 |
US20090319741A1 (en) | 2009-12-24 |
EP2310976B1 (en) | 2011-11-02 |
CA2728445A1 (en) | 2009-12-30 |
KR101567620B1 (ko) | 2015-11-20 |
US8489836B2 (en) | 2013-07-16 |
JP5415531B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5415531B2 (ja) | 安全なメモリ管理システム及び方法 | |
CN107851160B (zh) | 用于在isa控制下进行多个共存可信执行环境的可信i/o的技术 | |
US8656146B2 (en) | Computer system comprising a secure boot mechanism | |
EP3326105B1 (en) | Technologies for secure programming of a cryptographic engine for secure i/o | |
JP5114617B2 (ja) | 秘密鍵を保護する、セキュア端末、プログラム、および方法 | |
US9514305B2 (en) | Code pointer authentication for hardware flow control | |
US8954696B2 (en) | Secure memory management system and method | |
TWI567580B (zh) | 用於防止惡意軟體執行的方法與系統 | |
JP5346608B2 (ja) | 情報処理装置およびファイル検証システム | |
TW201535145A (zh) | 使用保護讀取儲存器安全地儲存韌體數據之系統及方法 | |
US20140006805A1 (en) | Protecting Secret State from Memory Attacks | |
CN107743625B (zh) | 由受控制的加密密钥管理进行的软件模块的分离 | |
US9262631B2 (en) | Embedded device and control method thereof | |
CN108334754B (zh) | 嵌入式***程序的加密解密方法及*** | |
US9256756B2 (en) | Method of encryption and decryption for shared library in open operating system | |
US11270003B2 (en) | Semiconductor device including secure patchable ROM and patch method thereof | |
JP4791250B2 (ja) | マイクロコンピュータおよびそのソフトウェア改竄防止方法 | |
US11188321B2 (en) | Processing device and software execution control method | |
CN112434286A (zh) | 动态库的调用方法、装置、电子装置和存储介质 | |
EP3440586B1 (en) | Method for write-protecting boot code if boot sequence integrity check fails | |
US20080120510A1 (en) | System and method for permitting end user to decide what algorithm should be used to archive secure applications | |
EP2138946A1 (en) | Secure memory management system | |
CN106355085B (zh) | 一种可信应用运行安全控制方法 | |
CN115033854A (zh) | 一种数据处理方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5415531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |