JP2011519451A - 周辺装置ロッキングメカニズム - Google Patents

周辺装置ロッキングメカニズム Download PDF

Info

Publication number
JP2011519451A
JP2011519451A JP2011504055A JP2011504055A JP2011519451A JP 2011519451 A JP2011519451 A JP 2011519451A JP 2011504055 A JP2011504055 A JP 2011504055A JP 2011504055 A JP2011504055 A JP 2011504055A JP 2011519451 A JP2011519451 A JP 2011519451A
Authority
JP
Japan
Prior art keywords
computing system
client device
host device
reset
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011504055A
Other languages
English (en)
Other versions
JP5514189B2 (ja
Inventor
ペリー,ニール
ランズマン,デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Israel Ltd
Original Assignee
SanDisk IL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk IL Ltd filed Critical SanDisk IL Ltd
Publication of JP2011519451A publication Critical patent/JP2011519451A/ja
Application granted granted Critical
Publication of JP5514189B2 publication Critical patent/JP5514189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/80Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in storage media based on magnetic or optical technology, e.g. disks with sectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

ホスト装置と、少なくとも1つのクライアント装置であって、クライアント装置内のデータの改変を阻止するために使用されるロックを有する少なくとも1つのクライアント装置と、を有するコンピューティングシステムを開示する。ホスト装置からのロッククリア信号は、クライアント装置に、クライアント装置の少なくとも保護されている部分に格納されているデータの改変を阻止するために使用されるロックをクリアさせ、クライアント装置は完全に動作可能なままである。

Description

本発明は、一般的にはデジタル装置に関する。特に、本発明は、選択的ロッキングメカニズムを用いて周辺装置に格納されている情報の完全性を保護することに関する。
多様なプラットホーム上でコンピュータベースのシステムが近ごろ爆発的に広く実現され利用されるようになったために、コンピュータセキュリティ配慮の問題が大きくなっている。コンピュータおよび集積回路製造技術が進歩したので、一般に「ノートブック」あるいは「ラップトップ」形コンピュータと称される強力な携帯形コンピュータが広く配備され得るようになっている。一般的になっているもっと小型のコンピュータシステムは、PALM、ウィンドウズモバイル(WM)あるいは他のオペレーティングシステムのもとで動作する個人用携帯情報端末(PDA)である。多くのさらなる電子装置も、今ではコンピュータシステムであると見なされ得る。例えば、最新の無線電話ハンドセットは、実際上、ローカルメモリにアクセスするマイクロプロセッサまたはマイクロプロセッサ様の中央処理装置(CPU)によって制御されるコンピュータシステムである。特にいわゆる2.5Gおよび3G無線サービスに実装されると、これらの最新の無線電話ハンドセットは、インターネットブラウジング、電子メール機能等を含むコンピュータのような機能を実行する。他の伝統的でないコンピュータプラットホームは、インターネット機器、ウェブパッド、バイオメトリクス、医療装置などを含む。これらの新しいコンピュータプラットホームの実現形態およびそれらの、特に無線技術を用いるインターネットへの増大した接続性は、セキュリティ攻撃に対して弱く、或る意味では在来のデスクトップ形コンピュータワークステーションよりセキュリティ攻撃に対して弱い。
在来の「ブートローダ」ルーチンは、実際上全てのプラットホームにおいて、最新のコンピュータシステムで、一般的に使用される。代表的なブートローダは、システム初期化のための命令のシーケンスである。ブートローダシーケンスは、通例、格納されたデータがパワーダウン後にも存続する電気的に変更可能なあるいはハードコード化された読み出し専用メモリ(ROM)などの、「ファームウェア」で維持される。パワーアップあるいはシステムリセット時に、ブートローダシーケンスは、他の持続性記憶装置(例えば、在来のコンピュータ内のハードディスクドライブ、あるいは携帯装置内の不揮発性メモリ)から実行のためのシステムプログラムメモリ内にオペレーティングシステムコードを転送するために、中央処理装置(CPU)によって実行される。ブートローダは、その後、コントロールをこのオペレーティングシステムコードに渡す。従来技術の或るフラッシュ不揮発性メモリでは、ブートブロックセクタ(フラッシュメモリ装置におけるセクタは単純にメモリアレイ自体のパーティションである)などの一定の位置に対するプログラムおよび消去動作を妨げるためにメモリチップパッケージと関連付けられる「ライトプロテクト」ピンを設けることが慣習となっている。これらのセクタのうちの或るものを意図的なあるいは悪意のプログラムおよび消去動作から守ることが望ましい。例えば、ブートコード、設定データ、オペレーティングシステム、およびメインプログラムコードを記憶しているセクタは、おそらく保護される必要がある。これらのセクタのうちのいずれかが偶発的に消去されるかあるいは間違った情報でプログラムされたならば、システムは正しく機能し得ない。ユーザデータを格納するために割当てられるセクタは、あまり重要ではなくて、消去され再プログラムされても基本的システム動作に対して影響を及ぼさないであろうから、おそらく保護されなくてもよい。一般的に、マルウェア(すなわち、ウィルス、ワーム、「ボット」あるいは「ゾンビー」動作など)のようなセキュリティ侵害は、最新の通信およびコンピューティングシステムに著しい経済的コストを強いている。モバイル装置の数が増えるに連れて、深刻なセキュリティ侵害の可能性も増す。
従って、コンピューティングシステムにおけるセキュリティを提供することが望ましい。
米国特許出願第11/928,110号
本発明の種々の実施形態に従って、コンピューティングシステムにおいてセキュリティを効率的に提供するための種々の方法、装置およびシステムが記述される。一実施形態は、ホスト装置および少なくとも1つのクライアント装置を有するコンピューティングシステムにおいてクライアント装置内のデータの改変を阻止するために使用されるロックをクリアするために実行される方法を記述する。この方法は少なくとも次の動作、すなわち、クライアント装置においてホスト装置からロッククリア信号を受信する動作と、クライアント装置の少なくとも保護されている部分に格納されているデータの改変を阻止するために使用されるロックをクリアするためにクライアント装置により受信されたロッククリア信号を使用する動作とを含み、クライアント装置は完全に動作可能なままである。
ホスト装置と通信するクライアント装置を備えるコンピューティングシステムが記述される。クライアント装置は、ホスト装置からロッククリア信号を受信し、その受信したロッククリア信号を、クライアント装置の少なくとも保護されている部分に格納されているデータの改変を阻止するために使用されるロックをクリアするために使用するように構成され、クライアント装置は完全に動作可能なままである。
少なくとも1つのホスト装置と、ホスト装置に接続されている少なくとも1つの信号ラインと、複数のクライアント装置とを備えるコンピューティングシステムが記述される。クライアント装置の各々は、そのうちの選択されたものが少なくとも1つの信号ラインに接続される数個のI/Oピンと、第1ピンおよび第2ピンとを備え、複数のクライアント装置のうちの第1のものおよび最後のもの以外の全ては、少なくとも1つの信号ラインから離れている第1ピンおよび第2ピンによってデイジーチェーン配列をなして互いに接続されている。少なくとも第1のクライアント装置は第2ピンだけによってデイジーチェーン配列に接続されているブート可能なクライアント装置であり、第1のクライアント装置の第1ピンはリセットラインによってホストコンピュータのリセットピンに接続されているロッククリアピンである。最後のクライアント装置は第1ピンだけによってデイジーチェーンに接続され、複数のクライアント装置のうちの最後のものの第2ピンは少なくとも1つの信号ラインから離れているインターラプト信号ラインによってホストコンピュータに接続され、ホストコンピュータのリセットピンがアサートされると、第1のクライアント装置は、ブート可能なクライアント装置の少なくとも保護されている部分に格納されているデータの改変を阻止するために使用されるロックをクリアし、ブート可能なクライアント装置はいかなる初期化プロセスも受けない。
本発明の特定の実施形態を説明するシステムを示す。 本発明を実施するために使用される図1に示されているシステムの付加的な構成を説明する。 図1に示されているシステムのクライアント装置を表す簡単化された状態マシン300を示す。 本発明の他の実施形態に従うシステムの簡単化された布線図を示す。 本発明に従うタイミング図を示す。
次に、その一例が添付図面に示されている本発明の特定の実施形態を詳しく参照する。本発明は、この特定の実施形態と関連して記述されるけれども、本発明をその記述される実施形態に限定することは意図されていない。逆に、添付されている特許請求の範囲によって定義される発明の趣旨および範囲に含まれ得る代替物、改変形、および同等物を含むことが意図されている。
大抵の周辺装置(ならびにホスト装置、すなわちHD)は、周辺装置をその初期状態にリセットすることを可能にするリセットピンを含む。或る在来のセキュリティシステムでは、HDのリセットピンと1つまたは複数の周辺装置とは互いに結合される。このように、HDがリセットされると、全ての周辺装置もリセットされる。或る場合には、一定の周辺装置は、それに格納されている一定のデータのためにあるいはそれに含まれる一定の機能モジュールのために何らかの保護を提供する一時的なロッキングメカニズムを含む。そのような場合には、しばしば、リセット時にどんなロックをもクリアすることが望ましい。このように、HDは、システムがリセットされるようなときまで特定の周辺装置においてロックが維持されるように要求することができる。この構成は、通例、ブートローダがブーティングを終えた後にデータ(ブートイメージコード)が保護されるブーティングシナリオにおいて使用される。ブートイメージコードは、それが格納されているメモリがロックされている限りは(システムリセット、すなわち再起動が行われるまで)、保護され続ける。このように、ブートローダだけが、例えばバグを直したり、ファームウェアを更新したりするために、自分自身のデータを更新することができる。
周辺装置をアンロックするための在来のアプローチは、HDリセットピンと同じソースに、あるいは関連する周辺装置にいつリセットするかの信号を送るHD上の外部リセットピンに、結合されている専用周辺装置リセットピンの使用を含む。或る場合には、ロックをクリアするために周辺装置をリセットすることの有害な影響のうちの或るものを和らげるために、ロックをクリアするべく部分的に再初期化を実行するように周辺装置に信号を送るためにウォームリセットピンが使用される。しかし、この場合にも、相当の量のオーバーヘッドが必要である。さらに他の場合には、ソフトウェアが、ロックをクリアするために使用され得るコマンドあるいは命令のシーケンスを提供することができる。しかし、このアプローチは攻撃に弱いので、そもそもロックを提供することの目的をくじいてしまう。
いずれにせよ、周辺装置は再初期化のために相当の量の時間をかけることになり得るから、リセットピンに依拠することは最善の解決策ではない。さらに、周辺装置をリセットするという行為は、あまり頻繁に実行されると装置の機能寿命を短くし得る。本発明は、ロッククリアピンとも称されるロックリセットピンを設けることによって、これらの問題を回避する。周辺装置に完全な、あるいは部分的でもあり得る再初期化を行わせる代わりに、ロックリセットピンは、周辺装置が通常通りに動作し続けている間に周辺装置が単にその内部ロックをクリアすることを可能にする。ロックをクリアすることは、ハードウェアの使用によって直接に、あるいはソフトウェアにより提供される命令またはHDにより提供される信号の形をとることのできる片方向ロックコマンドによりアクティブ化されるファームウェアを用いてロックをクリアする動作をトリガすることによって、成し遂げられることができる。このように、ロックリセットピンは片方向ロックコマンドと共に、周辺装置が部分的な再初期化まで受ける必要を最小にすると同時に記憶装置上のデータあるいは周辺装置の他の任意の機能を保護するために使用され得る「持続性ロック」保護メカニズムであると考えられ得る。
例えば、持続性ロック保護メカニズムを使って、HDは、遠隔攻撃に対する保護を提供するために機能またはエリアをロックすることができる。この構成では、HDは、それ自体をリセットせずにロックをクリアするためのコマンドあるいはインターフェイスを有しない。ロックコマンドは本来片方向性であるので、HDのセキュリティがウィルスなどのマルウェアによってうまく破られたとしても、保護されている機能/エリアはアンロックされ得ない。保護されている機能/エリアにHDがアクセスする唯一の方法は、保護されている機能/エリアを識別するためにリセットされた後にHDが爾後使用することのできるマークを保護されている機能/エリアと関連付けることである。そのようなマークがセットされれば、HD(および全ての関連付けられている周辺装置)は自分自身をリセットすることができる。次のセッションで、HDは、機能/エリアを再びロックする前にマークを見つけることができる。このようにして、HDがリセットされればどんなウィルスあるいはアタッカーツールもHDのCPUから削除されるから、遠隔攻撃はブロックされ得る。
本願明細書において論じられる記憶装置は、オーディオ、ビデオあるいは画像ファイルなどのデジタル媒体を管理するために使用されるセキュアドデジタル(SD)メモリカードフォーマットなどの、任意のメモリカードフォーマットとコンパチブルであり得る。記憶装置は、マルチメディアカード(MMC)メモリカードフォーマット、コンパクトフラッシュ(CF)メモリカードフォーマット、フラッシュPC(例えば、ATAフラッシュ)メモリカードフォーマット、スマートメディアメモリカードフォーマット、あるいは他の任意の業界標準仕様ともコンパチブルであり得る。これらのメモリカードの1つの供給者はカリフォルニア州ミルピタスのサンディスク コーポレイションである。不揮発性メモリは、電源がオフされているときでもその記憶あるいは格納されている状態を保持する。記憶装置は、電気的に消去可能でプログラム可能な読み出し専用メモリ(EEPROM)、EPROM、MRAM、FRAM強誘電体および磁気メモリを含むがこれらに限定されない他の消去可能でプログラム可能なメモリ技術にも適用され得る。記憶装置の構成は、取り外し可能なメモリのタイプに依存しなくて、フラッシュメモリであろうと他のタイプのメモリであろうと、任意のタイプのメモリで実現され得るということに留意するべきである。記憶装置は、ワンタイムプログラマブル(OTP)メモリチップおよび/または3次元メモリチップ技術でも実現され得る。
このようなメモリカードが使用されるホストシステムは、セルラー電話、パーソナルコンピュータ、ノートブック形コンピュータ、ハンドヘルドコンピューティングデバイス、カメラ、オーディオ再生装置、および他の、取り外し可能なデータ記憶装置を必要とする電子装置を含む。フラッシュEEPROMシステムも、ホストシステムに埋め込まれるバルク大容量記憶装置として利用される。記憶装置は、PDA(個人用携帯情報端末)、モバイルハンドセット、および他の種々の電子装置において実現され得るローカルプロキシシステムの一部分であり得る。PDAは、一般的に、いくつか挙げれば、住所録、デイリーオーガナイザ、および電子ノートパッドなどの、種々の個人情報管理アプリケーションを有して実現されるユーザ所有コンピュータシステムとして知られている。
次に、本発明は、その全てが本発明の趣旨および範囲と調和する特定の実施形態に関して記述される。本願明細書で記述されるどの機能ブロックあるいは機能構成も物理的エンティティとしてまたは論理的エンティティとして、あるいは両方の組み合わせとして実現され得るということに留意するべきである。
図1は、本発明の特定の実施形態を説明するシステム100を示す。システム100は、インターフェイス106によって装置104と接続されているかあるいは他の方法で通信するホスト装置(HD)102を含むことができる。HD102はプロセッサを含むけれども、明瞭性を目的として、HD102に含まれるプロセッサは図に示されずかつこの論議においてさらに言及されることもないけれど、存在すると想定される。HD102は、インターフェイス106により装置104とロッククリアピン110で通信するリセットピン108としてHD102により使用され得る少なくとも1つの出力ピン108を含む。インターフェイス106は、HD102および装置104が機械的に接続することのできる機械的エンティティ(ソケットまたは相互接続バスなど)として構成され得るということに留意するべきである。或る実施形態では、インターフェイス106は無線インターフェイスの形をとることができる。装置104は記憶装置(SD)、周辺装置(PD)などの多くの形をとることができると考えられている。装置104が周辺装置である場合、PD104は、保護されなければならないファームウェアなどの関連データを格納するために使用される記憶エリアを含む。装置104が記憶装置である場合、SD104は、攻撃から保護されなければならないHD102により使用されるコード(ブートイメージコードなど)を格納するためにHD102により使用され得る。
いずれにせよ、この論議の残りの部分について、本発明の一般性あるいは適用可能性を一切損なうことなく装置104は記憶装置104の形をとると想定される。従って、記憶装置104は、記憶装置として割合に小さなフォームファクタを有するメモリカードなどの取り外し可能なメモリ装置の形をとることができ、カメラ、ハンドヘルド形コンピュータもしくはノートブック形コンピュータ、ネットワークカード、ネットワーク機器、セットトップボックス、ハンドヘルドもしくは他の小型オーディオプレーヤ/レコーダ(例えば、MP3装置)、および医療モニタなどの電子製品のためのデジタルデータを格納するために記憶装置104を使用することができる。メモリカードの例は、PCカード(以前はPCMCIA装置)、フラッシュカード(例えば、コンパクトフラッシュ タイプIおよびII)、セキュアデジタル(SD)カード、マルチメディアカード(MMC)、ATAカード(例えば、コンパクトフラッシュカード)、メモリスティック、スマートメディアカードを含む。さらに、LSD204は、カリフォルニア州ミルピタスのサンディスク コーポレイションにより製造されるSDコンパチブルiNAND(登録商標)埋め込みフラッシュドライブなどの取り外しできないメモリ装置の形を取ることができる。
記憶装置104はコントローラ112およびデータ記憶エリア114を含むことができる。データ記憶エリア114は、少なくとも、インターフェイス106を用いてHD102により管理される大容量記憶エリア116を含むように論理的に構成され得る。特に有用な構成では、大容量記憶エリア116はLBAベースの大容量記憶エリアであり得る。大容量記憶エリア116は、保護エリア118を含むように論理的に分割され得る。保護エリア118は、保護されるべきデータ(ブートイメージコードなど)を格納するために使用され得る。保護エリア118内のデータは、保護エリア118と関連付けられているメモリ空間の中に格納されているいかなるデータのいかなる改変(すなわち、書き込み、消去など)をも禁止することによって保護され得る。そのような改変の禁止は、コントローラ112により実行されるファームウェア122に含まれる内部ロッキングメカニズム120をアクティブ化することによって容易にされ得る。このようにして、内部ロッキングメカニズム120がアクティブであるとき、保護エリア118に対応するメモリ空間に向けられたどんな改変コマンドもコントローラ112により実行され得ない。アクティブな内部ロッキングメカニズム120を解除あるいはクリアすることによってのみ、保護エリア118と関連付けられているメモリ空間に向けられているどんな改変コマンドWもコントローラ112によって実行され得る。このようにして、保護エリア118に格納されているいかなるデータも、ウィルス、ワームなどのマルウェアから、さらに例えばその部分を消去することなどによるデータ一般の破壊から、保護され得る。
ロッククリアピン110は、(在来の構成とは異なって)必要と見なされたならば初期化することのできる記憶装置104をリセットすることなく、どんなアクティブな内部ロッキングメカニズム120もクリアするために使用され得るということに留意するべきである。ロッククリアピン110は、直接に(信号S)、あるいはコントローラ112に含まれる内部ファームウェア122をトリガすることによって間接的に、ロッキングメカニズム120にクリアさせることができる。いずれにせよ、ロッキングメカニズム120をクリアするために、HD102は、HD102により提供されるロッククリアコマンド126に基づいてリセットピン108で(片方向)リセット信号124を提供する。ロッキングメカニズム120は、記憶装置104をリセットすることなくクリアされ得る。このようにして、ロッククリアコマンド126は、片方向リセット信号124と共に、HD102が例えばソフトウェアあるいは他の更新などを提供するために記憶装置104にアクセスすることを依然として可能にすると同時に、保護エリア118に格納されているデータを遠隔攻撃から保護するために使用され得る。
パワーアップ後の任意の時点でHD102は記憶装置104にロッキングメカニズム120を用いて(周辺装置の)機能あるいは記憶装置の指定された記憶エリア(記憶エリア118など)をロックするように要求することができるということに留意するべきである。指定された機能または記憶エリアがロックされると、そのようにして保護される機能(またはデータ)は改変され得ない。記述される実施形態では、HD102は、保護されるデータ記憶エリアまたは機能を爾後に特定するために使用される持続性マーク128を提供することもできる。例えば、HD102が記憶装置104に保護記憶エリア118をロックさせているならば、HD102は保護エリア118を持続性マーク128でマークすることもできる。持続性マーク128は、例えば、全てのロックをクリアするシステムリセット(すなわち、HD102が自分自身をリセットする)の後にロッキングメカニズム120の再アクティブ化の前に改変されるべきエリア118内に格納されているデータを特定するためにHD102によって(システムリセット後、再ロックされる前に)使用され得る。例えば、システムリセット後、再スタート時に、HD102は、セットされている持続性マーカーを探して、ロッキングメカニズム120をアクティブ化する前に関連する機能/エリアを更新することができる。このようにして、HD102がリセットされたならばどんなウィルスあるいはアタッカーツールもHD102から削除されるので、HD102は周辺装置の機能あるいは記憶装置に格納されているデータを遠隔攻撃から保護することができる。
図2および3は、本発明を実施するために使用されるシステム100のさらなる構成を示す。例えば、図2は本発明の他の実施形態に従うシステム200を示す。システム200は、数個の周辺装置(PD)202〜206に接続されているHD201を含む。外部リセットスイッチ208は、HD201のリセットピン210とPD202〜206のそれぞれのロッククリアピン212、214、および216とに接続されている。このようにして、ロッククリアが生成されると、HD201とPD202〜206は同時にクリアされる。前述したように、ロッククリアピン212〜214は、それぞれ、受け取ったどんなリセット信号をも関連する周辺装置(あるいは記憶装置)をリセットしないロッククリア信号として受け入れるので、在来のリセットピンではないということに留意するべきである。
図3は、PD202〜206のリセットピン212〜216が(図2に示されている直接接続とは対照的に)それぞれHD304のリセット出力ピン302に接続されているシステム300を示す。このようにして、HD304により実行されるソフトウェアによってソフトリセットが生成され得る。前述したように、ロッククリアピン212〜214は、それぞれ、受け取ったどんなリセット信号をも関連する周辺装置(あるいは記憶装置)をリセットしないロッククリア信号として受け入れるので、在来のリセットピンではないということに留意するべきである。しかし、いずれにせよ、関連する周辺装置は、必要ならば初期化され得る。
本発明のさらなる実施形態が図4〜5を参照して以下で論じられる。しかし、図4〜5に関して本願明細書に与えられている詳細な記述は、本発明がこれらの限定された実施形態を越えて広がるものであるから、説明を目的とするものであるということを当業者は容易に理解するべきである。第1および第2のピンは、或る実施形態では、クライアント装置間でのインターラプト情報の流れを容易にするために使用される第1および第2のインターラプトピンとして作用し得るということに留意するべきである。しかし、この論議の文脈においては、デイジーチェーン方式で接続された装置のグループの中の少なくとも第1の装置は、前述したラインに沿う片方向ロックコマンドを受け取るように構成されたロッククリアピンの形をとる第1ピンを有するブート可能な装置である。
図4は、本発明のさらなる実施形態に従うシステム400の簡単化された布線図を示す。システム400は、ホスト装置(HD)404を複数のクライアント装置406、408、および410(これらは、例えば、セキュアデジタル(SD)メモリカードなどのメモリ記憶装置の形をとることができる)に接続するために使用される数個の信号ライン402(バス402と称される)を含む。クライアント装置が3つだけ(406、408および410)示されているけれども、システム400内に任意の数のクライアント装置があり得るということが理解され得るということに留意するべきである。クライアント装置の各々は数個のI/Oピン412を含み、それらのうちの選択されたものは、クライアント装置のうちの関連するものをバス402に電気的に接続するために使用される。I/Oピン412の他に、各クライアント装置は、少なくとも、関連するクライアント装置のインターラプトステータスを表す情報などの情報を1つのクライアント装置から他のクライアント装置へ渡すために共同して使用され得る第1および第2のピンを含む。記述される実施形態では、第1および第2のピンは、ブート可能なクライアント装置406の形をとる第1のクライアント装置を、バス402から離れてデイジーチェーン配列をなすクライアント装置408および410に接続するために使用され得る。デイジーチェーン配列は、1つのクライアント装置の第1(入力)ピンが、隣接するクライアント装置の第2(出力)ピンに電気的に接続されることを意味する。
ブート可能なクライアント装置406は、ホストリセットライン430を介してHD404によりリセットピン108で提供されるロッククリア信号(アンセット、あるいはローのような)を受け取るばかりでなくセット値(あるいはハイ)にセットされるようにも構成されているロッククリアピン110を含むことができるということに留意するべきである。このようにして、ロッククリアピン110は、同時係属中の米国特許出願第11/928,110号(特許文献1)に記載されている初期化を容易にするばかりではなく、この特許出願の主題である持続性ロッキングメカニズムを容易にするためにも使用され得る。従って、第1のブート可能な装置406の第1ピンに二重の用途を割当てることによって、クライアント装置406のために追加のピンは不要であり、これにより、さもなければ必要とされるコストに比べてコストを大幅に減少させる。図4の構成により提供される他の利点は、クライアント装置406がブート可能なクライアント装置であるために、HD404により開始されるどんなブートシーケンスも、第1のブート可能なクライアント装置406とデイジーチェーン配列で接続されている他のクライアント装置(すなわち、408および410)のいずれをも無視することができるということである。HD404がリセットされてロッククリアピン110がアサートされると、クライアント装置406は自分のロックをクリアするだけで、クライアント装置406がリセットされるという結果にはならないということに留意することは重要である。このようにして、クライアント装置406は通常通りに動作し続け、ピン110のアサートはロックをクリアするために使用されるイベントをトリガするだけである。
図5は、本発明の実施形態に従うタイミング図500を示す。動作中、リセットがアサートされていなくてHD404が動作可能であるとき、ピン110は、クライアント装置406がアクティブでバス402と通信できるということを示すセット状態である。しかし、HD404がリセット状態であれば、ピン110がアサートされ(すなわち、非セットあるいはロー)、コマンドはバス402で送られることができない。ピン110がアサートされている(すなわち、ロー)と装置406が判定すると、装置406はロックをクリアする。装置406はピン110がアサートされた後の任意の適切な時点でロックをクリアできるということに留意するべきである。例えば、装置406は、ピン110のロー状態の終了時に、あるいはピン110がアサートされてから所定の長さの時間の後に、ロックをクリアすることができる。ピン110をホストリセットライン430に接続することにより、クライアント装置406は、自分自身がリセット論理に接続されているかどうかを検出することができ、従ってHD404がリセット状態であると推測することができる。リセット論理を検出することにより、装置406は、HD404からの命令を待たずに自分自身の内部初期化を開始することができる。このようにして、HD404が動作を開始して装置406のドライバに到達し、装置406が自分自身の初期化を開始するのにかかる時間が節約され得る。この時間節約は、クライアント装置406がブート装置であるときのブート時間を大幅に短縮することができる。
本発明は、デイジーチェーン型バスアーキテクチャに基づく、バスから離れているロッククリアピンを有する実施形態を用いて記述されたけれども、本発明は他のタイプのバスアーキテクチャにも良く適する。そのようなバスアーキテクチャは、インターラプトを1つの装置から他の装置へ渡して(インターラプトをどのように渡すかに関わらず)、それらを通ってインターラプトが進んだことを記憶するように(例えば、バイナリーサーチを使用する爾後のインターラプトサーチを容易にするために)構成されているものを含む。
本発明は任意のタイプのクライアント装置あるいは種々のタイプのクライアント装置の任意の組合せのために使用され得ると考えられていることに留意するべきである。例えば、クライアント装置は、本質的に取り外し可能であるかあるいは固定されていてもよいデータ記憶装置、通信装置、感知装置等を含み得る。そのような装置は、Bluetooth(登録商標)、GPS、およびWiFi(802.11b,g)などのSDカードスロットで装置の機能を拡張するインターフェイスとして使用されるSDIO(入出力)カードを含むことができる。データ記憶装置は、マルチメディアカード(MMC)およびセキュアデジタルカード(SD)などの不揮発性メモリを含むことができる。これらの装置は、インターラプトを生成するか(例えば、SDIO装置)あるいはインターラプトを生成しないか(例えば、SDメモリ装置)によっても分類され得る。このようにして、時間リソースおよびコンピューティングリソースの両方に関して効率的であるようにインターラプトソースの探索が行われ得る。
本発明は、さらに、前に論じられたようなメモリシステムを含む電子システムに関連し得る。メモリシステム(すなわち、メモリカード)は、種々の電子製品に用いられるデジタルデータを格納するために一般的に用いられる。格納されているデジタルデータが携帯可能であるように、メモリシステムはしばしば電子システムから取り外し可能である。本発明に従うメモリシステムは、割合に小さなフォームファクタを有することができて、カメラ、ハンドヘルドコンピュータもしくはノートブック形コンピュータ、ネットワークカード、ネットワーク機器、セットトップボックス、ハンドヘルドもしくは他の小型メディア(例えば、オーディオ)プレーヤ/レコーダ(例えば、MP3装置)、および医療モニタなどのデータを取得する電子製品のためのデジタルデータを格納するために使用可能である。
本発明の多くの特徴および利点は本願明細書の記述から明らかであるので、添付されている特許請求の範囲は本発明の全てのそのような特徴および利点を包含するように意図している。さらに、当業者は多数の改変および変形を容易に想到するであろうから、図に示されたり、また記述された構成および動作そのものに発明を限定することは望まれていない。従って、本発明の範囲に属するようなあらゆる適切な改変および同等物が実施され得る。

Claims (24)

  1. 方法であって、
    クライアント装置においてホスト装置からロッククリア信号を受信するステップと、
    前記クライアント装置の少なくとも保護されている部分に格納されているデータの改変を阻止するために使用されるロックをクリアするために、前記受信されたロッククリア信号を前記クライアント装置によって使用するステップと、を含み、
    前記クライアント装置は完全に動作可能なままである方法。
  2. 請求項1記載の方法において、
    前記クライアント装置がロックをクリアするとき、前記クライアント装置はいかなるリセットプロセスも受けない方法。
  3. 請求項2記載の方法において、
    前記ホスト装置によって前記クライアント装置の保護されている部分に持続性マークを関連付けるステップをさらに含む方法。
  4. 請求項3記載の方法において、
    前記ホスト装置によってコンピューティングシステムにおいて全てのロックをクリアするステップを含む方法。
  5. 請求項4記載の方法において、
    前記コンピューティングシステムにおいて全てのロックをクリアするステップは、
    前記ホスト装置をリセットするステップと、
    前記ホスト装置をリセットすることに応答して前記コンピューティングシステム内の全てのクライアント装置をリセットするステップと、
    を含む方法。
  6. 請求項5記載の方法において、
    前記リセット後に前記ホスト装置が初期化された後に、前記持続性マークに関連付けられている前記クライアント装置の前記部分の位置を判定するステップをさらに含む方法。
  7. 請求項6記載の方法において、
    前記ホスト装置によって前記クライアント装置の前記部分を更新するステップを含む方法。
  8. 請求項7記載の方法において、
    前記更新された部分をロックするステップを含む方法。
  9. ホスト装置と通信するクライアント装置を備えるコンピューティングシステムであって、
    前記クライアント装置は、前記ホスト装置からロッククリア信号を受信し、前記クライアント装置の少なくとも保護されている部分に格納されているデータの改変を阻止するために使用されるロックをクリアするために前記受信したロッククリア信号を使用するように構成され、
    前記クライアント装置は、完全に動作可能なままであるコンピューティングシステム。
  10. 請求項9記載のコンピューティングシステムにおいて、
    前記クライアント装置がロックをクリアするとき、前記クライアント装置はいかなるリセットプロセスも受けないコンピューティングシステム。
  11. 請求項10記載のコンピューティングシステムにおいて、
    前記ホスト装置は、前記クライアント装置の保護されている部分に持続性マークを関連付けるコンピューティングシステム。
  12. 請求項11記載のコンピューティングシステムにおいて、
    前記ホスト装置は、コンピュータシステムにおいて全てのロックをクリアするコンピューティングシステム。
  13. 請求項12記載のコンピューティングシステムにおいて、
    前記コンピューティングシステムにおける全てのロックは、前記ホスト装置をリセットし、かつ前記ホスト装置のリセットに応答して前記コンピューティングシステム内の全てのクライアント装置をリセットすることによってクリアされるコンピューティングシステム。
  14. 請求項13記載のコンピューティングシステムにおいて、
    前記ホスト装置がリセットされた後に新しいセッションを開始した後、前記ホスト装置は前記持続性マークと関連付けられている前記クライアント装置の前記部分の位置を判定するコンピューティングシステム。
  15. 請求項14記載のコンピューティングシステムにおいて、
    前記ホスト装置は、前記持続性マークと関連付けられている前記クライアント装置の前記部分を更新するコンピューティングシステム。
  16. 請求項15記載のコンピューティングシステムにおいて、
    前記ホスト装置が前記部分を更新した後、前記ホスト装置は、前記更新された部分を保護される部分としてロックすることによって前記更新された部分を保護するコンピューティングシステム。
  17. コンピューティングシステムであって、
    少なくとも1つの信号ラインによってホスト装置に各々接続されている複数のクライアント装置を備え、前記クライアント装置の各々は、
    そのうちの選択されたものが前記少なくとも1つの信号ラインに接続される数個のI/Oピンと、
    第1ピンおよび第2ピンと、を備え、
    前記複数のクライアント装置のうちの第1のものおよび最後のもの以外の全ては、前記少なくとも1つの信号ラインから離れている前記第1ピンおよび前記第2ピンによってデイジーチェーン配列をなして互いに接続され、少なくとも前記第1のクライアント装置は前記第2ピンだけによって前記デイジーチェーン配列に接続されているブート可能なクライアント装置であり、前記第1のクライアント装置の前記第1ピンはリセットラインによってホストコンピュータのリセットピンに接続され、前記最後のクライアント装置は第1ピンだけによって前記デイジーチェーンに接続され、前記複数のクライアント装置のうちの前記最後のものの第2ピンは前記少なくとも1つの信号ラインから離れているインターラプト信号ラインによって前記ホストコンピュータに接続され、前記リセットラインがアサートされると、前記第1のクライアント装置は、前記ブート可能なクライアント装置の少なくとも保護されている部分に格納されているデータの改変を阻止するために使用されるロックをクリアし、前記ブート可能なクライアント装置はいかなるリセットプロセスも受けないコンピューティングシステム。
  18. 請求項17記載のコンピューティングシステムにおいて、
    前記ホスト装置は、前記ブート可能なクライアント装置の保護されている部分に持続性マークを関連付けるコンピューティングシステム。
  19. 請求項18記載のコンピューティングシステムにおいて、
    前記ホスト装置は、コンピューティングシステムにおいて全てのロックをクリアするコンピューティングシステム。
  20. 請求項19記載のコンピューティングシステムにおいて、
    前記コンピューティングシステムにおける全てのロックは、前記ホスト装置および全てのクライアント装置がリセットされるという結果をもたらすリセット状態に前記ホスト装置を置くことによってクリアされるコンピューティングシステム。
  21. 請求項20記載のコンピューティングシステムにおいて、
    前記ホスト装置がリセットされた後に新しいセッションを開始した後、前記ホスト装置は前記持続性マークと関連付けられているクライアント装置の前記部分の位置を判定するコンピューティングシステム。
  22. 請求項21記載のコンピューティングシステムにおいて、
    前記ホスト装置は、前記持続性マークと関連付けられているクライアント装置の前記部分を更新するコンピューティングシステム。
  23. 請求項22記載のコンピューティングシステムにおいて、
    前記ホスト装置が前記部分を更新した後、前記ホスト装置は、前記更新された部分を保護される部分としてロックすることによって前記更新された部分を保護するコンピューティングシステム。
  24. 請求項20記載のコンピューティングシステムにおいて、
    前記ホスト装置がリセット状態にあると前記第1のブート可能なクライアント装置が判定したとき、前記第1のブート可能なクライアント装置は、前記ホスト装置によってそうするように命令されることなく初期化を開始するコンピューティングシステム。
JP2011504055A 2008-04-10 2009-03-30 周辺装置ロッキングメカニズム Expired - Fee Related JP5514189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/100,917 US7953913B2 (en) 2008-04-10 2008-04-10 Peripheral device locking mechanism
US12/100,917 2008-04-10
PCT/US2009/038821 WO2009126471A2 (en) 2008-04-10 2009-03-30 Peripheral device locking mechanism

Publications (2)

Publication Number Publication Date
JP2011519451A true JP2011519451A (ja) 2011-07-07
JP5514189B2 JP5514189B2 (ja) 2014-06-04

Family

ID=40718630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011504055A Expired - Fee Related JP5514189B2 (ja) 2008-04-10 2009-03-30 周辺装置ロッキングメカニズム

Country Status (6)

Country Link
US (1) US7953913B2 (ja)
EP (1) EP2263187B1 (ja)
JP (1) JP5514189B2 (ja)
KR (1) KR101622416B1 (ja)
TW (1) TWI386828B (ja)
WO (1) WO2009126471A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023503760A (ja) * 2019-11-27 2023-02-01 ナムソフト カンパニー,リミテッド ランサムウェアまたはフィッシング攻撃遮断方法及びシステム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090307389A1 (en) * 2008-06-10 2009-12-10 Sandisk Corporation Switchable access states for non-volatile storage devices
US20090310760A1 (en) * 2008-06-17 2009-12-17 Judith Neely Coltman Audio Message Recorder with Flexible Control
US20100011350A1 (en) * 2008-07-14 2010-01-14 Zayas Fernando A Method And System For Managing An Initial Boot Image In An Information Storage Device
US8245024B2 (en) 2009-08-21 2012-08-14 Micron Technology, Inc. Booting in systems having devices coupled in a chained configuration
US8572334B2 (en) * 2010-04-23 2013-10-29 Psion, Inc. System and method for locking portions of a memory card
US9032197B1 (en) 2012-03-01 2015-05-12 Amazon Technologies, Inc. Management of components in a hosting architecture
US9098465B1 (en) * 2012-03-01 2015-08-04 Amazon Technologies, Inc. Hosting architecture with configuration modified functionality for components by utilizing hardware latches to prevent further modifications based on a trust level associated with the components
US9032196B1 (en) 2012-03-01 2015-05-12 Amazon Technologies, Inc. Management of components in a hosting architecture
US9032198B1 (en) 2012-03-01 2015-05-12 Amazon Technologies, Inc. Management of components in a hosting architecture
US9158326B1 (en) * 2012-06-28 2015-10-13 Amazon Technologies, Inc. Hosting architecture
US9727277B2 (en) 2012-12-21 2017-08-08 Sandisk Technologies Llc Storage device and method for enabling hidden functionality
US9552385B2 (en) 2013-08-12 2017-01-24 Atmel Corporation Centralized peripheral access protection
US11210238B2 (en) * 2018-10-30 2021-12-28 Cypress Semiconductor Corporation Securing data logs in memory devices
US11429166B2 (en) * 2020-01-27 2022-08-30 Dell Products L.P. System and method for managing device updates
US11237837B2 (en) 2020-01-27 2022-02-01 Dell Products L.P. System and method for managing devices during reboot
US11314521B2 (en) 2020-01-27 2022-04-26 Dell Products L.P. System and method for managing component updates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189661A (ja) * 1989-01-18 1990-07-25 Oval Eng Co Ltd メモリの書き込み保護方式
JPH08129628A (ja) * 1994-11-02 1996-05-21 Dainippon Printing Co Ltd Cpuを内蔵した情報記録媒体
JP2003233534A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd メモリシステム
JP2005038068A (ja) * 2003-07-17 2005-02-10 Ricoh Co Ltd ソフトウェア違法コピー防止システム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865633B1 (en) * 1996-09-20 2003-11-26 Koninklijke Philips Electronics N.V. Solid state data processor with versatile multisource interrupt organization
US6031757A (en) * 1996-11-22 2000-02-29 Macronix International Co., Ltd. Write protected, non-volatile memory device with user programmable sector lock capability
US6223284B1 (en) 1998-04-30 2001-04-24 Compaq Computer Corporation Method and apparatus for remote ROM flashing and security management for a computer system
US6154819A (en) * 1998-05-11 2000-11-28 Intel Corporation Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks
US7036738B1 (en) * 1999-05-03 2006-05-02 Microsoft Corporation PCMCIA-compliant smart card secured memory assembly for porting user profiles and documents
US7069452B1 (en) 2000-07-12 2006-06-27 International Business Machines Corporation Methods, systems and computer program products for secure firmware updates
US6731536B1 (en) * 2001-03-05 2004-05-04 Advanced Micro Devices, Inc. Password and dynamic protection of flash memory data
US20020157010A1 (en) * 2001-04-24 2002-10-24 International Business Machines Corporation Secure system and method for updating a protected partition of a hard drive
US7043581B1 (en) * 2001-05-10 2006-05-09 Advanced Micro Devices, Inc. Resource sequester mechanism
US20030154392A1 (en) 2002-02-11 2003-08-14 Lewis Timothy A. Secure system firmware using interrupt generation on attempts to modify shadow RAM attributes
US7107460B2 (en) * 2002-02-15 2006-09-12 International Business Machines Corporation Method and system for securing enablement access to a data security device
US7395420B2 (en) * 2003-02-12 2008-07-01 Intel Corporation Using protected/hidden region of a magnetic media under firmware control
KR20050113659A (ko) 2003-03-19 2005-12-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 메모리 장치
JP2004326425A (ja) * 2003-04-24 2004-11-18 Toshiba Corp 情報処理装置およびメモリカード
US20060080517A1 (en) 2003-11-14 2006-04-13 Brown Christopher L T Accessing a protected area of a storage device
US7418545B2 (en) * 2004-10-28 2008-08-26 Intel Corporation Integrated circuit capable of persistent reservations
US20080046997A1 (en) * 2006-08-21 2008-02-21 Guardtec Industries, Llc Data safe box enforced by a storage device controller on a per-region basis for improved computer security

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189661A (ja) * 1989-01-18 1990-07-25 Oval Eng Co Ltd メモリの書き込み保護方式
JPH08129628A (ja) * 1994-11-02 1996-05-21 Dainippon Printing Co Ltd Cpuを内蔵した情報記録媒体
JP2003233534A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd メモリシステム
JP2005038068A (ja) * 2003-07-17 2005-02-10 Ricoh Co Ltd ソフトウェア違法コピー防止システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023503760A (ja) * 2019-11-27 2023-02-01 ナムソフト カンパニー,リミテッド ランサムウェアまたはフィッシング攻撃遮断方法及びシステム
JP7489672B2 (ja) 2019-11-27 2024-05-24 ナムソフト カンパニー,リミテッド ランサムウェアまたはフィッシング攻撃遮断方法及びシステム

Also Published As

Publication number Publication date
WO2009126471A2 (en) 2009-10-15
KR20110016874A (ko) 2011-02-18
KR101622416B1 (ko) 2016-05-18
TW200949605A (en) 2009-12-01
EP2263187B1 (en) 2016-03-30
JP5514189B2 (ja) 2014-06-04
EP2263187A2 (en) 2010-12-22
TWI386828B (zh) 2013-02-21
US20090259784A1 (en) 2009-10-15
US7953913B2 (en) 2011-05-31
WO2009126471A3 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
JP5514189B2 (ja) 周辺装置ロッキングメカニズム
US9430250B2 (en) Bootability with multiple logical unit numbers
CN103718165B (zh) Bios闪存攻击保护和通知
JP5889933B2 (ja) コンピュータの動作不良を防止する方法、コンピュータ・プログラムおよびコンピュータ
US20080052507A1 (en) Multi-Partition USB Device that Re-Boots a PC to an Alternate Operating System for Virus Recovery
EP2652666B1 (en) Storage drive based antimalware methods and apparatuses
TWI443580B (zh) 透過埠共享硬體之對儲存裝置之帶外存取
US20150227743A1 (en) Portable media system with virus blocker and method of operation thereof
US9886408B2 (en) Data access protection for computer systems
JP2004538571A (ja) アプリケーションおよびファイル用不揮発性記憶装置からブートを行うシステムおよび方法
CN107567629B (zh) 在可信执行环境容器中的动态固件模块加载器
US9697354B2 (en) System and method for secure SMI memory services
JP2017504112A (ja) 更新可能なic無線デバイス
CN114721493B (zh) 芯片启动方法、计算机设备及可读存储介质
WO1996038775A1 (en) A method and apparatus for limiting access to a nonvolatile memory device
US8499142B1 (en) UEFI boot loader for loading non-UEFI compliant operating systems
US7299347B1 (en) Boot management in computer systems assisted by an endpoint with PCI-XP or USB-V2 interface
US20170076088A1 (en) System and Method to Disable the Erasure of an Administrator Password in an Information Handling System
WO2005124540A1 (en) Method and apparatus for booting a computer system
CN112667544A (zh) 一种控制主板插槽使能的方法、装置、***及介质
CN101340426B (zh) 一种整合数据传输接口的***和方法
US9135447B1 (en) Systems and methods for deploying a pre-boot environment to enable an address offset mode after execution of system bios for booting a operating system in a protected area
CN112580023A (zh) 影子栈管理方法及装置、介质、设备
KR100856467B1 (ko) 컴퓨터 바이러스 보호시스템 및 방법
CN112148201A (zh) 数据写入方法、装置及存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140328

R150 Certificate of patent or registration of utility model

Ref document number: 5514189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees