JP2011259607A - 電流モード制御dc−dcコンバータおよびその制御回路 - Google Patents
電流モード制御dc−dcコンバータおよびその制御回路 Download PDFInfo
- Publication number
- JP2011259607A JP2011259607A JP2010131670A JP2010131670A JP2011259607A JP 2011259607 A JP2011259607 A JP 2011259607A JP 2010131670 A JP2010131670 A JP 2010131670A JP 2010131670 A JP2010131670 A JP 2010131670A JP 2011259607 A JP2011259607 A JP 2011259607A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- voltage signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 25
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】電流モード制御DC−DCコンバータは、メインスイッチQをオンオフすることにより入力直流電圧VinからインダクタLに蓄積されるエネルギを制御して負荷2に直流の出力電圧Voutを供給する。電流モードPWM制御回路10では、電流検出抵抗Rcsから入力される両端の電圧Vcs+,Vcs−でインダクタLに流れる電流を検出し、RSラッチ回路5へのリセット信号(オフトリガ信号OFFtrig)を生成する。その際、レベルシフト回路11では、電圧Vcs−を誤差増幅器9の出力電圧Veaに応じた電圧V2だけレベルシフトさせた基準電圧信号Vaを比較器8に出力する。比較器8は、この基準電圧信号Vaと電圧信号Vcs+を比較して生成されるオフトリガ信号OFFtrigをRSラッチ回路5へ供給する。
【選択図】図1
Description
電流モード制御DC−DCコンバータは、インダクタL、メインスイッチQ、ダイオードDおよび出力コンデンサCoutからなる主回路1に入力直流電圧Vinを供給して、負荷2に直流の出力電圧Voutを所定の大きさで出力するように構成されている。ここでは、電流モードPWM制御回路3によって主回路1のメインスイッチQを制御している。この電流モードPWM制御回路3に対して、直列接続された検出抵抗Rd1,Rd2からなる電圧検出回路4から帰還電圧Vfbが、また電流検出抵抗Rcsからはインダクタ電流に比例する電圧信号が供給されている。
図1の電流モード制御DC−DCコンバータは、図3に示した従来のものと同様、インダクタL、メインスイッチQ、ダイオードDおよび出力コンデンサCoutからなる主回路1に入力直流電圧Vinが供給されていて、負荷2に直流の出力電圧Voutを所定の大きさで出力するように構成されている。ここでは、電流モードPWM制御回路10において、電流検出抵抗Rcsから入力される両端の電圧Vcs+,Vcs−で電流検出を行うための回路構成と、RSラッチ回路5へのリセット信号を生成する回路構成が図1のものとは異なっている。
レベルシフト回路11は、出力電流最大値がIlimに規定された定電流源20、2つのPチャネル型のMOSトランジスタQ1,Q2、および2つの抵抗R1,R2から構成され、3つの入力信号用の端子12〜14と1つの出力信号用の端子15を備えている。
いま、誤差増幅器9での誤差電圧Veaがバイアス電源Vbの電圧に比較して十分に高いとすれば、定電流源20から抵抗R1に分流される電流はゼロとなり、抵抗R2に流れる電流Isは定電流源20の出力電流最大値Ilimに規定されるため、レベルシフト電圧V2は上限値Vmax(=Ilim・R2、ここで、抵抗R2の抵抗値をR2で表す。)に制限される。したがって、この電流モードPWM制御回路10を集積回路で構成する場合は、電流値Ilimと抵抗値R2との積については比較的高精度に設計可能であるため、高精度な電流制限機能を実現することができる。
2 負荷
3,10 電流モードPWM制御回路
4 電圧検出回路
5 RSラッチ回路
6 ドライバ回路
7 増幅器
8 比較器
9 誤差増幅器
11 レベルシフト回路
12〜14 入力信号用の端子
15 出力信号用の端子
20 定電流源
Cout 出力コンデンサ
D ダイオード
L インダクタ
Q メインスイッチ
Q1,Q2 Pチャネル型のMOSトランジスタ
R1,R2 抵抗
Rcs 電流検出抵抗
Rd1,Rd2 検出抵抗
Va 基準電圧信号
Vb バイアス電源
Vcs+,Vcs− 電流検出抵抗Rcsの両端の電圧
Vea 誤差電圧
Vfb 帰還電圧
Vin 入力直流電圧
Vout 出力電圧
Vref1,Vref2 基準電圧
Claims (4)
- メインスイッチをオンオフすることにより入力直流電圧からインダクタンスに蓄積されるエネルギを制御して負荷に直流の出力電圧を供給する電流モード制御DC−DCコンバータにおいて、
前記メインスイッチに流れる電流値に応じた大きさで第1、第2の電圧信号を生成する抵抗回路、
および、前記メインスイッチのオンオフタイミングを決定するラッチ回路と、前記出力電圧に応じた帰還電圧信号と第1の基準電圧信号を比較して誤差電圧を出力する誤差増幅器と、前記第1の電圧信号の電圧値を所定のシフト電圧値だけレベルシフトさせて第2の基準電圧信号を出力するレベルシフト回路と、前記第2の基準電圧信号と前記抵抗回路からの前記第2の電圧信号とを比較して、前記ラッチ回路のオフトリガ信号を発生させる比較器とを有する制御回路、
を備え、前記レベルシフト回路では、前記シフト電圧値を前記誤差電圧の大きさに対応して変化させるようにしたことを特徴とする電流モード制御DC−DCコンバータ。 - 前記レベルシフト回路は、定電流源と、前記定電流源からの電流が流れる抵抗回路とを含み、
前記抵抗回路に流れる電流の最大電流値に応じて前記シフト電圧値の上限を規制するようにしたことを特徴とする請求項1記載の電流モード制御DC−DCコンバータ。 - さらに、前記定電流源に接続されて前記定電流源から前記抵抗回路に流れる電流の大きさを調整する調整用抵抗回路と、
前記調整用抵抗回路と直列に接続された第1のMOSトランジスタと、
前記抵抗回路と前記定電流源との間を接続する第2のMOSトランジスタとを備え、
前記誤差電圧および前記第2の基準電圧信号をそれぞれ前記第1、第2のMOSトランジスタのゲート信号とするようにしたことを特徴とする請求項2記載の電流モード制御DC−DCコンバータ。 - メインスイッチ、入力直流電圧からのエネルギが蓄積されるインダクタンス、および前記メインスイッチに流れる電流値に応じた大きさで第1、第2の電圧信号を生成する抵抗回路を有し、負荷に直流の出力電圧を供給する電流モード制御DC−DCコンバータの制御回路において、
前記メインスイッチのオンオフタイミングを決定するラッチ回路と、
前記出力電圧に応じた帰還電圧信号と第1の基準電圧信号を比較して誤差電圧を出力する誤差増幅器と、
前記第1の電圧信号の電圧値を所定のシフト電圧値だけレベルシフトさせて第2の基準電圧信号を出力するレベルシフト回路と、
前記第2の基準電圧信号と前記抵抗回路からの前記第2の電圧信号とを比較して、前記ラッチ回路のオフトリガ信号を発生させる比較器と、
を備え、前記レベルシフト回路では、前記シフト電圧値を前記誤差電圧の大きさに対応して変化させるようにしたことを特徴とする電流モード制御DC−DCコンバータの制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010131670A JP5556399B2 (ja) | 2010-06-09 | 2010-06-09 | 電流モード制御dc−dcコンバータおよびその制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010131670A JP5556399B2 (ja) | 2010-06-09 | 2010-06-09 | 電流モード制御dc−dcコンバータおよびその制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011259607A true JP2011259607A (ja) | 2011-12-22 |
JP5556399B2 JP5556399B2 (ja) | 2014-07-23 |
Family
ID=45475155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010131670A Active JP5556399B2 (ja) | 2010-06-09 | 2010-06-09 | 電流モード制御dc−dcコンバータおよびその制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5556399B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013080983A1 (ja) | 2011-11-28 | 2013-06-06 | 京セラ株式会社 | 電力制御装置、電力制御システム及び電力制御方法 |
CN113839556A (zh) * | 2020-06-24 | 2021-12-24 | 圣邦微电子(北京)股份有限公司 | Dc-dc变换器及其控制电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993912A (ja) * | 1995-09-20 | 1997-04-04 | Sharp Corp | 半導体集積回路 |
JP2000165210A (ja) * | 1998-05-15 | 2000-06-16 | Fairchild Korea Semiconductor Ltd | 逆のこぎり波を利用した力率補正回路 |
JP2007159319A (ja) * | 2005-12-07 | 2007-06-21 | Fujitsu Ltd | Dc−dcコンバータの制御回路および制御方法 |
JP2010114993A (ja) * | 2008-11-06 | 2010-05-20 | Fuji Electric Systems Co Ltd | 力率改善回路の制御方式 |
-
2010
- 2010-06-09 JP JP2010131670A patent/JP5556399B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993912A (ja) * | 1995-09-20 | 1997-04-04 | Sharp Corp | 半導体集積回路 |
JP2000165210A (ja) * | 1998-05-15 | 2000-06-16 | Fairchild Korea Semiconductor Ltd | 逆のこぎり波を利用した力率補正回路 |
JP2007159319A (ja) * | 2005-12-07 | 2007-06-21 | Fujitsu Ltd | Dc−dcコンバータの制御回路および制御方法 |
JP2010114993A (ja) * | 2008-11-06 | 2010-05-20 | Fuji Electric Systems Co Ltd | 力率改善回路の制御方式 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013080983A1 (ja) | 2011-11-28 | 2013-06-06 | 京セラ株式会社 | 電力制御装置、電力制御システム及び電力制御方法 |
CN113839556A (zh) * | 2020-06-24 | 2021-12-24 | 圣邦微电子(北京)股份有限公司 | Dc-dc变换器及其控制电路 |
CN113839556B (zh) * | 2020-06-24 | 2023-08-22 | 圣邦微电子(北京)股份有限公司 | Dc-dc变换器及其控制电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5556399B2 (ja) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7348765B2 (en) | DC-DC converter capable of performing for wide and dynamic voltage range | |
US8446133B2 (en) | Methods and control circuits for controlling buck-boost converting circuit to generate regulated output voltage under reduced average inductor current | |
CN102742135B (zh) | 升降压dc-dc转换器以及开关控制电路 | |
JP5274527B2 (ja) | Dc−dcコンバータ | |
KR101198852B1 (ko) | 디지털 제어 방식을 이용한 ldo 레귤레이터 | |
US8860391B2 (en) | DC-DC converter, and power supply circuit having DC-DC converter | |
JP2009219179A (ja) | 電流モード制御型スイッチングレギュレータ | |
US20120242300A1 (en) | Dc-dc converter control apparatus and dc-dc converter | |
KR20070094486A (ko) | 비절연 강압형 dc-dc 컨버터 | |
KR20090028498A (ko) | 스위칭 레귤레이터 및 그 제어 방법 | |
JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたdc−dcコンバータ | |
JP2010239832A (ja) | 電流制限回路 | |
US7859242B2 (en) | DC-DC Converter | |
KR101774601B1 (ko) | 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터 | |
JP5556399B2 (ja) | 電流モード制御dc−dcコンバータおよびその制御回路 | |
JP2013055795A (ja) | Dc−dcコンバータ回路の制御回路及びdc−dcコンバータ回路 | |
KR102506229B1 (ko) | 스위칭 레귤레이터 | |
JP2012032940A (ja) | 電源制御回路 | |
JP2012016241A (ja) | Dc−dcコンバータおよびそれを用いた電子機器 | |
JP2012034472A (ja) | 電源制御回路、電源回路 | |
JP2005328585A (ja) | 電流モード降圧型スイッチングレギュレータの過電流制限回路 | |
JP2014057421A (ja) | Dc−dcコンバータ | |
JP2014107891A (ja) | Dc−dcコンバータ | |
JP5104284B2 (ja) | スイッチング電源の制御回路および該制御回路を用いるスイッチング電源 | |
JP5591975B1 (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5556399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |