JP2011247610A - インピーダンス検出回路およびインピーダンス検出方法 - Google Patents

インピーダンス検出回路およびインピーダンス検出方法 Download PDF

Info

Publication number
JP2011247610A
JP2011247610A JP2010118072A JP2010118072A JP2011247610A JP 2011247610 A JP2011247610 A JP 2011247610A JP 2010118072 A JP2010118072 A JP 2010118072A JP 2010118072 A JP2010118072 A JP 2010118072A JP 2011247610 A JP2011247610 A JP 2011247610A
Authority
JP
Japan
Prior art keywords
signal
operational amplifier
inverting input
input terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010118072A
Other languages
English (en)
Other versions
JP5502597B2 (ja
Inventor
Hiroaki Shirai
宏明 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010118072A priority Critical patent/JP5502597B2/ja
Priority to US13/067,091 priority patent/US8633714B2/en
Publication of JP2011247610A publication Critical patent/JP2011247610A/ja
Application granted granted Critical
Publication of JP5502597B2 publication Critical patent/JP5502597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

【課題】簡単な調整で寄生容量の影響を除去することができるインピーダンス検出回路およびインピーダンス検出方法を提供することである。
【解決手段】本発明にかかるインピーダンス検出回路は、検出回路10、補正回路20、減算回路30、および交流信号発生器40を有する。検出回路10は、被測定容量Csが一端に接続される信号線50の他端と接続された反転入力端子、信号線50の少なくとも一部を覆うシールド線51および交流信号発生器40の出力と接続された非反転入力端子、および出力端子を備える演算増幅器AMP1と、演算増幅器AMP1の出力端子と反転入力端子との間に接続された帰還抵抗R2と、を有する。補正回路20は、抵抗R3および可変容量Cvを備え、可変容量Cvの容量値を調整することで演算増幅器AMP1から出力された検出信号S7を補正する。
【選択図】図2

Description

本発明はインピーダンス検出回路およびインピーダンス検出方法に関し、特に寄生容量の影響を除去することができるインピーダンス検出回路およびインピーダンス検出方法に関する。
近年、電子機器等のシステムの高度化に伴い、容量センサーなどインピーダンスを検出する回路が広く使用されている。そのため、様々な箇所に搭載して使用できるように、小型で調整が簡単で、更に外部環境によらず正確にインピーダンスを検出することができるインピーダンス検出回路が望まれている。
図8は、特許文献1に開示されているインピーダンス検出回路を説明するための回路図である。図8に示す特許文献1にかかるインピーダンス検出回路は、被測定容量130の未知の静電容量Csを対応の(すなわち、Csに比例する)電圧に変換するように動作する。図8において、インピーダンス検出回路は、検出回路131と位相補償回路132と振幅補償回路133と減算回路134と交流信号発生器135とから構成される。
検出回路131は被測定容量130の容量Csを検出するための回路である。検出回路131は、電圧利得が閉ループ利得よりも極めて大きく、ほぼ無限大であるように見える演算増幅器141を有する。演算増幅器141の出力端子と反転入力端子(−)との間には帰還抵抗142が接続され、演算増幅器141に負帰還がかけられる。演算増幅器141の非反転入力端子(+)には交流信号発生器135から出力される駆動信号が印加される。演算増幅器141の反転入力端子(−)には、一端が被測定容量130の一方の電極と接続された信号線143の他端が接続される。被測定容量130の他方の電極は、接地されるか、一定の直流バイアスVhが印加されるか、または非接地である。
外部からのノイズ等の不要信号が信号線143に誘導されるのを防止するために、信号線143の周囲はシールド線144によって包囲される。シールド線144は接地されず、演算増幅器141の非反転入力端子(+)と接続される。
なお、図8の符号Cpは信号線143のシールドされていない部分、すなわち信号線が露出されている部分に生じる寄生容量であり、これを介して周囲の交流信号が反転入力端子(−)に印加される可能性がある。
演算増幅器141には帰還抵抗142を介して負帰還がかかっており、演算増幅器141はその電圧利得の方が閉ループ利得よりも極めて大きく、電圧利得はほぼ無限大であるように見えるので、演算増幅器141の両入力端子間はイマジナリショートの状態にある。すなわち、演算増幅器141の反転入力端子(−)と非反転入力端子(+)との間の電位差は実質的にゼロである。したがって、信号線143とシールド線144とは同じ電位(いわゆる電圧)にあるので、信号線143とシールド線144との間に生じる浮遊容量(寄生容量)をキャンセルすることができる。このことは信号線143の長さに関係なく成立し、さらに信号線143の移動や折り曲げ等に関係なく成立する。
位相補償回路132は、交流信号発生器135から出力される駆動信号の位相を補償するための回路である。位相補償回路132は演算増幅器151を含み、演算増幅器151の出力端子と反転入力端子(−)との間には、抵抗値がRの帰還抵抗152が接続される。演算増幅器151の反転入力端子(−)には、交流信号発生器135から出力される駆動信号が抵抗値Rの抵抗153を介して供給される。また、この駆動信号は抵抗値Ri2の可変抵抗154を介して演算増幅器151の非反転入力端子(+)にも供給される。この非反転入力端子(+)は容量Cのコンデンサ155を介して接地される。
振幅補償回路133は、交流信号発生器135からの駆動信号の振幅を補償するための回路である。振幅補償回路133は、演算増幅器161を含み、演算増幅器161の出力端子と反転入力端子(−)との間には、抵抗値Rf3の帰還抵抗162が接続される。演算増幅器161の反転入力端子(−)には、抵抗値Ri3の抵抗163を介して位相補償回路の出力電圧、すなわち演算増幅器151の出力電圧Vが印加され、非反転入力端子(+)は接地される。さらに、演算増幅器161の出力Vは、抵抗値Ri1の抵抗145を介して演算増幅器141の反転入力端子(−)に供給される。更に付け加えると、静電容量Csと寄生容量Cpとによって発生する電流は、帰還抵抗142に向かって流れるが、このとき、付加されているCpの分の電流を打ち消すように、振幅補償回路133の出力から抵抗145を介して調整された電流が帰還抵抗142に流れ込んでいる。
減算回路134は、検出回路131の出力から交流信号発生器135の出力を引き去るための回路である。減算回路134は、演算増幅器171を含み、演算増幅器171の出力端子と反転入力端子(−)との間には、抵抗値がRの帰還抵抗172が接続される。演算増幅器171の反転入力端子(−)には、抵抗値Rの抵抗173を介して検出回路131の出力、すなわち演算増幅器141の出力Vが印加され、非反転入力端子(+)には、抵抗値Rの抵抗174を介して交流信号発生器135の出力が印加される。この非反転入力端子(+)には、抵抗値Rの抵抗175を介して直流バイアスVhが印加される。
交流信号発生器135から出力される駆動信号は、交流信号Vdvと直流バイアスVhとの和であるが、直流バイアスVhはゼロであってもよい。以下、図8に示すインピーダンス検出回路の動作を説明する。検出回路131の演算増幅器141の反転入力端子と被測定容量130を形成する電極の一方とを結ぶ信号線143はシールド線144によって包囲されてシールドされている。しかし、被測定容量130が接続されていないときであっても、このインピーダンス検出回路の出力、すなわち演算増幅器171の出力Voutの位相は、交流信号Vdvの位相から僅かではあるがシフトする。これは、信号線143のシールドされていない部分に生じる寄生容量Cpが残留するためである。
したがって、こうした位相シフトをキャンセルするために、交流信号Vdvの位相及び振幅を位相補償回路132及び振幅補償回路133でそれぞれ調整してから、調整後の信号すなわち演算増幅器161の出力Vを、抵抗145を介して検出回路131の演算増幅器141の反転入力端子に帰還させる。
この場合、交流信号Vdvの角周波数をωとすると、位相補償回路132の出力Vは下記のように表される。
Figure 2011247610
振幅補償回路133の出力Vは下記のように表される。
Figure 2011247610
検出回路131の出力Vは下記のように表される。
Figure 2011247610
減算回路134の出力Voutは下記のように表される。
Figure 2011247610
ここで、P及びQは下記のとおりである。
Figure 2011247610
Figure 2011247610
したがって、抵抗154の抵抗値Ri2及び抵抗163のRi3を寄生容量Cpに依存して調整することにより、P=0及びQ=0の条件を実現することができる。被測定容量130の静電容量Csを測定する際には、被測定容量130を接続する前に、これらの抵抗値Ri2及びRi3の調整を行う。この条件においては、抵抗154の抵抗値Ri2及び抵抗163のRi3は次の式を満たすよう調整される。
Figure 2011247610
Figure 2011247610
その結果、減算回路34の出力Voutは次のようになる。
Figure 2011247610
この式(9)は、減算回路134の出力Voutの振幅が、寄生容量Cpに影響されることなく、被測定容量130の静電容量Csに比例することを示している。
以上で説明したように、図8に示すインピーダンス検出回路においては、2つの可変抵抗の値を調整することにより、寄生容量Cpに影響されず且つ被測定容量130の静電容量Csに比例する値を持つ出力信号を得ることができる。
特開2002−350477号公報
図8に示した特許文献1に開示されているインピーダンス検出回路では、寄生容量の影響により検出回路131の演算増幅器141の反転入力端子に入力される信号の位相が、演算増幅器141の非反転入力端子に入力される原信号に対して遅れる。このため、図8に示したインピーダンス検出回路では、位相補償回路132と振幅補償回路133を用いて、非反転入力端子に入力される原信号の位相と振幅を調整している。つまり、位相補償回路132と振幅補償回路133を用いて調整した後の信号(演算増幅器161の出力)を検出回路131の演算増幅器141の反転入力端子に帰還させることで位相遅れを打ち消し、寄生容量の影響を除去している。
このとき、図8に示したインピーダンス検出回路では、位相補償回路132の可変抵抗154と振幅補償回路133の可変抵抗162の2つを調整する必要があり、調整が煩雑になるという問題がある。
本発明にかかるインピーダンス検出回路は、交流信号を発生する交流信号発生器と、 被測定容量が一端に接続される信号線の他端と接続された反転入力端子、前記信号線の少なくとも一部を覆うシールド線および前記交流信号発生器の出力と接続された非反転入力端子、および出力端子を備える第1の演算増幅器と、当該第1の演算増幅器の前記出力端子と前記反転入力端子との間に接続された第1の帰還抵抗と、を有する検出回路と、一端が前記第1の演算増幅器の出力端子と接続され、他端が第1のノードと接続された第1の抵抗と、一端が前記第1のノードと電気的に接続された可変容量とを備えると共に、前記可変容量の容量値を調整することで前記第1の演算増幅器から出力された検出信号を補正し、補正後の検出信号を前記第1のノードから出力する補正回路と、前記補正回路から出力された補正後の検出信号から前記第1の演算増幅器の反転入力端子に入力される信号を減算する減算回路と、を有する。
本発明にかかるインピーダンス検出回路では、第1の抵抗と可変容量とを備える補正回路を有し、この補正回路の可変容量のみを調整することで第1の演算増幅器から出力された検出信号を補正することができる。よって、補正回路の可変容量のみを調整することによって寄生容量の影響を除去することができるので、インピーダンス検出回路の調整が簡単になる。
本発明にかかるインピーダンス検出方法は、交流信号を発生する交流信号発生器と、 被測定容量が一端に接続される信号線の他端と接続された反転入力端子、前記信号線の少なくとも一部を覆うシールド線および前記交流信号発生器の出力と接続された非反転入力端子、および出力端子を備える第1の演算増幅器と、当該第1の演算増幅器の前記出力端子と前記反転入力端子との間に接続された第1の帰還抵抗と、を有する検出回路と、一端が前記第1の演算増幅器の出力端子と接続され、他端が第1のノードと接続された第1の抵抗と、一端が前記第1のノードと電気的に接続された可変容量とを備え、補正後の検出信号を前記第1のノードから出力する補正回路と、前記補正回路から出力された補正後の検出信号から前記第1の演算増幅器の反転入力端子に入力される信号を減算する減算回路と、を有するインピーダンス検出回路を用いて被測定容量のインピーダンスを検出するインピーダンス検出方法であって、前記補正回路の可変容量の容量値を調整することで、前記第1の演算増幅器から出力された検出信号の位相を遅らせると共に、当該検出信号の振幅を減衰させる。
本発明にかかるインピーダンス検出方法では、第1の抵抗と可変容量とを備える補正回路の可変容量のみを調整することで第1の演算増幅器から出力された検出信号を補正することができる。よって、補正回路の可変容量のみを調整することによって寄生容量の影響を除去することができるので、インピーダンス検出回路の調整が簡単になる。
本発明により簡単な調整で寄生容量の影響を除去することができるインピーダンス検出回路およびインピーダンス検出方法を提供することができる。
実施の形態1にかかるインピーダンス検出回路を示すブロック図である。 実施の形態1にかかるインピーダンス検出回路を示す回路図である。 実施の形態1にかかるインピーダンス検出回路を示す回路図である。 実施の形態2にかかるインピーダンス検出回路を示すブロック図である。 実施の形態2にかかるインピーダンス検出回路を示す回路図である。 実施の形態3にかかるインピーダンス検出回路を示す回路図である。 実施の形態4にかかるインピーダンス検出回路を示す回路図である。 特許文献1に開示されているインピーダンス検出回路を示す回路図である。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本実施の形態にかかるインピーダンス検出回路(インピーダンス−電圧変換回路)を示すブロック図である。本実施の形態にかかるインピーダンス検出回路は、インピーダンスの値に比例した電圧を出力VOUTとして得ることができる回路である。図1に示すインピーダンス検出回路は、検出回路10、補正回路20、減算回路30、および交流信号発生回路40を有する。また、図2は本実施の形態にかかるインピーダンス検出回路の具体的な構成を示す回路図である。以下、図1、図2を用いてインピーダンス検出回路の各構成について詳細に説明する。
交流信号発生器40は、交流信号である正弦波信号S1を生成し出力する。交流信号発生器40から出力される正弦波信号S1は、交流信号成分Vdvと交流信号振幅の中点電位Vcとの合成信号である。
検出回路10は、反転入力端子(−)、非反転入力端子(+)、および出力端子を備える演算増幅器AMP1(第1の演算増幅器)と、帰還抵抗R2(第1の帰還抵抗)とを含む。演算増幅器AMP1の出力端子と反転入力端子(−)との間には帰還抵抗R2が接続される。そして、演算増幅器AMP1の反転入力端子(−)には信号線50を介して被測定容量Csが接続される。また、演算増幅器AMP1の非反転入力端子(+)は、交流信号発生器40の出力と接続されており、非反転入力端子(+)には正弦波信号S1が供給される。
被測定容量Csの一方の電極は信号線50に接続され、他方の電極は直流バイアス電位Vhに接続される。ここで、直流バイアス電位Vhは、接地電位、特定のDC電圧、またはHiZ状態である。信号線50の少なくとも一部は、外部からのノイズの影響を防ぐためにシールド線51で覆われている。シールド線51は、交流信号発生器40の出力および演算増幅器AMP1の非反転入力端子(+)と接続されている。
演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)の両端子間はイマジナリショートの状態にある。よって、演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)との間の電位差は実質的にゼロとなり、信号線50にも交流信号発生器40からの正弦波信号S1に対応する信号が流れる。このとき、シールド線51が直流電位にバイアスされていると、信号線50とシールド線51との間に寄生容量が発生する。しかし、本実施の形態では、シールド線51も交流信号発生器40の出力と接続されており、シールド線51には正弦波信号S1が供給されるので、信号線50とシールド線51との間には寄生容量は発生しない。
通常、信号線50が長くなると信号線50に寄生する容量も大きくなる。しかし、本実施の形態のように、信号線50がシールド線51に覆われている場合は、上記理由により信号線50とシールド線51との間に寄生容量が発生しないので、信号線50の長さに起因する寄生容量は無視することができる。一方、信号線50の一部にはシールド51が設けられていない露出されている部分が存在する。この信号線50が露出されている部分には寄生容量Cpが発生する。
補正回路20は、検出回路10で検出される容量の中から寄生容量Cpの影響を取り除くための回路である。補正回路20は、抵抗R3(第1の抵抗)と可変容量Cvとを含む。抵抗R3の一端は演算増幅器AMP1の出力端子と接続され、他端はノード25(第1のノード)と接続されている。可変容量Cvの一端はノード25と接続され、他端は接地電位に接続されている。つまり、補正回路20は抵抗R3の一端において検出回路10の演算増幅器AMP1から出力された検出信号S7を入力する。また、補正回路20は抵抗R3の他端と可変容量Cvの一端とが接続されるノード25から補正後の検出信号S6を出力する。
減算回路30は、補正回路20から出力された補正後の検出信号S6から、検出回路10の演算増幅器AMP1の反転入力端子(−)に入力される信号(負帰還検出信号)S5を減算した信号VOUTを出力する。
図2に示すように、例えば減算回路30は演算増幅器AMP2(第4の演算増幅器)と4個の抵抗R8〜R11とを含み構成される。演算増幅器AMP2の出力端子と反転入力端子(−)との間には帰還抵抗R11(第2の帰還抵抗)が接続される。また、演算増幅器AMP2の非反転入力端子(+)には、補正回路20からの出力信号である補正後の検出信号S6が抵抗R8(第6の抵抗)を介して供給される。演算増幅器AMP2の反転入力端子(−)には、検出回路10からの出力信号である負帰還検出信号S5が抵抗R9(第7の抵抗)を介して供給される。また、演算増幅器AMP2の非反転入力端子(+)と交流信号振幅の中点電位Vcと同じ電位との間に抵抗R10(第8の抵抗)が接続されている。なお、減算回路30には入力信号である負帰還検出信号S5を供給する代わりに、正弦波信号S1を供給してもよい。
次に、本実施の形態にかかるインピーダンス検出回路の動作について説明する。
交流信号発生器40は、交流信号である正弦波信号S1を生成し出力する。交流信号発生器40から出力される正弦波信号S1は、交流信号成分Vdvと交流信号振幅の中点電位Vcとの合成信号である。すなわち、正弦波信号S1は、交流信号振幅の中点電位VcのDC電圧レベルを中心に交流信号成分Vdvが振動している信号である。本実施の形態にかかわるインピーダンス検出回路では、DC電圧レベルでは被測定容量Csに充放電電流が流れないので容量値を検出することができない。よって、正弦波信号S1は交流信号成分Vdvだけ考慮すればよい。以下では、交流信号Vdvの角周波数をωとしてインピーダンス検出回路の動作について説明する。
なお、図2には各ノード電位V4〜V9を示している。ノード電位V4は、検出回路10の演算増幅器AMP1の非反転入力端子(+)の電位を示している。ノード電位V5はノード15の電位、つまり演算増幅器AMP1の反転入力端子(−)の電位を示している。ノード電位V6は、演算増幅器AMP1の出力端子の電位を示している。ノード電位V7はノード25の電位、つまり補正回路20の抵抗R3と可変容量Cvの接続交点の電位を示している。ノード電位V8は、減算回路30の演算増幅器AMP2の非反転入力端子(+)の電位を示している。ノード電位V9は、演算増幅器AMP2の反転入力端子(−)の電位を示している。
また、図3は、本実施の形態にかかるインピーダンス検出回路の動作を説明するための回路図である。図2と図3の異なる点は、図3の回路図では電流の流れi1〜i6を追加し、減算回路30の抵抗R8〜R11を全て同一の抵抗値を持つ抵抗R8に置き換え、交流信号振幅の中点電位Vcを接地電位とした点である。以下では、図3を用いて本実施の形態にかかるインピーダンス検出回路の動作について説明する。ここで、被測定容量Csの直流バイアス電位Vhは接地電位とする。
図3に示すインピーダンス検出回路の検出回路10において、演算増幅器AMP1の出力端子と反転入力端子(−)は帰還抵抗R2を介して閉ループで閉じられているので、演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)はイマジナリショート状態にある。よって、演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)との間の電位差は実質的にゼロとなり、信号線50にも交流信号発生器40からの正弦波信号S1に対応する信号が流れる。したがって、被測定容量Csと寄生容量Cpに交流信号成分Vdvが印加されることになる。被測定容量Csと寄生容量Cpの合成インピーダンスをRspとし、被測定容量Csと寄生容量Cpで消費される電流を電流i1とすると、ノード電位V5は以下の式(10)で表される。
Figure 2011247610
帰還抵抗R2の両端の電位はノード電位V6とノード電位V5であるので、帰還抵抗R2に流れる電流を電流i2とすると、オームの法則より以下の式(11)が導き出される。
Figure 2011247610
補正回路20の可変容量CvのインピーダンスをRvとし、可変容量Cvで消費される電流を電流i4とすると、ノード電位V7は以下の式(12)で表される。
Figure 2011247610
抵抗R3の両端の電位はノード電位V6とノード電位V7であるので、抵抗R3に流れる電流を電流i5とすると、オームの法則より以下の式(13)で表される。
Figure 2011247610
減算回路30の交流信号振幅の中点電位Vc端子と、補正回路20のノード25(ノード電位V7)との間にある2つの抵抗R8に流れる電流をi6とすると、交流信号振幅の中点電位Vc端子は接地電位なので、ノード電位V7は以下の式(14)で表される。
Figure 2011247610
減算回路30の演算増幅器AMP2の出力端子(VOUT)と検出回路10のノード15(ノード電位V5)との間にある2つの抵抗R8に流れる電流をi3とすると、ノード電位V5と検出信号VOUTの電位差はオームの法則より以下の式(15)で表される。
Figure 2011247610
そして、検出回路10のノード15と補正回路20のノード25に対して、それぞれキルヒホッフの第一法則を適用すると、ノード15では以下の式(16)の関係式が成り立ち、ノード25では以下の式(17)の関係式が成り立つ。
Figure 2011247610
Figure 2011247610
減算回路30の演算増幅器AMP2の非反転入力端子(+)のノード電位V8は、以下の式(18)で表される。
Figure 2011247610
減算回路30の演算増幅器AMP2の反転入力端子(−)のノード電位V9は、以下の式(19)で表される。
Figure 2011247610
また、演算増幅器AMP2の出力端子と反転入力端子(−)は抵抗R8を介して閉ループで閉じられているので、演算増幅器AMP2の反転入力端子(−)と非反転入力端子(+)はイマジナリショート状態にある。よって、演算増幅器AMP2の反転入力端子(−)と非反転入力端子(+)との間の電位差は実質的にゼロである。したがって、ノード電位V8とノード電位V9は等しいので以下の式(20)の関係が成り立つ。
Figure 2011247610
式(17)に、式(12)と式(14)を代入すると、以下の式(21)が成り立つ。
Figure 2011247610
式(13)に、式(11)と式(21)を代入すると、以下の式(22)が成り立つ。
Figure 2011247610
式(14)と式(20)とから、電流i3は以下の式(23)のように表すことができる。
Figure 2011247610
式(16)に式(10)と式(23)代入すると、以下の式(24)が成り立つ。
Figure 2011247610
式(22)に式(24)を代入して、ノード電位V7を導き出すと以下の式(25)で表される。
Figure 2011247610
減算回路30の出力信号VOUTは、ノード電位V7からノード電位V5を減算した信号であるので、出力信号VOUTは以下の式(26)で表される。
Figure 2011247610
交流信号Vdvの各周波数をωとすると、被測定容量Csと寄生用容量Cpの合成インピーダンスRspは以下の式(27)で表される。
Figure 2011247610
また、可変容量CvのインピーダンスRvは以下の式(28)で表される。
Figure 2011247610
また、交流信号発生器40から正弦波信号S1、つまり交流信号Vdvが出力され、検出回路10の演算増幅器AMP1の非反転入力端子(+)に供給される。演算増幅器AMP1の出力端子と反転入力端子(−)は帰還抵抗R2を介して閉ループで閉じられているので、演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)はイマジナリショート状態にある。よって、ノード15(ノード電位V5)にも交流信号Vdvが印加されるので、ノード電位V5は交流信号Vdvと等しくなる。したがって、式(26)のノード電位V5を交流信号Vdvに置き換え、さらに、式(26)に式(27)と式(28)を代入すると、出力信号VOUTは以下の式(29)のようになる。
Figure 2011247610
また、検出回路10の帰還抵抗R2と抵抗R3を同じ値にして、可変容量Cvを寄生容量Cpと同じ値に調整すれば、出力信号VOUTは以下の式(30)のようになる。
Figure 2011247610
式(30)では、寄生容量Cpを含む項が分母に含まれるので、出力信号VOUTは寄生容量Cpの影響を受ける。しかし、被測定容量Csが大きい場合は出力信号VOUTが被測定容量Csに比例するので、本実施の形態にかかるインピーダンス検出回路は、本発明の目的である被測定容量に比例した電圧を得ることができるインピーダンス検出回路となる。
また、本実施の形態にかかるインピーダンス検出回路を使用する際は、最初に被測定容量Csを信号線50に接続しない状態、つまり寄生容量Cpの影響だけを受けている状態で検出回路10を動作させる。そして、この状態で補正回路20の可変容量Cvを調整して、ノード25の電位(ノード電位V7)とノード15の電位(ノード電位V5)を等しくする。ノード電位V7とノード電位V5が等しいか否かは、減算回路30の出力信号VOUTをモニターすることで判断することができる。
すなわち、出力信号VOUTとして、交流信号成分を含まない信号、つまりDC電圧レベルである交流信号振幅の中点電位Vcが出力されていれば、ノード電位V7とノード電位V5が等しいと判断することができる。このようにして補正回路20の可変容量Cvを調整し、その後、信号線50に被測定容量Csを接続し測定を行なえば、寄生容量Cpの影響を受けずに正確に測定することができる。なお、本実施の形態にかかるインピーダンス検出回路は、容量値の検出だけではなく抵抗値の検出も可能である。
以上で説明した本実施の形態にかかるインピーダンス検出回路では、検出回路10の演算増幅器AMP1の出力端子と反転入力端子(−)との間に帰還抵抗R2が接続され、閉ループが形成されている。また、非測定容量Csや寄生容量Cpが演算増幅器AMP1の反転入力端子(−)に接続されている。
ここで、演算増幅器AMP1の検出信号S7は、帰還抵抗R2を通過して演算増幅器AMP1の反転入力端子(−)に供給される。また、反転入力端子(−)には被測定容量Csや寄生容量Cpが接続されている。よって、演算増幅器AMP1の反転入力端子(−)に入力される信号は演算増幅器AMP1の非反転入力端子(+)に入力される原信号に対して位相が遅れる。
しかし、演算増幅器AMP1は閉ループを形成しているので、演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)はイマジナリショート状態にある。よって、演算増幅器AMP1は、反転入力端子(−)の位相と原信号の位相とが同じになるように動作する。つまり、演算増幅器AMP1の検出信号S7の位相を原信号の位相に対して進めることで、演算増幅器AMP1の反転入力端子(−)に入力される信号の位相と非反転入力端子(+)に入力される原信号の位相を同相とすることができる。
一方、被測定容量Csや寄生容量Cpをインピーダンスとして見ると、被測定容量Csおよび寄生容量Cpのインピーダンスと帰還抵抗R2との比により演算増幅器AMP1から出力された検出信号S7の振幅が増加する。よって、寄生容量Cpの影響により、検出回路10の演算増幅器AMP1から出力される検出信号S7は、原信号に対して位相が進み、さらに振幅が増加する。
そこで、本実施の形態にかかるインピーダンス検出回路では、補正回路20を用いて演算増幅器AMP1の検出信号S7の位相を遅らせると共に、検出信号S7の振幅を減衰させている。すなわち、補正回路20は、演算増幅器AMP1の検出信号S7の位相を信号線50に生じた寄生容量Cpの容量値に応じて進んだ分だけ遅らせると共に、演算増幅器AMP1の検出信号S7の振幅を信号線50に生じた寄生容量Cpの容量値に応じて増加した分だけ減衰させている。
具体的には、補正回路20では抵抗R3と可変容量Cvを用いて、検出回路10の演算増幅器AMP1から出力された検出信号S7に対して寄生容量Cpの影響分だけ位相を遅らせて、さらに振幅を減衰させた信号を生成している。
そして、減算回路30で、補正回路20から出力された補正後の検出信号S6から、検出回路10から出力された負帰還検出信号S5を減算することで、被測定容量Csの容量値に応じた出力電圧VOUTを得ることができる。
以上で説明したように、本実施の形態にかかるインピーダンス検出回路は、補正回路20の可変容量Cvのみを調整することによって寄生容量の影響を除去することができると共に、被測定容量Csの静電容量に比例した信号を出力することができる。
すなわち、特許文献1に開示されているインピーダンス検出回路では、寄生容量の影響を除去するために2箇所の可変抵抗を調整する必要があった。特許文献1に開示されているインピーダンス検出回路では、寄生容量の影響により検出回路131の演算増幅器141の反転入力端子に入力される信号の位相が、検出回路131の演算増幅器141の非反転入力端子に入力される信号(原信号)に対して遅れる。このため、図8に示したインピーダンス検出回路では、非反転入力端子に入力される信号(原信号)に対して進んだ位相をもつ信号を生成し、この信号を検出回路131の演算増幅器141の反転入力端子に帰還させることで位相遅れを打ち消し、寄生容量の影響を除去している。
検出回路131では寄生容量の影響により0〜90度の範囲で位相遅れが発生する。よって、位相遅れを打ち消すためには0〜90度位相が進んだ信号を生成する必要がある。しかし、現実的には位相が進んだ信号を生成することはできない。ここで、検出回路131の演算増幅器141の非反転入力端子に入力される原信号は交流信号である。したがって、位相が270〜360度遅れた信号は、0〜90度位相が進んだ信号と同じである。
しかし、1つの演算増幅器では0〜180度の範囲の位相遅れを有する信号しか生成することができない。そこで、図8に示したインピーダンス検出回路では270〜360度の範囲の位相遅れを有する信号を生成するために、位相補償回路132の演算増幅器151で位相を90〜180度の範囲で遅らせ、振幅補償回路133の演算増幅器161で出力を反転(位相を180度遅らせる)させて、270〜360度の位相遅れを有する信号を生成している。
また、寄生容量の大きさにより発生する位相遅れが異なるので、図8に示したインピーダンス検出回路の位相補償回路132では任意の寄生容量の大きさに対応出来ように可変抵抗154を用いて、0〜180度の範囲内で任意の位相遅れの信号を生成できるようにしている。また、位相補償回路132で用いている抵抗152、抵抗153の抵抗値が同じなら、位相補償回路132の出力信号の振幅と演算増幅器151の反転入力端子に入力される信号(原信号)の振幅は同一である。
しかし、実際は製造ばらつきなどにより抵抗152の値と抵抗153の値はばらつく。つまり、位相補償回路132の出力信号の振幅は演算増幅器151の反転入力端子に入力される信号(原信号)の振幅に対して、減衰または増幅される。
そこで、特許文献1に開示されているインピーダンス検出回路では、振幅が減衰または増幅された信号を元に戻せるように、振幅補償回路133の可変抵抗162を調整して、任意に振幅が調整出来るようにしている。
このように、特許文献1に開示されているインピーダンス検出回路では、可変抵抗2箇所の調整が必要であった。
これに対して本実施の形態にかかるインピーダンス検出回路では、補正回路20の可変容量Cvのみを調整することによって、被測定容量Csの静電容量に比例した信号を出力することができる。よって、本発明により簡単な調整で寄生容量の影響を除去することができるインピーダンス検出回路およびインピーダンス検出方法を提供することができる。
また、特許文献1にかかるインピーダンス検出回路では、寄生容量の影響を取り除く為に、位相補償回路132と振幅補償回路133で合計2個の演算増幅器を使用していた。しかし、本実施の形態にかかるインピーダンス検出回路では、寄生容量の影響を取り除くための補正回路20に演算増幅器を使用せず、抵抗と容量だけで構成することができるため回路規模を小さくすることができる。
また、本実施の形態にかかるインピーダンス検出回路では補正回路20に演算増幅器を使用していないので、消費電力も低減することができる。さらに、補正回路20において使用される素子数が少ないので、補正回路を安価に作製することができる。また、調整箇所が1箇所なので製品出荷時の試験コストも削減でき、また調整時間を短くすることができる。
実施の形態2
次に、本発明の実施の形態2について説明する。図4は、本実施の形態にかかるインピーダンス検出回路(インピーダンス−電圧変換回路)を示すブロック図である。本実施の形態にかかるインピーダンス検出回路は、補正回路20から出力された補正後の検出信号S6および検出回路10から出力された負帰還検出信号S5を、バッファ回路60を介して減算回路30に供給している点が、実施の形態1にかかるインピーダンス検出回路と異なる。これ以外は、実施の形態1にかかるインピーダンス検出回路と同様であるので重複した説明は省略する。
図5は、本実施の形態にかかるインピーダンス検出回路を示す回路図である。図5では、図4に示したバッファ回路60の具体的な回路構成を示している。
バッファ回路60は、演算増幅器AMP3(第2の演算増幅器)と演算増幅器AMP4(第3の演算増幅器)とを含み構成される。演算増幅器AMP3と演算増幅器AMP4は共に、出力端子と反転入力端子(−)とが接続された、いわゆるボルテージフォロワ構成となっている。
演算増幅器AMP3の非反転入力端子(+)には、補正回路20から出力された補正後の検出信号S6が供給される。また、演算増幅器AMP3の出力信号はバッファ後の補正検出信号S8となり、減算回路30に供給される。
演算増幅器AMP4の非反転入力端子(+)には、検出回路10から出力された負帰還検出信号S5が供給される。また、演算増幅器AMP4の出力信号はバッファ後の負帰還検出信号S9となり、減算回路30に供給される。
本実施の形態にかかるインピーダンス検出回路においてバッファ回路60を追加した理由は、実施の形態1の回路構成では式(30)で示したように減算回路30の抵抗R8、R9の影響により出力信号VOUTの振幅が減衰してしまう場合があるからである。
よって、本実施の形態にかかるインピーダンス検出回路のように、バッファ回路60を減算回路30の手前に挿入することで、減算回路30の抵抗R8〜R11の影響を除去することができる。
次に、本実施の形態にかかるインピーダンス検出回路の動作について説明する。
本実施の形態においても、交流信号発生器40は交流信号である正弦波信号S1を生成し出力する。交流信号発生器40から出力される正弦波信号S1は、交流信号成分Vdvと交流信号振幅の中点電位Vcとの合成信号である。すなわち、正弦波信号S1は、交流信号振幅の中点電位VcのDC電圧レベルを中心に交流信号成分Vdvが振動している信号である。本実施の形態にかかるインピーダンス検出回路では、DC電圧レベルでは被測定容量Csに充放電電流が流れないので容量値を検出することができない。よって、正弦波信号S1は交流信号成分Vdvだけ考慮すればよい。以下では、交流信号Vdvの角周波数をωとしてインピーダンス検出回路の動作について説明する。
図5に示すインピーダンス検出回路の検出回路10において、演算増幅器AMP1の出力端子と反転入力端子(−)は帰還抵抗R2を介して閉ループで閉じられているので、演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)はイマジナリショート状態にある。よって、演算増幅器AMP1の反転入力端子(−)と非反転入力端子(+)との間の電位差は実質的にゼロとなり、信号線50にも交流信号発生器40からの正弦波信号S1に対応する信号が流れる。したがって、被測定容量Csと寄生容量Cpに交流信号成分Vdvが印加されることになる。被測定容量Csと寄生容量Cpの合成インピーダンスをRspとすると、合成インピーダンスRspは式(27)のように表される。
そして、被測定容量Csと寄生容量Cpとで消費される電流を電流i1とすると、ノード15の電圧V5は以下の式(31)で表される。
Figure 2011247610
式(31)を電流i1の式で表すと以下の式(32)のようになる。
Figure 2011247610
また、帰還抵抗R2に電流i1が流れ、帰還抵抗R2の両端のノード電位はノード電位V6およびノード電位V5であるので、オームの法則より以下の式(33)が成立する。
Figure 2011247610
式(33)をノード電位V6の式で表すと以下の式(34)のようになる。
Figure 2011247610
可変容量CvのインピーダンスをRvとすると、ノード25の電位V7は以下の式(35)で表すことができる。
Figure 2011247610
また、可変容量CvのインピーダンスRvは式(28)のように表すことができる。
式(35)に式(28)と式(34)を代入すると、ノード電位V7は以下の式(36)で表される。
Figure 2011247610
実際の減算回路30の出力電圧VOUTはノード電位V7からノード電位V5を減算し、交流信号振幅の中点電位Vcを足した値で表される。しかし、DC成分では容量を電圧に変換することができないのでDC成分を無視すると、出力電圧VOUTはノード電位V7からノード電位V5を減算した値となる。よって、出力電圧VOUTは以下の式(37)で表される。
Figure 2011247610
ここで、式(37)の点線で囲まれた部分に注目し、抵抗R2と抵抗R3を同じ値にして、可変容量Cvを寄生容量Cpと同じ値に調整して、ノード電位V5を交流信号成分Vdvに置き換えると、出力電圧VOUTは以下の式(38)で表すことができる。
Figure 2011247610
式(38)と実施の形態1で説明した式(30)を比べると、分母がR2/R8だけ小さくなっている。よって、本実施の形態では、出力電圧VOUTの振幅は実施の形態1の場合と比べて大きくなる。また、式(38)からもわかるように、バッファ回路60を減算回路30の手前に挿入することで、減算回路30の抵抗R8〜R11の影響を除去することができる。
そして、本実施の形態においても、寄生容量Cpを含む項が分母に含まれるので、出力信号VOUTは寄生容量Cpの影響を受ける。しかし、被測定容量Csが大きい場合は出力信号VOUTが被測定容量Csに比例するので、本実施の形態にかかるインピーダンス検出回路においても、本発明の目的である被測定容量に比例した電圧を得ることができるインピーダンス検出回路となる。
以上で説明したように、本実施の形態にかかるインピーダンス検出回路では、補正回路20から出力された補正後の検出信号S6および検出回路10から出力された負帰還検出信号S5を、バッファ回路60を介して減算回路30に供給している。これにより、出力電圧VOUTの振幅を実施の形態1の場合と比べて大きくすることができる。よって、
被測定容量の容量値が小さい場合であっても、出力電圧VOUTのレベルを大きくすることができるので、被測定容量の容量値をより正確に検出することができる。また、バッファ回路60を減算回路30の手前に挿入することで、減算回路30の抵抗R8〜R11の影響を除去することができる。
実施の形態3
次に、本発明の実施の形態3について説明する。図6は、本実施の形態にかかるインピーダンス検出回路(インピーダンス−電圧変換回路)を示すブロック図である。本実施の形態にかかるインピーダンス検出回路は、検出回路10のノード15と被測定容量Csとの間にフィルター回路70を挿入して信号線が受ける外的ノイズの影響を除去している点と、補正回路20のノード25と接続される補正用フィルター回路8を設けている点が、実施の形態1にかかるインピーダンス検出回路と異なる。これ以外は、実施の形態1にかかるインピーダンス検出回路と同様であるので重複した説明は省略する。
一般的に、被測定容量Csを測定する測定環境は様々であり、外部からのノイズの影響を受ける測定環境でも被測定容量Csを正しく測定しなければならない。本実施の形態では、このように外部からのノイズの影響がある場合においても被測定容量Csを測定することができるインピーダンス検出回路について説明する。
フィルター回路70は、容量C4(第1の容量)、容量C5(第2の容量)と抵抗R4(第2の抵抗)、抵抗R5(第3の抵抗)を含み構成される。容量C4は、一端が被測定容量Csの一端および抵抗R4の一端と接続され、他端が接地電位に接続されている。抵抗R4は、一端が被測定容量Csの一端および容量C4の一端と接続され、他端が容量C5の一端および抵抗R5の一端(第2のノード75)と接続されている。容量C5は、一端が抵抗R4の他端および抵抗R5の一端(ノード75)と接続され、他端が接地電位に接続されている。抵抗R5は、一端が抵抗R4の他端および容量C5の一端(ノード75)と接続され、他端がノード15と接続されている。
フィルター回路80は、容量C6(第3の容量)、可変容量C7、および抵抗R6(第4の抵抗)、抵抗R7(第5の抵抗)を含み構成される。容量C6は、一端が抵抗R6の一端(第3のノード85)と接続され、他端が接地電位に接続されている。抵抗R6は、一端が容量C6の一端(ノード85)と接続され、他端が可変容量C7の一端および抵抗R7の一端(第4のノード86)と接続されている。可変容量C7は、一端が抵抗R6の他端および抵抗R7の一端(ノード86)と接続され、他端が接地電位に接続されている。抵抗R7は、一端が抵抗R6の他端および可変容量C7の一端(ノード86)と接続され、他端がノード25と接続されている。
本実施の形態にかかるインピーダンス検出回路では、寄生容量Cpの影響は無視できるほど小さいと仮定し、寄生容量Cpの影響は受けないとする。
本実施の形態にかかるインピーダンス検出回路においても被測定容量Csを測定する電極や、シールド線51に覆われていない信号線50の部分は、ノイズの影響を受け易い。よって、外部からのノイズの影響を受ける測定環境でも被測定容量Csの容量値を正しく測定するために、検出回路10の演算増幅器AMP1の反転入力端子(−)と被測定容量Csとの間にフィルター回路70を挿入して測定する場合がある。
しかし、フィルター回路70を挿入すると、フィルター回路70のインピーダンスも被測定容量Csに加算されて測定されてしまう。よって、本実施の形態にかかるインピーダンス検出回路では、補正回路20のノード25にフィルター回路70と同様な構成の補正用フィルター回路80を接続することで、フィルター回路70のインピーダンスの影響を除去している。
なお、本実施の形態にかかるインピーダンス検出回路の動作等については、フィルター回路70の合成インピーダンスを、実施の形態1における寄生容量Cpのインピーダンスに置き換えることで説明することができるので、重複した説明は省略する。つまり、本実施の形態にかかるインピーダンス検出回路においても、可変容量C7を調整することで演算増幅器AMP1から出力された検出信号S7を補正することができる。
本実施の形態にかかるインピーダンス検出回路では、寄生容量Cpの影響だけではなく、外的ノイズを除去するために意図的に挿入されたフィルター回路などの影響(すなわち、信号線50に付加された検出対象以外のインピーダンス成分の全て)を、補正回路20を用いることで除去することができる。なお、本実施の形態においても、実施の形態1で説明したインピーダンス検出回路と同様の効果を得ることができる。
実施の形態4
次に、本発明の実施の形態4について説明する。図7は、本実施の形態にかかるインピーダンス検出回路(インピーダンス−電圧変換回路)を示すブロック図である。本実施の形態にかかるインピーダンス検出回路は、補正回路20から出力された補正後の検出信号S6および検出回路10から出力された負帰還検出信号S5を、バッファ回路60を介して減算回路30に供給している点、検出回路10のノード15と被測定容量Csとの間にフィルター回路70を挿入して信号線が受ける外的ノイズの影響を除去している点、および補正回路20のノード25と接続される補正用フィルター回路8を設けている点が実施の形態1にかかるインピーダンス検出回路と異なる。
すなわち、本実施の形態にかかるインピーダンス検出回路は実施の形態2にかかるインピーダンス検出回路および実施の形態3にかかるインピーダンス検出回路を組み合わせた構成である。本実施の形態にかかる各構成要素、動作、効果等は実施の形態1乃至3にかかるインピーダンス検出回路と同様であるので重複した説明は省略する。
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。
10 検出回路
15、25 ノード
20 補正回路
30 減算回路
40 交流信号発生器
50 信号線
51 シールド線
60 バッファ回路
70 フィルター回路
80 補正フィルター回路
AMP1〜AMP4 演算増幅器
R1〜R11 抵抗
V4〜V9 ノード電位
Cs 被測定容量
Cp 寄生容量
Cv 可変容量
S1 正弦波信号
S5 負帰還検出信号
S6 補正後の検出信号
S7 検出信号
S8 バッファ後の補正検出信号
S9 バッファ後の負帰還検出信号

Claims (12)

  1. 交流信号を発生する交流信号発生器と、
    被測定容量が一端に接続される信号線の他端と接続された反転入力端子、前記信号線の少なくとも一部を覆うシールド線および前記交流信号発生器の出力と接続された非反転入力端子、および出力端子を備える第1の演算増幅器と、当該第1の演算増幅器の前記出力端子と前記反転入力端子との間に接続された第1の帰還抵抗と、を有する検出回路と、
    一端が前記第1の演算増幅器の出力端子と接続され、他端が第1のノードと接続された第1の抵抗と、一端が前記第1のノードと電気的に接続された可変容量とを備えると共に、前記可変容量の容量値を調整することで前記第1の演算増幅器から出力された検出信号を補正し、補正後の検出信号を前記第1のノードから出力する補正回路と、
    前記補正回路から出力された補正後の検出信号から前記第1の演算増幅器の反転入力端子に入力される信号を減算する減算回路と、
    を有するインピーダンス検出回路。
  2. 前記補正回路は、前記第1の演算増幅器から出力された検出信号の位相を遅らせると共に、当該検出信号の振幅を減衰させる、請求項1に記載のインピーダンス検出回路。
  3. 前記補正回路は、前記第1の演算増幅器から出力された検出信号の位相を前記信号線に生じた寄生容量の容量値に応じて進んだ分だけ遅らせると共に、前記第1の演算増幅器から出力された検出信号の振幅を前記信号線に生じた寄生容量の容量値に応じて増加した分だけ減衰させる、請求項1に記載のインピーダンス検出回路。
  4. 前記減算回路は、前記第1の演算増幅器の反転入力端子に入力される信号および前記補正回路から出力された補正後の検出信号をバッファ回路を介して入力する、請求項1乃至3のいずれか一項に記載のインピーダンス検出回路。
  5. 前記バッファ回路は、
    非反転入力端子に前記補正回路から出力された補正後の検出信号が入力され、出力端子と反転入力端子とが接続されたボルテージフォロワ構成の第2の演算増幅器と、
    非反転入力端子に前記第1の演算増幅器の反転入力端子に入力される信号が入力され、出力端子と反転入力端子とが接続されたボルテージフォロワ構成の第3の演算増幅器と、
    を有する請求項4に記載のインピーダンス検出回路。
  6. 前記検出回路の第1の帰還抵抗の抵抗値と前記補正回路の第1の抵抗の抵抗値とが同一であり、前記可変容量の容量値と寄生容量の容量値とが同一である、請求項1乃至5のいずれか一項に記載のインピーダンス検出回路。
  7. 前記第1の演算増幅器の反転入力端子と前記信号線との間に第1のフィルター回路を更に備え、
    前記補正回路は、前記第1のノードに接続され、前記可変容量を含み、且つ前記第1のフィルター回路と同一特性を備える第2のフィルター回路を有する、請求項1乃至6のいずれか一項に記載のインピーダンス検出回路。
  8. 前記第1のフィルター回路は、
    一端が前記信号線の他端に接続され、他端が第2のノードに接続された第2の抵抗と、
    一端が前記第2の抵抗の一端に接続され、他端が接地電位と接続された第1の容量素子と、
    一端が前記第2のノードに接続され、他端が前記第1の演算増幅器の反転入力端子に接続された第3の抵抗と、
    一端が前記第2のノードに接続され、他端が接地電位と接続された第2の容量素子と、を備え、
    前記第2のフィルター回路は、
    一端が第3のノードに接続され、他端が第4のノードに接続された第4の抵抗と、
    一端が前記第3のノードと接続され、他端が接地電位と接続された第3の容量素子と、
    一端が前記第4のノードに接続され、他端が前記第1のノードに接続された第5の抵抗と、
    一端が前記第4のノードに接続され、他端が接地電位と接続された前記可変容量と、を備える、請求項7に記載のインピーダンス検出回路。
  9. 前記減算回路は、
    第4の演算増幅器と、
    前記第4の演算増幅器の出力端子と反転入力端子との間に接続された第2の帰還抵抗と、
    一端が前記第4の演算増幅器の非反転入力端子と接続され、他端に前記補正後の検出信号が供給される第6の抵抗と、
    一端が前記第4の演算増幅器の反転入力端子と接続され、他端に前記第1の演算増幅器の反転入力端子に入力される信号が供給される第7の抵抗と、
    前記第4の演算増幅器の非反転入力端子と前記交流信号の中点電位と同じ電位との間に接続された第8の抵抗と、
    を備える、請求項1乃至8のいずれか一項に記載のインピーダンス検出回路。
  10. インピーダンス検出回路を用いて被測定容量のインピーダンスを検出するインピーダンス検出方法であって、
    前記インピーダンス検出回路は、
    交流信号を発生する交流信号発生器と、
    被測定容量が一端に接続される信号線の他端と接続された反転入力端子、前記信号線の少なくとも一部を覆うシールド線および前記交流信号発生器の出力と接続された非反転入力端子、および出力端子を備える第1の演算増幅器と、当該第1の演算増幅器の前記出力端子と前記反転入力端子との間に接続された第1の帰還抵抗と、を有する検出回路と、
    一端が前記第1の演算増幅器の出力端子と接続され、他端が第1のノードと接続された第1の抵抗と、一端が前記第1のノードと電気的に接続された可変容量とを備え、補正後の検出信号を前記第1のノードから出力する補正回路と、
    前記補正回路から出力された補正後の検出信号から前記第1の演算増幅器の反転入力端子に入力される信号を減算する減算回路と、を有し、
    前記補正回路の可変容量の容量値を調整することで、前記第1の演算増幅器から出力された検出信号の位相を遅らせると共に、当該検出信号の振幅を減衰させる、
    インピーダンス検出方法。
  11. 前記被測定容量のインピーダンスを測定する前に、前記被測定容量が前記信号線の一端に接続されていない状態で、前記第1のノードにおける電位と前記第1の演算増幅器の反転入力端子の電位とが等しくなるように前記可変容量を調整する、請求項10に記載のインピーダンス検出方法。
  12. 前記減算回路の出力信号が交流成分を含まないように前記可変容量を調整する、請求項11に記載のインピーダンス検出方法。
JP2010118072A 2010-05-24 2010-05-24 インピーダンス検出回路およびインピーダンス検出方法 Expired - Fee Related JP5502597B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010118072A JP5502597B2 (ja) 2010-05-24 2010-05-24 インピーダンス検出回路およびインピーダンス検出方法
US13/067,091 US8633714B2 (en) 2010-05-24 2011-05-06 Impedance detecting circuit and impedance detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010118072A JP5502597B2 (ja) 2010-05-24 2010-05-24 インピーダンス検出回路およびインピーダンス検出方法

Publications (2)

Publication Number Publication Date
JP2011247610A true JP2011247610A (ja) 2011-12-08
JP5502597B2 JP5502597B2 (ja) 2014-05-28

Family

ID=44971992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010118072A Expired - Fee Related JP5502597B2 (ja) 2010-05-24 2010-05-24 インピーダンス検出回路およびインピーダンス検出方法

Country Status (2)

Country Link
US (1) US8633714B2 (ja)
JP (1) JP5502597B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106066424A (zh) * 2016-06-08 2016-11-02 重庆金山科技(集团)有限公司 食道阻抗检测电路
CN110088637A (zh) * 2016-12-21 2019-08-02 阿尔卑斯阿尔派株式会社 静电电容检测装置以及输入装置
WO2022038853A1 (ja) * 2020-08-20 2022-02-24 アルプスアルパイン株式会社 静電容量検出装置、及び、静電容量検出方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450259B2 (en) * 2013-03-12 2016-09-20 Nissan Motor Co., Ltd. Impedance measuring device and control method for impedance measuring device
CN115035833B (zh) * 2022-05-12 2023-06-16 重庆惠科金渝光电科技有限公司 一种控制电路、信号控制电路及显示装置
CN115184686A (zh) * 2022-07-20 2022-10-14 燕麦(杭州)智能制造有限公司 电容测试电路及电路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470008A (en) * 1982-07-02 1984-09-04 Ryochi Kato Capacitance sensor
JPH09280806A (ja) * 1996-04-09 1997-10-31 Nissan Motor Co Ltd 静電容量式変位計
EP0970386B8 (en) * 1998-01-23 2006-06-21 Tokyo Electron Limited Impedance-to-voltage converter
JP3469586B2 (ja) * 1998-02-05 2003-11-25 住友金属工業株式会社 インピーダンス−電圧変換装置及び変換方法
JP3474111B2 (ja) * 1998-08-11 2003-12-08 住友金属工業株式会社 微小容量測定システム及びプロービングシステム
JP4488400B2 (ja) 2001-05-29 2010-06-23 東京エレクトロン株式会社 インピーダンス検出回路
US6856145B2 (en) * 2002-06-04 2005-02-15 The Ohio State University Direct, low frequency capacitance measurement for scanning capacitance microscopy
US7323886B2 (en) * 2004-08-16 2008-01-29 Ying Lau Lee Linear capacitance measurement and touchless switch

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106066424A (zh) * 2016-06-08 2016-11-02 重庆金山科技(集团)有限公司 食道阻抗检测电路
CN110088637A (zh) * 2016-12-21 2019-08-02 阿尔卑斯阿尔派株式会社 静电电容检测装置以及输入装置
US10817114B2 (en) 2016-12-21 2020-10-27 Alps Alpine Co., Ltd. Capacitance detection device for detecting capacitance between object proximate to detection electrode and the detection electrode and input device used for inputting information according to proximity of object
CN110088637B (zh) * 2016-12-21 2021-07-27 阿尔卑斯阿尔派株式会社 静电电容检测装置以及输入装置
EP4089425A1 (en) 2016-12-21 2022-11-16 Alps Alpine Co., Ltd. Capacitance detection device and input device
EP4089424A1 (en) 2016-12-21 2022-11-16 Alps Alpine Co., Ltd. Capacitance detection device and input device
WO2022038853A1 (ja) * 2020-08-20 2022-02-24 アルプスアルパイン株式会社 静電容量検出装置、及び、静電容量検出方法
JP7431335B2 (ja) 2020-08-20 2024-02-14 アルプスアルパイン株式会社 静電容量検出装置、及び、静電容量検出方法

Also Published As

Publication number Publication date
US8633714B2 (en) 2014-01-21
US20110285411A1 (en) 2011-11-24
JP5502597B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
US8525529B2 (en) Impedance detection circuit and adjustment method of impedance detection circuit
EP3561527B1 (en) Capacitance detection device and input device
JP5502597B2 (ja) インピーダンス検出回路およびインピーダンス検出方法
US6335642B1 (en) Impedance-to-voltage converter
TW546480B (en) Circuit, apparatus and method for inspecting impedance
US8508217B2 (en) Output circuit of charge mode sensor
WO2015137018A1 (ja) 非接触電圧計測装置
WO2015109894A1 (zh) 电涡流检测钞票厚度的方法以及装置
JP2019509491A (ja) マルチチャネルシステムのためのクロストーク較正
EP1426772B1 (en) Impedance measuring circuit, its method, and capacitance measuring circuit
TWI221194B (en) Capacitance sensing apparatus for sensor and method of the same
JP3501398B2 (ja) インピーダンス検出回路及びインピーダンス検出方法
EP1426771B1 (en) Impedance measuring circuit and capacitance measuring circuit
JP3501401B2 (ja) インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法
JP6646380B2 (ja) 電流検出回路
JP3454426B2 (ja) インピーダンス検出回路及びインピーダンス検出方法
JP3501403B2 (ja) インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法
KR100738692B1 (ko) 전위 고정 장치, 용량 측정 장치 및 전위 고정 방법
US20170097377A1 (en) Impedance measuring circuit
US20170097386A1 (en) Apparatus and methods for measuring electrical current
JP4358976B2 (ja) マイクロフォン装置
JP5259488B2 (ja) 搬送波型ひずみ測定装置
JP2010210241A (ja) 液体用濃度測定装置
JP2020034343A (ja) 圧力検出装置、処理回路
JP6538532B2 (ja) 圧電センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140313

R150 Certificate of patent or registration of utility model

Ref document number: 5502597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees