JP2011242232A - Onboard radar device - Google Patents
Onboard radar device Download PDFInfo
- Publication number
- JP2011242232A JP2011242232A JP2010113988A JP2010113988A JP2011242232A JP 2011242232 A JP2011242232 A JP 2011242232A JP 2010113988 A JP2010113988 A JP 2010113988A JP 2010113988 A JP2010113988 A JP 2010113988A JP 2011242232 A JP2011242232 A JP 2011242232A
- Authority
- JP
- Japan
- Prior art keywords
- adc
- circuit
- gain
- output
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
本発明は、電波ビームを送受信して自車両から所定範囲内の障害物までの距離、速度、角度などを算出する車載レーダ装置に係わり、さらに詳しくは、受信信号を量子化するためのＡＤＣの故障・性能劣化、ＡＤＣからマイコンに至る信号ラインの半田オープン故障、ならびに送信信号を形成するためのＦＭ（Frequency Modulation）変調制御用ＤＡＣの故障・性能劣化等を、簡便な回路を用いて検出することの出来る車載レーダ装置の技術に関するものである。 The present invention relates to an on-vehicle radar device that transmits and receives a radio beam to calculate a distance, speed, angle, etc. from an own vehicle to an obstacle within a predetermined range. More specifically, the present invention relates to an ADC for quantizing a received signal. Detects failure / performance deterioration, signal line solder open failure from ADC to microcomputer, FM / Frequency Modulation (DAC) modulation control failure / performance deterioration for transmission signal using simple circuit It is related with the technique of the vehicle-mounted radar apparatus which can do.
一般に、車載レーダ装置においては、ＡＤＣ（Analog-to Digital Converter：ＡＤ変
換器）の故障・性能劣化およびＡＤＣからマイコン（マイクロコンピュータ）へ至る信号ラインの半田オープン故障をビット単位で検出すること、ならびにＦＭ変調制御用ＤＡＣ（Digital to Analog Converter：ＤＡ変換器）の故障・性能劣化の検出を精度良く行う
ことは困難であった。
なぜならば、ＡＤＣならびにＤＡＣの性能を評価するには、それぞれの分解能以上の計測手段が必要になる。
しかし、車載レーダ装置のコストやサイズは限られているので、分解能以上の高精度な計測手段を車載レーダ装置に実装することは無理であった。
なお、「ビット単位で検出する」とは、「ＡＤＣの分解能全出力ビットが入力電圧に対して正確に反応しているかを検知する」ことを意味している。
In general, in an on-vehicle radar device, detection of a failure / performance deterioration of an ADC (Analog-to Digital Converter) and a solder open failure of a signal line from the ADC to a microcomputer (microcomputer) in bit units, and It has been difficult to accurately detect failure and performance deterioration of an FM modulation control DAC (Digital to Analog Converter: DA converter).
This is because, in order to evaluate the performance of the ADC and the DAC, measurement means having a resolution higher than the respective resolutions are required.
However, since the cost and size of the on-vehicle radar device are limited, it has been impossible to mount a high-precision measuring means higher than the resolution on the on-vehicle radar device.
“Detecting in units of bits” means “detecting whether all resolution resolution output bits of the ADC are accurately responding to the input voltage”.
また、これらＡＤＣの故障・性能劣化、半田オープン故障あるいはＤＡＣの故障・性能劣化が生じれば、車載レーダ装置としての障害物（被検出物体）検出性能に大きな影響を及ぼしかねない。
障害物検出性能が不安定になれば、ＡＣＣ（Adaptive Cruising Control）制御、プリ
クラッシュ制御、ＦＳＲＡ（Full Speed Range Adaptive cruise control）制御などに対して誤動作を誘発する危険があり、これらＡＤＣおよびＤＡＣの機能異常状態を速やかに検出することが重要であった。
なお、ＡＣＣ制御とは、高速道路をセットした一定の速度で走り、前の車に接近するとレーダで検知して、それに合わせた速度で走るように制御することであり、プレクラッシュ制御とは、レーダが衝突を回避できないと判断したときに、ブレーキ制御やシートベルトを早期に巻き込んで、衝突時の被害を軽減するように制御することであり、ＦＳＲＡ制御とは、ＡＣＣ制御がある速度域以上での制御であるのに対し、全速度範域で追従走行を行うように制御することである。
Further, if the ADC failure / performance deterioration, solder open failure, or DAC failure / performance deterioration occurs, the obstacle (detected object) detection performance as the in-vehicle radar device may be greatly affected.
If the obstacle detection performance becomes unstable, there is a risk of inducing malfunctions to ACC (Adaptive Cruising Control) control, pre-crash control, FSRA (Full Speed Range Adaptive cruise control) control, etc. It was important to detect abnormal functional conditions quickly.
Note that ACC control is to run at a constant speed set on the highway, detect with radar when approaching the previous car, and control to run at the speed according to it, pre-crash control is When the radar determines that the collision cannot be avoided, the brake control and the seat belt are involved early to control the damage at the time of the collision. The FSRA control means that the ACC control exceeds a certain speed range. In contrast to the above control, the control is to perform the follow-up traveling in the entire speed range.
また、車載レーダ装置に対してコスト低減や小型化などの要求が厳しく求められており、出来るだけ簡便にＤＡＣやＡＤＣの故障を検出する方式が望まれている。
例えば、特許文献１（特開２００８−１７２６３４号公報）には、入力チャンネルを１つのみ有し、その入力チャンネルから入力したアナログ信号をデジタルデータに変換するＡＤ変換器の故障検出装置であって、デジタルデータをアナログ信号に変換するＤＡ変換器へ所定のデジタルデータを入力する場合に、ＤＡ変換器の出力チャンネルとＡＤ変換器の入力チャンネルとを接続する接続手段を備え、ＤＡ変換器の出力チャンネルとＡＤ変換器の入力チャンネルとが接続された場合に、所定のデジタルデータとＡＤ変換器の変換したデジタルデータとを比較することで、ＡＤ変換器の故障を検出するＡＤ変換器の故障検出装置が記載されている。
In addition, demands for reducing the cost and miniaturization of an in-vehicle radar device are strictly demanded, and a method for detecting a failure of a DAC or ADC as simply as possible is desired.
For example, Patent Document 1 (Japanese Patent Laid-Open No. 2008-172634) discloses an AD converter failure detection apparatus that has only one input channel and converts an analog signal input from the input channel into digital data. A connection means for connecting an output channel of the DA converter and an input channel of the AD converter when predetermined digital data is input to the DA converter that converts the digital data into an analog signal, and the output of the DA converter; A failure detection of the AD converter that detects a failure of the AD converter by comparing predetermined digital data with the digital data converted by the AD converter when the channel and the input channel of the AD converter are connected. An apparatus is described.
一般的に、ＤＡＣの出力電圧範囲とＡＤＣの入力電圧範囲が同じであるとは限らない。
車載レーダ装置に用いるような高精度のＤＡＣやＡＤＣにおいては、ＤＡＣ出力電圧レンジの方が広いと思われるので、ＤＡＣ出力をそのままＡＤＣ入力に接続することでＡＤＣのフルレンジ検査（即ち、ＡＤＣの入力電圧全範囲の検査）を行うことは可能と思われるが、ＤＡＣ出力電圧のフルレンジ検査（即ち、ＤＡＣの出力電圧全範囲の検査）を行うことは困難である。
また、ＤＡＣに関しては、レーダ装置動作上のＦＭ変調制御電圧範囲（≦ ＤＡＣのフ
ルレンジ）での性能を満足すればよいので、必ずしもフルレンジ検査を行う必要はないが、レーダ動作上でのＦＭ変調制御電圧範囲とＡＤＣの入力電圧範囲が一致することは稀であり、同時にＤＡＣとＡＤＣのフルレンジ検査を行うことは難しい。
なお、フルレンジ検査とは、「ＤＡＣの入力コード０〜最大まで対応したＤＡＣ出力が得られるかを検査する」ことである。
Generally, the output voltage range of the DAC and the input voltage range of the ADC are not always the same.
In high-accuracy DACs and ADCs used in in-vehicle radar devices, the DAC output voltage range seems to be wider. Therefore, connecting the DAC output directly to the ADC input makes it possible to perform a full range inspection of the ADC (that is, the ADC input). It is possible to perform a full voltage range inspection), but it is difficult to perform a full range test of the DAC output voltage (ie, a full range of DAC output voltage).
In addition, regarding the DAC, it is only necessary to satisfy the performance in the FM modulation control voltage range (≦ DAC full range) in the radar apparatus operation. Therefore, it is not always necessary to perform the full range inspection, but the FM modulation control in the radar operation is performed. It is rare for the voltage range and the input voltage range of the ADC to match, and it is difficult to perform a full range inspection of the DAC and ADC at the same time.
The full range inspection is “inspecting whether a DAC output corresponding to the input code 0 to the maximum of the DAC can be obtained”.
「ＤＡＣ出力電圧範囲＞ＡＤＣ入力電圧範囲」の場合、ＡＤＣ入力範囲を超えたＤＡＣ出力電圧変化はＡＤＣ出力に表れない。その逆に、「ＤＡＣ出力電圧範囲＜ＡＤＣ入力電圧範囲」の場合はＤＡＣ出力全ての変化をＡＤＣでモニタ出来るが、ＡＤＣ入力全範囲を見ることは出来ない。
つまり、「ＤＡＣ出力電圧範囲＝ＡＤＣ入力電圧範囲」の場合だけ、ＤＡＣとＡＤＣの両方の全範囲を同時に検査出来ることになる。
本発明は、ＤＡＣ出力とＡＤＣ入力の間に電圧オフセットとゲインを調整出来るアンプを挿入することによって「ＤＡＣ出力電圧範囲＝ＡＤＣ入力電圧範囲」を実現し、レーダ装置が動作時のＦＭ変調制御電圧パターン（後述するＶＣＯ４に入力される三角波電圧の波形パターン）を使ってＤＡＣとＡＤＣの検査を同時にでき、レーダ性能の劣化を効率良く判定出来る車載レーダ装置を提供することを目的とする。
When “DAC output voltage range> ADC input voltage range”, a change in the DAC output voltage exceeding the ADC input range does not appear in the ADC output. On the contrary, in the case of “DAC output voltage range <ADC input voltage range”, the change of all DAC outputs can be monitored by ADC, but the entire ADC input range cannot be seen.
That is, only in the case of “DAC output voltage range = ADC input voltage range”, the entire range of both DAC and ADC can be inspected simultaneously.
The present invention realizes “DAC output voltage range = ADC input voltage range” by inserting an amplifier capable of adjusting the voltage offset and gain between the DAC output and the ADC input, and the FM modulation control voltage when the radar apparatus is in operation. It is an object of the present invention to provide an on-vehicle radar device that can simultaneously inspect DAC and ADC using a pattern (a waveform pattern of a triangular wave voltage input to a
本発明による車載レーダ装置は、電波ビームを被検出物体に送信する送信回路と、前記被検出物体で反射された電波を受信する受信回路と、送信電波の周波数を決定するＶＣＯと、前記送信回路が送信する送信電波の周波数変調を制御する周波数変調制御信号を生成するＤＡＣと、前記受信回路が受信した受信電波を量子化するＡＤＣと、前記送信回路が送信する送信信号と前記受信回路が受信する受信信号から前記被検出物体までの距離・速度・角度等を算出するレーダ信号処理回路を有した演算手段とで構成される車載レーダ装置において、
前記ＤＡＣで生成された前記周波数変調制御信号が入力され、前記周波数変調制御信号のゲインおよびオフセットを調整するアンプと、前記アンプの出力を前記ＡＤＣの入力に接続するためのスイッチとを備え、
前記演算手段は、前記アンプの出力レンジと前記ＡＤＣの入力レンジとが同じになるようにゲインおよびオフセットを制御し、前記ＤＡＣの出力レンジを前記ＡＤＣの入力フルレンジに合わせるように前記アンプを制御するゲイン・オフセット制御回路と、前記ゲイン・オフセット制御回路によるゲイン・オフセット量の初期値を記憶する初期値記憶回路と、前記初期値記憶回路が記憶したゲイン・オフセット量の初期値と検査時のゲイン・オフセット量を比較することによって、当該装置の異常有無を判定する故障判定回路とを設けている。
An on-vehicle radar device according to the present invention includes a transmission circuit that transmits a radio wave beam to a detection object, a reception circuit that receives a radio wave reflected by the detection object, a VCO that determines a frequency of the transmission radio wave, and the transmission circuit A DAC that generates a frequency modulation control signal that controls frequency modulation of a transmission radio wave transmitted by the ADC, an ADC that quantizes the reception radio wave received by the reception circuit, a transmission signal that is transmitted by the transmission circuit, and a reception circuit that receives the signal. In the on-vehicle radar device configured with arithmetic means having a radar signal processing circuit for calculating the distance, speed, angle, etc. from the received signal to the detected object,
The frequency modulation control signal generated by the DAC is input, an amplifier that adjusts the gain and offset of the frequency modulation control signal, and a switch for connecting the output of the amplifier to the input of the ADC,
The calculation means controls the gain and offset so that the output range of the amplifier and the input range of the ADC are the same, and controls the amplifier so that the output range of the DAC matches the full input range of the ADC. Gain / offset control circuit, initial value storage circuit for storing initial value of gain / offset amount by the gain / offset control circuit, initial value of gain / offset amount stored by the initial value storage circuit, and gain at the time of inspection A failure determination circuit that determines the presence or absence of abnormality of the device by comparing the offset amount is provided.
本発明によれば、特別な検査用電圧パターンを用意することなく、実際のレーダ動作に必要なＦＭ変調制御電圧パターンの状態をＡＤＣの最大精度により検査を行うことが出来るようになるので、レーダ性能の劣化（即ち、レーダ装置の故障や劣化などの異常）を効率良く検査（判定）出来る車載レーダ装置を得ることが出来る。 According to the present invention, the state of the FM modulation control voltage pattern necessary for actual radar operation can be inspected with the maximum ADC accuracy without preparing a special inspection voltage pattern. An in-vehicle radar device capable of efficiently inspecting (determining) performance deterioration (that is, abnormality such as failure or deterioration of the radar device) can be obtained.
以下、図面を参照しながら、この発明の一実施の形態例について説明する。
なお、各図間において、同一符号は、同一あるいは相当のものであることを表す。
実施の形態１．
図１は、本発明に関連した基本的な車載レーダ装置の構成を示す図である。
図１において、車載レーダ装置は、送信アンテナ１ａ、受信アンテナ１ｂ（アンテナと送受信回路の間にスイッチを設けることでアンテナ１ａとアンテナ１ｂは共用される場合もある）、送信回路２、受信回路３、送信電波の周波数を決定するＶＣＯ（Voltage Controlled Oscillator：電圧制御発信器）４、ＶＣＯ４を制御するＤＡＣ（Digital to Analog Converter：ＤＡ変換器）５、受信回路３のミキサ３ａの出力（受信電波とＶＣＯ４出力の周波数差）を量子化するＡＤＣ（Analog-to Digital Converter：ＡＤ変換器）８、ＡＤＣ８の出力をもとにしてレーダ信号処理を行うレーダ信号処理回路１３を備えている。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
In the drawings, the same reference numerals indicate the same or equivalent ones.
FIG. 1 is a diagram showing a configuration of a basic on-vehicle radar device related to the present invention.
In FIG. 1, the on-vehicle radar device includes a
なお、レーダ信号処理回路１３は、例としてマイコン（デジタル信号処理回路である演算器）１４に包含された形で表現しているが、ＤＳＰ（Digital Signal Processor）や専用回路を別に設ける場合もある。
また、マイコン１４からＤＡＣ５に対し、ＤＡＣ５で生成したい電圧に対応したデータコードが入力される。通常はデータとクロック（＋同期信号）を使ってＤＡＣ５にデータを設定するが、ＤＡＣの仕様によっては、データは、シリアル信号である場合もあるし、パラレル信号である場合もある。
The radar
Further, a data code corresponding to a voltage desired to be generated by the
図２は、従来の車載レーダ装置の構成を示す図であり、前掲の特許文献１（特開２００８−１７２６３４号公報）の代表図に沿った構成図である。
なお、前述したように、特許文献１には、「入力チャンネルから入力したアナログ信号をデジタルデータに変換するＡＤ変換器の故障検出装置であって、デジタルデータをアナログ信号に変換するＤＡ変換器へ所定のデジタルデータを入力する場合に、ＤＡ変換器の出力チャンネルとＡＤ変換器の入力チャンネルとを接続する接続手段を備え、ＤＡ変換器の出力チャンネルとＡＤ変換器の入力チャンネルとが接続された場合に、所定のデジタルデータとＡＤ変換器の変換したデジタルデータとを比較することで、ＡＤ変換器の故障を検出するＡＤ変換器の故障検出装置」が示されている。
FIG. 2 is a diagram showing a configuration of a conventional in-vehicle radar device, and is a configuration diagram according to the representative diagram of the above-mentioned Patent Document 1 (Japanese Patent Laid-Open No. 2008-172634).
Note that, as described above,
図２においては、ＤＡＣ５の出力にスイッチ７を配置することで、ＤＡＣ５出力を直接ＡＤＣ８入力に接続出来る構成とし、マイコン（演算器）１４からの制御によってＤＡＣ５で検査用パターンを生成することにより、ＡＤＣ８の出力と期待値をマイコン１４で比較し、故障を検出する。
この構成では、ＡＤＣ８入力レンジとＤＡＣ５出力レンジの整合（即ち、ＤＡＣ５の出力フルレンジ＝ＡＤＣ８の入力フルレンジとすること）をとることは困難であり、例えば、ＤＡＣ５出力レンジ（０−５V）＞ＡＤＣ８入力レンジ（１−２V）と仮定すれば、ＡＤＣ８の入力レンジをフルに検査することは出来るが、ＤＡＣ５に関しては出力レンジ全て、もしくはＶＣＯ４制御電圧範囲（例えば０−２Ｖ）を検査出来るとは限らない。
また、図２に示すように、ＤＡＣ５の出力段にスイッチ７を配置し、ＡＤＣ８入力の切り替えを行うと、「ＶＣＯ４の制御が固定されないこと」や「受信回路３の出力とＤＡＣ５の出力が競合する（即ち、出力同士がショートすること）こと」などの弊害が生じるので、スイッチ７の配置位置が適切でないと思われる。
In FIG. 2, by arranging the
In this configuration, it is difficult to match the ADC8 input range and the DAC5 output range (that is, the DAC5 output full range = the ADC8 input full range). For example, the DAC5 output range (0-5V)> ADC8 input. Assuming the range (1-2V), it is possible to fully inspect the input range of the
As shown in FIG. 2, when the
図３は、実施の形態１による車載レーダ装置の構成を示す図である。
図において、１ａは送信アンテナ、１ｂは受信アンテナ、２は送信回路、３は受信回路、３ａはミキサ、４はＶＣＯ、５はＤＡＣ、６アンプ、７はスイッチ（信号切替手段）、８はＡＤＣ、９はゲイン・オフセット制御回路、１０は変化点カウンタ、１１は故障判定回路、１２は初期値記憶回路、１３はレーダ信号処理回路、１４はマイコン（演算器）、１５はゲイン・オフセット制御信号、１６はスイッチ切替信号である。
なお、マイコン１４は、ゲイン・オフセット制御回路９、変化点カウンタ１０、故障判定回路１１、初期値記憶回路１２、レーダ信号処理回路１３などで構成されている。
本実施の形態１では、ＤＡＣ５の出力に接続されるアンプ６と、ＡＤＣ８の入力に接続されるスイッチ７により、受信回路３と接続するＡＤＣ８の入力をアンプ６の出力に切り替え可能とし、ＤＡＣ５で生成したＦＭ変調制御電圧（図３に示す三角波電圧）をＡＤＣ８に入力する信号経路を構成する。
FIG. 3 is a diagram showing a configuration of the in-vehicle radar device according to the first embodiment.
In the figure, 1a is a transmission antenna, 1b is a reception antenna, 2 is a transmission circuit, 3 is a reception circuit, 3a is a mixer, 4 is a VCO, 5 is a DAC, 6 amplifiers, 7 is a switch (signal switching means), and 8 is an ADC. , 9 is a gain / offset control circuit, 10 is a change point counter, 11 is a failure determination circuit, 12 is an initial value storage circuit, 13 is a radar signal processing circuit, 14 is a microcomputer (calculator), and 15 is a gain / offset control signal. , 16 are switch switching signals.
The
In the first embodiment, the input of the
ＤＡＣ５は、ＦＭ変調制御用ＶＣＯ４に入力されるＦＭ変調制御電圧（三角波電圧）を生成する。
ゲイン・オフセット制御回路９は、ＡＤＣ８の出力各ビット（ＬＳＢ〜ＭＳＢ）の変化をカウントする変化点カウンタ１０の出力を観測しながら、アンプ６の出力レンジとＡＤＣ８の入力レンジが同じになるように、ゲイン・オフセット制御機能を有してアンプ６を制御する。
初期値記憶手段１２は、車載レーダ装置の組み立て調整時のゲイン・オフセット信号値および変化点カウンタ１０のカウント結果を記憶しておき、その後の検査時毎のゲイン・オフセット信号値および変化点カウンタ１０のカウント結果を故障判定回路１１において比較することにより、ＡＤＣ８入力の分解能をフルに使ったＤＡＣ５の検査とＡＤＣ８の検査ならびにＡＤＣ８からマイコン１４への信号ラインの半田オープン故障検査を同時に行う。
The
The gain / offset
The initial value storage means 12 stores the gain / offset signal value at the time of assembly adjustment of the in-vehicle radar device and the count result of the
説明が重複するが、本実施の形態では、ＡＤＣ８の入力にスイッチ7を設け、受信回路
３の出力とアンプ６の出力を切り替えてＡＤＣ８に入力される構成としている。
そして、ＡＤＣ８の出力各ビットに対して、ヒストグラムをとるための「複数の変化点カウンタ１０」を具備し、検査期間内でのＡＤＣ出力ビット毎のヒストグラムを算出し、これをもとにゲイン・オフセット制御回路９においてアンプ６へのゲイン・オフセット制御信号１５を計算する。
アンプ６は、この制御信号１５にもとづいて、ＤＡＣ５出力の掃引幅をＡＤＣ８の入力フルレンジに整合させる。
Although the description overlaps, in the present embodiment, a
For each output bit of the
Based on this
図４は、本実施の形態におけるゲイン・オフセット制御回路９の動作を説明するための
図である。
即ち、図４は、ＤＡＣ５の出力掃引幅をＡＤＣ８の入力フルレンジに対応させるための説明図である。
ここで、図４（ａ）は実施の形態１による車載レーダ装置の要部の構成、図４（ｂ）はゲイン・オフセット制御回路９による調整動作を説明するための図である。
なお、図４では、ＤＡＣ５の出力掃引幅をＡＤＣ８の入力フルレンジに対応させるための説明に必要のない「ミキサ３ａ、故障判定回路１１、初期値記憶回路１２、レーダ信号処理回路１３」は省略している。
FIG. 4 is a diagram for explaining the operation of the gain / offset
That is, FIG. 4 is an explanatory diagram for making the output sweep width of the
Here, FIG. 4A is a configuration of a main part of the in-vehicle radar device according to the first embodiment, and FIG. 4B is a diagram for explaining an adjustment operation by the gain / offset
In FIG. 4, “
先ず、通常のレーダ動作時のＶＣＯ４制御電圧パターン（例えば三角波電圧）を用いてＡＤＣ８の入力フルレンジに対応させる手順を説明する。
ゲイン・オフセット制御回路９より任意の制御量（例えば、制御量ゼロ）をアンプ６に与えると、ＡＤＣ８入力フルレンジに対してあるオフセットを持った変調パターン（例えば三角波電圧）１７となる。
次に、ＡＤＣ８出力のビット別ヒストグラムを変化点カウンタ１０にて求めると、ＡＤＣ８入力レンジ内のどの位置に入力パターンがあるかを求めることが出来る。
例えば、変調パターン振幅がＡＤＣ入力レンジに対し１／２倍で、電圧の高い方にオフセットしていた場合のビット別ヒストグラムは、図４（ｂ）ヒのストグラム遷移（調整前）にあるように、全ビットの変化はあるが、変化度数が少なくなる。
First, a procedure for using the VCO4 control voltage pattern (for example, triangular wave voltage) during normal radar operation to correspond to the input full range of the
When an arbitrary control amount (for example, control amount zero) is given to the
Next, when the histogram for each bit of the ADC8 output is obtained by the
For example, the histogram for each bit when the modulation pattern amplitude is ½ times the ADC input range and offset to the higher voltage is as shown in the histogram transition (before adjustment) in FIG. Although all bits are changed, the frequency of change is reduced.
この情報をもとに、ゲイン・オフセット制御回路９にて変調パターン１７の振幅中心がＡＤＣ８の入力レンジ中心（調整１）になるようにオフセット制御する。この時、ヒストグラムＬＳＢの度数は、調整後期待値の半分になるはずである。
次に、ＡＤＣ入力レンジ上下限値いっぱいになるように、ゲイン制御を調整（調整２）する。
この時、中心電圧もゲインを上げることによりずれることになるので、０．５×ゲイン倍−０．５（ＡＤＣ入力レンジを１．０とする）だけオフセットを調整する必要がある。
このように、ゲイン・オフセット制御回路９にてゲイン・オフセット調整量を求めて、ゲイン・オフセット制御信号１５を介してアンプ６を制御する。
そしとて、再度、ＡＤＣ８出力のビット別ヒストグラムを求め、制御量を調整する制御ループを回すことで、ＡＤＣ８の入力レンジにほぼ合致するところで収束する。
Based on this information, the gain / offset
Next, the gain control is adjusted (Adjustment 2) so that the upper and lower limits of the ADC input range are filled.
At this time, since the center voltage is also shifted by increasing the gain, it is necessary to adjust the offset by 0.5 × gain multiple−0.5 (the ADC input range is 1.0).
In this way, the gain / offset adjustment amount is obtained by the gain / offset
Then, a histogram for each bit of the ADC8 output is obtained again, and a control loop for adjusting the control amount is turned to converge at a position that almost matches the input range of the ADC8.
図５は、本実施の形態において、ＡＤＣ出力ヒストグラム求め方を説明するための図であって、図５（ａ）は本実施の形態による車載レーダ装置の要部、図５（ｂ）はＡＤＣ入力電圧、図５（ｃ）はヒストグラムである。
ＡＤＣ８の出力各ビット単位で検査期間内（変調パターン１７が変化している全期間）でのデータ変化（ＡＤＣ８サンプリングクロック＝マイコン１４のデータ取り込みクロック毎の“Ｈｉｇｈ→Ｌｏｗ”または“Ｌｏｗ→Ｈｉｇｈ”の変化）回数を変化点カウンタ１０によりカウントする。
ＡＤＣ８入力電圧を図５（ｂ）に示す三角波とした場合、図５（ｃ）に示すような、横軸にＡＤＣ８出力の変化度数、縦軸にＡＤＣ８出力ビット（原点側を下位ビットとする）とした三角形のヒストグラムを得ることが出来る。
FIG. 5 is a diagram for explaining a method for obtaining an ADC output histogram in the present embodiment. FIG. 5A is a main part of the on-vehicle radar device according to the present embodiment, and FIG. 5B is an ADC. Input voltage, FIG. 5 (c) is a histogram.
Data output in ADC8 for each bit unit (ADC8 sampling clock = “High → Low” or “Low → High” for each data capture clock of the
When the ADC8 input voltage is the triangular wave shown in FIG. 5B, the horizontal axis represents the degree of change in the ADC8 output, and the vertical axis represents the ADC8 output bit (the origin side is the lower bit) as shown in FIG. 5C. A triangular histogram can be obtained.
次に、故障判定方法について説明する。
本実施の形態では、車載レーダ装置の組立調整時に、アンプ６に対するゲイン・オフセット制御量の最適値をマスター（基準）として初期値記憶回路１２に記憶し、その後の故障検査時に求めたゲイン・オフセット制御量と比較する。
そして、比較結果である誤差が所定の閾値を超えた場合に、ＤＡＣ５およびＡＤＣ８、ならびにＡＤＣ８出力からマイコン１４に至る信号ラインの半田オープン故障もしくは劣化状態であると判断して、車両システム側へ当該車載レーダ装置が故障であることを報告
する。
なお、比較結果である誤差が発生すると言うことは、ＤＡＣ出力振幅やオフセットが変化（劣化）していること、または、ＡＤＣ入力感度やオフセットが変化（劣化）していることである。
また、ＡＤＣ出力ＭＳＢのラインがハンダ不良だった場合は、振幅が半分に見えることになるのでゲイン制御量が変わってくることになる。
Next, a failure determination method will be described.
In the present embodiment, at the time of assembly adjustment of the on-vehicle radar device, the optimum value of the gain / offset control amount for the
When the error as a comparison result exceeds a predetermined threshold value, it is determined that the signal line from the
Note that an error as a comparison result occurs that the DAC output amplitude and offset have changed (deteriorated), or that the ADC input sensitivity and offset have changed (deteriorated).
Further, when the ADC output MSB line is defective in solder, the amplitude appears to be halved, so that the gain control amount changes.
以上説明したように、本実施の形態による車載レーダ装置は、電波ビームを被検出物体に送信する送信回路２と、被検出物体で反射された電波を受信する受信回路３と、送信電波の周波数を決定するＶＣＯ４と、送信回路２が送信する送信電波の周波数変調を制御する周波数変調制御信号を生成するＤＡＣ５と、受信回路３が受信した受信電波を量子化するＡＤＣ８と、送信回路２が送信する送信信号と受信回路３が受信する受信信号から被検出物体までの距離・速度・角度等を算出するレーダ信号処理回路１３を有した演算手段１４とで構成される車載レーダ装置において、ＤＡＣで生成された周波数変調制御信号が入力され、周波数変調制御信号のゲインおよびオフセットを調整するアンプ６と、アンプ６の出力をＡＤＣ８の入力に接続するためのスイッチ７とを備え、演算手段１４は、アンプ６の出力レンジとＡＤＣ８の入力レンジとが同じになるようにゲインおよびオフセットを制御し、ＤＡＣ５の出力レンジをＡＤＣ８の入力フルレンジに合わせるようにアンプ６を制御するゲイン・オフセット制御回路１３と、ゲイン・オフセット制御回路１３によるゲイン・オフセット量の初期値を記憶する初期値記憶回路１２と、初期値記憶回路１２が記憶したゲイン・オフセット量の初期値と検査時のゲイン・オフセット量を比較することによって、当該装置の異常有無を判定する故障判定回路１１とを設けている。
As described above, the on-vehicle radar device according to the present embodiment includes the
また、故障判定回路１１が判定する異常は、ＤＡＣ５の故障・劣化、ＡＤＣ８の故障・劣化あるいはＡＤＣ８から演算手段１４に至る信号ラインの半田オープン故障等である。
また、ゲイン・オフセット制御回路１３は、ＡＤＣ８の出力各ビットの変化をカウントする変化点カウンタ１０の出力を観測しながら、アンプ６の出力レンジとＡＤＣ８の入力レンジが同じになるように前記アンプ６のゲインおよびオフセットを制御する。
The abnormality determined by the
Further, the gain / offset
従って、本実施の形態によれば、特別な検査用電圧パターンを用意することなく、実際のレーダ動作に必要なＦＭ変調制御電圧パターンの状態をＡＤＣの最大精度により検査を行うことが出来るようになるので、レーダ性能の劣化（即ち、レーダ装置の故障や劣化などの異常）を効率良く判定出来る。 Therefore, according to this embodiment, the state of the FM modulation control voltage pattern necessary for actual radar operation can be inspected with the maximum accuracy of the ADC without preparing a special inspection voltage pattern. Therefore, it is possible to efficiently determine the deterioration of the radar performance (that is, abnormality such as failure or deterioration of the radar apparatus).
実施の形態２．
前述の実施の形態１による車載レーダ装置では、車載レーダ装置の組立調整時のＡＤＣ８の出力のビット毎ヒストグラム最終値をマスター（基準値）として初期値記憶回路１２に記憶する。
そして、その後の故障検査時に、初期値記憶回路１２に記憶されているゲイン・オフセット制御値を使ってＡＤＣ８出力のビット毎ヒストグラムを求め、前記ヒストグラムの初期値と比較することで、ＡＤＣ８およびＡＤＣ８出力からマイコン１２に至る信号ラインの半田オープン故障をビット単位で判定する。
加えてＡＤＣ８出力の下位ビット側に関しては、元々ＡＤＣ８自体の持つノイズ性能とＤＡＣ５およびアンプ６が持つノイズ成分、加えて実装基板上の配線で他のＩＣ等から誘導されるノイズ成分が重畳して見えてくるので、理想のヒストグラムが得られるとは限らない。
In the on-vehicle radar device according to the above-described first embodiment, the final value for each bit histogram of the output of the
Then, at the time of the subsequent failure inspection, the gain / offset control value stored in the initial
In addition, on the lower bit side of the ADC8 output, the noise performance inherent to the ADC8 itself and the noise component possessed by the DAC5 and the
そこで、ＡＤＣ８出力のヒストグラムにおいて、初期記憶値と検査毎の値を比較する際の閾値重み付けをビット単位で行うことにより、誤判定を防ぐ。
図６は、実施の形態２における故障判定閾値に関する説明図である。
例えば、図６（ａ）に示すように、ＡＤＣ８に三角波電圧（ＦＭ変調制御電圧）が入力された場合、横軸にＡＤＣ８出力の変化度数、縦軸にＡＤＣ８出力ビット（原点側を下位ビットとする）とした三角形のヒストグラムが得ることが出来る。
そこで、この三角形のヒストグラムに対する判定閾値を、図６（ｂ）の破線で示すように下位ビットに行くほど広げた閾値とすれば、先に説明したノイズ成分による誤差により誤った故障判定を下す確率を抑えることが出来る。
なお、図６で示した判定閾値（破線）は、必ずしも直線で表されるものではなく、回路個別の誤差要因の重畳の都合により任意のカーブとすれば良い。
本実施の形態では、ＡＤＣ入力上下限いっぱいに電圧を振っているので、ＡＤＣ出力全ビットが必ず意図した形で変化するはずである。この変化をヒストグラムとして抽出した結果と期待値を比較すれば、どのビットに異常があるのか判定出来る。
Therefore, in the histogram of ADC8 output, erroneous determination is prevented by performing threshold weighting in bit units when comparing the initial storage value and the value for each test.
FIG. 6 is an explanatory diagram regarding a failure determination threshold value in the second embodiment.
For example, as shown in FIG. 6A, when a triangular wave voltage (FM modulation control voltage) is input to the
Therefore, if the determination threshold value for the triangular histogram is a threshold value that is increased toward the lower bits as shown by the broken line in FIG. 6B, the probability of making an erroneous failure determination due to the error due to the noise component described above. Can be suppressed.
Note that the determination threshold value (broken line) shown in FIG. 6 is not necessarily represented by a straight line, and may be an arbitrary curve for convenience of overlapping error factors of individual circuits.
In the present embodiment, since the voltage is swung to the full upper and lower limits of the ADC input, all bits of the ADC output should always change in the intended manner. By comparing the result of extracting this change as a histogram with the expected value, it is possible to determine which bit is abnormal.
以上説明したように、本実施の形態による車載レーダ装置の故障判定回路１１は、組立調整時に得られたＡＤＣ８出力のヒストグラム抽出結果の記憶値と検査時に得られたヒストグラム抽出結果の記憶値との差分により当該装置の異常有無の判定を行い、かつ判定閾値の重み付けをビット毎に設定する。
従って、ビット毎の故障を検出することが出来る。
As described above, the
Therefore, a failure for each bit can be detected.
実施の形態３．
図７は、実施の形態３による車載レーダ装置の構成例を示す図である。
前述の実施の形態１においては、図３を用いて受信１系統の場合について説明したが、本実施の形態では、図７に示す様に、複数の受信系（例えば、受信３系統）を有することを特徴とする。
なお、受信信号間の位相差を使って電波の到来角度を算出するレーダ装置では、本実施の形態のように、複数の受信回路（受信系統）を備える。
受信系統として３系統を有する場合でも、ＡＤＣ８−１〜ＡＤＣ８−３に対応したスイッチ７−１〜スイッチ７−３と、それぞれのスイッチを個別に制御するスイッチ切替信号１６−１の信号線〜スイッチ切替信号１６−３の信号線を有し、１系統ずつ順次検査をすることにより、実施の形態１と同じ精度でＤＡＣ５およびＡＤＣ８−１〜ＡＤＣ８−３の故障もしくは劣化、ならびにＡＤＣ８−１出力〜ＡＤＣ８−３出力からマイコン１４に至る信号ラインの半田オープン故障の判定を行うことが出来る。
FIG. 7 is a diagram illustrating a configuration example of the in-vehicle radar device according to the third embodiment.
In the first embodiment, the case of one reception system has been described with reference to FIG. 3, but in this embodiment, a plurality of reception systems (for example, three reception systems) are provided as shown in FIG. It is characterized by that.
Note that a radar device that calculates the arrival angle of a radio wave using a phase difference between received signals includes a plurality of receiving circuits (receiving systems) as in the present embodiment.
Even when there are three receiving systems, the switches 7-1 to 7-3 corresponding to the ADCs 8-1 to 8-3 and the signal lines to the switch switching signal 16-1 for controlling each switch individually. By having the signal line of the switching signal 16-3 and sequentially inspecting each system one by one, the failure or deterioration of the
また、図示はしないが、１系統ずつ検査を行う場合には、必ずしも個別の変化点カウンタを設ける必要は無いので、マイコン１４の中で変化点カウンタを１つとし、入力を選択してその変化点カウンタに入力しても良いし、検査時間短縮のため全受信系統並行して検査したい場合にはアンプ回路６を各系統個別に設けても良い。
Although not shown in the figure, when inspecting one system at a time, it is not always necessary to provide an individual change point counter. Therefore, there is one change point counter in the
以上説明したように、本実施の形態による車載レーダ装置は、複数の受信系統を有し、各受信系統において前記ＡＤＣ（８）と前記スイッチ（７）がそれぞれ設けられ、各受信系統に設けられたスイッチ（７）は、個別に切替制御が行われる。
従って、実施の形態１と同じ精度で、ＤＡＣ５および複数の受信系統のＡＤＣの故障や劣化の判定あるいは複数の受信系統の信号ラインの半田オープン故障の判定を行うことができる。
As described above, the on-vehicle radar device according to the present embodiment has a plurality of reception systems, and each reception system is provided with the ADC (8) and the switch (7), and is provided in each reception system. The switch (7) is individually switched.
Therefore, it is possible to determine the failure or deterioration of the
実施の形態４．
実施の形態３において、「スイッチ７−１を切替るスイッチ切替信号１６−１の信号線」〜「スイッチ７−３を切替るスイッチ切替信号１６−３の信号線」を、それぞれ個別に具備すれば実施の形態１と同じ分解能で検査が出来ると説明したが、元々組立調整時においてはＡＤＣ８−１〜ＡＤＣ８−３の性能差は極小さいと想定されるので、例えば、アンプ６の出力レンジをＡＤＣ８−１入力レンジに整合させた場合に、ＡＤＣ８−２やＡＤＣ８−３の入力レンジにもほぼ整合していると考えられる。
従って、回路簡便化と処理時間短縮を目的に、図８に示すように、スイッチ切替線を共通化してもほぼ同等の精度で検査を行うことが出来る。
なお、図８において、１６は、共通化されたスイッチ切替線を流れるスイッチ切替信号である。
In the third embodiment, “the signal line of the switch switching signal 16-1 for switching the switch 7-1” to “the signal line of the switch switching signal 16-3 for switching the switch 7-3” are individually provided. Although it has been described that the inspection can be performed with the same resolution as that of the first embodiment, the performance difference between the ADCs 8-1 to ADC8-3 is originally assumed to be extremely small at the time of assembly adjustment. When matched to the ADC8-1 input range, it is considered that the input range of the ADC8-2 or ADC8-3 is also substantially matched.
Therefore, for the purpose of simplifying the circuit and shortening the processing time, as shown in FIG. 8, the inspection can be performed with almost the same accuracy even if the switch switching line is shared.
In FIG. 8, 16 is a switch switching signal that flows through a common switch switching line.
以上説明したように、本実施の形態による車載レーダ装置は、複数の受信系統を有し、各受信系統において、ＡＤＣとスイッチが設けられ、各受信系統に設けられたスイッチは、共通のスイッチ切替信号１６によって切替制御が行われる。
従って、複数の受信系統を有した車載レーダ装置において、回路の簡便化と処理時間の短縮が図れる。
As described above, the in-vehicle radar device according to the present embodiment has a plurality of receiving systems, and each receiving system is provided with an ADC and a switch, and the switches provided in each receiving system are common switch switching. Switching control is performed by the
Therefore, in the on-vehicle radar device having a plurality of receiving systems, the circuit can be simplified and the processing time can be shortened.
実施の形態５．
車載レーダ装置は、車載レーダ装置を搭載した車両が走行中は、通常のレーダ動作を実現しなければならない。
これはＡＤＣ８入力に受信回路３出力が接続されるようにスイッチ７が制御されることを意味する。
従って、実施の形態１〜４で説明した故障・劣化の検査は、車載レーダ装置の搭載車両が走行する前の電源投入時に初期検査として行えば問題ないことが分かる。
図９は、実施の形態５による車載レーダ装置の検査タイミングを示す図である。
図９に示すように、通常のレーダ信号処理における受信信号観測期間のインターバルにて検査時間が間に合う範囲で、受信系統毎に分割して順次検査しても良いし、出来うれば受信系統を一括して検査しても良い。
The in-vehicle radar device must realize a normal radar operation while a vehicle equipped with the in-vehicle radar device is traveling.
This means that the
Therefore, it can be seen that there is no problem if the failure / deterioration inspection described in the first to fourth embodiments is performed as an initial inspection at the time of power-on before the vehicle equipped with the on-vehicle radar device travels.
FIG. 9 is a diagram illustrating the inspection timing of the in-vehicle radar device according to the fifth embodiment.
As shown in FIG. 9, it is possible to divide each reception system and sequentially inspect within a range in which the inspection time is within the reception signal observation period in normal radar signal processing. You may inspect it.
本発明は、レーダ装置が動作時のＦＭ変調制御電圧パターンを使ってＤＡＣとＡＤＣの検査を同時にでき、レーダ性能の劣化を効率良く判定出来る車載レーダ装置の実現に有用である。 INDUSTRIAL APPLICABILITY The present invention is useful for realizing an in-vehicle radar apparatus that can simultaneously inspect DAC and ADC using an FM modulation control voltage pattern during operation of the radar apparatus and can efficiently determine the deterioration of radar performance.
１ａ 送信アンテナ １ｂ 受信アンテナ
２ 送信回路 ３ 受信回路
４ ＶＣＯ ５ ＤＡＣ ６ アンプ
７、７−１〜７−３ スイッチ
８、８−１〜８−３ ＡＤＣ
９ ゲイン・オフセット制御回路
１０、１０−１〜１０−３ 変化点カウンタ
１１ 故障判定回路
１２ 初期値記憶回路
１３ レーダ信号処理回路
１４ マイコン（演算器）
１５ ゲイン・オフセット制御信号
１６、１６−１〜１６−３ スイッチ切替信号
１７ 変調パターン
DESCRIPTION OF
9 Gain / Offset
15 Gain / offset
Claims (7)
前記ＤＡＣで生成された前記周波数変調制御信号が入力され、前記周波数変調制御信号のゲインおよびオフセットを調整するアンプと、前記アンプの出力を前記ＡＤＣの入力に接続するためのスイッチとを備え、
前記演算手段は、前記アンプの出力レンジと前記ＡＤＣの入力レンジとが同じになるようにゲインおよびオフセットを制御し、前記ＤＡＣの出力レンジを前記ＡＤＣの入力フルレンジに合わせるように前記アンプを制御するゲイン・オフセット制御回路と、
前記ゲイン・オフセット制御回路によるゲイン・オフセット量の初期値を記憶する初期値記憶回路と、
前記初期値記憶回路が記憶したゲイン・オフセット量の初期値と検査時のゲイン・オフセット量を比較することによって、当該装置の異常有無を判定する故障判定回路とを設けていることを特徴とする車載レーダ装置。 A transmission circuit that transmits a radio wave beam to a detected object, a reception circuit that receives a radio wave reflected by the detected object, a VCO that determines the frequency of the transmission radio wave, and a frequency modulation of the transmission radio wave transmitted by the transmission circuit The detected object from a DAC that generates a frequency modulation control signal that controls the received signal, an ADC that quantizes the received radio wave received by the receiving circuit, a transmission signal that is transmitted by the transmitting circuit, and a received signal that is received by the receiving circuit In the on-vehicle radar device composed of arithmetic means having a radar signal processing circuit for calculating the distance, speed, angle, etc.
The frequency modulation control signal generated by the DAC is input, an amplifier that adjusts the gain and offset of the frequency modulation control signal, and a switch for connecting the output of the amplifier to the input of the ADC,
The calculation means controls the gain and offset so that the output range of the amplifier and the input range of the ADC are the same, and controls the amplifier so that the output range of the DAC matches the full input range of the ADC. Gain / offset control circuit,
An initial value storage circuit for storing an initial value of the gain / offset amount by the gain / offset control circuit;
A failure determination circuit for determining whether or not there is an abnormality in the apparatus by comparing the initial value of the gain / offset amount stored in the initial value storage circuit with the gain / offset amount at the time of inspection is provided. In-vehicle radar device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010113988A JP2011242232A (en) | 2010-05-18 | 2010-05-18 | Onboard radar device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010113988A JP2011242232A (en) | 2010-05-18 | 2010-05-18 | Onboard radar device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011242232A true JP2011242232A (en) | 2011-12-01 |
Family
ID=45409044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010113988A Pending JP2011242232A (en) | 2010-05-18 | 2010-05-18 | Onboard radar device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011242232A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110231599A (en) * | 2018-03-05 | 2019-09-13 | 英飞凌科技股份有限公司 | Radar equipment, radar system and the method for generating sampled clock signal |
| JP2019194583A (en) * | 2018-05-03 | 2019-11-07 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | Processing of radar signal |
| CN114726393A (en) * | 2021-01-04 | 2022-07-08 | 瑞昱半导体股份有限公司 | High speed time division duplex transceiver for wired communication and method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136923A (en) * | 1985-12-10 | 1987-06-19 | Yokogawa Electric Corp | Test equipment for analog-digital converter |
| JP2002135118A (en) * | 2000-10-19 | 2002-05-10 | Yaskawa Electric Corp | Analog-to-digital signal conversion method and signal conversion system |
| JP2004171402A (en) * | 2002-11-21 | 2004-06-17 | Hitachi Ltd | Signal processor with fault diagnostic function |
| JP2008172634A (en) * | 2007-01-12 | 2008-07-24 | Denso Corp | Failure detector of ad converter |
| JP2008236388A (en) * | 2007-03-20 | 2008-10-02 | Denso Corp | Fault detector for a/d converter |
| JP2009294071A (en) * | 2008-06-05 | 2009-12-17 | Mitsubishi Electric Corp | Radar device |
-
2010
- 2010-05-18 JP JP2010113988A patent/JP2011242232A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136923A (en) * | 1985-12-10 | 1987-06-19 | Yokogawa Electric Corp | Test equipment for analog-digital converter |
| JP2002135118A (en) * | 2000-10-19 | 2002-05-10 | Yaskawa Electric Corp | Analog-to-digital signal conversion method and signal conversion system |
| JP2004171402A (en) * | 2002-11-21 | 2004-06-17 | Hitachi Ltd | Signal processor with fault diagnostic function |
| JP2008172634A (en) * | 2007-01-12 | 2008-07-24 | Denso Corp | Failure detector of ad converter |
| JP2008236388A (en) * | 2007-03-20 | 2008-10-02 | Denso Corp | Fault detector for a/d converter |
| JP2009294071A (en) * | 2008-06-05 | 2009-12-17 | Mitsubishi Electric Corp | Radar device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110231599A (en) * | 2018-03-05 | 2019-09-13 | 英飞凌科技股份有限公司 | Radar equipment, radar system and the method for generating sampled clock signal |
| CN110231599B (en) * | 2018-03-05 | 2023-11-17 | 英飞凌科技股份有限公司 | Radar apparatus, radar system, and method for generating sampling clock signal |
| JP2019194583A (en) * | 2018-05-03 | 2019-11-07 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | Processing of radar signal |
| US11525885B2 (en) | 2018-05-03 | 2022-12-13 | Infineon Technologies Ag | Processing radar signals |
| CN114726393A (en) * | 2021-01-04 | 2022-07-08 | 瑞昱半导体股份有限公司 | High speed time division duplex transceiver for wired communication and method thereof |
| CN114726393B (en) * | 2021-01-04 | 2024-01-26 | 瑞昱半导体股份有限公司 | High-speed time division duplex transceiver for wired communication and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397419B2 (en) | Radar apparatus and failure detection method thereof | |
| EP3524999B1 (en) | Built-in self-test for a radar unit receiver and method therefor | |
| US11921186B2 (en) | Radar device, method of detecting failure of radar device, and method of operating radar device | |
| WO2008072481A1 (en) | Radar apparatus | |
| US9348012B2 (en) | Vehicle inclination detecting device | |
| EP1788407A1 (en) | Radar apparatus | |
| JP2019027843A (en) | Circuit device, physical quantity measuring device, electronic apparatus, and mobile entity | |
| JP4765664B2 (en) | Wireless communication system | |
| JP2018088671A (en) | Receiver testing | |
| US11921196B2 (en) | Radar device, observation target detecting method, and in-vehicle device | |
| JP2009294071A (en) | Radar device | |
| JP2010249737A (en) | On-vehicle radio wave pulse radar device | |
| JP2011242232A (en) | Onboard radar device | |
| KR102128544B1 (en) | Radar device and signal processing method applying the same | |
| JP2009069125A (en) | Bias adjustment method for millimeter-wave radar device, high-frequency unit, and the radar device | |
| US20200186159A1 (en) | Ad converter | |
| EP1813960B1 (en) | Triangular wave generation circuit | |
| CN112204421B (en) | Radar apparatus, control circuit, and program storage medium | |
| JP2008172634A (en) | Failure detector of ad converter | |
| US11467251B2 (en) | Radar sensor system and method for operating a radar sensor system | |
| JP2005331466A (en) | Azimuth detecting system and azimuth detection method | |
| US20200021280A1 (en) | Comparator diagnostic systems and methods | |
| JP2009198363A (en) | Radiolocater and method | |
| JP4445952B2 (en) | Radar equipment | |
| JP4131461B2 (en) | Radar equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |