JP2011222809A - Method of detecting relative position of substrates and method of manufacturing laminated device - Google Patents
Method of detecting relative position of substrates and method of manufacturing laminated device Download PDFInfo
- Publication number
- JP2011222809A JP2011222809A JP2010091372A JP2010091372A JP2011222809A JP 2011222809 A JP2011222809 A JP 2011222809A JP 2010091372 A JP2010091372 A JP 2010091372A JP 2010091372 A JP2010091372 A JP 2010091372A JP 2011222809 A JP2011222809 A JP 2011222809A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive region
- relative position
- conductive
- electrical characteristics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 410
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims description 15
- 238000006073 displacement reaction Methods 0.000 claims description 13
- 239000011295 pitch Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 239000000523 sample Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、基板相対位置検出方法及び積層デバイス製造方法に関する。 The present invention relates to a substrate relative position detection method and a laminated device manufacturing method.
半導体装置の実装密度を高める目的で、電子回路を形成した基板を積層した積層型の半導体装置が注目されている。複数の基板を積層する場合に、基板同士の位置を合わせるアラインメント装置がある(特許文献1を参照)。 For the purpose of increasing the mounting density of semiconductor devices, a stacked type semiconductor device in which substrates on which electronic circuits are formed has been attracting attention. When laminating a plurality of substrates, there is an alignment device that aligns the positions of the substrates (see Patent Document 1).
しかし、アライメント装置により、2枚の基板を向かい合わせた状態では、重ね合わせ面が視認できない。よって、重ね合わせた状態における基板間のずれを確認することが難しい。 However, when the two substrates are opposed to each other by the alignment device, the superimposed surface cannot be visually recognized. Therefore, it is difficult to confirm the deviation between the substrates in the superimposed state.
上記課題を解決するために、本発明の第1の態様においては、一の面側に第1導電領域が第1周期で複数形成された第1基板の一の面と、一の面側に第2導電領域を第1周期とは異なる第2周期で複数形成された第2基板の一の面と近接させるステップと、第1基板の一の面と第2基板の一の面とを近接させた状態で、第1導電領域と第2導電領域との複数の組み合わせにおける電気的特性を測定するステップと、第1導電領域と第2導電領域との複数の組み合わせ間の電気的特性の差に基づいて、第1基板と第2基板との相対位置を検出するステップとを備える基板相対位置算出方法が提供される。 In order to solve the above-described problem, in the first aspect of the present invention, one surface of a first substrate in which a plurality of first conductive regions are formed on one surface side at a first period, and one surface side The step of bringing the second conductive region into proximity with one surface of the second substrate formed in a plurality of second periods different from the first period, and bringing one surface of the first substrate and one surface of the second substrate into proximity And measuring the electrical characteristics of the plurality of combinations of the first conductive region and the second conductive region, and the difference in electrical characteristics between the plurality of combinations of the first conductive region and the second conductive region. Based on the above, there is provided a substrate relative position calculation method comprising a step of detecting a relative position between a first substrate and a second substrate.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1は、基板貼り合せ装置100の全体構造を模式的に示す平面図である。基板貼り合せ装置100は、筐体102と、常温部104と、高温部106と、基板カセット112、114、116とを備える。常温部104および高温部106は、共通の筐体102の内部に設けられる。
FIG. 1 is a plan view schematically showing the overall structure of the
基板カセット112、114、116は、筐体102の外部に、筐体102に対して脱着自在に装着される。基板カセット112、114、116は、基板貼り合せ装置100において接合される第1基板122および第2基板123を収容する。これにより、複数の第1基板122および第2基板123を一括して基板貼り合せ装置100に装填できる。また、基板貼り合せ装置100において接合された第1基板122および第2基板123を一括して回収できる。
The
常温部104は、筐体102の内側にそれぞれ配された、プリアライナ126、ステージ装置140、基板ホルダラック128および基板取り外し部130と、一対のロボットアーム132、134とを備える。筐体102の内部は、基板貼り合せ装置100が設置された環境の室温と略同じ温度が維持されるように温度管理される。
The
プリアライナ126は、高精度であるが故に狭いステージ装置140の調整範囲に第1基板122または第2基板123の位置が収まるように、個々の第1基板122または第2基板123の位置を仮合わせする。これにより、ステージ装置140における位置決めを確実にすることができる。
Since the pre-aligner 126 is highly accurate, the position of each
基板ホルダラック128は、複数の上基板ホルダ124および複数の下基板ホルダ125を収容して待機させる。上基板ホルダ124による第1基板122の保持又は下基板ホルダ125による第2基板123の保持は、例えば静電吸着による。
The
ステージ装置140は、貼り合せの対象である第1基板122と第2基板123における接合すべき電極同士の位置を合わせて、重ね合わせる。ステージ装置140は、第1ステージ141と、第2ステージ142と、制御部148とを含む。また、ステージ装置140を包囲して断熱壁145およびシャッタ146が設けられる。断熱壁145およびシャッタ146に包囲された空間は空調機等に連通して温度管理され、ステージ装置140における位置合わせ精度を維持する。
The
基板取り外し部130は、高温部106の加圧部240から搬出された上基板ホルダ124および下基板ホルダ125に挟まれて貼り合わされた第1基板122および第2基板123(以下、積層基板と称することがある)を取り出す。基板ホルダから取り出された積層基板は、ロボットアーム134、132および第2ステージ142により基板カセット112、114、116のうちのひとつに戻されて収容される。積層基板を取り出された上基板ホルダ124および下基板ホルダ125は、基板ホルダラック128に戻されて待機する。
The
なお、基板貼り合せ装置100に装填される第1基板122および第2基板123は、単体のシリコンウエハ、化合物半導体ウェハ、ガラス基板等の他、それらに素子、回路、端子等が形成されたものであってよい。また、装填された第1基板122および第2基板123が、既に複数のウェハを積層して形成された積層基板である場合もある。
The
一対のロボットアーム132、134のうち、基板カセット112、114、116に近い側に配置されたロボットアーム132は、基板カセット112、114、116、プリアライナ126およびステージ装置140の間で第1基板122および第2基板123を搬送する。一方、基板カセット112、114、116から遠い側に配置されたロボットアーム134は、ステージ装置140、基板ホルダラック128、基板取り外し部130およびエアロック220の間で、第1基板122、第2基板123、上基板ホルダ124および下基板ホルダ125を搬送する。
Of the pair of
ロボットアーム134は、基板ホルダラック128に対して、上基板ホルダ124および下基板ホルダ125の搬入および搬出も担う。また、ロボットアーム134は、第1基板122、第2基板123、上基板ホルダ124又は下基板ホルダ125を裏返す機能も有する。これにより、第1基板122において回路、素子、端子等が形成された面を第2基板123において回路、素子、端子等が形成された面に対向させて貼り合せることができる。
The
高温部106は、断熱壁108、エアロック220、ロボットアーム230および複数の加圧部240を有する。断熱壁108は、高温部106を包囲して、高温部106の高い内部温度を維持すると共に、高温部106の外部への熱輻射を遮断する。これにより、高温部106の熱が常温部104に及ぼす影響を抑制できる。
The
ロボットアーム230は、加圧部240のいずれかとエアロック220との間で第1基板122、第2基板123、上基板ホルダ124および下基板ホルダ125を搬送する。エアロック220は、常温部104側と高温部106側とに、交互に開閉するシャッタ222、224を有する。
The
第1基板122、第2基板123、上基板ホルダ124および下基板ホルダ125が常温部104から高温部106に搬入される場合、まず、常温部104側のシャッタ222が開かれ、ロボットアーム134が第1基板122、第2基板123、上基板ホルダ124および下基板ホルダ125をエアロック220に搬入する。次に、常温部104側のシャッタ222が閉じられ、高温部106側のシャッタ224が開かれる。
When the
続いて、ロボットアーム230が、エアロック220から第1基板122、第2基板123、上基板ホルダ124および下基板ホルダ125を搬出して、加圧部240のいずれかに装入する。加圧部240は、上基板ホルダ124と下基板ホルダ125に挟まれた状態で加圧部240に搬入された第1基板122及び第2基板123を加熱および加圧する。これにより第1基板122と第2基板123が貼り合わされる。なお、加圧部240は、第1基板122及び第2基板123を加熱せずに加圧することで第1基板122及び第2基板123を貼り合わせてもよい。
Subsequently, the
高温部106から常温部104に第1基板122、第2基板123、上基板ホルダ124および下基板ホルダ125を搬出する場合は、上記の一連の動作を逆順で実行する。これらの一連の動作により、高温部106の内部雰囲気を常温部104側に漏らすことなく、第1基板122、第2基板123、上基板ホルダ124および下基板ホルダ125を高温部106に搬入または搬出できる。
When the
このように、基板貼り合せ装置100内の多くの領域において、上基板ホルダ124が第1基板122を保持した状態で、又は下基板ホルダ125が第2基板123を保持した状態で、ロボットアーム134、230および第2ステージ142により搬送される。第1基板122を保持した上基板ホルダ124又は第2基板123を保持した下基板ホルダ125が搬送される場合、ロボットアーム134、230は、真空吸着、静電吸着等により上基板ホルダ124又は下基板ホルダ125を吸着して保持する。また、上基板ホルダ124又は下基板ホルダ125は、静電吸着により第1基板122または第2基板123を吸着して保持する。
Thus, in many areas in the
図2は、ステージ装置140の構造を概略的に示す。ステージ装置140は、枠体310の内側に配された第1ステージ141と、第2ステージ142と、第1顕微鏡342と、第2顕微鏡344と、干渉計370と、計測器374と、制御部148とを備える。
FIG. 2 schematically shows the structure of the
枠体310は、互いに平行で水平な天板312および底板316と、天板312および底板316を結合する複数の支柱314とを備える。天板312、支柱314および底板316は、それぞれ高剛性な材料により形成され、内部機構の動作に係る反力が作用した場合も変形を生じない。なお、基板貼り合せ装置100に組み込まれた場合は、支柱314相互の間は断熱壁145により封止される。
The frame 310 includes a
第1ステージ141は、天板312の下面に固定される。第1ステージ141は、第1基板122を下面に保持する上基板ホルダ124を吸着する。当該吸着方法は、真空吸着であってよく、静電吸着であってもよい。第1基板122は、静電吸着により上基板ホルダ124の下面に保持されて、後述するアラインメントの対象の一方となる。
The
第2ステージ142は、第1ステージ141に対向して昇降部360に配される。昇降部360は、底板316の上に載置され、底板に対して固定されたガイドレール352に案内されつつX方向に移動するXステージ354と、Xステージ354の上でY方向に移動するYステージ356の上に載置される。よって、制御部148の制御により、第2ステージ142に搭載された部材を、XY平面上の任意の方向に移動でき、Z方向にも移動できる。Z方向の移動距離は変位センサー372により検知できる。変位センサー372が検出したデータが制御部148にフィードバックされる。
The
第2ステージ142は、真空吸着により下基板ホルダ125を保持し、下基板ホルダ125は、静電吸着により第2基板123を保持する。昇降部360は、制御部148からの指示に応じて、第2ステージ142をZ方向に昇降する。第2ステージ142を上昇させることにより、下基板ホルダ125と上基板ホルダ124との間に第1基板122および第2基板123を挟み、重ね合わせることができる。
The
昇降部360の駆動形式の例として、VCM(ボイスコイルモータ)による駆動、シリンダー及びピストンによる駆動等が挙げられる。第2ステージ142は、更にそれぞれX、Y、Z軸を回転軸として傾斜又は回転する機能を有する。第2ステージ142は、粗動微動分離駆動機構を有する。
As an example of the drive type of the raising / lowering
第1顕微鏡342は、天板312の下面に、第1ステージ141に対して所定の間隔をおいて固定される。第1顕微鏡342は、第2ステージ142に保持された第2基板123の表面に設けられたアライメントマークを観察することができる。第1顕微鏡342により観察された画像データは、制御部148に送信される。制御部148は、受信した画像データを解析して、第2基板123の位置、向きを特定する。
The
第2顕微鏡344は、第2ステージ142に固定され、第2ステージ142と共に移動することができる。第2顕微鏡344は、第1ステージ141に保持された第1基板122の表面に設けられたアライメントマークを観察することができる。第2顕微鏡344により観察された画像データは、制御部148に送信される。制御部148は、受信した画像データを解析して、第1基板122の位置、向きを特定する。
The
干渉計370は、それぞれ第1ステージ141及び第2ステージ142に固定されたミラーに光を照射して、ミラーから反射される光の干渉により、第1ステージ141と第2ステージ142との相対距離、第1ステージ141および第2ステージ142の傾きを検知することができる。干渉計370は、検出したデータを制御部148にフィードバックする。
The
計測器374は、プローブ376を有し、当該プローブ376に接触した対象物の電気的特性を測定する。計測器374は、電気的特性として、例えば、電流、電圧、静電容量、抵抗等を測定する。計測器374は、第2ステージ142に対してX方向の位置であって、天板312に取り付けられている。プローブ376は、第2ステージ142上に配された第2基板123の上面に対して進退自在に設けられる。同様の計測器374が、第2ステージ142のY方向の位置であって、天板312にさらに設けられてもよい。
The measuring
制御部148は、第2ステージ142を制御する。制御部148は、干渉計370及び変位センサー372によりフィードバックされるデータに基づいて、第2ステージ142を精密に制御できる。制御部148は、特定した第1基板122及び第2基板123の位置データにより、第2ステージ142を精密に制御して、第1基板122と第2基板123の位置合せを行う。
The
図3は、第1基板122と第2基板123とを重ね合わせた状態を概念的に示す平面図である。この図には、第1基板122と第1基板122より一回り大きい第2基板123とを貼り合せる実施形態の例を示す。
FIG. 3 is a plan view conceptually showing a state in which the
第1基板122は、第2基板123と重ね合わせる面において、回路400と、第1導電領域402と、第3導電領域406と、第1大導電領域412と、第3大導電領域416とを有する。また、第2基板123は、第1基板122と重ね合わせる面において、回路401と、第2導電領域404と、第4導電領域408と、第2大導電領域414と、第4大導電領域418とを有する。回路400および401は、能動素子、受動素子、配線等により構成され、個片化されて一定の機能を果たす電子回路である。回路400および401は、それぞれ相手に対応するTSV等の電極を有する。第1基板122と第2基板123を重ね合わせて、当該対応する電極を接合することにより、回路400と回路401を電気的に接続する。
The
第1導電領域402は、導電材料から形成される。第1導電領域402は、一定のピッチ、例えば数μm間隔でX方向に複数配列される。第1導電領域402の材料として、Au、Ag、Cu、Al等、電子回路の配線又は電極に用いる材料を用いることができる。第1導電領域402は、メッキ、スパッタ、蒸着、CVD(Chemical Vapor Deposition)等により、金属層を形成してから、フォトリソグラフィ及びエッチング等の方法によりパターンを形成することにより得られる。第1導電領域402は、回路400の配線、電極等と同じ工程で同時に形成されても良い。
The first
第2導電領域404は、第1導電領域402と異なるピッチ、図3に示す例においては第1導電領域402よりも狭いピッチでX方向に複数配列される。第2導電領域404は、第1基板122と第2基板123を重ね合わせる場合に、第1導電領域402との間に後述の対応関係を形成する位置に設けられる。各第2導電領域404は、Y方向に延伸する形態を有し、図3に示すように、第2基板123が第1基板122と重ね合わせられたとき、径の小さい第1基板122の外周より外部にはみ出すことができるように設けられる。当該はみ出し部位に、計測器374のプローブ376が当てられ、電気的特性が測定される。第2導電領域404は、第1導電領域402と同様の材料を用いて、同様の方法により形成される。
A plurality of second
第3導電領域406は、導電材料から形成される。第3導電領域406は、一定のピッチ、例えば数μm間隔でY方向に複数配列される。第3導電領域406は、第1導電領域402と同一形状および同一ピッチで形成されてもよいし、異なった形状または異なったピッチで形成されてもよい。
The third
第4導電領域408は、第3導電領域406と異なるピッチ、図3に示す例においては第3導電領域406よりも狭いピッチでY方向に複数配列される。第4導電領域408は、第1基板122と第2基板123を重ね合わせる場合に、第3導電領域406との間に後述の対応関係を形成する位置に設けられる。各第4導電領域408は、X方向に延伸する形態を有し、図3に示すように、第2基板123が第1基板122と重ね合わせられたとき、径の小さい第1基板122の外周より外部にはみ出すことができるように設けられる。第3導電領域406および第4導電領域408も、第1導電領域402と同様の材料を用いて、同様の方法により形成される。
A plurality of the fourth
第1大導電領域412及び第3大導電領域416は、第1導電領域402又は第3導電領域406より大きい。第1大導電領域412及び第3大導電領域416は、第1導電領域402と同様の材料を用いて、同様の方法により形成される。
The first large
第2大導電領域414および第4大導電領域418は、第2導電領域404又は第4導電領域408より大きい導電領域である。第2大導電領域414は、第1基板122と第2基板123を重ね合わせる場合に、第1大導電領域412との間に後述の対応関係を形成する位置に設けられる。また、第4大導電領域418は、第1基板122と第2基板123を重ね合わせる場合に、第3大導電領域416との間に後述の対応関係を形成する位置に設けられる。第2大導電領域414及び第4大導電領域418は、第1導電領域402と同様の材料を用いて、同様の方法により形成される。
The second large
図4は、図3において2点鎖線により囲んだ部分の拡大図である。複数の第1導電領域402のそれぞれを領域r、領域s、領域t、領域u、領域vと称する。また、複数の第2導電領域404を区別する目的で、それぞれ領域a、領域b、領域c、領域d、領域e、領域fと称する。
FIG. 4 is an enlarged view of a portion surrounded by a two-dot chain line in FIG. Each of the plurality of first
図5は、図4におけるA−A部分の断面図である。図5は、第1基板122と第2基板123とが位置ずれなく重ね合わされ、第1導電領域402と第2導電領域404とが接触した状態を示す。図4及び図5に示す場合に、計測器374は、隣り合う二つの第2導電領域404の間の電気的導通を確認する。この場合に、計測器374は、領域a、b間、領域b、c間等に順次、直流電圧を印加して、それぞれの出力電流を測定して制御部148に送る。
FIG. 5 is a cross-sectional view taken along line AA in FIG. FIG. 5 illustrates a state in which the
図4及び図5に示す例において、領域bと領域cの間は領域sを介して電気的に導通しており、他の第2導電領域404の間は導通しない。よって、制御部148は、計測器374の計測値に基づいて領域bと領域cの間が導通したことを検出することにより、第1基板122と第2基板123との位置ずれがないことを検出することができる。
In the example shown in FIGS. 4 and 5, the region b and the region c are electrically connected via the region s and are not connected between the other second
図6は、第1基板122と第2基板123とが位置ずれして重ね合わされた状態を示す。第1基板122と第2基板123との相対位置がずれると、導通が生ずる第2導電領域404の組みの位置が変わる。例えば、図6に示す例において、制御部148は、計測器374の計測値に基づいて領域bと領域cの間が導通しなかったことを検出することにより、第1基板122と第2基板123との位置ずれがあることを検出することができる。
FIG. 6 shows a state where the
さらにこの場合に、いずれの第2導電領域の組が電気的に導通しているかを検出することにより、第1基板122と第2基板123との位置ずれの量および方向を検出することができる。例えば、図6の場合に、領域cと領域dの間が領域tを介して電気的に導通する。よって、制御部148は、計測器374の計測値に基づいて領域cと領域dの間が導通したことを検出することにより、第1基板122に対して第2基板123が図中の右方向にピッチの半分程度の量だけ位置ずれしたことを検出することができる。
Further, in this case, it is possible to detect the amount and direction of the positional deviation between the
以上、第2導電領域404の組の間の電気的導通を検出することにより、第1基板122と第2基板123との重ね合わせにおけるずれの有無及びずれの大きさを検出することができる。なおこの場合に、第2導電領域404のうち一対の第2導電領域404だけが導通するように、第1導電領域402及び第2導電領域404のピッチ及び個数の組み合わせを選択してもよいし、複数の対の第2導電領域404が導通するように当該ピッチ及び個数の組み合わせを選択してもよい。第1導電領域402と第2導電領域404との相対関係と同様に、第3導電領域406と第4導電領域408が設けられてよい。
As described above, by detecting the electrical continuity between the sets of the second
ここで、図4を用いて上記ピッチの一例を説明する。第1基板122と第2基板123との間に求められている位置合わせの精度Δに対して、第1基板122のピッチP1および第2基板123のピッチP2は下記の関係にあることが好ましい。
Δ>|P1−P2|
これにより、求められている位置分解能を得ることができる。
Here, an example of the pitch will be described with reference to FIG. For the alignment accuracy Δ required between the
Δ> | P1-P2 |
Thereby, the required position resolution can be obtained.
さらに、第1基板122の線幅L1、間隔幅S1、および第2基板123の線幅L2、間隔幅S2は下記の関係にあることが好ましい。
S1<L2
S2<L1
これにより、いずれかの場所で導通が形成される。
Furthermore, it is preferable that the line width L1 and the interval width S1 of the
S1 <L2
S2 <L1
Thereby, conduction is formed at any place.
よって、例えば、P1=8μm、S1=4μm、L1=4μm、P2=6μm、S2=3μm、L2=3μmとすると、上記式を満足せず、いずれの導電領域でも導通が形成されない第1基板122と第2基板123との位置が生じえる。他の例として、P1=8μm、S1=2μm、L1=5μm、P2=6μm、S2=3μm、L2=3μmとすると、上記式を満足し、いずれかの導電領域で導通が形成される。
Therefore, for example, if P1 = 8 μm, S1 = 4 μm, L1 = 4 μm, P2 = 6 μm, S2 = 3 μm, and L2 = 3 μm, the above formula is not satisfied, and no conduction is formed in any conductive region. And the position of the
さらに、導通を形成する第2導電領域404の対の個数nは次式により求められる。
n=(L1−S2)/(P2−P1)
よって例えば上記のP1=7μm、S1=2μm、L1=5μm、P2=6μm、S2=3μm、L2=3μmとすると、n=2となる。他の例として、例えば、P1=6.5μm、S1=1.5μm、L1=5μm、P2=6μm、S2=3μm、L2=3μmでn=4となるようにしてもよいし、P1=7μm、S1=2μm、L1=5μm、P2=6.5μm、S2=3μm、L2=3.5μmでn=3となるようにしてもよい。
Further, the number n of pairs of second
n = (L1-S2) / (P2-P1)
Therefore, for example, when P1 = 7 μm, S1 = 2 μm, L1 = 5 μm, P2 = 6 μm, S2 = 3 μm, and L2 = 3 μm, n = 2. As another example, for example, P1 = 6.5 μm, S1 = 1.5 μm, L1 = 5 μm, P2 = 6 μm, S2 = 3 μm, L2 = 3 μm, and n = 4, or P1 = 7 μm S1 = 2 μm, L1 = 5 μm, P2 = 6.5 μm, S2 = 3 μm, L2 = 3.5 μm, and n = 3.
第1導電領域402と第2導電領域404との組み合わせの電気的導通を検出することにより、第1基板122と第2基板123との間のX方向のずれが検出できる。さらに、第3導電領域406と第4導電領域408との組み合わせの電気的導通を検出することにより、第1基板122と第2基板123との間のY方向のずれが検出できる。
By detecting the electrical continuity of the combination of the first
第1導電領域402及び第2導電領域404の位置から、第1基板122及び123の中心に対して180°回転した対向位置に、更に第1導電領域402及び第2導電領域404と同等の第5導電領域と第6導電領域の組み合わせを設けてもよい。これにより、第1導電領域402と第2導電領域404との組み合わせの電気的導通と、第5導電領域と第6導電領域の組み合わせの電気的導通との違いを比較することにより、Z軸まわりの回転のずれが検出できる。
From the position of the first
第1大導電領域412及び第2大導電領域414の大きさ、位置は、第1基板122と第2基板123とのX方向の位置ずれが第1導電領域402及び第2導電領域404により計測できる範囲を超えたことを検出できるように、設定されることが好ましい。例えば、第1導電領域402及び第2導電領域404のピッチのうち、大きいピッチ分に相当するずれを許容範囲に設定した場合に、当該許容範囲内のずれに対しては第1大導電領域412を介して二つの第2大導電領域414の間に電気的に導通するが、許容範囲外のずれに対して、二つの第2大導電領域414の間の電気的には導通しない、第1大導電領域412及び第2大導電領域414の大きさ及び位置等を設ける。これにより、大きい位置ずれは、第1大導電領域412と第2大導電領域414との組み合わせにより検出され、微少な位置ずれは、第1導電領域402及び第2導電領域404の組み合わせにより検出される。同様に、Y方向の大きい位置ずれは、第3大導電領域416と第4大導電領域418の組み合わせにより検出できるように、第3大導電領域416及び第4大導電領域418の大きさ、位置を設計してよい。
The size and position of the first large
図7は、基板相対位置検出方法の一実施形態のフローチャートである。この基板相対位置検出方法は、二つの基板を位置合せするステップS010と、二つの基板を接近させるステップS020と、大導電領域の電気的特性を測定するステップS030と、位置ずれを検出するステップS040と、位置ずれが許容範囲を超えたかを判断するステップS050と、導電領域の電気的特性を測定するステップS060と、二つの基板の相対位置を検出するステップS070と、警告するステップS080とを備える。 FIG. 7 is a flowchart of an embodiment of a substrate relative position detection method. In this substrate relative position detection method, step S010 for aligning two substrates, step S020 for bringing the two substrates closer, step S030 for measuring the electrical characteristics of the large conductive region, and step S040 for detecting misalignment. And step S050 for determining whether the positional deviation exceeds the allowable range, step S060 for measuring the electrical characteristics of the conductive region, step S070 for detecting the relative position of the two substrates, and step S080 for warning. .
ステップS010において、第1基板122及び第2基板123をステージ装置140に設置する。まず、ロボットアーム132により、基板カセット112、114、116のいずれかに収容されている一枚の第1基板122がプリアライナ126に搬入され、プリアラインされる。一方、ロボットアーム134は、一枚の上基板ホルダ124を第2ステージ142に搭載して、ロボットアーム132の近傍まで搬送させる。ロボットアーム132は、この上基板ホルダ124に、プリアラインされた第1基板122を搭載して保持させる。
In step S 010, the
第2ステージ142が再びロボットアーム134の側に移動する。ロボットアーム134は、第1基板122を保持した上基板ホルダ124を裏返して、第1ステージ141に近づけて、真空吸着等により第1ステージ141に保持させる。
The
ロボットアーム134は、下基板ホルダ125を第2ステージ142に搭載して、ロボットアーム132の近傍まで搬送させる。ロボットアーム132は、この下基板ホルダ125に、プリアラインされた第2基板123を搭載して保持させる。第2ステージ142は、下基板ホルダ125及び第2基板123を載置して、第1ステージ141の直下に移動する。
The
第2顕微鏡344により、第1基板122の表面に設けられたアライメント用マークを観察して、その位置情報を制御部148に送信する。制御部148は、受信したデータに基づいて、第1ステージ141に保持された第1基板122の位置、向き等を算出して、記憶する。
The
第1顕微鏡342により、第2基板123の表面に設けられたアライメント用マークを観察して、その位置情報を制御部148に送信する。制御部148は、受信したデータに基づいて、第2ステージ142に保持された第2基板123の位置、向き等を算出して、記憶する。
The
制御部148は、算出して記憶した第1基板122及び第2基板123の位置情報に基づいて、第2ステージ142を移動して、第1基板122と第2基板123における接合すべき電極同士の位置が合うようにアラインメントする。上記の移動は、X−Y軸面内で平行移動、Z軸の回転移動、およびX軸又はY軸の傾斜移動を含む。
The
また、第2顕微鏡344の焦点を第1基板122の表面に合わせたときの第2ステージ142の高さすなわちZ座標の情報、及び第1顕微鏡342の焦点を第2基板123の表面に合わせたときの第2ステージ142の高さの情報も制御部148に送信され、制御部148は、その情報に基づいて第1ステージ141の表面と第2ステージ142の表面との間隔を算出する。
Further, the height of the
ステップS020において、第2ステージ142を上昇させて、規定の距離まで第1基板122と第2基板123を接近させる。上述の計算により、制御部148は、第1基板122の表面と第2基板123の表面との間の間隔を正確に算出できるので、第2ステージ142を正確に制御して接近させることができる。
In step S020, the
第1基板122と第2基板123との接触の衝撃による破損を防ぐ目的で、制御部148は、算出された第1基板122の表面と第2基板123の表面との間隔よりも所定距離手前まで高速に第2ステージ142を上昇させ、当該所定距離から低速に第2ステージ142を上昇させて、規定の距離まで第1基板122と第2基板123を接近させる。このような制御により、基板を接近させる時間を短縮しながら、接触による基板の破損を防ぐことができる。
For the purpose of preventing breakage due to the impact of contact between the
ステップS030において、第1大導電領域412と第2大導電領域414の組み合わせおよび第3大導電領域416と第4大導電領域418の組み合わせの電気的特性を測定する。例えば、2本の第2大導電領域414にプローブ376を当て、直流電圧を印加したときの直流電流を測定する。測定結果は、制御部148に送信される。
In step S030, the electrical characteristics of the combination of the first large
ステップS040において、制御部148は、上記の測定値から電気的導通の有無を検出し、第1基板122と第2基板123との間の位置ずれを検出する。例えば、第2大導電領域414の直流電流値から、第1基板122と第2基板123との間のX方向のずれを検出できる。また、第4大導電領域418の直流電流値から、第1基板122と第2基板123との間のY方向のずれを検出できる。
In step S040, the
ステップS050において、制御部148は、上記の位置ずれが規定の許容範囲を超えたか否かを判断する。この場合に制御部148は電気的導通の有無を当該許容範囲としてもよい。これにより、第1導電領域402及び第2導電領域404のピッチのうち、大きいピッチを超える位置ずれが発生した場合には、当該第1導電領域402及び第2導電領域404による電気的導通を検出する前に、当該位置ずれを検出することができる。ここで、第1導電領域402及び第2導電領域404のピッチのうち、大きいピッチを超える位置ずれが発生すると、本来の組み合わせからnピッチ(ここでnは整数)ずれた位置における電気的導通の有無は、位置ずれがない場合と区別することが困難になる。これに対し、第1導電領域402等の電気的導通の有無の検出に先立って、上記の通り第1大導電領域412と第2大導電領域414との組み合わせの電気的導通を検出することにより、nピッチ以上のずれを先に検出し下記警告等をすることができる。
In step S050, the
X方向の位置ずれがこの許容範囲を超えたとき、ステップS080に進み、警告を発して、ステップS010をやり直す。Y方向についても、同様の判断ができる。また、位置ずれが許容範囲内であれば、次のステップS060に進む。 When the positional deviation in the X direction exceeds the allowable range, the process proceeds to step S080, a warning is issued, and step S010 is performed again. The same determination can be made for the Y direction. If the positional deviation is within the allowable range, the process proceeds to the next step S060.
ステップS060において、計測器374は、図4から図6で説明したように、第1導電領域402と第2導電領域404の組み合わせおよび第3導電領域406と第4導電領域408の組み合わせの電気的特性を測定する。測定結果は、制御部148に送信される。
In step S060, as described with reference to FIGS. 4 to 6, the measuring
ステップS070において、制御部148は、上記の測定値から第1基板122と第2基板123との相対位置を検出する。例えば、制御部148は、図4から図6で説明したように、第2導電領域404の直流電流値から、第1基板122と第2基板123との間のX方向のずれを検出できる。さらに、制御部148は、第4導電領域408の直流電流値から、第1基板122と第2基板123との間のY方向のずれを検出できる。
In step S070, the
以上のプロセスにより、第1基板122と第2基板123との相対位置を検出することができる。なおステップS070において、位置ずれの許容範囲を規定して、第1基板122と第2基板123との相対位置がその許容範囲内か否かを判断し、許容範囲を超えた場合には、ステップS010の位置合せからやり直してよい。第1基板122と第2基板123との相対位置が許容範囲内であれば、ロボットアーム134によりエアロック220に搬送され、図1に示した加圧部240に装入される。加圧部240において加熱および加圧されることにより、第1基板122および第2基板123は互いに貼り合わされて一体になる。
With the above process, the relative position between the
図1から図7に示す実施形態において、制御部148は第2導電領域404等の電気的導通の有無を検出しているが、電気的な特性の検出は導通の有無に限られない。他の例として、制御部148は、第2導電領域404の電気的な抵抗値を検出してもよい。これにより、制御部148は、抵抗値の大小により位置ずれの量を検出することができる。
In the embodiment shown in FIGS. 1 to 7, the
図8は、制御部148が第2導電領域404等の電気的な特性を検出する他の例である。図8に示すように、第1基板122と第2基板123が近接しつつ離間した状態で、計測器374が二つの第2導電領域404の間の静電容量を計測する。これにより、制御部148は、第1基板122と第2基板123との相対位置を検出する。この場合に、各第2導電領域404に対する各第1導電領域402の相対位置が異なるので、近接する第1導電領域402の位置に応じて二つの第2導電領域404の間の静電容量が異なる。よって、計測器374が領域a、b間、領域c、d間等の静電容量を計測して、制御部148がこれらの静電容量値を比較することにより、第1基板122と第2基板123との相対位置を検出することができる。この場合に計測器374は、二つの第2導電領域404の間に交流電圧を印加して、出力される交流電流を計測することによって静電容量を計測してもよい。
FIG. 8 shows another example in which the
図8に示す実施形態によれば、第1基板122と第2基板123の相対位置を非接触状態で検出できるので、容易に位置合せの修正ができる。また、重ね合わせ直前の相対位置を確認できるので、位置合せの信頼度を高めることができる。
According to the embodiment shown in FIG. 8, since the relative position between the
図9は、制御部148が第2導電領域404等の電気的な特性を検出する他の例である。図9に示すように、第2導電領域404の上には、誘電体層432が設けられている。この場合に、図9に示すように、第1導電領域402と誘電体層432とが接触した状態で、すなわち、誘電体層432を介して第1基板122と第2基板123が接触した状態で、計測器374が二つの第2導電領域404の間の静電容量を計測する。制御部148がこれらの静電容量値を比較することにより、図8の場合と同様に、第1基板122と第2基板123との相対位置を検出することができる。
FIG. 9 is another example in which the
図9に示す実施形態によれば、第1導電領域402と誘電体層432とを接触させるので、高さ方向について第1導電領域402と第2導電領域404との距離を一定に保つことができ、当該高さ方向に直交する方向の位置ずれと静電容量の変化とを正確に対応付けることができる。
According to the embodiment shown in FIG. 9, since the first
図10および図11は、他の第1導電領域442の例を示す。図10に示すように、第1導電領域442を、第1基板122の回路400等に比較して深くまで形成する。例えば、第1基板122の第1導電領域442を形成する位置に、リソグラフィ及びエッチングにより第1基板122の深くまでホールを形成して、そのホールに第1導電領域442を形成する。この場合に、第1導電領域442は、第1基板122と第2基板123とを貼り合わせたときに回路400、401間の導通を図るTSVと同等の深さであることが好ましい。
10 and 11 show examples of other first
当該第1基板122と第2基板123を貼り合わせた後、CMP(Chemical Mechanical Polishing)等の方法により、第1基板122を裏面(貼り合せ面の反対側の面)から薄化する。これにより、図11に示すように、第1導電領域442を第1基板122の裏面に露出させる。
After the
これにより、第1基板122の裏面に露出した第1導電領域442は、第1基板122に更に第3の基板を貼り合せた場合に、上記図1から図9の実施形態と同様に、第1基板122と第3の基板との位置ずれの検出に利用することができる。この場合に、第3の基板には第2基板123の第2導電領域404等と同じ位置、ピッチ、大きさの導電領域が設けられていることが好ましい。さらにこの第3の基板の導電領域もその裏面に露出させることにより、その上に貼り合わされる第4の基板との位置ずれの検出に利用することができる。同様にして、所望の枚数の重ねあわせに対して、相対位置を検出することができる。なお、図10および図11においては、第1導電領域442を形成してから第1基板122を薄化したが、これに代えて、第1基板122を薄化してから第1導電領域442を形成してもよい。
As a result, the first
以上、図1から図11に示す実施形態によれば、第1基板122と第2基板123との位置ずれを、第1基板122と第2基板123とを近接させた状態で直接的に検出することができる。なお上記の通り第1基板122と第2基板123とを近接させた状態には、第1導電領域402、442と第2導電領域404とが接触した状態、第1導電領域402、442と第2導電領域404とが電気的特性を計測できる程度には近づいているが互いに離間した状態、および、第1基板122と第2基板123との少なくともいずれかに設けた誘電体層432とこれに対向した第1導電領域402、442または第2導電領域404とが接触した状態を含む。
As described above, according to the embodiment shown in FIGS. 1 to 11, the positional deviation between the
図12は、積層デバイスを製造する方法の概略を示す。図12に示すように、積層デバイスは、当該デバイスの機能・性能設計を行うステップS101、この設計ステップに基づいたマスク(レチクル)を製作するステップS102、デバイスの基材である基板を製造するステップS103、マスクのパターンを用いて露光光で基板を露光すること、及び露光された基板を現像することを含む基板処理ステップS104、上記図1から図11による位置合わせ工程を含むデバイス組み立てステップS105、検査ステップS106等を経て製造される。なお、デバイス組み立てステップS105は、位置合わせ工程に続いて、ダイシング工程、ボンディング工程、パッケージ工程などの加工プロセスを含む。 FIG. 12 shows an outline of a method for manufacturing a laminated device. As shown in FIG. 12, in the laminated device, step S101 for performing function / performance design of the device, step S102 for manufacturing a mask (reticle) based on the design step, and step for manufacturing a substrate as a base material of the device S103, substrate processing step S104 including exposing the substrate with exposure light using a mask pattern, and developing the exposed substrate, device assembly step S105 including the alignment step according to FIGS. It is manufactured through the inspection step S106 and the like. The device assembly step S105 includes processing processes such as a dicing process, a bonding process, and a package process following the alignment process.
なお図3に示す例において、第1基板122と第1基板122より一回り大きい第2基板123とを貼り合せているが、大きさの関係はこれに限られない。他の例として、第1基板122と第2基板123とがほぼ同じ大きさであってもよい。この場合には第1基板122および第2基板123の一方にオリエンテーションフラットを設けて、第2導電領域404、408および第1導電領域402、406の一方を露出させる。基板を3層以上積層する場合にはオリエンテーションフラットの位置をずらすことで、いずれの基板においても導電領域が露出するようにしてもよい。
In the example illustrated in FIG. 3, the
さらに、基板を3層以上積層する場合に、基板の大きさを順次小さくすることにより導電領域を露出させてもよいし、大径の基板と小径の基板とを交互に積層して、大径の基板において導電領域を露出させてもよい。他の例として、基板を3層以上積層する場合に、複数の導電領域をそれぞれの基板の表裏面に露出するように設けておき、当該複数の導電領域の一部を表裏側に積層された基板に設けられた導電領域との導通に用いて、他の一部を裏面側に積層された基板の導電領域との導通に用いてもよい。 Furthermore, when laminating three or more substrates, the conductive region may be exposed by sequentially reducing the size of the substrate, or a large-diameter substrate and a small-diameter substrate are alternately laminated, The conductive region may be exposed in the substrate. As another example, when three or more layers of substrates are stacked, a plurality of conductive regions are provided so as to be exposed on the front and back surfaces of each substrate, and a part of the plurality of conductive regions is stacked on the front and back sides. The other part may be used for conduction with the conductive region provided on the substrate, and the other part may be used for conduction with the conductive region of the substrate laminated on the back surface side.
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.
100 基板貼り合せ装置、102 筐体、104 常温部、106 高温部、108 断熱壁、112 基板カセット、114 基板カセット、116 基板カセット、122 第1基板、123 第2基板、124 上基板ホルダ、125 下基板ホルダ、126 プリアライナ、128 基板ホルダラック、130 基板取り外し部、132 ロボットアーム、134 ロボットアーム、140 ステージ装置、141 第1ステージ、142 第2ステージ、145 断熱壁、146 シャッタ、148 制御部、220 エアロック、222 シャッタ、224 シャッタ、230 ロボットアーム、240 加圧部、310 枠体、312 天板、314 支柱、316 底板、342 第1顕微鏡、344 第2顕微鏡、352 ガイドレール、354 Xステージ、356 Yステージ、360 昇降部、370 干渉計、372 変位センサー、374 計測器、376 プローブ、400 回路、401 回路、402 第1導電領域、404 第2導電領域、406 第3導電領域、408 第4導電領域、412 第1大導電領域、414 第2大導電領域、416 第3大導電領域、418 第4大導電領域、432 誘電体層、442 第1導電領域
DESCRIPTION OF
Claims (11)
前記第1基板の前記一の面と前記第2基板の前記一の面とを近接させた状態で、前記第1導電領域と前記第2導電領域との複数の組み合わせにおける電気的特性を測定するステップと、
前記第1導電領域と前記第2導電領域との前記複数の組み合わせ間の前記電気的特性の差に基づいて、前記第1基板と前記第2基板との相対位置を検出するステップと
を備える基板相対位置検出方法。 The first surface of the first substrate having a plurality of first conductive regions formed on one surface side in a first cycle, and the second conductive regions on a first surface side in a second cycle different from the first cycle. Making it close to the one surface of the formed second substrate;
Measuring electrical characteristics in a plurality of combinations of the first conductive region and the second conductive region in a state where the one surface of the first substrate and the one surface of the second substrate are close to each other. Steps,
Detecting a relative position between the first substrate and the second substrate based on the difference in electrical characteristics between the plurality of combinations of the first conductive region and the second conductive region. Relative position detection method.
前記電気的特性を測定するステップは、前記第1導電領域と前記第2導電領域との前記複数の組み合わせのそれぞれに対して直流電圧を入力して出力される電流を測定することにより、前記第1導電領域と前記第2導電領域との前記複数の組み合わせにおけるそれぞれの電気的導通の有無を検出することを含む請求項1に記載の基板相対位置検出方法。 In the step of bringing the first conductive region and the second conductive region into contact,
The step of measuring the electrical characteristics includes measuring the current output by inputting a DC voltage to each of the plurality of combinations of the first conductive region and the second conductive region. The substrate relative position detection method according to claim 1, further comprising detecting presence / absence of electrical continuity in each of the plurality of combinations of one conductive region and the second conductive region.
前記電気的特性を測定するステップは、前記第1導電領域と前記第2導電領域との前記複数の組み合わせのそれぞれに対して交流電圧を入力して出力される電流を測定することにより、前記第1導電領域と前記第2導電領域との前記複数の組み合わせにおけるそれぞれの静電容量を検出する請求項1に記載の基板相対位置検出方法。 In the approaching step, the one surface of the first substrate and the one surface of the second substrate are held apart from each other;
The step of measuring the electrical characteristics includes measuring the current output by inputting an alternating voltage to each of the plurality of combinations of the first conductive region and the second conductive region. The substrate relative position detection method according to claim 1, wherein capacitances of the plurality of combinations of one conductive region and the second conductive region are detected.
前記近接させるステップにおいて、前記第1導電領域と前記第2導電領域と前記誘電体層を介して接触させ、
前記電気的特性を測定するステップは、前記第1導電領域と前記第2導電領域との前記複数の組み合わせのそれぞれに対して交流電圧を入力して出力される電流を測定することにより、前記第1導電領域と前記第2導電領域との前記複数の組み合わせにおけるそれぞれの静電容量を検出する請求項1に記載の基板相対位置検出方法。 A dielectric layer is provided on at least one of the first conductive region and the second conductive region;
In the approaching step, the first conductive region, the second conductive region and the dielectric layer are brought into contact with each other,
The step of measuring the electrical characteristics includes measuring the current output by inputting an alternating voltage to each of the plurality of combinations of the first conductive region and the second conductive region. The substrate relative position detection method according to claim 1, wherein capacitances of the plurality of combinations of one conductive region and the second conductive region are detected.
前記第2基板の前記一の面側における、前記第1基板と近接した場合の前記大導電領域に対応した位置に、前記第2導電領域よりも大きい大導電領域が形成されており、
前記電気的特性を測定するステップに先立って、前記第1基板の前記大導電領域と前記第2基板の前記大導電領域と間の電気的特性を測定するステップと、
前記第1基板の前記大導電領域と前記第2基板の前記大導電領域と間の電気的特性により前記第1基板と前記第2基板との位置ずれを検出するステップと、
前記位置ずれを検出するステップで検出された位置ずれが前記第1周期および前記第2周期のいずれか大きい方の周期以上である場合に、その旨を警告するステップと
をさらに備える請求項1から6のいずれかに記載の基板相対位置検出方法。 A large conductive region larger than the first conductive region is formed on the one surface side of the first substrate,
A large conductive region larger than the second conductive region is formed at a position corresponding to the large conductive region when close to the first substrate on the one surface side of the second substrate,
Prior to measuring the electrical characteristics, measuring electrical characteristics between the large conductive region of the first substrate and the large conductive region of the second substrate;
Detecting a displacement between the first substrate and the second substrate based on electrical characteristics between the large conductive region of the first substrate and the large conductive region of the second substrate;
The method further comprises a step of warning when the positional deviation detected in the step of detecting the positional deviation is not less than the larger one of the first period and the second period. The substrate relative position detection method according to any one of claims 6 to 7.
前記第1基板の他の面側に、前記第1導電領域を形成するステップと、
前記第1基板の前記一の面を薄化することにより、前記第1導電領域を前記一の面側に露出させるステップと
を有する請求項1から7のいずれかに記載の基板相対位置検出方法。 Forming the first conductive region comprises:
Forming the first conductive region on the other surface side of the first substrate;
The substrate relative position detecting method according to claim 1, further comprising: exposing the first conductive region to the one surface side by thinning the one surface of the first substrate. .
前記第2基板の前記一の面側に、前記第2導電領域が並ぶ方向に直交する方向に、前記第3周期とは異なる第4周期で配した第4導電領域が複数形成されており、
前記電気的特性を測定するステップは、前記第1基板の前記一の面と前記第2基板の前記一の面とを近接させた状態で、前記第3導電領域と前記第4導電領域との複数の組み合わせにおける電気的特性をさらに測定し、
前記相対位置を検出するステップは、前記第1導電領域と前記第2導電領域との前記複数の組み合わせ間の前記電気的特性の差、および、前記第3導電領域と前記第4導電領域との前記複数の組み合わせ間の前記電気的特性の差に基づいて、前記第1基板と前記第2基板との相対位置を検出する請求項1に記載の基板相対位置検出方法。 A plurality of third conductive regions arranged at a third period in a direction perpendicular to the direction in which the first conductive regions are arranged on the one surface side of the first substrate;
A plurality of fourth conductive regions arranged in a fourth period different from the third period in a direction orthogonal to the direction in which the second conductive regions are arranged on the one surface side of the second substrate;
The step of measuring the electrical characteristics includes the third conductive region and the fourth conductive region in a state where the one surface of the first substrate and the one surface of the second substrate are close to each other. Further measure the electrical properties in multiple combinations,
The step of detecting the relative position includes the difference in the electrical characteristics between the plurality of combinations of the first conductive region and the second conductive region, and the third conductive region and the fourth conductive region. The substrate relative position detection method according to claim 1, wherein a relative position between the first substrate and the second substrate is detected based on a difference in the electrical characteristics between the plurality of combinations.
前記相対位置に基づいて基板を貼り合わせることと
を含む積層デバイス製造方法。 The relative position of a plurality of substrates is detected by the substrate relative position detection method according to claim 1,
A laminated device manufacturing method including bonding a substrate based on the relative position.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091372A JP5549339B2 (en) | 2010-04-12 | 2010-04-12 | Substrate relative position detection method, laminated device manufacturing method, and detection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091372A JP5549339B2 (en) | 2010-04-12 | 2010-04-12 | Substrate relative position detection method, laminated device manufacturing method, and detection apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011222809A true JP2011222809A (en) | 2011-11-04 |
JP2011222809A5 JP2011222809A5 (en) | 2013-07-18 |
JP5549339B2 JP5549339B2 (en) | 2014-07-16 |
Family
ID=45039383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010091372A Active JP5549339B2 (en) | 2010-04-12 | 2010-04-12 | Substrate relative position detection method, laminated device manufacturing method, and detection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5549339B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013129471A1 (en) * | 2012-03-01 | 2013-09-06 | 東京エレクトロン株式会社 | Substrate joining method and semiconductor device |
JP2014154738A (en) * | 2013-02-12 | 2014-08-25 | Toshiba Information Systems (Japan) Corp | Semiconductor device, lamination deviation measuring apparatus and lamination deviation measuring method |
US20150008621A1 (en) * | 2012-01-30 | 2015-01-08 | Toyo Seikan Group Holdings, Ltd. | Method of producing pressed paper piece and apparatus therefor |
JP2015119088A (en) * | 2013-12-19 | 2015-06-25 | 東京エレクトロン株式会社 | Bonding method, program, computer storage medium, bonding device and bonding system |
JP2021022751A (en) * | 2020-11-04 | 2021-02-18 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | Substrate bonding method |
US11251045B2 (en) | 2016-02-16 | 2022-02-15 | Ev Group E. Thallner Gmbh | Device and method for bonding of substrates |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210075662A (en) | 2019-12-13 | 2021-06-23 | 삼성전자주식회사 | Semiconductor package |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008156152A1 (en) * | 2007-06-21 | 2008-12-24 | Nikon Corporation | Transfer method and transfer apparatus |
-
2010
- 2010-04-12 JP JP2010091372A patent/JP5549339B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008156152A1 (en) * | 2007-06-21 | 2008-12-24 | Nikon Corporation | Transfer method and transfer apparatus |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150008621A1 (en) * | 2012-01-30 | 2015-01-08 | Toyo Seikan Group Holdings, Ltd. | Method of producing pressed paper piece and apparatus therefor |
US9630372B2 (en) * | 2012-01-30 | 2017-04-25 | Toyo Seikan Group Holdings, Ltd. | Method of producing pressed paper piece and apparatus therefor |
WO2013129471A1 (en) * | 2012-03-01 | 2013-09-06 | 東京エレクトロン株式会社 | Substrate joining method and semiconductor device |
JP2014154738A (en) * | 2013-02-12 | 2014-08-25 | Toshiba Information Systems (Japan) Corp | Semiconductor device, lamination deviation measuring apparatus and lamination deviation measuring method |
JP2015119088A (en) * | 2013-12-19 | 2015-06-25 | 東京エレクトロン株式会社 | Bonding method, program, computer storage medium, bonding device and bonding system |
US11251045B2 (en) | 2016-02-16 | 2022-02-15 | Ev Group E. Thallner Gmbh | Device and method for bonding of substrates |
US11527410B2 (en) | 2016-02-16 | 2022-12-13 | Ev Group E. Thallner Gmbh | Device and method for bonding of substrates |
JP2021022751A (en) * | 2020-11-04 | 2021-02-18 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | Substrate bonding method |
JP7024040B2 (en) | 2020-11-04 | 2022-02-22 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | How to bond the board |
Also Published As
Publication number | Publication date |
---|---|
JP5549339B2 (en) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5549339B2 (en) | Substrate relative position detection method, laminated device manufacturing method, and detection apparatus | |
TWI517290B (en) | A substrate position alignment device, a substrate alignment method, and a manufacturing method of a multilayer semiconductor | |
JP5359873B2 (en) | Substrate bonding method, positioning method, laminated substrate manufacturing apparatus, positioning apparatus, and exposure apparatus | |
JP5353892B2 (en) | Alignment apparatus and alignment method | |
US8468690B2 (en) | Holding member for use in test and method for manufacturing same | |
JP6051523B2 (en) | Substrate holder pair, substrate bonding apparatus, and device manufacturing method | |
JP2005251972A (en) | Method and apparatus for superimposing wafers | |
JP5454310B2 (en) | Substrate bonding apparatus and substrate bonding method | |
CN111133556B (en) | Method, apparatus and program for manufacturing laminated substrate | |
JP5707793B2 (en) | Substrate bonding apparatus, substrate bonding method, and laminated semiconductor device manufacturing method | |
TW202127512A (en) | Substrate bonding device and method | |
JP6098148B2 (en) | Alignment apparatus, bonding apparatus and alignment method | |
JP2011192676A (en) | Substrate processing apparatus, method of manufacturing multilayer semiconductor device, and multilayer semiconductor device | |
JP5798721B2 (en) | Substrate alignment apparatus, substrate bonding apparatus, substrate alignment method, and laminated semiconductor manufacturing method | |
JP5454252B2 (en) | Substrate bonding apparatus, substrate bonding method, laminated semiconductor device manufacturing method, and laminated semiconductor device | |
JP5454239B2 (en) | Substrate bonding apparatus, substrate bonding method, laminated semiconductor device manufacturing method, and laminated semiconductor device | |
KR102511929B1 (en) | Position-aligning method and position-aligning device | |
JP5549335B2 (en) | Substrate observation apparatus and device manufacturing method | |
JP5614081B2 (en) | Substrate alignment device, substrate alignment method, substrate bonding device, laminated semiconductor device manufacturing method, and laminated semiconductor device | |
JP2011021916A (en) | Position detector, method of detecting position, and substrate overlapping apparatus | |
JP5724182B2 (en) | Substrate processing apparatus and laminated semiconductor device manufacturing method | |
JP2010123691A (en) | Method and device for manufacturing wafer and semiconductor device | |
JP2022092953A (en) | Alignment device, alignment method, and alignment program | |
JP2011170297A (en) | Microscope, substrate sticking device, method for manufacturing laminated semiconductor device, and the laminated semiconductor device | |
JP5768368B2 (en) | Substrate holder, bonding system, laminated semiconductor device manufacturing method, and bonding method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5549339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |