JP2011221996A - 不揮発性メモリコントローラ及び不揮発性記憶装置 - Google Patents
不揮発性メモリコントローラ及び不揮発性記憶装置 Download PDFInfo
- Publication number
- JP2011221996A JP2011221996A JP2011048907A JP2011048907A JP2011221996A JP 2011221996 A JP2011221996 A JP 2011221996A JP 2011048907 A JP2011048907 A JP 2011048907A JP 2011048907 A JP2011048907 A JP 2011048907A JP 2011221996 A JP2011221996 A JP 2011221996A
- Authority
- JP
- Japan
- Prior art keywords
- address
- logical
- data
- block
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】コントローラ102は、ホスト機器200からの論理アドレスに基づいて物理ブロックに対するデータの書き込み及び/又は読み出しを制御する制御部108と、有効論理アドレス範囲内の1箇所以上の部分領域を論理不良クラスタとし、当該論理不良クラスタの論理アドレスの情報を格納する論理不良クラスタテーブル112と、物理ブロックに格納されるデータの、有効論理アドレス範囲の論理アドレスと物理ブロックの物理アドレスとの対応情報を格納するアドレス変換テーブル109とを備え、制御部108は、論理不良クラスタテーブル112に格納された論理アドレスに対するホスト機器200からのデータの書き込み命令を受けた場合、当該論理アドレスに対するデータの前記物理ブロックへの書き込みの反映を不可とする。
【選択図】図1
Description
メモリーカード101は、外部のホスト機器200と接続され、ホスト機器200と双方向に通信を行うことにより、ホスト機器200からの指示に応じてデータの読み出し及び/又は書き込みを行う。
図2は、アドレス変換テーブル109の構成の一例を示す図である。アドレス変換テーブル109は、論理ブロックアドレス201の情報と、物理ブロックアドレス202の情報とを対応付けて記憶している。ここで、論理アドレスの範囲(有効論理アドレス範囲)を、フラッシュメモリ部103の物理ブロックの容量と等量の単位の論理ブロックに分割し、各論理ブロックを特定するための論理アドレスの情報を、論理ブロックアドレス201の情報とする。一方、物理ブロックアドレス202の情報は、物理ブロックを特定するための物理アドレスの情報である。アドレス変換テーブル109では、1つの論理ブロックアドレス201と、それに対応するフラッシュメモリ部103の物理ブロックアドレス202との組で一つのレコードが構成されている。
図5は、フラッシュメモリ部103の構成の一例を示す図である。フラッシュメモリ部103内部には、データを不揮発で記憶する複数のメモリセルからなるメモリセルアレイ501がある。メモリセルアレイ501に記憶可能な容量が、フラッシュメモリ部103の記憶容量となる。メモリセルアレイ501は、複数の物理ブロック502からなる。物理ブロック502は、フラッシュメモリ部103におけるデータの消去単位である。
<4.1読み出し処理>
図7は、メモリーカード101に対するデータの読み出し処理における制御部108の動作を示すフローチャートである。メモリーカード101は、ホスト機器200からの論理アドレスを指定した読み出し命令によって読み出し処理を開始する。
図8は、メモリーカード101に対するデータの書き込み処理における制御部108の動作のフローチャートである。メモリーカード101は、ホスト機器200からの論理アドレスを指定した書き込み命令によって書き込み処理を開始する。
図11は、図8に示したフローチャートのデータ書き込み処理803の詳細なフローチャートである。
図13は、図11に示す論理不良クラスタを判定する処理1107の詳細なフローチャートである。不良ブロックが多発した場合に、無効ブロックテーブル110の有効な値の物理ブロックアドレスがなくなってしまい、書き込み処理における処理802で書き込み先物理ブロックを決定することができなくなる場合がある。書き込み先物理ブロックを決定することができなくなると、ホスト機器200からのデータの書き込みが一切できなくなってしまう。この状態を回避するために、論理不良クラスタの判定処理を行っている。
102 コントローラ
103 フラッシュメモリ部
104 ホストインターフェース部
105 フラッシュメモリ制御部
106 バッファメモリ
107 ECC
108 制御部
109 アドレス変換テーブル
110 無効ブロックテーブル
111 不良ブロックテーブル
112 論理不良クラスタテーブル
501 メモリセルアレイ
502 物理ブロック
503 センスアンプ
504 書き込み・消去制御部
505 ページバッファ
506 制御回路
Claims (10)
- 複数の物理ブロックで構成される不揮発性メモリを制御する不揮発性メモリコントローラであって、
外部機器からの最小論理アドレスから最大論理アドレスまでの有効論理アドレス範囲内の論理アドレスに基づいて前記物理ブロックに対するデータの書き込み及び/又は読み出しを制御する制御部と、
前記論理アドレスに対してデータの書き込みの反映を不可とする、前記有効論理アドレス範囲内の1箇所以上の部分領域を論理不良クラスタとし、当該論理不良クラスタの論理アドレスの情報を格納する論理不良クラスタテーブルと、
前記物理ブロックに格納されるデータの、前記有効論理アドレス範囲の論理アドレスと前記物理ブロックの物理アドレスとの対応情報を格納するアドレス変換テーブルとを備え、
前記制御部は、前記論理不良クラスタテーブルに格納された論理アドレスに対する前記外部機器からのデータの書き込み命令を受けた場合、当該論理アドレスに対するデータの前記物理ブロックへの書き込みの反映を不可とすることを特徴とする不揮発性メモリコントローラ。 - 前記制御部は、前記論理不良クラスタテーブルに格納された論理アドレスに対する前記外部機器からデータの読み出し命令を受けた場合、所定の固定値データを出力することを特徴とする請求項1に記載の不揮発性メモリコントローラ。
- 前記制御部は、前記論理不良クラスタテーブルに格納された論理アドレスに対する前記外部機器からデータの読み出し命令を受けた場合、データの出力を行わないことを特徴とする請求項1に記載の不揮発性メモリコントローラ。
- 前記制御部は、前記論理不良クラスタテーブルに格納された論理アドレスに対する前記外部機器からのデータの書き込み命令を受けた場合、前記外部機器に書き込みエラーの発生を通知することを特徴とする請求項1に記載の不揮発性メモリコントローラ。
- 前記不揮発性メモリコントローラは、さらに、
前記論理アドレスに対応するデータが格納されておらず、新たなデータの書き込みが可能な物理ブロックの物理アドレスを格納する無効ブロックテーブルを備え、
前記制御部は、前記物理ブロックへのアクセス時に不良ブロックが発生し、前記外部機器からデータを書き込むことができる物理ブロックが所定値以上ないときに、前記外部機器からのアクセスを不可とする論理アドレスを決定して前記論理不良クラスタテーブルに登録し、登録した論理アドレスに対するデータの前記物理ブロックへの書き込みの反映を不可とし、前記物理ブロックへのデータの書き込みの反映を不可とした論理アドレスに対応する前記アドレス変換テーブルの物理アドレスの情報を、前記無効ブロックテーブルに登録することを特徴とする請求項1に記載の不揮発性メモリコントローラ。 - 前記制御部は、前記外部機器からのアクセスを不可とする論理アドレスとして、有効なデータが書き込まれていない論理アドレスを選択することを特徴とする請求項5に記載の不揮発性メモリコントローラ。
- 前記制御部は、前記外部機器からのアクセスを不可とする論理アドレスとして、前記アドレス変換テーブルに格納されている論理アドレスの中から、有効な物理アドレスと対応しない論理アドレスを選択することを特徴とする請求項5に記載の不揮発性メモリコントローラ。
- 前記物理ブロックへのアクセスは、前記物理ブロックに対するデータの書き込み又は消去を含むことを特徴とする請求項5に記載の不揮発性メモリコントローラ。
- 請求項1から8のいずれか1項に記載の不揮発性メモリコントローラと、
前記不揮発性メモリを有する記憶部とを備えることを特徴とする不揮発性記憶装置。 - 前記不揮発性メモリは、フラッシュメモリを含むことを特徴とする請求項9に記載の不揮発性記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048907A JP5612514B2 (ja) | 2010-03-24 | 2011-03-07 | 不揮発性メモリコントローラ及び不揮発性記憶装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067595 | 2010-03-24 | ||
JP2010067595 | 2010-03-24 | ||
JP2011048907A JP5612514B2 (ja) | 2010-03-24 | 2011-03-07 | 不揮発性メモリコントローラ及び不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011221996A true JP2011221996A (ja) | 2011-11-04 |
JP5612514B2 JP5612514B2 (ja) | 2014-10-22 |
Family
ID=44657647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011048907A Expired - Fee Related JP5612514B2 (ja) | 2010-03-24 | 2011-03-07 | 不揮発性メモリコントローラ及び不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8484409B2 (ja) |
JP (1) | JP5612514B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038593A (ja) * | 2012-06-22 | 2014-02-27 | Huabang Electronic Co Ltd | オンチップのnand型フラッシュメモリおよびその不良ブロック管理方法 |
US9201784B2 (en) | 2012-09-07 | 2015-12-01 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method for controlling nonvolatile semiconductor memory |
US9324450B2 (en) | 2013-03-13 | 2016-04-26 | Winbond Electronics Corporation | NAND flash memory |
US9367392B2 (en) | 2014-08-01 | 2016-06-14 | Winbond Electronics Corporation | NAND flash memory having internal ECC processing and method of operation thereof |
US9442798B2 (en) | 2014-07-31 | 2016-09-13 | Winbond Electronics Corporation | NAND flash memory having an enhanced buffer read capability and method of operation thereof |
US9589611B2 (en) | 2015-04-01 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
US9852023B2 (en) | 2015-02-26 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Memory system and information processing system |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013171343A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | ストレージデバイス |
CN103871447B (zh) * | 2012-12-14 | 2017-03-01 | 华邦电子股份有限公司 | 与非门快闪存储器阵列及芯片及其存取、读取及管理方法 |
US20140289454A1 (en) * | 2013-03-21 | 2014-09-25 | Kabushiki Kaisha Toshiba | Storage device and controller |
KR20140124547A (ko) * | 2013-04-17 | 2014-10-27 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
KR102254392B1 (ko) | 2014-05-12 | 2021-05-25 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템 |
US9959203B2 (en) | 2014-06-23 | 2018-05-01 | Google Llc | Managing storage devices |
JP6901831B2 (ja) | 2015-05-26 | 2021-07-14 | 株式会社半導体エネルギー研究所 | メモリシステム、及び情報処理システム |
US10540102B2 (en) | 2016-09-30 | 2020-01-21 | Amazon Technologies, Inc. | Physical media aware spacially coupled journaling and replay |
US10613973B1 (en) * | 2016-12-28 | 2020-04-07 | Amazon Technologies, Inc. | Garbage collection in solid state drives |
JP7074453B2 (ja) * | 2017-10-30 | 2022-05-24 | キオクシア株式会社 | メモリシステムおよび制御方法 |
US10628076B1 (en) | 2018-10-01 | 2020-04-21 | Micron Technology, Inc. | Data erasure in memory sub-systems |
US11233650B2 (en) | 2019-03-25 | 2022-01-25 | Micron Technology, Inc. | Verifying identity of a vehicle entering a trust zone |
US11218330B2 (en) * | 2019-03-25 | 2022-01-04 | Micron Technology, Inc. | Generating an identity for a computing device using a physical unclonable function |
US11323275B2 (en) | 2019-03-25 | 2022-05-03 | Micron Technology, Inc. | Verification of identity using a secret key |
US11361660B2 (en) | 2019-03-25 | 2022-06-14 | Micron Technology, Inc. | Verifying identity of an emergency vehicle during operation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056777A (ja) * | 1999-08-18 | 2001-02-27 | Toshiba Video Products Japan Kk | デジタルデータ記録再生装置 |
JP2002197890A (ja) * | 2000-12-26 | 2002-07-12 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
JP2003150450A (ja) * | 2001-11-14 | 2003-05-23 | Tdk Corp | メモリコントローラ、メモリシステム及びメモリの制御方法 |
US20110078363A1 (en) * | 2009-09-30 | 2011-03-31 | Phison Electronics Corp. | Block management method for a flash memory and flash memory controller and storage system using the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3151985B2 (ja) | 1993-01-06 | 2001-04-03 | 日本電気株式会社 | 光磁気ディスク制御装置 |
US7111190B2 (en) * | 2001-02-23 | 2006-09-19 | Intel Corporation | Method and apparatus for reconfigurable memory |
JP4323707B2 (ja) | 2000-10-25 | 2009-09-02 | 富士通マイクロエレクトロニクス株式会社 | フラッシュメモリの欠陥管理方法 |
JP2005293363A (ja) * | 2004-04-01 | 2005-10-20 | Toshiba Corp | ディスクアレイコントローラおよび情報処理装置 |
US20080250509A1 (en) * | 2007-04-04 | 2008-10-09 | Nokia Corporation | Write Protection For Memory Devices |
US7991942B2 (en) * | 2007-05-09 | 2011-08-02 | Stmicroelectronics S.R.L. | Memory block compaction method, circuit, and system in storage devices based on flash memories |
-
2011
- 2011-03-07 JP JP2011048907A patent/JP5612514B2/ja not_active Expired - Fee Related
- 2011-03-18 US US13/051,270 patent/US8484409B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056777A (ja) * | 1999-08-18 | 2001-02-27 | Toshiba Video Products Japan Kk | デジタルデータ記録再生装置 |
JP2002197890A (ja) * | 2000-12-26 | 2002-07-12 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
JP2003150450A (ja) * | 2001-11-14 | 2003-05-23 | Tdk Corp | メモリコントローラ、メモリシステム及びメモリの制御方法 |
US20110078363A1 (en) * | 2009-09-30 | 2011-03-31 | Phison Electronics Corp. | Block management method for a flash memory and flash memory controller and storage system using the same |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038593A (ja) * | 2012-06-22 | 2014-02-27 | Huabang Electronic Co Ltd | オンチップのnand型フラッシュメモリおよびその不良ブロック管理方法 |
US9128822B2 (en) | 2012-06-22 | 2015-09-08 | Winbond Electronics Corporation | On-chip bad block management for NAND flash memory |
US9201784B2 (en) | 2012-09-07 | 2015-12-01 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method for controlling nonvolatile semiconductor memory |
US9785384B2 (en) | 2012-09-07 | 2017-10-10 | Toshiba Memory Corporation | Semiconductor storage device and method for controlling nonvolatile semiconductor memory |
US9324450B2 (en) | 2013-03-13 | 2016-04-26 | Winbond Electronics Corporation | NAND flash memory |
US9442798B2 (en) | 2014-07-31 | 2016-09-13 | Winbond Electronics Corporation | NAND flash memory having an enhanced buffer read capability and method of operation thereof |
US9367392B2 (en) | 2014-08-01 | 2016-06-14 | Winbond Electronics Corporation | NAND flash memory having internal ECC processing and method of operation thereof |
US9852023B2 (en) | 2015-02-26 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Memory system and information processing system |
KR20230003301A (ko) | 2015-02-26 | 2023-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 시스템 및 정보 처리 시스템 |
US9589611B2 (en) | 2015-04-01 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
US10002648B2 (en) | 2015-04-01 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP5612514B2 (ja) | 2014-10-22 |
US20110238898A1 (en) | 2011-09-29 |
US8484409B2 (en) | 2013-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5612514B2 (ja) | 不揮発性メモリコントローラ及び不揮発性記憶装置 | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US8037232B2 (en) | Data protection method for power failure and controller using the same | |
US8046526B2 (en) | Wear leveling method and controller using the same | |
US8230161B2 (en) | Data backup method for a flash memory and controller and storage system using the same | |
US8621139B2 (en) | Data writing method for writing data into block of multi-level cell NAND flash memory by skipping a portion of upper page addresses and storage system and controller using the same | |
US8386698B2 (en) | Data accessing method for flash memory and storage system and controller using the same | |
US8103820B2 (en) | Wear leveling method and controller using the same | |
US8131911B2 (en) | Data writing method, and flash storage system and controller using the same | |
US9268687B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US7529879B2 (en) | Incremental merge methods and memory systems using the same | |
US9280460B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US7649794B2 (en) | Wear leveling method and controller using the same | |
US8516184B2 (en) | Data updating using mark count threshold in non-volatile memory | |
US20130019049A1 (en) | Block management method, memory controller and memory stoarge apparatus | |
US20180004413A1 (en) | Mapping table updating method, memory control circuit unit and memory storage device | |
US10283196B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US8037236B2 (en) | Flash memory writing method and storage system and controller using the same | |
TWI668573B (zh) | 用於在突然斷電時降低功率消耗之資料儲存方法和資料儲存設備 | |
JP2009037317A (ja) | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム | |
JP2010160605A (ja) | 半導体記憶装置、ホスト機器及び半導体記憶システム | |
US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
US20090210612A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
CN113590505B (zh) | 地址映射方法、固态硬盘控制器及固态硬盘 | |
JP5494086B2 (ja) | 不揮発性記憶装置および不揮発性メモリコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140904 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5612514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |