JP2011220762A - 試験装置およびデバイスボード - Google Patents
試験装置およびデバイスボード Download PDFInfo
- Publication number
- JP2011220762A JP2011220762A JP2010088588A JP2010088588A JP2011220762A JP 2011220762 A JP2011220762 A JP 2011220762A JP 2010088588 A JP2010088588 A JP 2010088588A JP 2010088588 A JP2010088588 A JP 2010088588A JP 2011220762 A JP2011220762 A JP 2011220762A
- Authority
- JP
- Japan
- Prior art keywords
- reference level
- under test
- device under
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに入力する電圧を出力する出力部と、出力部に対して交換可能に接続されるデバイスボードと、デバイスボードに設けられ、デバイスボード毎に異なる特性を有する品種対応素子と、出力部に接続されたデバイスボードに設けられた品種対応素子の特性に応じて、出力部が出力する電圧の基準レベルを生成する基準レベル生成部とを備え、デバイスボードは、予め定められた品種の被試験デバイスを載置し、且つ、被試験デバイスの品種毎に出力部に対して交換可能に接続され、品種対応素子は、対応する被試験デバイスの品種に応じた特性を有する試験装置を提供する。
【選択図】図1
Description
[特許文献1] 特開2000−307427号公報
Vo=Vref×(R1+R2)/R1
第1抵抗92の抵抗値R1は、上式で与えられる電圧Voが、対応する被試験デバイス200に入力すべき信号の基準レベルと等しくなるように設定される。
Claims (12)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに入力する電圧を出力する出力部と、
前記出力部に対して交換可能に接続され、前記被試験デバイスを載置するデバイスボードと、
前記出力部に接続された前記デバイスボードから、前記デバイスボード毎に予め定められた情報を取得し、当該情報に基づいて、前記出力部が出力する電圧の基準レベルを生成する基準レベル生成部と
を備える試験装置。 - 前記デバイスボードに設けられ、前記デバイスボード毎に異なる特性を有する品種対応素子を更に備え、
前記基準レベル生成部は、前記出力部に接続された前記デバイスボードに設けられた前記品種対応素子の特性に応じて、前記出力部が出力する電圧の基準レベルを生成する
請求項1に記載の試験装置。 - 前記デバイスボードは、予め定められた品種の前記被試験デバイスを載置し、且つ、前記被試験デバイスの品種毎に前記出力部に対して交換可能に接続され、
前記品種対応素子は、対応する前記被試験デバイスの品種に応じた特性を有する請求項2に記載の試験装置。 - 前記品種対応素子は、対応する前記被試験デバイスの品種に応じた抵抗値の第1抵抗を有し、
前記基準レベル生成部は、前記第1抵抗の抵抗値に応じた前記基準レベルを生成する
請求項3に記載の試験装置。 - 前記基準レベル生成部は、前記第1抵抗と直列に接続される第2抵抗を有し、前記第1抵抗および前記第2抵抗の抵抗比に応じた前記基準レベルを生成する
請求項4に記載の試験装置。 - 前記基準レベル生成部は、
予め定められた電源電圧を出力する電圧源と、
前記第1抵抗および前記第2抵抗の抵抗比に応じた増幅率で、前記電源電圧を増幅して出力する第1増幅器と
を更に有する請求項5に記載の試験装置。 - 前記基準レベル生成部は、
前記第1増幅器が出力する電圧を、予め設定される複数種類の増幅率のいずれかで増幅して、前記出力部に供給する第2増幅器と、
前記第2増幅器における前記複数種類の増幅率のいずれかを選択して、前記第2増幅器における増幅率を制御する増幅率制御部と
を更に有する請求項6に記載の試験装置。 - 前記基準レベル生成部は、予め定められた電流を前記第1抵抗に供給する電流源を有し、前記第1抵抗における電圧降下に応じて前記基準レベルを生成する
請求項4に記載の試験装置。 - 前記出力部は、前記被試験デバイスの信号端子に入力する信号を出力する
請求項1から8のいずれか一項に記載の試験装置。 - 前記出力部は、前記被試験デバイスの電源端子に印加する電圧を出力する
請求項1から8のいずれか一項に記載の試験装置。 - 前記被試験デバイスの出力信号の電圧レベルと、予め設定される参照レベルとを比較して、前記出力信号の論理値を検出する比較部を更に備え、
前記基準レベル生成部は、前記基準レベルに応じた前記参照レベルを更に生成して、前記比較部に供給する
請求項1から9のいずれか一項に記載の試験装置。 - 請求項1に記載の試験装置に用いられる前記デバイスボードであって、
前記デバイスボードは、前記デバイスボード毎に異なる特性を有し、前記基準レベル生成部に接続される品種対応素子を有し、
前記基準レベル生成部は、接続された前記品種対応素子の特性に応じて、前記基準レベルを生成するデバイスボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010088588A JP2011220762A (ja) | 2010-04-07 | 2010-04-07 | 試験装置およびデバイスボード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010088588A JP2011220762A (ja) | 2010-04-07 | 2010-04-07 | 試験装置およびデバイスボード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011220762A true JP2011220762A (ja) | 2011-11-04 |
Family
ID=45037950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010088588A Ceased JP2011220762A (ja) | 2010-04-07 | 2010-04-07 | 試験装置およびデバイスボード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011220762A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5912067U (ja) * | 1982-07-15 | 1984-01-25 | 株式会社日立製作所 | プリント基板判別装置 |
JPH05259696A (ja) * | 1992-03-11 | 1993-10-08 | Yamatake Honeywell Co Ltd | 基板組み付けの識別方法 |
JPH07262800A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 多ポート型メモリの試験装置 |
JP2000321332A (ja) * | 1999-05-11 | 2000-11-24 | Hitachi Maxell Ltd | 半導体装置の評価方法および評価装置 |
JP2003166802A (ja) * | 2001-12-03 | 2003-06-13 | Toyota Motor Corp | 搭載車種判別端子付き回路装置および搭載車種判別端子付き回路装置の実装方法 |
JP2004257771A (ja) * | 2003-02-24 | 2004-09-16 | Ono Sokki Co Ltd | バーンイン装置 |
JP2006242638A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
JP2007333685A (ja) * | 2006-06-19 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 故障検査装置 |
-
2010
- 2010-04-07 JP JP2010088588A patent/JP2011220762A/ja not_active Ceased
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5912067U (ja) * | 1982-07-15 | 1984-01-25 | 株式会社日立製作所 | プリント基板判別装置 |
JPH05259696A (ja) * | 1992-03-11 | 1993-10-08 | Yamatake Honeywell Co Ltd | 基板組み付けの識別方法 |
JPH07262800A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 多ポート型メモリの試験装置 |
JP2000321332A (ja) * | 1999-05-11 | 2000-11-24 | Hitachi Maxell Ltd | 半導体装置の評価方法および評価装置 |
JP2003166802A (ja) * | 2001-12-03 | 2003-06-13 | Toyota Motor Corp | 搭載車種判別端子付き回路装置および搭載車種判別端子付き回路装置の実装方法 |
JP2004257771A (ja) * | 2003-02-24 | 2004-09-16 | Ono Sokki Co Ltd | バーンイン装置 |
JP2006242638A (ja) * | 2005-03-01 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
JP2007333685A (ja) * | 2006-06-19 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 故障検査装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI439706B (zh) | 用於測量一電容組件之一漏電流的裝置 | |
JP5279724B2 (ja) | 試験装置およびキャリブレーション方法 | |
US7471092B2 (en) | Test apparatus and test method | |
US9488674B2 (en) | Testing device and a circuit arrangement | |
JP5183447B2 (ja) | 試験装置および診断方法 | |
US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
US8604765B2 (en) | Resistance simulation and common mode rejection for digital source-measure units | |
US20180267096A1 (en) | Method and Apparatus for Simultaneously Testing a Component at Multiple Frequencies | |
CN110857959A (zh) | 一种芯片复位测试板及测试方法 | |
US8860455B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
CN106233150B (zh) | 保护测试仪器的电路 | |
JP2009038770A (ja) | 試験装置及び製造方法 | |
US8723711B1 (en) | Stair-step voltage ramp module including programmable gain amplifier | |
TWI739154B (zh) | 用於自動測試電子設備電子元件的裝置及其方法 | |
JP2005195600A (ja) | 被試験装置の内部インピーダンス変化に関係ない電流ソースを有するテスト刺激信号を発生させる装置 | |
US9625520B2 (en) | Latch-up test device and method for testing wafer under test | |
US7400995B2 (en) | Device and method for testing integrated circuits | |
JP2011220762A (ja) | 試験装置およびデバイスボード | |
CN215678646U (zh) | Pwm电路的测试*** | |
CN209895333U (zh) | 服务器硬盘背板电源测试装置 | |
CN108572273A (zh) | 低电流测量电路及其测量方法 | |
EP3112885B1 (en) | Devices and methods for testing integrated circuits | |
JP2005122497A (ja) | アナログ機能記述を利用したテスト回路作成方法 | |
WO2002046785A1 (fr) | Materiel d'essai de semi-conducteurs et procede de maintenance preventive | |
CN108254672B (zh) | 一种改进的伪四线测试方法及其测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140930 |