JP2011220762A - 試験装置およびデバイスボード - Google Patents

試験装置およびデバイスボード Download PDF

Info

Publication number
JP2011220762A
JP2011220762A JP2010088588A JP2010088588A JP2011220762A JP 2011220762 A JP2011220762 A JP 2011220762A JP 2010088588 A JP2010088588 A JP 2010088588A JP 2010088588 A JP2010088588 A JP 2010088588A JP 2011220762 A JP2011220762 A JP 2011220762A
Authority
JP
Japan
Prior art keywords
reference level
under test
device under
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010088588A
Other languages
English (en)
Inventor
Masatoshi Ohashi
正俊 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010088588A priority Critical patent/JP2011220762A/ja
Publication of JP2011220762A publication Critical patent/JP2011220762A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】簡易な構成で、多様な品種の被試験デバイスに対応する基準レベルを生成する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに入力する電圧を出力する出力部と、出力部に対して交換可能に接続されるデバイスボードと、デバイスボードに設けられ、デバイスボード毎に異なる特性を有する品種対応素子と、出力部に接続されたデバイスボードに設けられた品種対応素子の特性に応じて、出力部が出力する電圧の基準レベルを生成する基準レベル生成部とを備え、デバイスボードは、予め定められた品種の被試験デバイスを載置し、且つ、被試験デバイスの品種毎に出力部に対して交換可能に接続され、品種対応素子は、対応する被試験デバイスの品種に応じた特性を有する試験装置を提供する。
【選択図】図1

Description

本発明は、試験装置およびデバイスボードに関する。
被試験デバイス(DUT)を試験する試験装置は、DUTに信号を印加するドライバを備える。従来、ドライバが出力する電圧を規定する基準レベルを、DAコンバータにより生成している(例えば、特許文献1参照)。
[特許文献1] 特開2000−307427号公報
ドライバの基準レベルは、DUTのインターフェイスに応じた電圧に設定される。このため、多様なDUTを共通の試験装置で試験する場合、基準レベルを生成するDAコンバータのビット数が増大してしまう。特に、試験装置がドライバ毎にDAコンバータを備える場合、DAコンバータのビット数の増大は、試験装置の回路規模およびコストへの影響が大きい。
上記課題を解決するために、本発明の第1の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスに入力する電圧を出力する出力部と、出力部に対して交換可能に接続されるデバイスボードと、デバイスボードに設けられ、デバイスボード毎に異なる特性を有する品種対応素子と、出力部に接続されたデバイスボードに設けられた品種対応素子の特性に応じて、出力部が出力する電圧の基準レベルを生成する基準レベル生成部とを備える試験装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
試験装置100の構成例を示す。 基準レベル生成部50の構成例を示す。 基準レベル生成部50の他の構成例を示す。 基準レベル生成部50の他の構成例を示す。 被試験デバイス200の設計時の試験および量産時の試験を説明する図である。 試験装置100の他の構成例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、試験装置100の構成例を示す。試験装置100は、半導体デバイス等の被試験デバイス200を試験する装置であって、パターン発生部10、出力部20、比較部30、判定部40、基準レベル生成部50、および、デバイスボード80を備える。
パターン発生部10は、被試験デバイス200を試験する試験パターンを生成する。例えばパターン発生部10は、被試験デバイス200に含まれるデジタル回路の論理状態を制御する論理パターンを有する試験パターンを生成する。
出力部20は、被試験デバイス200に入力する電圧を出力する。本例の出力部20は、パターン発生部10が生成した試験パターンに応じた電圧波形を有する試験信号を、被試験デバイス200の信号端子に入力するドライバ22を有する。より具体的には、ドライバ22は、H論理およびL論理に対応する基準レベルVIHおよび基準レベルVILが与えられ、試験パターンの論理値に対応する基準レベルの電圧を出力する。なおL論理に対応する基準レベルVILは、接地レベルであってよい。以下では、ドライバ22に基準レベルVIHが与えられ、基準レベルVILが接地レベルの場合を説明する。
比較部30は、被試験デバイス200が出力する出力信号の論理値を検出する。比較部30は、被試験デバイス200の出力信号の電圧レベルと、予め設定される参照レベルとを比較して、出力信号の論理値を検出するコンパレータを有してよい。また、比較部30は、当該コンパレータが出力する論理値を、予め定められた周期でサンプリングして出力するタイミング比較器を更に有してよい。
判定部40は、比較部30が検出した出力信号の論理パターンと、予め定められた期待値パターンとの比較結果に基づいて、被試験デバイス200の良否を判定する。当該期待値パターンは、パターン発生部10が生成する試験パターンに基づいて設定される。
デバイスボード80は、被試験デバイス200を載置する。デバイスボード80は、被試験デバイス200と電気的に接続するソケットと、当該ソケットを介して被試験デバイス200の各端子に電気的に接続される配線とが設けられるソケットボードであってよい。
デバイスボード80は、出力部20および比較部30に対して交換可能に接続される。例えば試験装置は、出力部20および比較部30が設けられる試験ボードを有し、デバイスボード80は、試験ボードに対して交換可能に接続される。試験ボードおよびデバイスボード80は、着脱可能なコネクタ等により電気的に接続されてよい。
デバイスボード80は、予め定められた品種の被試験デバイス200を載置する。つまりデバイスボード80は、被試験デバイス200の品種毎に準備され、試験すべき被試験デバイス200の品種に応じて交換される。被試験デバイス200の品種は、被試験デバイス200のピン配列に応じて分類されてよく、また、被試験デバイス200が入出力する信号の基準レベル(H論理の電圧、L論理の電圧、または、中心電圧等)に応じて分類されてもよい。
デバイスボード80には、品種対応素子90が設けられる。品種対応素子90は、デバイスボード80毎に異なる特性を有する。より具体的には、品種対応素子90は、対応するデバイスボード80に載置される被試験デバイス200の品種に応じた特性を有する。ここで品種対応素子90の特性とは、異なる特性値の品種対応素子90が外部の回路に接続されることで、当該外部の回路が生成する電圧値が変化する、抵抗値等の電気的特性を指してよい。
品種対応素子90は、被試験デバイス200とは電気的に分離されて設けられてよい。また、デバイスボード80が同一品種の複数の被試験デバイス200を載置する場合、品種対応素子90は、複数の被試験デバイス200に対して共通に設けられてよく、被試験デバイス200毎に設けられてもよい。
基準レベル生成部50は、出力部20および比較部30に接続されたデバイスボード80から、デバイスボード80毎に予め定められた情報を取得し、当該情報に応じた基準レベルを生成する。当該情報は、例えばデバイスボード80に設けられる受動素子の電気的な特性値である。また、情報の取得とは、当該受動素子に基準レベル生成部50が電気的に接続されることで、基準レベル生成部50の動作が当該受動素子の特性値によって変化することを指してよい。本例の基準レベル生成部50は、出力部20および比較部30に接続されたデバイスボード80に設けられた品種対応素子90の特性に応じて、出力部20が出力する電圧の基準レベルを生成する。
基準レベル生成部50は、デバイスボード80の外部に設けられ、品種対応素子90に電気的に接続される。基準レベル生成部50は、出力部20および比較部30と同一の試験ボードに設けられてよい。また、基準レベル生成部50は、出力部20および比較部30と同一の半導体チップに設けられてよい。
以上の構成により、被試験デバイス200の品種毎に交換されるデバイスボード80に、被試験デバイス200の品種に応じた特性の品種対応素子90を設けることができる。このため、被試験デバイス200の複数の品種に対して共通に設けられる基準レベル生成部50は、多ビットのDAコンバータ等を有さずとも、被試験デバイス200の品種毎に異なる基準レベルを容易に生成することができる。
図2は、基準レベル生成部50の構成例を示す。なお、本例における品種対応素子90は、対応する被試験デバイス200の品種に応じた抵抗値の第1抵抗92を含む。より具体的には、第1抵抗92の抵抗値は、被試験デバイス200に入力すべき信号の基準レベルに応じて定められる。本例の第1抵抗92の一端は接地され、他端が基準レベル生成部50に接続される。
基準レベル生成部50は、第1抵抗92の抵抗値に応じた基準レベルを生成する。本例の基準レベル生成部50は、電圧源52、第2抵抗54、第1増幅器56、第2増幅器58、および、増幅率制御部60を有する。電圧源52は、予め定められた電源電圧を出力する。一例として、生成すべき1.5V程度の基準レベルに対して、当該電源電圧は、0.5V程度の電圧であってよい。
第2抵抗54は、接地電位から見て第1抵抗92と直列に接続される。第1増幅器56は、第1抵抗92および第2抵抗54の抵抗比に応じた増幅率で、電源電圧を増幅して出力する。本例の第1増幅器56は、正側入力端子に電圧源52が接続され、負側入力端子および出力端子の間に第1増幅器56と並列に第2抵抗54が接続される、非反転増幅器である。
第1増幅器56が出力する電圧Voは、電圧源52が出力する電源電圧をVref、第1抵抗92の抵抗値をR1、第2抵抗54の抵抗値をR2とすると、下式で与えられる。
Vo=Vref×(R1+R2)/R1
第1抵抗92の抵抗値R1は、上式で与えられる電圧Voが、対応する被試験デバイス200に入力すべき信号の基準レベルと等しくなるように設定される。
第2増幅器58は、第1増幅器56が出力する電圧を、予め設定される複数種類の増幅率のいずれかで増幅して、ドライバ22に基準レベルとして供給する。例えば第2増幅器58には、被試験デバイス200の量産試験時に用いられる複数種類の基準レベルを発生するのに用いる複数種類の増幅率が設定される。第2増幅器58に設定される増幅率には、1倍、1倍より大きい所定の増幅率、および、1倍より小さい所定の増幅率の少なくとも3種類を含んでよい。
第2増幅器58に設定される複数種類の増幅率は、被試験デバイス200を複数のクラスに選別する場合において、各クラスの境界となる基準レベルを生成する増幅率であってよい。一例として、第2増幅器58には、110%から90%までの範囲で5%刻みの5種類の増幅率が設定される。
また、第2増幅器58に設定される1倍の増幅率は、被試験デバイス200に印加すべき基準レベルの代表値(TYP値)に対応してよい。また、第2増幅器58に設定される1倍より大きい所定の増幅率は、被試験デバイス200に印加すべき基準レベルの代表値(TYP値)に対する、被試験デバイス200の動作を保証する仕様範囲の上限(MAX値)の比率(MAX値/TYP値)であってよい。同様に、1倍より小さい所定の増幅率は、被試験デバイス200に印加すべき基準レベルの代表値(TYP値)に対する、被試験デバイス200の動作を保証する仕様範囲の下限(MIN値)の比率(MIN値/TYP値)であってよい。
増幅率制御部60は、第2増幅器58における複数種類の増幅率のいずれかを選択して、第2増幅器58における増幅率を制御する。増幅率制御部60は、被試験デバイス200の試験において印加すべき基準レベルに応じて、第2増幅器58における増幅率を選択する。例えば増幅率制御部60は、被試験デバイス200に対して、仕様範囲のMAX値の基準レベルの信号を印加して試験する場合、当該MAX値に応じた増幅率を選択する。増幅率制御部60にいずれの増幅率を選択させるかは、試験装置100に格納される試験プログラム等に基づいて、試験装置100の制御装置が設定してよい。
第2増幅器58は、第1増幅器56と同様に非反転増幅器であってよい。第2増幅器58は、増幅率を決定する2つの抵抗の少なくとも一方が、複数種類の抵抗から選択可能であってよい。増幅率制御部60は、当該複数種類の抵抗のいずれかを選択することで、第2増幅器58における増幅率を選択する。
このような構成により、デバイスボード80毎に設けられた第1抵抗92の特性に基づいて、被試験デバイス200の品種に応じた基準レベルを容易に生成することができる。また、ドライバ22に供給する基準レベルの値を数種類の範囲で限定的に変化させる第2増幅器58を設けることで、回路規模をさほど増大させずに、量産試験等において要求される複数種類の基準レベルを生成することができる。
また、基準レベル生成部50は、ドライバ22に供給した基準レベルに応じた参照レベルを更に生成して、比較部30に供給してよい。例えば基準レベル生成部50は、ドライバ22に供給した基準レベルVIHおよび基準レベルVILの中間レベルを、参照レベルとして比較部30に供給する。基準レベルVILが接地レベルの場合、基準レベル生成部50は、基準レベルVIHに予め定められた係数(例えば0.5)を乗じた参照レベルを生成する。
図3は、基準レベル生成部50の他の構成例を示す。本例の基準レベル生成部50は、電流源62、第2増幅器58、および、増幅率制御部60を有する。第2増幅器58および増幅率制御部60は、図2において同一の符号を付して説明した構成要素と同一の機能および構成を有してよい。
電流源62は、接地電位から見て第1抵抗92と直列に接続され、予め定められた電流を第1抵抗92に供給する。第2増幅器58の正側入力端子は、電流源62および第1抵抗92の間の伝送路に接続されてよい。これにより基準レベル生成部50は、第1抵抗92における電圧降下に応じた基準レベルを生成する。このような構成によっても、デバイスボード80毎に設けられた第1抵抗92に基づいて、被試験デバイス200の品種に応じた基準レベルを容易に生成することができる。
図4は、基準レベル生成部50の他の構成例を示す。本例の基準レベル生成部50は、第2抵抗54、第2増幅器58、および、増幅率制御部60を有する。第2増幅器58および増幅率制御部60は、図2において同一の符号を付して説明した構成要素と同一の機能および構成を有してよい。
第2抵抗54は、予め定められた電圧レベルおよび接地レベルの間で、第1抵抗92と直列に接続される。第2増幅器58の正側入力端子は、第1抵抗92および第2抵抗54の間の伝送路に接続されてよい。これにより基準レベル生成部50は、第1抵抗92および第2抵抗54の抵抗比に応じた基準レベルを生成する。このような構成によっても、デバイスボード80毎に設けられた第1抵抗92に基づいて、被試験デバイス200の品種に応じた基準レベルを容易に生成することができる。
図5は、被試験デバイス200の設計時の試験および量産時の試験を説明する図である。図5において横軸は被試験デバイス200の動作レートを示しており、縦軸は被試験デバイス200に入力する試験信号の基準レベルを示す。
被試験デバイス200の設計時においては、被試験デバイス200の動作をより詳細に解析するべく、被試験デバイス200の動作レートおよび試験信号の基準レベルを高精細な分解能で変化させて試験することが好ましい。例えば、TYP値が1.35V−1.5V程度のSDRAMを設計する場合においては、試験信号の基準レベルを0.025V程度の分解能で1.0V〜2.0V程度の範囲で変化させて、被試験デバイス200が正常に動作するか否かを解析することが好ましい。
図5に示した設計時の試験の例では、実線よりも左側の領域で被試験デバイス200が正常に動作せず、実線よりも右側の領域(パス領域)で被試験デバイス200が正常に動作した結果を示す。設計時の試験では、試験信号の基準レベルを高精細に変化させるので、設計時の試験を行う試験装置は、多ビットのDAコンバータ等を備えることが好ましい。
これに対し、量産時の試験では、基準レベル生成部50は、被試験デバイス200を良品および不良品に選別する境界条件の基準レベルを生成できればよい。また、量産時の試験において、被試験デバイス200を複数のクラスに選別する場合、基準レベル生成部50は、各クラスの境界条件の基準レベル(VA、VB、VC)を生成できればよい。このため、図1から図4に関連して説明したように、多ビットのDAコンバータを有さない簡易な基準レベル生成部50により、多様な品種の被試験デバイス200の量産試験等を精度よく行うことができる。
図6は、試験装置100の他の構成例を示す。本例の試験装置100は、パターン発生部10、出力部20、ドライバ22、比較部30、判定部40、基準レベル生成部50、および、デバイスボード80を備える。パターン発生部10、ドライバ22、比較部30、判定部40、および、デバイスボード80は、図1において同一の符号を付して説明した構成要素と同一の機能および構成を有してよい。
本例の出力部20は、電源部24を有する。電源部24は、被試験デバイス200の電源端子に印加する電源電圧VDDを出力する。基準レベル生成部50は、接続されるデバイスボード80に設けられた品種対応素子90の特性に応じた基準レベルを生成する。基準レベル生成部50は、当該基準レベルに応じて、電源部24が出力する電源電圧VDDの電圧レベルを制御する。電源部24は、基準レベル生成部50から与えられる電圧に応じて出力電圧が制御される可変電源であってよい。
このような構成により、被試験デバイス200の品種毎に、要求される電源電圧VDDの電圧レベルが異なる場合であっても、被試験デバイス200の品種に応じた電源電圧VDDを容易に生成することができる。なお、本例のドライバ22に対しても、品種対応素子90の特性に応じた基準レベルが供給されてよい。この場合、品種対応素子90は、ドライバ22および電源部24に対して共通に設けられてよく、別個に設けられてもよい。また、基準レベル生成部50は、ドライバ22および電源部24に対して別個に設けられてよい。
以上の例においては、品種対応素子90として第1抵抗92を例として説明した。ただし、品種対応素子90は、抵抗素子に限定されるものではなく、基準レベル生成部50に接続されることで、基準レベル生成部50が生成する電圧レベルを変化させる素子であればよい。例えば品種対応素子90は、被試験デバイス200の品種に応じた電圧を出力する電圧源、アンプ等の能動素子であってもよい。また、品種対応素子90は、図2に示した試験装置100の構成における第2抵抗54および第1増幅器56を含んでよく、図4に示した試験装置100の構成における第2抵抗54を含んでもよい。この場合、基準レベル生成部50は、これらの構成を含まない。
また、基準レベル生成部50は、再構成可能なプログラマブルロジックデバイスに形成されてよい。本例の基準レベル生成部50は、多ビットのDAコンバータを有さないので、比較的小規模なプログラマブルロジックデバイスに容易に構成することができる。当該プログラマブルロジックデバイスには、パターン発生部10、出力部20、比較部30、および、判定部40の少なくとも一部が更に形成されてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・パターン発生部、20・・・出力部、22・・・ドライバ、24・・・電源部、30・・・比較部、40・・・判定部、50・・・基準レベル生成部、52・・・電圧源、54・・・第2抵抗、56・・・第1増幅器、58・・・第2増幅器、60・・・増幅率制御部、62・・・電流源、80・・・デバイスボード、90・・・品種対応素子、92・・・第1抵抗、100・・・試験装置、200・・・被試験デバイス

Claims (12)

  1. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに入力する電圧を出力する出力部と、
    前記出力部に対して交換可能に接続され、前記被試験デバイスを載置するデバイスボードと、
    前記出力部に接続された前記デバイスボードから、前記デバイスボード毎に予め定められた情報を取得し、当該情報に基づいて、前記出力部が出力する電圧の基準レベルを生成する基準レベル生成部と
    を備える試験装置。
  2. 前記デバイスボードに設けられ、前記デバイスボード毎に異なる特性を有する品種対応素子を更に備え、
    前記基準レベル生成部は、前記出力部に接続された前記デバイスボードに設けられた前記品種対応素子の特性に応じて、前記出力部が出力する電圧の基準レベルを生成する
    請求項1に記載の試験装置。
  3. 前記デバイスボードは、予め定められた品種の前記被試験デバイスを載置し、且つ、前記被試験デバイスの品種毎に前記出力部に対して交換可能に接続され、
    前記品種対応素子は、対応する前記被試験デバイスの品種に応じた特性を有する請求項2に記載の試験装置。
  4. 前記品種対応素子は、対応する前記被試験デバイスの品種に応じた抵抗値の第1抵抗を有し、
    前記基準レベル生成部は、前記第1抵抗の抵抗値に応じた前記基準レベルを生成する
    請求項3に記載の試験装置。
  5. 前記基準レベル生成部は、前記第1抵抗と直列に接続される第2抵抗を有し、前記第1抵抗および前記第2抵抗の抵抗比に応じた前記基準レベルを生成する
    請求項4に記載の試験装置。
  6. 前記基準レベル生成部は、
    予め定められた電源電圧を出力する電圧源と、
    前記第1抵抗および前記第2抵抗の抵抗比に応じた増幅率で、前記電源電圧を増幅して出力する第1増幅器と
    を更に有する請求項5に記載の試験装置。
  7. 前記基準レベル生成部は、
    前記第1増幅器が出力する電圧を、予め設定される複数種類の増幅率のいずれかで増幅して、前記出力部に供給する第2増幅器と、
    前記第2増幅器における前記複数種類の増幅率のいずれかを選択して、前記第2増幅器における増幅率を制御する増幅率制御部と
    を更に有する請求項6に記載の試験装置。
  8. 前記基準レベル生成部は、予め定められた電流を前記第1抵抗に供給する電流源を有し、前記第1抵抗における電圧降下に応じて前記基準レベルを生成する
    請求項4に記載の試験装置。
  9. 前記出力部は、前記被試験デバイスの信号端子に入力する信号を出力する
    請求項1から8のいずれか一項に記載の試験装置。
  10. 前記出力部は、前記被試験デバイスの電源端子に印加する電圧を出力する
    請求項1から8のいずれか一項に記載の試験装置。
  11. 前記被試験デバイスの出力信号の電圧レベルと、予め設定される参照レベルとを比較して、前記出力信号の論理値を検出する比較部を更に備え、
    前記基準レベル生成部は、前記基準レベルに応じた前記参照レベルを更に生成して、前記比較部に供給する
    請求項1から9のいずれか一項に記載の試験装置。
  12. 請求項1に記載の試験装置に用いられる前記デバイスボードであって、
    前記デバイスボードは、前記デバイスボード毎に異なる特性を有し、前記基準レベル生成部に接続される品種対応素子を有し、
    前記基準レベル生成部は、接続された前記品種対応素子の特性に応じて、前記基準レベルを生成するデバイスボード。
JP2010088588A 2010-04-07 2010-04-07 試験装置およびデバイスボード Ceased JP2011220762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010088588A JP2011220762A (ja) 2010-04-07 2010-04-07 試験装置およびデバイスボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010088588A JP2011220762A (ja) 2010-04-07 2010-04-07 試験装置およびデバイスボード

Publications (1)

Publication Number Publication Date
JP2011220762A true JP2011220762A (ja) 2011-11-04

Family

ID=45037950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010088588A Ceased JP2011220762A (ja) 2010-04-07 2010-04-07 試験装置およびデバイスボード

Country Status (1)

Country Link
JP (1) JP2011220762A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912067U (ja) * 1982-07-15 1984-01-25 株式会社日立製作所 プリント基板判別装置
JPH05259696A (ja) * 1992-03-11 1993-10-08 Yamatake Honeywell Co Ltd 基板組み付けの識別方法
JPH07262800A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 多ポート型メモリの試験装置
JP2000321332A (ja) * 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP2003166802A (ja) * 2001-12-03 2003-06-13 Toyota Motor Corp 搭載車種判別端子付き回路装置および搭載車種判別端子付き回路装置の実装方法
JP2004257771A (ja) * 2003-02-24 2004-09-16 Ono Sokki Co Ltd バーンイン装置
JP2006242638A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体検査装置
JP2007333685A (ja) * 2006-06-19 2007-12-27 Matsushita Electric Ind Co Ltd 故障検査装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912067U (ja) * 1982-07-15 1984-01-25 株式会社日立製作所 プリント基板判別装置
JPH05259696A (ja) * 1992-03-11 1993-10-08 Yamatake Honeywell Co Ltd 基板組み付けの識別方法
JPH07262800A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 多ポート型メモリの試験装置
JP2000321332A (ja) * 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP2003166802A (ja) * 2001-12-03 2003-06-13 Toyota Motor Corp 搭載車種判別端子付き回路装置および搭載車種判別端子付き回路装置の実装方法
JP2004257771A (ja) * 2003-02-24 2004-09-16 Ono Sokki Co Ltd バーンイン装置
JP2006242638A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体検査装置
JP2007333685A (ja) * 2006-06-19 2007-12-27 Matsushita Electric Ind Co Ltd 故障検査装置

Similar Documents

Publication Publication Date Title
TWI439706B (zh) 用於測量一電容組件之一漏電流的裝置
JP5279724B2 (ja) 試験装置およびキャリブレーション方法
US7471092B2 (en) Test apparatus and test method
US9488674B2 (en) Testing device and a circuit arrangement
JP5183447B2 (ja) 試験装置および診断方法
US7317324B2 (en) Semiconductor integrated circuit testing device and method
US8604765B2 (en) Resistance simulation and common mode rejection for digital source-measure units
US20180267096A1 (en) Method and Apparatus for Simultaneously Testing a Component at Multiple Frequencies
CN110857959A (zh) 一种芯片复位测试板及测试方法
US8860455B2 (en) Methods and systems to measure a signal on an integrated circuit die
CN106233150B (zh) 保护测试仪器的电路
JP2009038770A (ja) 試験装置及び製造方法
US8723711B1 (en) Stair-step voltage ramp module including programmable gain amplifier
TWI739154B (zh) 用於自動測試電子設備電子元件的裝置及其方法
JP2005195600A (ja) 被試験装置の内部インピーダンス変化に関係ない電流ソースを有するテスト刺激信号を発生させる装置
US9625520B2 (en) Latch-up test device and method for testing wafer under test
US7400995B2 (en) Device and method for testing integrated circuits
JP2011220762A (ja) 試験装置およびデバイスボード
CN215678646U (zh) Pwm电路的测试***
CN209895333U (zh) 服务器硬盘背板电源测试装置
CN108572273A (zh) 低电流测量电路及其测量方法
EP3112885B1 (en) Devices and methods for testing integrated circuits
JP2005122497A (ja) アナログ機能記述を利用したテスト回路作成方法
WO2002046785A1 (fr) Materiel d'essai de semi-conducteurs et procede de maintenance preventive
CN108254672B (zh) 一种改进的伪四线测试方法及其测试结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140930