JP2011216770A - Optical semiconductor package - Google Patents

Optical semiconductor package Download PDF

Info

Publication number
JP2011216770A
JP2011216770A JP2010085183A JP2010085183A JP2011216770A JP 2011216770 A JP2011216770 A JP 2011216770A JP 2010085183 A JP2010085183 A JP 2010085183A JP 2010085183 A JP2010085183 A JP 2010085183A JP 2011216770 A JP2011216770 A JP 2011216770A
Authority
JP
Japan
Prior art keywords
optical semiconductor
pad
heat sink
semiconductor chip
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010085183A
Other languages
Japanese (ja)
Inventor
Hideyuki Tanaka
秀幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010085183A priority Critical patent/JP2011216770A/en
Publication of JP2011216770A publication Critical patent/JP2011216770A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an optical semiconductor package reduced in manufacturing cost.SOLUTION: Mutually separated metal plates 2 and 3 are bonded and fixed on an insulating heat sink 1. An optical semiconductor chip 4 is mounted on the heat sink 1 through the metal plates 2 and 3. The metal plate 2 has a pad 2a and a lead wiring 2b connected to the pad 2a. The metal plate 3 has a pad 3a and a lead wiring 3b connected to the pad 3a. Two upper electrodes of the optical semiconductor chip 4 are connected to the pads 2a and 3a by solders 6 and 7. A lower electrode of the optical semiconductor chip 4, and the lead wiring 2b and 3b are connected to a driving device provided outside the package to drive two optical semiconductor elements of the optical semiconductor chip 4.

Description

本発明は、光半導体チップが実装された光半導体パッケージに関し、特に製造コストを削減することができる光半導体パッケージに関する。   The present invention relates to an optical semiconductor package on which an optical semiconductor chip is mounted, and more particularly to an optical semiconductor package that can reduce manufacturing costs.

モノリシック2波長レーザダイオードなどの光半導体チップは、光半導体パッケージに実装される。従来の光半導体パッケージでは、金属フレームに金属リードがモールド樹脂により固定され、金属フレーム上にサブマウントが接着固定されている。このサブマウント上に光半導体チップが実装される。そして、サブマウント上の金属電極及び光半導体チップの下部電極が金属リードにAuワイヤにより接続される(例えば、特許文献1参照)。   An optical semiconductor chip such as a monolithic two-wavelength laser diode is mounted on an optical semiconductor package. In a conventional optical semiconductor package, a metal lead is fixed to a metal frame with a mold resin, and a submount is bonded and fixed on the metal frame. An optical semiconductor chip is mounted on the submount. Then, the metal electrode on the submount and the lower electrode of the optical semiconductor chip are connected to the metal lead by an Au wire (see, for example, Patent Document 1).

特表2005−039001号公報JP 2005-039001 Gazette

従来の光半導体パッケージは、金属フレーム、金属リード、モールド樹脂、サブマウント、及びAuワイヤなどを有し、部品点数が多かった。また、ワイヤボンディングや樹脂封止などが必要であり、製造工程が多かった。よって、従来の光半導体パッケージは、製造コストが大きいという問題があった。   A conventional optical semiconductor package has a metal frame, metal leads, mold resin, submount, Au wire, and the like, and has a large number of parts. Moreover, wire bonding, resin sealing, etc. were required, and there were many manufacturing processes. Therefore, the conventional optical semiconductor package has a problem of high manufacturing cost.

本発明は、上述のような課題を解決するためになされたもので、その目的は製造コストを削減することができる光半導体パッケージを得るものである。   The present invention has been made to solve the above-described problems, and an object thereof is to obtain an optical semiconductor package capable of reducing the manufacturing cost.

本発明は、絶縁性のヒートシンクと、前記ヒートシンク上に互いに分離して接着固定された第1及び第2の金属板と、前記第1及び第2の金属板を介して前記ヒートシンク上に実装された光半導体チップとを備え、前記第1の金属板は、第1のパッドと、前記第1のパッドに接続された第1のリード配線とを有し、前記第2の金属板は、第2のパッドと、前記第2のパッドに接続された第2のリード配線とを有し、前記光半導体チップは、半導体基板と、前記半導体基板上に形成された第1及び第2の光半導体素子と、前記第1及び第2の光半導体素子上にそれぞれ形成された第1及び第2の上部電極と、前記半導体基板の下面に形成された下部電極とを有し、前記光半導体チップの前記第1及び第2の上部電極は、前記第1及び第2のパッドにそれぞれ半田により接続され、前記下部電極と前記第1及び第2のリード配線は、前記第1及び第2の光半導体素子を駆動するパッケージ外部の駆動装置にそれぞれ接続されることを特徴とする光半導体パッケージである。   The present invention is mounted on the heat sink through an insulating heat sink, first and second metal plates that are bonded and fixed separately on the heat sink, and the first and second metal plates. An optical semiconductor chip, wherein the first metal plate includes a first pad and a first lead wire connected to the first pad, and the second metal plate includes: 2 and a second lead wire connected to the second pad, the optical semiconductor chip comprising a semiconductor substrate and first and second optical semiconductors formed on the semiconductor substrate A first electrode and a second upper electrode formed on the first and second optical semiconductor elements, respectively, and a lower electrode formed on the lower surface of the semiconductor substrate; The first and second upper electrodes are the first and second pads. The lower electrode and the first and second lead wires are respectively connected to a driving device outside the package for driving the first and second optical semiconductor elements. This is an optical semiconductor package.

本発明により、製造コストを削減することができる。   According to the present invention, the manufacturing cost can be reduced.

本発明の実施の形態に係る光半導体パッケージを示す斜視図である。1 is a perspective view showing an optical semiconductor package according to an embodiment of the present invention. 本発明の実施の形態に係る光半導体パッケージを示す断面図である。It is sectional drawing which shows the optical semiconductor package which concerns on embodiment of this invention. 本発明の実施の形態に係る光半導体パッケージにおける光半導体チップの実装部を拡大した断面図である。It is sectional drawing to which the mounting part of the optical semiconductor chip in the optical semiconductor package which concerns on embodiment of this invention was expanded. 比較例に係る光半導体パッケージを示す斜視図である。It is a perspective view which shows the optical semiconductor package which concerns on a comparative example. 比較例に係る光半導体パッケージを示す断面図である。It is sectional drawing which shows the optical semiconductor package which concerns on a comparative example. 比較例に係る光半導体パッケージのサブマウントを示す上面図である。It is a top view which shows the submount of the optical semiconductor package which concerns on a comparative example.

本発明の実施の形態に係る光半導体パッケージについて図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。   An optical semiconductor package according to an embodiment of the present invention will be described with reference to the drawings. The same components are denoted by the same reference numerals, and repeated description may be omitted.

図1は本発明の実施の形態に係る光半導体パッケージを示す斜視図であり、図2はその断面図である。絶縁性のヒートシンク1上に、金属板2,3(第1及び第2の金属板)がAgロー付け等で接着固定されている。金属板2,3は、互いに分離して電気的に遮断されている。金属板2,3を介してヒートシンク1上に光半導体チップ4が実装されている。   FIG. 1 is a perspective view showing an optical semiconductor package according to an embodiment of the present invention, and FIG. 2 is a sectional view thereof. On the insulating heat sink 1, metal plates 2 and 3 (first and second metal plates) are bonded and fixed by Ag brazing or the like. The metal plates 2 and 3 are separated from each other and electrically insulated. An optical semiconductor chip 4 is mounted on the heat sink 1 via metal plates 2 and 3.

金属板2は、パッド2a(第1のパッド)と、パッド2aに接続されたリード配線2b(第1のリード配線)とを有する。金属板3は、パッド3a(第2のパッド)と、パッド3aに接続されたリード配線3b(第2のリード配線)とを有する。リード配線2b,3bは、それぞれパッド2a,3aから後方に突き出されている。リード配線2b,3bには、半田付けができるようにAuメッキが施されている。パッド2a,3a上には、ペースト状の半田6,7が形成されている。   The metal plate 2 has a pad 2a (first pad) and a lead wiring 2b (first lead wiring) connected to the pad 2a. The metal plate 3 includes a pad 3a (second pad) and a lead wiring 3b (second lead wiring) connected to the pad 3a. The lead wires 2b and 3b protrude backward from the pads 2a and 3a, respectively. The lead wires 2b and 3b are plated with Au so that they can be soldered. Paste solders 6 and 7 are formed on the pads 2a and 3a.

図3は、本発明の実施の形態に係る光半導体パッケージにおける光半導体チップの実装部を拡大した断面図である。光半導体チップ4は、1つの半導体基板8上に発光波長が異なる2つの光半導体素子9,10(第1及び第2の光半導体素子)が形成されたモノリシック2波長レーザダイオードである。光半導体素子9,10上にそれぞれ上部電極11,12(第1及び第2の上部電極)が形成されている。半導体基板8の下面に下部電極13が形成されている。   FIG. 3 is an enlarged cross-sectional view of the mounting portion of the optical semiconductor chip in the optical semiconductor package according to the embodiment of the present invention. The optical semiconductor chip 4 is a monolithic two-wavelength laser diode in which two optical semiconductor elements 9 and 10 (first and second optical semiconductor elements) having different emission wavelengths are formed on one semiconductor substrate 8. Upper electrodes 11 and 12 (first and second upper electrodes) are formed on the optical semiconductor elements 9 and 10, respectively. A lower electrode 13 is formed on the lower surface of the semiconductor substrate 8.

光半導体チップ4の上部電極11,12は、それぞれパッド2a,3aに半田6,7により接続されている。下部電極13とリード配線2b,3bは、後工程において、光半導体素子9,10を駆動するパッケージ外部の駆動装置(不図示)にそれぞれ接続される。接続方法は、半田、ワイヤ、機械的接続など様々である。   The upper electrodes 11 and 12 of the optical semiconductor chip 4 are connected to the pads 2a and 3a by solders 6 and 7, respectively. The lower electrode 13 and the lead wirings 2b and 3b are respectively connected to a driving device (not shown) outside the package for driving the optical semiconductor elements 9 and 10 in a later process. There are various connection methods such as solder, wire, and mechanical connection.

本実施の形態に係る光半導体パッケージの効果について比較例と比較して説明する。図4は比較例に係る光半導体パッケージを示す斜視図であり、図5はその断面図である。金属フレーム14に金属リード15がモールド樹脂16により固定されている。金属フレーム14上に、サブマウント17が接着固定されている。サブマウント17上に光半導体チップ4が実装されている。   The effect of the optical semiconductor package according to the present embodiment will be described in comparison with a comparative example. 4 is a perspective view showing an optical semiconductor package according to a comparative example, and FIG. 5 is a sectional view thereof. A metal lead 15 is fixed to the metal frame 14 with a mold resin 16. A submount 17 is bonded and fixed on the metal frame 14. An optical semiconductor chip 4 is mounted on the submount 17.

図6は比較例に係る光半導体パッケージのサブマウントを示す上面図である。サブマウント17上に、互いに分離して電気的に遮断された2つの金属電極18,19が形成されている。光半導体チップ4の上部電極が金属電極18,19にそれぞれ接続されている。金属電極18,19及び光半導体チップ4の下部電極がAuワイヤ20により金属リード15に接続されている。   FIG. 6 is a top view showing a submount of the optical semiconductor package according to the comparative example. Two metal electrodes 18 and 19 are formed on the submount 17 so as to be separated from each other and electrically cut off. The upper electrodes of the optical semiconductor chip 4 are connected to the metal electrodes 18 and 19, respectively. The metal electrodes 18 and 19 and the lower electrode of the optical semiconductor chip 4 are connected to the metal lead 15 by the Au wire 20.

本実施の形態のヒートシンク1と金属板2,3は、比較例のサブマウント17、金属フレーム14、Auワイヤ20、及び金属リード15の機能を有する。従って、本実施の形態は比較例に比べて少ない部品数で同様の効果を得ることができる。また、本実施の形態では、比較例のようなワイヤボンディングや樹脂封止などが不要であるため、製造工程が少ない。よって、本実施の形態は、製造コストを削減することができる。   The heat sink 1 and the metal plates 2 and 3 of this embodiment have the functions of the submount 17, the metal frame 14, the Au wire 20, and the metal lead 15 of the comparative example. Therefore, this embodiment can obtain the same effect with a smaller number of parts than the comparative example. Further, in this embodiment, since there is no need for wire bonding or resin sealing as in the comparative example, the number of manufacturing steps is small. Therefore, this embodiment can reduce the manufacturing cost.

また、金属板2,3はCuからなり、その厚さは0.1mm以上である。ただし、金属板2,3はCuよりも放熱性の良いAl、又はCuWからなることが好ましい。金属板2,3がAlの場合は、ヒートシンク1への接着固定にAgペーストなどの接着材を用いる。   The metal plates 2 and 3 are made of Cu and have a thickness of 0.1 mm or more. However, the metal plates 2 and 3 are preferably made of Al or CuW having better heat dissipation than Cu. When the metal plates 2 and 3 are made of Al, an adhesive material such as an Ag paste is used for bonding and fixing to the heat sink 1.

また、半田6,7は例えばAuSn(Au:70wt%)半田である。ただし、半田6,7として、融点が低いSnAgCu、SnSb、又はBiSnを用いることが好ましい。これにより、光半導体素子9,10の間の残留応力を低減することができる。   The solders 6 and 7 are, for example, AuSn (Au: 70 wt%) solder. However, it is preferable to use SnAgCu, SnSb, or BiSn having a low melting point as the solders 6 and 7. Thereby, the residual stress between the optical semiconductor elements 9 and 10 can be reduced.

また、本実施の形態のヒートシンク1はAlからなる。これにより、AlNやSiCからなる比較例のサブマウント17に比べてコストを低減できる。ただし、放熱性が悪化する。そこで、比較例のサブマウント17に比べてヒートシンク1の面積を大きくして、同等の放熱性を得る。熱シミュレーション結果を以下の表1に示す。
[表1]

Figure 2011216770
The heat sink 1 of this embodiment is made of Al 2 O 3. Thereby, cost can be reduced compared with the submount 17 of the comparative example which consists of AlN or SiC. However, heat dissipation deteriorates. Therefore, the area of the heat sink 1 is made larger than that of the submount 17 of the comparative example to obtain the same heat dissipation. The thermal simulation results are shown in Table 1 below.
[Table 1]
Figure 2011216770

また、分割された2枚の金属板2,3をヒートシンク1に貼り付けると、貼り付け精度誤差が生じる。そこで、ヒートシンク1に1枚の金属板を接着固定した後に、ダイシングにより2枚の金属板2,3に分離してもよい。   Further, when the two divided metal plates 2 and 3 are attached to the heat sink 1, an attachment accuracy error occurs. Therefore, after bonding and fixing one metal plate to the heat sink 1, it may be separated into two metal plates 2 and 3 by dicing.

1 ヒートシンク
2 金属板(第1の金属板)
2a パッド(第1のパッド)
2b リード配線(第1のリード配線)
3 金属板(第2の金属板)
3a パッド(第2のパッド)
3b リード配線(第2のリード配線)
4 光半導体チップ
6,7 半田
8 半導体基板
9 光半導体素子(第1の光半導体素子)
10 光半導体素子(第2の光半導体素子)
11 上部電極(第1の上部電極)
12 上部電極(第2の上部電極)
13 下部電極
1 heat sink 2 metal plate (first metal plate)
2a Pad (first pad)
2b Lead wiring (first lead wiring)
3 Metal plate (second metal plate)
3a Pad (second pad)
3b Lead wiring (second lead wiring)
4 optical semiconductor chips 6 and 7 solder 8 semiconductor substrate 9 optical semiconductor element (first optical semiconductor element)
10 optical semiconductor element (second optical semiconductor element)
11 Upper electrode (first upper electrode)
12 Upper electrode (second upper electrode)
13 Lower electrode

Claims (2)

絶縁性のヒートシンクと、
前記ヒートシンク上に互いに分離して接着固定された第1及び第2の金属板と、
前記第1及び第2の金属板を介して前記ヒートシンク上に実装された光半導体チップとを備え、
前記第1の金属板は、第1のパッドと、前記第1のパッドに接続された第1のリード配線とを有し、
前記第2の金属板は、第2のパッドと、前記第2のパッドに接続された第2のリード配線とを有し、
前記光半導体チップは、半導体基板と、前記半導体基板上に形成された第1及び第2の光半導体素子と、前記第1及び第2の光半導体素子上にそれぞれ形成された第1及び第2の上部電極と、前記半導体基板の下面に形成された下部電極とを有し、
前記光半導体チップの前記第1及び第2の上部電極は、前記第1及び第2のパッドにそれぞれ半田により接続され、
前記下部電極と前記第1及び第2のリード配線は、前記第1及び第2の光半導体素子を駆動するパッケージ外部の駆動装置にそれぞれ接続されることを特徴とする光半導体パッケージ。
An insulating heat sink,
First and second metal plates which are separated and fixed to each other on the heat sink;
An optical semiconductor chip mounted on the heat sink via the first and second metal plates,
The first metal plate has a first pad and a first lead wire connected to the first pad,
The second metal plate has a second pad and a second lead wire connected to the second pad,
The optical semiconductor chip includes a semiconductor substrate, first and second optical semiconductor elements formed on the semiconductor substrate, and first and second optical semiconductor elements formed on the first and second optical semiconductor elements, respectively. An upper electrode and a lower electrode formed on the lower surface of the semiconductor substrate,
The first and second upper electrodes of the optical semiconductor chip are connected to the first and second pads by solder, respectively.
The optical semiconductor package, wherein the lower electrode and the first and second lead wirings are respectively connected to a driving device outside the package for driving the first and second optical semiconductor elements.
前記ヒートシンクはAlからなることを特徴とする請求項1に記載の光半導体パッケージ。 The optical semiconductor package according to claim 1, wherein the heat sink is made of Al 2 O 3 .
JP2010085183A 2010-04-01 2010-04-01 Optical semiconductor package Pending JP2011216770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010085183A JP2011216770A (en) 2010-04-01 2010-04-01 Optical semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010085183A JP2011216770A (en) 2010-04-01 2010-04-01 Optical semiconductor package

Publications (1)

Publication Number Publication Date
JP2011216770A true JP2011216770A (en) 2011-10-27

Family

ID=44946197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010085183A Pending JP2011216770A (en) 2010-04-01 2010-04-01 Optical semiconductor package

Country Status (1)

Country Link
JP (1) JP2011216770A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141385A (en) * 1986-12-04 1988-06-13 Seiko Epson Corp Multibeam semiconductor laser device
JP2003060282A (en) * 2001-08-20 2003-02-28 Toshiba Corp Submount material
JP2005039105A (en) * 2003-07-17 2005-02-10 Sanyo Electric Co Ltd Double wavelength semiconductor laser apparatus
JP2005333087A (en) * 2004-05-21 2005-12-02 Sumitomo Electric Ind Ltd Optical semiconductor device
JP2010050236A (en) * 2008-08-20 2010-03-04 Mitsubishi Chemicals Corp Semiconductor light emitting device, and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141385A (en) * 1986-12-04 1988-06-13 Seiko Epson Corp Multibeam semiconductor laser device
JP2003060282A (en) * 2001-08-20 2003-02-28 Toshiba Corp Submount material
JP2005039105A (en) * 2003-07-17 2005-02-10 Sanyo Electric Co Ltd Double wavelength semiconductor laser apparatus
JP2005333087A (en) * 2004-05-21 2005-12-02 Sumitomo Electric Ind Ltd Optical semiconductor device
JP2010050236A (en) * 2008-08-20 2010-03-04 Mitsubishi Chemicals Corp Semiconductor light emitting device, and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100859137B1 (en) Semiconductor Light Emitting Device
JP5349755B2 (en) Surface mount light emitting chip package
US20170070028A1 (en) Laser Light Modules
JP2013153195A (en) Light emitting element package
JP2016054279A (en) Semiconductor laser
JPWO2009130743A1 (en) Optical element package, semiconductor light emitting device and lighting device
US10305008B2 (en) Semiconductor module and method for manufacturing the same
JP2020123740A (en) Light-emitting device
CN107611111B (en) Semiconductor module and power conversion device
JPWO2013108706A1 (en) Semiconductor device
JP5031136B2 (en) Semiconductor laser device
JP2014146645A (en) Semiconductor device
US10847702B2 (en) Semiconductor module
JP5479667B2 (en) Semiconductor power module
JP2007305977A (en) Semiconductor laser device and manufacturing method thereof
JP6747304B2 (en) Power semiconductor device
JP5083294B2 (en) Power semiconductor device
JP5127594B2 (en) Semiconductor package
JP2007012718A (en) Electronic component housing package and electronic device
JP2011216770A (en) Optical semiconductor package
JP2012009736A (en) Semiconductor element, method of manufacturing the same and semiconductor device
JP2005203519A (en) Semiconductor light emitting device
JP2010027953A (en) Semiconductor device
JP4207791B2 (en) Semiconductor device
JP2010098144A (en) Lead frame and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430