JP2011199481A - Clock system - Google Patents

Clock system Download PDF

Info

Publication number
JP2011199481A
JP2011199481A JP2010062569A JP2010062569A JP2011199481A JP 2011199481 A JP2011199481 A JP 2011199481A JP 2010062569 A JP2010062569 A JP 2010062569A JP 2010062569 A JP2010062569 A JP 2010062569A JP 2011199481 A JP2011199481 A JP 2011199481A
Authority
JP
Japan
Prior art keywords
circuit
oscillation
oscillation circuit
clock system
detection result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010062569A
Other languages
Japanese (ja)
Inventor
Hatsuhide Igarashi
初日出 五十嵐
Toshihide Tsuboi
俊秀 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010062569A priority Critical patent/JP2011199481A/en
Publication of JP2011199481A publication Critical patent/JP2011199481A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a highly precise clock signal by output of a first oscillator circuit without waiting for starting of a second oscillator circuit.SOLUTION: The clock system 1 includes: a CR oscillator circuit 11; a crystal oscillator circuit 12; and a trimming circuit 15. The CR oscillator circuit 11 generates a clock CLK 1 to be supplied to an internal circuit 17. The crystal oscillator circuit 12 is used for adjustment of an oscillation frequency of the CR oscillator circuit 11. The trimming circuit 15 adjusts the oscillation frequency of the CR oscillator circuit 11 on the basis of a detection result of oscillation frequency difference between the CR oscillator circuit 11 and the crystal oscillator circuit 12.

Description

本発明は、発振回路を含むクロックシステムに関する。   The present invention relates to a clock system including an oscillation circuit.

リモコン装置、ＡＶ関連製品などの機器に搭載される制御回路、信号処理プロセッサ等の内部回路は、一般的に、消費電力低減のために間欠的に動作する。内部回路の動作を停止する場合、内部回路に対してクロック信号を供給する発振回路の動作を停止することも行われている。   In general, internal circuits such as a control circuit and a signal processor installed in devices such as a remote control device and AV-related products operate intermittently to reduce power consumption. When the operation of the internal circuit is stopped, the operation of the oscillation circuit that supplies a clock signal to the internal circuit is also stopped.

しかしながら、発振回路の起動が開始されてから所望の品質を満たすクロック信号が出力されるまでには有限の時間を要する。水晶振動子を用いた発振回路（水晶発振回路）のみを使用すると、最終的には高精度なクロック信号が得られるが、出力安定化までに時間がかかる。一方、水晶発振回路に代えてＣＲ発振回路を使用する場合、出力安定化までの立ち上がりは水晶発振回路に比べて早いものの、水晶発振回路に比べて発振精度（ジッタ、ワンダ特性）が低いという欠点がある。   However, it takes a finite time until the clock signal satisfying the desired quality is output after the start of the oscillation circuit. If only an oscillation circuit (crystal oscillation circuit) using a crystal resonator is used, a highly accurate clock signal can be finally obtained, but it takes time to stabilize the output. On the other hand, when a CR oscillation circuit is used instead of the crystal oscillation circuit, the rise to output stabilization is faster than that of the crystal oscillation circuit, but the oscillation accuracy (jitter and wander characteristics) is lower than that of the crystal oscillation circuit. There is.

そこで、特許文献１は、水晶発振回路とＣＲ発振回路を兼用する技術を開示している。具体的には、特許文献１に記載のクロックシステムは、水晶発振回路とＣＲ発振回路を含む。特許文献１に記載のクロックシステムは、電源をオンした直後の立ち上がり時には、立ち上がりの早いＣＲ発振回路によって生成されるクロック信号を選択して内部回路に出力する。そして、特許文献１に記載のクロックシステムは、水晶発振回路の出力が安定した後に、発振精度が良好な水晶発振回路によって生成されるクロック信号を選択して内部回路に出力するとともに、ＣＲ発振回路の発振を停止する。つまり、特許文献１に記載のクロックシステムは、電源をオンした直後の立ち上がり時にＣＲ発振回路を使用してクロック出力を行い、その後、ＣＲ発振回路から水晶発振回路に切り替えてクロック出力を行う。   Therefore, Patent Document 1 discloses a technique that combines a crystal oscillation circuit and a CR oscillation circuit. Specifically, the clock system described in Patent Document 1 includes a crystal oscillation circuit and a CR oscillation circuit. The clock system described in Patent Document 1 selects a clock signal generated by a CR oscillation circuit that rises quickly and outputs it to an internal circuit at the time of startup immediately after the power is turned on. The clock system described in Patent Document 1 selects a clock signal generated by a crystal oscillation circuit with good oscillation accuracy after the output of the crystal oscillation circuit is stabilized, and outputs the selected clock signal to an internal circuit. Stops oscillation. That is, the clock system described in Patent Document 1 uses the CR oscillation circuit to output a clock at the time of startup immediately after turning on the power, and then switches from the CR oscillation circuit to the crystal oscillation circuit to output the clock.

特開平４−３２６８０２号公報JP-A-4-326802

上述したように、ＣＲ発振回路の発振周波数精度は水晶発振回路に比べて低い。よって、ＣＲ発振回路の周波数精度では十分でなくより高精度なクロック信号が求められる場合には、特許文献１の技術は適用できない。つまり、電源をオンした直後のＣＲ発振回路の出力信号では品質が十分でない場合、結局のところ、水晶発振回路の出力安定化を待たなければ内部回路（制御回路など）は所望の動作を開始できないという問題がある。   As described above, the oscillation frequency accuracy of the CR oscillation circuit is lower than that of the crystal oscillation circuit. Therefore, when the frequency accuracy of the CR oscillation circuit is not sufficient and a clock signal with higher accuracy is required, the technique of Patent Document 1 cannot be applied. In other words, if the quality of the output signal of the CR oscillation circuit immediately after turning on the power is not sufficient, the internal circuit (such as the control circuit) cannot start a desired operation unless the output of the crystal oscillation circuit is stabilized after all. There is a problem.

水晶発振回路の出力が安定するまでの起動時間は４ｍｓ程度である。一方、間欠的に動作する内部回路の動作時間は、水晶発振回路の起動時間に比べて短い場合がある。例えば自動車のワイヤレスキーシステムにおいて鍵データの送信に要する時間は典型的には高々１ｍｓ程度である。しかしながら、水晶発振回路の起動を待たなければ鍵データの送信を開始できない。この水晶発振回路の起動待ち時間を短くできれば、システムの動作時間を短縮でき、省電力化を図ることができる。   The start-up time until the output of the crystal oscillation circuit is stabilized is about 4 ms. On the other hand, the operation time of the internal circuit that operates intermittently may be shorter than the startup time of the crystal oscillation circuit. For example, in a wireless key system of an automobile, the time required for transmitting key data is typically about 1 ms at most. However, transmission of key data cannot be started without waiting for activation of the crystal oscillation circuit. If the start-up waiting time of the crystal oscillation circuit can be shortened, the operation time of the system can be shortened and power saving can be achieved.

なお、上記の問題が生ずるケースは、ＣＲ発振回路及び水晶発振回路を併用するクロックシステムに限られない。すなわち、起動時間が相対的に短いが発振精度が相対的に低い第１の発振回路と、起動時間が相対的に長いが発振精度が相対的に高い第２の発振回路を併用するクロックシステムにおいて広く問題となり得る。例えば、ＬＣ発振回路及び水晶発振回路を併用するクロックシステムでも問題となり得る。また、ＣＲ発振回路又はＬＣ発振回路と、セラミック振動子等の他の固体振動子を用いた発振回路とを併用するクロックシステムでも問題となり得る。   The case where the above problem occurs is not limited to a clock system using a CR oscillation circuit and a crystal oscillation circuit in combination. That is, in a clock system that uses a first oscillation circuit with a relatively short start-up time but relatively low oscillation accuracy and a second oscillation circuit with a relatively long start-up time but relatively high oscillation accuracy Can be a broad problem. For example, a clock system that uses both an LC oscillation circuit and a crystal oscillation circuit may cause a problem. A clock system that uses a CR oscillation circuit or an LC oscillation circuit in combination with an oscillation circuit using another solid-state vibrator such as a ceramic vibrator may also cause a problem.

本発明の一態様に係るクロックシステムは、第１及び第２の発振回路、並びにトリミング回路を含む。前記第１の発振回路は、内部回路に供給されるクロック信号を生成する。前記第２の発振回路は、前記第１の発振回路の発振周波数の調整に使用される。前記トリミング回路は、前記第１の発振回路と前記第２の発振回路の間の発振周波数差の検出結果に基づいて、前記第１の発振回路の発振周波数を調整する。   A clock system according to one embodiment of the present invention includes first and second oscillation circuits and a trimming circuit. The first oscillation circuit generates a clock signal supplied to an internal circuit. The second oscillation circuit is used to adjust the oscillation frequency of the first oscillation circuit. The trimming circuit adjusts an oscillation frequency of the first oscillation circuit based on a detection result of an oscillation frequency difference between the first oscillation circuit and the second oscillation circuit.

上述した本発明の一態様に係るクロックシステムは、例えば、前記第２の発振回路の過去の起動時に取得された前記検出結果又は前記検出結果に対応する前記第１の発振回路の制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行うとよい。記憶しておいた過去の検出結果又は制御値を用いることによって、前記第１の発振回路の発振周波数精度が前記第２の発振回路の発振周波数精度に比べて低い場合であっても、前記第２の発振回路の起動を待つことなく、前記第１の発振回路が生成する前記第１のクロック信号を速やかに所望の精度に近づけることができる。つまり、前記第２の発振回路の起動を待つことなく前記第１の発振回路を用いて高精度なクロック信号を得られるため、内部回路による所望の動作（例えば、ワイヤレスキーシステムにおける鍵データの送信など）を速やかに開始できる。   The clock system according to one aspect of the present invention described above refers to, for example, the detection result acquired at the past activation of the second oscillation circuit or the control value of the first oscillation circuit corresponding to the detection result. Thus, the first oscillation frequency may be adjusted when the first oscillation circuit is activated. Even if the oscillation frequency accuracy of the first oscillation circuit is lower than the oscillation frequency accuracy of the second oscillation circuit by using the stored past detection result or control value, the first oscillation circuit Without waiting for the start of the second oscillation circuit, the first clock signal generated by the first oscillation circuit can be quickly brought close to the desired accuracy. That is, since a highly accurate clock signal can be obtained using the first oscillation circuit without waiting for the start of the second oscillation circuit, a desired operation by the internal circuit (for example, transmission of key data in a wireless key system) Etc.) can be started immediately.

上述の本発明の一態様によれば、前記第２の発振回路の起動を待つことなく前記第１の発振回路の出力により高精度なクロック信号を得ることができる。   According to the above-described aspect of the present invention, a highly accurate clock signal can be obtained from the output of the first oscillation circuit without waiting for the activation of the second oscillation circuit.

本発明の実施の形態１にかかるクロックシステムの構成例を示すブロック図である。It is a block diagram which shows the structural example of the clock system concerning Embodiment 1 of this invention. 図１に示したクロックシステムの一部について具体的な構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a specific configuration example of a part of the clock system illustrated in FIG. 1. 図１に示したクロックシステムの通常モード動作手順の一例を示すフローチャートである。2 is a flowchart illustrating an example of a normal mode operation procedure of the clock system illustrated in FIG. 1. 図１に示したクロックシステムの校正モード動作手順の一例を示すフローチャートである。It is a flowchart which shows an example of the calibration mode operation | movement procedure of the clock system shown in FIG. 図１に示したクロックシステムの校正モード動作手順の他の例を示すフローチャートである。6 is a flowchart showing another example of the calibration mode operation procedure of the clock system shown in FIG. 1. 図３に示した通常モード動作手順に関するタイミング波形図である。FIG. 4 is a timing waveform diagram regarding a normal mode operation procedure shown in FIG. 3. 図４に示した通常モード動作手順に関するタイミング波形図である。FIG. 5 is a timing waveform chart relating to a normal mode operation procedure shown in FIG. 4. 本発明の実施の形態２にかかるクロックシステムの構成例を示すブロック図である。It is a block diagram which shows the structural example of the clock system concerning Embodiment 2 of this invention.

以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。   Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted as necessary for the sake of clarity.

＜発明の実施の形態１＞
図１は、本実施の形態にかかるクロックシステム１の構成例を示すブロック図である。
クロックシステム１は、２つの発振回路、すなわち、ＣＲ発振回路１１及び水晶発振回路１２を含む。ＣＲ発振回路１１は、内部回路１７に供給される動作クロックＣＬＫ１を生成する。一方、水晶発振回路１２の生成クロックＣＬＫ２は、内部回路１７の動作クロックとしては使用されず、クロックＣＬＫ１の校正（発振周波数の補正）のためのリファレンス信号として利用される。以下では、図１に示した各要素について順に説明する。 <Embodiment 1 of the Invention>
FIG. 1 is a block diagram illustrating a configuration example of a clock system 1 according to the present embodiment.
The clock system 1 includes two oscillation circuits, that is, a CR oscillation circuit 11 and a crystal oscillation circuit 12. The CR oscillation circuit 11 generates an operation clock CLK1 supplied to the internal circuit 17. On the other hand, the generated clock CLK2 of the crystal oscillation circuit 12 is not used as an operation clock for the internal circuit 17, but is used as a reference signal for calibration of the clock CLK1 (oscillation frequency correction). Below, each element shown in FIG. 1 is demonstrated in order.

ＣＲ発振回路１１は、容量（Ｃ）及び抵抗（Ｒ）を含むＣＲ回路をアンプの帰還ループに配置した構成によってクロックＣＬＫ１を発振する。ＣＲ発振回路１１は、容量値及び抵抗値のうち少なくとも一方を変更することによって発振周波数を変更できる。水晶発振回路１２は、水晶の固有振動によってクロックＣＬＫ２を発振する。ＣＲ発振回路１１は、出力が安定化するまでに要する起動時間は水晶発振回路１２に比べて短いが、発振周波数精度は水晶発振回路１２に比べて低い。   The CR oscillation circuit 11 oscillates the clock CLK1 with a configuration in which a CR circuit including a capacitor (C) and a resistor (R) is arranged in the feedback loop of the amplifier. The CR oscillation circuit 11 can change the oscillation frequency by changing at least one of the capacitance value and the resistance value. The crystal oscillation circuit 12 oscillates the clock CLK2 by the natural vibration of the crystal. The CR oscillation circuit 11 has a shorter start-up time required for the output to stabilize, compared to the crystal oscillation circuit 12, but the oscillation frequency accuracy is lower than that of the crystal oscillation circuit 12.

周波数差検出回路１３は、２つのクロック信号ＣＬＫ１及びＣＬＫ２の周波数差を検出する。周波数差検出回路１３は、例えば２つのカウンタを含んでもよい。これら２つのカウンタによってＣＬＫ１及びＣＬＫ２のパルス数を計数してカウンタ値を比較することによって、周波数差を検出できる。   The frequency difference detection circuit 13 detects the frequency difference between the two clock signals CLK1 and CLK2. The frequency difference detection circuit 13 may include, for example, two counters. The frequency difference can be detected by counting the number of pulses of CLK1 and CLK2 using these two counters and comparing the counter values.

記憶回路１４は、検出回路１３による検出結果を保持する。記憶回路１４としては、例えば、レジスタ、ＲＡＭ（Read Only Memory）等の半導体記憶素子を使用すればよい。記憶回路１４は、周波数差の検出結果、例えばカウンタ値又はその差を記憶してもよいし、周波数差の検出結果に応じて定まるＣＲ発振回路１１に対する制御値を保持してもよい。ＣＲ発振回路１１に対する制御値は、ＣＲ発振回路１１が有する可変容量又は可変抵抗に対する制御値である。   The storage circuit 14 holds the detection result obtained by the detection circuit 13. As the memory circuit 14, for example, a semiconductor memory element such as a register or a RAM (Read Only Memory) may be used. The storage circuit 14 may store a frequency difference detection result, for example, a counter value or a difference thereof, or may hold a control value for the CR oscillation circuit 11 determined according to the frequency difference detection result. The control value for the CR oscillation circuit 11 is a control value for the variable capacitor or variable resistance of the CR oscillation circuit 11.

トリミング回路１５は、記憶回路１４に保持されたＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又はこれに対応する制御値を読出し、ＣＬＫ１の発振周波数をＣＬＫ２に近づけるようにＣＲ発振回路１１を制御する。   The trimming circuit 15 reads the detection result of the frequency difference between CLK1 and CLK2 held in the storage circuit 14 or a control value corresponding thereto, and controls the CR oscillation circuit 11 so that the oscillation frequency of CLK1 approaches CLK2.

発振制御部１６は、タイマによる動作開始時間の到来及びユーザのボタン操作等に応じて生成される外部割込み信号に応じて、ＣＲ発振回路１１及び水晶発振回路１２を間欠的に起動する。本実施の形態では、発振制御部１６は、「通常モード（第１の動作モード）」又は「校正モード（第２の動作モード）」のどちらかでＣＲ発振回路１１及び水晶発振回路１２の起動制御を行う。   The oscillation control unit 16 intermittently activates the CR oscillation circuit 11 and the crystal oscillation circuit 12 in response to an external interrupt signal generated in response to the arrival of the operation start time by the timer and the user's button operation. In the present embodiment, the oscillation control unit 16 activates the CR oscillation circuit 11 and the crystal oscillation circuit 12 in either “normal mode (first operation mode)” or “calibration mode (second operation mode)”. Take control.

校正モードでは、ＣＲ発振回路１１及び水晶発振回路１２を共に起動し、ＣＬＫ１及びＣＬＫ２の周波数差を検出し、新たな検出結果を記憶回路１４に保持する。これに対して、通常モードは、ＣＲ発振回路１１を起動し水晶発振回路１２を起動させない動作モードである。通常モードでは、過去に校正モードが実行された時に記憶回路１４に保持されたＣＬＫ１及びＣＬＫ２の周波数差又はこれに対応する制御値を用いて、トリミング回路１５がＣＲ発振回路１１の周波数補正を行う。   In the calibration mode, both the CR oscillation circuit 11 and the crystal oscillation circuit 12 are activated, the frequency difference between CLK1 and CLK2 is detected, and a new detection result is held in the storage circuit 14. In contrast, the normal mode is an operation mode in which the CR oscillation circuit 11 is activated and the crystal oscillation circuit 12 is not activated. In the normal mode, the trimming circuit 15 corrects the frequency of the CR oscillation circuit 11 using the frequency difference between CLK1 and CLK2 held in the storage circuit 14 when the calibration mode has been executed in the past or a control value corresponding thereto. .

なお、発振制御部１６は、例えば、通常モードでの起動回数が所定回数に到達した場合、前回の校正モード実行時点から所定時間以上経過した場合に、校正モードを実行すればよい。水晶発振回路１２の起動を伴う校正モードの実行回数を減らすことで、クロックシステム１の消費電力を低減きる。   For example, the oscillation control unit 16 may execute the calibration mode when the number of activations in the normal mode reaches a predetermined number, or when a predetermined time or more has elapsed since the previous calibration mode execution time. The power consumption of the clock system 1 can be reduced by reducing the number of executions of the calibration mode with the activation of the crystal oscillation circuit 12.

内部回路１７は、ＣＲ発振回路１１によって生成されるクロック信号ＣＬＫ１を動作クロックとして動作する。内部回路１７は、例えば、ＭＰＵ(Micro Processing Unit)、ＭＣＵ（Micro Controller Unit）、若しくはＤＳＰ（Digital Signal Processing Unit）、又はこれらの組み合わせである。   The internal circuit 17 operates using the clock signal CLK1 generated by the CR oscillation circuit 11 as an operation clock. The internal circuit 17 is, for example, an MPU (Micro Processing Unit), an MCU (Micro Controller Unit), a DSP (Digital Signal Processing Unit), or a combination thereof.

内部回路１７がＭＰＵ、ＭＣＵ等である場合、図１に示すように、発振制御部１６は内部回路１７に配置されてもよい。図２は、内部回路１７がＭＣＵである場合のＣＲ発振回路１１、周波数差検出回路１３、記憶回路１４、トリミング回路１５、発振制御部１６のより具体的な構成例を示すブロック図である。図２の例では、ＭＣＵ１７が有するカウンタ１７０が周波数差検出回路１３に相当する。また、レジスタ１７１又は１７２が記憶回路１４に相当する。また、発振制御部１６は、ＭＣＵ１７及び発振制御に関する命令群を含むプログラムによって実現される。具体的には、発振制御に関するプログラムをＲＯＭ１７２等に格納しておき、このプログラムをＭＣＵ１７が実行することによって、通常モード又は校正モードによるＣＲ発振回路１１及び水晶発振回路１２の動作を制御すればよい。   When the internal circuit 17 is an MPU, MCU, or the like, the oscillation control unit 16 may be disposed in the internal circuit 17 as shown in FIG. FIG. 2 is a block diagram illustrating a more specific configuration example of the CR oscillation circuit 11, the frequency difference detection circuit 13, the storage circuit 14, the trimming circuit 15, and the oscillation control unit 16 when the internal circuit 17 is an MCU. In the example of FIG. 2, the counter 170 included in the MCU 17 corresponds to the frequency difference detection circuit 13. Further, the register 171 or 172 corresponds to the memory circuit 14. The oscillation control unit 16 is realized by a program including an MCU 17 and a group of instructions related to oscillation control. Specifically, a program related to oscillation control is stored in the ROM 172 or the like, and the MCU 17 executes the program to control the operations of the CR oscillation circuit 11 and the crystal oscillation circuit 12 in the normal mode or the calibration mode. .

図２のＣＲ発振回路１１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータ１１０及び可変抵抗Ｒ１及び可変容量Ｃ１を含み、ＣＭＯＳインバータ１１０のヒステリシス特性を利用して発振する。図２のトリミング回路１５は、選択回路１５０を含む。選択回路１５０は、レジスタ１７１又はＲＡＭ１７２に格納された周波数差の検出結果又はこれに対応する制御値によって動作し、可変抵抗Ｒ１の抵抗値及び可変容量Ｃ１の容量値を切り替える。   2 includes a CMOS (Complementary Metal Oxide Semiconductor) inverter 110, a variable resistor R1, and a variable capacitor C1, and oscillates using the hysteresis characteristics of the CMOS inverter 110. The trimming circuit 15 in FIG. 2 includes a selection circuit 150. The selection circuit 150 operates according to the detection result of the frequency difference stored in the register 171 or the RAM 172 or a control value corresponding thereto, and switches the resistance value of the variable resistor R1 and the capacitance value of the variable capacitor C1.

続いて以下では、通常モード動作手順及び校正モード動作手順の具体例について図３〜５のフローチャートを用いて説明する。図３は、クロックシステム１の通常モード動作手順の一例を示すフローチャートである。ステップＳ１０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１の起動を開始する。ステップＳ１０２では、トリミング回路１５は、記憶回路１４に保持されたトリミングデータを用いてＣＲ発振回路１１の発振周波数をセットする。ここで、トリミングデータとは、ＣＬＫ１及びＣＬＫ２の周波数差の検出結果又はこれに対応する制御を意味する。ステップＳ１０３では、トリミングデータによる校正が完了したクロックＣＬＫ１を内部回路１７に供給する。ステップＳ１０４では、内部回路１７はクロックＣＬＫ１を動作クロックとして動作し、所定の処理（例えば鍵データの送信）を完了する。ステップＳ１０５では、発振制御部１６は、ＣＲ発振回路１１の動作を停止させてスタンバイ状態に移行する。   Subsequently, specific examples of the normal mode operation procedure and the calibration mode operation procedure will be described below with reference to the flowcharts of FIGS. FIG. 3 is a flowchart showing an example of the normal mode operation procedure of the clock system 1. In step S101, the oscillation control unit 16 starts activation of the CR oscillation circuit 11 in response to an external interrupt. In step S <b> 102, the trimming circuit 15 sets the oscillation frequency of the CR oscillation circuit 11 using the trimming data held in the storage circuit 14. Here, the trimming data means the detection result of the frequency difference between CLK1 and CLK2 or control corresponding thereto. In step S <b> 103, the clock CLK <b> 1 that has been calibrated with the trimming data is supplied to the internal circuit 17. In step S104, the internal circuit 17 operates using the clock CLK1 as an operation clock, and completes predetermined processing (for example, transmission of key data). In step S105, the oscillation control unit 16 stops the operation of the CR oscillation circuit 11 and shifts to the standby state.

図４は、クロックシステム１の校正モード動作手順の一例を示すフローチャートである。図４において、ステップＳ２０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１及び水晶発振回路１２の起動を開始する。ステップＳ２０２〜Ｓ２０４は、図３に示したステップＳ１０２〜Ｓ１０４と同様である。ステップＳ２０５では、周波数差検出回路１３は、水晶発振回路１２の発振開始後（発振周波数の安定化後）にＣＬＫ１及びＣＬＫ２間の周波数差を検出する。ステップＳ２０６では、周波数差検出回路１３は、新たに得た周波数差の検出結果又はこれに対応する制御値を記憶回路１４に格納することで、トリミングデータを更新する。ステップＳ２０７では、発振制御部１６は、ＣＲ発振回路１１及び水晶発振回路１２の動作を停止させてスタンバイ状態に移行する。   FIG. 4 is a flowchart showing an example of the calibration mode operation procedure of the clock system 1. 4, in step S201, the oscillation control unit 16 starts activation of the CR oscillation circuit 11 and the crystal oscillation circuit 12 in response to an external interrupt. Steps S202 to S204 are the same as steps S102 to S104 shown in FIG. In step S205, the frequency difference detection circuit 13 detects the frequency difference between CLK1 and CLK2 after the oscillation of the crystal oscillation circuit 12 is started (after the oscillation frequency is stabilized). In step S206, the frequency difference detection circuit 13 updates the trimming data by storing the newly obtained frequency difference detection result or the control value corresponding thereto in the storage circuit. In step S207, the oscillation control unit 16 stops the operations of the CR oscillation circuit 11 and the crystal oscillation circuit 12 and shifts to the standby state.

図５は、クロックシステム１の校正モード動作手順の他の例を示すフローチャートである。図５の手順は、クロックシステム１の電源投入後の一回目の起動、つまり記憶回路１４に周波数差検出回路１３による検出結果又はこれに対応する制御値が格納されていない場合に実行するとよい。ステップＳ３０１では、発振制御部１６は、外部割込みに応じてＣＲ発振回路１１及び水晶発振回路１２の起動を開始する。ステップＳ３０２及びＳ３０３は、図４のステップＳ２０５及びＳ２０６に相当する。すなわち、ステップＳ３０２では、周波数差検出回路１３は、水晶発振回路１２の発振開始後（発振周波数の安定化後）にＣＬＫ１及びＣＬＫ２間の周波数差を検出する。ステップＳ３０３では、周波数差検出回路１３は、得られたトリミングデータ（周波数差の検出結果又はこれに対応する制御値）を記憶回路１４に格納する。ステップＳ３０４〜Ｓ３０６は、図４のステップＳ２０２〜Ｓ２０４と同様であり、ＣＲ発振回路１１の校正、及びクロックＣＬＫ１を動作クロックとする内部回路１７の動作が行われる。ステップＳ３０７では、発振制御部１６は、ＣＲ発振回路１１及び水晶発振回路１２の動作を停止させてスタンバイ状態に移行する。なお、水晶発振回路１２の発振は、ステップＳ３０２における周波数差の検出後に速やかに停止させてもよい。   FIG. 5 is a flowchart showing another example of the calibration mode operation procedure of the clock system 1. The procedure shown in FIG. 5 is preferably executed when the clock system 1 is powered on for the first time, that is, when the detection result by the frequency difference detection circuit 13 or the control value corresponding thereto is not stored in the storage circuit 14. In step S301, the oscillation control unit 16 starts activation of the CR oscillation circuit 11 and the crystal oscillation circuit 12 in response to an external interrupt. Steps S302 and S303 correspond to steps S205 and S206 in FIG. That is, in step S302, the frequency difference detection circuit 13 detects the frequency difference between CLK1 and CLK2 after the oscillation of the crystal oscillation circuit 12 is started (after the oscillation frequency is stabilized). In step S <b> 303, the frequency difference detection circuit 13 stores the obtained trimming data (frequency difference detection result or control value corresponding thereto) in the storage circuit 14. Steps S304 to S306 are the same as steps S202 to S204 in FIG. 4, and the calibration of the CR oscillation circuit 11 and the operation of the internal circuit 17 using the clock CLK1 as the operation clock are performed. In step S307, the oscillation control unit 16 stops the operations of the CR oscillation circuit 11 and the crystal oscillation circuit 12 and shifts to the standby state. Note that the oscillation of the crystal oscillation circuit 12 may be stopped immediately after the frequency difference is detected in step S302.

次に、図６及び７のタイミング波形を参照して、通常モード及び校正モードの動作を説明する。図６は、図３に示した通常モード動作に関するタイミング波形を示している。図６（ａ）のスタート信号（外部割込み）が発振制御部１６に与えられると、ＣＲ発振回路１１に対するスタンバイ信号（図６（ｂ））が解除され、ＣＲ発振が開始する（図６（ｃ））。なお、図３の通常モード動作では、水晶発振回路１２は起動しない（図６（ｄ））。ＣＲ発振回路１１から供給される動作クロックＣＬＫ１を用いて内部回路１７が所定の処理（鍵データの送信等）を行う（図６（ｅ））。   Next, operations in the normal mode and the calibration mode will be described with reference to the timing waveforms in FIGS. FIG. 6 shows timing waveforms related to the normal mode operation shown in FIG. When the start signal (external interrupt) of FIG. 6A is given to the oscillation control unit 16, the standby signal (FIG. 6B) for the CR oscillation circuit 11 is canceled and CR oscillation starts (FIG. 6C). )). In the normal mode operation of FIG. 3, the crystal oscillation circuit 12 is not activated (FIG. 6 (d)). The internal circuit 17 performs a predetermined process (such as transmission of key data) using the operation clock CLK1 supplied from the CR oscillation circuit 11 (FIG. 6E).

図７は、図４に示した校正モード動作に関するタイミング波形を示している。図７（ａ）のスタート信号（外部割込み）が発振制御部１６に与えられると、ＣＲ発振回路１１及び水晶発振回路１２に対するスタンバイ信号（図７（ｂ））が解除され、ＣＲ発振がいち早く開始する（図７（ｃ））。ＣＲ発振回路１１から供給される動作クロックＣＬＫ１を用いて内部回路１７が所定の処理（鍵データの送信等）を行う（図７（ｅ））。水晶発振回路１２は、ＣＲ発振回路１１より遅れて発振を開始し（図７（ｄ））、ＣＬＫ１及びＣＬＫ２間の周波数差の比較、トリミングデータの更新が行われる（図７（ｅ））。   FIG. 7 shows timing waveforms related to the calibration mode operation shown in FIG. When the start signal (external interrupt) of FIG. 7A is given to the oscillation control unit 16, the standby signal (FIG. 7B) for the CR oscillation circuit 11 and the crystal oscillation circuit 12 is canceled, and CR oscillation starts quickly. (FIG. 7C). The internal circuit 17 performs a predetermined process (such as transmission of key data) using the operation clock CLK1 supplied from the CR oscillation circuit 11 (FIG. 7E). The crystal oscillation circuit 12 starts oscillating later than the CR oscillation circuit 11 (FIG. 7D), and the frequency difference between CLK1 and CLK2 is compared and trimming data is updated (FIG. 7E).

上述したように、クロックシステム１は、過去の水晶発振回路１２の起動時に記憶しておいたトリミングデータ（ＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又は制御値）を用いることによって、水晶発振回路１２の起動を待つことなく、ＣＲ発振回路１１が生成するクロックＣＬＫ１を速やかに所望の精度に近づけることができる。つまり、水晶発振回路１２の起動を待つことなくＣＲ発振回路１１を用いて高精度なクロックＣＬＫ１を得られるため、内部回路１７による所望の動作（例えば、ワイヤレスキーシステムにおける鍵データの送信など）を速やかに開始できる。   As described above, the clock system 1 uses the trimming data (the detection result or control value of the frequency difference between CLK1 and CLK2) stored at the time of starting the crystal oscillation circuit 12 in the past, so that the crystal oscillation circuit 12 Without waiting for the activation of the clock CLK1, the clock CLK1 generated by the CR oscillation circuit 11 can be quickly brought close to the desired accuracy. That is, since the highly accurate clock CLK1 can be obtained using the CR oscillation circuit 11 without waiting for the crystal oscillation circuit 12 to be activated, a desired operation (for example, transmission of key data in the wireless key system, etc.) by the internal circuit 17 is performed. You can start quickly.

＜発明の実施の形態２＞
発明の実施の形態１では、ＣＲ発振回路１１が有する可変容量及び可変抵抗のうち少なくとも一方を調整することでＣＲは発振周波数を制御する例を示した。しかしながら、ＣＲ発振回路１１の電源電圧もＣＲ発振周波数に影響を与える。本実施の形態では、ＣＲ発振回路１１に電源電圧を供給するレギュレータの出力電圧を、トリミングデータ（ＣＬＫ１及びＣＬＫ２間の周波数差の検出結果又は制御値）に応じて調整する例を説明する。 <Embodiment 2 of the Invention>
In the first embodiment of the invention, an example in which the CR controls the oscillation frequency by adjusting at least one of the variable capacitance and the variable resistance of the CR oscillation circuit 11 has been described. However, the power supply voltage of the CR oscillation circuit 11 also affects the CR oscillation frequency. In the present embodiment, an example will be described in which the output voltage of the regulator that supplies the power supply voltage to the CR oscillation circuit 11 is adjusted according to trimming data (the detection result or control value of the frequency difference between CLK1 and CLK2).

さらに、ＣＲ発振回路１１が有する可変抵抗の抵抗値は温度に依存して変化する。言い換えると、ＣＲ発振回路１１の発振周波数も周囲温度に応じて変化する。したがって、トリミングデータ取得時の周囲温度と現在の周囲温度が異なる場合、記憶回路１４に保持されたトリミングデータは適切な値でない場合が考えられる。よって、本実施の形態では、周囲温度に応じてトリミングデータを補正する例についても説明する。なお、レギュレータの出力電圧によるＣＲ発振周波数の制御と、周囲温度に基づくトリミングデータの補正は必ずしも併せて行う必要はなく、いずれか一方のみを実施してもよい。   Furthermore, the resistance value of the variable resistor included in the CR oscillation circuit 11 changes depending on the temperature. In other words, the oscillation frequency of the CR oscillation circuit 11 also changes according to the ambient temperature. Therefore, when the ambient temperature at the time of trimming data acquisition is different from the current ambient temperature, the trimming data held in the storage circuit 14 may not be an appropriate value. Therefore, in this embodiment, an example in which trimming data is corrected according to the ambient temperature will be described. The control of the CR oscillation frequency by the output voltage of the regulator and the correction of the trimming data based on the ambient temperature are not necessarily performed together, and only one of them may be performed.

図８は、図２に対応して、本実施の形態にかかるクロックシステムの主要部分の構成例を示すブロック図である。本実施の形態にかかるクロックシステムの全体構成は、クロックシステム１（例えば図１）と同様とすればよい。   FIG. 8 is a block diagram showing a configuration example of a main part of the clock system according to the present embodiment, corresponding to FIG. The overall configuration of the clock system according to the present embodiment may be the same as that of the clock system 1 (for example, FIG. 1).

図８の例では、発振制御部１６は、ＭＣＵ１７及び発振制御に関する命令群を含むプログラムによって実現される。具体的には、発振制御に関するプログラムをＲＯＭ１７２等に格納しておき、このプログラムをＭＣＵ１７が実行することによって、通常モード又は校正モードによるＣＲ発振回路１１及び水晶発振回路１２の動作を制御すればよい。   In the example of FIG. 8, the oscillation control unit 16 is realized by a program including an MCU 17 and a group of instructions related to oscillation control. Specifically, a program related to oscillation control is stored in the ROM 172 or the like, and the MCU 17 executes the program to control the operations of the CR oscillation circuit 11 and the crystal oscillation circuit 12 in the normal mode or the calibration mode. .

レギュレータ１５２は、ＣＲ発振回路１１に電源電圧を供給する。レギュレータ１５２の出力電圧は、記憶回路１４としてのレジスタ１７１又はＲＡＭ１７２に格納されたトリミングデータに応じて変更される。   The regulator 152 supplies a power supply voltage to the CR oscillation circuit 11. The output voltage of the regulator 152 is changed according to the trimming data stored in the register 171 or the RAM 172 as the storage circuit 14.

温度検出回路１５１は、周囲温度を計測する。計測された周囲温度は、発振制御部１６として機能するＭＣＵ１７に送られる。発振制御部１６として機能するＭＣＵ１７は、可変抵抗Ｒ１の抵抗値の温度依存特性を参照し、過去のトリミングデータ取得時の周囲温度と現在の周囲温度との違いに基づいて、トリミングデータを補正する。可変抵抗Ｒ１の抵抗値の温度依存特性は、ＭＣＵがアクセス可能なメモリ（例えばＲＯＭ１７２）に予め格納しておけばよい。   The temperature detection circuit 151 measures the ambient temperature. The measured ambient temperature is sent to the MCU 17 that functions as the oscillation control unit 16. The MCU 17 functioning as the oscillation control unit 16 refers to the temperature dependence characteristic of the resistance value of the variable resistor R1, and corrects the trimming data based on the difference between the ambient temperature at the time of acquiring past trimming data and the current ambient temperature. . The temperature dependence characteristic of the resistance value of the variable resistor R1 may be stored in advance in a memory (for example, ROM 172) accessible by the MCU.

＜その他の実施の形態＞
また、上述した発明の実施の形態１及び２では、ＣＬＫ１及びＣＬＫ２の周波数差に基づいて、ＣＲ発振回路１１の発振周波数を水晶発振回路１２の発振周波数に近づける例を説明した。言い換えると、ＣＬＫ１及びＣＬＫ２の周波数差がゼロに近づくように、ＣＲ発振回路１１の発振周波数を校正する例を示した。しかしながら、ＣＬＫ１及びＣＬＫ２の周波数差が予め定められた有限値に近づくように、ＣＲ発振回路１１の発振周波数を校正してもよい。つまり、ＣＲ発振回路１１と水晶発振回路１２の基準発振周波数は同一でなくてもよい。 <Other embodiments>
In the first and second embodiments described above, the example in which the oscillation frequency of the CR oscillation circuit 11 is brought close to the oscillation frequency of the crystal oscillation circuit 12 based on the frequency difference between CLK1 and CLK2 has been described. In other words, an example is shown in which the oscillation frequency of the CR oscillation circuit 11 is calibrated so that the frequency difference between CLK1 and CLK2 approaches zero. However, the oscillation frequency of the CR oscillation circuit 11 may be calibrated so that the frequency difference between CLK1 and CLK2 approaches a predetermined finite value. That is, the reference oscillation frequency of the CR oscillation circuit 11 and the crystal oscillation circuit 12 may not be the same.

また、上述した発明の実施の形態１及び２では、ＣＲ発振回路１１及び水晶発振回路１２を含むクロックシステムに関して説明した。しかしながら、上述した発明の実施の形態１及び２で説明した思想を、他方式の発振回路を使用する場合に適用してもよい。すなわち、発明の実施の形態１及び２で説明した思想は、起動時間が相対的に短いが発振精度が相対的に低い第１の発振回路と、起動時間が相対的に長いが発振精度が相対的に高い第２の発振回路を併用するクロックシステムに広く適用できる。発明の実施の形態１及び２で説明した思想は、例えば、ＬＣ発振回路及び水晶発振回路を併用するクロックシステムに適用してもよいし、ＣＲ発振回路又はＬＣ発振回路と、セラミック振動子等の他の固体振動子を用いた発振回路とを併用するクロックシステムに適用してもよい。   In the first and second embodiments described above, the clock system including the CR oscillation circuit 11 and the crystal oscillation circuit 12 has been described. However, the idea described in the first and second embodiments of the present invention may be applied to the case where another type of oscillation circuit is used. That is, the idea described in the first and second embodiments of the present invention is based on the first oscillation circuit having a relatively short start-up time but relatively low oscillation accuracy and a relatively long start-up time but relatively high oscillation accuracy. Therefore, the present invention can be widely applied to a clock system that uses a high second oscillation circuit. The idea described in the first and second embodiments of the present invention may be applied to, for example, a clock system that uses both an LC oscillation circuit and a crystal oscillation circuit, or a CR oscillation circuit or an LC oscillation circuit, a ceramic resonator, etc. You may apply to the clock system which uses together the oscillation circuit using another solid oscillator.

さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。   Furthermore, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention described above.

１ クロックシステム
１１ ＣＲ発振回路
１２ 水晶発振回路
１３ 周波数差検出回路
１４ 記憶回路
１５ トリミング回路
１６ 発振制御部
１７ 内部回路
１１０ ＣＭＯＳインバータ
１５０ 選択回路
１５１ 温度検出回路
１５２ レギュレータ
１７０ カウンタ
１７１ レジスタ
１７２ ＲＡＭ（Random Access Memory）
１７３ ＲＯＭ（Read Only Memory）
Ｒ１ 抵抗
Ｃ１ 容量 DESCRIPTION OF SYMBOLS 1 Clock system 11 CR oscillation circuit 12 Crystal oscillation circuit 13 Frequency difference detection circuit 14 Memory circuit 15 Trimming circuit 16 Oscillation control part 17 Internal circuit 110 CMOS inverter 150 Selection circuit 151 Temperature detection circuit 152 Regulator 170 Counter 171 Register 172 RAM (Random Access Memory)
173 ROM (Read Only Memory)
R1 resistance C1 capacity

Claims (10)

内部回路に供給される第１のクロック信号を生成する第１の発振回路と、
前記第１の発振回路の発振周波数の調整に使用される第２の発振回路と、
前記第１の発振回路と前記第２の発振回路の間の発振周波数差の検出結果に基づいて、前記第１の発振周波数を調整するトリミング回路と、
を備えるクロックシステム。 A first oscillation circuit for generating a first clock signal supplied to the internal circuit;
A second oscillation circuit used to adjust the oscillation frequency of the first oscillation circuit;
A trimming circuit that adjusts the first oscillation frequency based on a detection result of an oscillation frequency difference between the first oscillation circuit and the second oscillation circuit;
A clock system comprising: 前記トリミング回路は、前記第１の発振回路の第１の発振周波数を前記第２の発振回路の第２の発振周波数に近づけるように、前記第１の発振周波数を調整する、請求項１に記載のクロックシステム。   2. The trimming circuit adjusts the first oscillation frequency so that the first oscillation frequency of the first oscillation circuit approaches the second oscillation frequency of the second oscillation circuit. 3. Clock system. 前記第１及び第２の発振回路は共に間欠的に起動され、
前記トリミング回路は、前記第２の発振回路の過去の起動時に取得された前記検出結果又は前記検出結果に対応する前記第１の発振回路の制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行う、請求項１又は２に記載のクロックシステム。 Both the first and second oscillation circuits are intermittently activated,
The trimming circuit refers to the detection result obtained when the second oscillation circuit was activated in the past or a control value of the first oscillation circuit corresponding to the detection result, thereby the first oscillation circuit. 3. The clock system according to claim 1, wherein the first oscillation frequency is adjusted at the time of starting up. 前記検出結果及び前記制御値の少なくとも一方を記憶可能な記憶回路をさらに備え、
前記トリミング回路は、前記第２の発振回路の過去の起動時に前記記憶回路に保持された前記検出結果又は前記制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整を行う、請求項３に記載のクロックシステム。 A storage circuit capable of storing at least one of the detection result and the control value;
The trimming circuit refers to the detection result or the control value held in the storage circuit when the second oscillation circuit is activated in the past, so that the first oscillation circuit is activated when the first oscillation circuit is activated. The clock system according to claim 3, wherein the oscillation frequency is adjusted. 前記クロックシステムは、通常モード及び校正モードで動作可能であり、
前記通常モードでは、少なくとも前記第１の発振回路が起動され、前記第２の発振回路の過去の起動時に前記記憶回路に保持された前記検出結果又は前記制御値を参照することによって、前記第１の発振回路の起動時における前記第１の発振周波数の調整が行われ、
前記校正モードでは、前記第１及び第２の発振回路が共に起動され、前記第１及び第２の発振回路の起動後に前記発振周波数差の検出を行って得られる新たな検出結果又はこれに対応する制御値が、次回の前記通常モードによる動作のために前記記憶回路に格納される、請求項４に記載のクロックシステム。 The clock system is operable in normal mode and calibration mode;
In the normal mode, at least the first oscillation circuit is activated, and by referring to the detection result or the control value held in the storage circuit when the second oscillation circuit has been activated in the past, the first oscillation circuit is referred to. The first oscillation frequency is adjusted at the time of starting the oscillation circuit of
In the calibration mode, both the first and second oscillation circuits are activated, and a new detection result obtained by detecting the oscillation frequency difference after activation of the first and second oscillation circuits or corresponding to this The clock system according to claim 4, wherein the control value to be stored is stored in the storage circuit for the next operation in the normal mode. 周囲温度を検出する温度検出回路をさらに備え、
前記トリミング回路は、前記記憶回路に保持された前記検出結果又は前記制御値によって定まる前記第１の発振回路に対する制御量を、前記周囲温度に応じて補正する、請求項４〜５のいずれか１項に記載のクロックシステム。 Further equipped with a temperature detection circuit for detecting the ambient temperature,
The trimming circuit corrects a control amount for the first oscillation circuit determined by the detection result or the control value held in the storage circuit according to the ambient temperature. The clock system described in the section. 少なくとも前記第１の発振回路に動作電圧を供給可能であり、前記動作電圧を変更可能な可変レギュレータをさらに備え、
前記動作電圧は、前記発振周波数差の検出結果に基づいて、前記第１の発振周波数が前記第２の発振周波数に近づくように調整される、請求項１〜６のいずれか１項に記載のクロックシステム。 An operating voltage can be supplied to at least the first oscillation circuit, and further includes a variable regulator capable of changing the operating voltage,
7. The operating voltage according to claim 1, wherein the operating voltage is adjusted based on a detection result of the oscillation frequency difference so that the first oscillation frequency approaches the second oscillation frequency. Clock system. 前記内部回路へ供給されるクロック信号の前記第１のクロック信号と前記第２のクロック信号の間での切り替えは行われない、請求項１〜７のいずれか１項に記載のクロックシステム。   The clock system according to any one of claims 1 to 7, wherein the clock signal supplied to the internal circuit is not switched between the first clock signal and the second clock signal. 前記第１の発振回路は、前記第２の発振回路に比べて、起動時間が短く、発振周波数精度が低い、請求項１〜８のいずれか１項に記載のクロックシステム。   The clock system according to any one of claims 1 to 8, wherein the first oscillation circuit has a shorter start-up time and lower oscillation frequency accuracy than the second oscillation circuit. 前記第１の発振回路は、ＣＲ発振回路、又はＬＣ発振回路であり、
前記第２の発振回路は、水晶発振回路、又はセラミック発振回路である、請求項１〜９のいずれか１項に記載のクロックシステム。 The first oscillation circuit is a CR oscillation circuit or an LC oscillation circuit,
The clock system according to claim 1, wherein the second oscillation circuit is a crystal oscillation circuit or a ceramic oscillation circuit.
JP2010062569A 2010-03-18 2010-03-18 Clock system Pending JP2011199481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010062569A JP2011199481A (en) 2010-03-18 2010-03-18 Clock system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010062569A JP2011199481A (en) 2010-03-18 2010-03-18 Clock system

Publications (1)

Publication Number Publication Date
JP2011199481A true JP2011199481A (en) 2011-10-06

Family

ID=44877155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010062569A Pending JP2011199481A (en) 2010-03-18 2010-03-18 Clock system

Country Status (1)

Country Link
JP (1) JP2011199481A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742795B2 (en) 2012-03-19 2014-06-03 Seiko Epson Corporation Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method
JP2014219489A (en) * 2013-05-07 2014-11-20 株式会社ルネサスエスピードライバ Display driver IC
JP2015534332A (en) * 2012-09-07 2015-11-26 ユニバーシティ オブ ヴァージニア パテント ファウンデーション Low power clock source
JP2015213994A (en) * 2014-05-12 2015-12-03 国立大学法人東北大学 Digital circuit utilizing nano-mechanical switch
JP2016530799A (en) * 2013-07-30 2016-09-29 浙江大学 Process-resistant self-calibrating on-chip oscillator
JP2020190828A (en) * 2019-05-20 2020-11-26 ローム株式会社 Frequency abnormality protection circuit
JP2021144570A (en) * 2020-03-13 2021-09-24 株式会社東芝 Clock generator
WO2024014243A1 (en) * 2022-07-11 2024-01-18 住友電装株式会社 Vehicle-mounted device, program, and information processing method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866422A (en) * 1981-10-16 1983-04-20 Toshiba Corp Phase locked loop circuit
JPS58178282A (en) * 1982-04-13 1983-10-19 Citizen Watch Co Ltd Electronic time piece
JPH01260518A (en) * 1988-04-12 1989-10-17 Nec Corp Microcomputer
JPH0969773A (en) * 1995-08-30 1997-03-11 Ando Electric Co Ltd Clock extraction circuit
JPH10229326A (en) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd Frequency adjustment device for oscillation circuit
JPH1125831A (en) * 1997-07-02 1999-01-29 Omron Corp Timer with temperature-compasating function and temperature regulator
JPH11338572A (en) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp Clock generator
JP2005348034A (en) * 2004-06-02 2005-12-15 Nec Corp Voltage-controlled oscillator
JP2006019987A (en) * 2004-06-30 2006-01-19 Kyocera Kinseki Corp Crystal oscillation device
JP2006303837A (en) * 2005-04-20 2006-11-02 Nec Saitama Ltd Radio base station devices and method for controlling frequency used for them

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866422A (en) * 1981-10-16 1983-04-20 Toshiba Corp Phase locked loop circuit
JPS58178282A (en) * 1982-04-13 1983-10-19 Citizen Watch Co Ltd Electronic time piece
JPH01260518A (en) * 1988-04-12 1989-10-17 Nec Corp Microcomputer
JPH0969773A (en) * 1995-08-30 1997-03-11 Ando Electric Co Ltd Clock extraction circuit
JPH10229326A (en) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd Frequency adjustment device for oscillation circuit
JPH1125831A (en) * 1997-07-02 1999-01-29 Omron Corp Timer with temperature-compasating function and temperature regulator
JPH11338572A (en) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp Clock generator
JP2005348034A (en) * 2004-06-02 2005-12-15 Nec Corp Voltage-controlled oscillator
JP2006019987A (en) * 2004-06-30 2006-01-19 Kyocera Kinseki Corp Crystal oscillation device
JP2006303837A (en) * 2005-04-20 2006-11-02 Nec Saitama Ltd Radio base station devices and method for controlling frequency used for them

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742795B2 (en) 2012-03-19 2014-06-03 Seiko Epson Corporation Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method
JP2015534332A (en) * 2012-09-07 2015-11-26 ユニバーシティ オブ ヴァージニア パテント ファウンデーション Low power clock source
JP2014219489A (en) * 2013-05-07 2014-11-20 株式会社ルネサスエスピードライバ Display driver IC
JP2016530799A (en) * 2013-07-30 2016-09-29 浙江大学 Process-resistant self-calibrating on-chip oscillator
JP2015213994A (en) * 2014-05-12 2015-12-03 国立大学法人東北大学 Digital circuit utilizing nano-mechanical switch
JP2020190828A (en) * 2019-05-20 2020-11-26 ローム株式会社 Frequency abnormality protection circuit
JP2021144570A (en) * 2020-03-13 2021-09-24 株式会社東芝 Clock generator
JP7196123B2 (en) 2020-03-13 2022-12-26 株式会社東芝 clock generator
WO2024014243A1 (en) * 2022-07-11 2024-01-18 住友電装株式会社 Vehicle-mounted device, program, and information processing method

Similar Documents

Publication Publication Date Title
JP2011199481A (en) Clock system
US8188782B1 (en) Clock system and method for compensating timing information of clock system
JP2005012813A (en) Small power crystal oscillator
US20170077931A1 (en) Oscillator with dynamic gain control
JP5787068B2 (en) Temperature compensated oscillation circuit, electronic equipment
TWI661678B (en) Improved low-power oscillator
JP2007241995A (en) Semiconductor integrated circuit device
JP2007208584A (en) Frequency adjusting circuit
TWI638517B (en) Mitigation of long wake-up delay of a crystal oscillator
JP5045167B2 (en) Oscillation circuit and semiconductor device
JP2009130587A (en) Oscillation circuit and oscillator
JP2004258045A (en) Clock signal supply device, and its control method
JP2003258551A (en) Temperature compensation circuit for oscillation circuit and temperature compensation method thereof
US8885444B2 (en) Analog electronic watch
JP2002228778A (en) Real-time clock and clocking circuit
JP5291564B2 (en) Oscillator
JP6585977B2 (en) Semiconductor device and oscillation circuit control method
US10447205B2 (en) Oscillation device and method for manufacturing the oscillation device
JP5253318B2 (en) Oscillator
JP2006229630A (en) Oscillation circuit
KR101128613B1 (en) Quick Start Crystal oscillator and calibration method thereof
JP4036114B2 (en) Clock generation circuit
JP2009290379A (en) Oscillator
JP2001044759A (en) Reference clock frequency temperature control circuit
JP2009232018A (en) Piezoelectric oscillator, and real time clock

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107