JP2011199021A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011199021A JP2011199021A JP2010064413A JP2010064413A JP2011199021A JP 2011199021 A JP2011199021 A JP 2011199021A JP 2010064413 A JP2010064413 A JP 2010064413A JP 2010064413 A JP2010064413 A JP 2010064413A JP 2011199021 A JP2011199021 A JP 2011199021A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- layer
- containing base
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ボイドやシームが発生しにくい構造体とする。
【解決手段】本発明の半導体装置は、半導体基板101に形成された層間絶縁膜103と、層間絶縁膜103に形成されたコンタクト孔104と、コンタクト孔104を埋め込むCu膜107と、コンタクト孔104の内部の側壁に形成され、Cu膜107の下地となる金属含有下地膜13と、を備える。コンタクト孔104の開口に接続している側壁の一部を含む第一の領域11において、金属含有下地膜13は、Cu膜107との界面に金属窒化層106を有する。第一の領域11よりも半導体基板101側の側壁を含む第二の領域12において、金属含有下地膜13は、Cu膜107との界面に金属層105を有する。金属層105の表面におけるCu膜107の成膜速度は、金属窒化層106の表面におけるCu膜107の成膜速度よりも大きい。
【選択図】図1
【解決手段】本発明の半導体装置は、半導体基板101に形成された層間絶縁膜103と、層間絶縁膜103に形成されたコンタクト孔104と、コンタクト孔104を埋め込むCu膜107と、コンタクト孔104の内部の側壁に形成され、Cu膜107の下地となる金属含有下地膜13と、を備える。コンタクト孔104の開口に接続している側壁の一部を含む第一の領域11において、金属含有下地膜13は、Cu膜107との界面に金属窒化層106を有する。第一の領域11よりも半導体基板101側の側壁を含む第二の領域12において、金属含有下地膜13は、Cu膜107との界面に金属層105を有する。金属層105の表面におけるCu膜107の成膜速度は、金属窒化層106の表面におけるCu膜107の成膜速度よりも大きい。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関する。
近年、配線の微細化により、半導体基板と配線とを電気的に接続するコンタクト孔の微細化が進んでいる。そのため、半導体装置の動作速度に対するコンタクト抵抗の影響が無視できなくなっている。
特許文献1には、コンタクトホールの内側側壁に金属窒化膜を堆積させて、コンタクトホール底面を洗浄する技術が記載されている。特許文献1では、こうした技術により、エッチング薬液によって層間絶縁膜が過剰にエッチングされるということがなくなり、コンタクトホールの孔幅を所望の範囲内に維持して、コンタクト形状の微細化と抵抗バラツキの抑制とを両立できるとされている。
特許文献2には、微細Cuコンタクトプラグの形成プロセスにおいて、ALD法により窒化タンタルからなる薄膜のバリア膜を形成することが記載されている。特許文献2では、こうした技術により、0.1μm径のコンタクトホールに銅を埋め込むことができるとされている。
特許文献3には、絶縁膜上で金属薄膜の少なくとも表面を窒化し、コンタクトホール底部に金属薄膜を主成分とした金属シリサイド膜を形成することが記載されている。特許文献3では、こうした技術により、コンタクトホールの寸法に依存しないで均一な膜厚の金属シリサイド膜を形成し、コンタクト抵抗の増大を防ぐことができるとされている。
しかしながら、さらなる配線の微細化により、上記文献の技術を用いてコンタクトプラグを形成すると、ボイドやシームを発生してしまうことが明らかとなった。これは、コンタクト孔のアスペクト比が高くなることで、コンタクト孔の開口付近における原料ガスの供給量と底面付近における原料ガスの供給量との差が、顕著になるためと考えられた。そのため、上記文献の技術では、原料ガスの供給量の高い開口付近の側壁における成膜速度が相対的に加速され、コンタクト孔の下部を埋め込む前にコンタクト孔が閉鎖し、ボイドやシームが発生してしまうと考えられた。
また、コンタクト孔は、配線孔より孔径が小さいため、コンタクト孔の埋め込みに、配線の成膜技術を流用することも困難であった。
本発明によれば、
基板に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔を埋め込む金属膜と、
前記接続孔の内部の側壁に形成され、前記金属膜の下地となる金属含有下地膜と、
を備え、
前記接続孔の開口に接続している前記側壁の一部を含む第一の領域において、前記金属含有下地膜は、前記金属膜との界面に第一の層を有し、
前記第一の領域よりも前記基板側の前記側壁を含む第二の領域において、前記金属含有下地膜は、前記金属膜との界面に第二の層を有し、
前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面における前記金属膜の成膜速度よりも大きい、半導体装置が提供される。
基板に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔を埋め込む金属膜と、
前記接続孔の内部の側壁に形成され、前記金属膜の下地となる金属含有下地膜と、
を備え、
前記接続孔の開口に接続している前記側壁の一部を含む第一の領域において、前記金属含有下地膜は、前記金属膜との界面に第一の層を有し、
前記第一の領域よりも前記基板側の前記側壁を含む第二の領域において、前記金属含有下地膜は、前記金属膜との界面に第二の層を有し、
前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面における前記金属膜の成膜速度よりも大きい、半導体装置が提供される。
また、本発明によれば、
基板に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔を金属膜で埋め込む工程と、
を含み、
前記絶縁膜に接続孔を形成する前記工程の後、前記接続孔に前記金属膜を埋め込む前記工程の前に、前記接続孔の内部の側壁に前記金属膜の下地となる金属含有下地膜を形成する工程を含み、
前記金属含有下地膜は、前記接続孔の開口に接続している前記側壁の一部を含む第一の領域に第一の層を有し、かつ、前記第一の領域よりも前記基板側の前記側壁を含む前記第二の領域に第二の層を有し、
前記接続孔を金属膜で埋め込む前記工程において、前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面の成膜速度よりも大きい速度で前記金属含有下地膜に前記金属膜を成膜する、半導体装置の製造方法が提供される。
基板に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔を金属膜で埋め込む工程と、
を含み、
前記絶縁膜に接続孔を形成する前記工程の後、前記接続孔に前記金属膜を埋め込む前記工程の前に、前記接続孔の内部の側壁に前記金属膜の下地となる金属含有下地膜を形成する工程を含み、
前記金属含有下地膜は、前記接続孔の開口に接続している前記側壁の一部を含む第一の領域に第一の層を有し、かつ、前記第一の領域よりも前記基板側の前記側壁を含む前記第二の領域に第二の層を有し、
前記接続孔を金属膜で埋め込む前記工程において、前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面の成膜速度よりも大きい速度で前記金属含有下地膜に前記金属膜を成膜する、半導体装置の製造方法が提供される。
この発明によれば、コンタクト孔の開口に接続している側壁では、第一の層を下地として金属膜が成膜し、かつ、基板側のコンタクト孔の側壁では、第二の層を下地として金属膜が成膜される。第二の層の表面における金属膜の成膜速度は、第一の層の表面における金属膜の成膜速度よりも大きい。したがって、コンタクト孔の側壁のうち、基板側の側壁から金属膜を埋め込むことができ、ボイドやシードの発生しにくい構造体が実現可能になる。
本発明によれば、ボイドやシームが発生しにくい構造体であるため、基板と配線とを良好に電気接続することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1は、本実施の形態の半導体装置を模式的に示す断面図である。本実施の形態の半導体装置は、半導体基板101に形成された層間絶縁膜103と、層間絶縁膜103に形成されたコンタクト孔104(接続孔)と、コンタクト孔104を埋め込むCu膜107(金属膜)と、コンタクト孔104の内部の側壁に形成され、Cu膜107の下地となる金属含有下地膜13と、を備える。コンタクト孔104の開口に接続している側壁の一部を含む第一の領域11において、金属含有下地膜13は、Cu膜107との界面に金属窒化層106(第一の層)を有する。第一の領域11よりも半導体基板101側の側壁を含む第二の領域12において、金属含有下地膜13は、Cu膜107との界面に金属層105(第二の層)を有する。金属層105の表面におけるCu膜107の成膜速度は、金属窒化層106の表面におけるCu膜107の成膜速度よりも大きい。なお、本実施の形態において、Cu膜107の成膜速度は、CVD法(化学気相成長法)による成膜速度である。
図1は、本実施の形態の半導体装置を模式的に示す断面図である。本実施の形態の半導体装置は、半導体基板101に形成された層間絶縁膜103と、層間絶縁膜103に形成されたコンタクト孔104(接続孔)と、コンタクト孔104を埋め込むCu膜107(金属膜)と、コンタクト孔104の内部の側壁に形成され、Cu膜107の下地となる金属含有下地膜13と、を備える。コンタクト孔104の開口に接続している側壁の一部を含む第一の領域11において、金属含有下地膜13は、Cu膜107との界面に金属窒化層106(第一の層)を有する。第一の領域11よりも半導体基板101側の側壁を含む第二の領域12において、金属含有下地膜13は、Cu膜107との界面に金属層105(第二の層)を有する。金属層105の表面におけるCu膜107の成膜速度は、金属窒化層106の表面におけるCu膜107の成膜速度よりも大きい。なお、本実施の形態において、Cu膜107の成膜速度は、CVD法(化学気相成長法)による成膜速度である。
以下、本実施の形態の半導体装置について、詳細に説明する。半導体基板101には、トランジスタ素子が形成されている。このトランジスタ素子は、例えば、図示するように、低濃度拡散層110と、ゲート絶縁膜112と、ゲート電極113と、シリサイド層114と、サイドウォール絶縁膜115とが形成されている。また、高濃度拡散層111上にシリサイド層102が形成されている。本実施の形態では、金属層105がコンタクト孔104の底面に形成され、シリサイド層102と金属層105とが接している。素子分離領域108により素子間が電気的に分離されている。半導体基板101と層間絶縁膜103との密着性をよくするため、トランジスタ素子と層間絶縁膜103との間には、SiN等の絶縁膜109が形成されている。層間絶縁膜103上には、配線構造2が形成されている。
コンタクト孔104は、Cu膜107が埋め込まれることで、コンタクトプラグ1を構成する。コンタクトプラグ1は、トランジスタ素子のソースドレイン領域又はゲート電極113と配線構造2に形成されたCu配線118とを接続している。コンタクト孔104のアスペクト比は、3〜10であることが好ましい。ここでいうアスペクト比とは、コンタクト孔の開口径に対するコンタクト孔の深さである。具体的には、コンタクト孔104は、開口径を30〜90nmとし、深さは、200nm〜600nmとすることが好ましい。また、コンタクトプラグ1に電気的に接続しているCu配線118は、開口径30〜3000nm、深さ90nm〜200nmの配線溝に銅膜を埋め込んで構成されている。
金属層105は、Cu膜107のCuが層間絶縁膜103に拡散するのを防止するバリアメタル膜とすることができる。また、金属層105は、面心立方格子構造(fcc構造)又は六方最密充填構造(hcp構造)のような結晶構造を有することが好ましい。こうすることで、金属層105を下地としてCVD法によるCu膜107の成膜速度を大きくすることができる。具体的には、金属層105は、例えば、コバルト(Co)やチタン(Ti)を主要な構成元素とすることができる。金属層105におけるCoやTiの含量は、90重量%以上とすると好ましい。こうすることにより、Cu膜107からのCu拡散を抑制するhcp構造の金属層105とすることができる。金属層105の結晶構造は、X線回折法やTEM(Transmission Electron Microscope)の電子回折像で分析することができる。金属層105がCu拡散を防止できない場合は、例えば窒化タンタル(TaN)の様なCu拡散を防止できる金属膜を金属層105に積層させても良い。
Cu膜107は、Cuを主成分とする金属膜であることが好ましく、具体的には、90重量%以上のCuを含むことが好ましい。
つづいて、本実施の形態の半導体装置の製造方法の一例について、図1〜10を用いて説明する。図2は、本実施の形態の半導体装置の製造方法を説明するフローチャートである。図3〜10は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。まず、半導体基板101上に公知のフォトリソグラフィー技術、ドライエッチング技術、イオン注入技術及びCVD技術等を用いてトランジスタ等の素子(図示せず)を形成する(S101)。半導体基板101上の高濃度拡散層領域111上には、シリサイド層102が形成されている。ついで、半導体基板101上に、層間絶縁膜103をCVD法により形成し(S102)、CMP(Chemical Mechanical Polishing)法により平坦化を行う。層間絶縁膜103は、例えば、シリコン酸化膜等からなる誘電率4以下の低誘電率膜とする。半導体基板101上にエッチングストッパ(図示しない)を形成しこのエッチングストッパ上に層間絶縁膜103を形成してもよい。その後、層間絶縁膜103上に所定のレジストパターンで形成されたレジスト膜501を形成する(図3)。
ついで、公知のフォトリソグラフィー技術及びエッチング技術を用いて、層間絶縁膜103の所定の領域に、例えば、開口径50nm、深さ300nmのコンタクト孔104を形成する(図4、S103)。
その後、アッシング法によりレジスト膜501を除去し(図5)、コンタクト孔104の側壁及び底面に金属層105を成膜する(図6、S104)。金属層105は、PVD(Physical Vapor Deposition)法、CVD法又はALD(atomic layer deposition)法によりCoやTi等の金属を堆積させて形成することができる。金属層105の膜厚は、例えば、10nmとすることができる。また、金属層105は、結晶構造がhcp構造又はfcc構造となるように成長させることが好ましい。本実施の形態では、第二の領域12における金属層105がCu膜107の成長面となる第二の層を構成する。
次に、アンモニアガス(NH3)、又は、窒素ガス(N2)を反応ガスとして窒素元素を含むプラズマを発生させ、層間絶縁膜103上の金属層105、及び、コンタクト孔104の開口付近の側壁をプラズマ処理する(図7)。こうすることで、層間絶縁膜103の上面、及び、コンタクト孔104の開口付近の側壁に金属窒化層106(第一の層)が形成される(図8、S105)。一方、コンタクト孔104の底面及び底面付近の側壁には、金属窒化層106は形成されない。
その後、CVD法でコンタクト孔104の内部にCu膜107を充填する(S106)。金属窒化層106の表面では、Cu膜107の成膜が抑制されるため、図9に示すように、金属窒化層106上にはCu膜107は、ほとんど成長せず、コンタクト孔104の底面からCuを埋め込むことができる。金属層105の結晶構造が、fcc構造又はhcp構造である場合、第二の領域12では、Cu膜107の成膜が促進されるため、より確実にコンタクト孔104の底面からCuを埋め込むことができる。
ついで、図10に示すように、コンタクト孔104内部以外に形成されたCu膜107、金属窒化層106及び金属層105をCMP法により除去する(S107)。これにより、コンタクトプラグ1が形成される。
さらに、公知の多層配線形成技術を用いて、多層配線構造を作製する(S108)。図1では、簡略化のため、1層からなる配線構造2が示されているが、同様な層が積層されることで、多層配線構造が形成される。具体的には、コンタクト孔104の内部を埋め込むCu膜107の表面を覆うように、拡散防止膜116を形成し、拡散防止膜116上に層間絶縁膜117を成膜する。公知のリソグラフィー技術及びエッチング技術を用いて、層間絶縁膜117に配線溝を形成し、バリアメタル膜119で配線溝の内部表面を覆った後、Cu膜で配線溝を充填し、Cu配線118を形成する。このように、層間絶縁膜形成工程と、配線溝形成工程と、Cu配線形成工程とを繰り返して、多層配線構造を形成する。
つづいて、本実施の形態の作用効果について、説明する。本実施の形態によれば、コンタクト孔104の開口に接続している側壁では、金属窒化層106を下地としてCu膜107が成膜し、かつ、半導体基板101側のコンタクト孔104の側壁では、金属層105を下地としてCu膜107が成膜される。金属層105の表面におけるCu膜107の成膜速度は、金属窒化層106の表面におけるCu膜107の成膜速度よりも大きい。したがって、コンタクト孔104の側壁のうち、半導体基板101側の側壁からCu膜107を埋め込むことができ、ボイドやシードの発生しにくい構造体が実現可能になる。
図18は、図7に示す金属層105のプラズマ処理を行わずに、CVD法によりコンタクト孔104をCu膜907で埋め込んだ結果を示している。すなわち、図18では、Cu膜907の下地が金属層105であり、特許文献1〜3と同様に、コンタクト孔104の開口付近の側壁と底面付近の側壁とでCu膜907の下地が同じ材料から構成されている。図18に示すように、Cu膜907の成長は、露出している金属層105の表面で一様に生じ、層間絶縁膜103上の金属層105、次いでコンタクト孔104の開口付近の金属層105上に厚くCuが成長する。その結果、コンタクト孔内あるいはコンタクト孔の開口部でピンチオフし、コンタクト孔104の内部にボイドVやシームSが残ることになる。
一方、図7に示すプラズマ処理を行い、コンタクト孔104の開口付近および層間絶縁膜103上の金属層105表面をプラズマ窒化することにより、コンタクト孔104の開口付近および層間絶縁膜103上におけるCu膜107の成膜を抑制することできる。また、fcc構造又はhcp構造の金属層105を成膜することで、金属層105表面におけるCu膜107の成膜速度を高めることができる。したがって、コンタクト孔104の下部で優先的にCuを成膜することができ、図9に示すように、コンタクト孔104の下部からのボトムアップ成膜が可能になり、図18に示すようなシームSやボイドVの発生を抑制することができる。
(第2の実施形態)
図11、12は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、第一の領域11において、金属含有下地膜23は、金属層205a、金属窒化層206の二層構造からなり、Cu膜107との界面に金属窒化層206(第一の層)を有する。また、第二の領域12において、金属含有下地膜23は、金属層205a、金属窒化層206及び金属層205bの三層構造からなり、Cu膜107との界面に金属層205b(第二の層)を有する。金属層205bの表面におけるCu膜107の成膜速度は、金属窒化層206の表面におけるCu膜107の成膜速度よりも大きい。また、本実施の形態では、コンタクト孔104の底面に金属含有下地膜23が形成されておらず、シリサイド層102に接するようにCu膜107が形成されている。他の構成は、第一の実施の形態と同様である。
図11、12は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、第一の領域11において、金属含有下地膜23は、金属層205a、金属窒化層206の二層構造からなり、Cu膜107との界面に金属窒化層206(第一の層)を有する。また、第二の領域12において、金属含有下地膜23は、金属層205a、金属窒化層206及び金属層205bの三層構造からなり、Cu膜107との界面に金属層205b(第二の層)を有する。金属層205bの表面におけるCu膜107の成膜速度は、金属窒化層206の表面におけるCu膜107の成膜速度よりも大きい。また、本実施の形態では、コンタクト孔104の底面に金属含有下地膜23が形成されておらず、シリサイド層102に接するようにCu膜107が形成されている。他の構成は、第一の実施の形態と同様である。
本実施の形態の半導体装置の製造方法について、第1の実施の形態と異なる点のみを図11〜13を用いて説明する。図13は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図3〜6を用いて説明したように、コンタクト孔104の側壁及び底面に金属層205aを形成する(S101〜S104)。
ついで、図7で説明したように、窒素ガス又はアンモニアガスを原料ガスとして、金属層205aの表面をプラズマ処理する。ただし、本実施の形態では、第二の領域12におけるコンタクト孔104の側壁及びコンタクト孔104の底面に形成された金属層205aもプラズマ処理する(S201)。こうすることで、金属層205a表面全体に金属窒化層206が形成される(図12)。
その後、アルゴン等を用いたスパッタリングにより、コンタクト孔104の底面から金属窒化層206を除去し、その金属窒化層206を第二の領域12の金属窒化層206にリスパッタ成膜する(S202)。
つづいて、露出した金属層205aに対し、アルゴン等を用いたスパッタリングを行って、コンタクト孔104の底面から金属層205aを除去してシリサイド層102を露出させる。このとき、S202においてリスパッタ成膜された金属窒化層206に金属層205bがリスパッタ成膜される(S203)。
図2のS106にうつり、CVD法でCu膜107を成膜し、CMP法によりコンタクト孔104の内部以外に形成されたCu膜107、金属窒化層206及び金属層205aを除去して、図12に示すようなコンタクト構造を形成する。
本実施の形態においても、第一の領域11では、金属窒化層206を下地としてCu膜107が形成されており、かつ、第二の領域12では、金属層205bを下地としてCu107膜が形成されている。CVD法による金属層205bにおけるCu膜107の成膜速度は、金属窒化層206におけるCu膜107の成膜速度よりも大きい。したがって、コンタクト孔104の側壁のうち、半導体基板101側の側壁からCu膜107を埋め込むことができ、ボイドやシードの発生させにくい構造体が実現可能になる。
(第3の実施形態)
図14は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、図14で示すように、金属含有下地膜33は、第一の領域11において、Cu層305(第二の層)と窒化銅層306(第一の層)との二層構造からなる。また、第二の領域12において、金属含有下地膜33は、Cu層305からなり、Cu膜107との界面において、Cuの再成長界面Bを有する。Cu層305の表面におけるCu膜107の成膜速度は、窒化銅層306の表面におけるCu膜107の成膜速度よりも大きい。コンタクト孔104の内部には、Cuが層間絶縁膜103に拡散しないようにバリアメタル膜301が設けられている。シリサイド層102は、バリアメタル膜301に接しており、Cu層305とは、接していない。他の構成は、第一の実施の形態と同様である。
図14は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、図14で示すように、金属含有下地膜33は、第一の領域11において、Cu層305(第二の層)と窒化銅層306(第一の層)との二層構造からなる。また、第二の領域12において、金属含有下地膜33は、Cu層305からなり、Cu膜107との界面において、Cuの再成長界面Bを有する。Cu層305の表面におけるCu膜107の成膜速度は、窒化銅層306の表面におけるCu膜107の成膜速度よりも大きい。コンタクト孔104の内部には、Cuが層間絶縁膜103に拡散しないようにバリアメタル膜301が設けられている。シリサイド層102は、バリアメタル膜301に接しており、Cu層305とは、接していない。他の構成は、第一の実施の形態と同様である。
本実施の形態の半導体装置の製造方法について、第1の実施の形態と異なる点のみを図14、15を用いて説明する。図15は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図3〜5を用いて説明したように、層間絶縁膜103の所定の領域にコンタクト孔104を形成する(S101〜S103)。
ついで、コンタクト孔104の側壁及び底面に対して、PVD法、CVD法もしくはALD法にてバリアメタル膜301を形成する(S301)。バリアメタル膜301は、例えば、TiNとする。ついで、CVD法により、バリアメタル膜301の表面にCu層305を薄く形成する(S302)。Cu層305の厚みは、例えば、5nmとする。
その後、層間絶縁膜103上に形成されたCu層305及びコンタクト孔104の開口付近の側壁に形成されたCu層305の表面をNH3あるいはN2を反応ガスとしてプラズマ窒化処理する。こうすることで、層間絶縁膜103の上面、及び、コンタクト孔104の開口付近の側壁に窒化銅層306が形成される。一方、コンタクト孔104の底面及び底面付近の側壁には、窒化銅層306は形成されない。(S303)。
S106に移り、CVD法によりCu膜107を成膜し、CMP法によりコンタクト孔104の内部以外に形成されたCu膜107、窒化銅層306及びCu層305をそれぞれ除去して、図14に示すようなコンタクト構造を形成する。
窒化されたCu膜(窒化銅層306)は、窒化する前のCuに比べてCVD法による成膜速度が低くなる。したがって、コンタクト104の底面付近で優先的にCu膜を成膜して、図18に示される様なシームSやボイドVの発生を抑制することができる。
(第4の実施形態)
図16は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、金属含有下地膜43は、hcp構造又はfcc構造を有する第一の金属層405a、405bと、面心立方格子構造及び六方最密充填構造のいずれの結晶構造も有しない第二の金属層406とを含む積層構造を有する。第一の金属層405bが第二の層であり、第二の金属層406が第一の層である。第一の金属層405bの表面におけるCu膜107の成膜速度が第二の金属層406の表面におけるCu膜107の成膜速度よりも大きい。第一の金属層405a、405bは、例えば、CoやTiを含む膜とすることができ、好ましくは、Co又はTiを90重量%含む膜とする。第一の金属層405aは、単層であってもよいし、多層構造でもよい。第一の金属層405a上には、第二の金属層406が形成されている。第二の金属層406の結晶構造は、hcp構造及びfcc構造のいずれでもなく、例えば、体心立方構造(bcc構造)とすることができる。第二の金属層406は、例えば、TaやWを含む膜とすることができ、好ましくは、Taを70重量%以上含む膜とする。第一の領域11において、金属含有下地膜43は、第一の金属層405a上に第二の金属層406が形成された二層構造を有し、第二の領域12において、第一の金属層405aと第二の金属層406と第一の金属層405bとが積層された三層構造を有する。また、本実施の形態では、コンタクト孔104の底面に金属含有下地膜43が形成されておらず、シリサイド層102に接するようにCu膜107が形成されている。他の構成は、第一の実施の形態と同様である。
図16は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、金属含有下地膜43は、hcp構造又はfcc構造を有する第一の金属層405a、405bと、面心立方格子構造及び六方最密充填構造のいずれの結晶構造も有しない第二の金属層406とを含む積層構造を有する。第一の金属層405bが第二の層であり、第二の金属層406が第一の層である。第一の金属層405bの表面におけるCu膜107の成膜速度が第二の金属層406の表面におけるCu膜107の成膜速度よりも大きい。第一の金属層405a、405bは、例えば、CoやTiを含む膜とすることができ、好ましくは、Co又はTiを90重量%含む膜とする。第一の金属層405aは、単層であってもよいし、多層構造でもよい。第一の金属層405a上には、第二の金属層406が形成されている。第二の金属層406の結晶構造は、hcp構造及びfcc構造のいずれでもなく、例えば、体心立方構造(bcc構造)とすることができる。第二の金属層406は、例えば、TaやWを含む膜とすることができ、好ましくは、Taを70重量%以上含む膜とする。第一の領域11において、金属含有下地膜43は、第一の金属層405a上に第二の金属層406が形成された二層構造を有し、第二の領域12において、第一の金属層405aと第二の金属層406と第一の金属層405bとが積層された三層構造を有する。また、本実施の形態では、コンタクト孔104の底面に金属含有下地膜43が形成されておらず、シリサイド層102に接するようにCu膜107が形成されている。他の構成は、第一の実施の形態と同様である。
本実施の形態の半導体装置の製造方法について、第1の実施の形態と異なる点のみを図16、17を用いて説明する。図17は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図3〜5を用いて説明したように、半導体基板101上の所定の領域にコンタクト孔104を形成する(S101〜S103)。ついで、コンタクト孔104の側壁及び底面にPVD法、CVD法又はALD法によりCoやTi等の金属を堆積させて、hcp構造又はfcc構造からなる第一の金属層405aを形成する。第一の金属層405aの膜厚は、例えば、10nmとすることができる(S401)。
ついで、第一の金属層405aの全面に、PVD法、CVD法又はALD法により、Coを堆積し、第二の金属層406を形成する(S402)。第二の金属層406の結晶構造は、bcc構造とし、hcp構造及びfcc構造が形成されないように成膜条件を制御する。第二の金属層406の厚みは、例えば、1nm〜3nmとする。
その後、アルゴン等を用いたスパッタリングにより、コンタクト孔104の底面から第二の金属層406を除去し、その第二の金属層406を第二の領域12の第二の金属層406にリスパッタ成膜する(S403)。
つづいて、露出した第一の金属層405aに対し、アルゴン等を用いたスパッタリングを行って、コンタクト孔104の底面から第一の金属層405aを除去してシリサイド層102を露出させる。このとき、S403においてリスパッタ成膜された第二の金属層406に第一の金属膜405bがリスパッタ成膜される(S404)。
その後、CVD法でCu膜107を成膜し、CMP法によりコンタクト孔104の内部以外に形成されたCu膜107、第二の金属層406及び第一の金属層405a、405bをそれぞれ除去して、図16に示すようなコンタクト構造を形成することができる。
本実施の形態では、コンタクト孔104の開口付近の側壁(第一の領域11)において、第二の金属層406を下地としてCu膜107が形成されており、かつ、第一の領域11よりも半導体基板101側のコンタクト孔104の側壁(第二の領域12)において、第一の金属層405bを下地としてCu膜107が形成されている。また、第一の金属層405a、405bの結晶構造は、hcp構造又はfcc構造からなる一方、第二の金属層406は、hcp構造及びfcc構造のいずれの結晶構造も有しない。したがって、第一の金属層405bを下地としたときのCVD法によるCu膜107の成膜速度は、第二の金属層406を下地としたときのCVD法によるCu膜107の成膜速度よりも大きくなるよう構成されている。したがって、コンタクト孔104の側壁のうち、半導体基板101側からCu膜107を埋め込むことができ、ボイドやシードの発生させにくい構造体が実現可能になる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、実施の形態では、第一の金属層の表面を窒化して、金属窒化膜を形成する例を挙げて説明した。しかしながら、第一の金属層の表面を酸素ガス(O2)又はオゾンガス(O3)を反応ガスとして酸素元素を含むプラズマを発生させ、第一の金属層をプラズマ酸化して、第二の金属層として金属酸化膜を形成してもよい。
また、実施の形態では、トランジスタ素子と配線とを接続するコンタクト孔を金属膜で埋め込む例を挙げて説明した。しかしながら、本発明は、配線間を接続するビア孔を金属膜で埋め込む技術にも適用することが可能である。
また、実施の形態ではトランジスタ素子と配線との接続を1つのコンタクトプラグで行っているが、コンタクトプラグを積層してトランジスタ素子と配線を接続しても良い。この場合、コンタクト孔に充填する金属は、少なくとも最も高いアスペクト比であるコンタクトプラグに対してはCu膜を用いるが、他のコンタクトは他の金属、例えばW(タングステン)膜を用いても良い。
また、実施の形態では、コンタクト孔を始めとする接続孔をCu膜で埋め込む例を挙げて説明した。しかしながら、本発明は、W、Co、Al(アルミニウム)あるいはNi(ニッケル)等のCu以外の金属で接続孔を埋め込む技術にも適用することが可能である。
また、実施の形態では、Cu膜は、Cuを主成分とする金属膜であることを例に挙げて説明した。しかしながら、Cu膜は、Cuのみから構成されていてもよいし、不純物としてAl等を含有してもよい。
1 コンタクトプラグ
2 配線構造
11 第一の領域
12 第二の領域
13 金属含有下地膜
23 金属含有下地膜
33 金属含有下地膜
43 金属含有下地膜
101 半導体基板
102 シリサイド層
103 層間絶縁膜
104 コンタクト孔
105 金属層
106 金属窒化層
107 Cu膜
108 素子分離領域
109 絶縁膜
110 低濃度拡散層
111 高濃度拡散層
112 ゲート絶縁膜
113 ゲート電極
114 シリサイド層
115 サイドウォール絶縁膜
116 拡散防止膜
117 層間絶縁膜
118 Cu配線
119 バリアメタル膜
205a 金属層
205b 金属層
206 金属窒化層
301 バリアメタル膜
305 Cu層
306 窒化銅層
405a 第一の金属層
405b 第一の金属層
406 第二の金属層
501 レジスト膜
907 Cu膜
S シーム
V ボイド
2 配線構造
11 第一の領域
12 第二の領域
13 金属含有下地膜
23 金属含有下地膜
33 金属含有下地膜
43 金属含有下地膜
101 半導体基板
102 シリサイド層
103 層間絶縁膜
104 コンタクト孔
105 金属層
106 金属窒化層
107 Cu膜
108 素子分離領域
109 絶縁膜
110 低濃度拡散層
111 高濃度拡散層
112 ゲート絶縁膜
113 ゲート電極
114 シリサイド層
115 サイドウォール絶縁膜
116 拡散防止膜
117 層間絶縁膜
118 Cu配線
119 バリアメタル膜
205a 金属層
205b 金属層
206 金属窒化層
301 バリアメタル膜
305 Cu層
306 窒化銅層
405a 第一の金属層
405b 第一の金属層
406 第二の金属層
501 レジスト膜
907 Cu膜
S シーム
V ボイド
Claims (17)
- 基板に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔を埋め込む金属膜と、
前記接続孔の内部の側壁に形成され、前記金属膜の下地となる金属含有下地膜と、
を備え、
前記接続孔の開口に接続している前記側壁の一部を含む第一の領域において、前記金属含有下地膜は、前記金属膜との界面に第一の層を有し、
前記第一の領域よりも前記基板側の前記側壁を含む第二の領域において、前記金属含有下地膜は、前記金属膜との界面に第二の層を有し、
前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面における前記金属膜の成膜速度よりも大きい、半導体装置。 - 前記金属膜が銅(Cu)を含み、
前記金属膜の前記成膜速度が化学気相成長法による銅膜の成膜速度である、請求項1に記載の半導体装置。 - 前記第二の層の結晶構造が面心立方格子構造又は六方最密充填構造である、請求項1又は2に記載の半導体装置。
- 前記金属含有下地膜、及び、前記金属膜がいずれも銅(Cu)を含む、請求項1又は2に記載の半導体装置。
- 前記金属含有下地膜がコバルト(Co)又はチタン(Ti)を含み、前記金属膜が銅(Cu)を含む、請求項1乃至3いずれか1項に記載の半導体装置。
- 前記第一の層は、前記金属含有下地膜が窒化された金属窒化膜、又は、前記金属含有下地膜が酸化された金属酸化膜である、請求項1乃至5いずれか1項に記載の半導体装置。
- 前記接続孔の底面に前記金属含有下地膜が形成されている、請求項1乃至6いずれか1項に記載の半導体装置。
- 前記接続孔の底面に前記金属含有下地膜が形成されていない、請求項1乃至6いずれか1項に記載の半導体装置。
- 前記金属含有下地膜は、面心立方格子構造又は六方最密充填構造からなる結晶構造を有する第一の金属層と、面心立方格子構造及び六方最密充填構造のいずれの結晶構造も有しない第二の金属層とを含む積層構造を有し、
前記第一の金属層の組成が前記第二の層と同一であり、
前記第二の金属層が前記第一の層をなし、
前記接続孔の底面に前記金属含有下地膜が形成されていない、請求項1乃至5いずれか1項に記載の半導体装置。 - 基板に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔を金属膜で埋め込む工程と、
を含み、
前記絶縁膜に接続孔を形成する前記工程の後、前記接続孔に前記金属膜を埋め込む前記工程の前に、前記接続孔の内部の側壁に前記金属膜の下地となる金属含有下地膜を形成する工程を含み、
前記金属含有下地膜は、前記接続孔の開口に接続している前記側壁の一部を含む第一の領域に第一の層を有し、かつ、前記第一の領域よりも前記基板側の前記側壁を含む第二の領域に第二の層を有し、
前記接続孔を金属膜で埋め込む前記工程において、前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面の成膜速度よりも大きい速度で前記金属含有下地膜に前記金属膜を成膜する、半導体装置の製造方法。 - 前記金属膜が銅(Cu)を含み、
前記金属膜の前記成膜速度が化学気相成長法による銅膜の成膜速度であり、
前記接続孔を前記金属膜で埋め込む前記工程において、化学気相成長法により前記金属膜を成膜する、請求項10に記載の半導体装置の製造方法。 - 前記金属含有下地膜を形成する工程において、
少なくとも前記第一の領域の前記金属含有下地膜の表面を窒素元素又は酸素元素を含むプラズマで処理して、金属窒化膜、又は、金属酸化膜からなる前記第一の層を形成する、請求項10又は11に記載の半導体装置の製造方法。 - 前記金属含有下地膜を形成する工程において、面心立方格子構造又は六方最密充填構造の結晶構造を有する前記第二の層を形成する、請求項12に記載の半導体装置の製造方法。
- 前記金属含有下地膜を形成する工程において、前記絶縁膜上にコバルト(Co)又はチタン(Ti)を堆積させて前記第二の層を形成し、
前記金属膜で埋め込む前記工程において、前記第一の層及び第二の層の表面に銅を堆積させる、請求項12又は13に記載の半導体装置の製造方法。 - 前記金属含有下地膜を形成する工程において、前記接続孔の側面及び底面に前記金属含有下地膜を形成し、
前記第一の領域の前記金属含有下地膜の表面を前記プラズマで処理するとき、前記第二の領域の前記金属含有下地膜の表面を前記プラズマで処理し、
前記接続孔の前記底面に形成された前記金属含有下地膜をスパッタリングにより除去して、前記プラズマで処理された前記金属含有下地膜に、前記第二の層を形成する、請求項12乃至14いずれか1項に記載の半導体装置の製造方法。 - 前記金属含有下地膜を形成する工程は、
前記接続孔の側壁及び底面にバリアメタル膜を形成する工程と、
前記バリアメタル膜に銅層を形成する工程と、
を含み、
前記第一の領域における前記銅層を前記プラズマで処理して窒化銅又は酸化銅からなる前記第一の層を形成する、請求項12又は13に記載の半導体装置の製造方法。 - 前記金属含有下地膜を形成する工程は、
面心立方格子構造又は六方最密充填構造の結晶構造を有する第一の金属層を前記接続孔の側壁及び底面に形成する工程と、
前記第一の金属層に面心立方格子構造及び六方最密充填構造のいずれの結晶構造を有しない第二の金属層を形成する工程と、
前記接続孔の前記底面に形成された前記第一の金属層をスパッタリングにより除去して、前記第二の金属層上に前記第二の層を形成する工程と、
を含み、前記第二の金属層を形成する工程において、前記第一の領域に形成された前記第二の金属層が前記第一の層をなす、請求項10乃至12いずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064413A JP2011199021A (ja) | 2010-03-19 | 2010-03-19 | 半導体装置及びその製造方法 |
US12/929,799 US20110227224A1 (en) | 2010-03-19 | 2011-02-16 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064413A JP2011199021A (ja) | 2010-03-19 | 2010-03-19 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011199021A true JP2011199021A (ja) | 2011-10-06 |
Family
ID=44646577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010064413A Pending JP2011199021A (ja) | 2010-03-19 | 2010-03-19 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110227224A1 (ja) |
JP (1) | JP2011199021A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014041946A (ja) * | 2012-08-23 | 2014-03-06 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2016046532A (ja) * | 2014-08-21 | 2016-04-04 | ラム リサーチ コーポレーションLam Research Corporation | コバルトの間隙をボイドなしで充填する方法及び装置 |
JP2018533218A (ja) * | 2015-10-23 | 2018-11-08 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 表面毒化処理によるボトムアップ式間隙充填 |
US10573522B2 (en) | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
US10916434B2 (en) | 2015-05-18 | 2021-02-09 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
US11075115B2 (en) | 2009-08-04 | 2021-07-27 | Novellus Systems, Inc. | Tungsten feature fill |
US11410883B2 (en) | 2009-08-04 | 2022-08-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US11901227B2 (en) | 2014-09-30 | 2024-02-13 | Lam Research Corporation | Feature fill with nucleation inhibition |
US11978666B2 (en) | 2018-12-05 | 2024-05-07 | Lam Research Corporation | Void free low stress fill |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8575000B2 (en) * | 2011-07-19 | 2013-11-05 | SanDisk Technologies, Inc. | Copper interconnects separated by air gaps and method of making thereof |
US8736056B2 (en) * | 2012-07-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for reducing contact resistance of a metal |
US8735280B1 (en) | 2012-12-21 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
US8859419B2 (en) | 2013-02-01 | 2014-10-14 | Globalfoundries Inc. | Methods of forming copper-based nitride liner/passivation layers for conductive copper structures and the resulting device |
US8753975B1 (en) * | 2013-02-01 | 2014-06-17 | Globalfoundries Inc. | Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device |
US9978607B2 (en) * | 2014-09-05 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through via structure and method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6602782B2 (en) * | 2000-05-31 | 2003-08-05 | Samsung Electronics Co., Ltd. | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby |
-
2010
- 2010-03-19 JP JP2010064413A patent/JP2011199021A/ja active Pending
-
2011
- 2011-02-16 US US12/929,799 patent/US20110227224A1/en not_active Abandoned
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11075115B2 (en) | 2009-08-04 | 2021-07-27 | Novellus Systems, Inc. | Tungsten feature fill |
US11410883B2 (en) | 2009-08-04 | 2022-08-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
JP2014041946A (ja) * | 2012-08-23 | 2014-03-06 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
US8878364B2 (en) | 2012-08-23 | 2014-11-04 | Kabushiki Kaisha Toshiba | Method for fabricating semiconductor device and semiconductor device |
JP2016046532A (ja) * | 2014-08-21 | 2016-04-04 | ラム リサーチ コーポレーションLam Research Corporation | コバルトの間隙をボイドなしで充填する方法及び装置 |
US11901227B2 (en) | 2014-09-30 | 2024-02-13 | Lam Research Corporation | Feature fill with nucleation inhibition |
US10916434B2 (en) | 2015-05-18 | 2021-02-09 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
JP2018533218A (ja) * | 2015-10-23 | 2018-11-08 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 表面毒化処理によるボトムアップ式間隙充填 |
US10573522B2 (en) | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
US11355345B2 (en) | 2016-08-16 | 2022-06-07 | Lam Research Corporation | Method for preventing line bending during metal fill process |
US11978666B2 (en) | 2018-12-05 | 2024-05-07 | Lam Research Corporation | Void free low stress fill |
Also Published As
Publication number | Publication date |
---|---|
US20110227224A1 (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011199021A (ja) | 半導体装置及びその製造方法 | |
US10056328B2 (en) | Ruthenium metal feature fill for interconnects | |
JP4658857B2 (ja) | 積層構造を備えた集積回路構造およびその製造方法 | |
US9177858B1 (en) | Methods for fabricating integrated circuits including barrier layers for interconnect structures | |
JP5264187B2 (ja) | 半導体装置及びその製造方法 | |
TW200849471A (en) | A void-free contact plug | |
JP2009231497A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN107799464B (zh) | 半导体器件及其制造方法 | |
US10128151B2 (en) | Devices and methods of cobalt fill metallization | |
JP5667485B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
US8338951B2 (en) | Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same | |
KR100466332B1 (ko) | 반도체 소자의 제조 방법 | |
JP4084201B2 (ja) | アルミニウム金属配線形成方法 | |
JP5194549B2 (ja) | 半導体装置の製造方法 | |
JP5569561B2 (ja) | 半導体装置の製造方法 | |
JP2009266999A (ja) | 半導体装置、およびその製造方法 | |
JP5817856B2 (ja) | 半導体装置 | |
JP5532578B2 (ja) | 半導体装置の製造方法 | |
KR20060114215A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP2009246178A (ja) | 半導体装置及びその製造方法 | |
JP2016046372A (ja) | 半導体装置 | |
US20060128146A1 (en) | Method of forming barrier layer and method of fabricating interconnect | |
JP2009064803A (ja) | 半導体装置 | |
JP2008153407A (ja) | 半導体装置及びその製造方法 | |
KR20090060561A (ko) | 구리 베리어막의 스텝 커버리지 개선 방법 |