JP2011192719A - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP2011192719A JP2011192719A JP2010055917A JP2010055917A JP2011192719A JP 2011192719 A JP2011192719 A JP 2011192719A JP 2010055917 A JP2010055917 A JP 2010055917A JP 2010055917 A JP2010055917 A JP 2010055917A JP 2011192719 A JP2011192719 A JP 2011192719A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- layer
- semiconductor device
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、窒化物半導体装置及びその製造方法に関し、特に、閾値電圧の面内均一性を向上することが可能な窒化物半導体装置に関する。 The present invention relates to a nitride semiconductor device and a method for manufacturing the same, and more particularly to a nitride semiconductor device capable of improving in-plane uniformity of a threshold voltage.
III−V族窒化物半導体は、その物理的特徴である広いバンドギャップと直接遷移型のバンド構造とを利用して短波長光学素子へ応用することのみならず、高い破壊電界と飽和電子速度という特長から電子デバイスへ応用することも検討されている。 III-V nitride semiconductors are not only applied to short-wavelength optical elements by utilizing their physical characteristics, which are a wide band gap and a direct transition type band structure, but also have a high breakdown electric field and saturation electron velocity. Application to electronic devices is also being considered due to its features.
特に、半絶縁性基板の上に順次エピタキシャル成長したAlxGa1-xN層(但し、0<x≦1)とGaN層との界面に現れる二次元電子ガス(2Dimensional Electron Gas:以下、2DEGと呼称)を利用するヘテロ接合電界効果トランジスタ(Hetero-junction Field Effect Transistor:以下、HFETと呼称)は、高出力デバイスや高周波デバイスとして実用化へ向け盛んに研究開発が進められている。 In particular, a two-dimensional electron gas (hereinafter referred to as 2DEG) that appears at the interface between an Al x Ga 1-x N layer (where 0 <x ≦ 1) and a GaN layer epitaxially grown on a semi-insulating substrate sequentially. Hetero-junction field effect transistors (hereinafter referred to as “HFETs”) that use (referred to as “name”) are being actively researched and developed for practical use as high-power devices and high-frequency devices.
例えば中山らは、高利得、高耐圧かつ面内均一性が良好な電界効果トランジスタを報告している(特許文献1参照)。図6は、中山らにより開示された絶縁ゲートHFETの断面図を示す。図6に示すように、基板1001上にバッファ層1002、キャリア走行層1003、キャリア供給層1004、エッチング・ストッパ層1005、オーミック・コンタクト層1006を順次形成する。
For example, Nakayama et al. Have reported a field effect transistor having high gain, high breakdown voltage, and good in-plane uniformity (see Patent Document 1). FIG. 6 shows a cross-sectional view of an insulated gate HFET disclosed by Nakayama et al. As shown in FIG. 6, a
その後、ソース電極1007、ドレイン電極1008を形成し、さらに、第1の絶縁膜1009を成膜する。ソース電極1007、ドレイン電極1008間の一部の絶縁膜1009及びオーミック・コンタクト層1006を除去し、リセス構造1010を作製する。このとき、オーミック・コンタクト層1006をBCl3とSF6の混合ガスを用いたドライエッチングにより選択的にエッチングし、エッチング・ストッパ層1005にてエッチングを停止させる(非特許文献1参照)。次に、ゲート絶縁膜1009を成膜し、さらに、リセス部分1010を埋め込み、かつ第1の絶縁膜の残っている領域にゲート電極1012を形成する。こうすることで、ゲート電極直下のみ掘り量を制御したリセスにより電極とキャリア走行層までの距離を近くすることができ、高利得かつ面内均一性に優れたトランジスタを得ることができる。
After that, a
しかしながら、特許文献1にある構造のデバイスは、エッチング・ストッパ層1005とBCl3とSF6の混合ガスを用いた選択エッチングによりリセス量を制御し、面内均一性を向上しているが、オーミック・コンタクト層1006とエッチング・ストッパ層1005がどちらもAl組成の異なるAlGaN層から構成されることから、エッチングの選択比が小さくリセス量の選択性が乏しい。また非特許文献1より、オーミック・コンタクト層をGaN、エッチング・ストッパ層をAlGaNとする構成としてもエッチング選択比が20程度でしかない。さらに、利得を向上させるためにオーミック・コンタクト層1006をドライエッチングすることで窒化物半導体と絶縁膜の界面にダメージが形成され、コラプスの悪化が懸念される。また、形成されたリセス構造は凹みを持つため絶縁膜のカバレッジが悪くなりゲートリーク電流の増加や耐圧の低下を引き起こす懸念がある。
However, the device having the structure described in Patent Document 1 improves the in-plane uniformity by controlling the recess amount by selective etching using an
そこで本発明は、窒化物半導体、特にGaN系の窒化物半導体(例えば、GaN、AlGaN、InGaN、InAlGaN若しくはこれら以外のGaNを含む混晶又は積層体)を用いたデバイスのゲートリセス量の制御性を向上することで、閾値電圧の面内均一性を向上することができる窒化物半導体装置、及びその製造方法を実現できるようにすることを目的とする。 Therefore, the present invention provides controllability of the gate recess amount of a device using a nitride semiconductor, particularly a GaN-based nitride semiconductor (for example, a mixed crystal or a laminate including GaN, AlGaN, InGaN, InAlGaN, or other GaN). An object of the present invention is to realize a nitride semiconductor device that can improve the in-plane uniformity of the threshold voltage and a method for manufacturing the same.
前記の課題を解決するために、第1の窒化物半導体装置は、基板と基板上に形成された第1のGaN系半導体からなるバッファ層と、バッファ層の上に形成された第2のGaN系半導体からなるキャリア走行層と、キャリア走行層の上に形成された第3のGaN系半導体からなるキャリア供給層と、キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第1の絶縁膜と、第1の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第2の絶縁膜と、第2の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、SiOC、SiOB及びSiOFのいずれか一つからなり第1の絶縁膜より膜厚が厚い第3の絶縁膜と、ソース電極、ドレイン電極及びゲート電極とを備えている。ソース電極及びドレイン電極は第1の絶縁膜上に形成され、ゲート電極は、第2の絶縁膜をエッチストッパ層として用いて第3の絶縁膜を除去したリセス構造を有し、リセス構造を含む第2及び第3の絶縁膜上に形成されている。 In order to solve the above problems, a first nitride semiconductor device includes a substrate, a buffer layer made of a first GaN-based semiconductor formed on the substrate, and a second GaN formed on the buffer layer. Carrier traveling layer made of a semiconductor, a carrier supply layer made of a third GaN semiconductor formed on the carrier traveling layer, a silicon nitride film, a silicon oxide film, and silicon oxynitride formed on the carrier supply layer A first insulating film made of any one of the films, a second insulating film made of an insulating film containing aluminum formed on the first insulating film, and silicon formed on the second insulating film A third insulating film made of any one of a nitride film, a silicon oxide film, a silicon oxynitride film, SiOC, SiOB, and SiOF and thicker than the first insulating film; and a source electrode, a drain electrode, and a gate electrode It is equipped with a. The source electrode and the drain electrode are formed on the first insulating film, and the gate electrode has a recessed structure in which the third insulating film is removed using the second insulating film as an etch stopper layer, and includes the recessed structure. It is formed on the second and third insulating films.
また、第1の窒化物半導体装置は、キャリア走行層とキャリア供給層の間に形成された窒化アルミニウムからなるスペーサ層をさらに備えていてもよい。 The first nitride semiconductor device may further include a spacer layer made of aluminum nitride formed between the carrier traveling layer and the carrier supply layer.
さらに、第1の窒化物半導体装置は、第2の絶縁膜は少なくとも第3の絶縁膜を除去したゲートリセス部の下に存在していてもよい。 Further, in the first nitride semiconductor device, the second insulating film may be present under the gate recess portion from which at least the third insulating film is removed.
さらに、第1の窒化物半導体装置は、第1の絶縁膜が結晶性の窒化シリコンであってもよい。 Further, in the first nitride semiconductor device, the first insulating film may be crystalline silicon nitride.
このような構成とすることにより、リセス量の制御性を向上し、面内で均一な閾値電圧を実現できる。さらに、窒化物半導体表面にドライエッチングなどの加工を実施しないことで表面へのダメージを排除することができ、リセス部分の絶縁膜のカバレッジ不良の問題も回避することが可能となる。 By adopting such a configuration, the controllability of the recess amount can be improved, and a uniform threshold voltage can be realized in the plane. Furthermore, by not performing processing such as dry etching on the surface of the nitride semiconductor, damage to the surface can be eliminated, and the problem of poor coverage of the insulating film in the recessed portion can be avoided.
第2の窒化物半導体装置は、基板と、基板上に形成された第1のGaN系半導体からなるバッファ層と、バッファ層の上に形成された第2のGaN系半導体からなるキャリア走行層と、キャリア走行層の上に形成された第3のGaN系半導体からなるキャリア供給層と、キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第1の絶縁膜と、第1の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第2の絶縁膜と、第2の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、SiOC、SiOB及びSiOFのいずれか一つからなり第1の絶縁膜より膜厚が厚い第3の絶縁膜と、ソース電極、ドレイン電極及びゲート電極を備えている。ソース電極及びドレイン電極はキャリア供給層上に形成され、ゲート電極は、第2の絶縁膜をエッチストッパ層として用いて第3の絶縁膜を除去したリセス構造を有し、リセス構造を含む第2及び第3の絶縁膜上に形成されている。 The second nitride semiconductor device includes a substrate, a buffer layer made of the first GaN-based semiconductor formed on the substrate, and a carrier traveling layer made of the second GaN-based semiconductor formed on the buffer layer. A carrier supply layer made of a third GaN-based semiconductor formed on the carrier travel layer, and one of a silicon nitride film, a silicon oxide film, and a silicon oxynitride film formed on the carrier supply layer A first insulating film; a second insulating film made of an insulating film containing aluminum formed on the first insulating film; and a silicon nitride film, a silicon oxide film, and silicon formed on the second insulating film A third insulating film made of any one of an oxynitride film, SiOC, SiOB, and SiOF and having a thickness greater than that of the first insulating film, a source electrode, a drain electrode, and a gate electrode are provided. The source electrode and the drain electrode are formed on the carrier supply layer, and the gate electrode has a recess structure in which the third insulating film is removed using the second insulating film as an etch stopper layer, and includes a recess structure. And on the third insulating film.
また、第2の窒化物半導体装置は、キャリア走行層とキャリア供給層の間に形成された窒化アルミニウムからなるスペーサ層をさらに備えていてもよい。 The second nitride semiconductor device may further include a spacer layer made of aluminum nitride formed between the carrier traveling layer and the carrier supply layer.
さらに、第2の窒化物半導体装置は、第2の絶縁膜は少なくとも第3の絶縁膜を除去したゲートリセス部の下に存在していてもよい。 Further, in the second nitride semiconductor device, the second insulating film may be present under the gate recess portion from which at least the third insulating film is removed.
さらに、第2の窒化物半導体装置は、第1の絶縁膜は結晶性の窒化シリコンであってもよい。 Further, in the second nitride semiconductor device, the first insulating film may be crystalline silicon nitride.
このような構成とすることにより、リセス量の制御性を向上し、面内で均一な閾値電圧を実現できる。さらに、窒化物半導体表面にドライエッチングなどの加工を実施しないことで表面へのダメージを排除することができ、リセス部分の絶縁膜のカバレッジ不良の問題も回避することが可能となる。しかも、オーミック電極形成部分の絶縁膜を取り去ることからコンタクト形成時のアニール温度が図1の構造と比較して低温で可能となる。 By adopting such a configuration, the controllability of the recess amount can be improved, and a uniform threshold voltage can be realized in the plane. Furthermore, by not performing processing such as dry etching on the surface of the nitride semiconductor, damage to the surface can be eliminated, and the problem of poor coverage of the insulating film in the recessed portion can be avoided. In addition, since the insulating film in the ohmic electrode formation portion is removed, the annealing temperature at the time of contact formation can be lower than that in the structure of FIG.
本発明に係る窒化物半導体装置によれば、閾値電圧の面内均一性を向上できると共に、プロセス中に発生する加工上のダメージや絶縁膜のカバレッジの問題を回避することができる窒化物半導体装置を実現できる。 According to the nitride semiconductor device of the present invention, the in-plane uniformity of the threshold voltage can be improved, and the processing damage and insulating film coverage problems that occur during the process can be avoided. Can be realized.
以下、本発明の実施形態について、図面を参照しながら説明する。なお、シリコン窒化膜(SiNx)を単にSiNと表記するが、これはシリコン窒化膜のSiとNとの組成比が1:1である場合のみを意味するものではない。また、その他の物質についてもそれらの構成組成比を意味するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The silicon nitride film (SiNx) is simply expressed as SiN, but this does not mean that the composition ratio of Si and N in the silicon nitride film is 1: 1. In addition, the constituent composition ratio of other substances is not meant.
(第1の実施形態)
図1は、第1の実施形態における窒化物半導体装置の構造を模式的に示す断面図である。図1に示すように、本実施形態の窒化物半導体装置は、例えば、シリコン(Si)からなる高抵抗基板101上に、第1のGaN系半導体からなるバッファ層102、第2のGaN系半導体からなるキャリア走行層103、第3のGaN系半導体からなるキャリア供給層104とが形成され、その上に、第1の絶縁膜105、第2の絶縁膜106、第3の絶縁膜107が形成されている。バイアス印加のためのソース電極108(以下ソースと呼称)とドレイン電極109(以下ドレインと呼称)は、第1の絶縁膜105上に形成され、熱処理を加えることでコンタクト領域111を形成する。そして、ソース電極108とドレイン電極109間にゲート電極110(以下ゲートと呼称)を形成するため、第3の絶縁膜107の一部を除去し、リセス構造を形成する。このリセス構造部分を覆うようにゲート電極110を形成する。ここで、前記「高抵抗」とは、HFETの通常動作時に電流が流れないという意味で用いられ、いわゆる半絶縁性層も高抵抗層と呼ぶ。
(First embodiment)
FIG. 1 is a cross-sectional view schematically showing the structure of the nitride semiconductor device according to the first embodiment. As shown in FIG. 1, the nitride semiconductor device of the present embodiment includes, for example, a
図2は、本発明の窒化物半導体装置の作製プロセスの一例を説明するための図である。 FIG. 2 is a diagram for explaining an example of a manufacturing process of the nitride semiconductor device of the present invention.
まず、基板101上に、高抵抗の窒化アルミニウムガリウム(AlxGa1-xN(0<x≦1))からなる厚さ200〜2000nmの第1のGaN系半導体からなるバッファ層102、アンドープの窒化ガリウム(GaN)からなる厚さ1000nmの第2のGaN系半導体からなるキャリア走行層103、N型の窒化アルミニウムガリウム(AlyGa1−yN(0<y≦1))からなる厚さ10nmの第3のGaN系半導体からなるキャリア供給層104とが形成された積層体を形成し、その積層体上全面にSiN膜(厚さ5nm)からなる第1の絶縁膜105、Al2O3膜(厚さ5nm)からなる第2の絶縁膜106を形成する(図2(a))。キャリア供給層104には、ドライエッチングを用いてゲートリセスを形成しないことから、利得の低下を抑制するため閾値電圧−8V以上を目安として、Al組成20%以上かつ膜厚を30nm以下の厚さにすることが望まれる。第1の絶縁膜105であるSiN膜は、膜中の窒素とシリコンの組成比が窒素リッチとなる条件が望ましく、さらに膜中の水素含有量が10%以下であることが望ましい。第2の絶縁膜106であるAl2O3は、アルミニウムを含む絶縁膜でアルカリ系現像液に溶解するものであればよく、AlN、AlHfOやAlYOなどでもよい。
First, a
成膜した第2の絶縁膜106上にレジストをパターニング(図に記載無)して、少なくともソース電極108及びドレイン電極109を形成する領域の第2の絶縁膜を除去すればよく(図2(b))、図3のようにソース電極108端からドレイン電極109端まで第2の絶縁膜が残るようにしても
よい。第2の絶縁膜106の除去はアルカリ系現像液などで容易に除去することが可能であり、第1の絶縁膜105はアルカリ系溶液で溶解しないため、第2の絶縁膜106のみを除去することができる。また、少なくともゲートリセスを形成する部分だけ第2の絶縁膜106を残せばよい。
A resist is patterned on the formed second insulating film 106 (not shown), and at least the second insulating film in a region where the
次に、ソース電極108及びドレイン電極109を形成する。ソース電極108及びドレイン電極109は、キャリア供給層104とキャリア走行層103の界面に形成される2DEGと電気的な接続を取るため、ソース電極108及びドレイン電極109を形成し、アニールすることで2DEGとのオーミック接触を形成するコンタクト領域111を形成する(図2(c))。なお、オーミックコンタクトを形成する領域のキャリア供給層104の一部あるいはキャリア供給層104ならびにキャリア走行層103の一部を除去してソース電極108及びドレイン電極109を形成してアニールするとしてもよい。
Next, the
次に、SiN膜(厚さ100nm)からなる第3の絶縁膜107を形成する(図2(d))。
Next, a third
ゲートリセスを形成する領域の第3の絶縁膜107を除去するため、ゲートリセス部分を開口したレジストパターンを形成し(図に記載無)、反応性イオンエッチング(RIE:Reactive Ion Etching)などの装置でCF4のようなフッ素系のガスを用いてドライエッチングを実施する。ここでフッ素系のガスを用いたSiNとAl2O3のエッチングレートは、条件にもよるがSiNが100〜200nm/minに対してAl2O3、AlNともに1nm/min程度と非常に遅く、選択比が100以上となる。そのため、第2の絶縁膜106で精度良くエッチングを停止することができる。さらに、オーミック電極形成領域の第2の絶縁膜106をアルカリ系の溶液で除去した後、アニールすることでドライエッチングのレートをさらに下げることができ、リセス制御性を増すことができる。しかも、絶縁膜上で停止させるため半導体表面へのダメージもないことからゲートリークやコラプスなどの悪影響も低減することが可能となる。
In order to remove the third
最後に、ゲートリセスを形成した領域を含む第2と第3の絶縁膜上にゲート電極110を形成する。
Finally, the
本実施形態の基板101としては、高抵抗基板であればよく、例えば、シリコン、サファイア、炭化シリコン、GaN、AlNなどがある。
The
また、第1のGaN系半導体からなるバッファ層102としては、例えばGaN、InN、AlN、ならびに、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示される窒化物半導体があり、また、組成の異なる層を何層かに積層した構造であってもよい。また、第1のGaN系半導体からなるバッファ層102中に、n型不純物やp型不純物を添加することも可能である。
As the
第2のGaN系半導体からなるキャリア走行層103としては、例えばGaN、InN、AlN、ならびに、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示される窒化物半導体がある。その中でも特に、クーロン散乱の影響を低減することが可能な結晶性に優れたGaNを用いることが望ましい。
The
また、第3のGaN系半導体からなるキャリア供給層104としては、例えばGaN、InN、AlN、ならびに、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示される窒化物半導体がある。但し、本発明の実施の形態におけるキャリア供給層104は、厚さが5〜30nmのN型の窒化アルミニウムガリウム(AlyGa1-yN(0.2≦y≦1.0))であり、高周波領域での利得向上のため、2DEGが消失しない程度に薄くする必要がある。
As the
また、第2のGaN系半導体からなるキャリア走行層103と第3のGaN系半導体からなるキャリア供給層104との界面には、ヘテロ接合が形成されることが好ましい。キャリア走行層103を走行するキャリアに電子を選択する際には、第2のGaN系半導体の伝導帯エネルギーEcを、第3のGaN系半導体の伝導帯エネルギーEcより低くし、バンド不連続ΔEcが存在する態様とすることが好ましい。さらに、キャリア供給層104とキャリア走行層103の間に高抵抗の窒化アルミニウムガリウム(AlxGa1-xN(0.5≦x≦1))からなる厚さ1〜2nmの障壁層を設けるとしてもよい。障壁層を設けることで、2DEGの電子濃度が高められ、最大ドレイン電流を増加させることが可能となり、パワーデバイスの出力を増大させることが可能となる。
In addition, a heterojunction is preferably formed at the interface between the
また、第1の絶縁膜105であるSiN膜は、膜中の窒素とシリコンの組成比が窒素リッチとなる条件が望ましく、さらに膜中の水素含有量が10%以下であることが望ましい。また、窒化物半導体表面へ導入される汚染やダメージを抑制して半導体と絶縁膜との良好な界面を形成する目的で、キャリア供給層104形成後に成長装置内で連続して結晶性のSiN膜を形成するとしてもよい。また、シリコン酸化膜(SiO2)やシリコン酸窒化膜(SiON)であってもよいが、コラプスなどの特性への悪影響を考えるとSiN膜を使用することが望ましく、結晶性のSiN膜を用いる方がなおよい。
In addition, the SiN film as the first insulating
また、第2の絶縁膜106であるAl2O3は、アルミニウムを含む絶縁膜でアルカリ系の溶液で溶解するものであればよく、AlN、AlHfOやAlYOなどでもよい。また、第2の絶縁膜106は、ゲートリセスを形成する領域だけあればよく、ソース−ドレイン間を隙間なく覆ってもよい。さらに、利得の低下を抑制するため第1及び第2の絶縁膜の膜厚は、それぞれ10nm以下が望ましく、さらに第1及び第2の絶縁膜の膜厚の合計を10nm以下とすることが好ましい。
The Al 2 O 3 that is the second
第3の絶縁膜107は、フッ素系のガスを用いたドライエッチングでの選択比を高めるためAl2O3とエッチングレートの異なるSiN、SiO2、SiON、SiOC(カーボン含有SiO2膜)、SiOB(Boron Silicate Glass)、SiOF(Fluorinated Silicate Glass)であればよく、ゲートの寄生容量を下げるため膜厚が20〜500nmであればよい。また、第3の絶縁膜としてSiN膜を選択し、図1のようにゲートリセス部分のみ第2の絶縁膜を残す場合、ゲート以外のソースとドレイン表面がSiN膜でパッシベーションされることで、2DEGのシートキャリア濃度を増加し、アクセス抵抗を低減することが可能となる。また、第3の絶縁膜として誘電率の低いSiO2やSiOC、SiOB、SiOFなどを採用することで、ゲートの寄生容量を低減し、利得を向上することも可能となる。また、一般的なT型ゲート構造と違いゲート電極110の形成前に第3の絶縁膜107を形成し、リセス構造の上にゲート電極110を形成することで、T型ゲート構造と比較して構造的に強固なゲートを形成することができ、ゲート電極が倒れるといった形成時の不良を回避することができる。
The third
また、本実施例では、ソース電極108及びドレイン電極109は、Ti/Alにより構成されるが、2DEGとオーミック接触する金属種であればよく、例えばW、Mo、Si、Ti、Pt、Nb、Al、Au、Ni、V等の金属を用いることができ、複数の前記金属を積層した構造とすることもできる。また、本実施例では、ソース電極108とゲート電極110間及びドレイン電極109とゲート電極110間が等間隔に表示されているが、半導体装置の耐圧向上を実現するためには、ドレイン電極109とゲート電極110間をソース電極108とゲート電極110間より広くすることが望ましい。
In this embodiment, the
図1から図3に示した窒化物半導体装置の構成は、第2の絶縁膜106をエッチング・ストッパ層として用いることで第3の絶縁膜107のエッチング量を高精度に制御することができ、しかも半導体表面へのダメージも抑制し、かつ第3の絶縁膜107上に直接ゲートを形成することから閾値電圧の面内均一性に優れたしかも構造的に強固なデバイスを実現することができる。
The configuration of the nitride semiconductor device shown in FIGS. 1 to 3 can control the etching amount of the third
(第2の実施形態)
図4及び図5は、第2の実施形態における窒化物半導体装置の構造を模式的に示す断面図及び作製プロセスの一例を説明するための図である。なお、第1の実施形態で説明した同様の箇所については説明を省略し、同じ番号が付与されていているところは、同じものを示している。図4に示すように、基板101上にバッファ層102、キャリア走行層103、キャリア供給層104が順次積層され、その上に、第1の絶縁膜105、第2の絶縁膜106、SiN膜(厚さ100nm)からなる第3の絶縁膜107が形成されている。バイアス印加のためのソース電極108(以下ソースと呼称)とドレイン電極109(以下ドレインと呼称)は、キャリア供給層104上に形成され、熱処理を加えることでコンタクト領域111を形成する。そして、ソース電極108とドレイン電極109間にゲート電極110(以下ゲートと呼称)を形成するため、第3の絶縁膜107の一部を除去し、リセス構造を形成する。このリセス構造部分を覆うようにゲート電極110を形成する。
(Second Embodiment)
4 and 5 are cross-sectional views schematically illustrating the structure of the nitride semiconductor device according to the second embodiment and a diagram for explaining an example of a manufacturing process. In addition, description is abbreviate | omitted about the same location demonstrated in 1st Embodiment, and the place where the same number is provided has shown the same thing. As shown in FIG. 4, a
図5に示すように、図5(b)の第1の絶縁膜105及び第2の絶縁膜106を除去する部分が実施例1の作製プロセスと異なる点である。具体的には、成膜した第2の絶縁膜106上にレジストをパターニング(図に記載無)して、少なくともソース電極108及びドレイン電極109を形成する領域の第2の絶縁膜をアルカリ系現像液などの溶液で除去する。さらにレジストを除去することなくフッ酸等の溶液を用いて第1の絶縁膜105を除去し、レジストを取り去る。あるいは、第2の絶縁膜106を除去した後、再度レジストのパターニングを行いフッ酸等の溶液で第1の絶縁膜105を除去して図5(b)に示すような形状としてもよい。後述したようにできるだけSiN膜をソース−ドレイン間に残しておく方が、窒化物半導体表面を大気やその他のプロセスに晒されることが無くなるため望ましく、表面パッシベーション効果も大きい。
As shown in FIG. 5, the part from which the first insulating
図4及び図5に示した窒化物半導体装置の構成は、第2の絶縁膜106をエッチング・ストッパ層として用いることで第3の絶縁膜107のエッチング量を高精度に制御することができ、しかも半導体表面へのダメージも抑制し、かつ第3の絶縁膜107上に直接ゲートを形成することから閾値電圧の面内均一性に優れたしかも構造的に強固なデバイスを実現することができる。しかも、オーミック電極形成部分の絶縁膜を取り去ることからコンタクト形成時のアニール温度が図1の構造と比較して低温で可能となる。
The configuration of the nitride semiconductor device shown in FIGS. 4 and 5 can control the etching amount of the third
本発明によれば、第2の絶縁膜106をエッチング・ストッパ層として用いることで第3の絶縁膜107のエッチング量を高精度に制御することができ、閾値電圧の面内均一性を向上することができる。しかも半導体表面へのダメージも抑制し、かつ第3の絶縁膜107上に直接ゲートを形成することから閾値電圧の面内均一性に優れたしかも構造的に強固なデバイスを実現することができる。
According to the present invention, the etching amount of the third
101 基板
102 バッファ層
103 キャリア走行層
104 キャリア供給層
105 第1の絶縁膜
106 第2の絶縁膜
107 第3の絶縁膜
108 ソース電極
109 ドレイン電極
110 ゲート絶縁膜
111 コンタクト領域
1001 基板
1002 バッファ層
1003 キャリア走行層
1004 キャリア供給層
1005 エッチング・ストッパ層
1006 オーミック・コンタクト層
1007 ソース電極
1008 ドレイン電極
1009 第1の絶縁膜
1010 リセス領域
1011 ゲート絶縁膜
1012 ゲート電極
1013 保護膜
101
Claims (8)
前記基板上に第1のGaN系半導体からなるバッファ層と、
前記バッファ層の上に形成された第2のGaN系半導体からなるキャリア走行層と、
前記キャリア走行層の上に形成された第3のGaN系半導体からなるキャリア供給層と、
前記キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第1の絶縁膜と、
前記第1の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第2の絶縁膜と、
前記第2の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、SiOC、SiOB及びSiOFのいずれか一つからなり第1の絶縁膜より膜厚が厚い第3の絶縁膜と、
ソース電極、ドレイン電極及びゲート電極とを備え、
前記ソース電極及びドレイン電極は、前記第1の絶縁膜上に形成され、
前記ゲート電極は、前記第2の絶縁膜をエッチストッパ層として用いて前記第3の絶縁膜を除去したリセス構造を有し、前記リセス構造を含む前記第2の絶縁膜及び第3の絶縁膜上に形成されていることを特徴とする窒化物半導体装置。 A substrate,
A buffer layer made of a first GaN-based semiconductor on the substrate;
A carrier traveling layer made of a second GaN-based semiconductor formed on the buffer layer;
A carrier supply layer made of a third GaN-based semiconductor formed on the carrier traveling layer;
A first insulating film made of any one of a silicon nitride film, a silicon oxide film, and a silicon oxynitride film formed on the carrier supply layer;
A second insulating film made of an insulating film containing aluminum formed on the first insulating film;
A third insulation made of any one of a silicon nitride film, a silicon oxide film, a silicon oxynitride film, SiOC, SiOB, and SiOF formed on the second insulation film and having a thickness greater than that of the first insulation film. A membrane,
A source electrode, a drain electrode and a gate electrode;
The source electrode and the drain electrode are formed on the first insulating film,
The gate electrode has a recess structure in which the third insulating film is removed using the second insulating film as an etch stopper layer, and the second insulating film and the third insulating film including the recess structure A nitride semiconductor device formed over the nitride semiconductor device.
前記基板上に形成された第1のGaN系半導体からなるバッファ層と、
前記バッファ層の上に形成された第2のGaN系半導体からなるキャリア走行層と、
前記キャリア走行層の上に形成された第3のGaN系半導体からなるキャリア供給層と、
前記キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第1の絶縁膜と、
前記第1の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第2の絶縁膜と、
前記第2の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、SiOC、SiOB及びSiOFのいずれか一つからなり、前記第1の絶縁膜より膜厚が厚い第3の絶縁膜と、
ソース電極、ドレイン電極及びゲート電極とを備え、
前記ソース電極及びドレイン電極は前記キャリア供給層上に形成され、
前記ゲート電極は、前記第2の絶縁膜をエッチストッパ層として用いて前記第3の絶縁膜を除去したリセス構造を有し、前記リセス構造を含む前記第2の絶縁膜及び第3の絶縁膜上に形成されていることを特徴とする窒化物半導体装置。 A substrate,
A buffer layer made of a first GaN-based semiconductor formed on the substrate;
A carrier traveling layer made of a second GaN-based semiconductor formed on the buffer layer;
A carrier supply layer made of a third GaN-based semiconductor formed on the carrier traveling layer;
A first insulating film made of any one of a silicon nitride film, a silicon oxide film, and a silicon oxynitride film formed on the carrier supply layer;
A second insulating film made of an insulating film containing aluminum formed on the first insulating film;
The third insulating film is formed of any one of a silicon nitride film, a silicon oxide film, a silicon oxynitride film, SiOC, SiOB, and SiOF formed on the second insulating film, and is thicker than the first insulating film. An insulating film of
A source electrode, a drain electrode and a gate electrode;
The source electrode and the drain electrode are formed on the carrier supply layer,
The gate electrode has a recess structure in which the third insulating film is removed using the second insulating film as an etch stopper layer, and the second insulating film and the third insulating film including the recess structure A nitride semiconductor device formed over the nitride semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055917A JP2011192719A (en) | 2010-03-12 | 2010-03-12 | Nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055917A JP2011192719A (en) | 2010-03-12 | 2010-03-12 | Nitride semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011192719A true JP2011192719A (en) | 2011-09-29 |
Family
ID=44797351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010055917A Pending JP2011192719A (en) | 2010-03-12 | 2010-03-12 | Nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011192719A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201370A (en) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | Nitride semiconductor device and manufacturing method of the same |
JP2013247196A (en) * | 2012-05-24 | 2013-12-09 | Rohm Co Ltd | Nitride semiconductor device and manufacturing method of the same |
EP2793269A1 (en) | 2013-04-18 | 2014-10-22 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
JP2015072962A (en) * | 2013-10-02 | 2015-04-16 | トランスフォーム・ジャパン株式会社 | Field effect compound semiconductor device and method of manufacturing the same |
JP2015513793A (en) * | 2012-02-23 | 2015-05-14 | エピガン ナムローゼ フェンノートシャップ | Device comprising a III-N stack having an improved protective layer and associated manufacturing method |
US10084052B2 (en) | 2014-09-29 | 2018-09-25 | Denso Corporation | Semiconductor device and method for manufacturing the same |
US20200027978A1 (en) * | 2018-07-23 | 2020-01-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2021500744A (en) * | 2017-10-24 | 2021-01-07 | レイセオン カンパニー | Transistor with low capacitance field plate structure |
-
2010
- 2010-03-12 JP JP2010055917A patent/JP2011192719A/en active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015513793A (en) * | 2012-02-23 | 2015-05-14 | エピガン ナムローゼ フェンノートシャップ | Device comprising a III-N stack having an improved protective layer and associated manufacturing method |
US9287368B2 (en) | 2012-03-26 | 2016-03-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor device and method for manufacturing same |
US8963203B2 (en) | 2012-03-26 | 2015-02-24 | Kabushiki Kaisha Toshiba | Nitride semiconductor device and method for manufacturing same |
JP2013201370A (en) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | Nitride semiconductor device and manufacturing method of the same |
JP2013247196A (en) * | 2012-05-24 | 2013-12-09 | Rohm Co Ltd | Nitride semiconductor device and manufacturing method of the same |
US9184273B2 (en) | 2013-04-18 | 2015-11-10 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
EP2793269A1 (en) | 2013-04-18 | 2014-10-22 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
JP2015072962A (en) * | 2013-10-02 | 2015-04-16 | トランスフォーム・ジャパン株式会社 | Field effect compound semiconductor device and method of manufacturing the same |
US10084052B2 (en) | 2014-09-29 | 2018-09-25 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP2021500744A (en) * | 2017-10-24 | 2021-01-07 | レイセオン カンパニー | Transistor with low capacitance field plate structure |
JP7069308B2 (en) | 2017-10-24 | 2022-05-17 | レイセオン カンパニー | Transistor with low capacitance field plate structure |
US20200027978A1 (en) * | 2018-07-23 | 2020-01-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US11018248B2 (en) | 2018-07-23 | 2021-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US11515411B2 (en) | 2018-07-23 | 2022-11-29 | Kabushiki Kaisha Toshiba | Silicon rich nitride layer between a plurality of semiconductor layers |
US11757028B2 (en) | 2018-07-23 | 2023-09-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10026834B2 (en) | Method of manufacturing enhanced device and enhanced device | |
US9136107B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US7759699B2 (en) | III-nitride enhancement mode devices | |
US9722064B2 (en) | Isolated gate field effect transistor and manufacture method thereof | |
JP2011192719A (en) | Nitride semiconductor device | |
CN103337516B (en) | Enhancement mode switching device and manufacture method thereof | |
JP2001230407A (en) | Semiconductor device | |
WO2011148443A1 (en) | Field effect transistor | |
US9343563B2 (en) | Selectively area regrown III-nitride high electron mobility transistor | |
KR20110075053A (en) | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof | |
JP6834546B2 (en) | Semiconductor devices and their manufacturing methods | |
JP2013077609A (en) | Manufacturing method of compound semiconductor device | |
JP5941335B2 (en) | Switching element and method of manufacturing switching element | |
JP2009032803A (en) | Field effect transistor and its manufacturing method | |
JP2009231458A (en) | Field-effect transistor | |
JP2010206110A (en) | Nitride semiconductor device | |
JP2009170546A (en) | GaN-BASED FIELD-EFFECT TRANSISTOR | |
JP2005183551A (en) | Semiconductor device, field effect transistor, and method for manufacturing same | |
JP6687831B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP2012234984A (en) | Semiconductor device | |
CN103715256B (en) | Enhancement mode device based on fluoride ion injection and manufacturing method thereof | |
CN112201689B (en) | Field effect transistor based on III-nitride heterojunction and preparation method thereof | |
JP6792135B2 (en) | Compound semiconductor device and its manufacturing method | |
WO2014097369A1 (en) | Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein | |
JP2010165783A (en) | Field effect transistor, and method of manufacturing the same |