JP2011188364A - Multi-screen signal processing device and multi-screen system - Google Patents

Multi-screen signal processing device and multi-screen system Download PDF

Info

Publication number
JP2011188364A
JP2011188364A JP2010053327A JP2010053327A JP2011188364A JP 2011188364 A JP2011188364 A JP 2011188364A JP 2010053327 A JP2010053327 A JP 2010053327A JP 2010053327 A JP2010053327 A JP 2010053327A JP 2011188364 A JP2011188364 A JP 2011188364A
Authority
JP
Japan
Prior art keywords
sub
signal processing
screen
graphic processor
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010053327A
Other languages
Japanese (ja)
Inventor
Hung Sheng Wong
翁鴻升
Ching Chang Shih
施慶章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XGI Technology Inc
Original Assignee
XGI Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XGI Technology Inc filed Critical XGI Technology Inc
Priority to JP2010053327A priority Critical patent/JP2011188364A/en
Publication of JP2011188364A publication Critical patent/JP2011188364A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multi-screen signal processing device for solving the problems concerning a limited number of screens, difficulty in synchronization, and system complexity. <P>SOLUTION: The multi-screen signal processing device has a main graphic processor, and a plurality of sub-graphic processors. The main graphic processor is electrically connected to the plurality of sub-graphic processors. The main graphic processor is used to receive external image data, and encodes the external image data to output frame data. The plurality of sub-graphic processors each simultaneously capture part of the frame data and output broadcasting signals. The multi-screen signal processing device is connected to many screens and simultaneously displays many images. A decoding step that uses a single graphic processor enables easy synchronization of frame groups displayed on different screens, and the repetition of the decoding step saves on consumed energy. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、処理装置、特に、多画面信号処理装置及び多画面システムに関する。   The present invention relates to a processing device, and more particularly to a multi-screen signal processing device and a multi-screen system.

多画面表示システムが様々な状況において広く使用されてきた。例えば、多数の画面が結合されて、公共の場所で情報又は広告を表示するための大型テレビジョン（ＴＶ）パネルを形成する。   Multi-screen display systems have been widely used in various situations. For example, multiple screens are combined to form a large television (TV) panel for displaying information or advertisements in public places.

図１は従来技術のシステムブロック図であり、中央処理ユニット（ＣＰＵ）８１と、ノースブリッジチップ８２と、多数のグラフィックプロセッサ８３とを備えるコンピュータシステムを示す。   FIG. 1 is a prior art system block diagram showing a computer system comprising a central processing unit (CPU) 81, a north bridge chip 82, and a number of graphic processors 83.

ＣＰＵ８１はノースブリッジチップ８２を介して外部機器に接続される。多数のグラフィックプロセッサ８３が拡張スロットに挿入され、ＰＣＩ（Peripheral Component Interconnect）バスまたはＡＧＰ（Accelerated Graphics Port）バスを介してノースブリッジチップ８２に接続される。各グラフィックプロセッサ８３は１つの表示画面に接続される。ＣＰＵ８１は多数のグラフィックプロセッサ８３のそれぞれに画像データを伝送する。グラフィックプロセッサ８３はそれぞれ、画像データを復号して、表示フレームを取り込む。コンピュータは、多数のグラフィックプロセッサ８３を同時に接続する構成を介して多数の画面にフレームを出力する。   The CPU 81 is connected to an external device via the north bridge chip 82. A large number of graphics processors 83 are inserted into expansion slots and connected to the north bridge chip 82 via PCI (Peripheral Component Interconnect) bus or AGP (Accelerated Graphics Port) bus. Each graphic processor 83 is connected to one display screen. The CPU 81 transmits image data to each of a large number of graphic processors 83. Each graphic processor 83 decodes the image data and captures the display frame. The computer outputs frames to a large number of screens through a configuration in which a large number of graphic processors 83 are simultaneously connected.

しかし、一般的なコンピュータメインボードは、限られた数の拡張スロットを有する。即ち、コンピュータに接続できる画面の数も限られている。また、各グラフィックプロセッサは画像復号ステップを実行し、画像復号は多量の演算を必要とするので、各グラフィックプロセッサの画像信号を同時に出力することは困難である。また、多数のグラフィックプロセッサによる同時画像復号は多くのエネルギーの消費を引き起こす。   However, a typical computer main board has a limited number of expansion slots. That is, the number of screens that can be connected to the computer is limited. Further, each graphic processor executes an image decoding step, and image decoding requires a large amount of computation, so that it is difficult to simultaneously output image signals of the respective graphic processors. In addition, simultaneous image decoding by a large number of graphic processors causes much energy consumption.

また、ブリッジインターフェイスを使用する別の従来技術が存在する。図２は従来の多画面表示システムの処理装置のシステムブロック図である。このシステムはＣＰＵ８１と、ノースブリッジチップ８２と、多数のグラフィックプロセッサ８３と、ブリッジインターフェイス８４とを備える。多数のグラフィックプロセッサ８３はブリッジインターフェイス８４を介して接続され、グラフィックプロセッサ８３の数を増やすことができる。   There is another prior art that uses a bridge interface. FIG. 2 is a system block diagram of a processing device of a conventional multi-screen display system. This system includes a CPU 81, a north bridge chip 82, a number of graphic processors 83, and a bridge interface 84. A large number of graphic processors 83 are connected via a bridge interface 84, and the number of graphic processors 83 can be increased.

しかし、ブリッジインターフェイス８４の使用はシステムを複雑にし、コストを大きく増加させる。また、多数のグラフィックプロセッサ８３はそれぞれ復号を行う必要があり、繰り返される復号によるエネルギー消費の問題がまだ解決されていない。   However, the use of the bridge interface 84 complicates the system and greatly increases costs. In addition, many graphic processors 83 each need to perform decoding, and the problem of energy consumption due to repeated decoding has not yet been solved.

従って、本発明は、限られた数の画面の問題、同期の難しさの問題、及びシステムの複雑さの問題を解決する多画面信号処理装置を提供する。   Accordingly, the present invention provides a multi-screen signal processing apparatus that solves a limited number of screen problems, synchronization difficulty problems, and system complexity problems.

本発明は、主グラフィックプロセッサと複数の副グラフィックプロセッサとを備える多画面信号処理装置を提供する。該主グラフィックプロセッサは該複数の副グラフィックプロセッサに電気的に接続されている。   The present invention provides a multi-screen signal processing apparatus including a main graphic processor and a plurality of sub graphic processors. The main graphic processor is electrically connected to the plurality of sub graphic processors.

該主グラフィックプロセッサは外部画像データを受信するために使用され、該外部画像データを復号して１視覚範囲のサイズのフレームデータを出力することが出来る。該複数の副グラフィックプロセッサはそれぞれ、該フレームデータの一部を同時に取り込み、放映信号を出力する。   The main graphic processor is used to receive external image data, and can decode the external image data and output frame data having a size of one visual range. Each of the plurality of sub graphic processors simultaneously captures a part of the frame data and outputs a broadcast signal.

前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとは同じ回路基板上に配置されている。該回路基板はプリント回路基板（ＰＣＢ）であってもよい。   The main graphic processor and the plurality of sub graphic processors are arranged on the same circuit board. The circuit board may be a printed circuit board (PCB).

本発明の多画面信号処理装置はパーソナルコンピュータ（ＰＣ）において使用することが出来、拡張スロット数によって制限されず多数の画面に同時に接続される。また、１つだけのグラフィックプロセッサを使用する復号ステップは、異なる画面上に表示されるフレーム群の容易な同期を可能にするだけでなく、復号ステップを繰り返すことによって消費されるエネルギーを節約し、必要なシステムリソースを大幅に低減する。
本発明は下記の詳細な説明からより完全に理解されるであろう。下記の説明は例示だけのためであり、本発明を限定するものではない。 The multi-screen signal processing apparatus of the present invention can be used in a personal computer (PC), and is connected to a large number of screens simultaneously without being limited by the number of expansion slots. Also, the decoding step using only one graphics processor not only allows easy synchronization of frames displayed on different screens, but also saves energy consumed by repeating the decoding step, Significantly reduce the required system resources.
The present invention will be more fully understood from the following detailed description. The following description is for illustrative purposes only and is not intended to limit the invention.

従来技術の多画面表示システムの処理装置のシステムブロック図である。It is a system block diagram of the processing apparatus of the multi-screen display system of a prior art. 従来技術の多画面表示システムの処理装置のシステムブロック図である。It is a system block diagram of the processing apparatus of the multi-screen display system of a prior art. 本発明の実施形態のブロック図である。It is a block diagram of an embodiment of the present invention. 本発明に係る放映信号のサイズ及びフレームデータのサイズを例示する概略図である。It is the schematic which illustrates the size of the broadcast signal which concerns on this invention, and the size of frame data. 本発明の実施形態に係る多画面信号処理装置の外観の立体図である。1 is a three-dimensional view of the appearance of a multi-screen signal processing device according to an embodiment of the present invention. 本発明の実施形態に係るフレームデータの取り込みを例示する概略図である。It is the schematic which illustrates taking in of frame data concerning an embodiment of the present invention. 本発明の実施例の概略図である。It is the schematic of the Example of this invention.

本発明の詳細な特徴と利点を下記の実施形態によって説明する。この詳細な説明は当業者が本発明の技術内容を理解し、それに従って本発明を実施するのに十分であろう。本明細書、請求項、及び図面に開示された内容に基づいて、当業者は本発明の目的と利点を容易に理解できるであろう。下記の実施形態は本発明を更に詳細に説明するためのものであり、本発明の範囲を限定するためのものではない。   Detailed features and advantages of the present invention are illustrated by the following embodiments. This detailed description will be sufficient for those skilled in the art to understand the technical content of the present invention and to implement the present invention accordingly. Based on the contents disclosed in this specification, the claims, and the drawings, those skilled in the art will readily understand the objects and advantages of the present invention. The following embodiments are for explaining the present invention in more detail, and are not intended to limit the scope of the present invention.

図３は本発明の実施形態のブロック図である。本発明の多画面信号処理装置は主グラフィックプロセッサ１０と複数の副グラフィックプロセッサ２０とを備える。主グラフィックプロセッサ１０は各副グラフィックプロセッサ２０に電気的に接続されている。   FIG. 3 is a block diagram of an embodiment of the present invention. The multi-screen signal processing apparatus of the present invention includes a main graphic processor 10 and a plurality of sub graphic processors 20. The main graphic processor 10 is electrically connected to each sub graphic processor 20.

主グラフィックプロセッサ１０は外部画像データを受け取るために使用され、外部画像データを復号して、１視覚フレームのサイズのフレームデータを出力することができる。視覚フレームは画像データが実際に格納される領域である。一般に、視覚フレームのサイズは表示画面の解像度に対応する。例えば、解像度１９２０×１２００の表示画面はサイズ１９２０×１２００の視覚フレームに対応する。   The main graphics processor 10 is used to receive external image data, and can decode the external image data and output frame data having a size of one visual frame. The visual frame is an area where image data is actually stored. In general, the size of the visual frame corresponds to the resolution of the display screen. For example, a display screen having a resolution of 1920 × 1200 corresponds to a visual frame of size 1920 × 1200.

外部画像データは、Ｈ.２６４又はＭＰＥＧ２（Moving Picture Experts Group 2）などの圧縮画像フォーマットのデータである。即ち、主グラフィックプロセッサ１０は上記フォーマットに対応した復号ステップを実行する。また、主グラフィックプロセッサ１０は、例えば画像と字幕とを合成して新しい画像を作成するために、画像に対して合成ステップを更に実行してもよい。   The external image data is data in a compressed image format such as H.264 or MPEG2 (Moving Picture Experts Group 2). That is, the main graphic processor 10 executes a decoding step corresponding to the above format. Further, the main graphic processor 10 may further execute a composition step on the image in order to create a new image by combining the image and the caption, for example.

副グラフィックプロセッサ２０はそれぞれフレームデータの一部を同時に取り込み、１規定範囲のサイズの放映信号を出力する。   The sub graphic processor 20 simultaneously captures a part of the frame data and outputs a broadcast signal having a size of one specified range.

主グラフィックプロセッサ１０と複数の副グラフィックプロセッサ２０とはＤＶＯ（Digital Video Output）インターフェイスを介して互いに接続されてよい。主グラフィックプロセッサ１０と複数の副グラフィックプロセッサ２０とはＰＣＩ（Peripheral Component Interconnect）バスまたはＰＣＩＥ（Peripheral Component Interconnect Express）バスに電気的に接続されている。   The main graphic processor 10 and the plurality of sub graphic processors 20 may be connected to each other via a DVO (Digital Video Output) interface. The main graphic processor 10 and the plurality of sub graphic processors 20 are electrically connected to a PCI (Peripheral Component Interconnect) bus or a PCI (Peripheral Component Interconnect Express) bus.

図４は放映信号のサイズ及びフレームデータのサイズを例示する概略図である。放映信号のサイズはＶＥＳＡ（Video Electronics Standards Association）によって制定されたビデオ信号規格に準拠してよい。例えば、１９２０×１２００のフレームの場合、水平軸方向の総画素は、水平視覚範囲（１９２０画素）に水平ブランク範囲（６７２画素）を加えた２５９２画素である。水平視覚範囲はフレーム上に表示されるデータを格納するために使用され、水平ブランク範囲はＴＶ走査及び列移動に必要な時間を提供するために使用される。同様に、垂直軸方向の総画素は、垂直視覚範囲（１２００画素）に垂直ブランク範囲（４２画素）を加えた１２４２画素である。垂直視覚範囲はフレーム上に表示されるデータを格納するために使用され、垂直ブランク範囲はＴＶ走査及び行移動に必要な時間を提供するために使用される。   FIG. 4 is a schematic diagram illustrating the size of the broadcast signal and the size of the frame data. The size of the broadcast signal may conform to a video signal standard established by VESA (Video Electronics Standards Association). For example, in the case of a 1920 × 1200 frame, the total number of pixels in the horizontal axis direction is 2592 pixels obtained by adding a horizontal blank range (672 pixels) to the horizontal visual range (1920 pixels). The horizontal visual range is used to store the data displayed on the frame, and the horizontal blank range is used to provide the time required for TV scanning and column movement. Similarly, the total number of pixels in the vertical axis direction is 1242 pixels obtained by adding the vertical blank range (42 pixels) to the vertical visual range (1200 pixels). The vertical visual range is used to store the data displayed on the frame, and the vertical blank range is used to provide the time required for TV scanning and row movement.

上記のように、放映信号のサイズは２５９２×１２４２画素であるが、視覚フレームが実際に占める信号サイズは１９２０×１２００画素だけである。即ち、放映信号において、総画素の約７０％だけが実際にデータで占められ、総画素の残り３０％はブランクデータで占められている。   As described above, the size of the broadcast signal is 2592 × 1242 pixels, but the signal size actually occupied by the visual frame is only 1920 × 1200 pixels. That is, in the broadcast signal, only about 70% of the total pixels are actually occupied by data, and the remaining 30% of the total pixels are occupied by blank data.

また、放映信号のフレームレートは、ＶＥＳＡの規格により６０Ｈｚであり、一方、一般的な画像フォーマットのフレームレートは僅か２４Ｈｚである。即ち、フレームレート２４Ｈｚで情報が供給される限り、一般的な画像を完全に表示することができる。   The frame rate of the broadcast signal is 60 Hz according to the VESA standard, while the frame rate of a general image format is only 24 Hz. That is, as long as information is supplied at a frame rate of 24 Hz, a general image can be displayed completely.

従って、外部画像データを受信して復号した後、主グラフィックプロセッサ１０は１視覚フレームのサイズのデータを副グラフィックプロセッサ２０群に伝送し、該復号されたフレームデータに対してダウンサンプリングを実行して、フレームレートを６０Ｈｚから２４Ｈｚに変換する。   Accordingly, after receiving and decoding the external image data, the main graphic processor 10 transmits data of the size of one visual frame to the sub graphic processor 20 group, and performs downsampling on the decoded frame data. The frame rate is converted from 60 Hz to 24 Hz.

また、放映信号のサイズは２５９２×１２４２画素であり、フレームレートは６０Ｈｚであるので、放映信号に対応する画素クロックは約１９３ＭＨｚである。一方、視覚範囲だけを含むフレームデータのサイズは１９２０×１２００画素であり、フレームレートは２４Ｈｚに下がる。従って、フレームデータに対応する画素クロックはたった約５６ＭＨｚ、即ち、元の画素クロックの約３０％である。この結果、主グラフィックプロセッサ１０と副グラフィックプロセッサ２０との間の必要な帯域幅は、元の帯域幅の約３０％である。視覚範囲だけを含むフレームデータとダウンサンプリングとによって多画面信号処理装置が必要とするシステムリソースを大幅に低減することが出来る。   Also, since the size of the broadcast signal is 2592 × 1242 pixels and the frame rate is 60 Hz, the pixel clock corresponding to the broadcast signal is about 193 MHz. On the other hand, the size of the frame data including only the visual range is 1920 × 1200 pixels, and the frame rate is reduced to 24 Hz. Therefore, the pixel clock corresponding to the frame data is only about 56 MHz, that is, about 30% of the original pixel clock. As a result, the required bandwidth between the main graphics processor 10 and the secondary graphics processor 20 is about 30% of the original bandwidth. The frame data including only the visual range and downsampling can significantly reduce the system resources required for the multi-screen signal processing apparatus.

副グラフィックプロセッサ２０はそれぞれ、フレームデータが格納されたメモリー位置からフレームデータを同時に取り込む。各副グラフィックプロセッサ２０は取り込んだフレームデータを拡大し、このフレームデータに対してアップサンプリングを実行して、フレームレートを２４Ｈｚから６０Ｈｚに変換する。最後に、各副グラフィックプロセッサ２０は放映信号を画面に出力する。   Each sub-graphics processor 20 simultaneously captures frame data from the memory location where the frame data is stored. Each sub graphic processor 20 enlarges the fetched frame data, performs upsampling on this frame data, and converts the frame rate from 24 Hz to 60 Hz. Finally, each sub graphic processor 20 outputs a broadcast signal to the screen.

ここで、放映信号は画面に実際に伝送される信号であるので、放映信号は画面が受信できる信号である必要がある。即ち、放映信号のサイズはＶＥＳＡによって制定されたビデオ信号規格に準拠している必要がある。   Here, since the broadcast signal is a signal that is actually transmitted to the screen, the broadcast signal needs to be a signal that can be received by the screen. That is, the size of the broadcast signal needs to conform to the video signal standard established by VESA.

ここで、放映信号は画面に実際に伝送される信号であるので、放映信号は画面が受信できる信号である必要がある。即ち、放映信号のサイズはＶＥＳＡによって制定されたビデオ信号規格に準拠している必要がある。   Here, since the broadcast signal is a signal that is actually transmitted to the screen, the broadcast signal needs to be a signal that can be received by the screen. That is, the size of the broadcast signal needs to conform to the video signal standard established by VESA.

図５は本発明の実施形態に係る多画面信号処理装置の外観の立体図である。主グラフィックプロセッサ１０と副グラフィックプロセッサ２０群とは同じ回路基板４０上に配置されてよい。回路基板４０は表示カードであってもよい。   FIG. 5 is a three-dimensional view of the appearance of the multi-screen signal processing apparatus according to the embodiment of the present invention. The main graphic processor 10 and the sub graphic processor 20 group may be arranged on the same circuit board 40. The circuit board 40 may be a display card.

本発明の多画面信号処理装置は多画面システムにおいて使用できる。図６を参照すると、多画面システムは主グラフィックプロセッサ１０と、複数の副グラフィックプロセッサ２０と、複数の画面３０とを備える。主グラフィックプロセッサ１０は複数の副グラフィックプロセッサ２０に電気的に接続されている。複数の画面３０は複数の副グラフィックプロセッサ２０に１対１で電気的に接続されている。   The multi-screen signal processing apparatus of the present invention can be used in a multi-screen system. Referring to FIG. 6, the multi-screen system includes a main graphic processor 10, a plurality of sub graphic processors 20, and a plurality of screens 30. The main graphic processor 10 is electrically connected to a plurality of sub graphic processors 20. The plurality of screens 30 are electrically connected to the plurality of sub graphic processors 20 on a one-to-one basis.

複数の画面３０は、これらに限定されないが、液晶表示（ＬＣＤ）画面、プラズマ表示画面、発光ダイオード（ＬＥＤ）表示画面、陰極線管（ＣＲＴ）表示画面、又は他の画像表示装置であってよい。複数の画面３０が四辺形画面アレイ、例えば２×２又は３×３アレイ状に配列されてよい。４つの５０インチ表示画面が２×２アレイ状に配列された場合、配列後の画面アレイは１００インチ画面と見なすことができる。   The plurality of screens 30 may be, but are not limited to, liquid crystal display (LCD) screens, plasma display screens, light emitting diode (LED) display screens, cathode ray tube (CRT) display screens, or other image display devices. A plurality of screens 30 may be arranged in a quadrilateral screen array, for example, a 2 × 2 or 3 × 3 array. When four 50-inch display screens are arranged in a 2 × 2 array, the screen array after the arrangement can be regarded as a 100-inch screen.

図７は本発明の実施例の概略図である。ここでは、例えば、１つの主フレームが４つの副フレーム（Ａ、Ｂ、Ｃ、Ｄ）に分割され、これらが２×２アレイ状に配列されている。外部画像データが多画面信号処理装置に供給された後、主グラフィックプロセッサ１０は先ず主フレームを復号する。次に、副グラフィックプロセッサ２０がそれぞれ、４つの副フレーム（Ａ、Ｂ、Ｃ、Ｄ）を取り込む。各副グラフィックプロセッサ２０は副フレームを画面３０に表示可能なフレームに拡大し、画面３０に表示のために供給する。２×２アレイ状に配列された画面３０は、４つの副フレーム（Ａ、Ｂ、Ｃ、Ｄ）を表示することで、フレームを拡大された形態で表示する効果を実現する。   FIG. 7 is a schematic diagram of an embodiment of the present invention. Here, for example, one main frame is divided into four sub-frames (A, B, C, D), and these are arranged in a 2 × 2 array. After the external image data is supplied to the multi-screen signal processing device, the main graphic processor 10 first decodes the main frame. Next, the sub graphic processor 20 captures four sub frames (A, B, C, D), respectively. Each sub graphic processor 20 expands the sub frame to a frame that can be displayed on the screen 30 and supplies the sub frame to the screen 30 for display. The screen 30 arranged in a 2 × 2 array form displays four sub-frames (A, B, C, D), thereby realizing an effect of displaying the frame in an enlarged form.

本発明の多画面信号処理装置はパーソナルコンピュータにおいて使用することが出来、拡張スロット数によって制限されず多数の画面に同時に接続される。また、１つだけのグラフィックプロセッサを使用する復号ステップは、異なる画面上に表示されるフレーム群の容易な同期を可能にするだけでなく、復号ステップを繰り返すことによって消費されるエネルギーを節約し、必要なシステムリソースを大幅に低減する。   The multi-screen signal processing apparatus of the present invention can be used in a personal computer, and is connected to a large number of screens simultaneously without being limited by the number of expansion slots. Also, the decoding step using only one graphics processor not only allows easy synchronization of frames displayed on different screens, but also saves energy consumed by repeating the decoding step, Significantly reduce the required system resources.

１０ 主グラフィックプロセッサ
２０ 副グラフィックプロセッサ
３０ 画面
４０ 回路基板 10 Main graphic processor 20 Sub graphic processor 30 Screen 40 Circuit board

Claims (10)

外部画像データを受信し、該外部画像データを復号してフレームデータを出力するための主グラフィックプロセッサと、
該主グラフィックプロセッサに電気的に接続された複数の副グラフィックプロセッサと
を備え、
該複数の副グラフィックプロセッサはそれぞれ、該フレームデータの一部を同時に取り込み、放映信号を出力する多画面信号処理装置。 A main graphic processor for receiving external image data, decoding the external image data and outputting frame data;
A plurality of sub graphic processors electrically connected to the main graphic processor;
Each of the plurality of sub graphic processors captures a part of the frame data at the same time and outputs a broadcast signal. 前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとは同じ回路基板上に配置されている請求項１に記載の多画面信号処理装置。   The multi-screen signal processing apparatus according to claim 1, wherein the main graphic processor and the plurality of sub graphic processors are arranged on the same circuit board. 前記回路基板はプリント回路基板（ＰＣＢ）である請求項２に記載の多画面信号処理装置。   The multi-screen signal processing apparatus according to claim 2, wherein the circuit board is a printed circuit board (PCB). 前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとはＰＣＩバスまたはＰＣＩＥ（Peripheral Component Interconnect Express）バスに電気的に接続されている請求項１に記載の多画面信号処理装置。   The multi-screen signal processing apparatus according to claim 1, wherein the main graphic processor and the plurality of sub graphic processors are electrically connected to a PCI bus or a PCI (Peripheral Component Interconnect Express) bus. 前記放映信号のサイズはＶＥＳＡ（Video Electronics Standards Association）によって制定されたビデオ信号規格に準拠している請求項１に記載の多画面信号処理装置。   The multi-screen signal processing apparatus according to claim 1, wherein the size of the broadcast signal conforms to a video signal standard established by VESA (Video Electronics Standards Association). 前記フレームデータのサイズは１視覚フレームのサイズである請求項１に記載の多画面信号処理装置。   The multi-screen signal processing apparatus according to claim 1, wherein a size of the frame data is a size of one visual frame. 前記主グラフィックプロセッサは前記復号されたフレームデータに対してダウンサンプリング処理を実行する請求項１に記載の多画面信号処理装置。   The multi-screen signal processing apparatus according to claim 1, wherein the main graphic processor performs a downsampling process on the decoded frame data. 前記副グラフィックプロセッサは前記取り込まれたフレームデータに対してアップサンプリング処理を実行する請求項１に記載の多画面信号処理装置。   The multi-screen signal processing apparatus according to claim 1, wherein the sub graphic processor performs an upsampling process on the captured frame data. 外部画像データを受信し、該外部画像データを復号してフレームデータを出力するための主グラフィックプロセッサと、
該主グラフィックプロセッサに電気的に接続された複数の副グラフィックプロセッサと、
該複数の副グラフィックプロセッサに１対１で電気的に接続された複数の表示画面と
を備え、
該複数の副グラフィックプロセッサはそれぞれ、該フレームデータの一部を同時に取り込み、放映信号を出力する多画面システム。 A main graphic processor for receiving external image data, decoding the external image data and outputting frame data;
A plurality of secondary graphics processors electrically connected to the primary graphics processor;
A plurality of display screens electrically connected to the plurality of sub graphic processors on a one-to-one basis,
Each of the plurality of sub-graphic processors captures a part of the frame data at the same time and outputs a broadcast signal. 前記主グラフィックプロセッサと前記複数の副グラフィックプロセッサとは同じ回路基板上に配置されている請求項９に記載の多画面システム。   The multi-screen system according to claim 9, wherein the main graphic processor and the plurality of sub graphic processors are arranged on the same circuit board.
JP2010053327A 2010-03-10 2010-03-10 Multi-screen signal processing device and multi-screen system Pending JP2011188364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010053327A JP2011188364A (en) 2010-03-10 2010-03-10 Multi-screen signal processing device and multi-screen system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010053327A JP2011188364A (en) 2010-03-10 2010-03-10 Multi-screen signal processing device and multi-screen system

Publications (1)

Publication Number Publication Date
JP2011188364A true JP2011188364A (en) 2011-09-22

Family

ID=44794081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010053327A Pending JP2011188364A (en) 2010-03-10 2010-03-10 Multi-screen signal processing device and multi-screen system

Country Status (1)

Country Link
JP (1) JP2011188364A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306672A (en) * 1992-10-15 1995-11-21 Hewlett Packard Co <Hp> Method and apparatus for display of multiresolution image
JPH099164A (en) * 1995-06-23 1997-01-10 Toshiba Corp Multi-screen signal processing unit
JP2005134479A (en) * 2003-10-28 2005-05-26 Pioneer Electronic Corp Lithography apparatus, its method, computer program and lithography system
JP2008096747A (en) * 2006-10-12 2008-04-24 Canon Inc Display controller, display device, and multi-display system
WO2009073617A1 (en) * 2007-11-30 2009-06-11 Ati Technologies Ulc Video rendering across a high speed peripheral interconnect bus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306672A (en) * 1992-10-15 1995-11-21 Hewlett Packard Co <Hp> Method and apparatus for display of multiresolution image
JPH099164A (en) * 1995-06-23 1997-01-10 Toshiba Corp Multi-screen signal processing unit
JP2005134479A (en) * 2003-10-28 2005-05-26 Pioneer Electronic Corp Lithography apparatus, its method, computer program and lithography system
JP2008096747A (en) * 2006-10-12 2008-04-24 Canon Inc Display controller, display device, and multi-display system
WO2009073617A1 (en) * 2007-11-30 2009-06-11 Ati Technologies Ulc Video rendering across a high speed peripheral interconnect bus

Similar Documents

Publication Publication Date Title
US20110210975A1 (en) Multi-screen signal processing device and multi-screen system
US7796095B2 (en) Display specific image processing in an integrated circuit
CN110999275B (en) Video signal non-black screen switching processing method and device
US6756996B2 (en) Obtaining a high refresh rate display using a low bandwidth digital interface
CA2936373C (en) Data processing method and device for led television, and led television
TWI391905B (en) Multiple video signals coexisting system and method thereof
CN107665105B (en) Display equipment interface conversion device, multi-screen display system and multi-screen display method
CN104065944B (en) A kind of ultra high-definition three-dimensional conversion equipment and three-dimensional display system
US20140063069A1 (en) Frame Timing Synchronization for an Inline Scaler Using Multiple Buffer Thresholds
CN108156511B (en) Method and system for realizing double-screen or multi-screen splicing display
US10572209B2 (en) Multi-display system
KR100881142B1 (en) Led display apparatus
US9239697B2 (en) Display multiplier providing independent pixel resolutions
CN102096572A (en) Multi-screen signal processing device and multi-screen system
JP2007017615A (en) Image processor, picture processing method, and program
CN103124337B (en) A kind of television equipment
JP2015096920A (en) Image processor and control method of image processing system
TWI457877B (en) Display wall system and high-resolution graphics and images generation and display method
TWI443642B (en) Display a dual screen display device
JP2011188364A (en) Multi-screen signal processing device and multi-screen system
TWI684977B (en) Screen display method of display module and display module using the method
US9933987B2 (en) Multi-display system
JP2007139923A (en) Osd generating device
TW201142696A (en) Image processing device and image signal processing system
TW201119390A (en) A multi-monitor signal processing unit and a multi-monitor system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724