JP2011187990A - Solid-state imaging device, and imaging apparatus - Google Patents
Solid-state imaging device, and imaging apparatus Download PDFInfo
- Publication number
- JP2011187990A JP2011187990A JP2011130806A JP2011130806A JP2011187990A JP 2011187990 A JP2011187990 A JP 2011187990A JP 2011130806 A JP2011130806 A JP 2011130806A JP 2011130806 A JP2011130806 A JP 2011130806A JP 2011187990 A JP2011187990 A JP 2011187990A
- Authority
- JP
- Japan
- Prior art keywords
- refractive index
- material layer
- unit
- index material
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、光電変換手段などを有する固体撮像素子、詳しくは光路変更手段を設けた固体撮像素子、及び撮像装置に関するものである。 The present invention relates to a solid-state imaging device having photoelectric conversion means and the like, and more particularly to a solid-state imaging device provided with optical path changing means and an imaging apparatus.
近年、ビデオカメラや電子カメラが広く普及している。これらのカメラには、CCD(Charge Coupled Device)固体撮像素子や、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどの増幅型固体撮像素子が用いられている。固体撮像素子の撮像部には、フォトダイオードからなる光電変換部が複数個2次元アレイ状に配置され、各光電変換部を中心的機能部として単位領域(単位画素)が形成されている。 In recent years, video cameras and electronic cameras have become widespread. In these cameras, an amplifying solid-state imaging device such as a CCD (Charge Coupled Device) solid-state imaging device or a CMOS (Complementary Metal Oxide Semiconductor) image sensor is used. In the imaging unit of the solid-state imaging device, a plurality of photoelectric conversion units made of photodiodes are arranged in a two-dimensional array, and unit regions (unit pixels) are formed with each photoelectric conversion unit serving as a central functional unit.
CCD型固体撮像素子では、各単位画素に入射した光をフォトダイオードによって光電変換し、生じた信号電荷を垂直CCD転送レジスタおよび水平CCD転送レジスタを介して、出力部に設けたフローティングディフュージョン(FD)部に転送する。そして、このFD部の電位変動をMOSトランジスタによって検出、増幅することにより、撮像信号として出力する。 In the CCD type solid-state imaging device, light incident on each unit pixel is photoelectrically converted by a photodiode, and the generated signal charge is supplied to a floating diffusion (FD) provided in an output unit via a vertical CCD transfer register and a horizontal CCD transfer register. Forward to department. Then, the potential fluctuation of the FD portion is detected and amplified by the MOS transistor, and output as an imaging signal.
一方、CMOSイメージセンサは、各単位画素内にFD部や転送、増幅などのための各種MOSトランジスタを有し、CCD型固体撮像素子よりも低電圧で動作可能であり、複雑な信号処理機能も容易にワンチップ化できるため、撮像素子の小型化や省電力化に適している。 On the other hand, a CMOS image sensor has an FD unit and various MOS transistors for transfer and amplification in each unit pixel, and can operate at a lower voltage than a CCD type solid-state imaging device, and has a complicated signal processing function. Since it can be easily made into one chip, it is suitable for downsizing and power saving of the image sensor.
図6は、従来のCMOSイメージセンサの撮像部の構成と単位画素1個分の等価回路との一例を示す説明図である。図6に示すCMOSイメージセンサでは、フォトダイオード102からなる光電変換部と、信号電荷を電圧信号に変換して出力するための4つのMOSトランジスタ103および105〜107とが、各単位画素100に設けられている。
FIG. 6 is an explanatory diagram showing an example of a configuration of an imaging unit of a conventional CMOS image sensor and an equivalent circuit for one unit pixel. In the CMOS image sensor shown in FIG. 6, each
受光動作時には、フォトダイオード102に蓄積された信号電荷(電子)は、読み出し信号線109から電荷転送ゲート103のゲート電極に印加される読み出しパルスに基づいて、電荷転送ゲート103を介してフローティングディフュージョン(FD)部104に転送される。FD部104は、増幅用トランジスタ105のゲート電極に接続されており、信号電荷(電子)によるFD部104の電位変化が、増幅用トランジスタ105によって電圧信号にインピーダンス変換され、垂直信号線15に出力される。垂直選択用トランジスタ106は、垂直選択線13からゲート電極に印加される垂直選択パルスに基づいてON、OFFし、所定の期間だけ増幅用トランジスタ105を駆動する働きをする。リセットトランジスタ107は、垂直リセット線14からゲート電極に印加される垂直リセットパルスに基づいて、FD部104の電位を電源線108の電位にリセットする働きをする。
During the light receiving operation, signal charges (electrons) accumulated in the
各単位画素100は、垂直走査回路11および水平走査回路12によって1サイクルの間に1度ずつ、下記のように走査される。すなわち、1サイクルの間の一定期間、垂直走査回路11から1つの垂直選択線13に垂直選択パルスが出力され、この垂直選択線13に対応する行の画素が選択され、各画素の出力信号がそれぞれの垂直信号線15に出力される。そして、この一定期間の間に水平走査回路12から各水平選択線17に水平選択パルスが順次出力され、対応する各垂直信号線15の出力信号が、水平選択用トランジスタ16を介して、水平信号線18に順次取り出される。1つの行の全画素の走査が終了すると、次の行の垂直選択線13に垂直選択パルスが出力され、上記と同様にしてこの新しい行の各画素が走査される。以上の動作を繰り返して、1サイクルの間に全ての行の全画素が1度ずつ走査され、その出力信号が時系列的に水平信号線18に取り出される。
Each
図7(a)は、従来のCMOSイメージセンサの撮像部の構造を示す断面図である。図7(b)は、図7(a)の断面図だけでは表しきれないFD部104と周辺の不純物層の接続関係を概念的に示す説明図である。
FIG. 7A is a cross-sectional view showing a structure of an imaging unit of a conventional CMOS image sensor. FIG. 7B is an explanatory diagram conceptually showing a connection relationship between the
図7(a)に示すように、p型シリコン基板101には埋め込みフォトダイオードからなる光電変換部102が形成されている。また、その周囲には電荷転送ゲート103などのMOSトランジスタを構成するn型不純物層が形成されている。図7(b)に示すように、埋め込みフォトダイオード102、FD部104およびリセットトランジスタ107を形成するn型不純物層はゲート電極下部のチャネル領域によって連結されるように設けられており、効率的な信号電荷の転送と消去ができるようになっている。
As shown in FIG. 7A, a p-
MOSトランジスタからなる回路部に光が漏れ入ると、光電変換が起こり、その結果生じた電子によって偽信号が発生し、ノイズとなる。従って、このアクティブ領域に光が入射しないように、図示省略した遮光膜を配置し、入射光から遮光するのが一般的である。 When light leaks into a circuit portion made up of MOS transistors, photoelectric conversion occurs, and a false signal is generated by the resulting electrons, resulting in noise. Therefore, in general, a light-shielding film (not shown) is arranged so that light is not incident on the active region, and light is shielded from incident light.
シリコン基板101の上部には酸化シリコンなどからなる絶縁層124を介して、例えばアルミニウムなどからなる多層配線が形成されている。この多層配線において、例えば、1層目の配線121は画素トランジスタ間などを接続する局所的な配線であり、2層目の配線122および3層目の配線123は、上記トランジスタを駆動する垂直選択線13などの制御信号線や、増幅用トランジスタ105によって増幅された電気信号を伝達する垂直信号線15などの信号線や、電源線などの大域的な配線である。
A multilayer wiring made of, for example, aluminum is formed on the
この多層配線は、単位画素内で入射光を遮る領域を形成している。従って、フォトダイオード102にできるだけ多くの光を導入するためには、フォトダイオード102の開口率を向上させる必要があり、フォトダイオード102の上方には、できるだけ配線を配置しないようにレイアウトする。
The multilayer wiring forms a region that blocks incident light in the unit pixel. Therefore, in order to introduce as much light as possible into the
さらにその上部には、窒化シリコンなどからなるパッシベーション膜125や平坦化膜などが形成され、その上に画素カラーフィルタ126およびオンチップレンズ127が配置されている。オンチップレンズ127や層内レンズは、入射光が遮られる領域を避け、フォトダイオード102に入射光を集光するために用いられる。通常、これらのオンチップレンズ127や層内レンズは、一定のピッチで等間隔に形成される。
Further, a
上記のCMOSイメージセンサでは、単位画素における、フォトダイオード102、画素トランジスタ103、105〜107や画素内配線、およびオンチップレンズ127や層内レンズの相対的な位置関係は、各単位画素で共通である。すなわち、各部材は同じ並進対称性をもつように同じピッチで等間隔に配列されている。この結果、入射光は、各単位画素でフォトダイオード102に同じように入射することになり、単位画素ごとのばらつきの小さい良質な画像を得ることができる。
In the above CMOS image sensor, the relative positional relationship among the
ところで、CMOSイメージセンサなどの増幅型固体撮像素子では、上記のように少なくとも2層、望ましくは3層以上の多層配線が必要であり、フォトダイオード102の上部に作られる構造が厚くなる。例えば、フォトダイオード102の表面から最上部の3層目配線までの高さは3〜5μmになり、これは画素サイズと同程度である。このため、被写体をレンズにより結像して撮像する固体撮像装置においては、撮像領域の周辺部寄りの領域でシェーディングが大きいという問題、すなわち、斜めに入射する光が遮光膜や配線によって遮られ、フォトダイオードに集光される光量が減少し、画質劣化が顕著になるという問題がある。
By the way, an amplification type solid-state imaging device such as a CMOS image sensor requires multilayer wiring of at least two layers, desirably three layers or more as described above, and the structure formed above the
そこで、撮像領域の周辺部寄りの領域においては、斜めに入射する光もフォトダイオードに集光されるように、瞳補正と称してオンチップレンズや遮光膜の開口部の位置を補正し、シェーディングを軽減することがある。具体的には、フォトダイオードから見て光が入射して来る方向にオンチップレンズおよび遮光膜開口部を配置する。また、後述の特許文献1では、撮像領域の中心部から周辺部に行くに従って各単位画素に対する信号線(配線)の相対位置が撮像領域の中心に近づく方向にずれていることを特徴とする固体撮像素子が提案されている。
Therefore, in the area near the periphery of the imaging area, the position of the opening of the on-chip lens and the light-shielding film is corrected and called shading correction so that obliquely incident light is also collected by the photodiode. May be reduced. Specifically, an on-chip lens and a light shielding film opening are arranged in a direction in which light is incident as viewed from the photodiode. Further, in
本発明に関連して重要なことは、撮像領域の周辺部でこのような補正が行われる例も含めて、CMOSイメージセンサなどの固体撮像素子では、通常、単位領域(単位画素)の中心位置に光電変換部(フォトダイオード)が配置され、オンチップレンズの各画素レンズは透過光が単位画素の中心位置に集光されるように設計されていることである。より一般的に言えば、光電変換部は常に単位領域の中の一定位置(上記の例では、中心位置)に配置され、単位領域の配列と同じ並進対称性をもつように各光電変換部は一定のピッチで等間隔に配列されており、かつ、その光電変換部に集光できるように、オンチップレンズを構成する各画素レンズも、光電変換部と同じ又はほぼ同じピッチで並進対称性をもつように配列されていることである。 What is important in relation to the present invention is that the center position of a unit region (unit pixel) is usually used in a solid-state imaging device such as a CMOS image sensor, including an example in which such correction is performed in the periphery of the imaging region. The photoelectric conversion unit (photodiode) is disposed in the pixel chip, and each pixel lens of the on-chip lens is designed so that the transmitted light is condensed at the center position of the unit pixel. More generally speaking, the photoelectric conversion units are always arranged at a fixed position in the unit region (in the above example, the center position), and each photoelectric conversion unit has the same translational symmetry as the unit region arrangement. Each pixel lens that constitutes the on-chip lens has translational symmetry at the same or substantially the same pitch as the photoelectric conversion unit so that it is arranged at regular intervals with a constant pitch and can be condensed on the photoelectric conversion unit. It is arranged to have.
なお、本明細書でいう単位領域(単位画素)とは、1つの光電変換部を中心的機能部として、その機能を実現するための部分が配置された基板上の領域を指すものとする。また、単位領域の配列の並進対称性とは、同じ大きさの単位領域中の一定位置(例えば中心の位置)を占める点の集合によって形成される配列の規則性を指すものとする。 Note that a unit region (unit pixel) in this specification refers to a region on a substrate in which a portion for realizing the function is arranged with one photoelectric conversion unit as a central function unit. In addition, the translational symmetry of the unit region array refers to the regularity of the array formed by a set of points occupying a certain position (for example, the center position) in the unit region of the same size.
さて、近年、携帯電話などのモバイル機器へのカメラ機能搭載の目的から、固体撮像素子の小型化に対する要求が強まっている。この固体撮像素子の小型化と高画素数化による単位画素の縮小化にともない、単位画素あたりの受光領域が減少し、飽和信号量や感度などの固体撮像素子の特性が低下するという問題が生じている。 In recent years, there has been an increasing demand for downsizing of a solid-state imaging device for the purpose of mounting a camera function in a mobile device such as a mobile phone. As the size of the solid-state image sensor is reduced and the number of pixels is reduced, the light receiving area per unit pixel is reduced, and the characteristics of the solid-state image sensor such as the saturation signal amount and sensitivity are deteriorated. ing.
従来、この特性低下を防止するために、単位画素内のトランジスタの面積を減少させることで、フォトダイオードの面積の減少を抑える方法などが用いられてきた。しかし、そのような方法で固体撮像素子の特性を保つのにも限界がある。 Conventionally, in order to prevent this characteristic deterioration, a method of suppressing a reduction in the area of the photodiode by reducing the area of the transistor in the unit pixel has been used. However, there is a limit to maintaining the characteristics of the solid-state imaging device by such a method.
そこで、後述の特許文献2および3では、次世代へのブレークスルーとして、各画素に必須であるフォトダイオード102および電荷転送ゲート103以外の、従来すべての画素に設けられていたFD部104、増幅用トランジスタ105、垂直選択用トランジスタ106、およびリセットトランジスタ107を複数の隣接単位画素間で共有するCMOSイメージセンサが提案されている。このCMOSイメージセンサでは、単位画素当りのトランジスタ数および配線数を減らすことができ、その結果として、十分なフォトダイオードの面積を確保し、また、配線によるケラレを減少させることができるので、単位画素の縮小化に有効に対応することができると期待されている。
Therefore, in
上記の例として、後に本発明の実施の形態1において図1〜3を用いて詳述するように、2個または4個の単位画素に共通のFD部4を設け、増幅用トランジスタ5、垂直選択用トランジスタ6およびリセットトランジスタ7を隣接単位画素間で共有し、単位画素当りのトランジスタ数および配線数を減らすようにCMOSイメージセンサを構成することができる。
As an example of the above, as will be described later in detail with reference to FIGS. 1 to 3 in the first embodiment of the present invention, a
ただし、この場合、単位画素内に、画素固有のフォトダイオード2などと、複数の単位画素に共有される共有領域とが混在することになる。共有領域が単位画素内で占める相対位置は、隣接単位画素間では必ず異なるから、フォトダイオード2が単位画素内で占める相対位置も、自ずと隣接単位画素間で異なることになる。すなわち、共有領域を有するCMOSイメージセンサでは、従来の通常のCMOSイメージセンサ(図7参照。)と違って、フォトダイオード2を単位画素と同じ並進対称性をもつように同じピッチで配置することはできない。以下、これらのこと、およびこのような基板に従来と同様のオンチップレンズを形成した場合の問題点について図を用いて説明する。
In this case, however, the pixel-
図8は、上記のフォトダイオード2やトランジスタが形成されたシリコン基板1の上に、従来と同様のオンチップレンズ27や層内レンズ131などが形成されたCMOSイメージセンサの撮像部の構造を示す断面図である。図8は、主として3個の単位画素を示しており、左側の単位画素10と中央の単位画素20とは境界位置31において互いにFD部4を共有しているが、右側の単位画素60と中央の単位画素20とはFD部4を共有していない。
FIG. 8 shows the structure of an image pickup unit of a CMOS image sensor in which the same on-chip lens 27 and
図7(b)を用いて先述したように、フォトダイオード2のn型領域とFD部4のn型領域とは、効率的な信号電荷の転送が行えるように、電荷転送ゲート3のチャネル領域を介して連結されるように設けられている。従って、光電変換部2は単位画素の中心位置よりも、FD部4の側(境界位置31の側)に偏位して設けられている。そして、境界位置31の反対側の境界位置32の近傍には、(図示省略した)画素間で共有される増幅用トランジスタや垂直選択用トランジスタやリセッットトランジスタなどが形成されている。
As described above with reference to FIG. 7B, the n-type region of the
この結果、図8の横方向において各単位画素のフォトダイオード2が形成する配列は、(FD部4を共有し合う単位画素間における)ピッチが小さい区間と、(FD部4を共有しない単位画素間における)ピッチが大きい区間とが交互に現れる配列になる。すなわち、図7(a)を用いて先述した、通常のCMOSイメージセンサにおける並進対称性をもった等間隔の配列から偏位している。
As a result, the array formed by the
一方、図8に示すように、シリコン基板1の上部には酸化シリコンなどからなる絶縁層24が形成され、これを介して、図示省略した多層配線が形成されている。多層配線は、フォトダイオード2にできるだけ多くの光を導入できるように、フォトダイオード2の上方を避けるようにレイアウトする。また、MOSトランジスタからなる回路部に光が入射しないように、図示省略した遮光膜が配置されている。
On the other hand, as shown in FIG. 8, an insulating layer 24 made of silicon oxide or the like is formed on the
さらにその上部には、窒化シリコンなどからなるパッシベーション膜25や平坦化膜などが形成され、その上に層内レンズ131や遮光膜37が形成され、さらにその上に画素カラーフィルタ26およびオンチップレンズ27が配置されている。
Further, a passivation film 25 made of silicon nitride or the like, a planarizing film, etc. are formed on the upper part, and an
被写体に最も近いレンズであるオンチップレンズ27は、その光軸の位置が単位画素の中心位置に一致するように設けられている。また、シリコン基板1の光電変換部2以外の領域を入射光から遮光する遮光膜37は、その開口部の中心が単位画素の中心位置に一致するように設けられている。このようにすると、各画素で被写体からの入射光を取り込む位置が一定のピッチで配置されることになり、画質が向上する。また、層内レンズ131の光軸の位置も単位画素の中心位置に一致するように設けられている。この結果、光軸に平行にオンチップレンズ27に入射した光は、オンチップレンズ27を透過した後、図1に点線で示したように各単位画素の中心位置のやや深い位置に焦点を結ぶように集光される。この光は、さらに層内レンズ131によって各単位画素の中心位置のより浅い位置に焦点を結ぶように集光される。
The on-chip lens 27 that is the lens closest to the subject is provided so that the position of the optical axis coincides with the center position of the unit pixel. The light shielding film 37 that shields the region other than the
一方、前述したように、フォトダイオード2は、単位画素の中心位置よりも、FD部4の側(境界位置31の側)に偏位して設けられ、多層配線もフォトダイオード2の上部を避けるように単位画素の中心位置から変位して形成されている。
On the other hand, as described above, the
以上の結果、オンチップレンズ27および層内レンズ131によって集光された光の一部が、フォトダイオード2をはずれてトランジスタが形成されているシリコン基板1の共有領域の上部の(図示省略した)遮光膜に入射したり、多層配線によってケラレたりするという問題が生じる。この際、共有領域におけるトランジスタの配置や多層配線の配置は、隣接単位画素間で一様ではないないから、この問題はフォトダイオード2に入射する入射光量が減少する原因になるばかりでなく、入射光量が各単位画素間でばらつく原因にもなる。各単位画素間でフォトダイオード2に入射する入射光量がばらつく場合、各単位画素で感度が一定にならず、撮像特性として好ましくない。
As a result, a part of the light collected by the on-chip lens 27 and the
図9は、上記の問題点の対策として、フォトダイオード2からはずれたり、多層配線によってケラレたりする光を予め除いてしまうように、遮光膜141をフォトダイオード2の配置に対応させて形成し、遮光膜141の開口部の面積を小さくしたCMOSイメージセンサの撮像部の構造を示す断面図である。
In FIG. 9, as a countermeasure against the above-described problem, a light shielding film 141 is formed corresponding to the arrangement of the
この方法では、入射光の一部が、シリコン基板1の共有領域の上部の遮光膜に入射したり、多層配線によってケラレたりするということが少なくなるので、各単位画素間での入射光量のばらつきが小さくなり、単位画素間の感度のばらつきが減少して、好ましい撮像特性が得られるかもしれないが、それは入射光の一部を捨てることによって実現しているのであって、CMOSイメージセンサの感度が低下するという許容し難い問題点がある。
In this method, since a part of incident light is less likely to enter the light shielding film above the shared region of the
また、遮光膜141で反射された光が、多重反射して別の単位画素のフォトダイオードに入射すると、混色の原因となる。また、遮光膜141をフォトダイオード2の配置に対応させて形成したため、各単位画素で被写体からの入射光を取り込む開口部の位置が、一定のピッチで配置されておらず、被写体の位置情報に係わる画質が低下する。
Further, when the light reflected by the light shielding film 141 is reflected multiple times and enters the photodiode of another unit pixel, it causes color mixing. Further, since the light shielding film 141 is formed corresponding to the arrangement of the
以上に述べたように、CMOSイメージセンサの隣接単位画素間で増幅用トランジスタ(AMP)、垂直選択用トランジスタ(SEL)およびリセットトランジスタ(RST)などを共有する画素共有技術では、単位画素当りのトランジスタ数を減らして、フォトダイオードの受光面積を十分に確保することができる。しかし、この方法では、光電変換部は単位画素の中心位置から偏位した位置に設けられるので、その光軸が単位画素の中心位置に配置されているオンチップレンズで集光すると、入射光を効果的に光電変換部に集光することができず、各光電変換部に集光される光量が減少したり、単位画素ごとに光量が大きくばらついたりすることになる。 As described above, in the pixel sharing technique in which the amplifying transistor (AMP), the vertical selection transistor (SEL), the reset transistor (RST), and the like are shared between adjacent unit pixels of the CMOS image sensor, transistors per unit pixel By reducing the number, a sufficient light receiving area of the photodiode can be secured. However, in this method, since the photoelectric conversion unit is provided at a position deviated from the center position of the unit pixel, when the optical axis is condensed by the on-chip lens arranged at the center position of the unit pixel, incident light is condensed. The light cannot be effectively collected on the photoelectric conversion unit, and the amount of light collected on each photoelectric conversion unit is reduced, or the amount of light varies greatly from unit pixel to unit pixel.
本発明は、このような状況に鑑みてなされたものであって、その目的は、光電変換部が並進対称性配列の位置から位置ずれして配置されていても、入射光を光電変換部に効果的に集光することができる固体撮像素子、及びその固体撮像素子を用いた撮像装置を提供することにある。 The present invention has been made in view of such a situation, and an object of the present invention is to provide incident light to the photoelectric conversion unit even when the photoelectric conversion unit is arranged to be displaced from the position of the translational symmetry array. An object of the present invention is to provide a solid-state imaging device capable of condensing effectively and an imaging device using the solid-state imaging device.
即ち、本発明は、入射光を電気信号に変換する光電変換部を有する単位領域が複数個隣接して設けられている固体撮像素子であって、
前記複数個の単位領域間の境界位置の側へ、それぞれの光電変換部が各単位領域の中心位置から偏位して設けられ、
前記の偏位した光電変換部上に高屈折率材料層が配置され、前記偏位の方向とは逆方向の側の光電変換部上に前記高屈折率材料層と接して低屈折率材料層が配置され、
前記高屈折率材料層及び前記低屈折率材料層によって前記入射光が光路変更されて前記光電変換部に入射する、
固体撮像素子に係わるものである。
That is, the present invention is a solid-state imaging device provided with a plurality of adjacent unit regions each having a photoelectric conversion unit that converts incident light into an electrical signal,
To the side of the boundary position between the plurality of unit regions, each photoelectric conversion unit is provided offset from the center position of each unit region,
A high refractive index material layer is disposed on the deflected photoelectric conversion portion, and a low refractive index material layer is in contact with the high refractive index material layer on the photoelectric conversion portion on the side opposite to the displacement direction. Is placed,
The incident light is changed in optical path by the high refractive index material layer and the low refractive index material layer and is incident on the photoelectric conversion unit.
The present invention relates to a solid-state image sensor.
また、本発明は、前記固体撮像素子と、この固体撮像素子の出力信号を処理する信号処理部と、この信号処理部の出力信号を記録する記録部とを有する、撮像装置に係わるものでもある。 The present invention also relates to an imaging apparatus including the solid-state imaging device, a signal processing unit that processes an output signal of the solid-state imaging device, and a recording unit that records an output signal of the signal processing unit. .
本発明の固体撮像素子によれば、前記の偏位した光電変換部上に高屈折率材料層が配置され、前記偏位の方向とは逆方向の側の光電変換部上に前記高屈折率材料層と接して低屈折率材料層が配置されている。 According to the solid-state imaging device of the present invention, a high refractive index material layer is disposed on the displaced photoelectric conversion unit, and the high refractive index is disposed on the photoelectric conversion unit on the side opposite to the direction of the displacement. A low refractive index material layer is disposed in contact with the material layer.
このため、前記光電変換部に近い位置にある前記高屈折率材料層に斜めに入射して来る光は、前記高屈折率材料層表面で入射角よりも屈折角が小さくなるように屈折するので、前記単位領域間の前記境界位置へ近づく方向に光路が変更され、直進すれば前記光電変換部を外れてしまう光の一部が前記光電変換部に入射するようになり、この結果、より多くの光が前記光電変換部に入射するようになる。 For this reason, the light incident obliquely on the high refractive index material layer located near the photoelectric conversion portion is refracted so that the refraction angle is smaller than the incident angle on the surface of the high refractive index material layer. The optical path is changed in a direction approaching the boundary position between the unit regions, and a part of the light that comes off the photoelectric conversion unit when it goes straight enters the photoelectric conversion unit. As a result, more Light enters the photoelectric conversion unit.
また、前記光電変換部から遠い位置にある前記低屈折率材料層に斜めに入射して来る光は、前記低屈折率材料層表面で入射角よりも屈折角が大きくなるように屈折するので、前記単位領域間の前記境界位置へ近づく方向に光路が変更され、直進すれば前記光電変換部を外れてしまう光の一部が前記光電変換部に入射するようになり、この結果、より多くの光が前記光電変換部に入射するようになる。 Further, the light incident obliquely on the low refractive index material layer located far from the photoelectric conversion portion is refracted so that the refraction angle is larger than the incident angle on the surface of the low refractive index material layer. The optical path is changed in a direction approaching the boundary position between the unit regions, and a part of the light that comes off the photoelectric conversion unit when going straight enters the photoelectric conversion unit, and as a result, more Light enters the photoelectric conversion unit.
上記のように、前記光電変換部に近い位置に前記高屈折率材料層を配置し、前記光電変換部に遠い位置に前記低屈折率材料層を配置することによって、前記光電変換部に入射する光が増加するように光の進路を変更することができる。 As described above, the high refractive index material layer is disposed at a position close to the photoelectric conversion section, and the low refractive index material layer is disposed at a position far from the photoelectric conversion section, thereby entering the photoelectric conversion section. The light path can be changed so that the light increases.
以上のようにして、本発明の固体撮像素子によれば、前記光電変換部が、前記複数個の単位領域間の境界位置の側へ、各単位領域の中心位置から偏位して設けられていても、前記偏位によって前記光電変換部へ入射する光量が減少することが抑えられる。そして、前記単位領域間の境界位置に、隣接する光電変換部に共通のFD部を配置できるため、素子の小型化、高密度化を実現することができる。
また、本発明の撮像装置によれば、前記固体撮像素子と、この固体撮像素子の出力信号を処理する信号処理部と、この信号処理部の出力信号を記録する記録部とを有しているので、前記固体撮像素子によって得られた撮像信号を、信号処理した上で記録することができる。
As described above, according to the solid-state imaging device of the present invention, the photoelectric conversion unit is provided to be deviated from the center position of each unit region toward the boundary position between the plurality of unit regions. However, a decrease in the amount of light incident on the photoelectric conversion unit due to the deviation can be suppressed. And since the FD part common to the adjacent photoelectric conversion part can be arrange | positioned in the boundary position between the said unit area | regions, size reduction and density increase of an element are realizable.
According to the imaging apparatus of the present invention, the solid-state imaging device, the signal processing unit that processes the output signal of the solid-state imaging device, and the recording unit that records the output signal of the signal processing unit are provided. Therefore, the imaging signal obtained by the solid-state imaging device can be recorded after signal processing.
本発明の固体撮像素子において、前記境界位置において、前記複数個の光電変換部に共通の出力取り出し領域が形成されているのがよい。この際、前記複数個の光電変換部のそれぞれと、前記共通の出力取り出し領域との間で、電荷転送ゲートが構成されているのがよい。このようにすることで前記共通の出力取り出し領域から後の出力用回路を前記複数個の光電変換部で共用することができ、出力に要する基板上の面積を縮小することができるので、前記固体撮像素子を小型化あるいは高画素数化したり、前記固体撮像素子の小型化あるいは高画素数化にともなう単位領域における受光面積の減少を防止したりすることができる。前記複数個の光電変換部の出力は、前記電荷転送ゲートによって選別して取り出すことができる。 In the solid-state imaging device of the present invention, it is preferable that an output extraction region common to the plurality of photoelectric conversion units is formed at the boundary position. At this time, it is preferable that a charge transfer gate is formed between each of the plurality of photoelectric conversion units and the common output extraction region. In this way, the output circuit after the common output extraction region can be shared by the plurality of photoelectric conversion units, and the area on the substrate required for output can be reduced. It is possible to reduce the size of the image sensor or increase the number of pixels, or to prevent a reduction in the light receiving area in the unit region due to the size reduction or increase in the number of pixels of the solid-state image sensor. Outputs of the plurality of photoelectric conversion units can be sorted out by the charge transfer gate.
また、前記複数個の単位領域において、前記偏位の大きさが互いに同じであるのがよい。この際、前記境界位置上に前記高屈折率材料層及び前記低屈折率材料層の各中心位置が存在しているのがよい。これは、前記境界位置に関して左右対称であるということである。前記境界位置の両側には同じ構成をもつ前記単位領域が配置されているので、これは当然のこととも言えるが、何らかの対称性があると、形成工程が簡易になるなどのメリットがある。 In the plurality of unit regions, the magnitudes of the deviations may be the same. At this time, it is preferable that the center positions of the high refractive index material layer and the low refractive index material layer exist on the boundary position. This means that it is symmetrical with respect to the boundary position. Since the unit regions having the same configuration are arranged on both sides of the boundary position, this can be said to be natural. However, if there is some symmetry, there is an advantage that the formation process is simplified.
また、前記高屈折率材料層や前記低屈折率材料層の材料は、特に限定されるものではないが、前記高屈折率材料層は、できるだけ屈折率が大きい材料、例えば、窒化シリコン系材料(屈折率:約2.0)又は酸化チタン分散ポリイミド(屈折率:約1.8)からなり、また、前記低屈折率材料層は、できるだけ屈折率が小さい材料、例えば、フッ素系ポリマー(屈折率:1.3〜1.4)又は酸化シリコン系材料(屈折率:1.4〜1.5)からなるのがよい。このようにすると、本発明の前記高屈折率材料層及び前記低屈折率材料層の効果がよりよく発揮される。 The material of the high refractive index material layer and the low refractive index material layer is not particularly limited, but the high refractive index material layer is made of a material having a refractive index as large as possible, for example, a silicon nitride material ( Refractive index: about 2.0) or titanium oxide dispersed polyimide (refractive index: about 1.8), and the low refractive index material layer is made of a material having a refractive index as small as possible, for example, a fluorine-based polymer (refractive index). : 1.3 to 1.4) or a silicon oxide-based material (refractive index: 1.4 to 1.5). In this case, the effects of the high refractive index material layer and the low refractive index material layer of the present invention are more effectively exhibited.
また、前記高屈折率材料層及び前記低屈折率材料層が、前記光電変換部の出力信号を伝達する配線を埋め込んだ絶縁層と、オンチップレンズ部との間に設けられているのがよい。この際、また、前記高屈折率材料層及び前記低屈折率材料層が、前記絶縁層上のパッシベーション膜と、前記オンチップレンズ部下のフィルタ層との間に設けられているのがよい。このような配置で、本発明の前記高屈折率材料層及び前記低屈折率材料層の効果が最もよく発揮される。 The high refractive index material layer and the low refractive index material layer may be provided between an insulating layer in which wiring for transmitting an output signal of the photoelectric conversion unit is embedded and an on-chip lens unit. . At this time, the high-refractive index material layer and the low-refractive index material layer are preferably provided between the passivation film on the insulating layer and the filter layer below the on-chip lens portion. With such an arrangement, the effects of the high refractive index material layer and the low refractive index material layer of the present invention are best exhibited.
また、前記高屈折率材料層がレンズ形状を有し、前記低屈折率材料層が前記高屈折率材料層の上部又は下部まで延在しているのがよい。このようにすると、前記の偏位した光電変換部上に、前記高屈折率材料層が配置され、前記偏位の方向とは逆方向の側の光電変換部上に前記高屈折率材料層と接して前記低屈折率材料層が配置されるとともに、前記高屈折率材料層がレンズ形状を有し、前記低屈折率材料層が前記高屈折率材料層の上部又は下部まで延在しているため、上述した前記高屈折率材料層および前記低屈折率材料層の効果に加え、レンズ効果によって入射光を偏位して存在する前記光電変換部へ向けて集光することができる。この際、前記低屈折率材料層が前記高屈折率材料層の上部まで延在する場合には、この2層で上に凸の凸レンズを構成し、前記低屈折率材料層が前記高屈折率材料層の下部まで延在する場合には、この2層で下に凸の凸レンズを構成する。 The high refractive index material layer may have a lens shape, and the low refractive index material layer may extend to an upper part or a lower part of the high refractive index material layer. In this case, the high refractive index material layer is disposed on the displaced photoelectric conversion portion, and the high refractive index material layer is disposed on the photoelectric conversion portion on the side opposite to the displacement direction. The low refractive index material layer is disposed in contact therewith, the high refractive index material layer has a lens shape, and the low refractive index material layer extends to an upper portion or a lower portion of the high refractive index material layer. Therefore, in addition to the above-described effects of the high refractive index material layer and the low refractive index material layer, incident light can be condensed toward the photoelectric conversion portion that is deviated by the lens effect. At this time, when the low refractive index material layer extends to the upper portion of the high refractive index material layer, the two layers constitute a convex lens that is convex upward, and the low refractive index material layer is the high refractive index layer. In the case of extending to the lower part of the material layer, a convex lens convex downward is constituted by these two layers.
この場合、前記レンズ形状を有する前記高屈折率材料層が第1のレンズ部であり、前記第1のレンズ部の上方に設けられた第2のレンズ部を有し、前記第2のレンズ部は光軸が前記単位領域の前記中心位置に一致するように等間隔に設けられているのがよい。前記第2のレンズ部は被写体に最も近いレンズであるから、その光軸の位置は前記単位領域の前記中心位置に一致するように等間隔に設けられているのがよい。そして、前記光電変換部上に、前記光電変換部が形成されている半導体基体の前記光電変換部以外の領域を前記入射光から遮光する遮光部が、その開口部の中心が前記単位領域の前記中心位置に一致するように設けられているのがよい。以上のようにすると、各画素で被写体からの入射光を取り込む位置が、前記光電変換部を設ける位置とは関係なく、互いに一定のピッチで配置されることになり、画質が向上する。 In this case, the high-refractive-index material layer having the lens shape is a first lens unit, and has a second lens unit provided above the first lens unit, and the second lens unit Are preferably provided at equal intervals so that the optical axes coincide with the center position of the unit region. Since the second lens portion is the lens closest to the subject, the position of the optical axis is preferably provided at equal intervals so as to coincide with the center position of the unit region. And the light-shielding part that shields the area other than the photoelectric conversion part of the semiconductor substrate on which the photoelectric conversion part is formed on the photoelectric conversion part from the incident light, and the center of the opening is the unit area It is preferable to be provided so as to coincide with the center position. As described above, the positions where the incident light from the subject is captured in each pixel are arranged at a constant pitch regardless of the position where the photoelectric conversion unit is provided, and the image quality is improved.
更にこの場合、前記境界位置において、前記複数個の光電変換部に共通の出力取り出し領域が形成されているのがよい。この際、前記複数個の光電変換部のそれぞれと、前記共通の出力取り出し領域との間で、電荷転送ゲートが構成されているのがよい。このようにすることで前記共通の出力取り出し領域から後の出力用回路を前記複数個の光電変換部で共用することができ、出力に要する基板上の面積を縮小することができるので、前記固体撮像素子を小型化あるいは高画素数化したり、前記固体撮像素子の小型化あるいは高画素数化にともなう単位領域における受光面積の減少を防止したりすることができる。前記複数個の光電変換部の出力は、前記電荷転送ゲートによって選別して取り出すことができる。 Furthermore, in this case, it is preferable that an output extraction region common to the plurality of photoelectric conversion units is formed at the boundary position. At this time, it is preferable that a charge transfer gate is formed between each of the plurality of photoelectric conversion units and the common output extraction region. In this way, the output circuit after the common output extraction region can be shared by the plurality of photoelectric conversion units, and the area on the substrate required for output can be reduced. It is possible to reduce the size of the image sensor or increase the number of pixels, or to prevent a reduction in the light receiving area in the unit region due to the size reduction or increase in the number of pixels of the solid-state image sensor. Outputs of the plurality of photoelectric conversion units can be sorted out by the charge transfer gate.
次に、本発明の好ましい実施の形態を図面参照下に具体的かつ詳細に説明する。 Next, a preferred embodiment of the present invention will be described specifically and in detail with reference to the drawings.
実施の形態1
実施の形態1では、請求項1〜9に記載した固体撮像素子の例として、CMOSイメージセンサについて説明する。このCMOSイメージセンサでは、前記複数個の光電変換部に共通の出力取り出し領域として、2個または4個の単位領域(以下、単位画素と言う。)に共通のFD(フローティングディフュージョン)部を設け、増幅用トランジスタ、垂直選択用トランジスタおよびリセットトランジスタをこれらの単位画素間で共有することによって単位画素当りのトランジスタ数を減らして、フォトダイオードの受光面積を十分に確保するように構成されている。
In the first embodiment, a CMOS image sensor will be described as an example of the solid-state imaging device described in
この結果として、光電変換部を各単位画素の中心位置から偏位させて設けざるを得なくなる。これに対応するために、実施の形態1では、前記の偏位した光電変換部上に高屈折率材料層を配置し、かつ、前記偏位の方向とは逆方向の側の光電変換部上に低屈折率材料層を配置することによって、前記入射光の光路を変更し、前記入射光が前記の偏位した光電変換部に入射するようにする。 As a result, it is necessary to provide the photoelectric conversion unit by deviating from the center position of each unit pixel. In order to cope with this, in the first embodiment, a high refractive index material layer is disposed on the displaced photoelectric conversion unit, and on the photoelectric conversion unit on the side opposite to the direction of the displacement. By disposing a low refractive index material layer, the optical path of the incident light is changed so that the incident light enters the deflected photoelectric conversion unit.
図1と図2は、実施の形態1に基づくCMOSイメージセンサの撮像部の構造を示す断面図(図1)と平面図(図2)とである。図1は、図2に1F−1F線で示した位置における断面図である。なお、図2では、トラジスタ5〜7を共有する4個の単位画素の光電変換部2を、同じ記号(2a、2b、2c、2d、・・・2x)を付して示している。また、単位画素の位置を示すために、左上に原点(0,0)をとり、縦方向の位置を示すx(行番号)と横方向の位置を示すy(列番号)との組(x,y)を用いるものとする。
1 and 2 are a cross-sectional view (FIG. 1) and a plan view (FIG. 2) showing the structure of the imaging unit of the CMOS image sensor based on the first embodiment. FIG. 1 is a cross-sectional view taken along the
図1は、主として3個の単位画素を示しており、左側の単位画素10と中央の単位画素20とは境界位置31において互いにFD部4を共有しているが、右側の単位画素60と中央の単位画素20とはFD部4を共有していない。各単位画素10、20、60では、シリコン基板1中に埋め込みフォトダイオードからなる光電変換部2(図2では、それぞれ、2a、2a、2c)が形成されている。
FIG. 1 mainly shows three unit pixels. The
図7(b)を用いて既述したように、フォトダイオード2のn型領域とFD部4のn型領域とは、効率的な信号電荷の転送が行えるように、電荷転送ゲート3のチャネル領域を介して連結されるように設けられている。従って、図8を用いて既述したように、光電変換部2は単位画素の中心位置よりも、FD部4の側(境界位置31の側)に偏位して設けられている。そして、図2に示すように、単位画素の、FD部4とは反対側の領域(図1では、境界位置32およびその近傍)には、画素間で共有される増幅用トランジスタ5や垂直選択用トランジスタ6やリセッットトランジスタ7などが形成されている。この結果、各光電変換部2が形成する配列は、図2の斜め下方向において、ピッチが小さい区間(FD部4を共有し合う単位画素間)とピッチが大きい区間(FD部4を共有しない単位画素間)とが交互に現れる配列になる。これは、図7(a)を用いて先述した、従来のCMOSイメージセンサにおける並進対称性をもった等間隔の配列から偏位している。
As already described with reference to FIG. 7B, the n-type region of the
一方、図1に示すように、シリコン基板1の上部には酸化シリコンなどからなる絶縁層24が形成され、これを介して、図示省略するが、例えばアルミニウムなどからなる多層配線が形成されている。この多層配線において、図7(a)を用いて既述したように、例えば、1層目の配線は画素トランジスタ間などの局所的な配線であり、2層目の配線および3層目の配線は垂直選択線13や垂直信号線15などの大域的な配線である。多層配線は、フォトダイオード2にできるだけ多くの光を導入できるように、フォトダイオード2の開口率を上げる必要があり、フォトダイオード2の上方をできるだけ避けるようにレイアウトする。また、MOSトランジスタによる回路部に光が入射しないように、図示省略した遮光膜が配置されている。
On the other hand, as shown in FIG. 1, an insulating layer 24 made of silicon oxide or the like is formed on the
さらにその上部には、窒化シリコンなどからなるパッシベーション膜25や平坦化膜などが形成され、その上に本実施の形態の特徴である高屈折率材料層33および低屈折率材料層34が形成され、さらにその上に画素カラーフィルタ26およびオンチップレンズ27が配置されている。
Further, a passivation film 25 made of silicon nitride or the like, a planarizing film, or the like is formed on the upper portion, and a high refractive
図1および図2に示すように、単位画素(i,j)10の光電変換部2aと、単位画素(i+1,j+1)20の光電変換部2aとは、FD部4を中心として中心対称に配置されている。これと同様に、図2のi番目の行の各光電変換部2b、2c、2d、・・・は、それぞれ、(i+1)番目の行の、1つ右の列の光電変換2b、2c、2d、・・・とFD部4を中心として中心対称に配置されている。これに合わせて、高屈折率材料層33および低屈折率材料層34は、図2に点線で示すように、長さ方向が図2の横方向に一致する帯形形状に形成され、両者が幅方向に交互に並ぶように設けられるのがよい。この際、高屈折率材料層33の中心線がFD部4の真上にあり、帯形の高屈折率材料層33の幅と、帯形の低屈折率材料層34の幅とが等しくなっているのがよい。高屈折率材料層33および低屈折率材料層34の幅は、これ限られるものではないが、両者の効果のバランスを考慮すると、同程度の幅にするのがよい。また、高屈折率材料層33および低屈折率材料層34に加えて、中間の屈折率をもつ材料の層を設けてもよい。
As shown in FIGS. 1 and 2, the photoelectric conversion unit 2 a of the unit pixel (i, j) 10 and the photoelectric conversion unit 2 a of the unit pixel (i + 1, j + 1) 20 are symmetric about the
高屈折率材料層33や低屈折率材料層34の材料は、特に限定されるものではないが、高屈折率材料層33は、できるだけ屈折率が大きい材料、例えば、窒化シリコン系材料(屈折率:約2.0)又は酸化チタン分散ポリイミド(屈折率:約1.8)からなり、また、低屈折率材料層34は、できるだけ屈折率が小さい材料、例えば、フッ素系ポリマー(屈折率:1.3〜1.4)又は酸化シリコン系材料(屈折率:1.4〜1.5)からなるのがよい。このようにすると、高屈折率材料層33および低屈折率材料層34の効果がよりよく発揮される。
The material of the high refractive
図1に示すオンチップレンズ27を構成する各画素レンズは、単位画素の配列と同じ並進対称性をもつように等間隔に配列されている。そのため、高屈折率材料層33および低屈折率材料層34が無い従来の場合には、入射光は、各画素レンズを透過した後、図1に点線で示したように各単位画素の中心位置に焦点を結ぶように集光される。一方、光電変換部2は、前述したように各単位画素の中心位置から境界位置31の側に偏位して配置されているから、この状態では入射光を光電変換部2に効果的に集光することはできない。
The pixel lenses constituting the on-chip lens 27 shown in FIG. 1 are arranged at equal intervals so as to have the same translational symmetry as the unit pixel arrangement. Therefore, in the conventional case without the high-refractive
それに対し、本実施の形態では高屈折率材料層33および低屈折率材料層34が設けられている。このため、光電変換部2に近い位置にある高屈折率材料層33に、オンチップレンズ27から斜めに入射して来る光は、高屈折率材料層33の表面で入射角よりも屈折角が小さくなるように屈折するので、単位画素間の境界位置31へ近づく方向に光路が変更され、直進すれば光電変換部2を外れてしまう光の一部が光電変換部2に入射するようになり、この結果、より多くの光が光電変換部2に入射するようになる。
In contrast, in the present embodiment, a high refractive
また、光電変換部2から遠い位置にある低屈折率材料層34に、オンチップレンズ27から斜めに入射して来る光は、低屈折率材料層34の表面で入射角よりも屈折角が大きくなるように屈折するので、単位画素間の境界位置31へ近づく方向に光路が変更され、直進すれば光電変換部2を外れてしまう光の一部が光電変換部2に入射するようになり、この結果、より多くの光が光電変換部2に入射するようになる。
Further, the light incident obliquely from the on-chip lens 27 to the low refractive index material layer 34 located far from the
以上の結果、高屈折率材料層33および低屈折率材料層34が無い場合には図1に点線で示したように進む光の進路が、高屈折率材料層33および低屈折率材料層34が設けられている場合には図1に実線で示したように変更され、単位画素の中心位置から偏位して設けられている光電変換部2に入射光が効果的に集光される。
As a result, in the absence of the high refractive
なお、図1は、複雑化を避け本質がわかりやすくなるように、高屈折率材料層33および低屈折率材料層34の屈折率が、それぞれ1.8および1.4であり、その前後の画素カラーフィルタ26や絶縁層24の屈折率はすべて1.6であると単純化して作図した。
In FIG. 1, the refractive indexes of the high refractive
図2の平面図に示すように、本実施の形態に基づくCMOSイメージセンサの撮像部では、4個の単位画素、例えば単位画素(i,j)10、単位画素(i+1,j+1)20、単位画素(i+2,j)30および単位画素(i+3,j+1)40が、増幅用トランジスタ5や垂直選択用トランジスタ6やリセッットトランジスタ7などを共有している。この際、単位画素10と20、および、単位画素30と40とは、それぞれ、FD部4を共有し、2つのFD部4はFD部配線4aで連結され、増幅用トランジスタ5のゲート電極に接続される。なお、図2では、FD部配線4aはFD部4やトランジスタ5〜7に重ねて描かれているが、実際には、層間絶縁膜を介して形成され、トランジスタ等と接続プラグによって接続されている。
As shown in the plan view of FIG. 2, the imaging unit of the CMOS image sensor according to the present embodiment has four unit pixels, for example, unit pixel (i, j) 10, unit pixel (i + 1, j + 1) 20, and unit. The pixel (i + 2, j) 30 and the unit pixel (i + 3, j + 1) 40 share the amplification transistor 5, the vertical selection transistor 6, the
図3は、本実施の形態に基づくCMOSイメージセンサの撮像部の、トランジスタを共有する4個の単位画素の等価回路を示す説明図である。このCMOSイメージセンサの撮像部の構成は、図5を用いて既述した、従来のCMOSイメージセンサの撮像部の構成と基本的には同様であるが、4個の単位画素10〜40に共通のFD部4を設け、増幅用トランジスタ5,垂直選択用トランジスタ6およびリセットトランジスタ7をこれらの単位画素間で共有するように構成されている点が異なっている。各単位画素の光電変換部2aは図1を用いて説明したように、電荷転送ゲート3を介してFD部4に接続されている。
FIG. 3 is an explanatory diagram showing an equivalent circuit of four unit pixels sharing a transistor in the imaging unit of the CMOS image sensor according to the present embodiment. The configuration of the imaging unit of the CMOS image sensor is basically the same as the configuration of the imaging unit of the conventional CMOS image sensor described above with reference to FIG. 5, but is common to the four
受光動作時には、各単位画素は、垂直走査回路および水平走査回路によって1サイクルの間に1度ずつ、下記のように走査される。すなわち、1サイクルの間の一定期間、垂直走査回路から1つの垂直選択線13に垂直選択パルスが出力され、この垂直選択線13に対応する4個で1組の単位画素10〜40が選択される。この際、各単位画素10〜40の光電変換部2に蓄積された信号電荷(電子)は、読み出し信号線9から電荷転送ゲート3のゲート電極に印加される読み出しパルスに基づいて、順次、電荷転送ゲート3を介してフローティングディフュージョン(FD)部4に転送され、信号電荷(電子)によるFD部4の電位変化が、増幅用トランジスタ5によって電圧信号に変換され、垂直信号線15に出力される。
During the light receiving operation, each unit pixel is scanned by the vertical scanning circuit and the horizontal scanning circuit once in one cycle as follows. That is, a vertical selection pulse is output from the vertical scanning circuit to one vertical selection line 13 for a fixed period of one cycle, and one set of
そして、この一定期間の間に水平走査回路から各水平選択線17に水平選択パルスが順次出力され、対応する各垂直信号線15の出力信号が、水平選択用トランジスタ16を介して、水平信号線18に順次取り出される。1つの行の全画素の走査が終了すると、次の行の垂直選択線13に垂直選択パルスが出力され、上記と同様にしてこの新しい行の各画素が走査される。以上の動作を繰り返して、1サイクルの間に全ての行の全画素が1度ずつ走査され、その出力信号が時系列的に水平信号線18に取り出される。 During this fixed period, horizontal selection pulses are sequentially output from the horizontal scanning circuit to the horizontal selection lines 17, and the output signals of the corresponding vertical signal lines 15 are sent to the horizontal signal lines via the horizontal selection transistors 16. 18 are sequentially taken out. When the scanning of all pixels in one row is completed, a vertical selection pulse is output to the vertical selection line 13 in the next row, and each pixel in this new row is scanned in the same manner as described above. By repeating the above operation, all pixels in all rows are scanned once in one cycle, and the output signals are taken out to the horizontal signal line 18 in time series.
垂直選択用トランジスタ6が、垂直選択線13からゲート電極に印加される垂直選択パルスに基づいてON、OFFし、所定の期間だけ増幅用トランジスタ5を駆動する働きをし、リセットトランジスタ7が、垂直リセット線14からゲート電極に印加される垂直リセットパルスに基づいて、FD部4の電位を電源線8の電位にリセットする働きをするのは従来と同じである。
The vertical selection transistor 6 is turned on and off based on a vertical selection pulse applied from the vertical selection line 13 to the gate electrode, drives the amplification transistor 5 for a predetermined period, and the
以上に説明したように、本実施の形態に基づく固体撮像素子であるCMOSイメージセンサにおいては、共通の出力取り出し領域として、4個の単位画素に共通のFD部4を画素間の境界位置に設け、増幅用トランジスタ5、垂直選択用トランジスタ6およびリセットトランジスタ7をこれらの単位画素間で共有するので、単位画素当りのトランジスタ数を減らすことができる。この結果、出力に要する基板上の面積を縮小することができるので、CMOSイメージセンサを小型化あるいは高画素数化したり、CMOSイメージセンサの小型化あるいは高画素数化にともなう単位画素における受光面積の減少を防止したりすることができる。
As described above, in the CMOS image sensor that is a solid-state imaging device according to the present embodiment, the
この際、単位画素の配列で規定される並進対称の位置から位置ずれして光電変換部2が配置されていても、光電変換部2とオンチップレンズ27との間に高屈折率材料層33および低屈折率材料層34を設けることで、従来の各画素レンズが並進対称性をもって配列しているオンチップレンズを用いて、光電変換部に入射光を効果的に集光することができる。その結果、感度の低下や、画素間での感度のばらつきを抑えることができる。
At this time, even if the
実施の形態2
実施の形態2では、請求項10〜14に記載した固体撮像素子の例として、CMOSイメージセンサについて説明する。
In the second embodiment, a CMOS image sensor will be described as an example of the solid-state imaging device described in
このCMOSイメージセンサでは、実施の形態1と同様、前記複数個の光電変換部に共通の出力取り出し領域として、2個または4個の単位領域(以下、単位画素と言う。)に共通のFD部を設け、増幅用トランジスタ、垂直選択用トランジスタおよびリセットトランジスタをこれらの単位画素間で共有することによって単位画素当りのトランジスタ数を減らして、フォトダイオードの受光面積を十分に確保するように構成されている(図2参照。)。 In this CMOS image sensor, as in the first embodiment, an FD portion common to two or four unit regions (hereinafter referred to as unit pixels) as an output extraction region common to the plurality of photoelectric conversion portions. And the amplifier transistor, the vertical selection transistor, and the reset transistor are shared among these unit pixels, thereby reducing the number of transistors per unit pixel and ensuring a sufficient light receiving area of the photodiode. (See FIG. 2).
この結果として、光電変換部を各単位画素の中心位置から偏位させて設けざるを得なくなる。これに対応するために、実施の形態2では、前記の偏位した光電変換部上に、入射光の光路に沿って1個又は複数個のレンズを設け、そのうち、少なくとも1個は、光軸の位置が単位画素の中心位置から前記偏位の方向と同じ方向に偏位するように設け、レンズ効果によって入射光の光路を変更し、入射光が前記の偏位した光電変換部に入射するようにする。この点を除けば他は実施の形態1と同様であるので、以下、相違点に重点を置いて説明する。 As a result, it is necessary to provide the photoelectric conversion unit by deviating from the center position of each unit pixel. In order to cope with this, in the second embodiment, one or a plurality of lenses are provided along the optical path of incident light on the deflected photoelectric conversion unit, and at least one of them is an optical axis. Is shifted from the center position of the unit pixel in the same direction as the deflection direction, the optical path of the incident light is changed by the lens effect, and the incident light is incident on the shifted photoelectric conversion unit. Like that. Except for this point, the rest is the same as in the first embodiment, and therefore, the following description will be given with an emphasis on the difference.
図4は、実施の形態2に基づくCMOSイメージセンサの撮像部の構造を示す断面図である。図1と同様、図4は図2に1F−1F線で示した位置における断面図である。図4は、主として3個の単位画素を示しており、左側の単位画素10と中央の単位画素20とは境界位置31において互いにFD部4を共有しているが、右側の単位画素60と中央の単位画素20とはFD部4を共有していない。
FIG. 4 is a cross-sectional view showing the structure of the imaging unit of the CMOS image sensor based on the second embodiment. Similar to FIG. 1, FIG. 4 is a cross-sectional view taken along the
実施の形態1で既述したように、光電変換部2は単位画素の中心位置よりも、FD部4の側(境界位置31の側)に偏位して設けられており、従来のCMOSイメージセンサにおける並進対称性をもった等間隔の配列から偏位している。また、単位画素の、FD部4とは反対側の領域(境界位置32およびその近傍)には、画素間で共有される増幅用トランジスタ5や垂直選択用トランジスタ6やリセッットトランジスタ7などが形成されている。
As already described in the first embodiment, the
一方、シリコン基板1の上部には酸化シリコンなどからなる絶縁層24が形成され、これを介して、図示省略した多層配線が形成されている。多層配線は、フォトダイオード2にできるだけ多くの光を導入できるように、フォトダイオード2の上方を避けるようにレイアウトする。また、MOSトランジスタからなる回路部に光が入射しないように、図示省略した遮光膜が配置されている。
On the other hand, an insulating layer 24 made of silicon oxide or the like is formed on the
さらにその上部には、窒化シリコンなどからなるパッシベーション膜25や平坦化膜などが形成され、その上に本実施の形態の特徴である層内レンズ35や遮光膜37が形成され、さらにその上に画素カラーフィルタ26およびオンチップレンズ27が形成されている。なお、層内レンズ35が前記高屈折率材料層に相当する。層内レンズ35の間から上部に延設して形成される平坦化膜は、層内レンズ35を形成する材料よりも屈折率の小さい材料からなる低屈折率材料層36であり、前記低屈折率材料層に相当する。
Further, a passivation film 25 made of silicon nitride or the like, a planarizing film, etc. are formed on the upper part, and an inner lens 35 and a light-shielding film 37 which are features of the present embodiment are formed on the passivation film 25 and a light shielding film 37. A
前記被写体に最も近いレンズであるオンチップレンズ27は、その光軸の位置が単位画素の中心位置に一致するように設けられている。また、前記半導体基体の前記光電変換部以外の領域を前記入射光から遮光する前記遮光部である遮光膜37は、その開口部の中心が単位画素の中心位置に一致するように設けられている。このようにすると、各単位画素で被写体からの入射光を取り込む位置が、光電変換部2を設ける位置とは関係なく、一定のピッチで配置されることになり、画質が向上する。
The on-chip lens 27, which is the lens closest to the subject, is provided so that the position of the optical axis coincides with the center position of the unit pixel. Further, the light shielding film 37 that is the light shielding part that shields the region other than the photoelectric conversion part of the semiconductor substrate from the incident light is provided so that the center of the opening coincides with the center position of the unit pixel. . In this way, the position at which the incident light from the subject is captured by each unit pixel is arranged at a constant pitch regardless of the position where the
これに対し、層内レンズ35の光軸の位置は、単位画素の中心位置から光電変換部2の偏位の方向と同じ方向、すなわちFD部4側(境界位置31側)に偏位して設けられている。すなわち、光電変換部2の間隔が狭まっている箇所では、層内レンズ35の間隔も狭め、逆に光電変換部2の間隔が広がっている箇所では、層内レンズ35の間隔も広げるように配置されている。
On the other hand, the position of the optical axis of the in-layer lens 35 is deviated from the center position of the unit pixel in the same direction as the deviation direction of the
既に図8を用いて説明したように、光軸に平行にオンチップレンズ27に入射した光は、オンチップレンズ27を透過した後、図4に点線で示すように各単位画素の中心位置のやや深い位置に焦点28を結ぶように集光される。この光は、さらに層内レンズ35によって、より浅い位置に焦点を結ぶように集光される。
As already described with reference to FIG. 8, the light incident on the on-chip lens 27 in parallel with the optical axis passes through the on-chip lens 27 and then reaches the center position of each unit pixel as indicated by the dotted line in FIG. The light is condensed so as to connect the
この際、仮に層内レンズ35の光軸の位置が単位画素の中心位置に一致するように設けられているとすると、図8に示したように、入射光は各単位画素の中心位置に焦点を結ぶように集光されてしまい、中心位置から偏位して設けられた光電変換部2に効果的に入射光を導くことはできない。
At this time, assuming that the optical axis position of the in-layer lens 35 is provided so as to coincide with the center position of the unit pixel, the incident light is focused on the center position of each unit pixel as shown in FIG. In other words, the incident light cannot be effectively guided to the
実際には、層内レンズ35の光軸の位置は境界位置31側に偏位して設けられているので、図4に示すように、入射光は層内レンズ35によって境界位置31へ近づく方向に光路が変更される。この結果、図4を図8と比べればわかるように、層内レンズ35の光軸の位置が単位画素の中心位置にあれば光電変換部2を外れてしまう光が、光電変換部2に入射するようになり、入射光は効果的に光電変換部2に導かれるようになる。
Actually, since the position of the optical axis of the in-layer lens 35 is deviated toward the
また、オンチップレンズ27および層内レンズ35によって集光された光の一部が、シリコン基板1の共有領域の上部の(図示省略した)遮光膜に入射したり、多層配線によってケラレたりするということも少なくなるので、各単位画素間での入射光量のばらつきが小さくなり、各単位画素で感度がそろい、好ましい撮像特性が得られる。ケラレた光が隣接画素に漏れ入ると、混色が起こる懸念があるが、光のケラレが最小限に抑えられることで、混色も減少する。
In addition, a part of the light collected by the on-chip lens 27 and the in-layer lens 35 is incident on a light shielding film (not shown) above the shared region of the
絶縁層24の上部には、トランジスタの動作を制御する制御信号線や、画素から画素信号を出力する出力信号線などの大域的な配線38が形成されている。レンズのみではなく、これらの大域的な配線38も、光電変換部2の位置に合わせて偏位させて配置することにより、偏させない場合よりも配線によるケラレを減少させることができるので、有効である。
A global wiring 38 such as a control signal line for controlling the operation of the transistor and an output signal line for outputting a pixel signal from the pixel is formed on the insulating layer 24. Since not only the lens but also these global wirings 38 are deviated in accordance with the position of the
本実施の形態では、オンチップレンズ27と層内レンズ35との2つのレンズを用いる例を示したが、これに限られるものでなく、必ずしも1画素あたり複数のレンズが必要というわけではなく、また、複数のレンズが存在する場合であっても、その数は2つに限定されず、3つ以上であってもよい。 In the present embodiment, an example in which two lenses, the on-chip lens 27 and the in-layer lens 35 are used, is shown. However, the present invention is not limited to this, and a plurality of lenses per pixel is not necessarily required. Even when there are a plurality of lenses, the number is not limited to two, and may be three or more.
本実施の形態は、光路変更手段として光軸が偏位して配置されたレンズを用いること以外は実施の形態1と同じであるから、共通点に関しては実施の形態1と同様の作用効果が得られることは言うまでもない。すなわち、図3を用いて既に説明したように、本実施の形態に基づくCMOSイメージセンサにおいては、共通の出力取り出し領域として、4個の単位画素に共通のFD部4を画素間の境界位置に設け、増幅用トランジスタ5、垂直選択用トランジスタ6およびリセットトランジスタ7をこれらの単位画素間で共有するので、単位画素当りのトランジスタ数を減らすことができる。この結果、出力に要する基板上の面積を縮小することができるので、CMOSイメージセンサを小型化あるいは高画素数化したり、CMOSイメージセンサの小型化あるいは高画素数化にともなう単位画素における受光面積の減少を防止したりすることができる。
Since the present embodiment is the same as the first embodiment except that a lens arranged with the optical axis being deviated is used as the optical path changing means, the same operational effects as the first embodiment are obtained with respect to common points. It goes without saying that it is obtained. That is, as already described with reference to FIG. 3, in the CMOS image sensor according to the present embodiment, the
この際、単位画素の配列で規定される並進対称の位置から位置ずれして光電変換部2が配置されていても、光電変換部2の偏位方向と同じ方向に光軸を偏位させて層内レンズ35を設けることで、従来と同様のオンチップレンズを用いて光電変換部2に入射光を効果的に集光することができる。その結果、感度の低下や、画素間での感度のばらつきを抑えることができる。
At this time, even if the
実施の形態3
図5は、本発明の実施の形態3に基づく撮像装置の構成を示すブロック図である。この撮像装置は、実施の形態1または2に記載したCMOSイメージセンサを撮像素子41として備える他に、AE(自動露光)機構45を備えた操作回路部42、AWB(自動ホワイトバランス)機構46を備えた信号処理部44、表示部48、並びに記録部49を備えているので、CMOSイメージセンサ41を適正に制御し、それによって得られた撮像信号に信号処理を加えた上で表示及び/又は記録を行うことができ、容易に高品質の撮像結果を得ることができる。
FIG. 5 is a block diagram showing a configuration of an imaging apparatus based on
プロセス世代により、最小素子分離幅、最小トランジスタ幅が決まっている。画素微細化を、基本構造を変更せず、しかもプロセス世代を進めずに行うには、フォトダイオード面積の縮小で対応せざるを得ない。このため、単位画素に占めるフォトダイオード面積の割合は減少する傾向になるがこれにも限界がある。これに対し、基本構造を変更し、隣接単位画素間で増幅用トランジスタ(AMP)、垂直選択用トランジスタ(SEL)およびリセットトランジスタ(RST)を共有する画素共有技術では、単位画素当りのトランジスタ数を減らして、フォトダイオードの受光面積を十分に確保することができる。単位画素が微細で、画素共有技術を適用した場合に、フォトダイオードの間隔の等間隔性が悪化する場合でも、本発明によれば、フォトダイオードへの入射光の光路を変更することによって、画素共有技術の適用を可能にすることができる。 The minimum element isolation width and the minimum transistor width are determined by the process generation. In order to perform pixel miniaturization without changing the basic structure and without progressing the process generation, it is necessary to cope with the reduction of the photodiode area. For this reason, the ratio of the photodiode area to the unit pixel tends to decrease, but this also has a limit. On the other hand, in the pixel sharing technique in which the basic structure is changed and the amplifying transistor (AMP), vertical selection transistor (SEL), and reset transistor (RST) are shared between adjacent unit pixels, the number of transistors per unit pixel is reduced. By reducing the number, the light receiving area of the photodiode can be sufficiently secured. Even when the unit pixel is fine and the pixel sharing technique is applied, even when the interval between photodiodes is evenly degraded, according to the present invention, the pixel is changed by changing the optical path of the incident light to the photodiode. Application of sharing technology can be made possible.
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。 As mentioned above, although this invention was demonstrated based on embodiment, it cannot be overemphasized that this invention is not limited to these examples at all, and can be suitably changed in the range which does not deviate from the main point of invention.
例えば、入射光の光路を変更する手段として、本発明の実施の形態1の方法と、実施の形態2の方法とを併用することができる。すなわち、前記の偏位した光電変換部上に高屈折率材料層を配置し、かつ、前記偏位の方向とは逆方向の側の光電変換部上に低屈折率材料層を配置することによって、第1の光路変更手段を形成し、その先の入射光の光路上に、その光軸の位置が単位画素の中心位置から前記偏位の方向と同じ方向に偏位するように凸レンズを設けることによって、第2の光路変更手段を形成するようにしてもよい。 For example, as a means for changing the optical path of incident light, the method of the first embodiment of the present invention and the method of the second embodiment can be used in combination. That is, by disposing a high refractive index material layer on the deflected photoelectric conversion portion and disposing a low refractive index material layer on the photoelectric conversion portion on the side opposite to the displacement direction. The first optical path changing means is formed, and a convex lens is provided on the optical path of the incident light ahead so that the position of the optical axis is deviated from the center position of the unit pixel in the same direction as the deviating direction. Accordingly, the second optical path changing means may be formed.
本発明の固体撮像素子及びその製造方法、並びに撮像装置は、CMOSイメージセンサ並びに電子カメラなどに応用され、CMOSイメージセンサの小型化あるいは高画素数化や、飽和信号量や感度の低下などの撮像特性の低下の防止に寄与することができる。 The solid-state imaging device, the manufacturing method thereof, and the imaging apparatus of the present invention are applied to a CMOS image sensor, an electronic camera, and the like. This can contribute to prevention of deterioration of characteristics.
1…シリコン基板、2…光電変換部(フォトダイオード)、3…電荷転送ゲート、4…フローティングディフュージョン(FD)部、4a…FD部配線、5…増幅用トランジスタ、6…垂直選択用トランジスタ、7…リセットトランジスタ、8…電源線、9…読み出し信号線、10…単位画素、11…垂直走査回路、12…水平走査回路、13…垂直選択線、14…垂直リセット線、15…垂直信号線、16…水平選択用トランジスタ、17…水平選択線、18…水平信号線、20…単位画素、24…絶縁層(酸化シリコン)、25…パッシベーション膜(窒化シリコンなど)、26・画素カラーフィルタ層、27…オンチップレンズ、28…オンチップレンズによる焦点、30…単位画素、31…FD部を共有し合う単位画素間の境界位置、32…FD部を共有しない単位画素間の境界位置、33…高屈折率材料層、34…低屈折率材料層、35…層内レンズ(高屈折率材料層)、36…低屈折率材料層、37…遮光膜、38…大域的な配線、40…単位画素、41…レンズ、42…撮像素子、43…操作回路部、44…信号処理部、45…AE(自動露光)機構、46…AWB(自動ホワイトバランス)機構、47…タイミング発生器、48…積分、49…表示部、50…記録部、60…単位画素、100…単位画素、101…シリコン基板、102…光電変換部(フォトダイオード)、103…電荷転送ゲート、104…フローティングディフュージョン(FD)部、105…増幅用トランジスタ、106…垂直選択選択用トランジスタ、107…リセットトランジスタ、108…電源線、109…読み出し信号線、121…1層目の配線、122…2層目の配線、123…3層目の配線、124…絶縁層(酸化シリコン)、125…パッシベーション膜(窒化シリコンなど)、126…画素カラーフィルタ層、127…オンチップレンズ、131…層内レンズ、132…低屈折率材料層、133…層内レンズを付加した場合の焦点、141…遮光膜
DESCRIPTION OF
Claims (16)
前記複数個の単位領域間の境界位置の側へ、それぞれの光電変換部が各単位領域の中
心位置から偏位して設けられ、
前記の偏位した光電変換部上に高屈折率材料層が配置され、前記偏位の方向とは逆方
向の側の光電変換部上に前記高屈折率材料層と接して低屈折率材料層が配置され、
前記高屈折率材料層及び前記低屈折率材料層によって前記入射光が光路変更されて前
記光電変換部に入射し、
前記境界位置において、前記複数個の光電変換部に共通の出力取り出し領域が形成さ
れ、
この出力取り出し領域を構成するフローティングディフュージョン部上方に前記高屈
折率材料層が配置され、それ以外の領域には前記低屈折率材料層が配置されている、
固体撮像素子。 A plurality of unit regions having photoelectric conversion units for converting incident light into electrical signals are provided adjacent to each other,
To the side of the boundary position between the plurality of unit regions, each photoelectric conversion unit is provided offset from the center position of each unit region,
A high refractive index material layer is disposed on the deflected photoelectric conversion portion, and a low refractive index material layer is in contact with the high refractive index material layer on the photoelectric conversion portion on the side opposite to the displacement direction. Is placed,
The incident light is changed in optical path by the high refractive index material layer and the low refractive index material layer, and is incident on the photoelectric conversion unit,
In the boundary position, an output extraction region common to the plurality of photoelectric conversion units is formed,
The high refractive index material layer is disposed above the floating diffusion portion constituting the output extraction region, and the low refractive index material layer is disposed in the other region.
Solid-state image sensor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011130806A JP4840536B2 (en) | 2005-03-24 | 2011-06-13 | Solid-state imaging device and imaging apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085106 | 2005-03-24 | ||
JP2005085106 | 2005-03-24 | ||
JP2011130806A JP4840536B2 (en) | 2005-03-24 | 2011-06-13 | Solid-state imaging device and imaging apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076693A Division JP4793042B2 (en) | 2005-03-24 | 2006-03-20 | Solid-state imaging device and imaging apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187990A true JP2011187990A (en) | 2011-09-22 |
JP4840536B2 JP4840536B2 (en) | 2011-12-21 |
Family
ID=44793806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011130806A Expired - Fee Related JP4840536B2 (en) | 2005-03-24 | 2011-06-13 | Solid-state imaging device and imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4840536B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110854148A (en) * | 2019-11-22 | 2020-02-28 | 深圳阜时科技有限公司 | Optical sensing device and electronic apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163866A (en) * | 1992-11-24 | 1994-06-10 | Nikon Corp | Solid-state image pickup device and its manufacture |
US20050051860A1 (en) * | 2003-09-10 | 2005-03-10 | Fuji Photo Film Co., Ltd. | Solid state image pickup device |
JP2005244947A (en) * | 2004-01-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and camera using the same |
-
2011
- 2011-06-13 JP JP2011130806A patent/JP4840536B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163866A (en) * | 1992-11-24 | 1994-06-10 | Nikon Corp | Solid-state image pickup device and its manufacture |
US20050051860A1 (en) * | 2003-09-10 | 2005-03-10 | Fuji Photo Film Co., Ltd. | Solid state image pickup device |
JP2005244947A (en) * | 2004-01-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and camera using the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110854148A (en) * | 2019-11-22 | 2020-02-28 | 深圳阜时科技有限公司 | Optical sensing device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4840536B2 (en) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4793042B2 (en) | Solid-state imaging device and imaging apparatus | |
US8288770B2 (en) | Solid-state imaging device and imaging apparatus | |
KR101068698B1 (en) | Solid state imaging device | |
US8638382B2 (en) | Solid-state imaging device and electronic apparatus | |
JP4341664B2 (en) | Solid-state imaging device and imaging device | |
US7812382B2 (en) | Image sensing apparatus and imaging system | |
JP5476832B2 (en) | Solid-state imaging device and camera | |
WO2009153907A1 (en) | Solid state imaging device and method for manufacturing the same | |
KR20070043656A (en) | Solid-state imaging apparatus and camera | |
JP2011061239A (en) | Solid-state imaging device and method for manufacturing the same as well as electronic apparatus | |
JP2009064924A (en) | Solid-state imaging device and electronic information apparatus | |
WO2009144864A1 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2011086888A (en) | Solid-state imaging device and electronic apparatus | |
US8860102B2 (en) | Solid state imaging device and imaging apparatus | |
JP2009099817A (en) | Solid-state imaging device | |
TWI416749B (en) | Solid-state image pickup apparatus | |
JP4682504B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
JP4495949B2 (en) | Two-plate color solid-state imaging device and digital camera | |
JP2014022649A (en) | Solid-state image sensor, imaging device, and electronic apparatus | |
JP4992352B2 (en) | Solid-state imaging device | |
JP4840536B2 (en) | Solid-state imaging device and imaging apparatus | |
WO2010090133A1 (en) | Solid-state image pickup device | |
JPWO2006046421A1 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and camera | |
JP5516621B2 (en) | Solid-state imaging device and electronic device | |
JP2010040997A (en) | Solid-state imaging element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |