JP2011187683A - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置 Download PDF

Info

Publication number
JP2011187683A
JP2011187683A JP2010051435A JP2010051435A JP2011187683A JP 2011187683 A JP2011187683 A JP 2011187683A JP 2010051435 A JP2010051435 A JP 2010051435A JP 2010051435 A JP2010051435 A JP 2010051435A JP 2011187683 A JP2011187683 A JP 2011187683A
Authority
JP
Japan
Prior art keywords
wiring
signal
plane
plating stub
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010051435A
Other languages
English (en)
Inventor
Seiji Ueno
清治 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010051435A priority Critical patent/JP2011187683A/ja
Publication of JP2011187683A publication Critical patent/JP2011187683A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 信号配線レイアウトによる制約なく、メッキスタブ配線に起因する信号伝送特性の低下を抑制する。
【解決手段】 配線基板１２０は、信号配線層１３０と、信号配線層１３０に絶縁層を介して隣接するグランド又は電源のプレーン１４０とを含む。信号配線層１３０は、半導体素子１１１の電極パッド１１１ａに電気的に接続される複数の信号配線１３２と、該複数の信号配線１３２に接続された複数のメッキスタブ配線１３３とを含む。グランド又は電源のプレーン１４０は、各メッキスタブ配線１３３の信号配線１３２との接続部である各メッキスタブ配線の始点部分に対向して開口部１４５を有し、該部分でのメッキスタブ配線１３３の特性インピーダンスを増大させる。
【選択図】 図６

Description

本発明は、メッキスタブ配線を有する配線基板及び半導体装置に関する。
近年、半導体装置の分野において、例えばＱＦＰ（Quad Flat Package）等のリードフレームを用いたパッケージに代えて、プリント板などの配線基板を用いたＢＧＡ（Ball Grid Array）パッケージを用いる機会が増加している。
図１に、典型的なＢＧＡ型半導体装置１０の概略構成を示す。配線基板（パッケージ基板）２０上に接着層１５を介して半導体素子１１が搭載され、半導体素子１１の電極パッドが配線基板２０のボンディングパッドに金属ワイヤ１２で接続される。半導体素子１１及び金属ワイヤ１２を封止するよう、配線基板２０の半導体素子搭載面側がモールド樹脂１３で覆われる。なお、ここでは半導体素子の電極の接続にワイヤボンドを用いた構成を示したが、半導体素子の表面にバンプを形成してフリップチップ実装した構成も用いられる。配線基板２０は、半導体素子搭載面に、複数のボンディングパッドとそれに連通した信号配線を有し、反対側の面に、半田ボール１４を搭載するためのアレイ状のボールパッドを有する。各信号配線とそれに対応するボールパッドは貫通ビア８２によって電気的に接続される。
典型的に、ボンディングパッド、信号配線及びボールパッドには低抵抗金属である銅（Ｃｕ）が用いられる。ボールパッドのＣｕ表面にニッケル（Ｎｉ）／金（Ａｕ）メッキを施すことが多い。半導体素子１１のマウント及びモールド樹脂１３による封止の際に熱工程を経るため、Ｃｕが露出していると表面が酸化し、半田ボール１４を搭載する際にボール未着等の不具合が発生し得るが、Ａｕは酸化しにくく、この問題を防止することができる。同様に、半導体素子１１とワイヤボンドされるボンディングパッドについても、Ａｕワイヤ１２との接続のために表面にＡｕが必要になる。また、フリップチップ接続の場合においても、表面にＡｕを必要とすることが多い。無電解メッキを用いると、無電解Ｎｉメッキ液中に含まれるリン（Ｐ）の凝集や、Ａｕのポーラス（ピンホール）部分からの下地Ｎｉの酸化などの問題により、ボール剥離などの不具合が生じ得ることが報告されている。故に、半田ボール１４の接合強度の面などから、無電解メッキよりも電解メッキが求められている。
電解メッキにおいては、個々のパッドをメッキ用端子に電気的に接続し、該端子をメッキ用ジグと接続する必要がある。そのため、半導体装置として必要とする信号配線以外に、メッキ処理のための付加的な配線が設けられる。ここで、配線基板の製造は、一般的に、個々のパッケージ基板ごとに行われるのではなく、多数個取りができるような大判で行われる。
図２に、一例として、４つのパッケージ基板２０を含む大判基板２０’について、電解メッキのための付加的な配線を示す。また、図３に、大判基板２０’から切り出された１つのパッケージ基板２０を、メッキ処理後に搭載されワイヤボンドされた半導体素子１１とともに示す。
各パッケージ基板２０の信号配線３２は、パッケージ基板２０の半導体素子搭載面において、対応するビア８２の位置まで延在している。ビア８２の位置を始点とし、各信号配線３２に連通するメッキスタブ配線３３と呼ばれる配線が設けられる。各メッキスタブ配線３３は、４つのパッケージ基板２０の全てのメッキスタブ配線３３を電気的に接続するメッキ用配線２１まで延在している。メッキ用配線２１は、拡幅されたメッキ用端子２２を有していてもよい。メッキ用配線２１は、個々のパッケージ基板２０として切り出されて外形サイズを定める領域の外側に形成されているため、個片化後のパッケージ基板２０には含まれない。しかしながら、各メッキスタブ配線３３の一部は、除去されなければ、パッケージ基板２０上ひいては半導体装置１０（図１）内に残存することになる。信号配線３２に連通したメッキスタブ配線３３は、アンテナ的な働きをし、信号の反射及び／又は共振などによって信号伝送特性を低下させる。このことは、半導体装置で使用可能な信号周波数を該共振周波数未満に制限する等、半導体装置の更なる高速化を妨げる要因になっている。
メッキスタブ配線３３は、例えば、メッキ処理後にエッチングすることによって除去し得る。しかしながら、そのためには、メッキスタブ配線以外の部分を覆うレジストパターンを形成し、エッチングによりメッキスタブ配線を除去し、その後にレジストを剥離するという工程が必要になり、製造コストが上昇してしまう。メッキスタブ配線３３の除去にその他の方法を用いた場合にも、製造コストの上昇を避けることはできない。
そこで、メッキスタブ配線を除去するための追加工程を必要とせずに、信号伝送特性に対するメッキスタブ配線の影響を抑制しようとする試みが提案されている。一例として、信号配線をパッケージ基板の外周部付近を経由するように形成し、メッキスタブ配線の長さを短縮する技術が知られている。他の一例として、マイクロストリップライン構成を有するパッケージ基板において、最外周のビアの外側の領域にはグランド及び電源のプレーンを形成せず、該領域でのメッキスタブ配線とプレーンとの間の寄生容量を排除する技術も知られている。
また、ストリップライン又はマイクロストリップラインの構成を有するパッケージ基板において、グランド及び電源のプレーンに格子状の開口部を設けることがある。該開口部は、セラミック基板の焼成や有機基板の樹脂硬化の工程中に絶縁層成分から発生するガスを排出し、該ガスがプレーンの下にトラップされてプレーンの膨れ及び剥がれを引き起こすことを防止するためのものである。このようにプレーンが開口部を有する構成においては、プレーン層に隣接する信号配線層内で、開口部に対向する信号配線部分にインピーダンスの不整合が発生する。このインピーダンス不整合を抑制するために、信号配線に対向するプレーン領域には開口部を設けない等の手法が提案されている。
特開２０００−２６９３７９号公報 特開平６−２０４３５７号公報 特開平１０−１７３０８７号公報 特開２００３−２２４２２７号公報 特開２００３−１７６１８号公報
メッキスタブ配線を除去することなく信号伝送特性に対するメッキスタブ配線の影響を抑制する既知の技術は、しかしながら、以下のような問題を有する。パッケージ基板の外周部付近を経由するように信号配線を形成することは、信号配線が長くなって配線密度が高まるため、配線レイアウトの自由度を失わせるとともに、配線数ひいては半導体装置の端子数を増加させることの妨げとなる。また、最外周のビアの外側の領域にグランド及び電源のプレーンを形成しないことは、例えば、本来問題となる内周側のビアから延在する長いメッキスタブ配線ほど効果が小さいという問題があり、適用可能な信号配線レイアウトに制限がある。
故に、広範な信号配線レイアウトに適用することが可能な、メッキスタブ配線に起因する信号伝送特性の低下を抑制する技術が望まれる。
一観点によれば、信号配線層と、該信号層に絶縁層を介して対向するグランド又は電源のプレーンとを含む配線基板が提供される。信号配線層は、複数の信号配線と、該複数の信号配線に接続された複数のメッキスタブ配線とを含む。グランド又は電源のプレーンは、各メッキスタブ配線の信号配線との接続部である各メッキスタブ配線の始点部分に対向して開口部を有する。
他の一観点によれば、複数の電極パッドを有する半導体素子と、該半導体素子を搭載する配線基板とを有する半導体装置が提供される。この配線基板は、信号配線層と、該信号配線層に絶縁層を介して対向するグランド又は電源のプレーンとを含む。信号配線層は、半導体素子の複数の電極パッドと電気的に接続された複数の信号配線と、該複数の信号配線に接続された複数のメッキスタブ配線とを含む。グランド又は電源のプレーンは、各メッキスタブ配線の始点部分に対向する位置に開口部を有する。
何れの信号配線に接続されたメッキスタブ配線においても、その始点部分における特性インピーダンスを増大させることができる。高周波信号がメッキスタブ配線に流入しにくくなり、メッキスタブ配線に起因する信号伝送特性の低下が抑制される。
典型的なＢＧＡ型半導体装置を示す断面図である。 典型的なメッキスタブ配線及びメッキ用配線を示す上面図である。 典型的なパッケージ基板及びそれに実装された半導体素子を示す上面図である。 一実施形態に係る配線基板及び半導体装置を示す断面図である。 一実施形態に係る配線基板及びそれに実装された半導体素子を示す上面図である。 図５の領域Ａを拡大して示す上面図である。 図５の領域Ａに含まれる各導電層を示す平面図である。 信号経路の線路モデルである。 信号経路のＴＤＲ波形を模式的に示す図である。 メッキスタブ配線の変形例を示す上面図である。 プレーン開口部の変形例及び該変形例におけるＴＤＲ波形を示す図である。 導電層配置の変形例を説明する平面図である。
以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一あるいは類似の参照符号を付する。
一実施形態に係る半導体装置１００は、一実施形態に係る配線基板１２０上に半導体素子を搭載したパッケージ構造を有する。
先ず、図４及び５を参照して、半導体装置１００及びそれが含む配線基板１２０の全体構成を説明する。図４は完成後（モールド後）の半導体装置１００の概略断面図を示し、図５はモールド前の半導体装置１００の上面図を示している。図５では、繁雑さを避けるため、配線基板１２０の表面に存在する配線のうちの一部のみを示している。
半導体装置１００は、図示の例において、ＢＧＡパッケージ構造を有する。具体的には、半導体装置１００は、半導体素子１１１と、パッケージ基板とも呼ぶ配線基板１２０と、半導体素子１１１をパッケージ基板１２０に電気的に接続する導電体１１２と、モールド樹脂１１３と、外部端子１１４とを有している。
半導体素子１１１は、図示した例において、その外縁に沿って配置された複数の電極パッド１１１ａを表面に有し、裏面側で接着層１１５を介してパッケージ基板１２０に接着されている。そして、半導体素子の電極パッド１１１ａは、パッケージ基板１２０上のボンディングパッド１３１に、例えばＡｕワイヤ等の金属ワイヤとし得る導電体１１２で接続されている。他の例において、半導体素子はその表面にアレイ状に配置されたバンプを有し、パッケージ基板上にフリップチップ実装されてもよい。半導体素子１１１及び金属ワイヤ１１２を封止するよう、パッケージ基板１２０の半導体素子搭載面側はモールド樹脂１１３で覆われている。
パッケージ基板１２０は、図示した例において、第１乃至第４の導電層１３０、１４０、１５０、１６０と、それらの間に介在する第１乃至第３の絶縁層１７１−１７３とを有する積層基板である。絶縁層１７１−１７３は、特に限定されないが、例えばガラスエポキシ樹脂又はフェノール樹脂などを含む樹脂層、又はセラミック層とし得る。
パッケージ基板１２０の表面（半導体素子搭載面）に位置する第１導電層１３０は、信号配線層を構成し、上記ボンディングパッド１３１を含んでいる。信号配線層１３０は更に、該パッド１３１に連通した信号配線１３２と、信号配線１３２に連通しパッケージ基板１２０の外縁まで延在するメッキスタブ配線１３３とを含んでいる。第１導電層１３０に隣接する第２導電層１４０は、概してベタパターンを有するグランド（ＧＮＤ）及び電源のうちの一方のプレーン層を構成する。故に、各信号配線１３２及び第２導電層１４０はマイクロストリップラインを構成する。第２導電層１４０に隣接する第３導電層１５０は、やはり概してベタパターンを有し、グランド及び電源のうちの他方のプレーン層を構成する。以下では、第２導電層１４０をグランドプレーン層、第３導電層１５０を電源プレーン層として説明する。パッケージ基板１２０の裏面に位置する第４導電層１６０は、ボールパッド層を構成し、アレイ状に配置されたボールパッド１６１を含んでいる。なお、グランドプレーン層１４０及び電源プレーン層１５０は、それぞれ、グランドプレーン及び電源プレーン以外のパターンを含んでいてもよいが、以下では、単にグランドプレーン及び電源プレーンとも称する。
各信号配線１３２とそれに対応するボールパッド１６１は、パッケージ基板１２０を貫通するビア１８２によって電気的に接続されている（図４において、各ビア１８２と第１乃至第３の導電層１３０、１４０及び１５０との接続関係は正確に示していない）。また、図７を参照して後述するように、信号配線層１３０は、半導体素子１１１のグランドパッドに接続されるボンディングパッド、及びそれに連通したグランド配線を有し、グランド配線はビアを介してグランドプレーンに接続される。同様に、信号配線層１３０は、半導体素子１１１の電源パッドに接続されるボンディングパッド、及びそれに連通した電源配線を有し、電源配線はビアを介して電源プレーンに接続される。そして、グランドプレーン及び電源プレーンの各々は、対応するボールパッド１６１にビア１８２を介して接続される。
アレイ状に配置されたボールパッド１６１の各々に、典型的に半田ボールである突起状の外部端子１１４が搭載される。故に、各半田ボール１１４は、対応するボールパッド１６１が信号配線１３２、グランドプレーン１４０及び電源プレーン１５０の何れに接続されているかに応じて、半導体装置１００の信号、グランド又は電源の外部端子となる。
以上の構成により、半導体素子１１１の電極パッド１１１ａと半導体装置１００の外部端子１１４との間に、信号、グランド及び電源の経路が完成される。そのうち信号経路は、金属ワイヤ１１２（フリップチップ接続の場合にはバンプ）、第１導電層の信号配線１３２、貫通ビア１８２、及びボールパッド１６１を含む。ただし、この信号経路は、貫通ビア１８２の位置で信号配線１３２に接続されたメッキスタブ配線１３３という分岐路を有している。
第１乃至第４の導電層１３０、１４０、１５０、１６０には、典型的に、低抵抗金属であるＣｕが用いられる。表面酸化の防止及び／又はＡｕワイヤ１１２との接続性の向上のため、ボンディングパッド１３１及びボールパッド１６１のＣｕ表面に例えばＮｉ／Ａｕメッキ等のメッキが施される。また、フリップチップ接続の場合においても、半導体素子のバンプを受けるパッケージ基板のパッド表面にＡｕ等のメッキが施され得る。
メッキスタブ配線１３３は、個々の信号配線１３２、並びにそれに接続されたボンディングパッド１３１及びボールパッド１６１を電気的に接続し、これら全てに同時に電解メッキ処理を施すことを可能にするものである。しかしながら、上述のように、メッキスタブ配線１３３は信号経路の分岐路を形成する。このメッキスタブ配線１３３からなる分岐路は、一端が信号経路１３２に接続されて始点を為し、他端がパッケージ基板１２０の外縁で開放端を為す。故に、メッキスタブ配線１３３は、アンテナ的な働きをし、開放端での信号の全反射及び／又は該分岐路内での共振などにより、信号経路を流れる信号の伝送特性に影響を及ぼす。
本実施形態において、パッケージ基板１２０は更に、信号配線層１３０の下に位置するプレーン（ここでは、グランドプレーン）１４０内に、メッキスタブ配線１３３の始点部分に対向して開口部１４５を有している。図５において、メッキスタブ配線１３３の始点部分を囲む破線は、信号配線層１３０の下に位置するこの開口部１４５を示している。
続いて、図６−９を参照して、開口部１４５を含む領域の詳細構成の一例及び開口部１４５の効果を説明する。図６は、図５の領域Ａの拡大図であり、図７は、領域Ａに含まれる各導電層パターンを示している。また、図８は、１つの信号経路の線路モデルを表し、図９は信号経路のタイム・ドメイン・リフレクトメトリ（ＴＤＲ）波形を模式的に示している。
この例において、第１導電層である信号配線層１３０は、半導体素子１１１が搭載される領域に近接して一列に配置されたボンディングパッド１３１を有する。第４導電層であるボールパッド層１６０は、パッケージ基板１２０の外縁に沿って４列に配置されたボールパッド１６１を有する。ボンディングパッド１３１は、信号パッド１３１ｓ、グランドパッド１３２ｇ、及び電源パッド１３１ｖを含み、ボールパッド１６１も、信号パッド１６１ｓ、グランドパッド１６１ｇ、及び電源パッド１６１ｖを含んでいる。
各信号ボンディングパッド１３１ｓは、それに連通した信号配線層内の信号配線１３２によって、対応する信号ビア１８２ｓに接続され、信号ビア１８２ｓは対応する信号ボールパッド１６１ｓに接続される。また、信号配線層１３０において、メッキスタブ配線１３３が、各信号ビア１８２ｓの位置を始点としてパッケージ基板１２０の外縁まで延在している。各グランドボンディングパッド１３１ｇは、それに連通し且つ信号配線１３２より短いグランド配線１３８によって、グランドプレーン１４０に接続された第１のグランドビア１８１ｇに接続される。そして、グランドプレーン１４０は複数の第２のグランドビア１８２ｇによって複数のグランドボールパッド１６１ｇに接続される。各電源ボンディングパッド１３１ｖは、それに連通し且つ信号配線１３２より短い電源配線１３９によって、電源プレーン１５０に接続された第１の電源ビア１８１ｖに接続される。そして、電源プレーン１５０は複数の第２の電源ビア１８２ｖによって複数の電源ボールパッド１６１ｖに接続される。グランドプレーン１４０及び電源プレーン１５０は、信号、グランド及び電源のうちの異種のビア１８１又は１８２が充填されるスルーホールの側壁に絶縁体１８５を有し、それらのビアから電気的に絶縁されている。
グランドプレーン１４０は、各メッキスタブ配線１３３の始点部分に対向する領域、すなわち、各信号ビア１８２ｓにパッケージ基板１２０の外縁側で隣接する領域に開口部１４５を有している。各開口部１４５の大きさは、その直上のメッキスタブ配線１３３に連通した信号配線１３２に隣接する信号配線１３２に影響を及ぼしたり、その他のビア１８２と物理的に干渉したりしない範囲で決定することができ、例えば２００μｍ２程度の大きさにし得る。また、開口部１４５の形状及び大きさは、開口部ごとに変更してもよく、信号配線１３２及びメッキスタブ配線１３３のレイアウトに応じて柔軟に決定することができる。
各信号経路１３２は図８に示す線路モデルで表すことができる。パッケージ基板１２０の信号配線１３２及びメッキスタブ配線１３３、並びに半導体装置１００が実装されるマザーボード等の回路基板の配線は、分布定数回路を形成し、高周波信号に対しては特性インピーダンスＺｏ＝（Ｌ／Ｃ）１／２が重要な意味を持つ。信号配線１３２のＺｏは通常は５０Ωといった特定のインピーダンスに整合されている。半導体素子１１１をパッケージ基板１２０に接続するワイヤ１１２／バンプ部、及びビア１８２／ボール１１４部は、線路長が短いもののＺｏを整合することが難しく、信号の反射を生じさせ得る。高速信号対応の基板ではＺｏ整合設計も検討されてはいるが、一般的に、ビア／ボール部では容量が大きくなり、特性インピーダンスは若干低下する。
信号配線１３２とメッキスタブ配線１３３とが同一の幅を有し且つベタのグランドプレーンに対向する場合、メッキスタブ配線１３３もインピーダンス整合された状態にある。この場合、ＴＤＲ法によって観測される信号配線１３２及びメッキスタブ配線１３３のＺｏは図９（ａ）に示すようにフラットになる。なお、実際のＴＤＲ測定では、半導体素子側から見て本来の信号伝送路であるビア／ボール側の線路とメッキスタブ配線の線路とが分岐しており、双方の混合値としてＺｏが観測されるが、図９においてはビア／ボールの接続がないものとして示している。信号配線１３２を介してメッキスタブ配線１３３との分岐部まで伝送された信号は、故に、メッキスタブ配線１３３側に流れやすくなる。そして、メッキスタブ配線１３３の開放端での全反射により、メッキスタブ配線１３３の長さに応じた周波数を有する信号成分が共振することになる。
対照的に、グランドプレーン１４０がメッキスタブ配線１３３の始点部分に対向して開口部１４５を有する場合、該部分でメッキスタブ配線１３３のＣが低減され且つＬが増大される。すなわち、図９（ｂ）に示すように、メッキスタブ配線１３３の入口でＺｏが増大しインピーダンスの不整合が発生する。そして、該部分での信号反射が大きくなるため、メッキスタブ配線１３３に流入する電気信号が減少し、より整合の取れているビア／ボール側に一層多くの電気信号が流れるようになる。結果として、メッキスタブ配線１３３に起因する高周波信号の伝送特性の低下を抑制することができる。
なお、本実施形態においては、信号配線１３２とそれに連通するメッキスタブ配線１３３との間に特性インピーダンスの不整合を生じさせるためにグランド又は電源プレーン１４０に意図的に開口部１４５を設けている。しかしながら、開口部１４５は、絶縁層の成分から発生するガスを排出し、プレーン１４０の膨れ及び／又は剥がれを抑制する効果をも有し得る。
次に、図１０−１２を参照して、上述の実施形態の種々の変形例を説明する。
先ず図１０を参照するに、メッキスタブ配線の変形例が示されている。
図１０（ａ）に示すように、信号配線層１３０のメッキスタブ配線１３３は、隣接するグランド又は電源のプレーン１４０に設けられた開口部１４５に対向する始点部分において、その他の部分より細い幅狭部１３３ａを有していてもよい。該部分の配線幅を小さくすることにより、メッキスタブ配線１３３の入口のインダクタンスＬひいては特性インピーダンスＺｏを更に増大させることができる。
また、図１０（ｂ）に示すように、メッキスタブ配線１３３は、プレーン開口部１４５に対向する始点部分において、所謂ミアンダ配線１３３ｂを形成してもよい。ミアンダ配線とは、等遅延配線技術などで用いられているジグザグ状の配線である。該部分にミアンダ配線１３３ｂを形成して配線長を増大させることにより、容量Ｃの増大を抑制しながら、メッキスタブ配線１３３の入口のインダクタンスＬひいては特性インピーダンスＺｏを更に増大させることができる。
ここで、電解メッキ処理を行う際には、高周波信号で意味を持つ特性インピーダンスＺｏ＝（Ｌ／Ｃ）１／２ではなく、直流での抵抗Ｒを或る所定の値以下にすることが重要である。図１０（ａ）及び（ｂ）に示した変形例はメッキスタブ配線１３３の抵抗Ｒを増大させ得るものの、元来Ｃｕ配線は低抵抗であるため、電解メッキが可能なレベルにＲの上昇を抑制することができる。故に、これらの変形例は、メッキスタブ配線１３３の本来の機能を確保しながら、メッキスタブ配線１３３側に分岐する高周波信号を更に減少させ、信号伝送特性の改善効果を高めることができる。代替的に、信号伝送特性の改善効果を維持しながら、開口部１４５を小型化することも可能である。
なお、図１０（ａ）及び（ｂ）に示した変形例を組み合わせ、プレーン開口部１４５に対向する始点部分において、メッキスタブ配線１３３を細く且つ長く形成してもよい。
続いて図１１を参照するに、プレーン開口部１４５の変形例とその効果が示されている。図１１において、（ａ）は図４の一部に対応する断面図、（ｂ）は図６に対応する上面図、（ｃ）は図９と同様の模式的なＴＤＲ波形を示している。
信号配線層１３０に隣接するグランド又は電源のプレーン１４０は、少なくとも１つのメッキスタブ配線１３３に対向して、互いに分離された複数の開口部１４５及び１４６を有していてもよい。開口部１４５は、上述のように、メッキスタブ配線１３３の始点部分に対向配置され、開口部１４６は、開口部１４５よりパッケージ基板１２０の外縁側に配置される。例えば、図１１（ｂ）に示すように、パッケージ基板１２０の外縁に沿って、ボールパッド１６１及びそれに付随する貫通ビア１８２が４列に配置されるとする。最外周のビアを始点とする比較的短いメッキスタブ配線に対しては１つの開口部１４５のみを形成し、より内周側のビアを始点とする比較的長いメッキスタブ配線には開口部１４５に加えて１つ以上の開口部１４６を形成し得る。
メッキスタブ配線１３３の始点部分に対向する位置に開口部１４５のみを形成した場合、特に比較的長いメッキスタブ配線において、その長さに応じた比較的低い周波数での共振が信号伝送特性に影響を及ぼすことが起こり得る。しかしながら、１つのメッキスタブ配線１３３に沿って複数の開口部１４５及び１４６を設けることにより、開口部／非開口部の変化点ごとに特性インピーダンスＺｏの不整合を生じさせ、メッキスタブ配線１３３の長さに応じた周波数での共振を排除し得る。複数の開口部１４５及び１４６によって区切られた短い伝送線長さに応じた共振が発生したとしても、その共振周波数は信号周波数より十分高く設定することができる。故に、比較的長いメッキスタブ配線を伴う比較的短い配線長の信号配線においても、メッキスタブ配線１３３の共振による影響を抑制し、より高い周波数領域での信号伝送が可能となる。
なお、例えば最外周のボールバッド１６１に付随するメッキスタブ配線１３３の共振周波数が、該パッド１６１で扱う信号の周波数に対して十分に高い場合など、一部のメッキスタブ配線１３３に対しては如何なる開口部をも設けない構成としてもよい。また、各信号配線１３２の信号周波数が予め知られている場合には、それに連通するメッキスタブ配線１３３に対する開口部の数を該信号周波数に応じて決定してもよい。
最後に図１２を参照するに、パッケージ基板１２０の導電層配置の一変形例が図７と同様の平面図にて示されている。図４に示したパッケージ基板１２０は、導電層１３０、１４０、１５０及び１６０に代えて、それぞれ、２３０、２４０、２５０及び２６０を有し得る。信号配線層は第２導電層２４０として形成され、第１及び第３の導電層としてのグランド及び電源のプレーン層２３０及び２５０の間に配置される。すなわち、ストリップライン構成が形成される。第１及び第３の導電層２３０及び２５０の何れをグランドプレーン層とするかはこの限りではないが、以下では、第１導電層２３０がグランドプレーン層であるとして説明する。
パッケージ基板１２０の半導体素子搭載面に形成されたグランドプレーン層２３０は、半導体素子１１１が搭載される領域に近接して一列に配置されたボンディングパッド２３１と、グランドプレーン２３５とを含んでいる。ボンディングパッド２３１は、信号パッド２３１ｓ、グランドパッド２３１ｇ、及び電源パッド２３１ｖを含んでいる。
各信号ボンディングパッド２３１ｓは、それに連通したグランドプレーン層２３０内の第１の信号配線２３２によって、対応する第１の信号ビア２８１ｓに接続され、第１の信号ビア２８１ｓは信号配線層２４０内の対応する第２の信号配線２４２に接続される。そして、第２の信号配線２４２の各々は、対応する第２の信号ビア２８２ｓを介して、第４導電層２６０であるボールパッド層内の対応する信号ボールパッド２６１ｓに接続される。また、信号配線層２４０において、メッキスタブ配線２４３が、第２の信号ビア２８２ｓの各々の位置を始点としてパッケージ基板の外縁まで延在している。各グランドボンディングパッド２３１ｇは、それに連通したグランド配線２３８によってグランドプレーン２３４に接続され、グランドプレーン２３４は複数のグランドビア２８２ｇによって複数のグランドボールパッド２６１ｇに接続される。各電源ボンディングパッド２３１ｖは、それに連通した電源配線２３９によって、電源プレーン２５０に接続された第１の電源ビア２８１ｖに接続される。そして、電源プレーン２５０は複数の第２の電源ビア２８２ｖによって複数の電源ボールパッド２６１ｖに接続される。この例において、第１の信号ビア２８１ｓは、第１導電層２３０と第２導電層２４０との間にのみ延在し、第１の電源ビア２８１ｖは、第１乃至第３導電層２３０、２４０及び２５０の間にのみ延在している。また、第２の信号ビア２８２ｓは第２乃至第４導電層２４０、２５０及び２６０の間にのみ延在し、第２の電源ビア２８２ｖは第３導電層２５０と第４導電層２６０との間にのみ延在している。電源プレーン２５０は、グランドビア２８２ｇ及び第２の信号ビア２８２ｓが充填されるスルーホールの側壁に絶縁体２８５を有し、それらのビアから電気的に絶縁されている。
グランドプレーン２３４及び電源プレーン２５０は、各メッキスタブ配線２４３の始点部分に対向する領域、すなわち、第２の信号ビア２８２ｓにパッケージ基板の外縁側で隣接する領域に、それぞれ、開口部２３５及び２５５を有している。開口部２３５及び２５５の各々の大きさは、それに対向するメッキスタブ配線２４３に連通した信号配線２４２に隣接する信号配線２４２に影響を及ぼしたり、その他のビア２８２と物理的に干渉したりしない範囲で決定することができ、例えば２００μｍ２程度の大きさにし得る。
このように信号配線層２４０を挟んで配置されたグランドプレーン２３４及び電源プレーン２５０の双方に、メッキスタブ配線２４３の始点部分に対向して開口部２３５、２５５を設けることにより、該部分に図７の構成と比較して大きなインピーダンス不整合を生じさせることができる。しかしながら、グランドプレーン２３４又は電源プレーン２５０の一方のみが開口部２３５又は２５５を有する構成とすることも可能である。
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、図１０−１２を参照して説明した各変形例は、適宜組み合わせて適用可能である。また、配線基板は、信号配線層、グランドプレーン層、電源プレーン層及びボールパッド層に加えて、更なる導電層を含んでいてもよい。
以上の説明に関し、更に以下の付記を開示する。
（付記１）
複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、
前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする配線基板。
（付記２）
前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、その他の部分より細い、ことを特徴とする付記１に記載の配線基板。
（付記３）
前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、ミアンダ配線を形成している、ことを特徴とする付記１又は２に記載の配線基板。
（付記４）
前記プレーンは、前記複数のメッキスタブ配線のうちの少なくとも１つに対向して、互いに離隔された複数の開口部を有する、ことを特徴とする付記１乃至３の何れか一に記載の配線基板。
（付記５）
前記複数のメッキスタブ配線は、少なくとも、第１のメッキスタブ配線群と、前記第１のメッキスタブ配線群と比較して前記始点部分が当該配線基板の外周側に位置する第２のメッキスタブ配線群とを含み、
前記少なくとも１つのメッキスタブ配線は前記第１のメッキスタブ配線群を含む、
ことを特徴とする付記４に記載の配線基板。
（付記６）
前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
当該配線基板は更に、前記一方のプレーンの前記信号配線層に対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
前記他方のプレーンは、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有しない、
ことを特徴とする付記１乃至５の何れか一に記載の配線基板。
（付記７）
前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
当該配線基板は更に、前記信号配線層の前記一方のプレーンに対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
前記一方のプレーン及び前記他方のプレーンの双方が、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有する、
ことを特徴とする付記１乃至５の何れか一に記載の配線基板。
（付記８）
複数の電極パッドを有する半導体素子と、前記半導体素子を搭載する配線基板とを有し、
前記配線基板は、
前記半導体素子の前記複数の電極パッドと電気的に接続された複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする半導体装置。
（付記９）
前記配線基板の半導体素子搭載面とは反対側の面に形成され、前記配線基板内に形成されたビアを介して前記複数の信号配線に電気的に接続された複数の外部端子、を更に有することを特徴とする付記８に記載の半導体装置。
１００ 半導体装置
１１１ 半導体素子
１１１ａ 電極パッド
１１２ 金属ワイヤ
１１３ モールド樹脂
１１４ 外部端子
１１５ 接着層
１２０ 配線基板（パッケージ基板）
１３０、２４０ 信号配線層
１３１、２３１ ボンディングパッド
１３２、２４２ 信号配線
１３３、２４３ メッキスタブ配線
１３３ａ 幅狭部
１３３ｂ ミアンダ配線
１４０、２３０ グランドプレーン層
１４５、１４６、２３５、２５５ プレーン開口部
１５０、２５０ 電源プレーン層
１６０、２６０ ボールパッド層
１６１、２６１ ボールパッド
１７１、１７２、１７３ 絶縁層
１８１、１８２、２８１、２８２ ビア
１８５、２８５ 絶縁体

Claims (6)

  1. 複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
    絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
    を有し、
    前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
    ことを特徴とする配線基板。
  2. 前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、その他の部分より細い、ことを特徴とする請求項１に記載の配線基板。
  3. 前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、ミアンダ配線を形成している、ことを特徴とする請求項１又は２に記載の配線基板。
  4. 前記プレーンは、前記複数のメッキスタブ配線のうちの少なくとも１つに対向して、互いに離隔された複数の開口部を有する、ことを特徴とする請求項１乃至３の何れか一に記載の配線基板。
  5. 前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
    当該配線基板は更に、前記信号配線層の前記一方のプレーンに対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
    前記一方のプレーン及び前記他方のプレーンの双方が、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有する、
    ことを特徴とする請求項１乃至４の何れか一項に記載の配線基板。
  6. 複数の電極パッドを有する半導体素子と、前記半導体素子を搭載する配線基板とを有し、
    前記配線基板は、
    前記半導体素子の前記複数の電極パッドと電気的に接続された複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
    絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
    を有し、前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
    ことを特徴とする半導体装置。
JP2010051435A 2010-03-09 2010-03-09 配線基板及び半導体装置 Pending JP2011187683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010051435A JP2011187683A (ja) 2010-03-09 2010-03-09 配線基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010051435A JP2011187683A (ja) 2010-03-09 2010-03-09 配線基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2011187683A true JP2011187683A (ja) 2011-09-22

Family

ID=44793619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010051435A Pending JP2011187683A (ja) 2010-03-09 2010-03-09 配線基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP2011187683A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152287A (ja) * 2015-02-17 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2016181574A (ja) * 2015-03-24 2016-10-13 京セラ株式会社 配線基板
US10461389B2 (en) 2016-08-19 2019-10-29 Kabushiki Kaisha Toshiba Converter and manufacturing method thereof
WO2023190310A1 (ja) * 2022-03-31 2023-10-05 京セラ株式会社 配線基板および実装構造体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152287A (ja) * 2015-02-17 2016-08-22 ルネサスエレクトロニクス株式会社 半導体装置
CN105895602A (zh) * 2015-02-17 2016-08-24 瑞萨电子株式会社 半导体器件
JP2016181574A (ja) * 2015-03-24 2016-10-13 京セラ株式会社 配線基板
US10461389B2 (en) 2016-08-19 2019-10-29 Kabushiki Kaisha Toshiba Converter and manufacturing method thereof
WO2023190310A1 (ja) * 2022-03-31 2023-10-05 京セラ株式会社 配線基板および実装構造体

Similar Documents

Publication Publication Date Title
US8058721B2 (en) Package structure
US9449909B2 (en) Method of forming a package substrate
US9269677B2 (en) Fabrication method of packaging substrate
US7183660B2 (en) Tape circuit substrate and semicondutor chip package using the same
JP3927783B2 (ja) 半導体部品
JP2011187683A (ja) 配線基板及び半導体装置
US20110103030A1 (en) Packages and Methods for Mitigating Plating Stub Effects
US9848488B1 (en) Electrical interface for printed circuit board, package and die
JP5499696B2 (ja) 半導体装置及び実装構造
US20050017058A1 (en) [method of fabricating circuit substrate]
US8288269B2 (en) Methods for avoiding parasitic capacitance in an integrated circuit package
TWI245380B (en) Semiconductor device
JP2002271101A (ja) 半導体装置
JP2009267227A (ja) 半導体素子収納用パッケージとその製造方法
US20140284217A1 (en) Minimizing plating stub reflections in a chip package using capacitance
EP2130221B1 (en) Wire bond integrated circuit package for high speed i/o
JP2007184415A (ja) 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器
JP2010021468A (ja) 回路基板及び回路基板の製造方法
JP2003243439A (ja) 半導体装置およびその製造方法
US6770979B2 (en) Semiconductor package and substrate thereof
US12027485B2 (en) Semiconductor device assembly and method therefor
US20140284092A1 (en) Split pad for circuit board
JP2010245180A (ja) 半導体装置及びパッケージ基板
JPH10125731A (ja) 半導体集積回路装置およびその製造方法
JPH04273140A (ja) 半導体集積回路パッケージ