JP2011187683A - 配線基板及び半導体装置 - Google Patents
配線基板及び半導体装置 Download PDFInfo
- Publication number
- JP2011187683A JP2011187683A JP2010051435A JP2010051435A JP2011187683A JP 2011187683 A JP2011187683 A JP 2011187683A JP 2010051435 A JP2010051435 A JP 2010051435A JP 2010051435 A JP2010051435 A JP 2010051435A JP 2011187683 A JP2011187683 A JP 2011187683A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- plane
- plating stub
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 信号配線レイアウトによる制約なく、メッキスタブ配線に起因する信号伝送特性の低下を抑制する。
【解決手段】 配線基板120は、信号配線層130と、信号配線層130に絶縁層を介して隣接するグランド又は電源のプレーン140とを含む。信号配線層130は、半導体素子111の電極パッド111aに電気的に接続される複数の信号配線132と、該複数の信号配線132に接続された複数のメッキスタブ配線133とを含む。グランド又は電源のプレーン140は、各メッキスタブ配線133の信号配線132との接続部である各メッキスタブ配線の始点部分に対向して開口部145を有し、該部分でのメッキスタブ配線133の特性インピーダンスを増大させる。
【選択図】 図6
【解決手段】 配線基板120は、信号配線層130と、信号配線層130に絶縁層を介して隣接するグランド又は電源のプレーン140とを含む。信号配線層130は、半導体素子111の電極パッド111aに電気的に接続される複数の信号配線132と、該複数の信号配線132に接続された複数のメッキスタブ配線133とを含む。グランド又は電源のプレーン140は、各メッキスタブ配線133の信号配線132との接続部である各メッキスタブ配線の始点部分に対向して開口部145を有し、該部分でのメッキスタブ配線133の特性インピーダンスを増大させる。
【選択図】 図6
Description
本発明は、メッキスタブ配線を有する配線基板及び半導体装置に関する。
近年、半導体装置の分野において、例えばQFP(Quad Flat Package)等のリードフレームを用いたパッケージに代えて、プリント板などの配線基板を用いたBGA(Ball Grid Array)パッケージを用いる機会が増加している。
図1に、典型的なBGA型半導体装置10の概略構成を示す。配線基板(パッケージ基板)20上に接着層15を介して半導体素子11が搭載され、半導体素子11の電極パッドが配線基板20のボンディングパッドに金属ワイヤ12で接続される。半導体素子11及び金属ワイヤ12を封止するよう、配線基板20の半導体素子搭載面側がモールド樹脂13で覆われる。なお、ここでは半導体素子の電極の接続にワイヤボンドを用いた構成を示したが、半導体素子の表面にバンプを形成してフリップチップ実装した構成も用いられる。配線基板20は、半導体素子搭載面に、複数のボンディングパッドとそれに連通した信号配線を有し、反対側の面に、半田ボール14を搭載するためのアレイ状のボールパッドを有する。各信号配線とそれに対応するボールパッドは貫通ビア82によって電気的に接続される。
典型的に、ボンディングパッド、信号配線及びボールパッドには低抵抗金属である銅(Cu)が用いられる。ボールパッドのCu表面にニッケル(Ni)/金(Au)メッキを施すことが多い。半導体素子11のマウント及びモールド樹脂13による封止の際に熱工程を経るため、Cuが露出していると表面が酸化し、半田ボール14を搭載する際にボール未着等の不具合が発生し得るが、Auは酸化しにくく、この問題を防止することができる。同様に、半導体素子11とワイヤボンドされるボンディングパッドについても、Auワイヤ12との接続のために表面にAuが必要になる。また、フリップチップ接続の場合においても、表面にAuを必要とすることが多い。無電解メッキを用いると、無電解Niメッキ液中に含まれるリン(P)の凝集や、Auのポーラス(ピンホール)部分からの下地Niの酸化などの問題により、ボール剥離などの不具合が生じ得ることが報告されている。故に、半田ボール14の接合強度の面などから、無電解メッキよりも電解メッキが求められている。
電解メッキにおいては、個々のパッドをメッキ用端子に電気的に接続し、該端子をメッキ用ジグと接続する必要がある。そのため、半導体装置として必要とする信号配線以外に、メッキ処理のための付加的な配線が設けられる。ここで、配線基板の製造は、一般的に、個々のパッケージ基板ごとに行われるのではなく、多数個取りができるような大判で行われる。
図2に、一例として、4つのパッケージ基板20を含む大判基板20’について、電解メッキのための付加的な配線を示す。また、図3に、大判基板20’から切り出された1つのパッケージ基板20を、メッキ処理後に搭載されワイヤボンドされた半導体素子11とともに示す。
各パッケージ基板20の信号配線32は、パッケージ基板20の半導体素子搭載面において、対応するビア82の位置まで延在している。ビア82の位置を始点とし、各信号配線32に連通するメッキスタブ配線33と呼ばれる配線が設けられる。各メッキスタブ配線33は、4つのパッケージ基板20の全てのメッキスタブ配線33を電気的に接続するメッキ用配線21まで延在している。メッキ用配線21は、拡幅されたメッキ用端子22を有していてもよい。メッキ用配線21は、個々のパッケージ基板20として切り出されて外形サイズを定める領域の外側に形成されているため、個片化後のパッケージ基板20には含まれない。しかしながら、各メッキスタブ配線33の一部は、除去されなければ、パッケージ基板20上ひいては半導体装置10(図1)内に残存することになる。信号配線32に連通したメッキスタブ配線33は、アンテナ的な働きをし、信号の反射及び/又は共振などによって信号伝送特性を低下させる。このことは、半導体装置で使用可能な信号周波数を該共振周波数未満に制限する等、半導体装置の更なる高速化を妨げる要因になっている。
メッキスタブ配線33は、例えば、メッキ処理後にエッチングすることによって除去し得る。しかしながら、そのためには、メッキスタブ配線以外の部分を覆うレジストパターンを形成し、エッチングによりメッキスタブ配線を除去し、その後にレジストを剥離するという工程が必要になり、製造コストが上昇してしまう。メッキスタブ配線33の除去にその他の方法を用いた場合にも、製造コストの上昇を避けることはできない。
そこで、メッキスタブ配線を除去するための追加工程を必要とせずに、信号伝送特性に対するメッキスタブ配線の影響を抑制しようとする試みが提案されている。一例として、信号配線をパッケージ基板の外周部付近を経由するように形成し、メッキスタブ配線の長さを短縮する技術が知られている。他の一例として、マイクロストリップライン構成を有するパッケージ基板において、最外周のビアの外側の領域にはグランド及び電源のプレーンを形成せず、該領域でのメッキスタブ配線とプレーンとの間の寄生容量を排除する技術も知られている。
また、ストリップライン又はマイクロストリップラインの構成を有するパッケージ基板において、グランド及び電源のプレーンに格子状の開口部を設けることがある。該開口部は、セラミック基板の焼成や有機基板の樹脂硬化の工程中に絶縁層成分から発生するガスを排出し、該ガスがプレーンの下にトラップされてプレーンの膨れ及び剥がれを引き起こすことを防止するためのものである。このようにプレーンが開口部を有する構成においては、プレーン層に隣接する信号配線層内で、開口部に対向する信号配線部分にインピーダンスの不整合が発生する。このインピーダンス不整合を抑制するために、信号配線に対向するプレーン領域には開口部を設けない等の手法が提案されている。
メッキスタブ配線を除去することなく信号伝送特性に対するメッキスタブ配線の影響を抑制する既知の技術は、しかしながら、以下のような問題を有する。パッケージ基板の外周部付近を経由するように信号配線を形成することは、信号配線が長くなって配線密度が高まるため、配線レイアウトの自由度を失わせるとともに、配線数ひいては半導体装置の端子数を増加させることの妨げとなる。また、最外周のビアの外側の領域にグランド及び電源のプレーンを形成しないことは、例えば、本来問題となる内周側のビアから延在する長いメッキスタブ配線ほど効果が小さいという問題があり、適用可能な信号配線レイアウトに制限がある。
故に、広範な信号配線レイアウトに適用することが可能な、メッキスタブ配線に起因する信号伝送特性の低下を抑制する技術が望まれる。
一観点によれば、信号配線層と、該信号層に絶縁層を介して対向するグランド又は電源のプレーンとを含む配線基板が提供される。信号配線層は、複数の信号配線と、該複数の信号配線に接続された複数のメッキスタブ配線とを含む。グランド又は電源のプレーンは、各メッキスタブ配線の信号配線との接続部である各メッキスタブ配線の始点部分に対向して開口部を有する。
他の一観点によれば、複数の電極パッドを有する半導体素子と、該半導体素子を搭載する配線基板とを有する半導体装置が提供される。この配線基板は、信号配線層と、該信号配線層に絶縁層を介して対向するグランド又は電源のプレーンとを含む。信号配線層は、半導体素子の複数の電極パッドと電気的に接続された複数の信号配線と、該複数の信号配線に接続された複数のメッキスタブ配線とを含む。グランド又は電源のプレーンは、各メッキスタブ配線の始点部分に対向する位置に開口部を有する。
何れの信号配線に接続されたメッキスタブ配線においても、その始点部分における特性インピーダンスを増大させることができる。高周波信号がメッキスタブ配線に流入しにくくなり、メッキスタブ配線に起因する信号伝送特性の低下が抑制される。
以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一あるいは類似の参照符号を付する。
一実施形態に係る半導体装置100は、一実施形態に係る配線基板120上に半導体素子を搭載したパッケージ構造を有する。
先ず、図4及び5を参照して、半導体装置100及びそれが含む配線基板120の全体構成を説明する。図4は完成後(モールド後)の半導体装置100の概略断面図を示し、図5はモールド前の半導体装置100の上面図を示している。図5では、繁雑さを避けるため、配線基板120の表面に存在する配線のうちの一部のみを示している。
半導体装置100は、図示の例において、BGAパッケージ構造を有する。具体的には、半導体装置100は、半導体素子111と、パッケージ基板とも呼ぶ配線基板120と、半導体素子111をパッケージ基板120に電気的に接続する導電体112と、モールド樹脂113と、外部端子114とを有している。
半導体素子111は、図示した例において、その外縁に沿って配置された複数の電極パッド111aを表面に有し、裏面側で接着層115を介してパッケージ基板120に接着されている。そして、半導体素子の電極パッド111aは、パッケージ基板120上のボンディングパッド131に、例えばAuワイヤ等の金属ワイヤとし得る導電体112で接続されている。他の例において、半導体素子はその表面にアレイ状に配置されたバンプを有し、パッケージ基板上にフリップチップ実装されてもよい。半導体素子111及び金属ワイヤ112を封止するよう、パッケージ基板120の半導体素子搭載面側はモールド樹脂113で覆われている。
パッケージ基板120は、図示した例において、第1乃至第4の導電層130、140、150、160と、それらの間に介在する第1乃至第3の絶縁層171−173とを有する積層基板である。絶縁層171−173は、特に限定されないが、例えばガラスエポキシ樹脂又はフェノール樹脂などを含む樹脂層、又はセラミック層とし得る。
パッケージ基板120の表面(半導体素子搭載面)に位置する第1導電層130は、信号配線層を構成し、上記ボンディングパッド131を含んでいる。信号配線層130は更に、該パッド131に連通した信号配線132と、信号配線132に連通しパッケージ基板120の外縁まで延在するメッキスタブ配線133とを含んでいる。第1導電層130に隣接する第2導電層140は、概してベタパターンを有するグランド(GND)及び電源のうちの一方のプレーン層を構成する。故に、各信号配線132及び第2導電層140はマイクロストリップラインを構成する。第2導電層140に隣接する第3導電層150は、やはり概してベタパターンを有し、グランド及び電源のうちの他方のプレーン層を構成する。以下では、第2導電層140をグランドプレーン層、第3導電層150を電源プレーン層として説明する。パッケージ基板120の裏面に位置する第4導電層160は、ボールパッド層を構成し、アレイ状に配置されたボールパッド161を含んでいる。なお、グランドプレーン層140及び電源プレーン層150は、それぞれ、グランドプレーン及び電源プレーン以外のパターンを含んでいてもよいが、以下では、単にグランドプレーン及び電源プレーンとも称する。
各信号配線132とそれに対応するボールパッド161は、パッケージ基板120を貫通するビア182によって電気的に接続されている(図4において、各ビア182と第1乃至第3の導電層130、140及び150との接続関係は正確に示していない)。また、図7を参照して後述するように、信号配線層130は、半導体素子111のグランドパッドに接続されるボンディングパッド、及びそれに連通したグランド配線を有し、グランド配線はビアを介してグランドプレーンに接続される。同様に、信号配線層130は、半導体素子111の電源パッドに接続されるボンディングパッド、及びそれに連通した電源配線を有し、電源配線はビアを介して電源プレーンに接続される。そして、グランドプレーン及び電源プレーンの各々は、対応するボールパッド161にビア182を介して接続される。
アレイ状に配置されたボールパッド161の各々に、典型的に半田ボールである突起状の外部端子114が搭載される。故に、各半田ボール114は、対応するボールパッド161が信号配線132、グランドプレーン140及び電源プレーン150の何れに接続されているかに応じて、半導体装置100の信号、グランド又は電源の外部端子となる。
以上の構成により、半導体素子111の電極パッド111aと半導体装置100の外部端子114との間に、信号、グランド及び電源の経路が完成される。そのうち信号経路は、金属ワイヤ112(フリップチップ接続の場合にはバンプ)、第1導電層の信号配線132、貫通ビア182、及びボールパッド161を含む。ただし、この信号経路は、貫通ビア182の位置で信号配線132に接続されたメッキスタブ配線133という分岐路を有している。
第1乃至第4の導電層130、140、150、160には、典型的に、低抵抗金属であるCuが用いられる。表面酸化の防止及び/又はAuワイヤ112との接続性の向上のため、ボンディングパッド131及びボールパッド161のCu表面に例えばNi/Auメッキ等のメッキが施される。また、フリップチップ接続の場合においても、半導体素子のバンプを受けるパッケージ基板のパッド表面にAu等のメッキが施され得る。
メッキスタブ配線133は、個々の信号配線132、並びにそれに接続されたボンディングパッド131及びボールパッド161を電気的に接続し、これら全てに同時に電解メッキ処理を施すことを可能にするものである。しかしながら、上述のように、メッキスタブ配線133は信号経路の分岐路を形成する。このメッキスタブ配線133からなる分岐路は、一端が信号経路132に接続されて始点を為し、他端がパッケージ基板120の外縁で開放端を為す。故に、メッキスタブ配線133は、アンテナ的な働きをし、開放端での信号の全反射及び/又は該分岐路内での共振などにより、信号経路を流れる信号の伝送特性に影響を及ぼす。
本実施形態において、パッケージ基板120は更に、信号配線層130の下に位置するプレーン(ここでは、グランドプレーン)140内に、メッキスタブ配線133の始点部分に対向して開口部145を有している。図5において、メッキスタブ配線133の始点部分を囲む破線は、信号配線層130の下に位置するこの開口部145を示している。
続いて、図6−9を参照して、開口部145を含む領域の詳細構成の一例及び開口部145の効果を説明する。図6は、図5の領域Aの拡大図であり、図7は、領域Aに含まれる各導電層パターンを示している。また、図8は、1つの信号経路の線路モデルを表し、図9は信号経路のタイム・ドメイン・リフレクトメトリ(TDR)波形を模式的に示している。
この例において、第1導電層である信号配線層130は、半導体素子111が搭載される領域に近接して一列に配置されたボンディングパッド131を有する。第4導電層であるボールパッド層160は、パッケージ基板120の外縁に沿って4列に配置されたボールパッド161を有する。ボンディングパッド131は、信号パッド131s、グランドパッド132g、及び電源パッド131vを含み、ボールパッド161も、信号パッド161s、グランドパッド161g、及び電源パッド161vを含んでいる。
各信号ボンディングパッド131sは、それに連通した信号配線層内の信号配線132によって、対応する信号ビア182sに接続され、信号ビア182sは対応する信号ボールパッド161sに接続される。また、信号配線層130において、メッキスタブ配線133が、各信号ビア182sの位置を始点としてパッケージ基板120の外縁まで延在している。各グランドボンディングパッド131gは、それに連通し且つ信号配線132より短いグランド配線138によって、グランドプレーン140に接続された第1のグランドビア181gに接続される。そして、グランドプレーン140は複数の第2のグランドビア182gによって複数のグランドボールパッド161gに接続される。各電源ボンディングパッド131vは、それに連通し且つ信号配線132より短い電源配線139によって、電源プレーン150に接続された第1の電源ビア181vに接続される。そして、電源プレーン150は複数の第2の電源ビア182vによって複数の電源ボールパッド161vに接続される。グランドプレーン140及び電源プレーン150は、信号、グランド及び電源のうちの異種のビア181又は182が充填されるスルーホールの側壁に絶縁体185を有し、それらのビアから電気的に絶縁されている。
グランドプレーン140は、各メッキスタブ配線133の始点部分に対向する領域、すなわち、各信号ビア182sにパッケージ基板120の外縁側で隣接する領域に開口部145を有している。各開口部145の大きさは、その直上のメッキスタブ配線133に連通した信号配線132に隣接する信号配線132に影響を及ぼしたり、その他のビア182と物理的に干渉したりしない範囲で決定することができ、例えば200μm2程度の大きさにし得る。また、開口部145の形状及び大きさは、開口部ごとに変更してもよく、信号配線132及びメッキスタブ配線133のレイアウトに応じて柔軟に決定することができる。
各信号経路132は図8に示す線路モデルで表すことができる。パッケージ基板120の信号配線132及びメッキスタブ配線133、並びに半導体装置100が実装されるマザーボード等の回路基板の配線は、分布定数回路を形成し、高周波信号に対しては特性インピーダンスZo=(L/C)1/2が重要な意味を持つ。信号配線132のZoは通常は50Ωといった特定のインピーダンスに整合されている。半導体素子111をパッケージ基板120に接続するワイヤ112/バンプ部、及びビア182/ボール114部は、線路長が短いもののZoを整合することが難しく、信号の反射を生じさせ得る。高速信号対応の基板ではZo整合設計も検討されてはいるが、一般的に、ビア/ボール部では容量が大きくなり、特性インピーダンスは若干低下する。
信号配線132とメッキスタブ配線133とが同一の幅を有し且つベタのグランドプレーンに対向する場合、メッキスタブ配線133もインピーダンス整合された状態にある。この場合、TDR法によって観測される信号配線132及びメッキスタブ配線133のZoは図9(a)に示すようにフラットになる。なお、実際のTDR測定では、半導体素子側から見て本来の信号伝送路であるビア/ボール側の線路とメッキスタブ配線の線路とが分岐しており、双方の混合値としてZoが観測されるが、図9においてはビア/ボールの接続がないものとして示している。信号配線132を介してメッキスタブ配線133との分岐部まで伝送された信号は、故に、メッキスタブ配線133側に流れやすくなる。そして、メッキスタブ配線133の開放端での全反射により、メッキスタブ配線133の長さに応じた周波数を有する信号成分が共振することになる。
対照的に、グランドプレーン140がメッキスタブ配線133の始点部分に対向して開口部145を有する場合、該部分でメッキスタブ配線133のCが低減され且つLが増大される。すなわち、図9(b)に示すように、メッキスタブ配線133の入口でZoが増大しインピーダンスの不整合が発生する。そして、該部分での信号反射が大きくなるため、メッキスタブ配線133に流入する電気信号が減少し、より整合の取れているビア/ボール側に一層多くの電気信号が流れるようになる。結果として、メッキスタブ配線133に起因する高周波信号の伝送特性の低下を抑制することができる。
なお、本実施形態においては、信号配線132とそれに連通するメッキスタブ配線133との間に特性インピーダンスの不整合を生じさせるためにグランド又は電源プレーン140に意図的に開口部145を設けている。しかしながら、開口部145は、絶縁層の成分から発生するガスを排出し、プレーン140の膨れ及び/又は剥がれを抑制する効果をも有し得る。
次に、図10−12を参照して、上述の実施形態の種々の変形例を説明する。
先ず図10を参照するに、メッキスタブ配線の変形例が示されている。
図10(a)に示すように、信号配線層130のメッキスタブ配線133は、隣接するグランド又は電源のプレーン140に設けられた開口部145に対向する始点部分において、その他の部分より細い幅狭部133aを有していてもよい。該部分の配線幅を小さくすることにより、メッキスタブ配線133の入口のインダクタンスLひいては特性インピーダンスZoを更に増大させることができる。
また、図10(b)に示すように、メッキスタブ配線133は、プレーン開口部145に対向する始点部分において、所謂ミアンダ配線133bを形成してもよい。ミアンダ配線とは、等遅延配線技術などで用いられているジグザグ状の配線である。該部分にミアンダ配線133bを形成して配線長を増大させることにより、容量Cの増大を抑制しながら、メッキスタブ配線133の入口のインダクタンスLひいては特性インピーダンスZoを更に増大させることができる。
ここで、電解メッキ処理を行う際には、高周波信号で意味を持つ特性インピーダンスZo=(L/C)1/2ではなく、直流での抵抗Rを或る所定の値以下にすることが重要である。図10(a)及び(b)に示した変形例はメッキスタブ配線133の抵抗Rを増大させ得るものの、元来Cu配線は低抵抗であるため、電解メッキが可能なレベルにRの上昇を抑制することができる。故に、これらの変形例は、メッキスタブ配線133の本来の機能を確保しながら、メッキスタブ配線133側に分岐する高周波信号を更に減少させ、信号伝送特性の改善効果を高めることができる。代替的に、信号伝送特性の改善効果を維持しながら、開口部145を小型化することも可能である。
なお、図10(a)及び(b)に示した変形例を組み合わせ、プレーン開口部145に対向する始点部分において、メッキスタブ配線133を細く且つ長く形成してもよい。
続いて図11を参照するに、プレーン開口部145の変形例とその効果が示されている。図11において、(a)は図4の一部に対応する断面図、(b)は図6に対応する上面図、(c)は図9と同様の模式的なTDR波形を示している。
信号配線層130に隣接するグランド又は電源のプレーン140は、少なくとも1つのメッキスタブ配線133に対向して、互いに分離された複数の開口部145及び146を有していてもよい。開口部145は、上述のように、メッキスタブ配線133の始点部分に対向配置され、開口部146は、開口部145よりパッケージ基板120の外縁側に配置される。例えば、図11(b)に示すように、パッケージ基板120の外縁に沿って、ボールパッド161及びそれに付随する貫通ビア182が4列に配置されるとする。最外周のビアを始点とする比較的短いメッキスタブ配線に対しては1つの開口部145のみを形成し、より内周側のビアを始点とする比較的長いメッキスタブ配線には開口部145に加えて1つ以上の開口部146を形成し得る。
メッキスタブ配線133の始点部分に対向する位置に開口部145のみを形成した場合、特に比較的長いメッキスタブ配線において、その長さに応じた比較的低い周波数での共振が信号伝送特性に影響を及ぼすことが起こり得る。しかしながら、1つのメッキスタブ配線133に沿って複数の開口部145及び146を設けることにより、開口部/非開口部の変化点ごとに特性インピーダンスZoの不整合を生じさせ、メッキスタブ配線133の長さに応じた周波数での共振を排除し得る。複数の開口部145及び146によって区切られた短い伝送線長さに応じた共振が発生したとしても、その共振周波数は信号周波数より十分高く設定することができる。故に、比較的長いメッキスタブ配線を伴う比較的短い配線長の信号配線においても、メッキスタブ配線133の共振による影響を抑制し、より高い周波数領域での信号伝送が可能となる。
なお、例えば最外周のボールバッド161に付随するメッキスタブ配線133の共振周波数が、該パッド161で扱う信号の周波数に対して十分に高い場合など、一部のメッキスタブ配線133に対しては如何なる開口部をも設けない構成としてもよい。また、各信号配線132の信号周波数が予め知られている場合には、それに連通するメッキスタブ配線133に対する開口部の数を該信号周波数に応じて決定してもよい。
最後に図12を参照するに、パッケージ基板120の導電層配置の一変形例が図7と同様の平面図にて示されている。図4に示したパッケージ基板120は、導電層130、140、150及び160に代えて、それぞれ、230、240、250及び260を有し得る。信号配線層は第2導電層240として形成され、第1及び第3の導電層としてのグランド及び電源のプレーン層230及び250の間に配置される。すなわち、ストリップライン構成が形成される。第1及び第3の導電層230及び250の何れをグランドプレーン層とするかはこの限りではないが、以下では、第1導電層230がグランドプレーン層であるとして説明する。
パッケージ基板120の半導体素子搭載面に形成されたグランドプレーン層230は、半導体素子111が搭載される領域に近接して一列に配置されたボンディングパッド231と、グランドプレーン235とを含んでいる。ボンディングパッド231は、信号パッド231s、グランドパッド231g、及び電源パッド231vを含んでいる。
各信号ボンディングパッド231sは、それに連通したグランドプレーン層230内の第1の信号配線232によって、対応する第1の信号ビア281sに接続され、第1の信号ビア281sは信号配線層240内の対応する第2の信号配線242に接続される。そして、第2の信号配線242の各々は、対応する第2の信号ビア282sを介して、第4導電層260であるボールパッド層内の対応する信号ボールパッド261sに接続される。また、信号配線層240において、メッキスタブ配線243が、第2の信号ビア282sの各々の位置を始点としてパッケージ基板の外縁まで延在している。各グランドボンディングパッド231gは、それに連通したグランド配線238によってグランドプレーン234に接続され、グランドプレーン234は複数のグランドビア282gによって複数のグランドボールパッド261gに接続される。各電源ボンディングパッド231vは、それに連通した電源配線239によって、電源プレーン250に接続された第1の電源ビア281vに接続される。そして、電源プレーン250は複数の第2の電源ビア282vによって複数の電源ボールパッド261vに接続される。この例において、第1の信号ビア281sは、第1導電層230と第2導電層240との間にのみ延在し、第1の電源ビア281vは、第1乃至第3導電層230、240及び250の間にのみ延在している。また、第2の信号ビア282sは第2乃至第4導電層240、250及び260の間にのみ延在し、第2の電源ビア282vは第3導電層250と第4導電層260との間にのみ延在している。電源プレーン250は、グランドビア282g及び第2の信号ビア282sが充填されるスルーホールの側壁に絶縁体285を有し、それらのビアから電気的に絶縁されている。
グランドプレーン234及び電源プレーン250は、各メッキスタブ配線243の始点部分に対向する領域、すなわち、第2の信号ビア282sにパッケージ基板の外縁側で隣接する領域に、それぞれ、開口部235及び255を有している。開口部235及び255の各々の大きさは、それに対向するメッキスタブ配線243に連通した信号配線242に隣接する信号配線242に影響を及ぼしたり、その他のビア282と物理的に干渉したりしない範囲で決定することができ、例えば200μm2程度の大きさにし得る。
このように信号配線層240を挟んで配置されたグランドプレーン234及び電源プレーン250の双方に、メッキスタブ配線243の始点部分に対向して開口部235、255を設けることにより、該部分に図7の構成と比較して大きなインピーダンス不整合を生じさせることができる。しかしながら、グランドプレーン234又は電源プレーン250の一方のみが開口部235又は255を有する構成とすることも可能である。
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、図10−12を参照して説明した各変形例は、適宜組み合わせて適用可能である。また、配線基板は、信号配線層、グランドプレーン層、電源プレーン層及びボールパッド層に加えて、更なる導電層を含んでいてもよい。
以上の説明に関し、更に以下の付記を開示する。
(付記1)
複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、
前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする配線基板。
(付記2)
前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、その他の部分より細い、ことを特徴とする付記1に記載の配線基板。
(付記3)
前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、ミアンダ配線を形成している、ことを特徴とする付記1又は2に記載の配線基板。
(付記4)
前記プレーンは、前記複数のメッキスタブ配線のうちの少なくとも1つに対向して、互いに離隔された複数の開口部を有する、ことを特徴とする付記1乃至3の何れか一に記載の配線基板。
(付記5)
前記複数のメッキスタブ配線は、少なくとも、第1のメッキスタブ配線群と、前記第1のメッキスタブ配線群と比較して前記始点部分が当該配線基板の外周側に位置する第2のメッキスタブ配線群とを含み、
前記少なくとも1つのメッキスタブ配線は前記第1のメッキスタブ配線群を含む、
ことを特徴とする付記4に記載の配線基板。
(付記6)
前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
当該配線基板は更に、前記一方のプレーンの前記信号配線層に対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
前記他方のプレーンは、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有しない、
ことを特徴とする付記1乃至5の何れか一に記載の配線基板。
(付記7)
前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
当該配線基板は更に、前記信号配線層の前記一方のプレーンに対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
前記一方のプレーン及び前記他方のプレーンの双方が、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有する、
ことを特徴とする付記1乃至5の何れか一に記載の配線基板。
(付記8)
複数の電極パッドを有する半導体素子と、前記半導体素子を搭載する配線基板とを有し、
前記配線基板は、
前記半導体素子の前記複数の電極パッドと電気的に接続された複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする半導体装置。
(付記9)
前記配線基板の半導体素子搭載面とは反対側の面に形成され、前記配線基板内に形成されたビアを介して前記複数の信号配線に電気的に接続された複数の外部端子、を更に有することを特徴とする付記8に記載の半導体装置。
(付記1)
複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、
前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする配線基板。
(付記2)
前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、その他の部分より細い、ことを特徴とする付記1に記載の配線基板。
(付記3)
前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、ミアンダ配線を形成している、ことを特徴とする付記1又は2に記載の配線基板。
(付記4)
前記プレーンは、前記複数のメッキスタブ配線のうちの少なくとも1つに対向して、互いに離隔された複数の開口部を有する、ことを特徴とする付記1乃至3の何れか一に記載の配線基板。
(付記5)
前記複数のメッキスタブ配線は、少なくとも、第1のメッキスタブ配線群と、前記第1のメッキスタブ配線群と比較して前記始点部分が当該配線基板の外周側に位置する第2のメッキスタブ配線群とを含み、
前記少なくとも1つのメッキスタブ配線は前記第1のメッキスタブ配線群を含む、
ことを特徴とする付記4に記載の配線基板。
(付記6)
前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
当該配線基板は更に、前記一方のプレーンの前記信号配線層に対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
前記他方のプレーンは、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有しない、
ことを特徴とする付記1乃至5の何れか一に記載の配線基板。
(付記7)
前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
当該配線基板は更に、前記信号配線層の前記一方のプレーンに対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
前記一方のプレーン及び前記他方のプレーンの双方が、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有する、
ことを特徴とする付記1乃至5の何れか一に記載の配線基板。
(付記8)
複数の電極パッドを有する半導体素子と、前記半導体素子を搭載する配線基板とを有し、
前記配線基板は、
前記半導体素子の前記複数の電極パッドと電気的に接続された複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする半導体装置。
(付記9)
前記配線基板の半導体素子搭載面とは反対側の面に形成され、前記配線基板内に形成されたビアを介して前記複数の信号配線に電気的に接続された複数の外部端子、を更に有することを特徴とする付記8に記載の半導体装置。
100 半導体装置
111 半導体素子
111a 電極パッド
112 金属ワイヤ
113 モールド樹脂
114 外部端子
115 接着層
120 配線基板(パッケージ基板)
130、240 信号配線層
131、231 ボンディングパッド
132、242 信号配線
133、243 メッキスタブ配線
133a 幅狭部
133b ミアンダ配線
140、230 グランドプレーン層
145、146、235、255 プレーン開口部
150、250 電源プレーン層
160、260 ボールパッド層
161、261 ボールパッド
171、172、173 絶縁層
181、182、281、282 ビア
185、285 絶縁体
111 半導体素子
111a 電極パッド
112 金属ワイヤ
113 モールド樹脂
114 外部端子
115 接着層
120 配線基板(パッケージ基板)
130、240 信号配線層
131、231 ボンディングパッド
132、242 信号配線
133、243 メッキスタブ配線
133a 幅狭部
133b ミアンダ配線
140、230 グランドプレーン層
145、146、235、255 プレーン開口部
150、250 電源プレーン層
160、260 ボールパッド層
161、261 ボールパッド
171、172、173 絶縁層
181、182、281、282 ビア
185、285 絶縁体
Claims (6)
- 複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、
前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする配線基板。 - 前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、その他の部分より細い、ことを特徴とする請求項1に記載の配線基板。
- 前記メッキスタブ配線は、前記プレーンの前記開口部に対向する部分において、ミアンダ配線を形成している、ことを特徴とする請求項1又は2に記載の配線基板。
- 前記プレーンは、前記複数のメッキスタブ配線のうちの少なくとも1つに対向して、互いに離隔された複数の開口部を有する、ことを特徴とする請求項1乃至3の何れか一に記載の配線基板。
- 前記プレーンは、グランド又は電源のうちの一方のプレーンであり、
当該配線基板は更に、前記信号配線層の前記一方のプレーンに対向する面とは反対側の面に更なる絶縁層を介して対向する、グランド又は電源のうちの他方のプレーンを有し、
前記一方のプレーン及び前記他方のプレーンの双方が、各メッキスタブ配線の前記始点部分に対向する位置に開口部を有する、
ことを特徴とする請求項1乃至4の何れか一項に記載の配線基板。 - 複数の電極パッドを有する半導体素子と、前記半導体素子を搭載する配線基板とを有し、
前記配線基板は、
前記半導体素子の前記複数の電極パッドと電気的に接続された複数の信号配線、及び該複数の信号配線に接続された複数のメッキスタブ配線を有する信号配線層と、
絶縁層を介して前記信号配線層に対向するグランド又は電源のプレーンと
を有し、前記プレーンは、各メッキスタブ配線の前記信号配線と接続された始点部分に対向する位置に、開口部を有する、
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010051435A JP2011187683A (ja) | 2010-03-09 | 2010-03-09 | 配線基板及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010051435A JP2011187683A (ja) | 2010-03-09 | 2010-03-09 | 配線基板及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011187683A true JP2011187683A (ja) | 2011-09-22 |
Family
ID=44793619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010051435A Pending JP2011187683A (ja) | 2010-03-09 | 2010-03-09 | 配線基板及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011187683A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016152287A (ja) * | 2015-02-17 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016181574A (ja) * | 2015-03-24 | 2016-10-13 | 京セラ株式会社 | 配線基板 |
US10461389B2 (en) | 2016-08-19 | 2019-10-29 | Kabushiki Kaisha Toshiba | Converter and manufacturing method thereof |
WO2023190310A1 (ja) * | 2022-03-31 | 2023-10-05 | 京セラ株式会社 | 配線基板および実装構造体 |
-
2010
- 2010-03-09 JP JP2010051435A patent/JP2011187683A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016152287A (ja) * | 2015-02-17 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN105895602A (zh) * | 2015-02-17 | 2016-08-24 | 瑞萨电子株式会社 | 半导体器件 |
JP2016181574A (ja) * | 2015-03-24 | 2016-10-13 | 京セラ株式会社 | 配線基板 |
US10461389B2 (en) | 2016-08-19 | 2019-10-29 | Kabushiki Kaisha Toshiba | Converter and manufacturing method thereof |
WO2023190310A1 (ja) * | 2022-03-31 | 2023-10-05 | 京セラ株式会社 | 配線基板および実装構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058721B2 (en) | Package structure | |
US9449909B2 (en) | Method of forming a package substrate | |
US9269677B2 (en) | Fabrication method of packaging substrate | |
US7183660B2 (en) | Tape circuit substrate and semicondutor chip package using the same | |
JP3927783B2 (ja) | 半導体部品 | |
JP2011187683A (ja) | 配線基板及び半導体装置 | |
US20110103030A1 (en) | Packages and Methods for Mitigating Plating Stub Effects | |
US9848488B1 (en) | Electrical interface for printed circuit board, package and die | |
JP5499696B2 (ja) | 半導体装置及び実装構造 | |
US20050017058A1 (en) | [method of fabricating circuit substrate] | |
US8288269B2 (en) | Methods for avoiding parasitic capacitance in an integrated circuit package | |
TWI245380B (en) | Semiconductor device | |
JP2002271101A (ja) | 半導体装置 | |
JP2009267227A (ja) | 半導体素子収納用パッケージとその製造方法 | |
US20140284217A1 (en) | Minimizing plating stub reflections in a chip package using capacitance | |
EP2130221B1 (en) | Wire bond integrated circuit package for high speed i/o | |
JP2007184415A (ja) | 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 | |
JP2010021468A (ja) | 回路基板及び回路基板の製造方法 | |
JP2003243439A (ja) | 半導体装置およびその製造方法 | |
US6770979B2 (en) | Semiconductor package and substrate thereof | |
US12027485B2 (en) | Semiconductor device assembly and method therefor | |
US20140284092A1 (en) | Split pad for circuit board | |
JP2010245180A (ja) | 半導体装置及びパッケージ基板 | |
JPH10125731A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH04273140A (ja) | 半導体集積回路パッケージ |