JP2011182298A - Mems transducer and ultrasonic parametric array speaker - Google Patents

Mems transducer and ultrasonic parametric array speaker Download PDF

Info

Publication number
JP2011182298A
JP2011182298A JP2010046413A JP2010046413A JP2011182298A JP 2011182298 A JP2011182298 A JP 2011182298A JP 2010046413 A JP2010046413 A JP 2010046413A JP 2010046413 A JP2010046413 A JP 2010046413A JP 2011182298 A JP2011182298 A JP 2011182298A
Authority
JP
Japan
Prior art keywords
lower electrode
insulating
electrode layer
piezoelectric
diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010046413A
Other languages
Japanese (ja)
Inventor
Hironori Sato
優典 佐藤
Masahiro Sugiura
正浩 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2010046413A priority Critical patent/JP2011182298A/en
Publication of JP2011182298A publication Critical patent/JP2011182298A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Transducers For Ultrasonic Waves (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve electric connection reliability in an MEMS transducer. <P>SOLUTION: This MEMS transducer is provided with: a substrate, a lower electrode formed on the surface of the substrate; a plurality of recessed parts formed on a face on which the lower electrode is not formed in the substrate; a plurality of piezoelectric conversion parts formed at positions where the bottom part of each of the plurality of recessed parts can be displaced on the surface of the lower electrode; insulating parts formed integrally on the surface of the lower electrode such that the thickness of each insulating part is made equal to that of each of the plurality of piezoelectric conversion parts and connected to all the plurality of piezoelectric conversion parts; and an upper electrode formed integrally on the surfaces of the piezoelectric conversion parts and the insulating parts. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ＭＥＭＳトランスデューサおよび超音波パラメトリックアレイスピーカーに関する。   The present invention relates to a MEMS transducer and an ultrasonic parametric array speaker.

従来、圧電素子を有する隔膜を複数備えたＭＥＭＳが知られている（例えば特許文献１）。特許文献１においては、各隔膜について独立した圧電変換部と電極対とを設け、同一層内の櫛歯状の配線パターンによって前記電極対に電圧を印加している。   Conventionally, a MEMS including a plurality of diaphragms having piezoelectric elements is known (for example, Patent Document 1). In Patent Document 1, an independent piezoelectric transducer and electrode pair are provided for each diaphragm, and a voltage is applied to the electrode pair by a comb-like wiring pattern in the same layer.

特開２００８−２０４２９号公報JP 2008-20429 A

引用文献１においては、同一層内において配線を引き回すため、配線が細線化しオープン不良やショート不良が生じるという問題があった。また、圧電膜と電極対とを各隔膜について独立して設けることにより圧電膜と電極対が小面積化するため、圧電膜と電極対との間で剥離が生じるという問題があった。さらに、配線を形成するために工程数が多くなるという問題もあった。
本発明は上記問題に鑑みてなされたもので、電気的な接続信頼性が高いＭＥＭＳトランスデューサおよび超音波パラメトリックアレイスピーカーを提供することを目的の１つとする。 In the cited document 1, since the wiring is routed in the same layer, there is a problem that the wiring is thinned and an open defect or a short defect occurs. In addition, since the piezoelectric film and the electrode pair are independently provided for each diaphragm, the area of the piezoelectric film and the electrode pair is reduced, so that there is a problem that separation occurs between the piezoelectric film and the electrode pair. In addition, there is a problem that the number of processes increases to form wiring.
The present invention has been made in view of the above problems, and an object thereof is to provide a MEMS transducer and an ultrasonic parametric array speaker with high electrical connection reliability.

（１）前記目的を達成するためのＭＥＭＳトランスデューサは、基板と、前記基板の表面上に形成される下電極と、前記基板において前記下電極が形成されない面に形成された複数の凹部と、前記下電極の表面上において複数の前記凹部のそれぞれの底部を変位させることが可能な位置に形成される複数の圧電変換部と、前記下電極の表面上に一体として形成され、複数の前記圧電変換部のすべてと厚みを共通にし、複数の前記圧電変換部のすべてと接続する絶縁部と、前記圧電変換部および前記絶縁部の表面上に一体として形成される上電極と、
を備える。 (1) A MEMS transducer for achieving the object includes a substrate, a lower electrode formed on the surface of the substrate, a plurality of recesses formed on a surface of the substrate where the lower electrode is not formed, A plurality of piezoelectric transducers formed integrally on the surface of the lower electrode and a plurality of piezoelectric transducers formed at positions where the bottoms of the plurality of recesses can be displaced on the surface of the lower electrode. An insulating part that has the same thickness as all of the parts and is connected to all of the plurality of piezoelectric conversion parts, and an upper electrode that is integrally formed on the surface of the piezoelectric conversion part and the insulating part,
Is provided.

本発明のＭＥＭＳトランスデューサにおいて、絶縁部は下電極の表面上において複数の圧電変換部のすべてと接続し、一体として形成されるため、絶縁部を下電極上において広く形成することができる。従って、下電極の表面上において複数の圧電変換部と絶縁部とが形成された領域の面積を広くすることができ、下電極の剥離を防止できる。なお、一体として形成されるとは、連続して形成され、物理的に複数の部分に分断されていないことを意味する。また、面内方向に広く形成される一体の絶縁部が複数の圧電変換部のすべてと接続するため、下電極と上電極との間における確実な層間絶縁を実現することができる。さらに、上電極は圧電変換部と絶縁部の表面上に一体として形成されるため、上電極を広く形成することができ、上電極の断線や剥離も防止できる。以上により、圧電型発音装置の電気的な接続信頼性を高くすることができる。   In the MEMS transducer of the present invention, since the insulating portion is connected to all of the plurality of piezoelectric conversion portions on the surface of the lower electrode and is integrally formed, the insulating portion can be widely formed on the lower electrode. Therefore, the area of the region where the plurality of piezoelectric conversion portions and the insulating portions are formed on the surface of the lower electrode can be increased, and peeling of the lower electrode can be prevented. In addition, being formed integrally means that it is formed continuously and is not physically divided into a plurality of parts. In addition, since the integral insulating portion that is widely formed in the in-plane direction is connected to all of the plurality of piezoelectric conversion portions, reliable interlayer insulation between the lower electrode and the upper electrode can be realized. Furthermore, since the upper electrode is integrally formed on the surfaces of the piezoelectric conversion portion and the insulating portion, the upper electrode can be formed widely, and disconnection and peeling of the upper electrode can be prevented. As described above, the electrical connection reliability of the piezoelectric sounding device can be increased.

（２）前記目的を達成するためのＭＥＭＳトランスデューサにおいて、前記圧電変換部は、平面視において前記凹部の中央部を除く外周部と厚み方向に重なる位置に形成される。
圧電変換部によって凹部の底部のうち中央部を除く外周部を変位させることにより、凹部の底部の中央部にて大きな変位を得ることができる。したがって、凹部の底部の大きな振幅を効率よく得ることができる。 (2) In the MEMS transducer for achieving the object, the piezoelectric conversion portion is formed at a position overlapping with the outer peripheral portion excluding the central portion of the concave portion in the thickness direction in plan view.
By displacing the outer peripheral portion excluding the central portion of the bottom portion of the concave portion by the piezoelectric conversion portion, a large displacement can be obtained at the central portion of the bottom portion of the concave portion. Therefore, a large amplitude at the bottom of the recess can be obtained efficiently.

（３）前記目的を達成するためのＭＥＭＳトランスデューサにおいて、前記絶縁部は、前記圧電変換部よりも非誘電率の小さい絶縁材料によって形成される。
絶縁部を圧電変換部よりも非誘電率の小さい絶縁材料で形成することにより、下電極と上電極との間の寄生容量を低減することができる。 (3) In the MEMS transducer for achieving the object, the insulating portion is formed of an insulating material having a non-dielectric constant smaller than that of the piezoelectric conversion portion.
By forming the insulating portion with an insulating material having a non-dielectric constant smaller than that of the piezoelectric conversion portion, it is possible to reduce the parasitic capacitance between the lower electrode and the upper electrode.

（４）前記目的を達成するための超音波パラメトリックアレイスピーカーは、基板と、前記基板の表面上に形成される下電極と、前記基板において前記下電極が形成されない面に形成された凹部と、前記下電極の表面上において前記凹部の底部を変位させることが可能な位置に形成される複数の圧電変換部と、前記下電極の表面上に一体として形成され、前記複数の圧電変換部のすべてと厚みを共通にし、前記複数の圧電変換部のすべてと接続する絶縁部と、前記圧電変換部および前記絶縁部の表面上に一体として形成される上電極と、を備える。   (4) An ultrasonic parametric array speaker for achieving the object includes a substrate, a lower electrode formed on the surface of the substrate, a recess formed on a surface of the substrate where the lower electrode is not formed, On the surface of the lower electrode, a plurality of piezoelectric transducers formed at positions where the bottom of the recess can be displaced, and integrally formed on the surface of the lower electrode, all of the plurality of piezoelectric transducers And an insulating portion that is connected to all of the plurality of piezoelectric conversion portions, and an upper electrode that is integrally formed on the surface of the piezoelectric conversion portion and the insulating portion.

図１Ａは本発明の第一実施形態にかかる平面図、図１Ｂは図１Ａに示す１Ｂ−１Ｂ線断面図、図１Ｃは図１Ｂに示す断面における各層の厚み方向の重なりを示す模式図である。1A is a plan view according to the first embodiment of the present invention, FIG. 1B is a cross-sectional view taken along the line 1B-1B shown in FIG. 1A, and FIG. 1C is a schematic diagram showing the overlap in the thickness direction of each layer in the cross section shown in FIG. . 本発明の第一実施形態にかかる断面図である。It is sectional drawing concerning 1st embodiment of this invention. 本発明の第一実施形態にかかる断面図である。It is sectional drawing concerning 1st embodiment of this invention. 本発明の第一実施形態にかかる断面図である。It is sectional drawing concerning 1st embodiment of this invention. 本発明の第一実施形態にかかる断面図である。It is sectional drawing concerning 1st embodiment of this invention. 図６Ａは本発明の第二実施形態にかかる断面図、図６Ｂは図６Ａに示す断面における各層の厚み方向の重なりを説明する模式図である。FIG. 6A is a cross-sectional view according to the second embodiment of the present invention, and FIG. 6B is a schematic diagram for explaining the overlap in the thickness direction of each layer in the cross section shown in FIG. 6A. 図７Ａ〜７Ｄは本発明の他の実施形態にかかる平面図である。7A to 7D are plan views according to other embodiments of the present invention.

以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。なお、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。   Hereinafter, embodiments of the present invention will be described in the following order with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected to the corresponding component in each figure, and the overlapping description is abbreviate | omitted.

１．第一実施形態
（構成）
図１に本発明によるＭＥＭＳトランスデューサの第一実施形態としての超音波パラメトリックアレイスピーカー１を示す。超音波パラメトリックアレイスピーカー１は半導体製造プロセスを用いて製造されるＭＥＭＳであって、図示しないケースに収容され、博物館等の施設での音声ガイド装置、ＡＶ機器、ＩＴ機器などに組み込まれる超指向性スピーカーとして用いられる。超音波パラメトリックアレイスピーカー１は閉塞基板１６０と素子基板１０と素子基板１０上に形成された圧電素子１１とを備えている。素子基板１０に形成された複数の隔膜１２を圧電素子１１によって駆動することによって２つの周波数成分を持つ超音波を送波すると、極めて指向性の強い可聴域の音を発生させることができる。本明細書において"上"と"下"が示す方向は、図１Ｂに図示された超音波パラメトリックアレイスピーカー１の方向を基準とする。また、超音波パラメトリックアレイスピーカー１の厚み方向とは、超音波パラメトリックアレイスピーカー１を構成する各層の積層方向を指す。素子基板１０の厚み方向の一方側（上側）に圧電素子１１が積層される。 1. First embodiment (Configuration)
FIG. 1 shows an ultrasonic parametric array speaker 1 as a first embodiment of a MEMS transducer according to the present invention. The ultrasonic parametric array speaker 1 is a MEMS manufactured using a semiconductor manufacturing process. The ultrasonic parametric array speaker 1 is housed in a case (not shown), and is super-directional to be incorporated in a voice guide device, AV equipment, IT equipment, etc. in a facility such as a museum. Used as a speaker. The ultrasonic parametric array speaker 1 includes a closed substrate 160, an element substrate 10, and a piezoelectric element 11 formed on the element substrate 10. When an ultrasonic wave having two frequency components is transmitted by driving the plurality of diaphragms 12 formed on the element substrate 10 by the piezoelectric element 11, it is possible to generate an audible sound with extremely high directivity. In this specification, directions indicated by “up” and “down” are based on the direction of the ultrasonic parametric array speaker 1 illustrated in FIG. 1B. The thickness direction of the ultrasonic parametric array speaker 1 refers to the stacking direction of the layers constituting the ultrasonic parametric array speaker 1. The piezoelectric element 11 is laminated on one side (upper side) of the element substrate 10 in the thickness direction.

素子基板１０は相対的に厚い単結晶珪素層１０１と相対的に薄い単結晶珪素層１０３とこれらに挟まれた絶縁膜１０２とからなる。厚い単結晶珪素層１０１の厚さは例えば１００〜２０００μｍとし、薄い単結晶珪素層１０３の厚さは例えば０．５〜１０μｍとし、絶縁膜１０２は例えば厚さ０．０５〜１０μｍの二酸化珪素とする。隔膜１２は薄い単結晶珪素層１０３からなり、厚さは０．５〜１００μｍとする。凹部１０ａは厚い単結晶珪素層１０１と絶縁膜１０２とを貫通している。凹部１０ａは断面が直径１０〜１００００μｍの円形とし、深さが１００〜２０００μｍのストレート孔とする。複数の隔膜１２は素子基板１０に形成された複数の凹部１０ａのそれぞれの上底部を構成している部分であり、素子基板１０における隔膜外部１３よりも厚みが薄い。隔膜外部１３とは素子基板１０における隔膜１２以外の部分であって圧電素子１１によって駆動させられない部分を指す。隔膜１２の振動端（固定端）は凹部１０ａの断面形状によって決まる。すなわち、本実施形態の隔膜１２は円形であり、その円周が隔膜１２と隔膜外部１３の境界をなす。   The element substrate 10 includes a relatively thick single crystal silicon layer 101, a relatively thin single crystal silicon layer 103, and an insulating film 102 sandwiched therebetween. The thickness of the thick single crystal silicon layer 101 is, for example, 100 to 2000 μm, the thickness of the thin single crystal silicon layer 103 is, for example, 0.5 to 10 μm, and the insulating film 102 is made of, for example, silicon dioxide having a thickness of 0.05 to 10 μm. To do. The diaphragm 12 is made of a thin single crystal silicon layer 103 and has a thickness of 0.5 to 100 μm. Recess 10a penetrates thick single crystal silicon layer 101 and insulating film 102. The recess 10a is a circular hole having a cross section of 10 to 10000 μm in diameter and a straight hole having a depth of 100 to 2000 μm. The plurality of diaphragms 12 are portions constituting the upper bottom portions of the plurality of recesses 10 a formed in the element substrate 10, and are thinner than the outer diaphragm 13 in the element substrate 10. The diaphragm exterior 13 refers to a portion of the element substrate 10 other than the diaphragm 12 that cannot be driven by the piezoelectric element 11. The vibration end (fixed end) of the diaphragm 12 is determined by the cross-sectional shape of the recess 10a. That is, the diaphragm 12 of this embodiment is circular, and the circumference forms a boundary between the diaphragm 12 and the outer part 13 of the diaphragm.

圧電素子１１は素子基板１０の薄い単結晶珪素層１０３の表面に接合されている。圧電素子１１は下電極層１１１、上電極層１１３、および、絶縁層１１２とからなる。下電極層１１１は薄い単結晶珪素層１０３の上面の全域上に形成されている。絶縁層１１２は下電極層１１１の上面の全域上に形成されている。絶縁層１１２は例えば厚さ０．１〜１００μｍとしチタン酸ジルコン酸鉛（ＰＺＴ）等の圧電材料からなる。上電極層１１３は絶縁層１１２の上面の全域上に形成されている。下電極層１１１、上電極層１１３はそれぞれ例えば厚さが０．０５〜１０μｍであり、白金や金等からなる。   The piezoelectric element 11 is bonded to the surface of the thin single crystal silicon layer 103 of the element substrate 10. The piezoelectric element 11 includes a lower electrode layer 111, an upper electrode layer 113, and an insulating layer 112. Lower electrode layer 111 is formed over the entire upper surface of thin single crystal silicon layer 103. The insulating layer 112 is formed over the entire upper surface of the lower electrode layer 111. The insulating layer 112 has a thickness of 0.1 to 100 μm, for example, and is made of a piezoelectric material such as lead zirconate titanate (PZT). The upper electrode layer 113 is formed over the entire upper surface of the insulating layer 112. Each of the lower electrode layer 111 and the upper electrode layer 113 has a thickness of, for example, 0.05 to 10 μm and is made of platinum, gold, or the like.

絶縁層１１２と上電極層１１３には下電極層１１１の接続部１１ａを露出させるための通孔１１ｂが形成されている。さらに絶縁層１１２と上電極層１１３には平面視において隔膜１２の中央部と厚み方向に重なる部分に通孔１１ｃが形成されている。絶縁層１１２と上電極層１１３とは同様のパターン形状となる。隔膜１２の中央部を除く外周部、すなわち隔膜１２と隔膜外部１３との境界（図１Ａに示す破線の円）の近傍と厚み方向に重なる部分は、絶縁層１１２および上電極層１１３の一部と厚み方向に重なる。   The insulating layer 112 and the upper electrode layer 113 are formed with through holes 11b for exposing the connecting portions 11a of the lower electrode layer 111. Further, the insulating layer 112 and the upper electrode layer 113 are formed with a through hole 11c at a portion overlapping with the central portion of the diaphragm 12 in the thickness direction in plan view. The insulating layer 112 and the upper electrode layer 113 have the same pattern shape. The outer peripheral portion excluding the central portion of the diaphragm 12, that is, the portion overlapping the vicinity of the boundary between the diaphragm 12 and the outer portion of the diaphragm 13 (broken circle shown in FIG. 1A) in the thickness direction is a part of the insulating layer 112 and the upper electrode layer 113. And overlap in the thickness direction.

絶縁層１１２は、通孔１１ｂ，１１ｃおよび素子基板１０の四辺から所定距離内側を除き下電極層１１１の表面の全域上に形成されている。絶縁層１１２は、複数の圧電変換部Ｐと絶縁部Ｉとから構成される。圧電変換部Ｐは、隔膜１２の外周部と厚み方向に重なり、円環状の形状を有している。すなわち、隔膜１２の中央部を除く外周部において下電極層１１１と圧電変換部Ｐと上電極層１１３とが隔膜１２と厚み方向に重なっている。圧電変換部Ｐの内径は絶縁層１１２の通孔１１ｃの径と一致し、圧電変換部Ｐの外径は隔膜１２の径、すなわち凹部１０ａの径と一致する。絶縁部Ｉは一体として形成され、複数の圧電変換部Ｐのすべてと接続する。また、絶縁部Ｉは複数の圧電変換部Ｐのすべてと同じ厚みとなっている。   The insulating layer 112 is formed over the entire area of the surface of the lower electrode layer 111 except for the inside a predetermined distance from the through holes 11 b and 11 c and the four sides of the element substrate 10. The insulating layer 112 is composed of a plurality of piezoelectric conversion portions P and insulating portions I. The piezoelectric conversion portion P overlaps with the outer peripheral portion of the diaphragm 12 in the thickness direction and has an annular shape. That is, the lower electrode layer 111, the piezoelectric conversion portion P, and the upper electrode layer 113 overlap the diaphragm 12 in the thickness direction on the outer peripheral portion excluding the central portion of the diaphragm 12. The inner diameter of the piezoelectric conversion portion P matches the diameter of the through hole 11c of the insulating layer 112, and the outer diameter of the piezoelectric conversion portion P matches the diameter of the diaphragm 12, that is, the diameter of the recess 10a. The insulating part I is integrally formed and connected to all the plurality of piezoelectric conversion parts P. Further, the insulating portion I has the same thickness as all of the plurality of piezoelectric conversion portions P.

上電極層１１３は、複数の圧電変換部Ｐと絶縁部Ｉとからなる絶縁層１１２の表面の全域上において一体として形成されている。上電極層１１３は、複数の圧電変換部Ｐと絶縁部Ｉとが一体として形成された絶縁層１１２によって下電極層１１１と絶縁される。   The upper electrode layer 113 is integrally formed on the entire surface of the insulating layer 112 including the plurality of piezoelectric conversion portions P and the insulating portions I. The upper electrode layer 113 is insulated from the lower electrode layer 111 by an insulating layer 112 in which a plurality of piezoelectric conversion portions P and insulating portions I are integrally formed.

閉塞基板１６０は素子基板１０の凹部１０ａの開口が形成された面に接合され、凹部１０ａの開口を気密に閉塞している。すなわち隔膜１２の下方に密閉空間として空洞Ｃが形成されている。閉塞基板１６０と素子基板１０とはポリイミドやエポキシ系の樹脂材料からなる接着層１５０を介して接合してもよいし、直接接合してもよい。閉塞基板１６０は単結晶珪素、ガラス、セラミックス等の無機材料からなる。   The closing substrate 160 is bonded to the surface of the element substrate 10 where the opening of the recess 10a is formed, and airtightly closes the opening of the recess 10a. That is, a cavity C is formed as a sealed space below the diaphragm 12. The blocking substrate 160 and the element substrate 10 may be bonded via an adhesive layer 150 made of polyimide or an epoxy resin material, or may be directly bonded. The closing substrate 160 is made of an inorganic material such as single crystal silicon, glass, or ceramic.

（製造方法）
次に図２から図５を参照しながら超音波パラメトリックアレイスピーカー１の製造方法を説明する。
はじめに素子基板１０となるＳＯＩ（Silicon On Insulator）ウエハを用意し、薄い単結晶珪素層１０３の表面上に下電極層１１１、絶縁層１１２、上電極層１１３を図２に示すように順に形成する。下電極層１１１および上電極層１１３は例えば白金をスパッタ法によって、それぞれ素子基板１０および絶縁層１１２の上側の表面上に積層することによって形成する。絶縁層１１２は例えばチタン酸ジルコン酸鉛をスパッタ法によって下電極層１１１の上側の表面上に積層することによって形成する。 (Production method)
Next, a method for manufacturing the ultrasonic parametric array speaker 1 will be described with reference to FIGS.
First, an SOI (Silicon On Insulator) wafer to be the element substrate 10 is prepared, and a lower electrode layer 111, an insulating layer 112, and an upper electrode layer 113 are sequentially formed on the surface of the thin single crystal silicon layer 103 as shown in FIG. . The lower electrode layer 111 and the upper electrode layer 113 are formed, for example, by stacking platinum on the upper surfaces of the element substrate 10 and the insulating layer 112 by sputtering. The insulating layer 112 is formed, for example, by laminating lead zirconate titanate on the upper surface of the lower electrode layer 111 by sputtering.

次に図３に示すように上電極層１１３の表面にフォトレジストからなる保護膜Ｒ１のパターンを形成し、保護膜Ｒ１を用いたイオンミリングによって上電極層１１３と絶縁層１１２とをエッチングする。このとき下電極層１１１を露出させない程度に絶縁層１１２のエッチング深さを制御する。   Next, as shown in FIG. 3, a pattern of a protective film R1 made of a photoresist is formed on the surface of the upper electrode layer 113, and the upper electrode layer 113 and the insulating layer 112 are etched by ion milling using the protective film R1. At this time, the etching depth of the insulating layer 112 is controlled so that the lower electrode layer 111 is not exposed.

次に前工程のイオンミリングによって形成された絶縁層１１２の側壁を図４に示すように覆うとともに隔膜１２の中央部と下電極層１１１の接続部１１ａとにおいて開口しているフォトレジストからなる保護膜Ｒ２のパターンを上電極層１１３の表面に形成する。続いて、保護膜Ｒ２を用いたウエットエッチングによって絶縁層１１２をエッチングして下電極層１１１を露出させる。これにより、圧電素子１１が形成される。   Next, as shown in FIG. 4, the side wall of the insulating layer 112 formed by ion milling in the previous step is covered, and the protective layer is made of a photoresist opened at the central portion of the diaphragm 12 and the connecting portion 11 a of the lower electrode layer 111. A pattern of the film R2 is formed on the surface of the upper electrode layer 113. Subsequently, the insulating layer 112 is etched by wet etching using the protective film R2 to expose the lower electrode layer 111. Thereby, the piezoelectric element 11 is formed.

次に図５に示すように素子基板１０の厚い単結晶珪素層１０１の表面にフォトレジストからなる保護膜Ｒ３のパターンを形成し、保護膜Ｒ３を用いたＤｅｅｐ−ＲＩＥ（Reactive Ion Etching）によって、薄い単結晶珪素層１０３を底部とする凹部１０ａを厚い単結晶珪素層１０１と絶縁膜１０２とに形成する。これにより、薄い単結晶珪素層１０３からなる隔膜１２と隔膜１２を上底とする凹部１０ａが素子基板１０に形成される。   Next, as shown in FIG. 5, a pattern of a protective film R3 made of a photoresist is formed on the surface of the thick single crystal silicon layer 101 of the element substrate 10, and by Deep-RIE (Reactive Ion Etching) using the protective film R3, Concave portion 10 a having thin single crystal silicon layer 103 as a bottom is formed in thick single crystal silicon layer 101 and insulating film 102. As a result, a diaphragm 12 made of a thin single crystal silicon layer 103 and a recess 10 a having the diaphragm 12 as an upper base are formed in the element substrate 10.

素子基板１０と閉塞基板１６０とを接着層１５０を介して圧着し加熱することによって素子基板１０と閉塞基板１６０とを接合する。最後に、ダイサーによって素子基板１０と閉塞基板１６０とを個片へと切り分け、パッケージングなどの後工程を実施すると超音波パラメトリックアレイスピーカー１が完成する。   The element substrate 10 and the closing substrate 160 are bonded to each other by pressing the element substrate 10 and the closing substrate 160 through the adhesive layer 150 and heated. Finally, the element substrate 10 and the closed substrate 160 are cut into individual pieces by a dicer and a post-process such as packaging is performed, whereby the ultrasonic parametric array speaker 1 is completed.

（動作および効果）
図示しない導線を介して圧電素子１１の下電極層１１１と上電極層１１３に電圧を印加すると、下電極層１１１と上電極層１１３に挟まれた絶縁層１１２は面内方向に歪み（収縮・膨張）を生じさせようとする。素子基板１０は隔膜１２以外の隔膜外部１３において十分な厚さを有するため実質的に剛体として振る舞う。したがって絶縁層１１２のうち隔膜１２と厚み方向に重なっている圧電変換部Ｐのみが面内方向に収縮・膨張することができる。なお上電極層１１３の一部と接続部１１ａに対して外部からの配線を接続することにより下電極層１１１と上電極層１１３に電圧を印加することができる。 (Operation and effect)
When a voltage is applied to the lower electrode layer 111 and the upper electrode layer 113 of the piezoelectric element 11 through a lead wire (not shown), the insulating layer 112 sandwiched between the lower electrode layer 111 and the upper electrode layer 113 is distorted (contracted / contracted). Try to cause expansion). Since the element substrate 10 has a sufficient thickness outside the diaphragm 13 other than the diaphragm 12, it behaves substantially as a rigid body. Therefore, only the piezoelectric conversion portion P that overlaps with the diaphragm 12 in the thickness direction in the insulating layer 112 can contract and expand in the in-plane direction. A voltage can be applied to the lower electrode layer 111 and the upper electrode layer 113 by connecting an external wiring to a part of the upper electrode layer 113 and the connection portion 11a.

圧電変換部Ｐの収縮・膨張は、隔膜１２における隔膜１２の外周部に厚み方向の撓みを生じさせる。隔膜１２の外周部が厚み方向に撓むと面内方向、固定端から最も遠い隔膜１２の中央部の変位が最も大きくなる。このように隔膜１２の外周部を圧電変換部Ｐの収縮・膨張によって駆動させることにより、隔膜１２を効率よく撓ませることができる。なお、圧電変換部Ｐが面内方向に収縮するとそれぞれの隔膜１２は中央部が上側に盛り上がるように変形し、反対に圧電変換部Ｐが面内方向に膨張するとそれぞれの隔膜１２は下側に盛り上がるように変形する。したがって圧電素子１１に超音波振動を発生させると、圧電素子１１と一体に振動する隔膜１２から超音波が送波される。なお、下電極層１１１と上電極層１１３はそれぞれ電気的に一体であるため、各隔膜１２から同相の超音波が送波される。   The contraction / expansion of the piezoelectric conversion part P causes the outer peripheral part of the diaphragm 12 in the diaphragm 12 to bend in the thickness direction. When the outer peripheral part of the diaphragm 12 bends in the thickness direction, the displacement in the center part of the diaphragm 12 farthest from the fixed end in the in-plane direction becomes the largest. Thus, by driving the outer peripheral portion of the diaphragm 12 by the contraction / expansion of the piezoelectric conversion portion P, the diaphragm 12 can be flexed efficiently. When the piezoelectric conversion portion P contracts in the in-plane direction, the respective diaphragms 12 are deformed so that the central portion rises upward, and conversely, when the piezoelectric conversion portion P expands in the in-plane direction, the respective diaphragms 12 move downward. Deforms to rise. Therefore, when ultrasonic vibration is generated in the piezoelectric element 11, the ultrasonic wave is transmitted from the diaphragm 12 that vibrates integrally with the piezoelectric element 11. In addition, since the lower electrode layer 111 and the upper electrode layer 113 are electrically integrated with each other, in-phase ultrasonic waves are transmitted from the respective diaphragms 12.

下電極層１１１と上電極層１１３に超音波域の搬送波を可聴域の音声波によって振幅変調した変調波の駆動電圧を印加すると圧電素子１１と一体に振動する隔膜１２から前記変調波の超音波が送波され、超音波の強い指向性により隔膜１２の振動軸線近傍の狭い範囲においてパラメトリックアレイ効果によって可聴音が発生する。なお、複数の隔膜１２の面内方向の分布させることにより超音波を平面波とすることができ、可聴音が発生する空間を広くすることができる。パラメトリックアレイ効果とは、音波の非線形性に起因して、自己復調によってもとの音声波に相当する可聴音の空中音源が振動軸線近傍の直線的な領域に連続的に発生する現象である。このようなパラメトリックアレイ効果によって、比較的小型の超音波パラメトリックアレイスピーカー１であっても指向性が極めて強く実用的な可聴音の音圧が得られる。なお、可聴域の音声波に相当する周波数差を有する２つの超音波を隔膜１２から送波させ、２つの超音波の間に生じるうなり現象により可聴域の音声波を復調してもよい。この場合、独立して駆動電圧が入力可能な２つの圧電素子１１によって２個以上の隔膜１２を互いに異なる周波数で振動させる必要がある。   When a drive voltage of a modulated wave obtained by amplitude-modulating an ultrasonic wave carrier wave with an audible sound wave is applied to the lower electrode layer 111 and the upper electrode layer 113, the ultrasonic wave of the modulated wave from the diaphragm 12 that vibrates integrally with the piezoelectric element 11 is applied. The audible sound is generated by the parametric array effect in a narrow range near the vibration axis of the diaphragm 12 due to the strong directivity of the ultrasonic waves. In addition, by distributing the plurality of diaphragms 12 in the in-plane direction, the ultrasonic wave can be converted into a plane wave, and a space where audible sound is generated can be widened. The parametric array effect is a phenomenon in which an audible aerial sound source corresponding to the original sound wave is continuously generated in a linear region near the vibration axis by self-demodulation due to nonlinearity of sound waves. Due to such a parametric array effect, even a relatively small ultrasonic parametric array speaker 1 has a very strong directivity and a practical sound pressure of audible sound can be obtained. Note that two ultrasonic waves having a frequency difference corresponding to an audio wave in the audible range may be transmitted from the diaphragm 12, and the audio wave in the audible range may be demodulated by a beating phenomenon generated between the two ultrasonic waves. In this case, it is necessary to vibrate two or more diaphragms 12 at frequencies different from each other by two piezoelectric elements 11 to which drive voltages can be input independently.

上述したように下電極層１１１と上電極層１１３とが厚み方向に重なる領域の全域において、下電極層１１１と上電極層１１３との間に絶縁層１１２を介在させている。したがって下電極層１１１と上電極層１１３とを絶縁層１１２によって確実に層間絶縁することができる。また、下電極層１１１と上電極層１１３とを同一面内に形成しないため、下電極層１１１と上電極層１１３のパターンを他方のパターンに制約されずに自由に決定することができる。そのため、本実施形態のように下電極層１１１を素子基板１０の上面の全域上に形成し、一体の上電極層１１３を絶縁層１１２の表面の全域上に形成することができる。   As described above, the insulating layer 112 is interposed between the lower electrode layer 111 and the upper electrode layer 113 in the entire region where the lower electrode layer 111 and the upper electrode layer 113 overlap in the thickness direction. Accordingly, the lower electrode layer 111 and the upper electrode layer 113 can be reliably insulated from each other by the insulating layer 112. Further, since the lower electrode layer 111 and the upper electrode layer 113 are not formed in the same plane, the pattern of the lower electrode layer 111 and the upper electrode layer 113 can be freely determined without being restricted by the other pattern. Therefore, the lower electrode layer 111 can be formed over the entire upper surface of the element substrate 10 and the integrated upper electrode layer 113 can be formed over the entire surface of the insulating layer 112 as in the present embodiment.

このように下電極層１１１と上電極層１１３とを面内方向に広く形成することにより、下電極層１１１と上電極層１１３がそれぞれ断線することが防止できる。さらに、接合面積を広く確保することができるため、下電極層１１１と上電極層１１３がそれぞれ厚み方向に接する他の層から剥離することが防止できる。上電極層１１３の機能に注目すると、上電極層１１３は、圧電変換部Ｐに対して電圧を印加するために圧電変換部Ｐに接する電圧印加部分と、これらの電圧印加部分同士を接続したり外部からの配線と電圧印加部分とを接続するための配線部分とを備える必要があるが、本発明によればこれらの部分を一体のパターンとして形成できるため、これらの部分を個別にパターン形成しなくても済む。また本実施形態のように下電極層１１１を素子基板１０の上面の全域上に形成すると、下電極層１１１のパターン形成も行う必要がなくて済む。すなわち、下電極層１１１と上電極層１１３のいずれについても配線のためのパターン形成工程を個別に行わなくてもよく、効率よく超音波パラメトリックアレイスピーカー１を製造することができる。さらに、絶縁層１１２の表面の全域上に一体の上電極層１１３を形成することにより、絶縁層１１２と上電極層１１３とを同一のパターンとすることができ、絶縁層１１２と上電極層１１３とを個別にパターン形成しなくても済む。   By thus forming the lower electrode layer 111 and the upper electrode layer 113 widely in the in-plane direction, it is possible to prevent the lower electrode layer 111 and the upper electrode layer 113 from being disconnected. Further, since a wide bonding area can be secured, it is possible to prevent the lower electrode layer 111 and the upper electrode layer 113 from being separated from other layers in contact with each other in the thickness direction. When attention is paid to the function of the upper electrode layer 113, the upper electrode layer 113 connects the voltage application part in contact with the piezoelectric conversion part P in order to apply a voltage to the piezoelectric conversion part P, and connects these voltage application parts to each other. Although it is necessary to provide a wiring portion for connecting the wiring from the outside and the voltage application portion, according to the present invention, these portions can be formed as an integrated pattern. You don't have to. In addition, when the lower electrode layer 111 is formed over the entire upper surface of the element substrate 10 as in the present embodiment, it is not necessary to form a pattern for the lower electrode layer 111. That is, it is not necessary to individually perform the pattern forming process for wiring for both the lower electrode layer 111 and the upper electrode layer 113, and the ultrasonic parametric array speaker 1 can be manufactured efficiently. Further, by forming the integrated upper electrode layer 113 over the entire surface of the insulating layer 112, the insulating layer 112 and the upper electrode layer 113 can have the same pattern. It is not necessary to form a pattern individually.

２．第二実施形態
（構成）
図６Ａは第二実施形態にかかる超音波パラメトリックアレイスピーカーの断面図であり、図６Ｂは前記断面における各層の厚み方向の重なりを説明する模式図である。第二実施形態の超音波パラメトリックアレイスピーカー２と、第一実施形態の超音波パラメトリックアレイスピーカー１との相違点は、閉塞基板１６０の有無と、絶縁部Ｉの材質である。 2. Second embodiment (Configuration)
FIG. 6A is a cross-sectional view of an ultrasonic parametric array speaker according to the second embodiment, and FIG. 6B is a schematic diagram for explaining the overlap in the thickness direction of each layer in the cross section. The differences between the ultrasonic parametric array speaker 2 of the second embodiment and the ultrasonic parametric array speaker 1 of the first embodiment are the presence / absence of the blocking substrate 160 and the material of the insulating portion I.

第二実施形態でも隔膜１２の外周部に対して厚み方向に重なる円環状の圧電変換部Ｐが設けられている。圧電変換部Ｐは圧電材料で形成されている。絶縁層１１２における圧電変換部Ｐを除く部分、すなわち凹部１０ａが設けられた領域の外側の隔膜外部１３と厚み方向に重なる絶縁部Ｉは、圧電変換部Ｐよりも非誘電率が小さい絶縁材料によって形成されている。例えば絶縁部Ｉはポリイミドやアルミナ（Ａｌ2Ｏ3）や二酸化珪素によって形成される。第二実施形態のように絶縁部Ｉを圧電変換部Ｐよりも非誘電率が小さい絶縁材料によって形成することにより、絶縁層１１２の寄生容量を低減することができる。したがって上電極層１１３と下電極層１１１の間に高周波電圧を印加した場合でも高い電力効率で隔膜１２を振動させることができる。圧電変換部Ｐと絶縁部Ｉは別の材料で形成されるが、圧電変換部Ｐと絶縁部Ｉは連続しており、一体の絶縁体を構成する。 Also in the second embodiment, an annular piezoelectric conversion portion P that overlaps the outer peripheral portion of the diaphragm 12 in the thickness direction is provided. The piezoelectric conversion portion P is made of a piezoelectric material. A portion of the insulating layer 112 excluding the piezoelectric conversion portion P, that is, the insulating portion I that overlaps with the outside of the diaphragm 13 outside the region provided with the recess 10a in the thickness direction is made of an insulating material having a non-dielectric constant smaller than that of the piezoelectric conversion portion P. Is formed. For example, the insulating portion I is formed of polyimide, alumina (Al 2 O 3 ), or silicon dioxide. By forming the insulating part I with an insulating material having a non-dielectric constant smaller than that of the piezoelectric conversion part P as in the second embodiment, the parasitic capacitance of the insulating layer 112 can be reduced. Therefore, even when a high frequency voltage is applied between the upper electrode layer 113 and the lower electrode layer 111, the diaphragm 12 can be vibrated with high power efficiency. The piezoelectric conversion portion P and the insulating portion I are formed of different materials, but the piezoelectric conversion portion P and the insulating portion I are continuous and constitute an integral insulator.

ここで、図１Ａにおいて一点鎖線で示された領域Ｗにおける寄生容量について考察する。領域Ｗは一辺が３．２ｍｍの正方形であり、中央に単一の隔膜１２を有するものとする。圧電変換部Ｐの外径および隔膜１２の直径は３ｍｍであり、圧電変換部Ｐの内径は１ｍｍであることとする。圧電変換部Ｐがチタン酸ジルコン酸鉛によって形成されることする。第一実施形態では絶縁部Ｉもチタン酸ジルコン酸鉛によって形成され、領域Ｗにおける下電極層１１１と上電極層１１３との間の静電容量は２．７９×１０-8Ｆとなる。一方、第二実施形態において、絶縁部Ｉを圧電変換部Ｐよりも非誘電率が小さい二酸化珪素によって形成したとする。この場合、領域Ｗにおける下電極層１１１と上電極層１１３との間の静電容量は１．８６×１０-8Ｆとなり、第一実施形態における領域Ｗの寄生容量の３３％分小さい値となる。 Here, the parasitic capacitance in the region W indicated by the alternate long and short dash line in FIG. 1A will be considered. The region W is a square having a side of 3.2 mm, and has a single diaphragm 12 at the center. The outer diameter of the piezoelectric transducer P and the diameter of the diaphragm 12 are 3 mm, and the inner diameter of the piezoelectric transducer P is 1 mm. The piezoelectric conversion part P is formed of lead zirconate titanate. In the first embodiment, the insulating portion I is also formed of lead zirconate titanate, and the capacitance between the lower electrode layer 111 and the upper electrode layer 113 in the region W is 2.79 × 10 −8 F. On the other hand, in the second embodiment, it is assumed that the insulating portion I is formed of silicon dioxide having a non-dielectric constant smaller than that of the piezoelectric conversion portion P. In this case, the electrostatic capacitance between the lower electrode layer 111 and the upper electrode layer 113 in the region W is 1.86 × 10 −8 F, which is 33% smaller than the parasitic capacitance of the region W in the first embodiment. Become.

（製造方法）
まず選択的なエッチング等によって圧電変換部Ｐを形成しておき、その後、圧電変換部Ｐをマスクし絶縁部Ｉを選択的に積層することにより、互いに材料が異なる圧電変換部Ｐと絶縁部Ｉとからなる絶縁層１１２を形成することができる。また圧電変換部Ｐを先に形成しておき、その上に非誘電率の小さい材料を一様に積層し、その後圧電変換部Ｐが上方に露出するまで研磨を行うことにより絶縁層１１２を形成してもよい。勿論、絶縁部Ｉを先に形成し、その後圧電変換部Ｐを形成してもよい。上電極層１１３は、絶縁層１１２が形成された後に積層される。 (Production method)
First, the piezoelectric conversion portion P is formed by selective etching or the like, and then the piezoelectric conversion portion P is masked and the insulating portion I is selectively laminated, so that the piezoelectric conversion portion P and the insulating portion I having different materials are used. Can be formed. In addition, the piezoelectric conversion portion P is formed first, a material with a small non-dielectric constant is uniformly laminated thereon, and then the insulating layer 112 is formed by polishing until the piezoelectric conversion portion P is exposed upward. May be. Of course, the insulating part I may be formed first, and then the piezoelectric conversion part P may be formed. The upper electrode layer 113 is laminated after the insulating layer 112 is formed.

３．他の実施形態
図７Ａ〜７Ｄは他の実施形態にかかる超音波パラメトリックアレイスピーカーの平面図である。図７Ａ〜７Ｄに図示された各超音波パラメトリックアレイスピーカー３〜６において、隔膜１２の面内方向における配置が第一実施形態の超音波パラメトリックアレイスピーカー１と異なっている。第一実施形態の超音波パラメトリックアレイスピーカー１においては、隣接する隔膜１２の中心同士を結ぶ線分によって正三角形が形成されるように各隔膜１２が配置されている。これに対して図７Ａ，７Ｂ，７Ｄに示す超音波パラメトリックアレイスピーカー３，４，６のように隔膜１２を直交格子状に配置してもよい。さらに図７Ｂに示す超音波パラメトリックアレイスピーカー４のように互いに径の異なる隔膜１２を配置してもよい。また図７Ｃに示す超音波パラメトリックアレイスピーカー５のように中央の隔膜１２を基準として６回対称となるように各隔膜１２が配置してもよい。隔膜１２を点対称に配置することにより、平面対称性に優れた音波を送波することができる。 3. Other Embodiments FIGS. 7A to 7D are plan views of an ultrasonic parametric array speaker according to another embodiment. In each of the ultrasonic parametric array speakers 3 to 6 illustrated in FIGS. 7A to 7D, the arrangement of the diaphragm 12 in the in-plane direction is different from that of the ultrasonic parametric array speaker 1 of the first embodiment. In the ultrasonic parametric array speaker 1 of the first embodiment, each diaphragm 12 is arranged so that an equilateral triangle is formed by a line segment connecting the centers of adjacent diaphragms 12. On the other hand, the diaphragm 12 may be arranged in an orthogonal lattice pattern like the ultrasonic parametric array speakers 3, 4 and 6 shown in FIGS. 7A, 7B and 7D. Further, diaphragms 12 having different diameters may be arranged as in the ultrasonic parametric array speaker 4 shown in FIG. 7B. Moreover, each diaphragm 12 may be arrange | positioned so that it may become 6 times symmetrical with respect to the central diaphragm 12 like the ultrasonic parametric array speaker 5 shown to FIG. 7C. By arranging the diaphragm 12 in a point-symmetric manner, it is possible to transmit a sound wave excellent in plane symmetry.

図７Ｄに示す超音波パラメトリックアレイスピーカー６では圧電素子１１が紙面左右に分断され、分断された圧電素子１１のそれぞれについて接続部１１ａが設けられている。なお圧電素子１１は薄い単結晶珪素層１０３が露出するまで圧電素子１１の一部を上方からエッチングすることにより分断される。分断された圧電素子１１の上電極層１１３と下電極層１１１も、それぞれ電気的に分断されることとなる。これにより、分断された圧電素子１１ごとに隔膜１２を異なる周波数や位相や振幅で振動させることができ、複数の音波を単一の超音波パラメトリックアレイスピーカー６から送波することができる。   In the ultrasonic parametric array speaker 6 shown in FIG. 7D, the piezoelectric element 11 is divided into the left and right sides of the drawing, and a connection portion 11 a is provided for each of the divided piezoelectric elements 11. The piezoelectric element 11 is divided by etching a part of the piezoelectric element 11 from above until the thin single crystal silicon layer 103 is exposed. The divided upper electrode layer 113 and lower electrode layer 111 of the piezoelectric element 11 are also electrically divided. Accordingly, the diaphragm 12 can be vibrated at different frequencies, phases, and amplitudes for each divided piezoelectric element 11, and a plurality of sound waves can be transmitted from a single ultrasonic parametric array speaker 6.

なお、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば上記前記実施形態で示した材質や寸法や形状や成膜方法やパターン転写方法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。さらにＭＥＭＳトランスデューサは上述した超音波パラメトリックアレイスピーカーに限られず、超音波センサの超音波発生部や可聴音スピーカー等にも利用することができる。さらに、本発明のＭＥＭＳトランスデューサを超音波センサの超音波検出部などに応用しても、同様に高い接続信頼性を実現することができる。   It should be noted that the technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention. For example, the materials, dimensions, shapes, film forming methods, and pattern transfer methods shown in the above embodiment are merely examples, and there are descriptions of addition and deletion of processes and replacement of process orders that are obvious to those skilled in the art. It is omitted. Further, the MEMS transducer is not limited to the above-described ultrasonic parametric array speaker, but can be used for an ultrasonic generation unit of an ultrasonic sensor, an audible sound speaker, and the like. Furthermore, even when the MEMS transducer of the present invention is applied to an ultrasonic detection unit of an ultrasonic sensor, high connection reliability can be realized.

隔膜１２はポリイミド、ＰＶＤＦ（PolyVinylidene DiFluoride）、ゴム等の有機材料から構成してもよいし、酸化珪素、多結晶珪素、セラミック（ジルコニア（ＺｒＯ2）、アルミナ（Ａｌ2Ｏ3）など）、金属（Ｃｕなど）等の無機材料で構成してもよい。また隔膜１２と隔膜外部１３との境界は円形に限らず、矩形であってもよいし、隔膜１２に通孔が形成されていてもよいし、隔膜１２が帯形状であってもよい。隔膜１２と隔膜外部１３との境界を円形としない場合でも、前記外周部に圧電変換部Ｐが重なるようにすればよい。隔膜１２の中央部と重なる部分において圧電素子１１の下電極層１１１に通孔を形成してもよい。また隔膜１２を可聴域の周波数で振動させることにより直接可聴音を送波することも勿論可能である。隔膜１２は圧電素子１１の駆動力によって振動可能な程度に厚みが薄ければよく、隔膜１２が複数または連続的に変化する厚みを有してよい。隔膜外部１３は圧電素子１１の駆動力によって振動不能な程度に厚みが厚ければよく、隔膜外部１３が複数または連続的に変化する厚みを有してよい。 The diaphragm 12 may be made of an organic material such as polyimide, PVDF (PolyVinylidene DiFluoride), rubber, silicon oxide, polycrystalline silicon, ceramic (zirconia (ZrO 2 ), alumina (Al 2 O 3 ), etc.), metal You may comprise with inorganic materials, such as (Cu etc.). The boundary between the diaphragm 12 and the outer diaphragm 13 is not limited to a circle, but may be a rectangle, a through-hole may be formed in the diaphragm 12, or the diaphragm 12 may be a band shape. Even when the boundary between the diaphragm 12 and the outer part of the diaphragm 13 is not circular, the piezoelectric transducer P may be overlapped with the outer peripheral portion. A through hole may be formed in the lower electrode layer 111 of the piezoelectric element 11 at a portion overlapping the central portion of the diaphragm 12. It is of course possible to directly transmit audible sound by vibrating the diaphragm 12 at a frequency in the audible range. The diaphragm 12 only needs to be thin enough to vibrate by the driving force of the piezoelectric element 11, and the diaphragm 12 may have a thickness that changes plurally or continuously. The outside of the diaphragm 13 only needs to be thick enough to prevent vibration by the driving force of the piezoelectric element 11, and the outside of the diaphragm 13 may have a thickness that changes plurally or continuously.

１〜６…超音波パラメトリックアレイスピーカー、１０…素子基板、１０ａ…凹部、１１…圧電素子、１１ａ…接続部、１１ｂ，１１ｃ…通孔、１２…隔膜、１３…隔膜外部、１０１…単結晶珪素層、１０２…絶縁膜、１０３…単結晶珪素層、１１１…下電極層、１１２…絶縁層、１１３…上電極層、１５０…接着層、１６０…閉塞基板、Ｃ…空洞、Ｉ…絶縁部、Ｐ…圧電変換部、Ｒ１〜Ｒ３…保護膜。   DESCRIPTION OF SYMBOLS 1-6 ... Ultrasonic parametric array speaker, 10 ... Element board | substrate, 10a ... Recessed part, 11 ... Piezoelectric element, 11a ... Connection part, 11b, 11c ... Through-hole, 12 ... Diaphragm, 13 ... Outside of diaphragm, 101 ... Single crystal silicon Layer, 102 ... insulating film, 103 ... single crystal silicon layer, 111 ... lower electrode layer, 112 ... insulating layer, 113 ... upper electrode layer, 150 ... adhesive layer, 160 ... closed substrate, C ... cavity, I ... insulating portion, P: Piezoelectric conversion unit, R1-R3: protective film.

Claims (4)

基板と、
前記基板の表面上に形成される下電極と、
前記基板において前記下電極が形成されない面に形成された複数の凹部と、
前記下電極の表面上において複数の前記凹部のそれぞれの底部を変位させることが可能な位置に形成される複数の圧電変換部と、
前記下電極の表面上に一体として形成され、複数の前記圧電変換部のすべてと厚みを共通にし、複数の前記圧電変換部のすべてと接続する絶縁部と、
前記圧電変換部および前記絶縁部の表面上に一体として形成される上電極と、
を備える、
ＭＥＭＳトランスデューサ。 A substrate,
A lower electrode formed on the surface of the substrate;
A plurality of recesses formed on a surface of the substrate where the lower electrode is not formed;
A plurality of piezoelectric transducers formed at positions where the bottoms of the plurality of recesses can be displaced on the surface of the lower electrode;
An insulating part formed integrally on the surface of the lower electrode, having the same thickness as all of the plurality of piezoelectric conversion parts, and connected to all of the plurality of piezoelectric conversion parts,
An upper electrode integrally formed on the surfaces of the piezoelectric conversion portion and the insulating portion;
Comprising
MEMS transducer. 前記圧電変換部は、平面視において前記凹部の中央部を除く外周部と厚み方向に重なる位置に形成される、
請求項１に記載のＭＥＭＳトランスデューサ。 The piezoelectric conversion part is formed at a position overlapping with the outer peripheral part excluding the central part of the concave part in the thickness direction in plan view.
The MEMS transducer according to claim 1. 前記絶縁部は、前記圧電変換部よりも非誘電率の小さい絶縁材料によって形成される、請求項１または２に記載のＭＥＭＳトランスデューサ。   The MEMS transducer according to claim 1, wherein the insulating portion is formed of an insulating material having a non-dielectric constant smaller than that of the piezoelectric conversion portion. 基板と、
前記基板の表面上に形成される下電極と、
前記基板において前記下電極が形成されない面に形成された複数の凹部と、
前記下電極の表面上において複数の前記凹部のそれぞれの底部を変位させることが可能な位置に形成される複数の圧電変換部と、
前記下電極の表面上に一体として形成され、複数の前記圧電変換部のすべてと厚みを共通にし、複数の前記圧電変換部のすべてと接続する絶縁部と、
前記圧電変換部および前記絶縁部の表面上に一体として形成される上電極と、
を備える、
を備える超音波パラメトリックアレイスピーカー。 A substrate,
A lower electrode formed on the surface of the substrate;
A plurality of recesses formed on a surface of the substrate where the lower electrode is not formed;
A plurality of piezoelectric transducers formed at positions where the bottoms of the plurality of recesses can be displaced on the surface of the lower electrode;
An insulating part formed integrally on the surface of the lower electrode, having the same thickness as all of the plurality of piezoelectric conversion parts, and connected to all of the plurality of piezoelectric conversion parts,
An upper electrode integrally formed on the surfaces of the piezoelectric conversion portion and the insulating portion;
Comprising
Ultrasonic parametric array speaker with.
JP2010046413A 2010-03-03 2010-03-03 Mems transducer and ultrasonic parametric array speaker Withdrawn JP2011182298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010046413A JP2011182298A (en) 2010-03-03 2010-03-03 Mems transducer and ultrasonic parametric array speaker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010046413A JP2011182298A (en) 2010-03-03 2010-03-03 Mems transducer and ultrasonic parametric array speaker

Publications (1)

Publication Number Publication Date
JP2011182298A true JP2011182298A (en) 2011-09-15

Family

ID=44693321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046413A Withdrawn JP2011182298A (en) 2010-03-03 2010-03-03 Mems transducer and ultrasonic parametric array speaker

Country Status (1)

Country Link
JP (1) JP2011182298A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107975A1 (en) * 2014-12-31 2016-07-07 Teknologian Tutkimuskeskus Vtt Oy Piezoelectric mems transducer
WO2017110666A1 (en) * 2015-12-25 2017-06-29 第一精工株式会社 Speaker device and method for manufacturing speaker device
US11018291B2 (en) 2016-12-26 2021-05-25 Seiko Epson Corporation Ultrasonic device and ultrasonic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107975A1 (en) * 2014-12-31 2016-07-07 Teknologian Tutkimuskeskus Vtt Oy Piezoelectric mems transducer
WO2017110666A1 (en) * 2015-12-25 2017-06-29 第一精工株式会社 Speaker device and method for manufacturing speaker device
TWI627866B (en) * 2015-12-25 2018-06-21 Dai Ichi Seiko Co Ltd Speaker device and manufacturing method of speaker device
JPWO2017110666A1 (en) * 2015-12-25 2018-10-18 第一精工株式会社 Speaker device and speaker device manufacturing method
US10484796B2 (en) 2015-12-25 2019-11-19 Dai-Ichi Seiko Co., Ltd. Speaker device and method for manufacturing speaker device
US11018291B2 (en) 2016-12-26 2021-05-25 Seiko Epson Corporation Ultrasonic device and ultrasonic apparatus

Similar Documents

Publication Publication Date Title
US8509462B2 (en) Piezoelectric micro speaker including annular ring-shaped vibrating membranes and method of manufacturing the piezoelectric micro speaker
JP5875243B2 (en) Electromechanical transducer and method for manufacturing the same
KR101761982B1 (en) Mems device
JP2012215533A (en) Pressure sensor, sensor array, method for manufacturing sensor array, and holding device
JP2012080165A (en) Capacitor microphone array chip
JP2010148102A (en) Piezoelectric acoustic transducer and method of fabricating the same
US8858447B2 (en) Ultrasonic transducer and method of manufacturing the same
JP6569740B2 (en) Speaker device and speaker device manufacturing method
JP2019146020A (en) Ultrasonic sensor, ultrasonic device, and method for manufacturing ultrasonic sensor
US10888897B2 (en) Transducer, transducer array, and method of making the same
JP2011099675A (en) Pressure sensor, sensor array, and method of manufacturing pressure sensor
JP2011182298A (en) Mems transducer and ultrasonic parametric array speaker
JP2011234569A (en) Oscillation power generating device and manufacturing method of the same
US11805342B2 (en) Sound producing package structure and manufacturing method thereof
JP2011139267A (en) Piezoelectric type sounding device
JP2012105170A (en) Piezoelectric type transducer and manufacturing method of the same
JP6221679B2 (en) Ultrasonic device and probe, electronic apparatus and ultrasonic imaging apparatus
JP2011182299A (en) Mems transducer and method for manufacturing the same
JP2012165308A (en) Ultrasonic transducer
US11746000B2 (en) MEMS device
US11758312B2 (en) Sound producing package structure and manufacturing method thereof
JP5871753B2 (en) SOUND GENERATOR, SOUND GENERATOR, AND ELECTRONIC DEVICE
JP2018110282A (en) Capacitance type transducer and manufacturing method thereof
EP3611938B1 (en) Speaker element and array speaker
JP6184534B2 (en) Electromechanical transducer and method for manufacturing the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110818

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130507