JP2011179861A - 電圧検出回路 - Google Patents

Abstract

【課題】従来の電圧検出回路は、急激な電源電圧の変動に追従することができない問題があった。
【解決手段】本発明の電圧検出回路は、第１の端子と第２の端子との間に接続された第１の抵抗Ｒ１、第２の抵抗Ｒ２の抵抗比に基づき第１の端子から供給される電源電圧ＶＤＤを分圧したモニタ電圧Ｖｍを生成する電源電圧モニタ回路１０と、電源電圧ＶＤＤが予め設定された動作切替速度よりも早く立ち上がる場合に、イネーブル状態となるブースト信号ＢＳを生成する電源電圧傾き検出回路１３と、ブースト信号ＢＳがイネーブル状態である期間に第１の抵抗Ｒ１と並列に接続される第３の抵抗Ｒ３と、第２の抵抗Ｒ２と並列に接続される第４の抵抗Ｒ４と、を有効にする抵抗切替回路１２と、モニタ電圧Ｖｍと基準電圧ＶＲＥＦとを比較して電圧検出信号を出力するコンパレータ１１と、有する。
【選択図】図１

Description

本発明は電圧検出回路に関し、特に高い抵抗値を有する複数の抵抗により電源電圧の電圧レベルを検出する電圧検出回路に関する。

近年、半導体集積回路では、回路規模の増大に伴い消費電力が大きくなっている。そこで、半導体集積回路の消費電力を低減させるために、半導体集積回路では、内蔵する回路ブロックごとに異なる電源電圧を与え、回路ブロックごとに電源を制御することが行われる。このようなことから、半導体集積回路では、電圧検出回路により供給される電源電圧を監視する。そして、電圧検出回路により電源電圧が所定の電圧を超えた時点を検出し、当該検出タイミングで回路ブロックの動作を開始する又は回路ブロックをリセットすることが行われる。このような電圧検出回路は、電源投入時にのみ動作するため、できるだけ消費電力が小さいことが望まれる。

そこで、消費電力を抑制しながら電源電圧の電圧レベルを検出する電圧検出回路の例が特許文献１に開示されている。特許文献１に開示される電圧検出回路１００の回路図を図６に示す。図６に示すように、電圧検出回路１００は、端子１１０、１１１、抵抗分割抵抗１１３、１１４、１２１、基準電圧源１１５、コンパレータ１２０、バッファ回路１１６を有する。

電圧検出回路１００は、端子１１０、１１１を介して電池１０１の電圧が入力される。そして、電圧検出回路１００は、入力された電圧を抵抗分割抵抗１１３、１１４により分圧電圧Ｖａを生成する。コンパレータ１２０により分圧電圧Ｖａを基準電圧源１１５が生成する基準電圧Ｖｂと比較してバッファ回路１１６を介して比較結果を出力する。つまり、コンパレータ１２０が反転する電圧は、Ｖａ＝Ｖｂである。電圧分割抵抗１１３の抵抗値をＲ１、電圧分割抵抗１１４の抵抗値をＲ２とし、電池１０１の電圧をＶ１とすれば、電池１０１の検出電圧は、Ｖａ＝Ｒ２／（Ｒ１＋Ｒ２）×Ｖ１＝Ｖｂより、（１）式で与えられる。
検出電圧＝（Ｒ１＋Ｒ２）／Ｒ２×Ｖｂ・・・（１）

つまり、電池１０１の電圧が（１）式で示される値よりも高いときは、コンパレータ１２０の出力はハイレベルになり、電池１０１の電圧が（１）式よりも低いときは、コンパレータ１２０の出力はロウレベルになる。すなわち、電圧検出回路１００は、コンパレータ１２０の出力が、ハイレベルかロウレベルかによって、電池１０１の電圧が、検出電圧よりも高いか、低いかを検出することができる。ここで、電圧検出回路１００では、コンパレータ１２０に端子１２１が接続されている。コンパレータ１２０は、端子１２１から入力される信号によって消費電流が変化する。そして、電圧検出回路１００は、検出反応時間を重視する場合は、コンパレータ１２０の消費電流を増大させ、検出反応時間を短縮することができる。

特開２００２−２９６３０６号公報

しかしながら、電圧検出回路１００では、消費電力を低減するためには電圧分割抵抗１１３、１１４の抵抗値を大きくする必要がある。そして、高い抵抗値の電圧分割抵抗１１３、１１４を用いた場合、電圧分割抵抗１１３、１１４と寄生容量により決まる時定数が大きくなる。そして、当該時定数により、電圧Ｖ１の変化に対して分圧電圧Ｖａの変化が遅くなる。従って、電圧検出回路１００において消費電力を低減する場合、時定数により決まる遅延時間よりも早く電圧Ｖ１の変化を検出することはできず、電圧Ｖ１の急激な変化に対応できない問題がある。

本発明にかかる電圧検出回路の一態様は、第１の端子と第２の端子との間に接続された第１、第２の抵抗を備え、前記第１、第２の抵抗の抵抗比に基づき前記第１の端子から供給される電源電圧を分圧したモニタ電圧を生成する電源電圧モニタ回路と、前記電源電圧の立ち上がり速度を監視し、前記電源電圧が予め設定された動作切替速度よりも早く立ち上がる場合に、所定の期間の間イネーブル状態となるブースト信号を生成する電源電圧傾き検出回路と、前記第１の抵抗と並列に接続される第３の抵抗と、前記第２の抵抗と並列に接続される第４の抵抗と、を備え、前記ブースト信号が前記イネーブル状態である期間に前記第３、第４の抵抗を有効にする抵抗切替回路と前記モニタ電圧と基準電圧とを比較して前記電源電圧が所定の電圧値を超えたことを通知する電圧検出信号を出力するコンパレータと、有する。

本発明にかかる電圧検出回路によれば、電源電圧傾き検出回路により動作切替速度よりも速い電源電圧の立ち上がりが検出された場合には、第１の抵抗と第３の抵抗とを並列接続し、かつ、第２の抵抗と第３の抵抗とを並列接続するため、モニタ電圧を生成するノードの時定数を低減することができる。一方、本発明にかかる電圧検出回路では、ブースト信号がディスイネーブル状態になったときには、第３の抵抗及び第４の抵抗を無効にして第１、第２の抵抗に起因する消費電力を低減することができる。

本発明にかかる電圧検出回路によれば、急激な電源電圧の変化を短い応答時間により検出可能としながら、消費電力を低減することができる。

実施の形態１にかかる電圧検出回路の回路図である。 実施の形態１にかかる電源電圧傾き検出回路の回路図である。 実施の形態１にかかる電圧検出回路に印加される電源電圧の立ち上がり時間の違いを示すグラフであるである。 電源電圧の変化が急峻な場合における実施の形態１にかかる電圧検出回路の動作を示すタイミングチャートである。 電源電圧の変化が急峻な場合における実施の形態１にかかる電圧検出回路の動作を示すタイミングチャートである。 特許文献１にかかる電圧検出回路の回路図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に実施の形態１にかかる電圧検出回路１の回路図を示す。図１に示すように、電圧検出回路１は、電源電圧モニタ回路１０、コンパレータ１１、抵抗切替回路１２、電源電圧傾き検出回路１３を有する。

電源電圧モニタ回路１０は、第１の端子（例えば、電源電圧ＶＤＤを供給する電源端子）と第２の端子（例えば、接地電圧ＧＮＤを供給する接地端子）との間に接続された第１の抵抗（例えば、抵抗Ｒ１）及び第２の抵抗（例えば、抵抗Ｒ２）を備える。そして、電源電圧モニタ回路１０は、抵抗Ｒ１、Ｒ２の抵抗比に基づき電源電圧ＶＤＤを分圧したモニタ電圧Ｖｍを生成する。図１に示す例では、抵抗Ｒ１が電源端子側に接続され、抵抗Ｒ２が接地端子側に接続される。そして、抵抗Ｒ１と抵抗Ｒ２との間のノードにモニタ電圧Ｖｍが生成される。モニタ電圧Ｖｍは、電源電圧ＶＤＤを抵抗Ｒ１、Ｒ２の抵抗比により分圧した電圧値を有する。

コンパレータ１１は、非反転入力端子にモニタ電圧Ｖｍが入力され、反転入力端子に基準電圧ＶＲＥＦが入力される。基準電圧ＶＲＥＦは、図示しない基準電圧源により生成される定電圧である。そして、コンパレータ１１は、モニタ電圧Ｖｍと基準電圧ＶＲＥＦとを比較して電源電圧ＶＤＤが所定の電圧値Ｖｄｅｔを超えたことを通知する電圧検出信号Ｖｏｕｔを出力端子から出力する。ここで、所定の電圧値Ｖｄｅｔは、抵抗Ｒ１の抵抗値をＲ１、抵抗Ｒ２の抵抗値をＲ２、モニタ電圧Ｖｍの電圧値をＶｍと表すと、（２）式によって表される。
Ｖｄｅｔ＝Ｖｍ×（Ｒ１＋Ｒ２）／Ｒ２・・・（２）
そして、モニタ電圧Ｖｍが基準電圧ＶＲＥＦを超えた時点でコンパレータ１１が出力する電圧検出信号Ｖｏｕｔをロウレベルからハイレベルに切り替わる。

また、コンパレータ１１には、電源電圧傾き検出回路１３が出力するブースト信号ＢＳが入力される。そして、コンパレータ１１は、ブースト信号ＢＳがイネーブル状態（例えば、ハイレベル）の期間は動作電流を増加させた高速動作モードとなり、ブースト信号がディスイネーブル状態（例えば、ロウレベル）の期間は動作電流を減少させた低速動作モードとなる。コンパレータ１１は、高速動作モードでは入力される信号の電圧差に対する応答速度が高速になり、低速動作モードでは入力される信号の電圧差に対する応答速度が低速になる。このような切り替えは、コンパレータ２０の動作電流を供給する電流源を複数設け、ブースト信号ＢＳの値に応じて、１つの電流でコンパレータ１２を動作させるか、複数の電流源でコンパレータ１２を動作させるかを切り替えることで実現可能である。

抵抗切替回路１２は、抵抗Ｒ１と並列に接続される第３の抵抗（例えば、抵抗Ｒ３）と、抵抗Ｒ２と並列に接続される第４の抵抗（例えば、抵抗Ｒ４）と、を備え、後述するブースト信号ＢＳがイネーブル状態（例えば、ハイレベル）である期間に抵抗Ｒ３、Ｒ４を有効にする。つまり、抵抗切替回路１２が抵抗Ｒ３、Ｒ４を有効にしている期間は、抵抗Ｒ１、Ｒ３の合成抵抗が小さくなり、かつ、抵抗Ｒ２、Ｒ４の合成抵抗も小さくなる。ここで、抵抗Ｒ３と抵抗Ｒ４の抵抗比は、抵抗Ｒ１と抵抗Ｒ２の抵抗比と実質的に同じであることが好ましい。２つの抵抗比を同一とすることで、モニタ電圧Ｖｍの電圧値を抵抗Ｒ３、Ｒ４が有効した状態と無効にした状態とで同一の電圧とすることができる。また、抵抗Ｒ３、Ｒ４の抵抗値は、抵抗Ｒ１、Ｒ２の抵抗値よりも小さなことが好ましい。これは、抵抗Ｒ３、Ｒ４の抵抗値が小さい程、抵抗Ｒ３、Ｒ４が有効な状態での合成抵抗値を低減でき、より急峻な電源電圧ＶＤＤの変動に対応できるためである。

また、抵抗切替回路１２は、抵抗Ｒ３、Ｒ４に加え、ＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１、インバータ２０を有する。ＰＭＯＳトランジスタＰ１は、ソースが電源端子に接続され、ドレインが抵抗Ｒ３の一端に接続され、ゲートにインバータ２０を介してブースト信号ＢＳの反転信号が与えられる。また、ＮＭＯＳトランジスタＮ１は、ソースが接地端子に接続され、ドレインが抵抗Ｒ４の一端に接続され、ゲートにブースト信号ＢＳが与えられる。インバータ２０は、ブースト信号ＢＳが入力され、ブースト信号ＢＳの反転信号を出力する。

つまり、抵抗切替回路１２では、ブースト信号ＢＳがイネーブル状態（例えば、ハイレベル）の期間は、ＰＭＯＳトランジスタＰ１のゲートにロウレベルの信号が与えられ、ＮＭＯＳトランジスタＮ１のゲートにハイレベルの信号が与えられる。これにより、抵抗切替回路１２では、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１が導通状態となる。そして、抵抗Ｒ３の一端を電源端子に接続すると共に抵抗Ｒ４の一端を接地端子に接続する。つまり、抵抗Ｒ３、Ｒ４が有効になり、抵抗Ｒ３は抵抗Ｒ１と並列接続された状態となり、抵抗Ｒ４は抵抗Ｒ２と並列に接続された状態となる。

一方、抵抗切替回路１２では、ブースト信号ＢＳがディスイネーブル状態（例えば、ロウレベル）の期間は、ＰＭＯＳトランジスタＰ１のゲートにハイレベルの信号が与えられ、ＮＭＯＳトランジスタＮ１のゲートにロウレベルの信号が与えられる。これにより、抵抗切替回路１２では、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１を非導通状態となる。そして、抵抗Ｒ３の一端が電源端子と切り離されると共に抵抗Ｒ４の一端が接地端子と切り離される。つまり、抵抗Ｒ３、Ｒ４が無効になり、抵抗Ｒ１、Ｒ２により構成される電源電圧モニタ回路１０が単独で動作することになる。

電源電圧傾き検出回路１３は、電源電圧ＶＤＤの立ち上がり速度を監視し、電源電圧ＶＤＤが予め設定された動作切替速度よりも早く立ち上がる場合に、所定の期間の間イネーブル状態となるブースト信号を生成する。ここで、電源電圧傾き検出回路１３の詳細な回路について説明する。抵抗切替回路１２の詳細な回路図を図２に示す。

図２に示すように、抵抗切替回路１２は、第５の抵抗（例えば、抵抗Ｒ５）、容量素子（例えば、コンデンサＣ）、インバータ２１を有する。抵抗Ｒ５は、電源端子に一方の端子が接続される。コンデンサＣは、接地端子に一方の端子が接続され、他方の端子が抵抗Ｒ５の他方の端子と接続される。ここで、抵抗Ｒ５とコンデンサＣとの間のノードには、傾き検出電圧Ｖｓが生成される。インバータ２１は、傾き検出電圧Ｖｓが入力され、ブースト信号ＢＳを出力する。インバータ２１は、ブースト信号ＢＳのイネーブル状態とディスイネーブル状態とを傾き検出電圧Ｖｓの電圧レベルに応じて切り替える。より具体的には、インバータ２１は、電源電圧ＶＤＤに追従して変動する閾値電圧Ｖｔｈを有する。そして、インバータ２１は、閾値電圧Ｖｔｈよりも傾き検出電圧Ｖｓが小さな期間にブースト信号をイネーブル状態とする。

ここで、抵抗切替回路１２における動作切替速度について説明する。抵抗切替回路１２では、抵抗Ｒ５とコンデンサＣにより設定される時定数よりも速い速度で電源電圧ＶＤＤが上昇する場合、傾き検出電圧Ｖｓの立ち上がり速度を電源電圧ＶＤＤの立ち上がり速度よりも遅く設定する。一方、抵抗切替回路１２では、抵抗Ｒ５とコンデンサＣにより設定される時定数よりも遅い速度で電源電圧ＶＤＤが立ち上がった場合、傾き検出電圧Ｖｓを電源電圧ＶＤＤの変化に追従させて変化させる。つまり、抵抗切替回路１２における動作切替速度とは、抵抗Ｒ５とコンデンサＣにより設定される時定数である。

そこで、電圧検出回路に印加される電源電圧の立ち上がり時間の違いを示すグラフを図３に示し、図３を参照して、動作切替速度について説明する。図３において、実線で示す電源電圧の変化は、立ち上がり時の変化率（ｄＶＤＤ／ｄｔ）が抵抗Ｒ５とコンデンサＣの時定数（１／（Ｒ５×Ｃ））と同じである。抵抗切替回路１２では、図３において実線で示す電源電圧ＶＤＤの変化率を基準（動作切替速度）とする。そして、抵抗切替回路１２は、電源電圧ＶＤＤが当該基準よりも速い立ち上がり速度を示す場合（破線で示す変化率）、電源電圧の立ち上がり速度が速いと判断してブースト信号ＢＳを一定期間イネーブル状態とする。一方、抵抗切替回路１２は、電源電圧ＶＤＤが当該基準よりも遅い立ち上がり速度を示す場合（点線で示す変化率）、電源電圧の立ち上がり速度が遅いと判断してブースト信号ＢＳをディスイネーブル状態に保持する。

続いて、電圧検出回路１の動作について説明する。ここでは、電源電圧ＶＤＤの立ち上がり速度が動作切替速度よりも速い場合と、遅い場合の２つの場合の電圧検出回路１の動作について説明する。

まず、図４に電源電圧ＶＤＤの立ち上がり速度が動作切替速度よりも速い場合の電圧検出回路１の動作について説明する。この場合タイミングｔ１〜ｔ３の期間に電源電圧ＶＤＤが立ち上がる。そして、電源電圧ＶＤＤの立ち上がりに追従してインバータ２１の閾値Ｖｔｈが立ち上がる。一方、傾き検出電圧Ｖｓの立ち上がり速度は、電源電圧傾き検出回路１３の抵抗Ｒ５とコンデンサＣにより遅延させられる。つまり、傾き検出電圧Ｖｓは、電源電圧ＶＤＤの立ち上がりから遅延して立ち上がる。そのため、タイミングｔ１〜ｔ４までの期間は、インバータ２１の閾値電圧Ｖｔｈの電圧レベルが傾き検出電圧Ｖｓの電圧レベルよりも高くなる。従って、インバータ２１の出力はタイミングｔ１〜ｔ３の期間は、電源電圧ＶＤＤに追従して高くなり、タイミングｔ３〜ｔ４の期間はハイレベルを維持する。つまり、図４に示す例では、インバータ２１が出力するブースト信号ＢＳはタイミングｔ１〜ｔ４の期間でイネーブル状態となる。

そして、タイミングｔ１〜ｔ４の期間でブースト信号ＢＳがイネーブル状態となることから、抵抗切替回路１２のＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１は共に導通状態となり、抵抗Ｒ３、Ｒ４を有効にする。これにより、抵抗Ｒ１と抵抗Ｒ３が並列接続され、かつ、抵抗Ｒ２と抵抗Ｒ４が並列接続され、モニタ電圧Ｖｍが生成されるノードのインピーダンスが低下する。そして、モニタ電圧Ｖｍは、電源電圧ＶＤＤの急激な変化に追従して変動することが可能になる。図４に示す例では、モニタ電圧Ｖｍは、電源電圧ＶＤＤの変動に追従して変化し、タイミングｔ２で基準電圧ＶＲＥＦの電圧を上回る。このとき、コンパレータ１１は、ブースト信号ＢＳがイネーブル状態であるため、動作電流が大きな高速モードで動作する。そのため、コンパレータ１１は、モニタ電圧Ｖｍと基準電圧ＶＲＥＦとの大小関係が逆転したことに即座に応答して電圧検出信号Ｖｏｕｔをロウレベルからハイレベルに切り替える。

そして、タイミングｔ４で、傾き検出電圧Ｖｓがインバータ２１の閾値電圧Ｖｔｈを上回る。このモニタ電圧Ｖｍとインバータ２１の閾値電圧Ｖｔｈの大小関係の逆転によりインバータ２１が出力するブースト信号ＢＳはディスイネーブル状態に遷移する。そして、ブースト信号ＢＳがディスイネーブル状態となったことに応じて、抵抗切替回路１２ではＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１が非導通状態となり、抵抗Ｒ３、Ｒ４が無効化される。これにより、抵抗Ｒ３、Ｒ４に流れる電流は遮断される。そして、電圧検出回路１において、モニタ電圧Ｖｍは、抵抗Ｒ１、Ｒ２に流れる電流のみにより生成されることになる。また、タイミングｔ４以降は、コンパレータ１１の動作電流が小さくなり低速モードで動作する。

続いて、図５に電源電圧ＶＤＤの立ち上がり速度が動作切替速度よりも遅い場合の電圧検出回路１の動作について説明する。この場合タイミングｔ５〜ｔ７の期間に電源電圧ＶＤＤが立ち上がる。そして、電源電圧ＶＤＤの立ち上がりに追従してインバータ２１の閾値Ｖｔｈが立ち上がる。また、傾き検出電圧Ｖｓの立ち上がり速度は、電源電圧傾き検出回路１３の抵抗Ｒ５とコンデンサＣにより決まる時定数よりも小さな変化率となる。そのため、傾き検出電圧Ｖｓは、電源電圧ＶＤＤの立ち上がりに追従して立ち上がる。そして図５に示す例では、タイミングｔ５〜ｔ７の電源立ち上がり期間において、インバータ２１の閾値電圧Ｖｔｈの電圧レベルは常に傾き検出電圧Ｖｓの電圧レベルよりも低くなる。従って、インバータ２１の出力はタイミングｔ４〜ｔ７の期間は、ロウレベルを維持する。つまり、図５に示す例では、インバータ２１が出力するブースト信号ＢＳはタイミングｔ５〜ｔ７の期間でディスイネーブル状態が維持される。

そして、タイミングｔ５〜ｔ７の期間でブースト信号ＢＳがディスイネーブル状態となることから、抵抗切替回路１２のＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１は共に非導通状態となり、抵抗Ｒ３、Ｒ４を無効にする。これにより、モニタ電圧Ｖｍが生成されるノードのインピーダンスは高い状態が維持される。また、図５に示す例では、電源電圧ＶＤＤが緩やかに立ち上がるため、モニタ電圧Ｖｍの立ち上がりは、モニタ電圧Ｖｍが生成されるノードのインピーダンス及び寄生容量により決まる時定数の影響を受けることはない。つまり、モニタ電圧Ｖｍは、電源電圧ＶＤＤの変化に追従して変動する。そして、モニタ電圧Ｖｍは、タイミングｔ６で基準電圧ＶＲＥＦの電圧を上回る。このとき、コンパレータ１１は、ブースト信号ＢＳがディスイネーブル状態であるため、動作電流が小さな低速モードで動作する。しかし、モニタ電圧Ｖｍの変化が緩やかなため、コンパレータ１１は、モニタ電圧Ｖｍと基準電圧ＶＲＥＦとの大小関係が逆転に対してほとんど遅延を生じることなく電圧検出信号Ｖｏｕｔをロウレベルからハイレベルに切り替えることができる。

そして、タイミングｔ７以降においても、ブースト信号ＢＳがディスイネーブル状態で維持されるため、電圧検出回路１は、モニタ電圧Ｖｍを抵抗Ｒ１、Ｒ２に流れる電流のみにより生成し、かつコンパレータ１１を動作電流が小さな低速モードで動作させる。

上記説明より、本実施の形態にかかる電圧検出回路１は、電源電圧ＶＤＤの立ち上がり速度が予め設定された動作切替速度よりも速い場合は、抵抗Ｒ１、Ｒ３を並列接続すると共に抵抗Ｒ２、Ｒ４を並列接続することにより、モニタ電圧Ｖｍが生成されるノードのインピーダンスを低減して、モニタ電圧Ｖｍの立ち上がり速度が当該ノードの寄生容量により遅延することを防止することができる。また、電圧検出回路１では、電源電圧ＶＤＤの立ち上がり速度が予め設定された動作切替速度よりも速い場合は、コンパレータ１１の動作電流を大きくし、速いモニタ電圧Ｖｍの変化に対して十分な応答速度で電圧検出信号Ｖｏｕｔの電圧レベルを切り替えることができる。つまり、本実施の形態にかかる電圧検出回路１では、急激な電源電圧ＶＤＤの変動に十分に追従して電圧検出信号Ｖｏｕｔの電圧レベルを切り替えることが可能である。

さらに、本実施の形態にかかる電圧検出回路１は、電源電圧ＶＤＤの立ち上がり速度が速い場合においても、電源電圧ＶＤＤが十分に立ち上がった後は、抵抗Ｒ３、Ｒ４を無効化して抵抗に流れる電流を削減すると共にコンパレータ１１の消費電流を低減することでその後の消費電流を低減することができる。

また、本実施の形態にかかる電圧検出回路１は、電源電圧ＶＤＤの立ち上がり速度が遅い場合は、抵抗Ｒ３、Ｒ４を無効化し、かつ、コンパレータ１１を消費電流の小さな低速モードで動作させる。電源電圧ＶＤＤの立ち上がり速度が小さい場合、モニタ電圧Ｖｍの変動がモニタ電圧Ｖｍが生成されるノードの時定数の影響を受けることなく電源電圧ＶＤＤの変動に追従する。そのため、このような場合は、抵抗Ｒ３、Ｒ４及びコンパレータ１１の消費電流を削減した動作モードであっても、電源電圧ＶＤＤの電圧レベルを検出する速度に影響がない。

また、本実施の形態にかかる電圧検出回路１では、コンパレータ１１の動作モードを切り替えるブースト信号ＢＳを同一の半導体装置内に形成される電源電圧傾き検出回路１３により生成する。そのため、外部からコンパレータ１１の動作モードを切り替える信号を与える必要がない。外部からコンパレータ１１の動作モードを変更する信号を与える場合、外部から電源電圧ＶＤＤの電圧レベルをモニタする必要がある。このようなことから、同一の半導体装置内に設けられる電源電圧傾き検出回路１３によりコンパレータ１１の動作モードを切り替えるブースト信号ＢＳを生成することで、電圧検出回路１では、半導体装置の端子数の削減及び制御性の向上を実現することができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１ 電圧検出回路
１０ 電源電圧モニタ回路
１１ コンパレータ
１２ 抵抗切替回路
１３ 電源電圧傾き検出回路
２０ インバータ
２１ インバータ
Ｒ１〜Ｒ５ 抵抗
Ｃ コンデンサ
ＶＲＥＦ 基準電圧
ＶＤＤ 電源電圧
ＧＮＤ 接地電圧
Ｖｍ モニタ電圧
Ｖｓ 傾き検出電圧
ＢＳ ブースト信号
Ｖｏｕｔ 電圧検出信号

Claims (7)

1. 第１の端子と第２の端子との間に接続された第１、第２の抵抗を備え、前記第１、第２の抵抗の抵抗比に基づき前記第１の端子から供給される電源電圧を分圧したモニタ電圧を生成する電源電圧モニタ回路と、
   前記電源電圧の立ち上がり速度を監視し、前記電源電圧が予め設定された動作切替速度よりも早く立ち上がる場合に、所定の期間の間イネーブル状態となるブースト信号を生成する電源電圧傾き検出回路と、
   前記第１の抵抗と並列に接続される第３の抵抗と、前記第２の抵抗と並列に接続される第４の抵抗と、を備え、前記ブースト信号が前記イネーブル状態である期間に前記第３、第４の抵抗を有効にする抵抗切替回路と
   前記モニタ電圧と基準電圧とを比較して前記電源電圧が所定の電圧値を超えたことを通知する電圧検出信号を出力するコンパレータと、
   有する電圧検出回路。
2. 前記第３、第４の抵抗の抵抗比は、前記第１、第２の抵抗の抵抗比と実質的に同じ値に設定される請求項１に記載の電圧検出回路。
3. 前記第３、第４の抵抗は、前記第１、第２の抵抗よりも小さな抵抗値を有する請求項１又は２に記載の電圧検出回路。
4. 前記コンパレータは、前記ブースト信号が前記イネーブル状態である期間に動作電流を増加させる請求項１乃至３のいずれか１項に記載の電圧検出回路。
5. 前記抵抗切替回路は、前記第３の抵抗と前記電源端子との間に接続される第１のトランジスタと、前記第４の抵抗と前記接地端子との間に接続される第２のトランジスタとを有し、
   前記第１、第２のトランジスタは、前記ブースト信号がイネーブル状態である期間に導通状態となる請求項１乃至４のいずれか１項に記載の電圧検出回路。
6. 前記電源電圧傾き検出回路は、
   前記第１の端子に一方の端子が接続される第５の抵抗と、
   前記第２の端子に一方の端子が接続され、他方の端子が前記第５の抵抗の他方の端子と接続される容量素子と、
   前記第５の抵抗と前記容量素子との間のノードに生成される傾き検出電圧が前記電源電圧に追従して変動する閾値電圧よりも小さな期間に前記ブースト信号をイネーブル状態とするインバータと、
   を有する請求項１乃至５のいずれか１項に記載の電圧検出回路。
7. 前記第１の端子は、前記電源電圧が供給される電源端子であって、
   前記第２の端子は、接地端子が供給される接地端子である請求項１乃至６のいずれか１項に記載の電圧検出回路。

Images