JP2011176200A - Estimation device, estimation method and computer program - Google Patents

Estimation device, estimation method and computer program Download PDF

Info

Publication number
JP2011176200A
JP2011176200A JP2010040136A JP2010040136A JP2011176200A JP 2011176200 A JP2011176200 A JP 2011176200A JP 2010040136 A JP2010040136 A JP 2010040136A JP 2010040136 A JP2010040136 A JP 2010040136A JP 2011176200 A JP2011176200 A JP 2011176200A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor wafer
correction value
circuit pattern
physical quantities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010040136A
Other languages
Japanese (ja)
Other versions
JP5556232B2 (en
Inventor
Tsutomu Shinozaki
勉 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010040136A priority Critical patent/JP5556232B2/en
Publication of JP2011176200A publication Critical patent/JP2011176200A/en
Application granted granted Critical
Publication of JP5556232B2 publication Critical patent/JP5556232B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make physical phenomena common which are different from one semiconductor wafer to another, and to accurately estimate the polishing rates of various semiconductor wafers by using few statistical models. <P>SOLUTION: An estimation device estimates a polishing rate, based on a statistical model that uses two or more physical quantities as elements of a formula, with the two or more physical quantities showing the characteristics of a polishing instrument for polishing a semiconductor wafer. Regarding each of the two or more physical quantities, it has a correction value calculation section for calculating correction values, corresponding to the wiring length of a semiconductor wafer circuit pattern and the area ratio of the circuit pattern occupying the semiconductor wafer and an estimation section for estimating the polishing rate, by using the correction values and the statistical model that treats two or more physical quantities as explanatory variables. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、統計モデルを用いることによって半導体研磨装置における研磨レートを推定するための技術に関する。   The present invention relates to a technique for estimating a polishing rate in a semiconductor polishing apparatus by using a statistical model.

半導体研磨装置の分野において、半導体ウェハの研磨前後の膜厚を随時計測せずに、半導体ウェハの研磨装置の各種物理現象を表すセンサデータに基づいて研磨レートを推定する方法がある。このような方法の一例として、特許文献１に開示されている技術がある。この技術では、半導体ウェハの研磨装置の各種センサから得られる物理量を説明変数とし、テストウェハの研磨量を目的変数として、回帰分析により研磨レートが推定される。この方法では、説明変数として、研磨テーブルを回転させるモータのトルク値、研磨テーブル上の表面温度、研磨テーブルに半導体ウェハを押し当てる圧力値などの物理現象の平均値などが、説明変数として用いられる。   In the field of semiconductor polishing apparatuses, there is a method of estimating a polishing rate based on sensor data representing various physical phenomena of a semiconductor wafer polishing apparatus without measuring the film thickness before and after polishing of a semiconductor wafer as needed. As an example of such a method, there is a technique disclosed in Patent Document 1. In this technique, a polishing rate is estimated by regression analysis using physical quantities obtained from various sensors of a semiconductor wafer polishing apparatus as explanatory variables and polishing amounts of test wafers as objective variables. In this method, as an explanatory variable, a torque value of a motor for rotating the polishing table, a surface temperature on the polishing table, an average value of physical phenomena such as a pressure value for pressing a semiconductor wafer against the polishing table, and the like are used as explanatory variables. .

ところが、半導体ウェハの表面は、製品により回路パターンが異なる。そのため、同じ研磨レートにより研磨が行われても、各種物理現象に差が出てしまう。例えば、テーブル上の研磨パッドを用いた研磨によって生じるテーブル温度などに変化が生じてしまう。また、研磨テーブルを回転させるモータのトルクや、半導体ウェハを保持して回転させる研磨ヘッド回転モータのトルクなどにも差が生じてしまう。   However, the circuit pattern of the surface of the semiconductor wafer differs depending on the product. For this reason, even if polishing is performed at the same polishing rate, there are differences in various physical phenomena. For example, a change occurs in the table temperature caused by polishing using a polishing pad on the table. In addition, there is a difference in the torque of the motor that rotates the polishing table and the torque of the polishing head rotation motor that holds and rotates the semiconductor wafer.

また、現在では半導体ウェハ上の回路構成は多層配線が採用されている。そのため、同一製品であっても、配線層によって回路パターンが異なっている。このような理由によっても、上記と同様に、研磨レートが同じであるにもかかわらず研磨の際に生じる物理現象に差が生じてしまう。   At present, multilayer wiring is employed for the circuit configuration on the semiconductor wafer. Therefore, even in the same product, the circuit pattern varies depending on the wiring layer. For this reason as well, as described above, there is a difference in the physical phenomenon that occurs during polishing even though the polishing rate is the same.

このような回路パターンの違いよって生じる物理現象の差を共通化する方法として、例えば特許文献２に開示されているような技術が提案されている。この技術では、回路パターンデータの配線周囲長により研磨レートが変化する特性を利用して、研磨時間が調整される。具体的には、回路パターンの違いによる研磨時の研磨テーブル温度や研磨テーブル回転モータのトルクの違いが、配線周囲長に依存するということが利用されている。   For example, a technique disclosed in Patent Document 2 has been proposed as a method for sharing the difference in physical phenomenon caused by the difference in circuit pattern. In this technique, the polishing time is adjusted by utilizing the characteristic that the polishing rate varies depending on the wiring peripheral length of the circuit pattern data. Specifically, it is utilized that the difference in polishing table temperature during polishing and the torque of the polishing table rotation motor due to the difference in circuit pattern depends on the wiring peripheral length.

特開２００５−３４２８４１号公報JP 2005-328441 A 特開２００９−３３１０５号公報JP 2009-33105 A

しかしながら、特許文献２に開示された技術では、配線周囲長が短い場合に精度が低下してしまうという問題があった。図８は、特許文献２に開示された技術の問題点の概略を表す図である。図８の横軸は、ある配線周囲長を基準として規格化した配線周囲長を表す。図８の縦軸は、ある研磨テーブル回転モータのトルク電流値を基準として規格化した値を表す。図８に示すように、配線周囲長が閾値Ｔｈよりも長い領域では、研磨時の研磨テーブル回転モータのトルク変化と配線周囲長との間には傾きαの比例関係がある。これに対し、配線周囲長が閾値Ｔｈよりも短い領域、つまり回路パターンが粗いウェハの研磨では、研磨時の研磨テーブル回転モータのトルク変化と配線周囲長との間の傾きはα未満の値となる。   However, the technique disclosed in Patent Document 2 has a problem in that accuracy decreases when the wiring perimeter is short. FIG. 8 is a diagram showing an outline of the problems of the technique disclosed in Patent Document 2. The horizontal axis of FIG. 8 represents the wiring circumference normalized with a certain wiring circumference as a reference. The vertical axis in FIG. 8 represents a value normalized based on the torque current value of a certain polishing table rotation motor. As shown in FIG. 8, in the region where the wiring peripheral length is longer than the threshold value Th, there is a proportional relationship of the inclination α between the torque change of the polishing table rotation motor during polishing and the wiring peripheral length. On the other hand, in the polishing of a region where the wiring perimeter is shorter than the threshold Th, that is, a wafer having a rough circuit pattern, the slope between the torque change of the polishing table rotation motor and the wiring perimeter during polishing is less than α Become.

また、研磨時のテーブル温度についても、研磨面とウェハとの摩擦により発生する温度変化が大きく影響するため、同様なことが言える。このように、配線周囲長データだけでは、様々な回路パターンに対する研磨レートを推定する統計モデルを精度良く構築することができないという問題があった。   The same applies to the table temperature at the time of polishing because the temperature change caused by the friction between the polishing surface and the wafer is greatly affected. As described above, there is a problem that a statistical model for estimating the polishing rate for various circuit patterns cannot be constructed with high accuracy only by the wiring peripheral length data.

上記事情に鑑み、本発明は、半導体ウェハ毎に異なる物理現象を共通化して、少ない統計モデルで多品種の半導体ウェハの研磨レートを精度良く推定することを可能とする技術の提供を目的としている。   In view of the above circumstances, an object of the present invention is to provide a technique that makes it possible to accurately estimate the polishing rate of various types of semiconductor wafers with a small number of statistical models by sharing different physical phenomena for each semiconductor wafer. .

本発明の一態様は、半導体ウェハを研磨する研磨機構の特性を表す複数の物理量を式の要素とする統計モデルに基づいて研磨レートを推定する推定装置であって、前記複数の物理量のそれぞれについて、前記半導体ウェハの回路パターンの配線長と、前記半導体ウェハに占める前記回路パターンの面積比と、に対応する補正値を算出する補正値算出部と、前記補正値と、前記複数の物理量を説明変数とする統計モデルと、を用いて研磨レートを推定する推定部と、を備える。   One aspect of the present invention is an estimation apparatus that estimates a polishing rate based on a statistical model having a plurality of physical quantities representing the characteristics of a polishing mechanism for polishing a semiconductor wafer as an element of an expression, and each of the plurality of physical quantities The correction value calculation unit that calculates the correction value corresponding to the wiring length of the circuit pattern of the semiconductor wafer and the area ratio of the circuit pattern in the semiconductor wafer, the correction value, and the plurality of physical quantities are explained A statistical model as a variable, and an estimation unit that estimates a polishing rate using the statistical model.

本発明の一態様は、推定方法であって、半導体ウェハを研磨する研磨機構の特性を表す複数の物理量を式の要素とする統計モデルに基づいて研磨レートを推定する推定装置が、前記複数の物理量のそれぞれについて、前記半導体ウェハの回路パターンの配線長と、前記半導体ウェハに占める前記回路パターンの面積比と、に対応する補正値を算出する補正値算出ステップと、前記推定装置が、前記補正値と、前記複数の物理量を説明変数とする統計モデルと、を用いて研磨レートを推定する推定ステップと、を備える。   One aspect of the present invention is an estimation method, wherein an estimation apparatus that estimates a polishing rate based on a statistical model having a plurality of physical quantities representing the characteristics of a polishing mechanism for polishing a semiconductor wafer as elements of an expression is For each physical quantity, a correction value calculating step for calculating a correction value corresponding to the wiring length of the circuit pattern of the semiconductor wafer and the area ratio of the circuit pattern occupying the semiconductor wafer, and the estimation device includes the correction An estimation step of estimating a polishing rate using a value and a statistical model having the plurality of physical quantities as explanatory variables.

本発明の一態様は、コンピュータに対し、半導体ウェハを研磨する研磨機構の特性を表す複数の物理量を式の要素とする統計モデルに基づいて研磨レートを推定させるためのコンピュータプログラムであって、前記複数の物理量のそれぞれについて、前記半導体ウェハの回路パターンの配線長と、前記半導体ウェハに占める前記回路パターンの面積比と、に対応する補正値を算出する補正値算出ステップと、前記補正値と、前記複数の物理量を説明変数とする統計モデルと、を用いて研磨レートを推定する推定ステップと、を前記コンピュータに対し実行させるためのコンピュータプログラムである。   One aspect of the present invention is a computer program for causing a computer to estimate a polishing rate based on a statistical model having a plurality of physical quantities representing the characteristics of a polishing mechanism for polishing a semiconductor wafer as elements of an expression. For each of a plurality of physical quantities, a correction value calculating step for calculating a correction value corresponding to the wiring length of the circuit pattern of the semiconductor wafer and the area ratio of the circuit pattern in the semiconductor wafer, the correction value, A computer program for causing the computer to execute an estimation step of estimating a polishing rate using a statistical model having the plurality of physical quantities as explanatory variables.

本発明により、半導体ウェハ毎に異なる物理現象を共通化して、少ない統計モデルで多品種の半導体ウェハの研磨レートを精度良く推定することが可能となる。   The present invention makes it possible to share different physical phenomena for each semiconductor wafer and accurately estimate the polishing rate of various types of semiconductor wafers with a small statistical model.

半導体研磨システムの構成を表すブロック図である。It is a block diagram showing the structure of a semiconductor polishing system. 演算部の機能構成を表すブロック図である。It is a block diagram showing the function structure of a calculating part. データベース記憶部に書き込まれるセンサデータの具体例を表す図である。It is a figure showing the specific example of the sensor data written in a database memory | storage part. 補正値算出処理に用いられる配線周囲長及び表面積比の概略を表す図である。It is a figure showing the outline of wiring circumference length and surface area ratio used for a correction value calculation process. 補正値算出処理において用いられる補正値算出式を取得するための処理の流れを表すフローチャートである。It is a flowchart showing the flow of the process for acquiring the correction value calculation formula used in a correction value calculation process. 補正値の算出方法を表す概念図である。It is a conceptual diagram showing the calculation method of a correction value. 任意の回路パターンに対する補正値を算出するために用いられる補正式を取得するために用いられる測定データテーブルを表す図である。It is a figure showing the measurement data table used in order to acquire the correction formula used in order to calculate the correction value with respect to arbitrary circuit patterns. 特許文献２に開示された技術の問題点の概略を表す図である。It is a figure showing the outline of the problem of the technique disclosed by patent document 2. FIG.

図１は、半導体研磨システム１００の構成を表すブロック図である。半導体研磨システム１００は、研磨テーブル１、テーブルモータ２、研磨ヘッド３、ヘッドモータ４、ドレッサーヘッド５、ドレッサーモータ６、ラスリー供給器７、温度計８、データ収集部１０、データベース記憶部１１、演算部１２を備える。なお、研磨テーブル１、テーブルモータ２、研磨ヘッド３、ヘッドモータ４、ドレッサーヘッド５、ドレッサーモータ６、ラスリー供給器７、温度計８は、半導体研磨システム１００のうち、半導体研磨装置を構成する部分である。また、データ収集部１０、データベース記憶部１１、演算部１２は、半導体研磨システム１００のうち、推定装置を構成する部分である。   FIG. 1 is a block diagram showing the configuration of the semiconductor polishing system 100. The semiconductor polishing system 100 includes a polishing table 1, a table motor 2, a polishing head 3, a head motor 4, a dresser head 5, a dresser motor 6, a lassley feeder 7, a thermometer 8, a data collection unit 10, a database storage unit 11, and an operation. The unit 12 is provided. The polishing table 1, the table motor 2, the polishing head 3, the head motor 4, the dresser head 5, the dresser motor 6, the lassley feeder 7, and the thermometer 8 are parts of the semiconductor polishing system 100 that constitute the semiconductor polishing apparatus. It is. In addition, the data collection unit 10, the database storage unit 11, and the calculation unit 12 are parts that constitute an estimation device in the semiconductor polishing system 100.

研磨テーブル１は、半導体ウェハを研磨する研磨パッドを上面に搭載するテーブルである。テーブルモータ２は、研磨テーブル１を回転させるモータである。研磨ヘッド３は、搬送機能と研磨機能とを備える。搬送機能とは、半導体ウェハを、研磨面を研磨テーブル１側に向けて保持し、搬送する機能である。研磨機能とは、研磨テーブル１上の研磨パッドに対し半導体ウェハの研磨面を加圧しながら押し当てて研磨を行う機能である。ヘッドモータ４は、研磨ヘッド３を回転させるモータである。ドレッサーヘッド５は、研磨後の研磨テーブル１上の研磨パッドのドレッシングを行う。ドレッサーモータ６は、ドレッサーヘッド５を回転させるモータである。ラスリー供給器７は、研磨テーブル１上に、研磨液であるスラリーを供給する。温度計８は、研磨テーブル１上の温度の時間変化を測定する。温度計８が測定する温度の時間変化は、半導体ウェハの研磨により化学的に発生する熱と、半導体ウェハ及び研磨テーブル１の摩擦によって機械的に発生する熱と、によって発生する変化である。   The polishing table 1 is a table on which a polishing pad for polishing a semiconductor wafer is mounted on the upper surface. The table motor 2 is a motor that rotates the polishing table 1. The polishing head 3 has a conveyance function and a polishing function. The transfer function is a function of holding the semiconductor wafer while holding the polishing surface toward the polishing table 1 side. The polishing function is a function of performing polishing by pressing the polishing surface of the semiconductor wafer against the polishing pad on the polishing table 1 while applying pressure. The head motor 4 is a motor that rotates the polishing head 3. The dresser head 5 performs dressing of the polishing pad on the polishing table 1 after polishing. The dresser motor 6 is a motor that rotates the dresser head 5. The rasley feeder 7 supplies a slurry, which is a polishing liquid, onto the polishing table 1. The thermometer 8 measures the time change of the temperature on the polishing table 1. The time change of the temperature measured by the thermometer 8 is a change generated by heat generated chemically by polishing the semiconductor wafer and heat generated mechanically by friction between the semiconductor wafer and the polishing table 1.

データ収集部１０は、半導体研磨システム１００において生じる所定の物理現象により生じる値の時間変化を測定する。例えば、データ収集部１０は、テーブルモータ２、ヘッドモータ４、ドレッサーモータ６、それぞれの回転トルクデータを、モータ毎に収集する。回転トルクデータとは、各モータにおける回転トルクの時間変化を表すデータである。また、データ収集部１０は、温度計８によって測定される温度の時間変化を表すデータ（以下、「温度変化データ」という。）を収集する。そして、データ収集部１０は、所定の物理現象により生じる値の時間変化を表すデータ（以下、「センサデータ」という。）をデータベース記憶部１１に書き込む。センサデータの具体例として、上述した回転トルクデータや温度変化データがある。また、回転トルクデータは、モータ毎に得られるデータであり、モータ毎に異なるセンサデータである。   The data collection unit 10 measures a time change of a value caused by a predetermined physical phenomenon that occurs in the semiconductor polishing system 100. For example, the data collection unit 10 collects the rotational torque data of the table motor 2, the head motor 4, and the dresser motor 6 for each motor. Rotational torque data is data representing a temporal change in rotational torque in each motor. In addition, the data collection unit 10 collects data representing a temporal change in temperature measured by the thermometer 8 (hereinafter referred to as “temperature change data”). Then, the data collection unit 10 writes data (hereinafter referred to as “sensor data”) representing a time change of a value caused by a predetermined physical phenomenon in the database storage unit 11. Specific examples of sensor data include the above-described rotational torque data and temperature change data. The rotational torque data is data obtained for each motor, and is sensor data that differs for each motor.

データベース記憶部１１は、磁気ハードディスク装置や半導体記憶装置などの記憶装置を用いて構成される。データベース記憶部１１は、データ収集部１０によって収集された各センサデータをデータベースとして記憶する。例えば、データベース記憶部１１は、各時刻と、その時刻における各測定値とを対応付けて、時系列に沿って記憶する。   The database storage unit 11 is configured using a storage device such as a magnetic hard disk device or a semiconductor storage device. The database storage unit 11 stores each sensor data collected by the data collection unit 10 as a database. For example, the database storage unit 11 stores each time and each measurement value at that time in association with each other in time series.

演算部１２は、データベース記憶部１１に記憶されている各センサデータに基づいて、研磨レートを推定する。図２は、演算部１２の機能構成を表すブロック図である。演算部１２は、バスで接続されたＣＰＵ（Central Processing Unit）やメモリや補助記憶装置などを備える。演算部１２は、推定プログラムを実行することによって、研磨データ取得部１２０、変換部１２１、目的変数管理部１２２、統計モデル作成部１２３、製品情報取得部１２４、予測部１２５を備える装置として機能する。なお、演算部１２の各機能の全て又は一部は、ＡＳＩＣ（Application Specific Integrated Circuit）やＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のハードウェアを用いて実現されても良い。   The calculation unit 12 estimates the polishing rate based on each sensor data stored in the database storage unit 11. FIG. 2 is a block diagram illustrating a functional configuration of the calculation unit 12. The calculation unit 12 includes a CPU (Central Processing Unit), a memory, an auxiliary storage device, and the like connected by a bus. The calculation unit 12 functions as an apparatus including a polishing data acquisition unit 120, a conversion unit 121, an objective variable management unit 122, a statistical model creation unit 123, a product information acquisition unit 124, and a prediction unit 125 by executing an estimation program. . Note that all or part of the functions of the arithmetic unit 12 may be realized using hardware such as an application specific integrated circuit (ASIC), a programmable logic device (PLD), or a field programmable gate array (FPGA).

研磨データ取得部１２０は、データベース記憶部１１から各センサデータを取得する。例えば、研磨データ取得部１２０は、研磨中の一定時間周期で、各センサデータを取得する。変換部１２１は、研磨データ取得部１２０によって取得されたセンサデータ毎に代表値処理を行い、センサデータ毎に代表値を算出する。目的変数管理部１２２は、統計モデルの作成時に目的変数となる研磨レート（出来映えデータ）を保存する。研磨レートは、例えば予めテスト用の半導体ウェハを用いて試験的に研磨を行い、研磨前後のウェハ膜厚値を計測することによって、テスト用の半導体ウェハ毎に得られる。そして、研磨レートは、予め目的変数管理部１２２に設定される。   The polishing data acquisition unit 120 acquires each sensor data from the database storage unit 11. For example, the polishing data acquisition unit 120 acquires each sensor data at a constant time period during polishing. The conversion unit 121 performs representative value processing for each sensor data acquired by the polishing data acquisition unit 120 and calculates a representative value for each sensor data. The objective variable management unit 122 stores a polishing rate (performance data) that becomes an objective variable when a statistical model is created. The polishing rate is obtained for each semiconductor wafer for testing by, for example, conducting a trial polishing using a semiconductor wafer for testing in advance and measuring the wafer film thickness value before and after the polishing. The polishing rate is set in advance in the objective variable management unit 122.

統計モデル作成部１２３は、重回帰分析により研磨レートの統計モデルを作成する。このとき、統計モデル作成部１２３は、目的変数管理部１２２に保存されている研磨レートを目的変数とする。また、統計モデル作成部１２３は、各研磨レートが算出された際にデータ収集部１０によって収集された各センサデータの代表値を説明変数とする。   The statistical model creation unit 123 creates a statistical model of the polishing rate by multiple regression analysis. At this time, the statistical model creation unit 123 uses the polishing rate stored in the objective variable management unit 122 as an objective variable. Further, the statistical model creation unit 123 uses the representative value of each sensor data collected by the data collection unit 10 when each polishing rate is calculated as an explanatory variable.

製品情報取得部１２４は、研磨レートの推定対象となる半導体ウェハに関する回路パターン情報（製品情報）を取得する。半導体ウェハに関する回路パターンの情報は、半導体研磨システム１００の使用者や管理者などによって製品情報取得部１２４に対し予め与えられる。予測部１２５は、統計モデル作成部１２３によって作成された統計モデルと、変換部１２１によって算出される各センサデータの代表値と、製品情報取得部１２４によって取得される回路パターン情報と、に基づいて研磨レートの推定値を算出する。   The product information acquisition unit 124 acquires circuit pattern information (product information) related to a semiconductor wafer whose polishing rate is to be estimated. Circuit pattern information regarding the semiconductor wafer is given in advance to the product information acquisition unit 124 by a user or administrator of the semiconductor polishing system 100. The prediction unit 125 is based on the statistical model created by the statistical model creation unit 123, the representative value of each sensor data calculated by the conversion unit 121, and the circuit pattern information acquired by the product information acquisition unit 124. An estimated value of the polishing rate is calculated.

図３は、データベース記憶部１１に書き込まれるセンサデータの具体例を表す図である。図３は温度変化データを表す。図３において、縦軸は測定された温度を表し、横軸は時間を表す。図３に示すように、温度変化データは、時間に対するテーブル温度（研磨テーブル１上の温度）の変化を表す二次元のデータとなる。各モータの回転トルクデータも同様に、時間に対する回転トルクの変化を表す二次元データとなる。また、その他のセンサデータも同様に、時間に対する各物理現象により生じる値の変化を表す二次元データとなる。   FIG. 3 is a diagram illustrating a specific example of sensor data written in the database storage unit 11. FIG. 3 shows temperature change data. In FIG. 3, the vertical axis represents the measured temperature, and the horizontal axis represents time. As shown in FIG. 3, the temperature change data is two-dimensional data representing a change in table temperature (temperature on the polishing table 1) with respect to time. Similarly, the rotational torque data of each motor is two-dimensional data representing a change in rotational torque with respect to time. Similarly, the other sensor data is also two-dimensional data representing a change in value caused by each physical phenomenon with respect to time.

次に、半導体研磨システム１００の動作について説明する。半導体研磨システム１００の動作は、前処理として統計モデルを作成する動作と、実処理として統計モデルを用いて研磨レートの推定値を算出する動作とに分けられる。まず、前処理と実処理とに共通する、データ収集部１０の処理と、研磨データ取得部１２０の処理と、変換部１２１の処理とについて説明する。   Next, the operation of the semiconductor polishing system 100 will be described. The operation of the semiconductor polishing system 100 can be divided into an operation of creating a statistical model as preprocessing and an operation of calculating an estimated value of the polishing rate using the statistical model as actual processing. First, the processing of the data collection unit 10, the processing of the polishing data acquisition unit 120, and the processing of the conversion unit 121, which are common to the preprocessing and the actual processing, will be described.

データ収集部１０は、半導体研磨システム１００の半導体研磨装置上で生じる各種の物理現象を測定し、一定のサンプリング周期で測定結果をサンプリング（収集）する。そして、データ収集部１０が、収集したセンサデータをデータベース記憶部１１に書き込む。上述したように、収集されるセンサデータの具体例としては、研磨テーブル１上でウェハが研磨されている時のテーブルモータ２の回転トルクデータや、研磨テーブル１上でウェハが研磨されている時のヘッドモータ４の回転トルクデータや、研磨テーブル１上でウェハが研磨されている時の研磨テーブル１上の温度変化データや、ウェハの研磨後に行われるドレッサーヘッド５による研磨テーブル１のドレッシング時のドレッサーモータ６の回転トルクデータなどがある。   The data collection unit 10 measures various physical phenomena that occur on the semiconductor polishing apparatus of the semiconductor polishing system 100 and samples (collects) measurement results at a constant sampling period. Then, the data collection unit 10 writes the collected sensor data in the database storage unit 11. As described above, specific examples of collected sensor data include rotational torque data of the table motor 2 when the wafer is being polished on the polishing table 1 and when the wafer is being polished on the polishing table 1. Rotational torque data of the head motor 4, temperature change data on the polishing table 1 when the wafer is being polished on the polishing table 1, and dressing of the polishing table 1 by the dresser head 5 performed after polishing of the wafer. There are rotational torque data of the dresser motor 6 and the like.

研磨データ取得部１２０は、データベース記憶部１１内に保存されている各センサデータを読み出す。変換部１２１は、読み出された各センサデータのそれぞれについて代表値処理を行う。代表値処理とは、予め設定された統計処理に基づいて、時系列のセンサデータから代表値を算出する処理である。予め設定された統計処理とは、例えば平均値を算出する処理や、一定時間を挟んだ二つの時刻における測定値の差分を算出する処理などである。変換部１２１には、設計者や使用者によって選択された統計処理が適宜設定される。変換部１２１は、代表値処理を、研磨処理がなされた半導体ウェハ毎に、且つ、各研磨処理で得られたセンサデータ毎に、行う。そのため、変換部１２１は、研磨処理がなされた半導体ウェハの数と、収集されるセンサデータの数とを乗じた数の代表値を算出する。   The polishing data acquisition unit 120 reads each sensor data stored in the database storage unit 11. The conversion unit 121 performs representative value processing for each of the read sensor data. The representative value process is a process of calculating a representative value from time-series sensor data based on a preset statistical process. The preset statistical process includes, for example, a process of calculating an average value, a process of calculating a difference between measured values at two times with a fixed time. Statistical processing selected by the designer or user is appropriately set in the conversion unit 121. The conversion unit 121 performs representative value processing for each semiconductor wafer that has been subjected to polishing processing, and for each sensor data obtained by each polishing processing. Therefore, the conversion unit 121 calculates a representative value of the number obtained by multiplying the number of semiconductor wafers subjected to the polishing process and the number of sensor data to be collected.

次に、前処理について説明する。前処理では、半導体研磨装置において、テスト用の半導体ウェハを用いて試験的に研磨が行われる。このとき、テスト用の半導体ウェハとしては、後述する基準ウェハが用いられる。各研磨において、データ収集部１０が各センサデータを収集しデータベース記憶部１１に書き込む。演算部１２の変換部１２１は、研磨毎に、センサデータ毎の代表値を算出する。また、テスト用の半導体ウェハの研磨前後のウェハ膜厚値をそれぞれ計測することによって、研磨毎に研磨レートが得られる。得られた研磨レートは、目的変数管理部１２２に設定される。そして、統計モデル作成部１２３は、目的変数管理部１２２に設定される各研磨レートを目的変数とし、研磨毎及びに算出された各センサデータの代表値を説明変数とし、重回帰分析を行うことによって研磨レートの統計モデルを作成する。以上が前処理である。   Next, preprocessing will be described. In the pretreatment, polishing is performed on a trial basis using a test semiconductor wafer in a semiconductor polishing apparatus. At this time, a reference wafer described later is used as a test semiconductor wafer. In each polishing, the data collection unit 10 collects each sensor data and writes it in the database storage unit 11. The conversion unit 121 of the calculation unit 12 calculates a representative value for each sensor data for each polishing. Further, by measuring the wafer film thickness values before and after polishing of the test semiconductor wafer, the polishing rate can be obtained for each polishing. The obtained polishing rate is set in the objective variable management unit 122. Then, the statistical model creation unit 123 performs multiple regression analysis using each polishing rate set in the objective variable management unit 122 as an objective variable and representative values of each sensor data calculated for each polishing as explanatory variables. To create a statistical model of the polishing rate. The above is the preprocessing.

次に、実処理について説明する。実処理では、半導体研磨装置において、研磨レートを推定する対象となる半導体ウェハ（以下、「対象ウェハ」という。）を用いた研磨が行われる。この研磨において、データ収集部１０が各センサデータを収集しデータベース記憶部１１に書き込む。演算部１２の変換部１２１は、センサデータ毎の代表値を算出する。   Next, actual processing will be described. In actual processing, polishing using a semiconductor wafer (hereinafter referred to as “target wafer”) whose polishing rate is to be estimated is performed in a semiconductor polishing apparatus. In this polishing, the data collection unit 10 collects each sensor data and writes it in the database storage unit 11. The conversion unit 121 of the calculation unit 12 calculates a representative value for each sensor data.

製品情報取得部１２４は、対象ウェハの回路パターン情報を取得する。次に、予測部１２５は、対象ウェハが研磨された際に収集された各センサデータの代表値を、説明変数として変換部１２１から取得する。次に、予測部１２５は、統計モデル作成部１２３によって予め作成された統計モデルに対し、補正処理を行う。具体的には、予測部１２５は、製品情報取得部１２４によって取得された対象ウェハの回路パターンから、配線周囲長及び表面積比を取得する。予測部１２５は、配線周囲長及び表面積比に基づいて補正値を算出する。そして、予測部１２５は、算出された補正値と、統計モデルと、変換部１２１から取得された説明変数とに基づいて、対象ウェハの研磨レートの推定値を算出する。   The product information acquisition unit 124 acquires circuit pattern information of the target wafer. Next, the prediction unit 125 acquires the representative value of each sensor data collected when the target wafer is polished from the conversion unit 121 as an explanatory variable. Next, the prediction unit 125 performs a correction process on the statistical model created in advance by the statistical model creation unit 123. Specifically, the prediction unit 125 acquires the wiring peripheral length and the surface area ratio from the circuit pattern of the target wafer acquired by the product information acquisition unit 124. The prediction unit 125 calculates a correction value based on the wiring peripheral length and the surface area ratio. Then, the prediction unit 125 calculates an estimated value of the polishing rate of the target wafer based on the calculated correction value, the statistical model, and the explanatory variable acquired from the conversion unit 121.

次に、予測部１２５の処理についてさらに詳細に説明する。予測部１２５の処理は、大きく分けて、補正値算出処理と、推定値算出処理とに分けられる。まず、補正値算出処理について説明する。補正値算出処理において、予測部１２５は、予め設定されている補正値算出式と、対象ウェハの配線周囲長及び表面積比と、に基づいて補正値を算出する。
図４は、補正値算出処理に用いられる配線周囲長及び表面積比の概略を表す図である。図４において、Ｌ１は半導体ウェハ上の回路パターンを表す。配線周囲長は、半導体ウェハ上の回路パターンＬ１の配線の一方の境界線Ｌ１ａの全長と、他方の境界線Ｌ１ｂの全長との合計値である。また表面積比は、回路パターンＬ１の表面積Ｓ１と、半導体ウェハ上の回路パターンＬ１以外の部分の表面積Ｓ２との比（Ｓ１／Ｓ２）である。なお、半導体ウェハの高さ方向に表面の露出がある場合には、表面積比として高さ方向の露出表面がさらに考慮されても良い。 Next, the process of the prediction unit 125 will be described in more detail. The process of the prediction unit 125 is roughly divided into a correction value calculation process and an estimated value calculation process. First, the correction value calculation process will be described. In the correction value calculation process, the prediction unit 125 calculates a correction value based on a preset correction value calculation formula, the wiring peripheral length and the surface area ratio of the target wafer.
FIG. 4 is a diagram showing an outline of the wiring peripheral length and the surface area ratio used for the correction value calculation processing. In FIG. 4, L1 represents a circuit pattern on the semiconductor wafer. The wiring peripheral length is a total value of the total length of one boundary line L1a of the wiring of the circuit pattern L1 on the semiconductor wafer and the total length of the other boundary line L1b. The surface area ratio is a ratio (S1 / S2) between the surface area S1 of the circuit pattern L1 and the surface area S2 of the portion other than the circuit pattern L1 on the semiconductor wafer. If there is surface exposure in the height direction of the semiconductor wafer, the exposed surface in the height direction may be further considered as the surface area ratio.

図５は、補正値算出処理において用いられる補正値算出式を取得するための処理の流れを表すフローチャートである。補正値算出式は、前処理において取得され、予め予測部１２５に設定される。まず、回路パターンがそれぞれ異なるＮ個の半導体ウェハが準備される。この中から、一つの基準ウェハが選択される。以下の説明では、半導体ウェハＷ１が基準ウェハとして設定された場合について説明する。Ｎ個の半導体ウェハに対し、連続して研磨処理を行う（ステップＳ１０１）。このとき、データ収集部１０は、各研磨におけるセンサデータを収集しデータベース記憶部１１に記録する。半導体ウェハＷ１〜ＷＮに対して連続して研磨処理を行った場合であっても、それぞれの半導体ウェハの研磨レートは厳密には異なる。しかしながら、研磨パッドなどの研磨に用いる消耗部材は、数枚〜数十枚の半導体ウェハの研磨処理では大きく劣化しない。そのため、半導体ウェハＷ１〜ＷＮの研磨時の研磨レートは等しいものと近似できる。なお、基準ウェハＷ１には、想定される回路パターンの配線周囲長で最長のものが選ばれることが望ましい。   FIG. 5 is a flowchart showing a flow of processing for obtaining a correction value calculation formula used in the correction value calculation processing. The correction value calculation formula is acquired in the preprocessing and is set in the prediction unit 125 in advance. First, N semiconductor wafers having different circuit patterns are prepared. One reference wafer is selected from these. In the following description, a case where the semiconductor wafer W1 is set as a reference wafer will be described. Polishing processing is continuously performed on N semiconductor wafers (step S101). At this time, the data collection unit 10 collects sensor data in each polishing and records it in the database storage unit 11. Even when the semiconductor wafers W1 to WN are continuously polished, the polishing rates of the respective semiconductor wafers are strictly different. However, a consumable member used for polishing such as a polishing pad does not deteriorate greatly when polishing several to several tens of semiconductor wafers. Therefore, the polishing rate at the time of polishing the semiconductor wafers W1 to WN can be approximated to be equal. The reference wafer W1 is preferably selected to have the longest wiring perimeter of the assumed circuit pattern.

次に、変換部１２１が、ステップＳ１０１において研磨した半導体ウェハＷ１〜ＷＮ毎に、センサデータの代表値（説明変数）を求める（ステップＳ１０２）。本実施例では、テーブルモータ２の回転トルク、ヘッドモータ４の回転トルク、研磨テーブル１上の温度、ドレッサーモータ６の回転トルク、のそれぞれを説明変数とする。すなわち、変換部１２１は、各半導体ウェハの研磨毎に、各センサデータ（３つの回転トルクデータと１つの温度変化データ）について、それぞれの代表値を求める。   Next, the conversion unit 121 obtains a representative value (explanatory variable) of sensor data for each of the semiconductor wafers W1 to WN polished in step S101 (step S102). In this embodiment, the rotational torque of the table motor 2, the rotational torque of the head motor 4, the temperature on the polishing table 1, and the rotational torque of the dresser motor 6 are used as explanatory variables. That is, the converter 121 obtains a representative value for each sensor data (three rotational torque data and one temperature change data) for each polishing of each semiconductor wafer.

次に、１つの説明変数と、回路パターンの配線周囲長と、に対応する補正値Ｙを算出するための補正式を取得する（ステップＳ１０３）。ステップＳ１０２及びステップＳ１０３の処理を、統計モデルの作成に用いられる全ての種類の説明変数に対して行う。これらの処理によって、説明変数毎に、説明変数に対応した補正値を取得するための補正式を取得する（ステップＳ１０４）。   Next, a correction formula for calculating the correction value Y corresponding to one explanatory variable and the wiring peripheral length of the circuit pattern is acquired (step S103). The processing in step S102 and step S103 is performed on all types of explanatory variables used for creating the statistical model. Through these processes, a correction formula for acquiring a correction value corresponding to the explanatory variable is acquired for each explanatory variable (step S104).

図６は、補正値の算出方法を表す概念図である。次に、図６を用いて、各説明変数の代表値と回路パターンに対する補正式の決定方法について説明する。図６において、縦軸は、変換部１２１によって算出される各センサデータの代表値、すなわち説明変数を表す。また、横軸は、各半導体ウェハＷ１〜ＷＮの番号を表す。Ｚ１〜ＺＮは、それぞれ半導体ウェハＷ１〜ＷＮを研磨した際に得られる代表値を表す。等しい研磨レートであると近似される環境で研磨された半導体ウェハＷ１〜ＷＮであるが、回路パターンの違いに応じて、基準ウェハＷ１の代表値Ｚ１と、他の半導体ウェハＷ２〜ＷＮの代表値Ｚ２〜ＺＮには差が出てしまう。そこで、本実施形態の演算部１２では、同一の統計モデルを用いて、半導体ウェハＷ１〜ＷＮの全てにおいて同じ推定値を得る為に、補正値を用いる。すなわち、半導体ウェハＷ２〜ＷＮの代表値Ｚ２〜ＺＮを、基準ウェハＷ１の代表値Ｚ１と等しくなるように、以下の式１によってそれぞれの半導体ウェハの補正値Ｒｎ（ｎ：ウェハ番号（１〜Ｎ））が予め算出される。各補正値Ｒｎを、各代表値Ｚｎに乗じることによって、半導体ウェハＷ２〜ＷＮの研磨によって得られた代表値Ｚ２〜ＺＮを、Ｚ１に一致させる。   FIG. 6 is a conceptual diagram illustrating a correction value calculation method. Next, a method for determining a correction formula for the representative value of each explanatory variable and the circuit pattern will be described with reference to FIG. In FIG. 6, the vertical axis represents a representative value of each sensor data calculated by the conversion unit 121, that is, an explanatory variable. The horizontal axis represents the numbers of the semiconductor wafers W1 to WN. Z1 to ZN represent representative values obtained when the semiconductor wafers W1 to WN are polished, respectively. Although the semiconductor wafers W1 to WN are polished in an environment that is approximated to have an equal polishing rate, the representative value Z1 of the reference wafer W1 and the representative values of the other semiconductor wafers W2 to WN are determined depending on the circuit pattern. A difference appears in Z2 to ZN. Therefore, the calculation unit 12 of the present embodiment uses the correction value in order to obtain the same estimated value in all of the semiconductor wafers W1 to WN using the same statistical model. That is, the correction values Rn (n: wafer number (1 to N) of the respective semiconductor wafers are expressed by the following formula 1 so that the representative values Z2 to ZN of the semiconductor wafers W2 to WN are equal to the representative values Z1 of the reference wafer W1. )) Is calculated in advance. By multiplying each representative value Zn by each correction value Rn, representative values Z2 to ZN obtained by polishing the semiconductor wafers W2 to WN are made to coincide with Z1.

補正値Ｒｎ＝Ｚ１／Ｚｎ ・・・・式１       Correction value Rn = Z1 / Zn (1)

図７は、任意の回路パターンに対する補正値を算出するために用いられる補正式を取得するために用いられる測定データテーブルを表す図である。次に、図７を用いて、任意の回路パターンに対する補正値を求めるための補正式の算出方法について説明する。図７に表される測定データテーブルは、各ウェハ番号に対応する回路パターンに対し、配線周囲長と、表面積比と、式１によって算出される補正値の関係とを対応付けたテーブルである。配線周囲長（Ｌ）及び表面積比（ＳＲ）の２つの値から補正値を求めるための重回帰式を求める。本実施例では、式２に示す１次式による重回帰式を適用する。   FIG. 7 is a diagram illustrating a measurement data table used to obtain a correction formula used to calculate a correction value for an arbitrary circuit pattern. Next, a calculation method of a correction formula for obtaining a correction value for an arbitrary circuit pattern will be described with reference to FIG. The measurement data table shown in FIG. 7 is a table in which the circuit pattern corresponding to each wafer number is associated with the relationship between the wiring perimeter, the surface area ratio, and the correction value calculated by Equation 1. A multiple regression equation for obtaining a correction value from two values of the wiring perimeter (L) and the surface area ratio (SR) is obtained. In this embodiment, a multiple regression equation based on a linear equation shown in Equation 2 is applied.

補正値＝Ａ１×Ｌ＋Ａ２×ＳＲ＋Ｂ ・・・・式２       Correction value = A1 × L + A2 × SR + B (2)

式２において、Ｌは、回路パターンの配線周囲長を表す。ＳＲは、回路パターンの表面積比を表す。Ａ１は、配線周囲長に対する重回帰係数を表す。Ａ２は、表面積比に対する重回帰係数を表す。Ｂは、切片を表す。したがって、式２の重回帰式のＡ１及びＡ２を予め求めておく事によって、補正値Ｒｎの実測値が算出されたウェハＷｎ以外の任意の回路パターンにおいても、回路パターンの配線周囲長及び表面積比に応じた補正値を算出することが可能となる。   In Expression 2, L represents the wiring perimeter of the circuit pattern. SR represents the surface area ratio of the circuit pattern. A1 represents a multiple regression coefficient with respect to the wiring perimeter. A2 represents a multiple regression coefficient with respect to the surface area ratio. B represents an intercept. Therefore, by obtaining A1 and A2 of the multiple regression equation of Equation 2 in advance, even in any circuit pattern other than the wafer Wn where the actual measurement value of the correction value Rn is calculated, the wiring peripheral length and the surface area ratio of the circuit pattern It is possible to calculate a correction value according to the above.

上記算出方法を、説明変数に用いるＭ個（Ｍ：物理現象の数）の物理現象のそれぞれにおいて行い、各説明変数の補正値Ｙｍ（ｍは１〜Ｍの値をとる）を算出するための重回帰式を算出する。上記のように、３つのモータそれぞれの回転トルクと温度とを説明変数として用いる場合には、Ｍは４となる。Ｍ個の式３が予め予測部１２５に設定される。補正値算出処理において、予測部１２５は、対象ウェハの配線周囲長（Ｌ）及び表面積比（ＳＲ）と、Ｍ個の式３を用いることによって、Ｍ個の補正値Ｙ１〜ＹＭを算出する。   The above calculation method is performed for each of M (M: number of physical phenomena) physical phenomena used as explanatory variables, and a correction value Ym (m takes a value from 1 to M) of each explanatory variable is calculated. A multiple regression equation is calculated. As described above, M is 4 when the rotational torque and temperature of each of the three motors are used as explanatory variables. M Equations 3 are set in the prediction unit 125 in advance. In the correction value calculation process, the prediction unit 125 calculates M correction values Y1 to YM by using the wiring peripheral length (L) and the surface area ratio (SR) of the target wafer and M equations 3.

Ｙｍ＝Ａ１ｍ×Ｌ＋Ａ２ｍ×ＳＲ＋Ｂ ・・・・式３       Ym = A1m × L + A2m × SR + B (3)

式３において、Ｌは、回路パターンの配線周囲長を表す。ＳＲは、回路パターンの表面積比を表す。Ａ１ｍは、ｍによって表される物理現象に対応する、配線周囲長に対する重回帰係数を表す。Ａ２ｍは、ｍによって表される物理現象に対応する、表面積比に対する重回帰係数を表す。Ｂは、切片を表す。式３を用いる事によって、任意の回路パターンにおける各説明変数に対する補正値Ｙｍを算出することができる。   In Equation 3, L represents the wiring perimeter of the circuit pattern. SR represents the surface area ratio of the circuit pattern. A1m represents a multiple regression coefficient with respect to the wiring perimeter corresponding to the physical phenomenon represented by m. A2m represents the multiple regression coefficient for the surface area ratio corresponding to the physical phenomenon represented by m. B represents an intercept. By using Equation 3, the correction value Ym for each explanatory variable in an arbitrary circuit pattern can be calculated.

次に、推定値算出処理について説明する。式４は、一般的な重回帰分析のモデルである。式４に相当する式が、統計モデル作成部１２３によって予め作成されている。   Next, the estimated value calculation process will be described. Equation 4 is a general model of multiple regression analysis. A formula corresponding to Formula 4 is created in advance by the statistical model creation unit 123.

推定値＝ａ１×Ｅ１＋ａ２×Ｅ２＋・・・＋ａＭ＊ＥＭ ・・式４   Estimated value = a1 × E1 + a2 × E2 +... + AM * EM Equation 4

式４において、ａ１〜ａＭは、基準ウェハ１により作成された統計モデルの各説明変数に対する回帰係数である。ＥＭは、推定対象となる半導体ウェハの各説明変数の代表値である。本発明の実施例では、式４に基づいて得られる式５を用いて多品種の半導体ウェハの研磨レートの推定を行い、推定値を算出する。   In Equation 4, a1 to aM are regression coefficients for each explanatory variable of the statistical model created by the reference wafer 1. EM is a representative value of each explanatory variable of the semiconductor wafer to be estimated. In the embodiment of the present invention, the polishing rate of various types of semiconductor wafers is estimated using Equation 5 obtained based on Equation 4, and the estimated value is calculated.

推定値＝ａ１×Ｅ１×Ｙ１＋ａ２×Ｅ２×Ｙ２＋・・・ａＭ×ＥＭ×ＹＭ ・・式５   Estimated value = a1 × E1 × Y1 + a2 × E2 × Y2 +... AM × EM × YM

以上のように、予測部１２５は、式５と、Ｍ個のセンサデータ毎の式３と、を予め記憶している。予測部１２５は、製品情報取得部１２４によって、対象ウェハの配線周囲長及び表面積比が得られると、Ｍ個の式３を用いて、センサデータ毎の補正値Ｙｍを算出する。そして、変換部１２１からＭ個のセンタデータの代表値が得られると、各センサデータの代表値Ｅｍと、回帰係数ａｍと、補正値Ｙｍとを、式５に代入することによって推定値を算出する。   As described above, the prediction unit 125 stores Expression 5 and Expression 3 for each of M pieces of sensor data in advance. When the product information acquisition unit 124 obtains the wiring peripheral length and the surface area ratio of the target wafer, the prediction unit 125 calculates the correction value Ym for each sensor data using M Equations 3. When the representative values of the M pieces of center data are obtained from the conversion unit 121, the estimated value is calculated by substituting the representative value Em, the regression coefficient am, and the correction value Ym of each sensor data into Equation 5. To do.

このように構成された半導体研磨システム１００では、対象ウェハの回路パターン情報である配線周囲長及び表面積比を用いて、説明変数毎に補正値Ｙｍを算出する。そして、この補正値を用いて研磨レートの推定値を算出する。この処理により、半導体ウェハ毎に異なる物理現象を共通化して、１つの統計モデルで多品種の半導体ウェハの研磨レートを推定できる。   In the semiconductor polishing system 100 configured as described above, the correction value Ym is calculated for each explanatory variable using the wiring peripheral length and the surface area ratio which are circuit pattern information of the target wafer. Then, an estimated value of the polishing rate is calculated using this correction value. By this processing, different physical phenomena can be made common for each semiconductor wafer, and the polishing rate of various types of semiconductor wafers can be estimated with one statistical model.

なお、補正値の式２に入力する回路パターンデータは、研磨部材の特性や説明変数の特性により、それぞれのデータ毎に個別に、指数関数、対数関数、ｎ次関数などの物理現象に則した近似式を用いて入力しても良い。
また、式４の様な重回帰モデルに適用する場合だけでなく、その他の統計モデルに適用する際にも、各物理現象を表す説明変数に対して補正を行うことにより、重回帰モデル以外の統計モデルにも適用が可能である。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 Note that the circuit pattern data input to the correction value formula 2 is based on physical phenomena such as exponential functions, logarithmic functions, and n-th order functions individually for each data depending on the characteristics of the polishing member and the characteristics of the explanatory variables. You may input using an approximate expression.
Moreover, not only when applying to multiple regression models like Formula 4, but also when applying to other statistical models, by correcting the explanatory variables representing each physical phenomenon, It can also be applied to statistical models.
The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes designs and the like that do not depart from the gist of the present invention.

１…研磨テーブル， ２…テーブルモータ， ３…研磨ヘッド， ４…ヘッドモータ， ５…ドレッサーヘッド， ６…ドレッサーモータ， ７…ラスリー供給器， ８…温度計， １０…データ収集部（物理量取得部）， １２０…研磨データ取得部， １２１…変換部， １２２…目的変数管理部， １２３…統計モデル作成部， １２４…製品情報取得部， １２５…予測部（補正値算出部、推定部） DESCRIPTION OF SYMBOLS 1 ... Polishing table, 2 ... Table motor, 3 ... Polishing head, 4 ... Head motor, 5 ... Dresser head, 6 ... Dresser motor, 7 ... Lasley feeder, 8 ... Thermometer, 10 ... Data collection part (physical quantity acquisition part) , 120 ... Polishing data acquisition unit, 121 ... Conversion unit, 122 ... Objective variable management unit, 123 ... Statistical model creation unit, 124 ... Product information acquisition unit, 125 ... Prediction unit (correction value calculation unit, estimation unit)

Claims (4)

半導体ウェハを研磨する研磨機構の特性を表す複数の物理量を式の要素とする統計モデルに基づいて研磨レートを推定する推定装置であって、
前記複数の物理量のそれぞれについて、前記半導体ウェハの回路パターンの配線長と、前記半導体ウェハに占める前記回路パターンの面積比と、に対応する補正値を算出する補正値算出部と、
前記補正値と、前記複数の物理量を説明変数とする統計モデルと、を用いて研磨レートを推定する推定部と、
を備える推定装置。 An estimation apparatus for estimating a polishing rate based on a statistical model having a plurality of physical quantities representing the characteristics of a polishing mechanism for polishing a semiconductor wafer as an element of an expression,
For each of the plurality of physical quantities, a correction value calculation unit that calculates a correction value corresponding to the wiring length of the circuit pattern of the semiconductor wafer and the area ratio of the circuit pattern occupying the semiconductor wafer;
An estimation unit that estimates a polishing rate using the correction value and a statistical model having the plurality of physical quantities as explanatory variables;
An estimation apparatus comprising: 前記研磨レートの推定対象となる半導体ウェハに対して実際に研磨が行われた際の前記複数の物理量を取得する物理量取得部をさらに備え、
前記補正値算出部は、前記推定部が用いる統計モデルを生成する際に実測値を得るために研磨された基準ウェハについて求められた物理量と、前記推定対象となる半導体ウェハの研磨によって求められた物理量との相違のうち、回路パターンの配線周囲長及び表面積比の違いによって生じる相違を解消するための値を補正値として算出する、
ことを特徴とする請求項１に記載の推定装置。 A physical quantity acquisition unit that acquires the plurality of physical quantities when polishing is actually performed on the semiconductor wafer to be estimated for the polishing rate;
The correction value calculation unit is obtained by polishing a reference wafer polished to obtain an actual measurement value when generating a statistical model used by the estimation unit and polishing the semiconductor wafer to be estimated Of the differences from the physical quantity, calculate a correction value as a value for eliminating the difference caused by the difference in the circuit pattern wiring circumference and the surface area ratio.
The estimation apparatus according to claim 1, wherein: 半導体ウェハを研磨する研磨機構の特性を表す複数の物理量を式の要素とする統計モデルに基づいて研磨レートを推定する推定装置が、前記複数の物理量のそれぞれについて、前記半導体ウェハの回路パターンの配線長と、前記半導体ウェハに占める前記回路パターンの面積比と、に対応する補正値を算出する補正値算出ステップと、
前記推定装置が、前記補正値と、前記複数の物理量を説明変数とする統計モデルと、を用いて研磨レートを推定する推定ステップと、
を備える推定方法。 An estimation device for estimating a polishing rate based on a statistical model having a plurality of physical quantities representing the characteristics of a polishing mechanism for polishing a semiconductor wafer as an element of an expression, and wiring a circuit pattern of the semiconductor wafer for each of the plurality of physical quantities A correction value calculating step for calculating a correction value corresponding to the length and the area ratio of the circuit pattern in the semiconductor wafer;
An estimation step in which the estimation device estimates a polishing rate using the correction value and a statistical model having the plurality of physical quantities as explanatory variables;
An estimation method comprising: コンピュータに対し、半導体ウェハを研磨する研磨機構の特性を表す複数の物理量を式の要素とする統計モデルに基づいて研磨レートを推定させるためのコンピュータプログラムであって、
前記複数の物理量のそれぞれについて、前記半導体ウェハの回路パターンの配線長と、前記半導体ウェハに占める前記回路パターンの面積比と、に対応する補正値を算出する補正値算出ステップと、
前記補正値と、前記複数の物理量を説明変数とする統計モデルと、を用いて研磨レートを推定する推定ステップと、
を前記コンピュータに対し実行させるためのコンピュータプログラム。 A computer program for causing a computer to estimate a polishing rate based on a statistical model having a plurality of physical quantities representing the characteristics of a polishing mechanism for polishing a semiconductor wafer as an element of an expression,
A correction value calculating step for calculating a correction value corresponding to the wiring length of the circuit pattern of the semiconductor wafer and the area ratio of the circuit pattern in the semiconductor wafer for each of the plurality of physical quantities;
An estimation step for estimating a polishing rate using the correction value and a statistical model having the plurality of physical quantities as explanatory variables;
A computer program for causing the computer to execute.
JP2010040136A 2010-02-25 2010-02-25 Estimation apparatus, estimation method, and computer program Expired - Fee Related JP5556232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010040136A JP5556232B2 (en) 2010-02-25 2010-02-25 Estimation apparatus, estimation method, and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010040136A JP5556232B2 (en) 2010-02-25 2010-02-25 Estimation apparatus, estimation method, and computer program

Publications (2)

Publication Number Publication Date
JP2011176200A true JP2011176200A (en) 2011-09-08
JP5556232B2 JP5556232B2 (en) 2014-07-23

Family

ID=44688787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010040136A Expired - Fee Related JP5556232B2 (en) 2010-02-25 2010-02-25 Estimation apparatus, estimation method, and computer program

Country Status (1)

Country Link
JP (1) JP5556232B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520807A (en) * 2017-03-29 2019-11-29 三菱重工业株式会社 Information processing unit, information processing method and program

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288245A (en) * 1995-04-12 1996-11-01 Sony Corp Polishing apparatus and method
JP2000117623A (en) * 1998-10-16 2000-04-25 Tokyo Seimitsu Co Ltd Wafer grinding device
JP2003042721A (en) * 2001-07-27 2003-02-13 Hitachi Ltd Method and apparatus for measurement of film thickness of thin film as well as method of manufacturing device by using the same
JP2003163194A (en) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd Polishing method and method for manufacturing semiconductor device
JP2003224098A (en) * 2002-01-30 2003-08-08 Semiconductor Leading Edge Technologies Inc Design method of wiring, program and recording medium which records the program
JP2008258510A (en) * 2007-04-07 2008-10-23 Tokyo Seimitsu Co Ltd Polish requirement management device for cmp device and method of managing polish requirement
JP2009033105A (en) * 2007-06-25 2009-02-12 Panasonic Corp Method of manufacturing semiconductor device
JP2009170632A (en) * 2008-01-16 2009-07-30 Fujitsu Microelectronics Ltd Manufacturing method of semiconductor device, and semiconductor device manufacturing system
JP2010040918A (en) * 2008-08-07 2010-02-18 Sony Corp Method for estimating film thickness, layout design method, mask pattern designing method for exposing mask, and method for manufacturing semiconductor integrated circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288245A (en) * 1995-04-12 1996-11-01 Sony Corp Polishing apparatus and method
JP2000117623A (en) * 1998-10-16 2000-04-25 Tokyo Seimitsu Co Ltd Wafer grinding device
JP2003042721A (en) * 2001-07-27 2003-02-13 Hitachi Ltd Method and apparatus for measurement of film thickness of thin film as well as method of manufacturing device by using the same
JP2003163194A (en) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd Polishing method and method for manufacturing semiconductor device
JP2003224098A (en) * 2002-01-30 2003-08-08 Semiconductor Leading Edge Technologies Inc Design method of wiring, program and recording medium which records the program
JP2008258510A (en) * 2007-04-07 2008-10-23 Tokyo Seimitsu Co Ltd Polish requirement management device for cmp device and method of managing polish requirement
JP2009033105A (en) * 2007-06-25 2009-02-12 Panasonic Corp Method of manufacturing semiconductor device
JP2009170632A (en) * 2008-01-16 2009-07-30 Fujitsu Microelectronics Ltd Manufacturing method of semiconductor device, and semiconductor device manufacturing system
JP2010040918A (en) * 2008-08-07 2010-02-18 Sony Corp Method for estimating film thickness, layout design method, mask pattern designing method for exposing mask, and method for manufacturing semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520807A (en) * 2017-03-29 2019-11-29 三菱重工业株式会社 Information processing unit, information processing method and program
CN110520807B (en) * 2017-03-29 2022-06-17 三菱重工业株式会社 Information processing apparatus, information processing method, and storage medium

Also Published As

Publication number Publication date
JP5556232B2 (en) 2014-07-23

Similar Documents

Publication Publication Date Title
Jin et al. Sequential measurement strategy for wafer geometric profile estimation
TW201350261A (en) Linear prediction for filtering of data during in-situ monitoring of polishing
KR20150001102A (en) Method and apparatus for server power prediction using virtual machine
JP6077042B2 (en) Notch coefficient estimation method, notch coefficient estimation system, and notch coefficient estimation device
KR20200062347A (en) Use of overlay misalignment error estimates in imaging overlay measurements
CN109416408A (en) Epicentral distance estimation device, epicentral distance estimation method and computer readable recording medium
US20160163033A1 (en) Predicting and Controlling Critical Dimension Issues and Pattern Defectivity in Wafers Using Interferometry
US10955359B2 (en) Method for quantification of process non uniformity using model-based metrology
JP5556232B2 (en) Estimation apparatus, estimation method, and computer program
JP5824833B2 (en) Wafer polishing support device, wafer polishing support method and program
WO2017210576A1 (en) Semiconductor die offset compensation variation
JP2015152397A (en) Surface heat flux acquisition apparatus, heat treatment apparatus, surface heat flux acquisition method, and program
JP5408975B2 (en) Inspection position determination method, inspection information management system, and inspection support method
JP4610151B2 (en) Noise reduction method, noise reduction device, and wafer shape reconstruction method
Chen et al. Thermal sensor placement for multicore systems based on low-complex compressive sensing theory
JP2019168800A (en) Process improvement support system and process improvement support method
TWI472939B (en) Yield loss prediction method and associated computer readable medium
CN109219871A (en) Use the electric placed in connection of the metering target of design analysis
JP6784127B2 (en) Manufacturing method of semiconductor device
JP2010141135A (en) Semiconductor polishing device, polishing rate estimating method, and program
JP2010161220A (en) Semiconductor wafer polishing apparatus, method and program for estimating polishing rate
JP6761788B2 (en) Predictor, prediction method and prediction program
JP2019008471A (en) Management device, simulation system and simulation method
JP7393403B2 (en) Information processing device, meter reading system, meter reading method, and information processing program
WO2023188493A1 (en) Error analysis method, error analysis device, and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5556232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees