JP2011176011A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2011176011A
JP2011176011A JP2010037345A JP2010037345A JP2011176011A JP 2011176011 A JP2011176011 A JP 2011176011A JP 2010037345 A JP2010037345 A JP 2010037345A JP 2010037345 A JP2010037345 A JP 2010037345A JP 2011176011 A JP2011176011 A JP 2011176011A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
semiconductor chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010037345A
Other languages
English (en)
Inventor
Kenji Yokoyama
賢司 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010037345A priority Critical patent/JP2011176011A/ja
Priority to PCT/JP2010/005328 priority patent/WO2011104779A1/ja
Publication of JP2011176011A publication Critical patent/JP2011176011A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】フリップチップ構造を有する半導体集積回路装置において、パッドからチップ内部素子へ加わる応力の影響に起因するタイミング信頼性の劣化を低コストで防止する。
【解決手段】フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。
【選択図】図１

Description

本発明は、フリップチップ構造を有する半導体集積回路装置に関するものである。
近年の半導体製造技術の微細化に伴い、ＬＳＩを構成するトランジスタ数は増加の一途を辿っている。また、ＬＳＩの構成要素が増加するに連れて、チップ面積の増加が懸念されており、チップ面積を抑制することがコスト面から見て最も重要な課題の１つとなっている。一方、ＬＳＩとパッケージとの接続方式として、ワイヤーボンディング方式が一般的に用いられてきた。この実装形態を用いた場合、ＬＳＩの構造はＩＯセルをチップ周辺に配置した構造となる。この構造を用いた場合の課題として、ＩＯセル数に依存してチップ面積が増大することが挙げられる。さらに、前述のようなワイヤーボンディング方式を用いた場合、ＩＯセルに対してワイヤーを圧着する必要があると共に、この圧着によってＩＯセルが破壊されないように、ＩＯセルを一定の大きさ以上にして強度を保つ必要がある。また、圧着にはある程度の面積が必要であるため、物理的にもＩＯセルを小さくできないという制限がある。これらの原因により、微細プロセスにおいては、チップのＩＯセル数が多くなるとＩＯセルによってチップ面積が決まってしまう。このため、内部ロジックの配置合成手法などを用いて面積削減に取り組んだとしても、全体としてチップ面積の削減に結びつかなくなる。
以上に述べた課題の解決策としてフリップチップ構造が用いられている。
図１８に示すように、フリップチップ接続に用いるチップ（ＬＳＩ）２１の平面構造によると、チップ２１の全面に複数のパッド１２が配置されていると共に、チップ２１の周縁部にＩＯセル１１が配置されている。ＩＯセル１１とパッド１２とが再配線と呼ばれる配線１３を介して電気的に接続されている。
図１９に示すように、図１８に示したチップ２１をパッケージ２２とフリップチップ接続を行った断面構造によると、チップ２１は、パッケージ２２の表面にフェースダウンで搭載されると共にパッド１２を通じてパッケージ２２と電気的に接続される。また、パッケージ２２の表面においてチップ２１は樹脂２３によって被覆されており、パッケージ２２の裏面には外部電極２４が設けられている。このように、フリップチップ構造を用いることにより、ＩＯセルに対してワイヤリングを行う必要が無くなるため、ＩＯセルを従来構造と比較して小さく形成することができる。また、ＩＯセル自体をチップ２１の周縁部、つまりＬＳＩの周辺に配置する必要がなくなる。このため、ワイヤーボンディング方式での課題、つまり、ＩＯセルがＬＳＩの面積を決定してしまうという課題を解決することが可能となる。尚、以下の説明においては、フリップチップ方式でチップ全面に配置したパッドを特にエリアパッドと称する。
ところで、フリップチップ方式を用いる上で対応すべき課題として、ＬＳＩ（チップ）表面に配置したエリアパッドからＬＳＩ内部素子へ加わる応力の影響が挙げられる。具体的には、エリアパッドを通じてＬＳＩに外部応力が加わるため、ＬＳＩ上にはエリアパッドの配置に対応して応力の加わる部分と加わらない部分とが混在することになる。また、チップ面内の応力分布について、チップとインターポーザの温度依存による伸縮量の差が存在することにより、チップの外周部により強い応力がかかる傾向がある。ここで、ＬＳＩに応力が加わることに起因する影響として、エリアパッド直下に存在するトランジスタの特性が変化することが懸念されている。すなわち、この影響によりＬＳＩのトランジスタの動作速度が不均一となるので、この影響を考慮しなければ、ＬＳＩの動作タイミングが影響を受けるため、ＬＳＩ機能動作不良及び歩留り等について大きな問題が生じてしまう。
この課題を解決する方法として、例えば、半導体チップ及びインターポーザの四隅部又は対角線上に設けられたダミー端子を備える手法が提案されている（例えば、特許文献１参照）。また、例えば、アライメントマークとして機能するマーク開口を用いてダミーバンプ電極を備える手法が提案されている（例えば、特許文献２参照）。
特開２００８−６０５８７号公報 特開２００５−１２０６５号公報
しかしながら、上記特許文献１の方法は、チップの四隅部及び対角線上に対する応力緩和の手法であって、チップの外周部全体の応力に対する対策は講じられていない。
また、特許文献２の方法は、チップの四隅部に配置されることが多いアライメントマークをダミーバンプ電極として用いる方法であるが、その個数が少ないため、チップの外周部の応力を抑制する大きな効果は期待できない。
前記に鑑み、本発明の目的は、フリップチップ構造を有する半導体集積回路装置において、コストを抑制しながら、半導体チップの表面に配置したパッドから半導体チップの内部素子へ加わる応力の影響について、特に応力値の大きなチップの外周部の応力の影響を低減し、それにより、トランジスタの動作速度のばらつき等に起因するタイミング性能の劣化及び機能誤動作を防止することである。
前記の目的を達成するために、本願発明者は、ＬＳＩ設計の段階でパッドからの応力に対応した処置を行うことによって当該応力の影響を受けにくくする方策について、鋭意検討を重ねた。その結果、応力の影響を受ける半導体チップの外周列のパッド配置位置、パッド下側のセルの配置位置、又はパッドの開口形状等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトしておくという技術的思想を見出した。
具体的には、本発明の第１の半導体集積回路装置は、複数の入出力セルを有する半導体チップと、半導体チップの表面上に形成された複数のパッドと、半導体チップの表面上に形成され、且つ複数の入出力セルの少なくとも一部と複数のパッドの少なくとも一部とを電気的に接続する配線とを備え、複数のパッドは、半導体チップの外周列に形成されたパッドと、半導体チップの内周列に形成されたパッドとからなり、複数のパッドの各々の上には、樹脂保護膜が形成されており、外周列に形成されたパッド上の樹脂保護膜の形状は、内周列に形成されたパッド上の樹脂保護膜の形状と異なることを特徴とする。
具体的には、本発明の第２の半導体集積回路装置は、第１の半導体集積回路装置において、樹脂保護膜には、複数のパッドの各々の上に開口部が形成されており、外周列に形成されたパッド上の開口部の開口径は、内周列に形成されたパッド上の開口部の開口径と異なることを特徴とする。
具体的には、本発明の第３の半導体集積回路装置は、第２の半導体集積回路装置において、外周列に形成されたパッド上の開口部の開口径は、内周列に形成されたパッド上の開口部の開口径よりも小さいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッド上の樹脂保護膜の開口径を小さくすることにより、フリップチップ接合による応力の影響を受ける範囲を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第４の半導体集積回路装置は、第３の半導体集積回路装置において、外周列に形成されたパッド上の開口部の開口径は、内周列に形成されたパッド上の開口部の開口径よりも大きいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッド上の樹脂保護膜の開口径を大きくすることにより、フリップチップ接合による応力そのものを縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第５の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッドの上面は、樹脂保護膜に覆われていることを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッド上の樹脂保護膜を開口しないことにより、フリップチップ接合による応力の影響を縮小することが可能である。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第６の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッド上の樹脂保護膜には、開口部が形成されており、外周列に形成されたパッド上の開口部の開口形状は、リング型形状であることを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッド上の樹脂保護膜の開口形状がリング型形状とすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。ここで、リング型形状は、円形のみでなく、適宜、八角形、四角形等の各種形状とする場合であっても、同様に応力を緩和する対策として可能である。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明の第７の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッド上の樹脂保護膜には、開口部が形成されており、外周列に形成されたパッド上の開口部の開口形状は、アレイ状に並んだ複数個の開口が形成された形状であることを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッド上の樹脂保護膜の開口形状を、アレイ状に並んだ複数個の開口が形成された形状にすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能となる。また、半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明の第８の半導体集積回路装置は、第６の半導体集積回路装置において、外周列に形成されたパッド上の樹脂保護膜には、リング型形状の内側にアレイ状に並んだ複数個の開口がさらに形成されていることを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッド上の樹脂保護膜の開口形状がリング型形状及びそのリング型形状の内側にアレイ状に並んだ複数個の開口がさらに形成されていることにより、フリップチップ接合による応力の影響を縮小することが可能とする。パッド上の樹脂保護膜の開口部をリング型形状とする際は、外周一列のみでなく、２列、３列と、適宜複数のリング形状とすることにより、応力を緩和する対策としてもよい。パッド上の樹脂保護膜においてアレイ状に並んだ複数個の開口を形成する際は、その開口を、円形のみでなく、適宜、八角形、四角形等の各種形状とする場合であっても、同様に応力を緩和する対策としてもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第９の半導体集積回路装置は、第６の半導体集積回路装置において、外周列に形成されたパッド上の樹脂保護膜には、リング型形状の外側に複数個の開口がさらに形成されていることを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッド上の樹脂保護膜の開口形状がリング型形状であって、そのリング型形状の外側に複数個の開口がさらに形成されていることにより、フリップチップ接合による応力の影響を縮小することが可能とする。パッド上の樹脂保護膜の開口部をリング型形状とする際は、外周一列のみでなく、２列、３列と、適宜複数のリング形状とすることにより、応力を緩和する対策としてもよい。リング型形状の外側に複数個の開口をさらに形成する際は、その開口を、円形のみでなく、適宜、八角形、四角形等の各種形状とする場合であっても、同様に応力を緩和する対策としてもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１０の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッドの径は、内周列に形成されたパッドの径よりも大きいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッドの径を大きくすることにより、フリップチップ接合による応力を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１１の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッドの径は、内周列に形成されたパッドの径よりも小さいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッドの径を小さくすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１２の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッド上に配置されるバンプの径は、内周列に形成されたパッド上に配置されるバンプの径よりも大きいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のバンプの径を大きくすることにより、フリップチップ接合による応力を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１３の半導体集積回路装置は、外周列に形成されたパッド上に配置されるバンプの径は、内周列に形成されたパッド上に配置されるバンプの径よりも小さいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のバンプの径を小さくすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１４の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッドの配置密度は、内周列に形成されたパッドの配置密度よりも高いことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のパッドの配置密度を密にすることにより、フリップチップ接合応力の影響を縮小することが可能である。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１５の半導体集積回路装置は、第１の半導体集積回路装置において、外周列に形成されたパッドが電源端子として使用されることを特徴とする。
より応力の影響を受けやすい半導体チップの外周列は、半導体チップ及びインターポーザの配線が混雑しがちな場所であり、接続されたパッドを電源端子として使用することにより、配線混雑を引き起こすことなくフリップチップ接合による応力の影響を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明の第１６の半導体集積回路装置は、第１の半導体集積回路装置において、複数のパッドのうち半導体チップの四隅部に形成されたパッドの配置密度は、複数のパッドのうち半導体チップの四隅部以外に形成されたパッドの配置密度よりも高いことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列且つ半導体チップの四隅部について、パッドの配置密度を密にすることにより、フリップチップ接合による応力の影響を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。半導体チップの四隅部の範囲は、半導体チップの四隅端から四角形の領域であっても三角形の領域に対してであっても対応可能である。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１７の半導体集積回路装置は、第１の半導体集積回路装置において、複数のパッドのうち半導体チップの四隅部に形成されたパッドが電源端子として使用されることを特徴とする。
より応力の影響を受けやすい半導体チップの外周列且つ半導体チップの四隅部は、半導体チップ及びインターポーザの配線が混雑しがちな場所であり、パッド接続を電源端子として使用することにより、配線混雑を引き起こすことなくフリップチップ接合による応力の影響を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１８の半導体集積回路装置は、第１の半導体集積回路装置において、複数の入出力セルは、タイミングばらつきが生じても半導体チップに誤動作を引き起こさない第１種別のセルと、半導体チップの内部に形成され、且つタイミングばらつきが生じると半導体チップに誤動作を引き起こす第２種別のセルとからなり、外周列に形成されたパッドの下側に位置する半導体チップの内部領域において、第１種別のセルの配置密度は第２種別のセルの配置密度よりも高いことを特徴とする。
ここで、「第１種別のセル」、つまり「タイミングばらつきが生じても半導体チップに誤動作を引き起こさないセル」とは、例えばクロック同期して動作していないセルが該当し、「第２種別のセル」、つまり「タイミングばらつきが生じると半導体チップに誤動作を引き起こすセル」とは、例えば高速クロック同期によってシビアなタイミングで動作しているセルが該当する。
この第１８の半導体集積回路装置によると、半導体チップの外周列のパッドの下側の半導体チップの内部領域において、タイミングばらつきが生じても半導体チップに誤動作を引き起こさない第１種別のセルの配置密度は、タイミングばらつきが生じると半導体チップに誤動作を引き起こす第２種別のセルの配置密度よりも高い。このため、半導体チップの表面に配置したパッドから半導体チップ内部へ加わる応力の影響に起因するＬＳＩの動作不具合が発生しにくくなるので、コストを抑制しつつ、タイミング信頼性の劣化を防止することができる。また、このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置をすることにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第１９の半導体集積回路装置は、第１の半導体集積回路装置において、半導体チップとフリップ接合するためのインターポーザをさらに備えることを特徴とする。
具体的には、本発明に係る第２０の半導体集積回路装置は、第１８の半導体集積回路装置において、外周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径は、内周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径よりも大きいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のインターポーザ接合部の開口径を大きくすることにより、フリップチップ接合による応力を縮小することが可能である。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
具体的には、本発明に係る第２１の半導体集積回路装置は、第１８の半導体集積回路装置において、外周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径は、内周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径よりも小さいことを特徴とする。
より応力の影響を受けやすい半導体チップの外周列のはんだインターポーザ接合部の開口径を小さくすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能となる。半導体チップの外周列は、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
本発明の第２２の半導体集積回路装置は、第１８の半導体集積回路装置において、半導体チップとフリップ接続したインターポーザ上の半導体チップの外周列において、半導体チップとインターポーザとを接合する樹脂材は、半導体チップの周囲及び半導体チップの外周列上部に塗布されていることを特徴とする。
より応力の影響を受けやすい外周列の半導体チップとインターポーザを接合する樹脂材が、半導体チップの周囲及び半導体チップの外周列上部に塗布された形状とすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能となる。このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
以上説明したように、本発明によると、フリップチップ構造における半導体チップの外周列のパッドからの応力の影響を考慮したＬＳＩ設計及び半導体集積回路装置の構造を実現することが可能となる。このため、当該応力を原因とする半導体集積回路装置の不具合をコストを増加させることなく防止することができる。
図１は、本発明の第１の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図２は、本発明の第１の実施形態に係る半導体集積回路装置の構成を示す断面図である。 図３は、本発明の第２の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図４は、本発明の第３の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図５は、本発明の第３の実施形態に係る半導体集積回路装置の構成を示す断面図である。 図６は、本発明の第４の実施形態に係る半導体集積回路装置のパッド部の構成を示す上面図である。 図７は、本発明の第４の実施形態に係る半導体集積回路装置の構成を示す断面図である。 図８は、本発明の第５の実施形態に係る半導体集積回路装置のパッド部の構成を示す上面図である。 図９は、本発明の第５の実施形態に係る半導体集積回路装置の構成を示す断面図である。 図１０は、本発明の第６の実施形態に係る半導体集積回路装置のパッド部の構成を示す上面図である。 図１１は、本発明の第６の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図１２は、本発明の第７の実施形態に係る半導体集積回路装置のパッド部の構成を示す上面図である。 図１３は、本発明の第８、１０、１７の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図１４は、本発明の第９、１１、１８の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図１５は、本発明の第１２、１３の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図１６は、本発明の第１４、１５の実施形態に係る半導体集積回路装置の構成を示す上面図である。 図１７は、本発明の第１９の実施形態に係る半導体集積回路装置の構成を示す断面図である。 図１８は、従来のフリップチップ構造を用いるチップの構成を示す平面図である。 図１９は、従来のフリップチップ構造を用いたチップとパッケージとが接続された構成を示す断面図である。
以下、本発明の例示的な各実施形態について図面を参照しながら説明する。なお、以下では、図面及び詳細な説明をもって本発明の技術的思想を明確に説明するものであり、当該技術分野におけるいずれの当業者であれば、本発明の好ましい実施例を理解した後に、本発明が開示する技術により、変更及び付加を加えることが可能であり、これは本発明の技術的思想及び範囲を逸脱するものではない。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周列におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の外周列においてパッド（パッドメタル）１０２上の樹脂保護膜１０３の開口径が半導体チップの内周列においてパッド１０２上の樹脂保護膜１０３の開口径よりも小開口径であることを特徴とする半導体集積回路装置について説明する。
図１は、本発明の第１の実施形態に係る半導体集積回路装置の構成を示す平面図であり、図２は、本発明の第１の実施形態に係る半導体集積回路装置の構成を示す断面図である。
図１における半導体チップ１０１上に、図２の断面図に示すようなパッド１０２がアレイ状に配置され、エリアパッド構造となっている。なお、特に図１は、半導体チップ１０１上に配置されたパッド１０２の形状を示しており、説明の便宜上、該パッド１０２上に形成されている樹脂保護膜１０３の部分を取り出して併せて示している。また、パッド１０２は、図示しないが半導体チップ１０１の周縁部に形成された入出力セル（図１８参照）の少なくとも一部と半導体チップ１０１に形成された配線を通じて電気的に接続されている。
図２に示すように、半導体チップ１０１の表面は、パッド１０２上に開口部１０３ｈｓ又は１０３ｈｒを有する樹脂保護膜１０３によって覆われており、パッド１０２の上には当該開口部１０３ｈｓ又は１０３ｈｒを埋めるようにバリアメタル１０６が形成されており、バリアメタル１０６上にはんだバンプ１０７が形成されている。はんだバンプ１０７を介して、インターポーザ基板１１０のインターポーザ接合部となる電極メタル１０９と電気的及び物理的に接合する構造が形成されている。半導体チップ１０１とインターポーザ基板１１０とは、インターポーザ樹脂材保護膜１０８、樹脂保護膜１０３及び窒化保護膜を介して、接合樹脂１１１によって物理的に接合された構造が形成されている。
ここで、図１に示すように、半導体チップ１０１の表面上に形成されたパッド１０２について、半導体チップ１０１の外周列に配置されるパッド１０２上に位置する樹脂保護膜１０３に設けられた開口部１０３ｈｓの開口径１０３ｓが、半導体チップ１０１の内部列に配置されるパッド１０２上に位置する樹脂保護膜１０３に設けられた開口部１０３ｈｒの開口径１０３ｒよりも小さくなっている。
より応力の影響を受けやすい半導体チップ１０１の外周列のパッド１０２上の樹脂保護膜１０３に設けられた開口部１０３ｈｓの開口径１０３ｓを小さくすることにより、フリップチップ接合による応力の影響を受ける範囲を縮小することが可能である。半導体チップ１０１の外周列としては、図１に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周列におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の外周列においてパッド１０２上の樹脂保護膜１０３の開口径が半導体チップ１０１の内周列においてパッド１０２上の樹脂保護膜１０３の開口径よりも大開口径であることを特徴とする半導体集積回路装置について説明する。
図３は、本発明の第２の実施形態に係る半導体集積回路装置の構成を示す平面図であり、上記図２は、本発明の第２の実施形態に係る半導体集積回路装置の構成を示す断面図でもある。
図３に示すように、半導体チップ１０１の表面上に形成されたパッド１０２について、半導体チップ１０１の外周列に配置されるパッド１０２上に位置する樹脂保護膜１０３に設けられた開口部１０３ｈｒの開口径１０３ｒが、半導体チップ１０１の内部列に配置されるパッド１０２上に位置する樹脂保護膜１０３に設けられた開口部１０３ｈｓの開口径１０３ｓよりも大きくなっている。
より応力の影響を受けやすい半導体チップ１０１の外周列のパッド１０２上の樹脂保護膜１０３に設けられた開口部１０３ｈｒの開口径１０３ｒを大きくすることにより、フリップチップ接合による応力そのものを縮小することが可能である。半導体チップ１０１の外周列としては、図３に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周列におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の外周列に形成されたパッド１０２の上面は、樹脂保護膜１０３に覆われていることを特徴とする半導体集積回路装置について説明する。
図４は、本発明の第３の実施形態に係る半導体集積回路装置の構成を示す平面図であり、図５は、本発明の第３の実施形態に係る半導体集積回路装置の構成を示す断面図である。
図４に示すように、複数の入出力セルを有する半導体チップ１０１の表面上に形成されたパッド１０２について、半導体チップ１０１の外周列においてパッド１０２上の樹脂保護膜１０３ａには開口部が形成されていない。すなわち、図５に示すように、半導体チップ１０１の外周列におけるパッド１０２上には、窒化保護膜１０５を介して、開口部が形成されていない樹脂保護膜１０３ａと、バリアメタル１０６とが順に形成されている。このように、本実施形態において、外周列に形成されたバンプ１０２は、入出力セルと電気的に接合しないダミーバンプとなっている。なお、半導体チップ１０１の内周列におけるパッド１０２上の樹脂保護膜１０３には、例えば第２の実施形態で説明したような開口径１０３ｓを有する開口部１０３ｈｓが形成されているが、開口径及び開口部の大きさはこれに限定されるものではない。
より応力の影響を受けやすいチップの外周列のパッド１０２上の樹脂保護膜１０３ａには開口部を形成しないことにより、フリップチップ接合による応力そのものの影響を縮小することが可能である。半導体チップ１０１の外周列としては、図４に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、エリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１のパッド１０２上の樹脂保護膜１０３ｂの開口形状がリング型形状であることを特徴とする半導体集積回路装置について説明する。
図６は、本発明の第４の実施形態に係る半導体集積回路装置のパッドの構成を示す平面図であり、図７は、本発明の第４の実施形態に係る半導体集積回路装置の構成を示す断面図であって、図６の中央部付近に対応する断面図である。
図６及び図７に示すように、複数の入出力セルを有する半導体チップ１０１の表面上に形成されたパッド１０２について、半導体チップ１０１の外周列においてパッド１０２は、パッド１０２上の樹脂保護膜１０３ｂに設けられた開口部１０３ｂｈの開口形状が、リング径１０３ｂｈｔのリング型形状となっている。なお、半導体チップ１０１の内周列におけるパッド１０２上の樹脂保護膜１０３には、例えば第２の実施形態で説明したような開口径１０３ｓを有する開口部１０３ｈｓが形成されてもよいし、その他、開口径及び開口部の大きさ及び形状はこれに限定されるものではない。
図６に示すパッド１０２上の樹脂保護膜１０３ｂに設けられた開口部１０３ｂｈの開口形状をリング型形状とし、より応力の影響を受けやすい半導体チップ１０１の外周列に配置することにより、フリップチップ接合による応力の影響範囲を縮小することが可能である。半導体チップ１０１の外周列としては、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。そのリング型形状は、円形のみでなく、適宜、八角形、四角形等の各種形状とする場合であっても、同様に応力を緩和する対策としてもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップ外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、パッド１０２上の樹脂保護膜１０３ｃには、小径の開口径１０３ｃｈｔを有する開口部１０３ｃｈがアレイ状に並んで形成された形状であることを特徴とする半導体集積回路装置について説明する。
図８は、本発明の第５の実施形態に係る半導体集積回路装置のパッドの構成を示す平面図であり、図９は、本発明の第５の実施形態に係る半導体集積回路装置の構成を示す断面図であって、図８の中央部付近に対応する断面図である。
図８及び図９に示すように、半導体チップ１０１の外周列におけるパッド１０２上の樹脂保護膜１０３ｃには、小径の開口径１０３ｃｈｔを有する開口部１０３ｃｈがアレイ状に並んで形成されている。なお、半導体チップ１０１の内周列におけるパッド１０２上の樹脂保護膜１０３には、例えば第２の実施形態で説明したような開口径１０３ｓを有する開口部１０３ｈｓを形成してもよいし、その他、開口径及び開口部の大きさ及び形状はこれに限定されるものではない。
図８に示す小径の開口径１０３ｃｈｔを有する開口部１０３ｃｈがアレイ状に並んで形成された形状を有するパッド１０２を、より応力の影響を受けやすい半導体チップの外周列に配置することにより、フリップチップ接合応力の影響範囲を縮小することが可能である。半導体チップ１０１の外周列としては、外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。また、小径の開口部１０３ｃｈの開口形状は、円形のみでなく、適宜、八角形、四角形等の各種形状とする場合であっても、同様に応力を緩和する対策としてもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第６の実施形態）
以下、本発明の第６の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、パッド１０２上の樹脂保護膜１０３ｄに設けられた開口部１０３ｂｈの開口形状がリング型形状であって、且つ、リング型形状の内側に、小径の開口径１０３ｃｈｔを有する開口部１０３ｃｈがアレイ状に並んで形成されていることを特徴とする半導体集積回路装置について説明する。すなわち、本実施形態は、上述した第４及び第５の実施形態の組み合わせを特徴とする。
図１０は、本発明の第６の実施形態に係る半導体集積回路装置のパッドの構成を示す平面図であり、図１１は、本発明の第６の実施形態に係る半導体集積回路装置の構成を示す断面図であって、図１０の中央部付近に対応する断面図である。
図１０及び図１１に示すように、半導体チップ１０１の外周列におけるパッド１０２上の樹脂保護膜１０３ｄには、リング径１０３ｂｈｔのリング型形状の開口部１０３ｂｈが形成されていると共に、そのリング型形状の内部には、小径の開口径１０３ｃｈｔを有する開口部１０３ｃｈがアレイ状に並んで形成されている。なお、半導体チップ１０１の内周列におけるパッド１０２上の樹脂保護膜１０３には、例えば第２の実施形態で説明したような開口径１０３ｓを有する開口部１０３ｈｓが形成されてもよいし、その他、開口径及び開口部の大きさ及び形状はこれに限定されるものではない。
図１０及び図１１に示すパッド１０２上の樹脂保護膜１０３ｄに設けられた開口部１０３ｂｈの開口形状がリング型形状であって、そのリング型形状の内側に複数の開口部１０３ｃｈがアレイ状に並んでいるパッド１０２を、半導体チップ１０１の外周列に配置することにより、フリップチップ接合による応力の影響を縮小することが可能である。パッド１０２上の樹脂保護膜１０３ｄに設ける開口部１０３ｂｈの開口形状をリング型形状とする際は、外周一列のみでなく、２列、３列と、複数のリング形状を適宜設けることにより、応力を緩和する対策としてもよい。そのリング型形状、及び小径の開口部１０３ｃｈの開口形状は、円形のみでなく、適宜、八角形、四角形等の各種形状とする場合であっても、同様に応力を緩和する対策としてもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第７の実施形態）
以下、本発明の第７の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップ外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、パッド１０２上の樹脂保護膜１０３ｅに設けられた開口部１０３ｂｈの開口形状がリング型形状であって、且つ、リング型形状の外側に、小径の開口径１０３ｃｈｔを有する開口部１０３ｃｈが形成されていることを特徴とする半導体集積回路装置について説明する。
図１２は、本発明の第７の実施形態に係る半導体集積回路装置のパッドの構成を示す平面図である。なお、図１２の中央部付近に対応する断面図は省略するが、上述の図７、図９、図１１などから容易に想起できるものである。
図１２に示すように、半導体チップ１０１の外周列におけるパッド１０２上の樹脂保護膜１０３ｅには、リング径１０３ｂｈｔのリング型形状の開口部１０３ｂｈが形成されていると共に、そのリング型形状の外側には、小径の開口径１０３ｃｈｔを有する開口部１０３ｃｈが形成されている。なお、半導体チップ１０１の内周列におけるパッド１０２上の樹脂保護膜１０３には、例えば第２の実施形態で説明したような開口径１０３ｓを有する開口部１０３ｈｓが形成されてもよいし、その他、開口径及び開口部の大きさ及び形状はこれに限定されるものではない。
図１２に示すパッド１０２上の樹脂保護膜１０３ｅに設けられた開口部１０３ｂｈの開口形状がリング型形状であって、そのリング型形状の外側に小径の複数の開口部１０３ｃｈを有するパッド１０２を、半導体チップ１０１の外周列に配置することにより、フリップチップ接合による応力の影響を縮小することが可能である。パッド１０２上の樹脂保護膜１０３ｅに設ける開口部１０３ｂｈの開口形状をリング型形状とする際は、外周一列のみでなく、２列、３列と、複数のリング形状を適宜設けることにより、応力を緩和する対策としてもよい。そのリング型形状、及び小径の開口部１０３ｃｈの開口形状は、円形のみでなく、適宜、八角形、四角形等の各種形状とする場合であっても、同様に応力を緩和する対策としてもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第８の実施形態）
以下、本発明の第８の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周列におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の外周列におけるパッド１０２ｒの径がチップの内周列におけるパッド１０２ｓの径よりも大口径であることを特徴とする半導体集積回路装置について説明する。
図１３は、本発明の第８の実施形態に係る半導体集積回路装置の構成を示す平面図である。
図１３に示すように、半導体チップ１０１の表面上に形成された複数のパッドのうち外周列におけるパッド１０２ｒの径は、半導体チップ１０１の内周列におけるパッド１０２ｓの径よりも大きい。
より応力の影響を受けやすい半導体チップ１０１の外周列におけるパッド１０２ｒの径を大きくすることにより、フリップチップ接合による応力そのものを縮小することが可能である。半導体チップ１０１の外周列としては、図１３に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第９の実施形態）
以下、本発明の第９の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周列におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の外周列におけるパッド１０２ｓの径が、半導体チップ１０１の内周列におけるパッド１０２ｒの径よりも小口径であることを特徴とする半導体集積回路装置について説明する。
図１４は、本発明の第９の実施形態に係る半導体集積回路装置の構成を示す平面図である。
図１４に示すように、半導体チップ１０１の表面上に形成された複数のパッドのうち外周列におけるパッド１０２ｓの径は、半導体チップ１０１の内周列におけるパッド１０２ｒの径よりも小さい。
より応力の影響を受けやすいチップの外周列におけるパッド１０２ｓの径を小さくすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能である。半導体チップ１０１の外周列としては、図１４に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１０の実施形態）
以下、本発明の第１０の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、パッド１０２上に配置されるはんだバンプ１０７ｒ、１０７ｓの径について、半導体チップ１０１の外周列におけるはんだバンプ１０７ｒの径が、半導体チップ１０１の内周列におけるはんだバンプ１０７ｓの径よりも大口径であることを特徴とする半導体集積回路装置について説明する。
上記図１３は、本発明の第１０の実施形態に係る半導体集積回路装置の構成を示す平面図でもある。
図１３に示すように、半導体チップ１０１の外周列におけるはんだバンプ１０７ｒの径は、半導体チップ１０１の内周列におけるはんだバンプ１０７ｓの径よりも大きい。
より応力の影響を受けやすい半導体チップ１０１の外周列におけるはんだバンプ１０７ｒの径を大きくすることにより、フリップチップ接合による応力そのものを縮小することが可能である。半導体チップ１０１の外周列としては、図１３に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１１の実施形態）
以下、本発明の第１１の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、パッド１０２上に配置されるはんだバンプ１０７ｒ、１０７ｓの径について、半導体チップ１０１の外周列におけるはんだバンプ１０７ｓの径が、半導体チップ１０１の内周列におけるはんだバンプ１０７ｒの径よりも小口径であることを特徴とする半導体集積回路装置について説明する。
上記図１４は、本発明の第１１の実施形態に係る半導体集積回路装置の構成を示す平面図でもある。
図１４に示すように、半導体チップ１０１の外周列におけるはんだバンプ１０７ｓの径は、半導体チップ１０１の内周列におけるはんだバンプ１０７ｒの径よりも小さい。
より応力の影響を受けやすい半導体チップ１０１の外周列におけるはんだバンプ１０７ｓの径を小さくすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能である。半導体チップ１０１の外周列としては、図１４に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１２の実施形態）
以下、本発明の第１２の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の外周列におけるパッド１０２の配置密度が、半導体チップ１０１の内周列におけるパッド１０２の配置密度に対して密であることを特徴とする半導体集積回路装置について説明する。
図１５は、本発明の第１２の実施形態に係る半導体集積回路装置の構成を示す平面図である。
図１５に示すように、半導体チップ１０１における外周列の領域として例えば領域１４０Ｒに配置されたパッド１０２の配置密度が、半導体チップ１０１における内周列、例えば領域１４０Ｒの内側の領域に配置されたパッド１０２の配置密度に対して密となっている。
より応力の影響を受けやすい半導体チップ１０１の外周部のパッド１０２の配置密度を密にすることにより、フリップチップ接合による応力の影響を縮小することが可能である。半導体チップ１０１の外周列としては、図１５に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１３の実施形態）
以下、本発明の第１３の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、上述した第１２の実施形態の半導体集積回路装置において、その外周列に配置されたパッド１０２が電源端子として使用されることを特徴とする半導体集積回路装置について説明する。
上記図１５は、本発明の第１３の実施形態に係る半導体集積回路装置の構成を示す平面図でもある。
図１５に示すように、本実施形態の半導体集積回路装置は、上述した第１２の半導体集積回路装置において、その外周列の領域１４０Ｒに配置されたパッド１０２の接続が電源端子として使用される。
より応力の影響を受けやすい半導体チップ１０１の外周列は、半導体チップ１０１及びインターポーザの配線が混雑しがちな場所であり、パッド１０２の接続を電源端子として使用することにより、配線混雑を引き起こすことなくフリップチップ接合による応力の影響を縮小することが可能である。半導体チップ１０１の外周列としては、図１５に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１４の実施形態）
以下、本発明の第１４の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の四隅部（コーナー部）におけるパッド１０２の配置密度が、半導体チップ１０１の内部におけるパッド１０２の配置密度に対して密であることを特徴とする半導体集積回路装置について説明する。
図１６は、本発明の第１４の実施形態に係る半導体集積回路装置の構成を示す平面図である。
図１６に示すように、半導体チップ１０１の四隅部として例えば領域１５０Ｒにおけるパッド１０２の配置密度が、半導体チップ１０１の内部として例えば領域１５０Ｒ以外の領域におけるパッド１０２の配置密度に対して密となっている。
より応力の影響を受けやすい半導体チップ１０１の外周列における四隅部に配置されたパッド１０２の配置密度を密にすることにより、フリップチップ接合による応力の影響を縮小することが可能である。半導体チップ１０１の外周列としては、図１６に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。また、半導体チップ１０１の四隅部の範囲は、半導体チップ１０１の四隅の端部から四角形の領域や三角形の領域であっても構わない。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１５の実施形態）
以下、本発明の第１５の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、上述した第１５の半導体集積回路装置において、その四隅部に配置されたパッド１０２が電源端子として使用されることを特徴とする半導体集積回路装置について説明する。
上記図１６は、本発明の第１５の実施形態に係る半導体集積回路装置の構成を示す平面図でもある。
図１６に示すように、本実施形態の半導体集積回路装置は、上述した第１４の半導体集積回路装置において、その四隅部である領域１５０Ｒに配置されたパッド１０２の接続が電源端子として使用される。
より応力の影響を受けやすい半導体チップ１０１の外周列における四隅部は、半導体チップ１０１及びインターポーザの配線が混雑しがちな場所であり、パッド１０２の接続を電源端子として使用することにより、配線混雑を引き起こすことなくフリップチップ接合による応力の影響を縮小することが可能である。半導体チップ１０１の外周列としては、図１６に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１６の実施形態）
以下、本発明の第１６の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１の外周列におけるパッド１０２の下側に位置する半導体チップ１０１の内部領域において、第１種別のセルの配置密度は第２種別のセルの配置密度よりも高いことを特徴とする半導体集積回路装置について説明する。
上記図１５は本発明の第１６の実施形態に係る半導体集積回路装置の構成を示す平面図でもある。
図１５に示すように、半導体チップ１０１の外周列として例えば領域１４０Ｒにおけるパッド１０２の下側に位置する半導体チップ１０１の内部領域において、第１種別のセルの配置密度は第２種別のセルの配置密度よりも高くなっている。
ここで、「第１種別のセル」とは、つまり「タイミングばらつきが生じても半導体チップに誤動作を引き起こさないセル」を意味し、例えばクロック同期して動作していないセルが該当し、「第２種別のセル」とは、つまり「タイミングばらつきが生じると半導体チップに誤動作を引き起こすセル」を意味し、例えば高速クロック同期によってシビアなタイミングで動作しているセルが該当する。
本発明に係る第１６の半導体集積回路装置によると、半導体チップ１０１の外周列として例えば領域１４０Ｒにおけるパッド１０２の下側に位置する半導体チップ１０１の内部領域において、タイミングばらつきが生じても半導体チップ１０１に誤動作を引き起こさない第１種別のセルの配置密度は、タイミングばらつきが生じると半導体チップ１０１に誤動作を引き起こす第２種別のセルの配置密度よりも高くなっている。これにより、半導体チップ１０１の表面に配置したパッド１０２から半導体チップ１０１の内部へ加わる応力の影響に起因するＬＳＩの動作不具合が発生しにくくなる。その結果、コストを抑制しながら、タイミング信頼性の劣化を防止することができる。また、このように、ＬＳＩ設計の段階でパッド１０２からの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１７の実施形態）
以下、本発明の第１７の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、パッド１０２ｒ、１０２ｓ上に配置されたはんだバンプ１０７ｒ、１０７ｓと接合されるインターポーザ接合部となる開口径について、半導体チップ１０１の外周列におけるその開口径は半導体チップ１０１の内周列におけるその開口径よりも大口径であることを特徴とする半導体集積回路装置について説明する。
上記図１３は、本発明の第１７の実施形態に係る半導体集積回路装置の構成を示す平面図でもある。
図１３に示すように、半導体チップ１０１の外周列におけるパッド１０２ｒ上のはんだバンプ１０７ｒが、インターボーザ基板１１０における電極メタル１０９と接合する領域（図２参照）、つまりインターポーザ接合部の開口径は、半導体チップ１０１の内周列におけるパッド１０２ｓ上のはんだバンプ１０７ｓの対応するインターポーザ接合部の開口径に対して大口径となっている。
より応力の影響を受けやすい半導体チップ１０１の外周列におけるインターポーザ接合部の開口径を大きくすることにより、フリップチップ接合による応力そのものを縮小することが可能である。半導体チップ１０１の外周列としては、図１３に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１８の実施形態）
以下、本発明の第１８の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、パッド１０２ｒ、１０２ｓ上に配置されたはんだバンプ１０７ｒ、１０７ｓと接合されるインターポーザ接合部となる開口径について、半導体チップ１０１の外周列におけるその開口径は半導体チップ１０１の内周列におけるその開口径よりも小口径であることを特徴とする半導体集積回路装置について説明する。
上記図１４は、本発明の第１８の実施形態に係る半導体集積回路装置の構成を示す平面図でもある。
図１４に示すように、半導体チップ１０１の外周列におけるパッド１０２ｓ上のはんだバンプ１０７ｓが、インターボーザ基板１１０における電極メタル１０９と接合する領域（図２参照）、つまりインターポーザ接合部の開口径は、半導体チップ１０１の内周列におけるパッド１０２ｒ上のはんだバンプ１０７ｒの対応するインターポーザ接合部の開口径に対して小口径となっている。
より応力の影響を受けやすい半導体チップ１０１の外周部におけるインターポーザ接合部の開口径を小さくすることにより、フリップチップ接合による応力の影響範囲を縮小することが可能である。半導体チップ１０１の外周列としては、図１４に示す外周１列のみでなく、外周２列、３列と、応力の影響をより強く受ける領域に対して適宜対策してもよい。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
（第１９の実施形態）
以下、本発明の第１９の実施形態に係る半導体集積回路装置について、図面を参照しながら詳細に説明する。
本実施形態では、特にチップの外周部におけるエリアパッドからの応力を考慮した半導体集積回路装置として、半導体チップ１０１とフリップ接続したパッケージ１２２（裏面に外部電極１２４を有する）内のインターポーザ上における半導体チップ１０１の外周領域において、半導体チップ１０１とインターポーザとを接合する樹脂材１２３が、半導体チップ１０１の周囲及び半導体チップ１０１の外周列上部に塗布されていることを特徴とする。
図１７は、本発明の第１９の実施形態に係る半導体集積回路装置の構成を示す断面図である。
図１７に示すように、半導体チップ２１とフリップチップ接続したインターポーザ上における半導体チップ１０１の外周列（外周領域）において、半導体チップ１０１とインターポーザとを接合する樹脂材１２３が、半導体チップ１０１の周囲及び半導体チップ１０１の外周列上部に塗布されている。
より応力の影響を受けやすい半導体チップ１０１の外周列において、半導体チップ１０１とインターポーザとを接合する樹脂材１２３が、半導体チップ１０１の周囲及び半導体チップ１０１の外周列上部に塗布されている。
このように、ＬＳＩ設計の段階でパッドからの応力に対応した処置を施すことにより、コストを抑制しながら、前述の効果を得ることができる。
なお、本発明の趣旨を逸脱しない範囲で、以上に述べた第１〜第１９の実施形態（変形例を含む）における各構成要素を任意に組み合わせることも可能である。
本発明は、半導体集積回路装置、特にパッドの下側にトランジスタ等から構成される半導体回路が形成されている半導体集積回路装置及びその設計方法に好適なものである。
１０１ 半導体チップ
１０２、１０２ｒ、１０２ｓ パッド（パッドメタル）
１０２ｔ パッド幅
１０３、１０３ａ、１０３ｂ、 樹脂材保護膜
１０５ 窒化保護膜
１０６ バリアメタル
１０７ はんだバンプ
１０８ （インターポーザ）樹脂材保護膜
１０９ （インターポーザ接合部）電極メタル
１１０ インターポーザ基板
１０３ｓ、１０３ｒ、１０３ｂｈｔ、１０３ｃｈｔ 開口径
１０３ｈｓ、１０３ｒｓ、１０３ｂｈ、１０３ｃｈ 開口部
１２２ パッケージ
１２３ 樹脂材
１２４ 外部電極
１４０Ｒ 四隅部（コーナー部）
１５０Ｒ 外周部

Claims (22)

  1. 複数の入出力セルを有する半導体チップと、
    前記半導体チップの表面上に形成された複数のパッドと、
    前記半導体チップの表面上に形成され、且つ前記複数の入出力セルの少なくとも一部と前記複数のパッドの少なくとも一部とを電気的に接続する配線とを備え、
    前記複数のパッドは、前記半導体チップの外周列に形成されたパッドと、前記半導体チップの内周列に形成されたパッドとからなり、
    前記複数のパッドの各々の上には、樹脂保護膜が形成されており、
    前記外周列に形成されたパッド上の前記樹脂保護膜の形状は、前記内周列に形成されたパッド上の前記樹脂保護膜の形状と異なることを特徴とする半導体集積回路装置。
  2. 前記樹脂保護膜には、前記複数のパッドの各々の上に開口部が形成されており、
    前記外周列に形成されたパッド上の前記開口部の開口径は、前記内周列に形成されたパッド上の前記開口部の開口径と異なることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記外周列に形成されたパッド上の前記開口部の開口径は、前記内周列に形成されたパッド上の前記開口部の開口径よりも小さいことを特徴とする請求項２に記載の半導体集積回路装置。
  4. 前記外周列に形成されたパッド上の前記開口部の開口径は、前記内周列に形成されたパッド上の前記開口部の開口径よりも大きいことを特徴とする請求項２に記載の半導体集積回路装置。
  5. 前記外周列に形成されたパッドの上面は、前記樹脂保護膜に覆われていることを特徴とする請求項１に記載の半導体集積回路装置。
  6. 前記外周列に形成されたパッド上の前記樹脂保護膜には、開口部が形成されており、
    前記外周列に形成されたパッド上の前記開口部の開口形状は、リング型形状であることを特徴とする請求項１に記載の半導体集積回路装置。
  7. 前記外周列に形成されたパッド上の前記樹脂保護膜には、開口部が形成されており、
    前記外周列に形成されたパッド上の前記開口部の開口形状は、アレイ状に並んだ複数個の開口が形成された形状であることを特徴とする請求項１に記載の半導体集積回路装置。
  8. 前記外周列に形成されたパッド上の前記樹脂保護膜には、前記リング型形状の内側にアレイ状に並んだ複数個の開口がさらに形成されていることを特徴とする請求項６に記載の半導体集積回路装置。
  9. 前記外周列に形成されたパッド上の前記樹脂保護膜には、前記リング型形状の外側に複数個の開口がさらに形成されていることを特徴とする請求項６に記載の半導体集積回路装置。
  10. 前記外周列に形成されたパッドの径は、前記内周列に形成されたパッドの径よりも大きいことを特徴とする請求項１に記載の半導体集積回路装置。
  11. 前記外周列に形成されたパッドの径は、前記内周列に形成されたパッドの径よりも小さいことを特徴とする請求項１に記載の半導体集積回路装置。
  12. 前記外周列に形成されたパッド上に配置されるバンプの径は、前記内周列に形成されたパッド上に配置されるバンプの径よりも大きいことを特徴とする請求項１に記載の半導体集積回路装置。
  13. 前記外周列に形成されたパッド上に配置されるバンプの径は、前記内周列に形成されたパッド上に配置されるバンプの径よりも小さいことを特徴とする請求項１に記載の半導体集積回路装置。
  14. 前記外周列に形成されたパッドの配置密度は、前記内周列に形成されたパッドの配置密度よりも高いことを特徴とする請求項１に記載の半導体集積回路装置。
  15. 前記外周列に形成されたパッドが電源端子として使用されることを特徴とする請求項１に記載の半導体集積回路装置。
  16. 前記複数のパッドのうち前記半導体チップの四隅部に形成されたパッドの配置密度は、前記複数のパッドのうち前記半導体チップの四隅部以外に形成されたパッドの配置密度よりも高いことを特徴とする請求項１に記載の半導体集積回路装置。
  17. 前記複数のパッドのうち前記半導体チップの四隅部に形成されたパッドが電源端子として使用されることを特徴とする請求項１に記載の半導体集積回路装置。
  18. 前記複数の入出力セルは、タイミングばらつきが生じても前記半導体チップに誤動作を引き起こさない第１種別のセルと、前記半導体チップの内部に形成され、且つタイミングばらつきが生じると前記半導体チップに誤動作を引き起こす第２種別のセルとからなり、
    前記外周列に形成されたパッドの下側に位置する前記半導体チップの内部領域において、前記第１種別のセルの配置密度は前記第２種別のセルの配置密度よりも高いことを特徴とする請求項１に記載の半導体集積回路装置。
  19. 前記半導体チップとフリップ接合するためのインターポーザをさらに備えることを特徴とする請求項１に記載の半導体集積回路装置。
  20. 前記外周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径は、前記内周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径よりも大きいことを特徴とする請求項１９に記載の半導体集積回路装置。
  21. 前記外周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径は、前記内周列に形成されたパッド上に配置されるバンプと接合されるインターポーザ接合部の開口径よりも小さいことを特徴とする請求項１９に記載の半導体集積回路装置。
  22. 前記半導体チップとフリップ接続したインターポーザ上の前記半導体チップの外周列において、前記半導体チップと前記インターポーザとを接合する樹脂材は、前記半導体チップの周囲及び前記半導体チップの外周列上部に塗布されていることを特徴とする請求項１９に記載の半導体集積回路装置。
JP2010037345A 2010-02-23 2010-02-23 半導体集積回路装置 Withdrawn JP2011176011A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010037345A JP2011176011A (ja) 2010-02-23 2010-02-23 半導体集積回路装置
PCT/JP2010/005328 WO2011104779A1 (ja) 2010-02-23 2010-08-30 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010037345A JP2011176011A (ja) 2010-02-23 2010-02-23 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2011176011A true JP2011176011A (ja) 2011-09-08

Family

ID=44506228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010037345A Withdrawn JP2011176011A (ja) 2010-02-23 2010-02-23 半導体集積回路装置

Country Status (2)

Country Link
JP (1) JP2011176011A (ja)
WO (1) WO2011104779A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170059872A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
CN107924876A (zh) * 2015-08-07 2018-04-17 美国亚德诺半导体公司 具有不同尺寸的开孔的焊盘
TWI669793B (zh) * 2016-04-27 2019-08-21 矽品精密工業股份有限公司 基板結構

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068865B1 (en) * 2017-05-10 2018-09-04 Nanya Technology Corporation Combing bump structure and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238148A (ja) * 1988-03-18 1989-09-22 Fuji Electric Co Ltd 半導体装置
JP3241772B2 (ja) * 1991-11-14 2001-12-25 株式会社日立製作所 半導体装置の製造方法
JPH09129646A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体装置
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP2001176928A (ja) * 1999-12-20 2001-06-29 Nec Corp 半導体装置
JP2005303176A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2009170459A (ja) * 2008-01-10 2009-07-30 Panasonic Corp 半導体集積回路装置の設計方法、設計装置および半導体集積回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924876A (zh) * 2015-08-07 2018-04-17 美国亚德诺半导体公司 具有不同尺寸的开孔的焊盘
JP2018523313A (ja) * 2015-08-07 2018-08-16 アナログ ディヴァイスィズ インク 異なる寸法の開口を有するボンドパッド
CN107924876B (zh) * 2015-08-07 2021-05-28 美国亚德诺半导体公司 具有不同尺寸的开孔的焊盘
KR20170059872A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102003389B1 (ko) * 2015-11-23 2019-07-24 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
TWI669793B (zh) * 2016-04-27 2019-08-21 矽品精密工業股份有限公司 基板結構

Also Published As

Publication number Publication date
WO2011104779A1 (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5342154B2 (ja) 半導体装置の製造方法
US7397138B2 (en) Semiconductor device
US7332800B2 (en) Semiconductor device
TW201737446A (zh) 具有多個共面中介元件的半導體封裝
WO2016165607A1 (zh) 一种集成电路、引线键合封装芯片及倒装封装芯片
US8890335B2 (en) Semiconductor device
JP2007081374A (ja) ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール
KR20100104377A (ko) 내부 스트레스를 줄일 수 있는 반도체 패키지
US8304918B2 (en) Method for manufacturing electronic device and electronic device
US8350379B2 (en) Package with power and ground through via
WO2011104779A1 (ja) 半導体集積回路装置
US9105463B2 (en) Semiconductor device
US7518230B2 (en) Semiconductor chip and semiconductor device
CN103635999A (zh) 半导体装置
US7868439B2 (en) Chip package and substrate thereof
JP2006019352A (ja) 半導体装置
TW201508895A (zh) 具有偏向堆疊元件的封裝模組
TWI512911B (zh) 晶片封裝
US9287249B2 (en) Semiconductor device
US20050146050A1 (en) Flip chip package structure and chip structure thereof
KR20190070622A (ko) 2층 패턴형 ｃｏｆ 패키지용 필름
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
JP2000252409A (ja) 半導体チップ
TWI411066B (zh) 封裝結構以及封裝製程
KR20130035804A (ko) 적층 칩 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120215

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120530