JP2011172410A - Digital control power supply device - Google Patents
Digital control power supply device Download PDFInfo
- Publication number
- JP2011172410A JP2011172410A JP2010034721A JP2010034721A JP2011172410A JP 2011172410 A JP2011172410 A JP 2011172410A JP 2010034721 A JP2010034721 A JP 2010034721A JP 2010034721 A JP2010034721 A JP 2010034721A JP 2011172410 A JP2011172410 A JP 2011172410A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- notification signal
- control unit
- control
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
この発明は、パルス負荷に対応することが可能であるデジタル制御電源装置に関する。 The present invention relates to a digital control power supply apparatus that can cope with a pulse load.
従来のパルス負荷対応のデジタル制御電源装置においては、通常のデジタル信号処理による所望のデューティのパルス幅変調（ＰＷＭ）パルス信号の出力とは別に、出力インダクタの両端に設けたＣＲフィルタとウインドコンパレータとからなる過渡変動検出手段を並列に設け、負荷急変を検出した場合、負荷急減時には０％デューティのＰＷＭパルス信号を、負荷急増時には１００％デューティのＰＷＭパルス信号を強制的に出力している（例えば、特許文献１参照）。 In the conventional digital control power supply apparatus for pulse load, a CR filter and a window comparator provided at both ends of the output inductor are provided separately from the output of a pulse width modulation (PWM) pulse signal having a desired duty by normal digital signal processing. When a sudden load change is detected by providing a transient fluctuation detection means consisting of the following, a 0% duty PWM pulse signal is forcibly output when the load suddenly decreases, and a 100% duty PWM pulse signal is forcibly output when the load suddenly increases (for example, , See Patent Document 1).
従来のデジタル制御電源装置では、数１００Ａ／数μｓレベルの急激な電流変化（ｄｉ／ｄｔ）を有するパルス負荷に対して、出力電圧の変動を確認してからＰＷＭパルス信号を変化させても出力インダクタに流れる電流は急には変化しないので、出力電圧の落ち込みを抑えることができないという問題があった。また、出力インダクタに流れる電流の立ち上がりを早くするためには出力インダクタのインダクタンス値を小さくする必要があるが、出力インダクタのインダクタンス値を小さくすると出力電圧のリップルが大きくなってしまい、電源装置が許容できるリップルの上限値の仕様を満たせなくなる可能性があるという問題があった。 In the conventional digital control power supply device, even if the PWM pulse signal is changed after confirming the fluctuation of the output voltage with respect to a pulse load having a sudden current change (di / dt) of several hundreds A / several μs level, the output is possible. Since the current flowing through the inductor does not change abruptly, there has been a problem that the drop in the output voltage cannot be suppressed. In addition, in order to speed up the rise of the current flowing to the output inductor, it is necessary to reduce the inductance value of the output inductor. However, if the inductance value of the output inductor is reduced, the ripple of the output voltage will increase and the power supply device will be allowed. There was a problem that there was a possibility that the specification of the upper limit value of the ripple that could be made could not be satisfied.
この発明は、上述のような課題を解決するためになされたもので、数１００Ａ／数μｓレベルの急激な電流変化（ｄｉ／ｄｔ）を有するパルス負荷に対して、出力電圧の落ち込むレベルを小さくすることができるデジタル制御電源装置を得るものである。 The present invention has been made in order to solve the above-described problems, and reduces the level at which the output voltage drops with respect to a pulse load having a rapid current change (di / dt) of several hundred A / several μs level. A digitally controlled power supply device that can be obtained is obtained.
この発明に係るデジタル制御電源装置は、ＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータの出力電圧をフィードバックしてパルス幅変調パルス信号のデューティを決定し、パルス幅変調によりＤＣ／ＤＣコンバータの出力電圧を制御する電源制御部とを備え、電源制御部は、パルス負荷発生時に、パルス負荷の立ち上がりより所定時間早いタイミングで立ち上がる報知信号を受信し、報知信号に基づいて予め定めたデューティでパルス幅変調制御を行うものである。 The digital control power supply device according to the present invention feeds back the output voltage of the DC / DC converter and the DC / DC converter to determine the duty of the pulse width modulation pulse signal, and the output voltage of the DC / DC converter is determined by pulse width modulation. A power control unit for controlling, and when the pulse load occurs, the power control unit receives a notification signal that rises at a timing earlier than the rise of the pulse load by a predetermined time, and performs pulse width modulation control at a predetermined duty based on the notification signal Is to do.
この発明は、急激な電流変化（ｄｉ／ｄｔ）を有するパルス負荷の発生時に、パルス負荷の立ち上がりより所定時間早いタイミングで立ち上がる報知信号を受信し、報知信号に基づいて予め定めたデューティでパルス幅変調制御を行うので、パルス負荷が発生した際に出力電圧が落ち込むレベルを小さくすることができる。 In the present invention, when a pulse load having a rapid current change (di / dt) is generated, a notification signal that rises at a timing earlier than the rising of the pulse load by a predetermined time is received, and a pulse width is set with a predetermined duty based on the notification signal. Since modulation control is performed, the level at which the output voltage drops when a pulse load occurs can be reduced.
実施の形態１．
図１は、この発明の実施の形態１におけるデジタル制御電源装置の構成図である。図１において、デジタル制御電源装置１は、ある任意のシステム内に配置され、上位システム制御部２からの指令を受けて直流電圧を負荷９に出力する電源装置であり、ＤＣ／ＤＣコンバータ３と電源制御部４とにより構成されている。ＤＣ／ＤＣコンバータ３は、ＤＣ／ＤＣ変換を行う電力変換部５、出力インダクタ６、および出力コンデンサ７により構成されている。また、電力変換部５と電源制御部４との間のインタフェース信号として、出力電圧フィードバック信号とパルス幅変調パルス信号（ＰＷＭ信号）とを備えている。
FIG. 1 is a configuration diagram of a digital control power supply apparatus according to
電源制御部４は、ＤＣ／ＤＣコンバータ３の出力電圧をフィードバックしてパルス幅変調パルス信号のデューティを決定し、パルス幅変調によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。さらに、電源制御部４は、パルス負荷の立ち上がりのタイミングを知らせるための報知信号を上位システム制御部２から受信するインタフェースも備えている。報知信号は、パルス負荷の立ち上がりより所定時間早いタイミングで立ち上がる信号である。そして、電源制御部４は、パルス負荷発生時に、この報知信号を受信し、報知信号に基づいて予め定めたデューティでパルス幅変調制御を行う。
The
直流電源８から入力された直流電圧は、電源制御部４の制御により電力変換部５で所定の電圧に変換され，出力インダクタ６と出力コンデンサ７とにより平滑される。電力変換部５から出力されるエネルギは、出力コンデンサ７に蓄えられたり、負荷９に出力されたりする。そして、負荷９が急峻なパルス負荷の場合、電圧変換部５からのエネルギおよび出力コンデンサ７からのエネルギが重畳されて、必要なエネルギを負荷９へ供給することができる。
The DC voltage input from the DC power supply 8 is converted into a predetermined voltage by the
図２は、実施の形態１における電源制御部４に入力される報知信号のタイミングおよびデジタル制御電源装置１の出力電圧波形を示した図である。図２（ａ）に、実際のパルス負荷の発生タイミングである負荷波形を示す。図２（ｂ）に、電源制御部４に入力される報知信号を示す。図２（ｃ）に、パルス負荷に対応して行う制御方法を示す。図２（ｄ）に、ＤＣ／ＤＣコンバータ３の電流波形を示す。図２（ｅ）に、ＤＣ／ＤＣコンバータ３の出力電圧波形を示す。また、図３は、電源制御部４で行う制御フローチャートである。図１〜図３を用いて、デジタル制御電源装置１の動作について説明する。
FIG. 2 is a diagram showing the timing of the notification signal input to the power
通常、システム制御を行う上で、上位のシステム制御部は、パルス負荷発生タイミングもあわせて制御していることが多い。上位システム制御部２は、パルス負荷発生タイミングを管理している制御部であって、パルス負荷を発生させる前にパルス負荷が発生するタイミングを上位システム制御部２からデジタル制御電源装置１へ知らせるためのものである。本実施の形態では、図２（ｂ）に示すように、上位システム制御部２は、実際のパルス負荷の立ち上がりより所定時間前倒ししたタイミングで立ち上がるパルス信号を報知信号として電源制御部４へ送信する。この所定時間は、出力インダクタ６の電流の立ち上がり特性に応じた前倒し時間Ｔとなる。
Usually, when performing system control, the host system control unit often controls the pulse load generation timing as well. The host
ここで、電源制御部４における制御について、図３に示した制御フローチャートにしたがって説明する。なお、図２（ｃ）に、電源制御部４がどのタイミングで「通常制御」、「最大デューティ（最大Ｄｕｔｙ）制御」、および「最小デューティ（最小Ｄｕｔｙ）制御」のうちのどのパルス幅変調制御を行うかを示す。まず、ステップＳ１１で、電力変換部５から出力電圧フィードバック信号を入力し、出力電圧ＡＤ（アナログ／デジタル）変換値Ｖｏ１として読み込む。次に、ステップＳ１２で、電源制御部４内の図示しないメモリから前回の出力電圧ＡＤ変換値Ｖｏ２を読み出す。次に、ステップＳ１３で、報知信号がＨｉｇｈであるかＬｏｗであるかを判断する。
Here, the control in the power
ステップＳ１３の処理において、報知信号がＨｉｇｈである場合、ステップＳ１４に進み、出力電圧ＡＤ変換値Ｖｏ１から前回の出力電圧ＡＤ変換値Ｖｏ２を減算した結果が予め定めた閾値１より大きいか否かを判断する。減算した結果（Ｖｏ１−Ｖｏ２）が予め定めた閾値１よりも小さい場合、ステップＳ１５に進み、出力インダクタ６の電流を強制的に立ち上げるために電源制御部４は最大デューティ制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。なお、最大デューティ制御を行うために、パルス幅変調パルス信号の最大デューティを予め設定しておく。
When the notification signal is High in the process of Step S13, the process proceeds to Step S14, and whether or not the result of subtracting the previous output voltage AD conversion value Vo2 from the output voltage AD conversion value Vo1 is greater than a
減算した結果（Ｖｏ１−Ｖｏ２）が予め定めた閾値１よりも大きい場合、ステップＳ１６に進み、出力インダクタ６に流れる電流が十分に立ち上がり、出力電流波形の波高値に到達していると判断し、電源制御部４は通常制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。通常制御とは、例えば出力電圧フィードバック信号と予め定めた目標電圧値との偏差をとりＰＩＤ演算を実行してパルス幅変調制御量を決定するパルス幅変調制御のことである。ステップＳ１５またはステップＳ１６での処理が終了すると、ステップＳ１７に進み、前回報知信号フラグを「１」に設定する。そして、ステップＳ２２で、電源制御部４内のメモリに、前回の出力電圧ＡＤ変換値Ｖｏ２として出力電圧ＡＤ変換値Ｖｏ１の値を代入し、一連の処理が完了する。
If the result of subtraction (Vo1-Vo2) is greater than the
一方、ステップＳ１３の処理において、報知信号がＨｉｇｈでない場合、つまりＬｏｗの場合、ステップＳ１８に進み、報知信号の立ち下がり検出を行うための前回報知信号フラグを読み出し、前回報知信号フラグが「１」であるか、または、減算した結果（Ｖｏ１−Ｖｏ２）が予め定めた閾値２より大きいか否かを判断する。前回報知信号フラグが「１」ではなく、かつ、減算した結果（Ｖｏ１−Ｖｏ２）が予め定めた閾値２より小さい場合（ステップＳ１８での判断結果が「Ｎｏ」である場合）、ステップＳ１９に進み、パルス負荷のオン区間の終了間際であると判断し、電力変換部５からの電流供給を止めるために電源制御部４は最小デューティ制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。なお、最小デューティ制御を行うために、パルス幅変調パルス信号の最小デューティを予め設定しておく。
On the other hand, if the notification signal is not high in the processing of step S13, that is, if it is low, the process proceeds to step S18, where the previous notification signal flag for detecting the falling edge of the notification signal is read, and the previous notification signal flag is “1”. Or whether the result of subtraction (Vo1-Vo2) is greater than a
前回報知信号フラグが「１」である、または、減算した結果（Ｖｏ１−Ｖｏ２）が予め定めた閾値２より大きい場合（ステップＳ１８での判断結果が「Ｙｅｓ」である場合）、ステップＳ２０に進み、電源制御部４はステップＳ１６と同様の通常制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。ステップＳ１９またはステップＳ２０での処理が終了すると、ステップＳ２１に進み、前回報知信号フラグを「０」に設定する。そして、ステップＳ２２で、電源制御部４内のメモリに、前回の出力電圧ＡＤ変換値Ｖｏ２として出力電圧ＡＤ変換値Ｖｏ１の値を代入し、一連の処理が完了する。
If the previous notification signal flag is “1” or if the result of subtraction (Vo1−Vo2) is greater than a predetermined threshold 2 (when the determination result in step S18 is “Yes”), the process proceeds to step S20. The power
このような制御を行った場合の出力インダクタ６の電流波形およびＤＣ／ＤＣコンバータ３の出力電流波形を図２（ｄ）に、ＤＣ／ＤＣコンバータ３の出力電圧波形を図２（ｅ）に示す。電源制御部４が、前倒しで報知信号の立ち上がり時点（報知信号がＨｉｇｈであると判断した時点）から出力電流波形の波高値に到達するまで、予め定めた最大デューティ制御を行うことにより、パルス負荷が開始される前から出力インダクタ６の電流は徐々に立ち上がり始め、同様にＤＣ／ＤＣコンバータ３の出力電圧も徐々に大きくなる。ＤＣ／ＤＣコンバータ３の出力電圧は、ＰＩＤ制御で設定していた目標電圧値よりも大きくなるが、この電圧レベルが出力電圧仕様の範囲内（上限値と下限値との間）であれば問題ない。また、電源制御部４が、上位システム制御部２から報知信号を受信した際に、ＤＣ／ＤＣコンバータ３の出力電圧の目標電圧値をＤＣ／ＤＣコンバータ３の出力電圧の仕様上限値に変更しておいてもよい。
FIG. 2 (d) shows the current waveform of the output inductor 6 and the output current waveform of the DC /
パルス負荷が開始されたときには、まだ出力インダクタ６に流れる電流は完全に立ち上がってはおらず、出力電流波形を得るために出力コンデンサ７からその差分のエネルギが供給される。一方、パルス負荷が開始されたときの出力電圧波形は、出力コンデンサ７のＥＳＲ（等価直列抵抗）で決定される電圧ドロップ量だけ電圧降下する。出力インダクタ６の電流波形が出力電流波形の波高値に到達すると、出力電圧は数ｍＶ上昇し、目標電圧値に近づく。電源制御部４では、この出力電圧の上昇を検知した場合に、出力インダクタ６に流れる電流が十分に立ち上がったと判断し、最大デューティ制御から通常制御へ切り替えを行う。通常制御に切り替えた後は、出力電圧は目標電圧値に収束し、出力電流は少しオーバーシュートした後に、出力電流波形の波高値に収束する。
When the pulse load is started, the current flowing through the output inductor 6 has not yet risen completely, and the difference energy is supplied from the
この状態で、パルス負荷オン時間が終了すると、パルス負荷の波高値が大きい場合、その切り替わりの瞬間に出力電圧が大きく跳ね上がってしまい、出力電圧仕様の上限値を超えてしまう可能性がある。このため、パルス負荷が終了するよりも先に、出力インダクタ６の電流を抑えるために、報知信号の立ち下がり時点（報知信号がＨｉｇｈからＬｏｗへ変化したと判断した時点）から電源制御部４が予め定めた最小デューティ制御を行う。パルス負荷が発生している間に最小デューティ制御を行うため、出力インダクタ６の電流は徐々に立ち下がっていき、出力電圧も同様に降下していく。このとき、出力電流波形を維持するために必要なエネルギは出力コンデンサ７から出力される。そして、パルス負荷オン時間が終了すると、出力インダクタ６に残留しているエネルギにより出力電圧が跳ね上がるため、電源制御部４では、この出力電圧の上昇を検知した場合に、パルス負荷が終了したと判断し、最小デューティ制御から通常制御へ切り替えを行う。なお、図２（ａ）、図２（ｂ）に示すように、報知信号がＨｉｇｈとなっている期間を報知信号のオン時間幅とすると、報知信号のオン時間幅は、パルス負荷のオン時間幅と同程度の長さになっている。
When the pulse load on time ends in this state, if the peak value of the pulse load is large, the output voltage jumps greatly at the moment of switching, which may exceed the upper limit value of the output voltage specification. For this reason, in order to suppress the current of the output inductor 6 before the end of the pulse load, the power
以上のように、本実施の形態におけるデジタル制御電源装置１では、実際のパルス負荷の立ち上がりより所定時間前倒ししたタイミングで立ち上がり、実際のパルス負荷のオン時間幅と同程度の時間幅でＨｉｇｈとなる報知信号を上位システム制御部２から電源制御部４へ入力し、電源制御部４では、報知信号の立ち上がり時点（報知信号がＨｉｇｈであると判断した時点）から出力インダクタ６の電流が十分に立ち上がったと判断するまで強制的に最大デューティ制御を行い、報知信号の立ち下がり時点（報知信号がＨｉｇｈからＬｏｗへ変化したと判断した時点）からパルス負荷が終了したと判断するまで強制的に最小デューティ制御を行う。
As described above, in the digitally controlled
このような制御を行うことにより、急激な電流変化（ｄｉ／ｄｔ）を有するパルス負荷の発生時に、ＤＣ／ＤＣコンバータ３の出力電圧をパルス負荷発生前に予め出力仕様範囲内でＰＩＤ制御時の目標電圧値よりも高くすることになるため、その上昇分だけオフセットをかけたことになり、実際にパルス負荷が発生した際に出力電圧が落ち込むレベルを小さくすることができる。また、パルス負荷発生前に出力インダクタ６の電流を立ち上げておくことができ、実際のパルス負荷が発生した際の出力インダクタ６に流れる電流の立ち上がりの遅れを解消することができる。負荷９への電流供給がスムーズに行われので、出力コンデンサ７の容量を大きくする必要がなく、出力コンデンサ７の容量を小さくすることができる。さらに、パルス負荷終了前に出力インダクタ６の電流を立ち下げ始めておくことにより、実際のパルス負荷が終了した際の出力電圧の跳ね上がりを少なくすることができる。
By performing such control, when a pulse load having a sudden current change (di / dt) is generated, the output voltage of the DC /
なお、本実施の形態では、報知信号のオン時間幅をパルス負荷のオン時間幅と同程度の長さになるように報知信号の波形を設定した。しかしながら、出力インダクタ６の仕様により、パルス負荷終了後の出力電圧の跳ね上がりが小さくなるような場合には、報知信号をＨｉｇｈからＬｏｗへ変化させるタイミングをパルス負荷のオン時間終了と同じとなるように報知信号の波形を設定して、パルス負荷終了まで通常制御を行ってもよい。 In the present embodiment, the waveform of the notification signal is set so that the ON time width of the notification signal is approximately the same as the ON time width of the pulse load. However, when the output voltage jump after the end of the pulse load is small due to the specifications of the output inductor 6, the timing for changing the notification signal from High to Low is the same as the end time of the pulse load. The waveform of the notification signal may be set and normal control may be performed until the end of the pulse load.
また、本実施の形態では、報知信号がＨｉｇｈであると判断したと同時に最大デューティ制御を行う場合について説明したが、図４に示すように、報知信号の立ち上がり後（報知信号がＨｉｇｈであると判断した後）所定の待機時間を経過してから最大デューティ制御を開始してもよい。待機期間の設定方法の一例として、電源制御部４における制御フローチャートを図５に示す。図３に示した制御フローチャートに対してステップＳ２３とステップＳ２４が追加されている。ステップＳ１３で、報知信号がＨｉｇｈであると判断した後、ステップＳ２３で、カウンタ（ＣＮＴ）をインクリメントする。そして、ステップＳ２４で、カウンタが所定の待機期間に相当する設定値に達すると、ステップＳ１４に進み、減算した結果（Ｖｏ１−Ｖｏ２）が予め定めた閾値１よりも小さい場合、ステップＳ１５で、電源制御部４が最大デューティ制御を行う。また、報知信号の立ち下がり後（報知信号がＨｉｇｈからＬｏｗへ変化したと判断した後）所定の待機時間を経過してから最小デューティ制御を開始してもよい。
In the present embodiment, the case where the maximum duty control is performed simultaneously with the determination that the notification signal is High has been described. However, as illustrated in FIG. 4, after the notification signal rises (the notification signal is High). The maximum duty control may be started after a predetermined waiting time has elapsed after the determination. As an example of the setting method of the standby period, a control flowchart in the power
実施の形態２．
電源装置の仕様には、出力電圧のリップルの規定があるのが一般的である。リップルは出力インダクタ６のインダクタンス値に大きく依存しており、インダクタンス値が大きい場合はリップルが小さくなり、インダクタンス値が小さい場合はリップルが大きくなる。一方、インダクタンス値が大きい場合は出力電流の立ち上がりが遅くなり、インダクタンス値が小さい場合は出力電流の立ち上がりが早くなるという特徴がある。このため、出力電圧のリップルを小さくするために出力インダクタのインダクタンス値を大きくすると、出力電流の立ち上がりが遅くなるので、負荷急変の場合に電圧変換部から必要なエネルギ供給をスムーズに行うことができず、この対策として出力コンデンサの容量を大きくする必要がある。本実施の形態は、電源装置が許容できるリップルの上限値の仕様が厳しくて出力インダクタのインダクタンス値を実施の形態１で使用したものより大きくせざるを得ない場合、あるいはパルス負荷のオン時間が短い場合でも対応できるデジタル制御電源装置に関するものである。
In general, the specifications of the power supply apparatus include a regulation of output voltage ripple. The ripple greatly depends on the inductance value of the output inductor 6. When the inductance value is large, the ripple is small, and when the inductance value is small, the ripple is large. On the other hand, when the inductance value is large, the output current rises slowly, and when the inductance value is small, the output current rises quickly. For this reason, if the inductance value of the output inductor is increased in order to reduce the ripple of the output voltage, the rise of the output current is delayed, so that the required energy can be supplied smoothly from the voltage converter in the case of sudden load change. As a countermeasure, it is necessary to increase the capacity of the output capacitor. In the present embodiment, the specification of the upper limit value of the ripple that the power supply apparatus can tolerate is strict and the inductance value of the output inductor must be made larger than that used in the first embodiment, or the on time of the pulse load The present invention relates to a digital control power supply apparatus that can cope with even a short case.
図６は、実施の形態２におけるデジタル制御電源装置１の電源制御部４に入力される報知信号のタイミングおよびデジタル制御電源装置１の出力電圧波形を示した図である。図６（ａ）に、実際のパルス負荷の発生タイミングである負荷波形を示す。図６（ｂ）に、電源制御部４に入力される報知信号を示す。図６（ｃ）に、パルス負荷に対応して行う制御方法を示す。図６（ｄ）に、ＤＣ／ＤＣコンバータ３の電流波形を示す。図６（ｅ）に、ＤＣ／ＤＣコンバータ３の出力電圧波形を示す。また、図７は、電源制御部４で行う制御フローチャートである。デジタル制御電源装置１の構成は、実施の形態１の図１と同様である。
FIG. 6 is a diagram illustrating the timing of the notification signal input to the
図６において、実施の形態１との違いは、出力インダクタ６のインダクタンス値が大きく、ＤＣ／ＤＣコンバータ３の出力電流の立ち上がりが遅い場合、あるいはパルス負荷のオン時間が短い場合でも対応できるように、実施の形態２の報知信号は、実施の形態１の報知信号と比べて、前倒し時間Ｔを長くしている点である。
In FIG. 6, the difference from the first embodiment can be dealt with even when the inductance value of the output inductor 6 is large and the rise of the output current of the DC /
通常、システム制御を行う上で、上位のシステム制御部は、パルス負荷発生タイミングもあわせて制御していることが多い。上位システム制御部２は、パルス負荷発生タイミングを管理している制御部であって、パルス負荷を発生させる前にパルス負荷が発生するタイミングを上位システム制御部２からデジタル制御電源装置１に知らせるためのものである。図６（ｂ）に示すように、実際のパルス負荷の立ち上がりより所定時間前倒ししたタイミングで立ち上がるパルス信号を報知信号として電源制御部４へ送信する。この所定時間は、出力インダクタ６の電流の立ち上がり特性に応じた前倒し時間Ｔとなる。なお、本実施の形態では、パルス負荷のオン区間と報知信号のオン区間の重なりはない。
Usually, when performing system control, the host system control unit often controls the pulse load generation timing as well. The host
ここで、電源制御部４における制御について、図７に示した制御フローチャートにしたがって説明する。なお、図６（ｃ）に、電源制御部４がどのタイミングで「通常制御」および「最大デューティ（最大Ｄｕｔｙ）制御」のうちのどのパルス幅変調制御を行うかを示す。まず、ステップＳ３１で、報知信号がＨｉｇｈであるかＬｏｗであるかを判断する。報知信号がＬｏｗ、つまりパルス負荷がオフあるいはパルス負荷発生予告の連絡を受けていない場合は、ステップＳ３３に進み、電源制御部４は通常制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。通常制御とは、例えば出力電圧フィードバック信号と予め定めた目標電圧値との偏差をとりＰＩＤ演算を実行してパルス幅変調制御量を決定するパルス幅変調制御のことである。一方、報知信号がＨｉｇｈ、つまりパルス負荷発生予告の連絡を受けた場合は、ステップＳ３２に進み、出力電圧フィードバック信号のレベルに関わらず、出力インダクタ６の電流を強制的に立ち上げるために、電源制御部４は報知信号の立ち上がり時点（報知信号がＨｉｇｈであると判断した時点）からパルス負荷の立ち下がり時点まで予め定めた最大デューティ制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。
Here, the control in the power
このような制御を行った場合の出力インダクタ６の電流波形およびＤＣ／ＤＣコンバータ３の出力電流波形を図６（ｄ）に、ＤＣ／ＤＣコンバータ３の出力電圧波形を図６（ｅ）に示す。電源制御部４が、報知信号の立ち上がり時点（報知信号がＨｉｇｈであると判断した時点）から最大デューティ制御を行うことにより、出力インダクタ６の電流は徐々に立ち上がり始め、同様にＤＣ／ＤＣコンバータ３の出力電圧も徐々に大きくなる。したがって、ＤＣ／ＤＣコンバータ３の出力電圧は、ＰＩＤ制御で設定していた目標電圧値よりも大きくなるが、この電圧レベルが出力電圧仕様の範囲内（上限値と下限値との間）であれば問題ない。また、電源制御部４が、上位システム制御部２から報知信号を受信した際に、ＤＣ／ＤＣコンバータ３の出力電圧の目標電圧値をＤＣ／ＤＣコンバータ３の出力電圧の仕様上限値に変更しておいてもよい。図６（ｄ）、図６（ｅ）示すように、報知信号の立ち上がり時点から前倒し時間Ｔを経過すると実際にパルス負荷が発生し、電圧変換部５および出力コンデンサ７から必要なエネルギを負荷９へ供給する。
FIG. 6 (d) shows the current waveform of the output inductor 6 and the output current waveform of the DC /
本実施の形態では、出力電圧仕様の上限値がある程度厳しい、例えば通常制御する際の目標電圧値と上限値との差分が小さい場合、あるいは、パルス負荷のオン時間が短い場合を想定した。しかしながら、出力電圧仕様の上限値の制限が緩くて余裕がある場合には、実施の形態１と同様に、出力電流波形の波高値まで立ち上がるような前倒し時間Ｔとしてもよい。また、本実施の形態では、報知信号がＨｉｇｈであると判断したと同時に最大デューティ制御を行う場合について説明したが、報知信号の立ち上がり後（報知信号がＨｉｇｈであると判断した後）所定の待機時間を経過してからパルス負荷の立ち下がり時点まで最大デューティ制御を行ってもよい。 In the present embodiment, it is assumed that the upper limit value of the output voltage specification is somewhat severe, for example, when the difference between the target voltage value and the upper limit value during normal control is small, or when the pulse load ON time is short. However, when the upper limit value of the output voltage specification is loose and there is room, the advance time T that rises to the peak value of the output current waveform may be used as in the first embodiment. In the present embodiment, the case where the maximum duty control is performed at the same time that the notification signal is determined to be High has been described. However, after the notification signal rises (after the notification signal is determined to be High), a predetermined standby is performed. The maximum duty control may be performed from the elapse of time until the pulse load falls.
以上のように、本実施の形態におけるデジタル制御電源装置１では、パルス負荷発生タイミングを知らせる報知信号を上位システム制御部２から電源制御部４へ入力し、電源制御部４では、報知信号がＬｏｗ、つまりパルス負荷がオフあるいはパルス負荷発生予告の連絡を受けていない場合は、電源制御部４は通常制御を行い、報知信号がＨｉｇｈ、つまりパルス負荷発生予告の連絡を受けた場合は、強制的に電源制御部４は最大デューティ制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。このような制御を行うことにより、急激な電流変化（ｄｉ／ｄｔ）を有するパルス負荷の発生時に、パルス負荷発生前に出力インダクタ６の出力電流を立ち上げておくことができ、実際のパルス負荷が発生した際の電圧変換部５および出力コンデンサ７から負荷９への必要なエネルギ供給がスムーズに行われ、出力コンデンサ７の容量を小さくすることができる。また、ＤＣ／ＤＣコンバータ３の出力電圧をパルス負荷発生前に予め出力仕様範囲内でＰＩＤ制御時の目標電圧値よりも高くすることになるため、その上昇分だけオフセットをかけたことになり、実際にパルス負荷が発生した際に出力電圧が落ち込むレベルを小さくすることができる。さらに、インダクタンス値が大きい出力インダクタ６を選定することができ、リップルの小さい電源装置とすることができる。
As described above, in the digitally controlled
実施の形態３．
一般的な電源装置の仕様には、出力電圧変動の仕様のほかに、入力電圧範囲の仕様がある。つまり、ある入力電圧範囲の中で動作させた場合に、パルス負荷に対応した出力電圧変動が仕様範囲内に収まるような電源装置が要求される。実施の形態１および実施の形態２では、パルス負荷に対応する電源装置において、出力電圧の変動を少なくするために報知信号に基づいて最大デューティ制御を行う場合について説明した。しかしながら、このような制御を行うと、入力電圧が小さい場合での最大デューティを、入力電圧が大きい場合での最大デューティとして利用することになる。このため、入力電圧が大きい場合、入力電圧が小さい場合と同じ所定時間前倒ししたタイミングで最大デューティ制御を開始すると、出力電圧の上限値を超えてしまうことがある。実施の形態３は、このような入力電圧範囲の仕様を考慮したデジタル制御電源装置に関するものである。
General power supply specifications include input voltage range specifications in addition to output voltage fluctuation specifications. That is, there is a demand for a power supply device that, when operated within a certain input voltage range, allows output voltage fluctuations corresponding to pulse loads to fall within the specification range. In the first embodiment and the second embodiment, the case where the maximum duty control is performed based on the notification signal in the power supply device corresponding to the pulse load to reduce the fluctuation of the output voltage has been described. However, when such control is performed, the maximum duty when the input voltage is small is used as the maximum duty when the input voltage is large. For this reason, when the input voltage is large, if the maximum duty control is started at the same timing as that when the input voltage is low, the upper limit value of the output voltage may be exceeded. The third embodiment relates to a digital control power supply apparatus that takes into consideration the specifications of such an input voltage range.
図８は、この発明の実施の形態３におけるデジタル制御電源装置の構成図である。電力変換部５と電源制御部４との間にインタフェース信号として電力変換部５の入力電圧をモニタするための信号である入力電圧フィードバック信号を追加した点、およびＤＣ／ＤＣコンバータ３の入力電圧値毎に対応する最大デューティの値を予め定め電源制御部４内の図示しないルックアップテーブル等に保存している点が実施の形態１と異なる。なお、報知信号を受信するタイミングおよび本実施の形態で得られる出力波形は図２で示したものと同じである。電源制御部４における制御について、図９に示した制御フローチャートにしたがって説明する。
FIG. 8 is a configuration diagram of a digital control power supply apparatus according to
まず、ステップＳ４１で、実施の形態１と同様に、報知信号がＨｉｇｈであるか否かを判断する。報知信号がＨｉｇｈではなくＬｏｗであると判断した場合には、ステップＳ４５に進み、実施の形態１と同様に電源制御部４は通常制御によりＤＣ／ＤＣコンバータ３の出力電圧を制御する。一方、報知信号がＨｉｇｈであると判断した場合には、ステップＳ４２に進み、入力電圧フィードバック信号によりＤＣ／ＤＣコンバータ３の入力電圧を確認する。ステップＳ４３では、ステップＳ４２にて確認した入力電圧値に対応した最大デューティを電源制御部４内のルックアップテーブル等を用いて選択する。入力電圧値と最大デューティとの関係については、例えば図１０に示したようなグラフから求めることができる。図１０は、入力電圧と最大デューティ（最大Ｄｕｔｙ）との関係を示した図である。ステップＳ４４では、ステップＳ４３にて選択した最大デューティにてＤＣ／ＤＣコンバータ３の出力電圧をパルス幅変調制御する。
First, in step S41, similarly to the first embodiment, it is determined whether or not the notification signal is High. If it is determined that the notification signal is Low instead of High, the process proceeds to step S45, and the power
以上のように、本実施の形態におけるデジタル制御電源装置１では、入力電圧範囲が広い電源装置に対応するためのものであり、電源制御部４では、報知信号がＬｏｗ、つまりパルス負荷がオフあるいはパルス負荷発生予告の連絡を受けていない場合は、電源制御部４は通常制御を行い、報知信号がＨｉｇｈ、つまりパルス負荷発生予告の連絡を受けた場合は、ＤＣ／ＤＣコンバータ３の入力電圧を確認し、その入力電圧に応じた最大デューティにてＤＣ／ＤＣコンバータ３の出力電圧をパルス幅変調制御する。このような制御を行うことにより、広範囲の入力電圧に対応した最大デューティで出力電圧をパルス幅変調制御することができるので、パルス負荷発生前の出力電圧レベルを仕様範囲内の出力電圧に抑えた状態で出力インダクタ６の電流を立ち上げておくことができ、実際のパルス負荷が発生した際に、電圧変換部５および出力コンデンサ７から負荷９への必要なエネルギ供給がスムーズに行われ、出力コンデンサ７の容量を小さくすることができる。また、出力電圧をパルス負荷発生前に予め出力仕様範囲内でＰＩＤ制御時の目標電圧値よりも高くすることになるため、その上昇分だけオフセットをかけたことになり、実際にパルス負荷が発生した際に出力電圧が落ち込むレベルを小さくすることができる。
As described above, the digitally controlled
なお、すべての実施の形態において、報知信号をパルス状の波形として説明したが、報知信号はパルス状の波形に限定されるものではない。電源制御部４は、パルス負荷発生に対応する報知信号を受信し、報知信号によりパルス幅変調制御を開始する時間およびパルス幅変調を終了する時間を事前に得るようにすればよい。このため、報知信号は、パルス負荷の立ち上がりおよびパルス負荷の立ち下がりを事前に電源制御部４に通知する信号であればよく、報知信号をパルス状以外の生成しやすい波形としてもよい。
In all the embodiments, the notification signal has been described as a pulse waveform, but the notification signal is not limited to the pulse waveform. The power
１ デジタル制御電源装置、２ 上位システム制御部、３ ＤＣ／ＤＣコンバータ、４ 電源制御部、５ 電力変換部、６ 出力インダクタ、７ 出力コンデンサ、８ 直流電源、９ 負荷。
DESCRIPTION OF
Claims (11)
前記ＤＣ／ＤＣコンバータの出力電圧をフィードバックしてパルス幅変調パルス信号のデューティを決定し、パルス幅変調により前記ＤＣ／ＤＣコンバータの出力電圧を制御する電源制御部とを備え、
前記電源制御部は、パルス負荷発生時に、前記パルス負荷の立ち上がりより所定時間早いタイミングで立ち上がる報知信号を受信し、前記報知信号に基づいて予め定めたデューティでパルス幅変調制御を行うことを特徴とするデジタル制御電源装置。 A DC / DC converter;
A power control unit that feeds back an output voltage of the DC / DC converter to determine a duty of a pulse width modulation pulse signal, and controls an output voltage of the DC / DC converter by pulse width modulation;
The power supply control unit receives a notification signal that rises at a timing earlier than a rise of the pulse load when a pulse load occurs, and performs pulse width modulation control at a predetermined duty based on the notification signal. A digitally controlled power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010034721A JP5458942B2 (en) | 2010-02-19 | 2010-02-19 | Digital control power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010034721A JP5458942B2 (en) | 2010-02-19 | 2010-02-19 | Digital control power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011172410A true JP2011172410A (en) | 2011-09-01 |
| JP5458942B2 JP5458942B2 (en) | 2014-04-02 |
Family
ID=44685941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010034721A Active JP5458942B2 (en) | 2010-02-19 | 2010-02-19 | Digital control power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5458942B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130096678A (en) * | 2012-02-22 | 2013-08-30 | 램 리써치 코포레이션 | State-based adjustment of power and frequency |
| JP2016519356A (en) * | 2013-03-15 | 2016-06-30 | クアルコム，インコーポレイテッド | Voltage regulator |
| JP2017534236A (en) * | 2014-11-12 | 2017-11-16 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | Circuit and method for providing supply voltage control based on transient load prediction |
| US9842725B2 (en) | 2013-01-31 | 2017-12-12 | Lam Research Corporation | Using modeling to determine ion energy associated with a plasma system |
| US10032605B2 (en) | 2012-02-22 | 2018-07-24 | Lam Research Corporation | Methods and apparatus for controlling plasma in a plasma processing system |
| US10629413B2 (en) | 2012-02-22 | 2020-04-21 | Lam Research Corporation | Adjustment of power and frequency based on three or more states |
| CN117578883A (en) * | 2024-01-17 | 2024-02-20 | 上海思格新能源技术有限公司 | Flyback circuit limiting loop, flyback circuit control method and optical storage system |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001103733A (en) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | Dc power source |
| JP2002159177A (en) * | 2000-11-17 | 2002-05-31 | Mitsubishi Electric Corp | Power source for pulse load |
| JP2003199342A (en) * | 2001-12-25 | 2003-07-11 | Canon Inc | Switching power supply, switching power system, image forming device, control method of switching power system, program, and memory medium |
| JP2005020927A (en) * | 2003-06-27 | 2005-01-20 | Shindengen Electric Mfg Co Ltd | Dc-dc converter |
| JP2005020886A (en) * | 2003-06-26 | 2005-01-20 | Fuji Photo Film Co Ltd | Switching power supply device and electronic apparatus |
| JP2006500897A (en) * | 2002-09-26 | 2006-01-05 | アイティーティー マニュファクチュアリング エンタープライズィズ インコーポレイテッド | Power management system for variable load |
| JP2008113542A (en) * | 2006-10-02 | 2008-05-15 | Hitachi Ltd | Digital control switching power supply and information processing apparatus |
| JP2008165583A (en) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | Circuit system, circuit unit, power feeding unit, and power feeding method |
| JP2008187771A (en) * | 2007-01-26 | 2008-08-14 | Fujitsu Ltd | Power supply device and communication apparatus |
| WO2009042704A1 (en) * | 2007-09-26 | 2009-04-02 | Qualcomm Incorporated | Switch mode power supply (smps) and methods thereof |
| JP2009257883A (en) * | 2008-04-15 | 2009-11-05 | Mitsubishi Electric Corp | Radar dc power supply unit |
-
2010
- 2010-02-19 JP JP2010034721A patent/JP5458942B2/en active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001103733A (en) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | Dc power source |
| JP2002159177A (en) * | 2000-11-17 | 2002-05-31 | Mitsubishi Electric Corp | Power source for pulse load |
| JP2003199342A (en) * | 2001-12-25 | 2003-07-11 | Canon Inc | Switching power supply, switching power system, image forming device, control method of switching power system, program, and memory medium |
| JP2006500897A (en) * | 2002-09-26 | 2006-01-05 | アイティーティー マニュファクチュアリング エンタープライズィズ インコーポレイテッド | Power management system for variable load |
| JP2005020886A (en) * | 2003-06-26 | 2005-01-20 | Fuji Photo Film Co Ltd | Switching power supply device and electronic apparatus |
| JP2005020927A (en) * | 2003-06-27 | 2005-01-20 | Shindengen Electric Mfg Co Ltd | Dc-dc converter |
| JP2008113542A (en) * | 2006-10-02 | 2008-05-15 | Hitachi Ltd | Digital control switching power supply and information processing apparatus |
| JP2008165583A (en) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | Circuit system, circuit unit, power feeding unit, and power feeding method |
| JP2008187771A (en) * | 2007-01-26 | 2008-08-14 | Fujitsu Ltd | Power supply device and communication apparatus |
| WO2009042704A1 (en) * | 2007-09-26 | 2009-04-02 | Qualcomm Incorporated | Switch mode power supply (smps) and methods thereof |
| JP2009257883A (en) * | 2008-04-15 | 2009-11-05 | Mitsubishi Electric Corp | Radar dc power supply unit |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130096678A (en) * | 2012-02-22 | 2013-08-30 | 램 리써치 코포레이션 | State-based adjustment of power and frequency |
| JP2013191554A (en) * | 2012-02-22 | 2013-09-26 | Lam Research Corporation | State-based adjustment of power and frequency |
| US10032605B2 (en) | 2012-02-22 | 2018-07-24 | Lam Research Corporation | Methods and apparatus for controlling plasma in a plasma processing system |
| US10231321B2 (en) | 2012-02-22 | 2019-03-12 | Lam Research Corporation | State-based adjustment of power and frequency |
| KR102025950B1 (en) | 2012-02-22 | 2019-09-26 | 램 리써치 코포레이션 | State-based adjustment of power and frequency |
| US10629413B2 (en) | 2012-02-22 | 2020-04-21 | Lam Research Corporation | Adjustment of power and frequency based on three or more states |
| US9842725B2 (en) | 2013-01-31 | 2017-12-12 | Lam Research Corporation | Using modeling to determine ion energy associated with a plasma system |
| JP2016519356A (en) * | 2013-03-15 | 2016-06-30 | クアルコム，インコーポレイテッド | Voltage regulator |
| JP2017534236A (en) * | 2014-11-12 | 2017-11-16 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | Circuit and method for providing supply voltage control based on transient load prediction |
| CN117578883A (en) * | 2024-01-17 | 2024-02-20 | 上海思格新能源技术有限公司 | Flyback circuit limiting loop, flyback circuit control method and optical storage system |
| CN117578883B (en) * | 2024-01-17 | 2024-03-29 | 上海思格新能源技术有限公司 | Flyback circuit limiting loop, flyback circuit control method and optical storage system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5458942B2 (en) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5458942B2 (en) | Digital control power supply | |
| US8525502B2 (en) | Digital pulse-frequency modulation controller for switch-mode power supplies with frequency targeting and ultrasonic modes | |
| KR101877552B1 (en) | DC-DC Converter | |
| KR101677728B1 (en) | Power factor correction circuit and driving method thereof | |
| US9531266B2 (en) | Power supply circuitry and adaptive transient control | |
| JP2008228362A (en) | Power supply unit | |
| JP2012175868A (en) | Device of controlling dc-dc converter | |
| JP7101590B2 (en) | Switching regulator | |
| JP2009296840A (en) | Switching power supply | |
| US20120049824A1 (en) | Power supply control circuits including enhanced ramp pulse modulation | |
| CN106569432B (en) | Control circuit and method for switching between control modes of power converter | |
| US9203305B2 (en) | Pulse width modulation power converter and control method employing different sets of PID coefficients | |
| JP2016140168A (en) | Device and method for voltage conversion | |
| JP5721403B2 (en) | Buck-boost circuit and buck-boost circuit control method | |
| JP4701968B2 (en) | Overvoltage protection circuit | |
| JP2011130631A (en) | Power supply unit | |
| JP2010063231A (en) | Switching regulator | |
| EP3335307B1 (en) | Device and method for processing an inductor current | |
| JP2006166613A (en) | Switching power supply | |
| EP2638624B1 (en) | Method for generating pwm signals and a pulse width modulation power converter | |
| JP5188939B2 (en) | Power conversion apparatus and control method thereof | |
| JP4676211B2 (en) | Switching regulator control circuit and switching regulator | |
| JP2017055535A (en) | Power conversion device for photovoltaic power generation and photovoltaic power generation system | |
| JP2005261060A (en) | Switching regulator | |
| WO2020066111A1 (en) | Switching power supply device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5458942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |