JP2011166869A - Overcurrent protection device of load circuit - Google Patents
Overcurrent protection device of load circuit Download PDFInfo
- Publication number
- JP2011166869A JP2011166869A JP2010023995A JP2010023995A JP2011166869A JP 2011166869 A JP2011166869 A JP 2011166869A JP 2010023995 A JP2010023995 A JP 2010023995A JP 2010023995 A JP2010023995 A JP 2010023995A JP 2011166869 A JP2011166869 A JP 2011166869A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- overcurrent
- fet
- load
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 24
- QZZYPHBVOQMBAT-JTQLQIEISA-N (2s)-2-amino-3-[4-(2-fluoroethoxy)phenyl]propanoic acid Chemical compound OC(=O)[C@@H](N)CC1=CC=C(OCCF)C=C1 QZZYPHBVOQMBAT-JTQLQIEISA-N 0.000 description 80
- 238000000034 method Methods 0.000 description 33
- YPJMOVVQKBFRNH-UHFFFAOYSA-N 1-(9-ethylcarbazol-3-yl)-n-(pyridin-2-ylmethyl)methanamine Chemical compound C=1C=C2N(CC)C3=CC=CC=C3C2=CC=1CNCC1=CC=CC=N1 YPJMOVVQKBFRNH-UHFFFAOYSA-N 0.000 description 6
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 6
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 6
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000013021 overheating Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
- H02H7/228—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for covered wires or cables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electric Motors In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、負荷、電子スイッチ、電線からなる負荷回路に過電流が発生した際に、該負荷回路に設けられる電線、及び電子スイッチを過電流から保護する過電流保護装置に関する。 The present invention relates to an overcurrent protection device for protecting an electric wire provided in a load circuit and an electronic switch from the overcurrent when an overcurrent occurs in a load circuit including a load, an electronic switch, and an electric wire.
例えば、車両に搭載されるホーンやバックミラー傾倒用モータ、サンシェードモータ、パワーウィンド用モータ等の負荷は、電子スイッチ（例えば、ＭＯＳＦＥＴ等）を介してバッテリに接続されており、電子スイッチのオン、オフを切り替えることにより、負荷の駆動、停止が制御される。 For example, loads such as a horn mounted on a vehicle, a rearview mirror tilting motor, a sunshade motor, and a power window motor are connected to a battery via an electronic switch (for example, a MOSFET). By switching off, driving and stopping of the load are controlled.
また、負荷にショート故障等が発生して負荷回路に過電流が流れた場合には、負荷、及び接続用のハーネスが発熱により損傷することがあるので、従来より、過電流保護装置を搭載し、負荷回路に過電流が発生した場合にはいち早く電子スイッチを遮断として、負荷回路全体を過電流から保護するようにしている（例えば、特許文献１参照）。 In addition, if an overcurrent flows through the load circuit due to a short circuit failure, etc., the load and the harness for connection may be damaged by heat generation. When an overcurrent occurs in the load circuit, the electronic switch is quickly shut off to protect the entire load circuit from the overcurrent (see, for example, Patent Document 1).
従来における過電流保護装置では、瞬間的な負荷電流の変動を検出し、負荷電流が過電流閾値を超えた場合に、負荷回路を遮断する。このため、例えばホーンのように、通常駆動時において電流値が上下に大きく変動する波形となる負荷を駆動する場合には、電流波形のピーク値が過電流閾値を超えない程度に、過電流閾値を設定する必要がある。 In the conventional overcurrent protection device, an instantaneous load current fluctuation is detected, and the load circuit is cut off when the load current exceeds the overcurrent threshold. For this reason, when driving a load having a waveform in which the current value greatly fluctuates up and down during normal driving, such as a horn, the overcurrent threshold is set so that the peak value of the current waveform does not exceed the overcurrent threshold. Need to be set.
このため、過電流閾値を比較的高い値に設定せざるを得ず、その分太い電線を使用することになり、ワイヤハーネスの重量増加の要因となっていた。 For this reason, the overcurrent threshold has to be set to a relatively high value, and accordingly, a thicker electric wire is used, which causes an increase in the weight of the wire harness.
上述したように、従来における過電流保護装置では、負荷電流が所定の閾値電流を超えた場合に、過電流が発生したものと判断して電子スイッチを遮断するので、例えば車両に搭載されるホーンのように、通常電流が上下に大きく変動する波形となる負荷を制御する場合には、過電流の発生を高精度に検出することができないという欠点があった。 As described above, in the conventional overcurrent protection device, when the load current exceeds a predetermined threshold current, it is determined that an overcurrent has occurred, and the electronic switch is shut off. For example, a horn mounted on a vehicle As described above, when a load having a waveform in which the normal current greatly fluctuates up and down is controlled, there is a drawback in that the occurrence of overcurrent cannot be detected with high accuracy.
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、電流値が上下に大きく変化する負荷を制御する場合であっても、確実に過電流の発生を検出し、過電流が検出された場合には負荷回路の電線及び電子スイッチが発熱する前の時点で確実に遮断することが可能な負荷回路の過電流保護装置を提供することにある。 The present invention has been made to solve such a conventional problem, and the object of the present invention is to ensure overcurrent even when controlling a load whose current value varies greatly in the vertical direction. It is an object of the present invention to provide an overcurrent protection device for a load circuit that can be reliably shut off at the time before the electric wire and electronic switch of the load circuit generate heat when an overcurrent is detected. .
上記目的を達成するため、本願請求項１に記載の発明は、直流電源（ＶＢ）、負荷（ＲＬ）、電線、及び電子スイッチ（Ｑ１）を備えた負荷回路に設けられ、前記負荷回路の電線を過電流から保護する過電流保護装置において、電流検出抵抗（Ｒis）を備え、前記負荷（ＲＬ）に流れる電流に比例する参照電流を流す参照電流生成回路と、前記参照電流が流れることにより前記電流検出抵抗に生じる参照電圧（Ｖｐ）の変化に対して、低速度で追随して変化する低速追随電圧（Ｖｃ）を生成する時定数回路と、前記時定数回路で生成された低速追随電圧（Ｖｃ）と、予め設定した第１基準電圧Ｖref1とを比較する第１比較手段（ＣＭＰ１）と、前記電流検出抵抗（Ｒis）に生じる参照電圧と、予め設定され前記第１基準電圧Ｖref1よりも大きい第２基準電圧Ｖref2とを比較する第２比較手段（ＣＭＰ２）と、前記第１比較手段で低速追随電圧が第１基準電圧Ｖref1を上回ったと判定された場合、または前記第２比較手段で参照電圧が第２基準電圧Ｖref2を上回ったと判定された場合に、基準信号を出力する基準判定手段（ＯＲ１）と、前記基準判定手段から基準信号が出力され、且つ、前記参照電圧が予め設定した過電流判定電圧を超え、その継続時間が予め設定した閾値時間を超えた場合に、前記電子スイッチを遮断する電子スイッチ制御手段（１４）と、を有することを特徴とする。
In order to achieve the above object, the invention described in
請求項２に記載の発明は、前記電子スイッチ制御手段は、前記基準判定手段から基準信号が出力され、且つ、前記参照電圧が予め設定した過電流判定電圧を超え、更にその継続時間が予め設定した閾値を超えた場合に、前記電子スイッチを遮断することを特徴とする。 According to a second aspect of the present invention, the electronic switch control means outputs a reference signal from the reference determination means, the reference voltage exceeds a preset overcurrent determination voltage, and further its duration is preset. The electronic switch is shut off when the threshold value is exceeded.
請求項３に記載の発明は、前記電子スイッチ制御手段は、前記基準信号が出力されているとき、前記参照電圧が前記過電流判定電圧を超えている時間が既定時間だけ継続し、且つ前記既定時間だけ継続した回数を計数し、この計数した回数が既定回数となった場合に、前記電子スイッチを遮断する機能を備え、更に、継続した回数を計数する際には、前記基準信号が停止し、その後所定時間（Ｔ４）以内に再度基準信号が出力された場合には前記繰り返し回数の計数を継続し、前記所定時間（Ｔ４）以内に再度基準信号が出力されない場合には前記繰り返し回数をリセットすることを特徴とする。 According to a third aspect of the present invention, when the reference signal is output, the electronic switch control means continues for a predetermined time during which the reference voltage exceeds the overcurrent determination voltage, and A function is provided that counts the number of times continued for a time, and when the counted number reaches a predetermined number, the electronic switch is shut off. Further, when the number of continued times is counted, the reference signal is stopped. Then, when the reference signal is output again within a predetermined time (T4), the counting of the number of repetitions is continued, and when the reference signal is not output again within the predetermined time (T4), the number of repetitions is reset. It is characterized by doing.
請求項４に記載の発明は、前記過電流判定電圧は、電圧値が異なる複数の判定電圧が設定され、前記電子スイッチ制御手段は、前記参照電圧が前記複数の判定電圧のうちの最大の電圧値となる判定電圧を超えたと判断された場合に、前記電子スイッチを即時に遮断することを特徴とする。 According to a fourth aspect of the present invention, a plurality of determination voltages having different voltage values are set as the overcurrent determination voltage, and the electronic switch control means is configured such that the reference voltage is a maximum voltage of the plurality of determination voltages. The electronic switch is immediately shut off when it is determined that a determination voltage value is exceeded.
請求項５に記載の発明は、前記電子スイッチを投入してから所定時間の経過前と経過後で、前記過電流判定電圧を変更することを特徴とする。 The invention according to claim 5 is characterized in that the overcurrent determination voltage is changed before and after a lapse of a predetermined time from when the electronic switch is turned on.
請求項６に記載の発明は、前記電子スイッチは、ドレイン及びゲートが共通とされたメインＦＥＴ及びサブＦＥＴからなるマルチソースＦＥＴの、前記メインＦＥＴであり、前記ドレインを前記直流電源に接続し、前記メインＦＥＴのソースを前記負荷に接続し、前記参照電流生成回路は、前記サブＦＥＴのソース電圧が前記メインＦＥＴのソース電圧と等しくなるように制御して前記電流検出抵抗に参照電流を流すことを特徴とする。 According to a sixth aspect of the present invention, the electronic switch is the main FET of a multi-source FET including a main FET and a sub FET having a common drain and gate, and the drain is connected to the DC power source. The source of the main FET is connected to the load, and the reference current generation circuit controls the source voltage of the sub-FET to be equal to the source voltage of the main FET and causes the reference current to flow through the current detection resistor. It is characterized by.
請求項１の発明では、参照電圧Ｖｐが第２基準電圧（Ｖref2）を上回った場合、或いは、低速追随電圧（Ｖｃ）が第１基準電圧（Ｖref1）を上回った場合に、過電流判定を満たすものと判断し、この条件が満たされた場合に、基準信号が出力される。そして、基準信号が出力されているときに、過電流判定電圧（例えば、８倍電圧Ｖref8、４倍電圧Ｖref4、２倍電圧Ｖref2）と参照電圧Ｖｐとを比較し、この比較結果に基づいて、電子スイッチを遮断するか否かを判断する。従って、負荷電流が脈動するような場合に、このピーク値を検出してむやみに電子スイッチをオフとすることや、電線が過熱する程度の脈動電流が流れているにも関わらず、電子スイッチが遮断されない等のトラブルを回避でき、負荷電流の大きさ、及びその継続時間に応じた極めて高精度な過電流保護を行うことができる。 According to the first aspect of the present invention, the overcurrent determination is satisfied when the reference voltage Vp exceeds the second reference voltage (Vref2) or when the low-speed tracking voltage (Vc) exceeds the first reference voltage (Vref1). If this condition is satisfied, a reference signal is output. Then, when the reference signal is output, the overcurrent determination voltage (for example, 8 times voltage Vref8, 4 times voltage Vref4, 2 times voltage Vref2) is compared with reference voltage Vp, and based on the comparison result, It is determined whether or not the electronic switch is shut off. Therefore, when the load current pulsates, the electronic switch is turned off in spite of the fact that the peak value is detected and the electronic switch is turned off unnecessarily, or the pulsating current is flowing to the extent that the wire is overheated. Troubles such as not being interrupted can be avoided, and overcurrent protection can be performed with extremely high accuracy according to the magnitude and duration of the load current.
また、デッドショート等により負荷電流が急激に上昇した場合には、即時に参照電圧Ｖｐが第２基準電圧（Ｖref2）を上回って基準判定手段より基準信号が出力され、更に、即時に参照電圧が過電流判定電圧を超えるので、いち早く電子スイッチをオフとして負荷回路の電子スイッチ、及び電線を保護することができる。 In addition, when the load current suddenly rises due to a dead short or the like, the reference voltage Vp immediately exceeds the second reference voltage (Vref2), and the reference signal is output from the reference determination means. Since the overcurrent determination voltage is exceeded, the electronic switch and the electric wire of the load circuit can be protected by quickly turning off the electronic switch.
請求項２の発明では、基準信号が出力されているときに、過電流判定電圧と参照電圧Ｖｐとの比較結果に加え、その継続時間に基づいて、電子スイッチを遮断するか否かを判断するので、より一層高精度な過電流保護が可能となる。 According to the second aspect of the present invention, when the reference signal is output, it is determined whether or not to shut down the electronic switch based on the comparison result between the overcurrent determination voltage and the reference voltage Vp and the duration. Therefore, it is possible to perform overcurrent protection with higher accuracy.
請求項３の発明では、負荷電流が過電流となり、その後一旦定常電流となってから再度過電流となった場合には、定常電流となった時間が所定時間（Ｔ４）未満であれば、繰り返し回数の計数を継続し、所定時間（Ｔ４）以上であれば、繰り返し回数の計数をリセットするので、過電流発生時に短時間の電流低下が発生した場合であっても、負荷回路の電子スイッチ、及び電線が過熱する前の時点で電子スイッチを遮断することができる。また、長時間の電流低下が発生した場合には、再度繰り返し回数の計数が行われるので、電子スイッチをむやみに遮断することを防止できる。 In the invention of claim 3, when the load current becomes an overcurrent, and then once becomes a steady current and then again becomes an overcurrent, if the time when the steady current becomes less than a predetermined time (T4), it is repeated. The counting of the number of times is continued, and if it is equal to or longer than the predetermined time (T4), the counting of the number of repetitions is reset, so even if a short time current drop occurs when an overcurrent occurs, the electronic switch of the load circuit, And the electronic switch can be shut off at a time before the electric wire is overheated. In addition, when the current drop occurs for a long time, the number of repetitions is counted again, so that it is possible to prevent the electronic switch from being interrupted excessively.
請求項４の発明では、参照電圧（Ｖｐ）が複数の判定電圧のうち、最大の電圧値となる判定電圧を超えた場合には、電子スイッチを即時に遮断するので、負荷回路にデッドショートが発生した場合には、負荷回路の電子スイッチ、及び電線を過電流による過熱から保護することができる。
According to the invention of
請求項５の発明では、電子スイッチを投入してから所定時間の経過前と経過後で、過電流判定電圧を変更するので、電子スイッチを投入した直後の突入電流発生時、及び暫く時間が経過した定常時の双方で、高精度に過電流の発生を検出し、負荷回路の電子スイッチ、及び電線を過電流による過熱から保護することができる。 In the invention of claim 5, since the overcurrent determination voltage is changed before and after the elapse of a predetermined time since the electronic switch is turned on, when an inrush current occurs immediately after the electronic switch is turned on and for a while In both normal times, the occurrence of overcurrent can be detected with high accuracy, and the electronic switch of the load circuit and the electric wire can be protected from overheating due to overcurrent.
請求項６の発明では、マルチソースＦＥＴ（Ｑ１）の、メインＦＥＴを負荷の駆動、停止を制御する電子スイッチとして使用し、サブＦＥＴを参照電流生成用として使用するので、負荷電流に比例する大きさの参照電流を高精度に取得することができ、過電流検出の精度を向上させることができる。 In the invention of claim 6, since the main FET of the multi-source FET (Q1) is used as an electronic switch for controlling driving and stopping of the load, and the sub FET is used for generating a reference current, the magnitude is proportional to the load current. The reference current can be obtained with high accuracy, and the accuracy of overcurrent detection can be improved.
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る過電流保護装置１００、及び負荷回路１０１を示す回路図である。図１に示すように、負荷回路１０１は、例えば車両に搭載されるホーンやサンシェードモータなどの負荷ＲＬを駆動する回路であり、車両に搭載されるバッテリ（直流電源）ＶＢと、該バッテリＶＢと負荷ＲＬとの間に設けられるマルチソースＦＥＴ（Ｑ１；以下単に「ＦＥＴ」（Ｑ１）という）、及びこれらを接続する電線を備えている。なお、本実施形態では、ＦＥＴ（Ｑ１）としてＮ型ＭＯＳＦＥＴを用いているが、Ｐ型ＭＯＳＦＥＴを用いることも可能である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing an
ＦＥＴ（Ｑ１）は、メインＦＥＴ（Ｑ１ａ；電子スイッチ、以下単に「ＦＥＴ（Ｑ１ａ）」という）と、サブＦＥＴ（Ｑ１ｂ；以下単に「ＦＥＴ（Ｑ１ｂ）」という）の２個のＦＥＴを備えるマルチソース型のＭＯＳＦＥＴであり、それぞれのドレイン、ゲートが共通とされている。 The FET (Q1) is a multi-source comprising two FETs, a main FET (Q1a; electronic switch, hereinafter simply referred to as “FET (Q1a)”) and a sub FET (Q1b; hereinafter simply referred to as “FET (Q1b)”). This type of MOSFET has a common drain and gate.
過電流保護装置１００は、アンド回路ＡＮＤ１と、該アンド回路ＡＮＤ１の出力端子に接続されたバッファ１１とを有し、該バッファ１１の出力端子は、外部接続端子Ｂ２を介してＦＥＴ（Ｑ１）のゲートに接続されている。また、バッファ１１には、チャージポンプ１３が接続されている。
The
更に、アンド回路ＡＮＤ１の一方の入力端子は外部接続端子Ｂ１に接続され、他方の入力端子はフリップフロップ回路１２のＱ出力に接続されている。従って、外部接続端子Ｂ１にＨレベルの信号が供給されると、フリップフロップ回路１２の出力は通常時においてＨレベルであるから、アンド回路ＡＮＤ１の出力信号がＨレベルとなり、更に、バッファ１１にて所定レベルの電圧が加えられてＦＥＴ（Ｑ１）のゲートに供給されるので、該ＦＥＴ（Ｑ１）がオンとなり、負荷ＲＬを駆動させることができる。
Furthermore, one input terminal of the AND circuit AND1 is connected to the external connection terminal B1, and the other input terminal is connected to the Q output of the flip-
また、過電流保護装置１００は、アンプＡＭＰ１を備えており、該アンプＡＭＰ１のマイナス側入力端子は、外部接続端子Ｂ３を介してＦＥＴ（Ｑ１ａ）のソースに接続され、プラス側入力端子は外部接続端子Ｂ４を介してＦＥＴ（Ｑ１ｂ）のソースに接続されている。アンプＡＭＰ１の出力端子は、Ｎ型のＭＯＳＦＥＴ（Ｑ２）のゲートに接続され、ＭＯＳＦＥＴ（Ｑ２）のドレインは、外部接続端子Ｂ４を介してＦＥＴ（Ｑ１ｂ）のソースに接続され、ＭＯＳＦＥＴ（Ｑ２）のソースは、外部接続端子Ｂ５を介して電流検出抵抗Ｒisの一端に接続され、該電流検出抵抗Ｒisの他端はグランドに接続されている。従って、電流検出抵抗Ｒisの一端には、負荷電流Ｉ0に比例した電圧（以下、これを「参照電圧Ｖｐ」という）が発生することになる。
The
更に、過電流保護装置１００は、５個の比較器ＣＭＰ１〜ＣＭＰ５を備えており、このうち、比較器ＣＭＰ５は、プラス側入力端子が電源Ｖtfに接続され、マイナス側入力端子は外部接続端子Ｂ３を介してＦＥＴ（Ｑ１ａ）のソースに接続されるので、ＦＥＴ（Ｑ１ａ）のソース電圧Ｖsが電源Ｖtfの出力電圧を上回った際に、比較器ＣＭＰ５の出力信号はＬレベルからＨレベルに変化する。この出力信号は、Ｖds検出回路１６、及びオン故障検出回路１７に出力される。
Furthermore, the
また、４個の比較器ＣＭＰ１（第１比較手段）、ＣＭＰ２（第２比較手段）、ＣＭＰ３、ＣＭＰ４は、負荷回路１０１に流れる過電流の度合いに応じた判定結果を出力するために設けており、比較器ＣＭＰ２〜ＣＭＰ４のプラス側入力端子は、ＭＯＳＦＥＴ（Ｑ２）のソースに接続され、比較器ＣＭＰ１のプラス側入力端子は、抵抗Ｒcfを介してＭＯＳＦＥＴ（Ｑ２）のソースに接続されている。更に、比較器ＣＭＰ１のプラス側入力端子は、外部接続端子Ｂ６を介してコンデンサＣfの一端に接続され、該コンデンサＣfの他端はグランドに接続されている。従って、抵抗ＲcfとコンデンサＣfで時定数回路が形成され、該時定数回路により上述の参照電圧Ｖｐは平滑化されて、低速追随電圧Ｖｃが生成される。
The four comparators CMP1 (first comparison means), CMP2 (second comparison means), CMP3, and CMP4 are provided for outputting a determination result corresponding to the degree of overcurrent flowing through the
比較器ＣＭＰ１の出力端子、及び比較器ＣＭＰ２の出力端子は、オア回路ＯＲ１（基準判定手段）の入力端子に接続されている。 The output terminal of the comparator CMP1 and the output terminal of the comparator CMP2 are connected to the input terminal of the OR circuit OR1 (reference determination means).
また、比較器ＣＭＰ１のマイナス側入力端子には、予め設定した基準電圧Ｖref1（第１基準電圧）が供給され、比較器ＣＭＰ２のマイナス側入力端子には、基準電圧Ｖref1を２倍した２倍電圧Ｖref2（第２基準電圧）が供給され、比較器ＣＭＰ３のマイナス側入力端子には、基準電圧Ｖref1を４倍した４倍電圧Ｖref4が供給され、更に、比較器ＣＭＰ４のマイナス側入力端子には、基準電圧Ｖref1を８倍した８倍電圧Ｖref8が供給される。 In addition, a preset reference voltage Vref1 (first reference voltage) is supplied to the negative input terminal of the comparator CMP1, and a double voltage obtained by doubling the reference voltage Vref1 is supplied to the negative input terminal of the comparator CMP2. Vref2 (second reference voltage) is supplied, a quadruple voltage Vref4 obtained by quadrupling the reference voltage Vref1 is supplied to the negative input terminal of the comparator CMP3, and further, a negative input terminal of the comparator CMP4 is supplied to the negative input terminal. An 8-fold voltage Vref8 obtained by multiplying the reference voltage Vref1 by 8 is supplied.
また、オア回路ＯＲ１の出力端子はロジック回路１４のＩＮ-1に接続され、比較器ＣＭＰ２の出力端子はロジック回路１４のＩＮ-2に接続され、比較器ＣＭＰ３の出力端子はロジック回路１４のＩＮ-4に接続され、比較器ＣＭＰ４の出力端子はロジック回路１４のＩＮ-8に接続されている。
The output terminal of the OR circuit OR1 is connected to IN-1 of the
比較器ＣＭＰ２〜ＣＭＰ４の出力信号は、ロジック回路１４に供給され、且つ、比較器ＣＭＰ１とＣＭＰ２の出力信号は、オア回路ＯＲ１の２つの入力端子に供給され、該オア回路ＯＲ１の出力信号は、ロジック回路１４に供給される。該オア回路ＯＲ１は、２つの入力信号のうち少なくとも一方がＨレベルである場合に、Ｈレベルの出力信号（基準信号）を出力する。
The output signals of the comparators CMP2 to CMP4 are supplied to the
ロジック回路１４には、前述した各比較器ＣＭＰ２〜ＣＭＰ４の出力信号、及びオア回路ＯＲ１の出力信号以外に、過電圧検出信号、クロック信号、及び外部接続端子Ｂ１より入力されるＦＥＴ（Ｑ１）の駆動信号が供給される。
In addition to the output signals of the comparators CMP2 to CMP4 and the output signal of the OR circuit OR1, the
ロジック回路１４は、後述するように、タイマ機能（Ｔ１〜Ｔ４）、及びカウント機能（Ｃｔ）を備えており、過電流が発生した場合に、過電流の継続時間、及び過電流が発生した回数をカウントする機能を備えている。更に、ロジック回路１４の出力端子（ＯＵＴ）はオア回路ＯＲ２が有する３つの入力端子のうちの一つに接続され、出力端子（ＯＵＴ）の出力信号がＨレベルとなった場合に、ＦＥＴ（Ｑ１）の駆動信号をＨレベルとする。即ち、ロジック回路１４は、オア回路ＯＲ１（基準判定手段）より、Ｈレベルの信号（基準信号）が出力されており、且つ、参照電圧（Ｖｐ）が予め設定した過電流判定電圧（Ｖref2，Ｖref4，Ｖref8）を超え、その継続時間が予め設定した閾値時間を超えた場合に、ＦＥＴ（Ｑ１ａ；電子スイッチ）を遮断する電子スイッチ制御手段としての機能を備える。また、ロジック回路１４は、発振器１８に接続され、該発振器１８よりクロック信号が供給される。発振器１８は、外部接続端子Ｂ７を介して、コンデンサＣoscの一端に接続され、その他端はグランドに接続されている。更に、ロジック回路１４は、過電圧検出器１９に接続され、バッテリＶＢの電圧が過電圧となった場合に、負荷回路１０１を遮断して回路を保護すると共に、バッテリＶＢの電圧が正常に戻った場合には、遮断を解除して負荷ＲＬを駆動させる。
As will be described later, the
また、オア回路ＯＲ２の２つ目の入力端子はＶＢＡモニタ回路１５に接続され、３つ目の入力端子はＶds検出回路１６に接続されている。また、オア回路ＯＲ２の出力端子は、フリップフロップ回路１２のリセット入力端子に接続されている。
The second input terminal of the OR circuit OR2 is connected to the
ＶＢＡモニタ回路１５は、バッテリＶＢの電圧を監視する回路であり、過電流等によりバッテリＶＢの電圧が予め設定した閾値電圧以下に低下した場合に、過電流保護装置１００を正常に駆動することができないと判断して電圧異常信号を出力する。この電圧異常信号によりフリップフロップ回路１２をリセットするので、ＦＥＴ（Ｑ１）をオフとして負荷ＲＬの駆動を停止させる。
The
Ｖds検出回路１６は、比較器ＣＭＰ５でＦＥＴ（Ｑ１ａ）のソース電圧Ｖsが基準電圧Ｖtfを超えたと判断された際に、ＦＥＴ（Ｑ１）のドレイン・ソース間電圧Ｖdsが異常であると判断し、ＦＥＴ（Ｑ１）をオフとして負荷ＲＬの駆動を停止させる。
When the comparator CMP5 determines that the source voltage Vs of the FET (Q1a) exceeds the reference voltage Vtf, the
オン故障検出回路１７は、比較器ＣＭＰ５の出力信号に基づいてＦＥＴ（Ｑ１）がオン故障したか否かを判定し、オン故障が発生した場合には外部接続端子Ｂ８にオン故障検出信号を出力する。
The on-
次に、上述のように構成された本実施形態に係る負荷回路の保護装置の動作について、図２、図３に示すフローチャートを参照して説明する。ここで、図２、図３でステップＳ１１〜Ｓ３２までの処理は、電源投入時の動作であり、ステップＳ３３〜Ｓ５８までの処理は、定常時の動作である。 Next, the operation of the load circuit protection device according to the present embodiment configured as described above will be described with reference to the flowcharts shown in FIGS. Here, the processes from Steps S11 to S32 in FIGS. 2 and 3 are operations when the power is turned on, and the processes from Steps S33 to S58 are operations at a steady state.
始めに、外部接続端子Ｂ１にＦＥＴ（Ｑ１）の駆動信号が供給されると、この駆動信号によりアンド回路ＡＮＤ１の出力はＨレベルとなるので、バッファ１１を介してＦＥＴ（Ｑ１）のゲートに、バッテリＶＢの電圧にチャージポンプ１３の出力電圧が加算された駆動電圧が供給される。その結果、ＦＥＴ（Ｑ１）がオンとなり（ステップＳ１１）、ＦＥＴ（Ｑ１ａ）を介して負荷ＲＬに負荷電流Ｉ0が流れ、負荷ＲＬが駆動する。
First, when the drive signal of the FET (Q1) is supplied to the external connection terminal B1, the output of the AND circuit AND1 becomes H level by this drive signal, so that the gate of the FET (Q1) is passed through the
また、負荷ＲＬに負荷電流Ｉ0が流れると、アンプＡＭＰ１は、ＦＥＴ（Ｑ１ａ）のソース電圧Ｖｓと、ＦＥＴ（Ｑ１ｂ）のソース電圧が等しくなるようにＦＥＴ（Ｑ１ｂ）に参照電流Ｉｒを流すので、この参照電流Ｉｒは、負荷電流Ｉ0に比例した大きさの電流となる。更に、この参照電流Ｉｒは電流検出抵抗Ｒisを介してグランドに流れるので（Ｒis≪Ｒcf）、抵抗Ｒisに生じる参照電圧Ｖｐは、負荷電流Ｉ0に比例した大きさの電圧となる。本実施形態では、この参照電圧Ｖｐと４種類の基準電圧Ｖref1、２倍電圧Ｖref2、４倍電圧Ｖref4、８倍電圧Ｖref8を対比することにより、過電流の大きさを判定する。そして、過電流の大きさと継続時間に応じて負荷回路１０１を遮断するか否かを決定する。
When the load current I0 flows through the load RL, the amplifier AMP1 causes the reference current Ir to flow through the FET (Q1b) so that the source voltage Vs of the FET (Q1a) is equal to the source voltage of the FET (Q1b). This reference current Ir has a current proportional to the load current I0. Further, since the reference current Ir flows to the ground via the current detection resistor Ris (Ris << Rcf), the reference voltage Vp generated in the resistor Ris has a voltage proportional to the load current I0. In this embodiment, the magnitude of the overcurrent is determined by comparing the reference voltage Vp with the four types of reference voltage Vref1, the double voltage Vref2, the quadruple voltage Vref4, and the eight-fold voltage Vref8. Then, it is determined whether or not to interrupt the
ロジック回路１４は、ＦＥＴ（Ｑ１）の駆動信号が供給されると、時間Ｔ４（所定時間）を計時するＴ４タイマを作動させる（ステップＳ１２）。なお、時間Ｔ４は、例えばランプ突入電流の発生時間よりも長い時間（例えば、２秒）に設定する。
When the drive signal for the FET (Q1) is supplied, the
次いで、ロジック回路１４は、比較器ＣＭＰ１の出力信号、または比較器ＣＭＰ２の出力信号の少なくとも一方がＨレベルになったか否かを判断する。換言すれば、負荷電流Ｉ0に比例した参照電圧Ｖｐが２倍電圧Ｖref2を上回ったか、或いは参照電圧Ｖｐを平滑化した電圧（低速追随電圧）Ｖｃが基準電圧Ｖref1を上回ったか否かを判定する（ステップＳ１３）。なお、以下ではステップＳ１３の判定がＹＥＳとなることを「過電流判定を満たす」と称し、ＮＯとなることを「過電流判定を満たさない」と称する。
Next, the
そして、負荷電流Ｉ0が過電流判定を満たさない場合（各比較器ＣＭＰ１、ＣＭＰ２の出力信号が共にＬレベルである場合）には（ステップＳ１３でＮＯ）、ロジック回路１４による時間Ｔ４の計時が終了したか否かが判定され（ステップＳ１４）、時間Ｔ４が経過した場合には（ステップＳ１４でＹＥＳ）、後述するステップＳ３３（図３）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ１４でＮＯ）、ステップＳ１３の処理に戻る。
When the load current I0 does not satisfy the overcurrent determination (when the output signals of the comparators CMP1 and CMP2 are both at the L level) (NO in step S13), the timing of the time T4 by the
他方、負荷電流Ｉ0が過電流判定を満たす場合（各比較器ＣＭＰ１、ＣＭＰ２の出力信号のうち少なくとも一方がＨレベルである場合）には（ステップＳ１３でＹＥＳ）、負荷回路１０１に過電流が発生しているものと判断し、時間Ｔ１（Ｔ１＜Ｔ４）を計時するＴ１タイマを作動させる（ステップＳ１５）。
On the other hand, when the load current I0 satisfies the overcurrent determination (when at least one of the output signals of the comparators CMP1 and CMP2 is at the H level) (YES in step S13), an overcurrent is generated in the
ここで、例えば車両に搭載されるホーンを駆動する負荷回路１０１を例に挙げると、ホーンを駆動する際に負荷回路１０１に流れる電流は、図７の曲線ｑ１に示すように、短時間に上下方向に大きく変動する波形となり、電流検出抵抗Ｒisに生じる参照電圧Ｖｐも同様に、曲線ｑ１のように変化する。また、時定数回路を通過して得られる低速追随電圧Ｖｃは、曲線ｑ２に示すように、平滑化された波形となる。そして、曲線ｑ１が２倍電圧Ｖref2を超えた場合、または、曲線ｑ１が基準電圧Ｖref1を超えた場合に、オア回路ＯＲ１の出力信号がＨレベルとなる（図２のステップＳ１３の判定がＹＥＳとなる）。
Here, for example, when a
次いで、負荷電流Ｉ0に比例した参照電圧Ｖｐと、８倍電圧Ｖref8を比較する（ステップＳ１６）。その結果、参照電圧Ｖｐが８倍電圧Ｖref8を超えていると判断した場合には（ステップＳ１６でＹＥＳ）、ロジック回路１４はオア回路ＯＲ２に停止信号（Ｈレベルの信号）を出力し、該停止信号によりＦＥＴ（Ｑ１）の駆動信号をオフとする（ステップＳ３２）。即ち、８倍電圧Ｖref8を超える程度の過大な負荷電流Ｉ0が負荷回路１０１に流れた場合には、即時にＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護する。つまり、負荷回路１０１をオンとした直後（ＦＥＴ（Ｑ１）のオン直後）には、該負荷回路１０１に突入電流が流れ、この突入電流は通常は、基準電圧Ｖref1に相当する電流値の８倍未満であるので（８倍以上となることはないので）、基準電圧Ｖref1の８倍電圧Ｖref8を超えた場合には、突入電流ではなく短絡電流が流れているものと判断して、時間Ｔ１の経過を待たず即時に負荷回路１０１を遮断する。
Next, the reference voltage Vp proportional to the load current I0 is compared with the 8-fold voltage Vref8 (step S16). As a result, when it is determined that the reference voltage Vp exceeds the 8-fold voltage Vref8 (YES in step S16), the
他方、参照電圧Ｖｐが８倍電圧Ｖref8を超えていないと判断した場合には（ステップＳ１６でＮＯ）、時間Ｔ１が経過したか否かを判断する（ステップＳ１７）。つまり、過電流が発生しているものの、その過電流に対応する参照電圧Ｖｐが８倍電圧Ｖref8に達していない程度である場合には、時間Ｔ１が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。 On the other hand, when it is determined that the reference voltage Vp does not exceed the eightfold voltage Vref8 (NO in step S16), it is determined whether or not the time T1 has elapsed (step S17). That is, if an overcurrent has occurred but the reference voltage Vp corresponding to the overcurrent has not reached the 8-fold voltage Vref8, the FET (Q1) is kept on until the time T1 elapses. continue.
そして、時間Ｔ１が経過した場合には（ステップＳ１７でＹＥＳ）、前述したステップＳ１３と同様に、ロジック回路１４は負荷電流Ｉ0が過電流判定を満たすか否かを判断する（ステップＳ１８）。つまり、時間Ｔ１が経過した後に、なお過電流が発生しているか否かを判断する。
When the time T1 has elapsed (YES in step S17), the
そして、過電流判定を満たさないと判断した場合には（ステップＳ１８でＮＯ）、負荷電流Ｉ0は定常電流に戻ったものと判断し、ロジック回路１４による時間Ｔ４の計時が終了したか否かを判断し（ステップＳ１９）、時間Ｔ４が経過した場合には（ステップＳ１９でＹＥＳ）、ステップＳ３３（図３）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ１９でＮＯ）、ステップＳ１８の処理に戻る。
If it is determined that the overcurrent determination is not satisfied (NO in step S18), it is determined that the load current I0 has returned to the steady current, and it is determined whether or not the timing of the time T4 by the
他方、負荷電流Ｉ0が過電流判定を満たすと判断した場合には（ステップＳ１８でＹＥＳ）、参照電圧Ｖｐは８倍電圧Ｖref8よりも低いものの、依然として負荷回路１０１に過電流が発生しているものと判断し、時間Ｔ２（既定時間；Ｔ１＜Ｔ２＜Ｔ４）を計時するＴ２タイマを作動させる（ステップＳ２０）。
On the other hand, when it is determined that the load current I0 satisfies the overcurrent determination (YES in step S18), the reference voltage Vp is lower than the 8-fold voltage Vref8, but an overcurrent is still generated in the
その後、参照電圧Ｖｐと４倍電圧Ｖref4とを比較する（ステップＳ２１）。その結果、参照電圧Ｖｐが４倍電圧Ｖref4を超えていると判断した場合には（ステップＳ２１でＹＥＳ）、ロジック回路１４は、ＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（ステップＳ３２）。即ち、ＦＥＴ（Ｑ１）をオンとした直後であっても、４倍電圧Ｖref4を超える程度の過電流が時間Ｔ１を超えて継続して負荷回路１０１に流れた場合には、ＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護する。
Thereafter, the reference voltage Vp and the quadruple voltage Vref4 are compared (step S21). As a result, when it is determined that the reference voltage Vp exceeds the quadruple voltage Vref4 (YES in step S21), the
他方、参照電圧Ｖｐが４倍電圧Ｖref4を超えていないと判断した場合には（ステップＳ２１でＮＯ）、時間Ｔ２が経過したか否かを判断する（ステップＳ２２）。つまり、負荷電流Ｉ0が過電流判定を満たしているものの、その過電流に対応する参照電圧Ｖｐが４倍電圧Ｖref4に達していない大きさである場合には、時間Ｔ２が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。 On the other hand, if it is determined that the reference voltage Vp does not exceed the quadruple voltage Vref4 (NO in step S21), it is determined whether or not the time T2 has elapsed (step S22). That is, when the load current I0 satisfies the overcurrent determination, but the reference voltage Vp corresponding to the overcurrent is not large enough to reach the quadruple voltage Vref4, the FET (Q1) until the time T2 elapses. ) Is kept on.
そして、時間Ｔ２が経過した場合には（ステップＳ２２でＹＥＳ）、前述したステップＳ１３、Ｓ１８と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たすか否かを判断する（ステップＳ２３）。つまり、ＦＥＴ（Ｑ１）のオン後、時間（Ｔ１＋Ｔ２）が経過した後に、なお過電流が発生しているか否かを判断する。
When the time T2 has elapsed (YES in step S22), the
そして、負荷電流Ｉ0が過電流判定を満たさない場合には（ステップＳ２３でＮＯ）、負荷電流Ｉ0は定常電流に戻ったものと判断し、ロジック回路１４による時間Ｔ４の計時が終了したか否かを判断し（ステップＳ２４）、時間Ｔ４が経過した場合には（ステップＳ２４でＹＥＳ）、ステップＳ３３（図３）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ２４でＮＯ）、ステップＳ２３の処理に戻る。
If the load current I0 does not satisfy the overcurrent determination (NO in step S23), it is determined that the load current I0 has returned to the steady current, and whether or not the timing of the time T4 by the
他方、負荷電流Ｉ0が過電流判定を満たす場合には（ステップＳ２３でＹＥＳ）、参照電圧Ｖｐは４倍電圧Ｖref4よりも低いものの、依然として負荷回路１０１に過電流が発生しているものと判断し、時間Ｔ３（既定時間；Ｔ２＜Ｔ３＜Ｔ４）を計時するＴ３タイマを作動させ、且つ、カウント値Ｃｔ＝０にセットする（ステップＳ２５）。
On the other hand, if the load current I0 satisfies the overcurrent determination (YES in step S23), it is determined that the overcurrent is still occurring in the
次いで、参照電圧Ｖｐと２倍電圧Ｖref2を比較する（ステップＳ２６）。その結果、参照電圧Ｖｐが２倍電圧Ｖref2を超えていると判断した場合には（ステップＳ２６でＹＥＳ）、ロジック回路１４はＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（ステップＳ３２）。即ち、２倍電圧Ｖref2を超える程度の過電流が時間（Ｔ１＋Ｔ２）を超えて継続して負荷回路１０１に流れた場合には、ＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護する。
Next, the reference voltage Vp and the double voltage Vref2 are compared (step S26). As a result, when it is determined that the reference voltage Vp exceeds the double voltage Vref2 (YES in step S26), the
他方、参照電圧Ｖｐが２倍電圧Ｖref2を超えていないと判断した場合には（ステップＳ２６でＮＯ）、時間Ｔ３が経過したか否かを判断する（ステップＳ２７）。つまり、過電流が発生しているものの、その過電流に対応する参照電圧Ｖｐが２倍電圧Ｖref2に達していない程度である場合には、時間Ｔ３が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。 On the other hand, when it is determined that the reference voltage Vp does not exceed the double voltage Vref2 (NO in step S26), it is determined whether or not the time T3 has elapsed (step S27). That is, when an overcurrent has occurred but the reference voltage Vp corresponding to the overcurrent has not reached the double voltage Vref2, the FET (Q1) is kept on until the time T3 elapses. continue.
そして、時間Ｔ３が経過した場合には（ステップＳ２７でＹＥＳ）、前述したステップＳ１３、Ｓ１８、Ｓ２３と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ２８）。つまり、ＦＥＴ（Ｑ１）のオン後、時間（Ｔ１＋Ｔ２＋Ｔ３）が経過した後に、なお過電流が発生しているか否かを判断する。
When the time T3 has elapsed (YES in step S27), the
そして、負荷電流Ｉ0が過電流判定を満たさない場合には（ステップＳ２８でＮＯ）、負荷電流Ｉ0は定常電流に戻ったものと判断し、ロジック回路１４による時間Ｔ４の計時が終了したか否かを判断し（ステップＳ２９）、時間Ｔ４が経過した場合には（ステップＳ２９でＹＥＳ）、ステップＳ３３（図３）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ２９でＮＯ）、ステップＳ２８の処理に戻る。
If the load current I0 does not satisfy the overcurrent determination (NO in step S28), it is determined that the load current I0 has returned to the steady current, and whether or not the time measurement by the
他方、負荷電流Ｉ0が過電流判定を満たす場合には（ステップＳ２８でＹＥＳ）、参照電圧Ｖｐは２倍電圧Ｖref2よりも低いものの、依然として負荷回路１０１に過電流が発生しているものと判断し（この場合は、ＣＭＰ１の出力信号がＨレベル、ＣＭＰ２の出力信号がＬレベルである）、カウント値Ｃｔ＝４であるか否かを判断する（ステップＳ３０）。そして、Ｃｔ≠４の場合には（ステップＳ３０でＮＯ）、カウント値Ｃｔをインクリメントし（Ｃｔ＝Ｃｔ＋１とし）、且つ、Ｔ３タイマを作動させ（ステップＳ３１）、ステップＳ２６に処理を戻す。
On the other hand, if the load current I0 satisfies the overcurrent determination (YES in step S28), it is determined that the overcurrent is still occurring in the
その後、ステップＳ３０の処理でカウント値Ｃｔ＝４（既定回数）となった場合には、ＦＥＴ（Ｑ１）を遮断する（ステップＳ３２）。つまり、ステップＳ２６〜Ｓ３１の処理では、参照電圧Ｖｐが２倍電圧Ｖref2よりも小さく、且つ負荷電流Ｉ0が過電流判定を満たす条件、即ち、比較器ＣＭＰ１の出力信号のみがＨレベルとなった場合に、この状態が時間Ｔ３だけ継続する回数が５回（Ｃｔ＝０〜４の５回）に達した際に、ＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護する。また、カウント値Ｃｔ＝４に達する前に時間Ｔ４が経過した場合には、ステップＳ３３（図３）に処理を進める。
Thereafter, when the count value Ct = 4 (predetermined number) in the process of step S30, the FET (Q1) is shut off (step S32). That is, in the processing of steps S26 to S31, when the reference voltage Vp is smaller than the double voltage Vref2 and the load current I0 satisfies the overcurrent determination, that is, only the output signal of the comparator CMP1 becomes H level. In addition, when the number of times this state lasts for time T3 reaches 5 times (Ct = 0 to 5 times 5), the FET (Q1) is cut off and the wire of the
ここまでの処理をまとめると、以下の通りである。
（ａ）ＦＥＴ（Ｑ１）をオンとした後、負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが８倍電圧Ｖref8を超えた場合には、即時にＦＥＴ（Ｑ１）をオフとする。図４は時間経過に対する参照電圧Ｖｐの変化を示すタイミングチャートであり、図４に示す時刻ｔ０でＦＥＴ（Ｑ１）をオンとし、時刻ｔ０〜ｔ１の時間帯でＶｐがＶref8を超えた場合に、ＦＥＴ（Ｑ１）をオフとする。
The processing so far is summarized as follows.
(A) After the FET (Q1) is turned on, the load current I0 satisfies the overcurrent determination, and when the reference voltage Vp exceeds the 8-fold voltage Vref8, the FET (Q1) is immediately turned off. . FIG. 4 is a timing chart showing changes in the reference voltage Vp with time. When the FET (Q1) is turned on at time t0 shown in FIG. 4 and Vp exceeds Vref8 in the time zone from time t0 to t1, The FET (Q1) is turned off.
（ｂ）ＦＥＴ（Ｑ１）をオンとした後、負荷電流Ｉ0が過電流判定を満たし、更に、過電流判定を満たしてから時間Ｔ１が経過した際に、参照電圧Ｖｐが４倍電圧Ｖref4を超えている場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図４に示す時刻ｔ１〜ｔ２の時間帯でＶｐがＶref4を超えた場合に、ＦＥＴ（Ｑ１）をオフとする。 (B) After turning on the FET (Q1), the load current I0 satisfies the overcurrent determination, and when the time T1 elapses after the overcurrent determination is satisfied, the reference voltage Vp exceeds the quadruple voltage Vref4. If it is, the FET (Q1) is turned off. That is, the FET (Q1) is turned off when Vp exceeds Vref4 in the time period t1 to t2 shown in FIG.
（ｃ）上記の時間Ｔ１が経過し、更に時間Ｔ２が経過した際に、参照電圧Ｖｐが２倍電圧Ｖref2を超えている場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図４に示す時刻ｔ２〜ｔ３の時間帯でＶｐがＶref2を超えた場合に、ＦＥＴ（Ｑ１）をオフとする。 (C) If the reference voltage Vp exceeds the double voltage Vref2 when the time T1 has passed and the time T2 has passed, the FET (Q1) is turned off. That is, the FET (Q1) is turned off when Vp exceeds Vref2 in the time period t2 to t3 shown in FIG.
（ｄ）上記の時間Ｔ１が経過し、更に時間Ｔ２が経過した際に、参照電圧Ｖｐが２倍電圧Ｖref2を下回っており、且つ負荷電流Ｉ0が過電流判定を満たしている時間がＴ３に達し、この回数が５回となった場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図４に示す時刻ｔ２〜ｔ５の時間帯（ｔ３〜ｔ４を除く）で、過電流判定を満たし、且つＶｐがＶref2を下回る時間がＴ３に達し、更にこれが５回繰り返された場合に、ＦＥＴ（Ｑ１）をオフとする。なお、途中で過電流判定を満たさない時間帯（ｔ３〜ｔ４）が存在しても、ＦＥＴ（Ｑ１）をオンとしてからの経過時間がＴ４に達していなければ、カウント値Ｃｔはリセットされないので、時刻ｔ５までカウント値Ｃｔのカウントが継続される。 (D) When the time T1 has passed and the time T2 has further passed, the time when the reference voltage Vp is lower than the double voltage Vref2 and the load current I0 satisfies the overcurrent determination reaches T3. When the number of times becomes 5, the FET (Q1) is turned off. That is, in the time period t2 to t5 shown in FIG. 4 (except for t3 to t4), when the overcurrent determination is satisfied and the time when Vp falls below Vref2 reaches T3, and this is repeated five times, The FET (Q1) is turned off. Even if there is a time zone (t3 to t4) that does not satisfy the overcurrent determination, the count value Ct is not reset unless the elapsed time from turning on the FET (Q1) reaches T4. The count value Ct continues to be counted until time t5.
こうして、ＦＥＴ（Ｑ１）をオンとした直後において、負荷電流Ｉ0の大きさと、その継続時間に応じてＦＥＴ（Ｑ１）をオフとするか否かを判断することにより、ＦＥＴ（Ｑ１）のオン時に生じる突入電流による誤遮断を防止し、且つ、短絡事故等に起因して過電流が発生した場合には、ＦＥＴ（Ｑ１）をオフとして負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護することができる。
Thus, immediately after turning on the FET (Q1), it is determined whether or not the FET (Q1) is turned off according to the magnitude of the load current I0 and its duration, so that the FET (Q1) is turned on. Preventing erroneous interruption due to the generated inrush current, and when an overcurrent occurs due to a short circuit accident or the like, the FET (Q1) is turned off to protect the wire of the
一方、ＦＥＴ（Ｑ１）がオンとされてから時間Ｔ４（例えば、２秒）が経過すると、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（図３の、ステップＳ３３）。つまり、ＦＥＴ（Ｑ１）のオン後、時間Ｔ４が経過した後に、過電流が発生しているか否かを判断する。
On the other hand, when a time T4 (for example, 2 seconds) elapses after the FET (Q1) is turned on, the
そして、過電流判定を満たさないと判断した場合には（ステップＳ３３でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ３４）、作動中でなければＴ４タイマを作動させた後（ステップＳ３６）、ステップＳ３３の処理に戻る。他方、Ｔ４タイマが作動中である場合には、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ３５）、ステップＳ３３の処理に戻る。即ち、ステップＳ３３〜Ｓ３６の処理では、ＦＥＴ（Ｑ１）をオンとしてから時間Ｔ４が経過した後に（突入電流が収束して定常電流となった場合に）、再度Ｔ４タイマを作動させて時間Ｔ４の計時を開始し、過電流が発生しなければ（ステップＳ３３でＮＯの状態が継続されれば）、ステップＳ３３〜Ｓ３６の処理が繰り返される。つまり、負荷回路１０１が定常電流で動作しているときには、この処理が繰り返されることで、ＦＥＴ（Ｑ１）のオン状態が維持される。
If it is determined that the overcurrent determination is not satisfied (NO in step S33), it is determined that the load current I0 is a steady current, and it is determined whether the T4 timer by the
また、負荷電流Ｉ0が過電流判定を満たす場合には（ステップＳ３３でＹＥＳ）、ロジック回路１４のＴ５タイマ（Ｔ５＜Ｔ４）を作動させ、且つ、Ｔ４タイマをリセットする。更に、カウント値Ｃｔ＝０に設定する（ステップＳ３７）。
If the load current I0 satisfies the overcurrent determination (YES in step S33), the T5 timer (T5 <T4) of the
次いで、負荷電流Ｉ0に比例した参照電圧Ｖｐと４倍電圧Ｖref4とを比較する（ステップＳ３８）。その結果、参照電圧Ｖｐが４倍電圧Ｖref4を超えていると判断した場合には（ステップＳ３８でＹＥＳ）、ロジック回路１４はオア回路２に停止信号を出力し、該停止信号によりＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（図２の、ステップＳ３２）。即ち、ＦＥＴ（Ｑ１）をオンとしてしばらく時間が経過し、突入電流が収束した状態において、４倍電圧Ｖref4を超えるような過大な電流が負荷回路１０１に流れた場合には、即時にＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護する。
Next, the reference voltage Vp proportional to the load current I0 is compared with the quadruple voltage Vref4 (step S38). As a result, when it is determined that the reference voltage Vp exceeds the quadruple voltage Vref4 (YES in step S38), the
また、参照電圧Ｖｐが４倍電圧Ｖref4を超えていないと判断した場合には（ステップＳ３８でＮＯ）、時間Ｔ５（既定時間）が経過したか否かを判断する（ステップＳ３９）。つまり、負荷電流Ｉ0が過電流判定を満たしているものの、その過電流に対応する参照電圧Ｖｐが４倍電圧Ｖref4を上回らない程度である場合には、時間Ｔ５が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。 If it is determined that the reference voltage Vp does not exceed the quadruple voltage Vref4 (NO in step S38), it is determined whether or not the time T5 (predetermined time) has elapsed (step S39). That is, when the load current I0 satisfies the overcurrent determination, but the reference voltage Vp corresponding to the overcurrent is not higher than the quadruple voltage Vref4, the FET (Q1) has the current until the time T5 elapses. Continue to be on.
そして、時間Ｔ５が経過した場合には（ステップＳ３９でＹＥＳ）、前述したステップＳ３３と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ４０）。つまり、時間Ｔ５が経過した後に、なお過電流が発生しているか否かを判断する。
When the time T5 has elapsed (YES in step S39), the
そして、過電流判定を満たしていないと判断した場合には（ステップＳ４０でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ４１）、作動中でなければＴ４タイマを作動させた後（ステップＳ４３）、ステップＳ４０の処理に戻る。他方、Ｔ４タイマが作動中である場合には、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ４２）、時間Ｔ４が経過している場合には（ステップＳ４２でＹＥＳ）、ステップＳ３３の処理に戻る。また、時間Ｔ４が経過していない場合には（ステップＳ４２でＮＯ）、ステップＳ４０の処理に戻る。この処理では、過電流が発生していないと判定されていても、時間Ｔ４が経過していない場合にはカウント値Ｃｔ（後述のＳ４４参照）の値を維持し、時間Ｔ４が経過した場合にはカウント値Ｃｔをリセットすることになる。
If it is determined that the overcurrent determination is not satisfied (NO in step S40), it is determined that the load current I0 is a steady current, and whether or not the T4 timer by the
他方、負荷電流Ｉ0が過電流判定を満たしている場合には（ステップＳ４０でＹＥＳ）、カウント値Ｃｔ＝１であるか否かを判断し（ステップＳ４４）、初期的にはＣｔ＝０であるから（ステップＳ４４でＮＯ）、カウント値Ｃｔをインクリメントし、且つ、Ｔ５タイマを作動させる（ステップＳ４５）。その後、ステップＳ３８に処理を戻す。 On the other hand, if the load current I0 satisfies the overcurrent determination (YES in step S40), it is determined whether or not the count value Ct = 1 (step S44), and initially Ct = 0. (NO in step S44), the count value Ct is incremented, and the T5 timer is activated (step S45). Thereafter, the process returns to step S38.
その後、ステップＳ３８〜Ｓ４４の処理を繰り返し、ステップＳ４０の処理でＹＥＳと判定した場合には、カウント値Ｃｔ＝１（既定回数）となるので、ステップＳ４４の処理がＹＥＳ判定となる。つまり、負荷電流Ｉ0が過電流判定を満たし、且つ、参照電圧Ｖｐが４倍電圧Ｖref4に達しない状態が時間Ｔ５だけ継続され、更に、その回数が２回に達した場合には、ステップＳ４４でＹＥＳ判定となる。 Thereafter, the processes in steps S38 to S44 are repeated, and when the determination in step S40 is YES, the count value Ct = 1 (predetermined number of times), so the process in step S44 is YES. That is, the state where the load current I0 satisfies the overcurrent determination and the reference voltage Vp does not reach the quadruple voltage Vref4 is continued for the time T5. It becomes YES determination.
ステップＳ４４でＹＥＳ判定とされた場合には、前述したステップＳ３３、Ｓ４０と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ４６）。つまり、カウント値Ｃｔ＝１となった後、なお過電流が発生しているか否かを判断する。
If YES is determined in step S44, the
そして、過電流判定を満たさない場合には（ステップＳ４６でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ４７）、作動中でなければＴ４タイマを作動させた後（ステップＳ４９）、ステップＳ４６の処理に戻る。他方、Ｔ４タイマが作動中である場合には（ステップＳ４７でＹＥＳ）、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ４８）、時間Ｔ４が経過している場合には（ステップＳ４８でＹＥＳ）、ステップＳ３３の処理に戻る。また、時間Ｔ４が経過していない場合には（ステップＳ４８でＮＯ）、ステップＳ４６の処理に戻る。この処理では、過電流が発生していないと判定されていても、時間Ｔ４が経過していない場合にはカウント値Ｃｔの値を維持し、時間Ｔ４が経過した場合にはカウント値Ｃｔをリセットすることになる。
If the overcurrent determination is not satisfied (NO in step S46), it is determined that the load current I0 is a steady current, and it is determined whether the T4 timer by the
他方、過電流判定を満たす場合には（ステップＳ４６でＹＥＳ）、Ｔ５タイマを作動させ、Ｔ４タイマをリセットし、カウント値Ｃｔ＝０とする（ステップＳ５０）。つまり、４倍電圧Ｖref4を下回る程度の過電流が時間Ｔ５だけ継続し、これが２回繰り返されてもなお過電流が発生している場合には、再度Ｔ５タイマを作動させ、且つ、Ｔ４タイマをリセットし、カウント値Ｃｔをリセットする。 On the other hand, if the overcurrent determination is satisfied (YES in step S46), the T5 timer is activated, the T4 timer is reset, and the count value Ct = 0 is set (step S50). In other words, if an overcurrent that is less than the quadruple voltage Vref4 continues for a time T5, and an overcurrent is generated even if this is repeated twice, the T5 timer is activated again, and the T4 timer is activated. Reset the count value Ct.
その後、参照電圧Ｖｐと２倍電圧Ｖref2を比較する（ステップＳ５１）。その結果、参照電圧Ｖｐが２倍電圧Ｖref2を上回っていると判断した場合には（ステップＳ５１でＹＥＳ）、ロジック回路１４はオア回路ＯＲ２に停止信号を出力し、該停止信号によりＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（図２の、ステップＳ３２）。即ち、４倍電圧Ｖref4を下回る程度の過電流が時間Ｔ５の２回分の時間だけ継続し、その後、なお２倍電圧Ｖref2を超える程度の過電流が発生している場合には、ＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護する。
Thereafter, the reference voltage Vp and the double voltage Vref2 are compared (step S51). As a result, when it is determined that the reference voltage Vp exceeds the double voltage Vref2 (YES in step S51), the
他方、参照電圧Ｖｐが２倍電圧Ｖref2を超えていないと判断した場合には（ステップＳ５１でＮＯ）、時間Ｔ５が経過したか否かが判断される（ステップＳ５２）。つまり、過電流が発生しているものの、その過電流に対応する参照電圧Ｖｐが２倍電圧Ｖref2を下回る程度である場合には、時間Ｔ５が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。 On the other hand, when it is determined that the reference voltage Vp does not exceed the double voltage Vref2 (NO in step S51), it is determined whether or not the time T5 has elapsed (step S52). That is, when an overcurrent has occurred but the reference voltage Vp corresponding to the overcurrent is less than the double voltage Vref2, the FET (Q1) is kept on until the time T5 elapses. .
そして、時間Ｔ５が経過した場合には（ステップＳ５２でＹＥＳ）、前述したステップＳ３３、Ｓ４０、Ｓ４６と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ５３）。
When the time T5 has elapsed (YES in step S52), the
その結果、過電流判定を満たさない場合には（ステップＳ５３でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ５４）、作動中でなければＴ４タイマを作動させた後（ステップＳ５６）、ステップＳ５３の処理に戻る。他方、Ｔ４タイマが作動中である場合には（ステップＳ５４でＹＥＳ）、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ５５）、時間Ｔ４が経過している場合には（ステップＳ５５でＹＥＳ）、ステップＳ３３の処理に戻る。また、時間Ｔ４が経過していない場合には（ステップＳ５５でＮＯ）、ステップＳ５３の処理に戻る。この処理では、過電流が発生していないと判断されていても、時間Ｔ４が経過していない場合にはカウント値Ｃｔの値を維持し、時間Ｔ４が経過した場合にはカウント値Ｃｔをリセットすることになる。
As a result, if the overcurrent determination is not satisfied (NO in step S53), it is determined that the load current I0 is a steady current, and it is determined whether the T4 timer by the
他方、過電流判定を満たす場合には（ステップＳ５３でＹＥＳ）、カウント値Ｃｔ＝４であるか否かを判断し、Ｃｔ＝４でない場合には（ステップＳ５７でＮＯ）、カウント値Ｃｔをインクリメントし、且つ、Ｔ５タイマを作動させて（ステップＳ５８）、ステップＳ５１の処理に戻る。 On the other hand, if the overcurrent determination is satisfied (YES in step S53), it is determined whether or not the count value Ct = 4. If not (NO in step S57), the count value Ct is incremented. Then, the T5 timer is activated (step S58), and the process returns to step S51.
また、カウント値Ｃｔ＝４（既定回数）であると判断した場合には（ステップＳ５７でＹＥＳ）、ＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護する（ステップＳ３２）。
If it is determined that the count value Ct = 4 (predetermined number of times) (YES in step S57), the FET (Q1) is shut off to protect the wire of the
ここで、図３に示すステップＳ３３以降の処理をまとめると、以下の（ｅ）〜（ｇ）のようになる。 Here, the processes after step S33 shown in FIG. 3 are summarized as follows (e) to (g).
（ｅ）突入電流が収束している状態で負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが４倍電圧Ｖref4を超えた場合には、即時にＦＥＴ（Ｑ１）をオフとする。図５は突入電流の収束後においての、時間経過に対する参照電圧Ｖｐの変化を示すタイミングチャートであり、図５に示す時刻ｔ０で過電流が発生し、ＶｐがＶref4を超えた場合には、即時にＦＥＴ（Ｑ１）をオフとする。 (E) When the load current I0 satisfies the overcurrent determination in a state where the inrush current has converged and the reference voltage Vp exceeds the quadruple voltage Vref4, the FET (Q1) is immediately turned off. FIG. 5 is a timing chart showing the change of the reference voltage Vp with time after the convergence of the inrush current. When an overcurrent occurs at time t0 shown in FIG. 5 and Vp exceeds Vref4, it is immediately The FET (Q1) is turned off.
（ｆ）負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが４倍電圧Ｖref4を下回る程度の過電流が時間Ｔ５だけ継続し、更にこれが２回繰り返され、その後、参照電圧Ｖｐが２倍電圧Ｖref2を超える場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図５に示す時刻ｔ０〜ｔ１の時間帯（時間Ｔ５が２回繰り返される時間）でＶｐがＶref4を下回り、その後（時刻ｔ１の後）ＶｐがＶref2を超える場合には、ＦＥＴ（Ｑ１）をオフとする。 (F) The overcurrent to the extent that the load current I0 satisfies the overcurrent determination and the reference voltage Vp falls below the quadruple voltage Vref4 continues for a time T5, and this is repeated twice, and then the reference voltage Vp is 2 When the voltage doubler Vref2 is exceeded, the FET (Q1) is turned off. That is, if Vp falls below Vref4 in the time period from time t0 to time t1 shown in FIG. 5 (time T5 is repeated twice), and after (after time t1) Vp exceeds Vref2, FET (Q1) Turn off.
（ｇ）負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが２倍電圧Ｖref2を下回る程度の過電流が時間Ｔ５だけ継続し、更にこれが５回（Ｃｔ＝０〜４の５回）繰り返された場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、例えば、図５に示す時刻ｔ１〜ｔ２の時間帯で過電流の発生する時間Ｔ５が３回繰り返され、その後、時刻ｔ２〜ｔ３の時間帯で定常電流に戻り、更に、時刻ｔ３から過電流の発生する時間Ｔ５が２回繰り返された場合（但し、時刻ｔ２〜ｔ３の時間Ｔｐは、Ｔｐ＜Ｔ４）には、この時刻ｔ４でカウント値Ｃｔ＝４となって、ＦＥＴ（Ｑ１）をオフとする。他方、図６に示すように、時刻ｔ２で定常電流に戻り、再度過電流が検出される時刻ｔ５までの経過時間ＴｐがＴｐ＞Ｔ４である場合には、図３のステップＳ５５の処理でステップＳ３３の処理に戻るので、カウント値Ｃｔがリセットされる。従って、時刻ｔ５〜ｔ６の時間帯（時間Ｔ５が７回繰り返された時間）で過電流が検出された場合に、ＦＥＴ（Ｑ１）をオフとする。 (G) The overcurrent to the extent that the load current I0 satisfies the overcurrent determination and the reference voltage Vp falls below the double voltage Vref2 continues for the time T5, which is further 5 times (5 times Ct = 0 to 4). If repeated, FET (Q1) is turned off. That is, for example, the time T5 in which the overcurrent is generated is repeated three times in the time period t1 to t2 shown in FIG. 5, and then returns to the steady current in the time period t2 to t3. When the current generation time T5 is repeated twice (however, the time Tp from time t2 to t3 is Tp <T4), the count value Ct = 4 at this time t4, and the FET (Q1) is Turn off. On the other hand, as shown in FIG. 6, when the elapsed time Tp returns to the steady current at time t2 and the time t5 until the overcurrent is detected again is Tp> T4, step S55 in FIG. Since the process returns to S33, the count value Ct is reset. Accordingly, the FET (Q1) is turned off when an overcurrent is detected in the time period from time t5 to time t6 (time T5 is repeated seven times).
こうして、負荷回路１０１に流れる突入電流が収束した後において、負荷電流Ｉ0の大きさ及びその継続時間に応じて、ＦＥＴ（Ｑ１）のオフとするか否かを判断することにより、負荷回路１０１に生じる短絡事故等に起因して過電流が発生した場合には、ＦＥＴ（Ｑ１）をオフとして負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護することができる。
Thus, after the inrush current flowing through the
次に、本発明の特徴的な構成である、オア回路ＯＲ１の出力信号を用いて過電流判定を行うことによる作用について、図８〜図１０を参照して詳細に説明する。 Next, the effect of performing overcurrent determination using the output signal of the OR circuit OR1, which is a characteristic configuration of the present invention, will be described in detail with reference to FIGS.
前述したように、本実施形態では参照電圧Ｖｐが２倍電圧Ｖref2を超えた場合に比較器ＣＭＰ２の出力信号がＨレベルとなり、参照電圧Ｖｐを平滑化して得られる低速追随電圧Ｖｃが基準電圧Ｖref1を超えた場合に比較器ＣＭＰ１の出力信号がＨレベルとなる。更に、これらのうちの少なくとも一方がＨレベルになると、オア回路ＯＲ１の出力信号がＨレベルとなって、過電流判定を満たすことになる。 As described above, in this embodiment, when the reference voltage Vp exceeds the double voltage Vref2, the output signal of the comparator CMP2 becomes H level, and the low-speed following voltage Vc obtained by smoothing the reference voltage Vp is the reference voltage Vref1. The output signal of the comparator CMP1 becomes H level when exceeding. Further, when at least one of these becomes H level, the output signal of the OR circuit OR1 becomes H level, which satisfies the overcurrent determination.
つまり、図８に示す曲線ｑ１１のように脈動する負荷電流Ｉ0が流れた場合には、参照電圧Ｖｐのピーク値は２倍電圧Ｖref2を超えないので、比較器ＣＭＰ２の出力信号はＬレベルである。 That is, when the pulsating load current I0 flows as shown by the curve q11 shown in FIG. 8, the peak value of the reference voltage Vp does not exceed the double voltage Vref2, and therefore the output signal of the comparator CMP2 is at the L level. .
他方、低速追随電圧Ｖｃは、曲線ｑ１２に示すように平滑化されるので、負荷電流Ｉ0の脈動の影響が軽減され、基準電圧Ｖref1を超えず、比較器ＣＭＰ１の出力信号はＬレベルとなり、オア回路ＯＲ１の出力信号は継続してＬレベルとなる。即ち、過電流判定を満たさないことになる。従って、このような場合には、ＦＥＴ（Ｑ１）は遮断されることなく、負荷ＲＬの駆動が継続されることになる。 On the other hand, since the low-speed following voltage Vc is smoothed as shown by the curve q12, the influence of the pulsation of the load current I0 is reduced, does not exceed the reference voltage Vref1, and the output signal of the comparator CMP1 becomes L level. The output signal of the circuit OR1 is continuously at the L level. That is, the overcurrent determination is not satisfied. Therefore, in such a case, the driving of the load RL is continued without interrupting the FET (Q1).
これに対して、本発明の特徴的な構成要件である時定数回路を使用せずに、直接参照電圧Ｖｐを比較器ＣＭＰ１の入力端子（＋端子）に供給し、基準電圧Ｖref1と比較するように構成すると（つまり、参照電圧Ｖｐが基準電圧Ｖref1を超えることを過電流判定の条件に設定すると）、図８に示す時刻ｔ２〜ｔ３間では比較器ＣＭＰ１の出力信号はＬレベルとなるが、時刻ｔ１〜ｔ２の間では比較器ＣＭＰ１の出力信号はＨレベルとなり、過電流判定を満たしてしまい、ＦＥＴ（Ｑ１）が遮断されてしまう。 On the other hand, the reference voltage Vp is directly supplied to the input terminal (+ terminal) of the comparator CMP1 and compared with the reference voltage Vref1 without using the time constant circuit which is a characteristic component of the present invention. (That is, if the overcurrent determination condition is that the reference voltage Vp exceeds the reference voltage Vref1), the output signal of the comparator CMP1 is at the L level between times t2 and t3 shown in FIG. Between times t1 and t2, the output signal of the comparator CMP1 becomes H level, satisfies the overcurrent determination, and the FET (Q1) is cut off.
この問題を回避するためには、図１０に示すように、基準電圧Ｖref１を大きい値とし、図８に示した２倍電圧Ｖref2と同等のレベルに設定しなければならない。この場合には、図１０に示す符号ｑ１３のように、基準電圧Ｖref1を若干下回る程度の電流が継続して流れた場合には、ＦＥＴ（Ｑ１）は遮断されないが、負荷回路１０１の電線温度が上昇して過熱するというトラブルが発生してしまう。
In order to avoid this problem, as shown in FIG. 10, the reference voltage Vref1 must be set to a large value and set to a level equivalent to the double voltage Vref2 shown in FIG. In this case, as indicated by reference numeral q13 shown in FIG. 10, when a current that is slightly lower than the reference voltage Vref1 continues to flow, the FET (Q1) is not cut off, but the wire temperature of the
即ち、本発明では、比較器ＣＭＰ１、ＣＭＰ２の出力のうち少なくとも一方がＨレベルとなった場合に、過電流判定を満たすので、図７の符号ｑ１に示したような脈動電流が継続して流れた場合でも、ＦＥＴ（Ｑ１）を誤遮断することがなく、また、低めの過電流が継続して流れた場合には、これを検出してＦＥＴ（Ｑ１）を遮断することができる。 That is, in the present invention, when at least one of the outputs of the comparators CMP1 and CMP2 becomes H level, the overcurrent determination is satisfied, so that the pulsating current as indicated by the symbol q1 in FIG. In this case, the FET (Q1) is not erroneously interrupted, and if a low overcurrent continues to flow, the FET (Q1) can be interrupted by detecting this.
更に、図９に示すように、時刻ｔ４の時点で負荷回路１０１にデッドショートが発生した場合には、負荷回路１０１に短絡電流が流れるので、図９に示す曲線ｑ１２（低速追随電圧Ｖｃ）は時定数をもって緩やかに上昇するのに対して、曲線ｑ１１（参照電圧Ｖｐ）は急激に上昇し、瞬時に２倍電圧Ｖref2を上回り、更に、４倍電圧Ｖref4を上回る。即ち、低速追随電圧Ｖｃが基準電圧Ｖref1を超えるよりも早く、参照電圧Ｖｐが２倍電圧Ｖref2を上回るので、瞬時に過電流判定が満たされることになり、その後４倍電圧Ｖref4を上回った時点で、ＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護することができる。
Further, as shown in FIG. 9, when a dead short occurs in the
このようにして、本実施形態に係る負荷回路の過電流保護装置では、参照電圧Ｖｐが２倍電圧Ｖref2を上回った場合、或いは、時定数回路を通過して得られる低速追随電圧Ｖｃが基準電圧Ｖref1を上回った場合に、過電流判定を満たすものと判断し、この条件が満たされた場合に、各判定電圧（８倍電圧Ｖref8、４倍電圧Ｖref4、２倍電圧Ｖref2）と参照電圧Ｖｐとを比較し、参照電圧Ｖｐの大きさと継続時間に基づいて、ＦＥＴ（Ｑ１）を遮断するか否かを判断する。 As described above, in the overcurrent protection device for the load circuit according to the present embodiment, when the reference voltage Vp exceeds the double voltage Vref2, or the low-speed tracking voltage Vc obtained through the time constant circuit is the reference voltage. When it exceeds Vref1, it is determined that the overcurrent determination is satisfied, and when this condition is satisfied, each determination voltage (8-fold voltage Vref8, 4-fold voltage Vref4, 2-fold voltage Vref2) and reference voltage Vp And whether or not the FET (Q1) is cut off is determined based on the magnitude and duration of the reference voltage Vp.
従って、車両に搭載されるホーンのように、負荷電流Ｉ0が短時間に上下方向に大きく変動する負荷を駆動する場合等においては、負荷電流Ｉ0が定常電流であるにも関わらずむやみにＦＥＴ（Ｑ１）をオフとすることや、負荷回路１０１に影響を及ぼす程度の負荷電流が流れているにも関わらず、ＦＥＴ（Ｑ１）が遮断されない等のトラブルを回避でき、負荷電流の大きさ、及びその継続時間に応じた極めて高精度な過電流保護を行うことができる。
Therefore, when driving a load in which the load current I0 fluctuates greatly in the vertical direction in a short time, such as a horn mounted on a vehicle, the FET (unnecessarily) even though the load current I0 is a steady current. It is possible to avoid troubles such as the fact that the FET (Q1) is not cut off despite turning off Q1) and a load current that affects the
また、負荷電流Ｉ0が過電流となり、その後一旦定常電流となってから再度過電流となった場合には、定常電流となった時間が所定時間（Ｔ４）未満であれば、過電流発生回数のカウント値Ｃｔはリセットされずに継続されるので、過電流発生時に短時間の電流低下が発生した場合であっても、負荷回路の電線、或いはＦＥＴ（Ｑ１）が過熱する前の時点で確実にＦＥＴ（Ｑ１）を遮断して負荷回路１０１の電線、及びＦＥＴ（Ｑ１）を保護することができる。反対に、定常電流となった時間が所定時間以上であれば、過電流継続時間の計時がリセットされ、次回過電流が発生した場合にはカウント値Ｃｔが０からカウントされるので、ＦＥＴ（Ｑ１）がむやみに遮断されることを防止できる。
Further, when the load current I0 becomes an overcurrent, and then once becomes a steady current and then again becomes an overcurrent, if the time when the steady current becomes less than a predetermined time (T4), the number of overcurrent occurrences Since the count value Ct is continued without being reset, even if a short time current drop occurs when an overcurrent occurs, the count value Ct can be reliably obtained before the load circuit wire or FET (Q1) is overheated. The FET (Q1) can be cut off to protect the wire of the
更に、ＦＥＴ（Ｑ１）をオンとした直後の突入電流発生時には、負荷電流Ｉ0が８倍電流Ｉref8を超えた場合に即時にＦＥＴ（Ｑ１）を遮断し、突入電流が収束した後においては、負荷電流Ｉ0が４倍電流Ｉref4を超えた場合に即時にＦＥＴ（Ｑ１）を遮断するので、ショート故障等による過電流と、通常電流或いは突入電流とを区別することができ、負荷電流の状態に応じた高精度な過電流保護が可能となる。 Further, when an inrush current occurs immediately after the FET (Q1) is turned on, the FET (Q1) is immediately cut off when the load current I0 exceeds the 8-fold current Iref8, and after the inrush current converges, the load When the current I0 exceeds the quadruple current Iref4, the FET (Q1) is immediately shut off, so it is possible to distinguish overcurrent due to short circuit failure etc. from normal current or inrush current, depending on the load current status High-precision overcurrent protection is possible.
また、本実施形態では、マルチソースＦＥＴ（Ｑ１）の、メインＦＥＴ（Ｑ１ａ）を負荷の駆動、停止を制御する電子スイッチとして使用し、サブＦＥＴ（Ｑ１ｂ）を参照電流生成用として使用するので、負荷電流Ｉ0に比例する大きさの参照電流Ｉｒを高精度に取得することができ、過電流検出の精度を向上させることができる。 In the present embodiment, the main FET (Q1a) of the multi-source FET (Q1) is used as an electronic switch for controlling driving and stopping of the load, and the sub FET (Q1b) is used for generating a reference current. The reference current Ir having a magnitude proportional to the load current I0 can be obtained with high accuracy, and the accuracy of overcurrent detection can be improved.
以上、本発明の負荷回路の過電流保護装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。 As described above, the overcurrent protection device for the load circuit of the present invention has been described based on the illustrated embodiment, but the present invention is not limited to this, and the configuration of each part is an arbitrary configuration having the same function. Can be replaced with something.
例えば、本実施形態では、第１基準電圧をＶref1とし、第２基準電圧Ｖref2をＶref1の２倍の電圧としたが、本発明はこれに限定されるものではなく、第１基準電圧よりも第２基準電圧の方が大きければ良い。 For example, in the present embodiment, the first reference voltage is Vref1, and the second reference voltage Vref2 is twice the voltage of Vref1, but the present invention is not limited to this, and the first reference voltage is higher than the first reference voltage. 2 The reference voltage should be larger.
更に、本実施形態では、４倍電圧Ｖref4、及び８倍電圧Ｖref8を用いる例について説明したが、本発明はこれに限定されるものではない。また、ＦＥＴ（Ｑ１）を遮断するためのカウント値Ｃｔの条件を、２回、５回などに設定したが、本発明はこれに限定されるものではない。 Furthermore, in this embodiment, the example using the 4 times voltage Vref4 and the 8 times voltage Vref8 was explained, but the present invention is not limited to this. Further, although the condition of the count value Ct for blocking the FET (Q1) is set to 2 times, 5 times, etc., the present invention is not limited to this.
本発明は、車両に搭載される負荷を駆動する負荷回路の過電流保護に利用することができる。 The present invention can be used for overcurrent protection of a load circuit that drives a load mounted on a vehicle.
１１ バッファ
１２ フリップフロップ回路
１３ チャージポンプ
１４ ロジック回路
１５ ＶＢＡモニタ回路
１６ Ｖds検出回路
１７ オン故障検出器
１８ 発振器
１９ 過電圧検出器
ＶＢ バッテリ（直流電源）
Ｑ１ マルチソースＦＥＴ
Ｑ１ａ メインＦＥＴ
Ｑ１ｂ サブＦＥＴ
ＣＭＰ１〜ＣＭＰ５ 比較器
ＡＭＰ１ アンプ
ＯＲ１ オア回路（基準判定手段）
ＯＲ２ オア回路
ＡＮＤ１ アンド回路
Ｒis 電流検出用抵抗
DESCRIPTION OF
Q1 Multi-source FET
Q1a Main FET
Q1b Sub-FET
CMP1 to CMP5 comparator AMP1 amplifier OR1 OR circuit (reference determination means)
OR2 OR circuit AND1 AND circuit Ris Current detection resistor
Claims (6)
電流検出抵抗を備え、前記負荷に流れる電流に比例する参照電流を流す参照電流生成回路と、
前記参照電流が流れることにより前記電流検出抵抗に生じる参照電圧の変化に対して、低速度で追随して変化する低速追随電圧を生成する時定数回路と、
前記時定数回路で生成された低速追随電圧と、予め設定した第１基準電圧とを比較する第１比較手段と、
前記電流検出抵抗に生じる参照電圧と、予め設定され前記第１基準電圧よりも大きい第２基準電圧とを比較する第２比較手段と、
前記第１比較手段で低速追随電圧が第１基準電圧を上回ったと判定された場合、または前記第２比較手段で参照電圧が第２基準電圧を上回ったと判定された場合に、基準信号を出力する基準判定手段と、
前記基準判定手段から基準信号が出力され、且つ、前記参照電圧が予め設定した過電流判定電圧を超えた場合に、前記電子スイッチを遮断する電子スイッチ制御手段と、
を有することを特徴とする負荷回路の過電流保護装置。 In an overcurrent protection device that is provided in a load circuit including a DC power source, a load, an electric wire, and an electronic switch, and protects the electric wire provided in the load circuit from an overcurrent.
A reference current generating circuit that includes a current detection resistor and that flows a reference current proportional to the current flowing through the load;
A time constant circuit that generates a low-speed tracking voltage that changes following a low speed with respect to a change in the reference voltage that occurs in the current detection resistor when the reference current flows;
First comparison means for comparing the low-speed following voltage generated by the time constant circuit with a preset first reference voltage;
A second comparison means for comparing a reference voltage generated in the current detection resistor with a second reference voltage which is set in advance and is larger than the first reference voltage;
A reference signal is output when the first comparison means determines that the low-speed tracking voltage exceeds the first reference voltage, or when the second comparison means determines that the reference voltage exceeds the second reference voltage. Reference judging means;
An electronic switch control means for cutting off the electronic switch when a reference signal is output from the reference determination means and the reference voltage exceeds a preset overcurrent determination voltage;
An overcurrent protection device for a load circuit, comprising:
前記参照電圧が前記過電流判定電圧を超えている時間が既定時間だけ継続し、且つ前記既定時間だけ継続した回数を計数し、この計数した回数が既定回数となった場合に、前記電子スイッチを遮断する機能を備え、
更に、継続した回数を計数する際には、
前記基準信号が停止し、その後所定時間以内に再度基準信号が出力された場合には前記繰り返し回数の計数を継続し、前記所定時間以内に再度基準信号が出力されない場合には前記繰り返し回数をリセットすること
を特徴とする請求項１または請求項２のいずれかに記載の負荷回路の過電流保護装置。 The electronic switch control means, when the reference signal is output,
The number of times that the reference voltage exceeds the overcurrent determination voltage continues for a predetermined time and continues for the predetermined time is counted, and when the counted number reaches the predetermined number, the electronic switch is turned on. It has a function to block,
Furthermore, when counting the number of times it has continued,
If the reference signal is stopped and then the reference signal is output again within a predetermined time, the repeat count is continued, and if the reference signal is not output again within the predetermined time, the repeat count is reset. The overcurrent protection device for a load circuit according to any one of claims 1 and 2.
前記電子スイッチ制御手段は、前記参照電圧が前記複数の判定電圧のうちの最大の電圧値となる判定電圧を超えたと判断された場合に、前記電子スイッチを即時に遮断することを特徴とする請求項１〜請求項３のいずれか１項に記載の負荷回路の過電流保護装置。 As the overcurrent determination voltage, a plurality of determination voltages having different voltage values are set,
The electronic switch control means immediately shuts off the electronic switch when it is determined that the reference voltage exceeds a determination voltage that is a maximum voltage value of the plurality of determination voltages. The overcurrent protection device for a load circuit according to any one of claims 1 to 3.
前記参照電流生成回路は、前記サブＦＥＴのソース電圧が前記メインＦＥＴのソース電圧と等しくなるように制御して前記電流検出抵抗に参照電流を流すことを特徴とする請求項１〜請求項５のいずれか１項に記載の負荷回路の過電流保護装置。 The electronic switch is the main FET of a multi-source FET composed of a main FET and a sub FET having a common drain and gate, the drain is connected to the DC power source, and the source of the main FET is used as the load connection,
6. The reference current generation circuit controls the source voltage of the sub-FET to be equal to the source voltage of the main FET, and causes a reference current to flow through the current detection resistor. The overcurrent protection device for a load circuit according to any one of the preceding claims.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010023995A JP5480653B2 (en) | 2010-02-05 | 2010-02-05 | Overcurrent protection device for load circuit |
| PCT/JP2011/052438 WO2011096546A1 (en) | 2010-02-05 | 2011-02-04 | Overcurrent protection device for load circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010023995A JP5480653B2 (en) | 2010-02-05 | 2010-02-05 | Overcurrent protection device for load circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011166869A true JP2011166869A (en) | 2011-08-25 |
| JP5480653B2 JP5480653B2 (en) | 2014-04-23 |
Family
ID=44355540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010023995A Expired - Fee Related JP5480653B2 (en) | 2010-02-05 | 2010-02-05 | Overcurrent protection device for load circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5480653B2 (en) |
| WO (1) | WO2011096546A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016135815A1 (en) * | 2015-02-23 | 2016-09-01 | 新電元工業株式会社 | Load drive circuit and load short-circuit detection circuit |
| JP2018011482A (en) * | 2016-07-15 | 2018-01-18 | 矢崎総業株式会社 | Semiconductor switch controller |
| JPWO2021079469A1 (en) * | 2019-10-24 | 2021-04-29 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115347628A (en) * | 2021-05-14 | 2022-11-15 | 宁德时代新能源科技股份有限公司 | Overcurrent detection method, battery management unit and battery management system |
| DE102021210923A1 (en) * | 2021-09-29 | 2023-03-30 | Carl Zeiss Meditec Ag | Ophthalmic laser system and device for controlling an electrical energy supply |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4241372A (en) * | 1979-03-01 | 1980-12-23 | Entron, Inc. | Power supply protective circuit |
| JP2002538751A (en) * | 1999-02-23 | 2002-11-12 | マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド | Independently adjustable dual-level current threshold |
| JP2004048498A (en) * | 2002-07-12 | 2004-02-12 | Yazaki Corp | Circuit constant setting method for semiconductor protecting device and protecting device for semiconductor element using the same method |
| WO2007074837A1 (en) * | 2005-12-26 | 2007-07-05 | Autonetworks Technologies, Ltd. | Power supply control device |
| JP2008172901A (en) * | 2007-01-10 | 2008-07-24 | Toyota Motor Corp | Power supply unit |
| JP2008283641A (en) * | 2007-05-14 | 2008-11-20 | Yazaki Corp | Overcurrent protection apparatus |
| JP2011041349A (en) * | 2009-08-06 | 2011-02-24 | Yazaki Corp | Controller of load circuit |
-
2010
- 2010-02-05 JP JP2010023995A patent/JP5480653B2/en not_active Expired - Fee Related
-
2011
- 2011-02-04 WO PCT/JP2011/052438 patent/WO2011096546A1/en active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4241372A (en) * | 1979-03-01 | 1980-12-23 | Entron, Inc. | Power supply protective circuit |
| JP2002538751A (en) * | 1999-02-23 | 2002-11-12 | マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド | Independently adjustable dual-level current threshold |
| JP2004048498A (en) * | 2002-07-12 | 2004-02-12 | Yazaki Corp | Circuit constant setting method for semiconductor protecting device and protecting device for semiconductor element using the same method |
| WO2007074837A1 (en) * | 2005-12-26 | 2007-07-05 | Autonetworks Technologies, Ltd. | Power supply control device |
| JP2008172901A (en) * | 2007-01-10 | 2008-07-24 | Toyota Motor Corp | Power supply unit |
| JP2008283641A (en) * | 2007-05-14 | 2008-11-20 | Yazaki Corp | Overcurrent protection apparatus |
| JP2011041349A (en) * | 2009-08-06 | 2011-02-24 | Yazaki Corp | Controller of load circuit |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016135815A1 (en) * | 2015-02-23 | 2016-09-01 | 新電元工業株式会社 | Load drive circuit and load short-circuit detection circuit |
| JPWO2016135815A1 (en) * | 2015-02-23 | 2017-04-27 | 新電元工業株式会社 | Load drive circuit and load short circuit detection circuit |
| US9871369B2 (en) | 2015-02-23 | 2018-01-16 | Shindengen Electric Manufacturing Co., Ltd. | Load driver circuit and load short-circuit detection circuit |
| JP2018011482A (en) * | 2016-07-15 | 2018-01-18 | 矢崎総業株式会社 | Semiconductor switch controller |
| CN107623514A (en) * | 2016-07-15 | 2018-01-23 | 矢崎总业株式会社 | Control apparatus of semiconductor switch |
| US10431973B2 (en) | 2016-07-15 | 2019-10-01 | Yazaki Corporation | Semiconductor switch control device |
| CN107623514B (en) * | 2016-07-15 | 2020-07-31 | 矢崎总业株式会社 | Semiconductor switch control device |
| JPWO2021079469A1 (en) * | 2019-10-24 | 2021-04-29 | ||
| WO2021079469A1 (en) * | 2019-10-24 | 2021-04-29 | 三菱電機株式会社 | Motor drive system and air conditioner |
| JP7292401B2 (en) | 2019-10-24 | 2023-06-16 | 三菱電機株式会社 | Motor drive system and air conditioner |
| US11804796B2 (en) | 2019-10-24 | 2023-10-31 | Mitsubishi Electric Corporation | Motor drive system and air conditioner |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5480653B2 (en) | 2014-04-23 |
| WO2011096546A1 (en) | 2011-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5351793B2 (en) | Overcurrent protection device and overcurrent protection system | |
| JP5480653B2 (en) | Overcurrent protection device for load circuit | |
| US6590757B2 (en) | Method and apparatus for detecting and suppressing a parallel arc fault | |
| EP2544353B1 (en) | Inverter and overload protection method | |
| US6356423B1 (en) | Soild state protection circuit for electrical apparatus | |
| JP6876844B2 (en) | Power supply with soft start and protection | |
| JP5955502B2 (en) | Load circuit disconnection detection device | |
| JP6748935B2 (en) | Protection circuit for semiconductor switch with current sense | |
| JP6359957B2 (en) | Motor drive device having secondary damage prevention function | |
| JP2018113777A (en) | Semiconductor switch control device | |
| JP2009011042A (en) | Method for protecting rush current prevention circuits, and inverter device | |
| JP6394036B2 (en) | Driving device for power semiconductor element | |
| JP2009165348A (en) | Power converter and its abnormality detecting method | |
| KR101752532B1 (en) | Method for controlling inverter | |
| JP5288165B2 (en) | AC motor control device | |
| JP2017225307A (en) | Power supply voltage abnormality determination device | |
| JP6439597B2 (en) | Power converter | |
| JP2010278866A (en) | Protection device of semiconductor device | |
| JP5970216B2 (en) | Converter device | |
| US11418021B2 (en) | Device circuit breaker having intelligent limit value determination and method therefor | |
| JP5097229B2 (en) | Overheat protection device | |
| JP5765056B2 (en) | Motor control device and motor | |
| JP2013143818A (en) | Semiconductor fuse device | |
| JP2015139370A (en) | Apparatus and method for sensing overcurrent in inverter | |
| JP5786291B2 (en) | Inverter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5480653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |