JP2011160811A - Reaction treatment device - Google Patents
Reaction treatment device Download PDFInfo
- Publication number
- JP2011160811A JP2011160811A JP2011113419A JP2011113419A JP2011160811A JP 2011160811 A JP2011160811 A JP 2011160811A JP 2011113419 A JP2011113419 A JP 2011113419A JP 2011113419 A JP2011113419 A JP 2011113419A JP 2011160811 A JP2011160811 A JP 2011160811A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- control
- heater
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、遺伝子増幅を行うＰＣＲ法に適用可能な反応処理装置に関するものである。より詳しくは、高精度の温度制御が可能な反応処理装置に関するものである。 The present invention relates to a reaction processing apparatus applicable to a PCR method for performing gene amplification. More specifically, the present invention relates to a reaction processing apparatus capable of highly accurate temperature control.
温度条件に基づいて反応を制御する必要がある場合には、その温度条件をより高精度に制御できることが望まれる。液体、固体、気体に関わらず反応を行う反応処理装置において高精度に温度制御可能であることが望まれる。たとえば、遺伝子解析等の技術分野でもこのような要請はある。 When it is necessary to control the reaction based on the temperature condition, it is desired that the temperature condition can be controlled with higher accuracy. It is desired that the temperature can be controlled with high accuracy in a reaction processing apparatus that performs a reaction regardless of liquid, solid, or gas. For example, there is such a request in the technical field such as gene analysis.
一例として、遺伝子増幅を行うＰＣＲ法（polymerase chain reaction；ポリメラーゼ連鎖反応）を用いる場合が挙げられる。ＰＣＲ法は、微量核酸の定量分析の標準的手法ともいえる。 As an example, a PCR method (polymerase chain reaction) that performs gene amplification is used. The PCR method can be said to be a standard method for quantitative analysis of a small amount of nucleic acid.
ＰＣＲ法は、「熱変性→プライマーとのアニーリング→ポリメラーゼ伸長反応」という増幅サイクルを連続的に行うことで、ＤＮＡ等を数十万倍にも増幅させることができる。
このようにして得られるＰＣＲ増幅産物をリアルタイムでモニタリングして前記微量核酸の定量分析を行うこともできる。
In the PCR method, DNA and the like can be amplified several hundred thousand times by continuously performing an amplification cycle of “thermal denaturation → annealing with a primer → polymerase extension reaction”.
The PCR amplification product thus obtained can be monitored in real time for quantitative analysis of the trace nucleic acid.
しかし、ＰＣＲ法では前記増幅サイクルを正確に制御することが必要である。そのためには高精度の温度制御が必要となる。
温度制御が不十分である場合には、無関係なＤＮＡ配列を増幅してしまったり、増幅が全く見られなかったりする。
However, in the PCR method, it is necessary to accurately control the amplification cycle. For this purpose, highly accurate temperature control is required.
If the temperature control is insufficient, irrelevant DNA sequences may be amplified or no amplification may be observed.
このように、前記した装置等については、いずれも反応処理装置として高精度の熱制御ができることが重要となる。これに関する技術として、特許文献１や特許文献２には前記反応処理装置の温度制御に関する技術が開示されている。
また、微小領域の発熱制御として半導体素子等を用いることも行われており、半導体素子を用いることにより複数のヒータ素子をマトリクス状に配列することができる。特許文献３にマトリクス配列に関する技術が開示されている。特許文献４にＰＣＲの反応制御に関する技術が開示されている。
As described above, it is important that the above-described apparatuses and the like can be controlled with high accuracy as a reaction processing apparatus. As techniques related to this,
In addition, a semiconductor element or the like is also used for heat generation control of a minute region, and a plurality of heater elements can be arranged in a matrix by using the semiconductor element.
反応処理装置において、半導体素子または抵抗加熱体を微小領域の発熱制御として使用しかつ、マトリクス状に配列した場合において、隣接するヒータから熱拡散がおこる。 In a reaction processing apparatus, when semiconductor elements or resistance heating elements are used for heat generation control of a minute region and arranged in a matrix, thermal diffusion occurs from adjacent heaters.
図１は熱拡散の様子を示している。 FIG. 1 shows the state of thermal diffusion.
図１には、ヒータ（Ａ）１とヒータ（Ｂ）２とヒータ（Ｃ）３に対して同時に温度上昇させたときのヒータ（Ａ）１とヒータ（Ｂ）２の間の温度プロファイルを示している。
熱拡散によりヒータ（Ａ）１とヒータ（Ｂ）２の中間点Ｘの温度が上昇している。さらにヒータ（Ａ）１のピーク温度（ピークＡ）よりもヒータ（Ｂ）２のピーク温度（ピークＢ）の温度のほうが高くなっている。これはヒータ（Ｂ）２はヒータ（Ａ）１およびヒータ（Ｃ）３の両方から熱拡散の影響を受けるためである。
FIG. 1 shows a temperature profile between the heater (A) 1 and the heater (B) 2 when the temperature of the heater (A) 1, the heater (B) 2 and the heater (C) 3 is increased simultaneously. ing.
The temperature at the intermediate point X between the heater (A) 1 and the heater (B) 2 is increased due to thermal diffusion. Furthermore, the peak temperature (peak B) of the heater (B) 2 is higher than the peak temperature (peak A) of the heater (A) 1. This is because the heater (B) 2 is affected by thermal diffusion from both the heater (A) 1 and the heater (C) 3.
このような熱拡散の発生により以下のような問題点があった。
ヒータに対して行った設定温度よりも実際の温度が高くなり、温度制御が正確にできなくなってしまう。
熱拡散の影響が起こらないようにヒータ間の間隔を広げるとマトリクス全体の面積が大きくなってしまう。
マトリクス上に配置されたヒータを個別に制御する場合、その配置された場所により熱拡散の度合いが異なり個別の温度制御が困難になる。
The occurrence of such thermal diffusion has the following problems.
The actual temperature becomes higher than the set temperature set for the heater, and temperature control cannot be performed accurately.
If the space between the heaters is widened so that the influence of thermal diffusion does not occur, the area of the entire matrix becomes large.
When individually controlling the heaters arranged on the matrix, the degree of thermal diffusion differs depending on the place of the arrangement, and individual temperature control becomes difficult.
本発明は、隣接する加熱部（ヒータ）からの熱拡散が生じた場合であっても温度制御を高精度で行うことができる反応処理装置を提供することにある。 An object of the present invention is to provide a reaction processing apparatus capable of performing temperature control with high accuracy even when thermal diffusion from an adjacent heating unit (heater) occurs.
本発明の第１の観点は、複数の反応領域と、前記反応領域ごとに配置された複数の加熱部と、前記加熱部により加熱される反応領域以外の領域を冷却する冷却部と、を有し、前記加熱部は、ヒータと温度検出素子を含み、前記温度検出素子より温度を検出する検出手段と、検出された温度情報に基づいて前記ヒータの温度を制御する温度制御手段と、を有し、前記温度制御手段における処理は、温度サイクルを含み、当該温度サイクルはディネーチャ処理における第１の温度保持制御と、ディネーチャ処理からアニーリング処理に遷移する降温処理における降温制御とアニーリング処理における第２の温度保持制御と、アニーリング処理からエクステンション処理に遷移する第１の昇温処理における第１の昇温制御と、エクステンション処理における第３の温度保持制御と、エクステンション処理からディネーチャ処理に遷移する第２の昇温処理における第２の昇温制御と、を含む。 A first aspect of the present invention includes a plurality of reaction regions, a plurality of heating units arranged for each reaction region, and a cooling unit that cools a region other than the reaction region heated by the heating unit. The heating unit includes a heater and a temperature detection element, and includes a detection unit that detects a temperature from the temperature detection element, and a temperature control unit that controls the temperature of the heater based on the detected temperature information. The process in the temperature control means includes a temperature cycle, and the temperature cycle is a first temperature holding control in the deaning process, and a second temperature lowering control and an annealing process in the temperature lowering process transitioning from the deaner process to the annealing process. Temperature holding control, first temperature raising control in first temperature raising process that transitions from annealing process to extension process, and extension process Definitive and a third temperature holding control, a second heating control in the second heating process of transition from the extension processing Dinecha process, the.
本発明の第２の観点は、複数の反応領域と、前記反応領域ごとに配置された複数の加熱部と、前記加熱部により加熱される反応領域以外の領域を冷却する冷却部と、を有し、前記加熱部は、ヒータと温度検出素子を含み、前記温度検出素子より温度を検出する検出手段と、検出された温度情報に基づいて前記ヒータの温度を制御する温度制御手段と、を有し、前記温度制御手段における処理は、ディネーチャ処理における第１の温度保持制御と、ディネーチャ処理からアニーリング処理に遷移する降温処理における降温制御と、アニーリング処理およびエクステンション処理おける第２の温度保持制御と、エクステンション処理からディネーチャ処理に遷移する昇温処理における昇温制御と、を含む。 A second aspect of the present invention includes a plurality of reaction regions, a plurality of heating units arranged for each reaction region, and a cooling unit that cools a region other than the reaction region heated by the heating unit. The heating unit includes a heater and a temperature detection element, and includes a detection unit that detects a temperature from the temperature detection element, and a temperature control unit that controls the temperature of the heater based on the detected temperature information. The process in the temperature control means includes a first temperature holding control in the deaning process, a temperature lowering control in the temperature lowering process transitioning from the deaning process to the annealing process, a second temperature holding control in the annealing process and the extension process, Temperature increase control in the temperature increase process that transitions from the extension process to the deny process.
好適には、前記温度制御手段は、前記温度検出素子より温度を検出する検出処理と、ヒータ制御量を計算する計算処理と、前記ヒータを制御するヒータ制御処理と、冷却部を制御する冷却部制御処理と、を行う。 Preferably, the temperature control means includes a detection process for detecting a temperature from the temperature detection element, a calculation process for calculating a heater control amount, a heater control process for controlling the heater, and a cooling part for controlling a cooling part. Control processing.
好適には、前記温度制御手段は、前記温度検出素子より温度を検出する検出処理は、前記温度検出素子に印加する電流値を制御する電流値制御処理と、前記温度検出素子の電圧値をアナログディジタルコンバータにより変換する変換処理と、を行う。 Preferably, the temperature control means detects the temperature from the temperature detection element, the current value control process controls the current value applied to the temperature detection element, and the voltage value of the temperature detection element is analog. And a conversion process for conversion by a digital converter.
本発明によれば、隣接する加熱部（ヒータ）からの熱拡散が生じた場合であっても温度制御を高精度で行うことができる。 According to the present invention, temperature control can be performed with high accuracy even when thermal diffusion from an adjacent heating unit (heater) occurs.
以下、本発明の実施形態を添付図面に関連付けて説明する。
添付図面に示された各実施形態は、本発明に係る代表的な実施形態の一例を示したものであり、これにより本発明の範囲が狭く解釈されることはない。
以下に使用する図面では、説明の便宜上、装置の構成等については簡素化して示している。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
Each embodiment shown in an accompanying drawing shows an example of typical embodiment concerning the present invention, and, thereby, the scope of the present invention is not interpreted narrowly.
In the drawings used below, for the convenience of explanation, the configuration of the apparatus and the like are simplified.
図２は、本発明の実施形態に係る反応処理装置を示す概念図である。 FIG. 2 is a conceptual diagram showing a reaction processing apparatus according to an embodiment of the present invention.
この反応処理装置のサイズや層構造等は、目的に応じて適宜選択可能であり、反応処理装置１０の形態構成についても本発明の目的に沿う範囲で設計または変更可能である。
The size, layer structure, and the like of the reaction processing apparatus can be appropriately selected according to the purpose, and the configuration of the
本反応処理装置１０は、図２に示すように、ウェル基板１１、ヒータ基板１２、加熱部（ヒータ）１３、ウェル基板１１に形成された反応領域１４、冷却部１５、および放熱器１６を有している。
このように、反応処理装置１０は、複数の反応領域１４を有するウェル基板１１と、反応領域１４を加熱する加熱部１３と、を備えている。
冷却部１５は吸熱源として、ペルチェ素子を用いている。冷却部１５が吸熱される過程において蓄積される熱量を放出するために放熱器１６が設置されている。
As shown in FIG. 2, the
As described above, the
The cooling
反応領域１４では、所定の反応をそれぞれの反応領域ごとに行うことができる。
反応領域１４は、複数の反応を行うことができるため、たとえば、反応領域１４ごとに反応条件を変化させて網羅的な解析を行うこともできる。
In the
Since the
図３は、本実施形態に係る反応処理装置における加熱部の構成例を概念的に示す図である。 FIG. 3 is a diagram conceptually illustrating a configuration example of the heating unit in the reaction processing apparatus according to the present embodiment.
本実施形態においては、図３に示すように、反応処理装置１０において、各反応領域１４をマトリクス状に配置し、各反応領域に対応した加熱部１３を設ける構成とし、Ｘ方向とＹ方向に沿ってマトリクス状に配置させている。
このような構成とすることで、各半導体発熱素子２０を一括制御することができる。
In the present embodiment, as shown in FIG. 3, in the
With such a configuration, the
図４は、本実施形態に係る反応処理装置における制御装置の温度制御フィードバックを行うシステム構成図である。 FIG. 4 is a system configuration diagram for performing temperature control feedback of the control device in the reaction processing apparatus according to the present embodiment.
このシステムは、加熱部(ヒータ)１３を構成する半導体発熱素子２０および温度検出素子２１の発熱量および温度検出のフォードバックを実現するために、電流制御回路２２、ディジタルポテンショメータ２３、制御部（ＣＰＵ）２４、アナログディジタルコンバータ（ＡＤＣ）２５、温度検出回路２６、温度測定用ポテンショメータ２７、定電流回路２８、および記憶装置２９を有する。
This system includes a
ＣＰＵ２４は内部に記憶装置２９を備えており、この記憶装置２９に温度情報等のパラメータを格納することができる。記憶装置２９はＣＰＵ２４の外部にあっても同様の制御が可能である。
The
温度制御手段としてのＣＰＵ２４における処理は、温度サイクルを含み、この温度サイクルはディネーチャ処理における第１の温度保持制御と、ディネーチャ処理からアニーリング処理に遷移する降温処理における降温制御とアニーリング処理における第２の温度保持制御と、アニーリング処理からエクステンション処理に遷移する第１の昇温処理における第１の昇温制御と、エクステンション処理における第３の温度保持制御と、エクステンション処理からディネーチャ処理に遷移する第２の昇温処理における第２の昇温制御と、を含む。
The process in the
また、ＣＰＵ２４における処理は、ディネーチャ処理における第１の温度保持制御と、ディネーチャ処理からアニーリング処理に遷移する降温処理における降温制御と、アニーリング処理およびエクステンション処理おける第２の温度保持制御と、エクステンション処理からディネーチャ処理に遷移する昇温処理における昇温制御と、を含む。
The processing in the
なお、温度制御手段には、アナログディジタルコンバータを含む。 The temperature control means includes an analog / digital converter.
また、ＣＰＵ２４は、温度検出素子２１より温度を検出する検出処理と、ヒータ制御量を計算する計算処理と、ヒータ１３を制御するヒータ制御処理と、冷却部１５を制御する冷却部制御処理と、を行う。
In addition, the
また、ＣＰＵ２４は、温度検出素子２１より温度を検出する検出処理は、温度検出素子２１に印加する電流値を制御する電流値制御処理と、温度検出素子２１の電圧値をアナログディジタルコンバータ２５により変換する変換処理と、を行う。
In addition, the
図５は、本実施形態で使われる制御パラメータの一例を示している。
制御パラメータには、反応方式、１サイクル時間や保持時間等の時間に関するもの、アニール温度等の各種温度に関するもの、ヒータの制御オン、オフ、ループ回数、制御フェーズ、ヒータ出力値等が含まれる。
FIG. 5 shows an example of control parameters used in the present embodiment.
The control parameters include a reaction system, one related to time such as cycle time and holding time, one related to various temperatures such as annealing temperature, heater control on / off, number of loops, control phase, heater output value, and the like.
図６は、本実施形態の基本的なフィードバック制御を説明するためのフローチャートである。
ここで、本実施形態の基本的なフィードバック制御の動作について図６のフローチャートに関連付けて説明する。
FIG. 6 is a flowchart for explaining basic feedback control of the present embodiment.
Here, the basic feedback control operation of the present embodiment will be described with reference to the flowchart of FIG.
ＰＣＲ反応制御（Ｓ４０）は一定時間毎に周期的に処理が行われる。その周期時間が経過したどうかを判断（Ｓ１０）し、周期がきた場合制御フェーズパラメータを温度測定用ポテンショメータ設定フェーズに変更する（Ｓ２０）。
そして、制御パラメータとして制御フェーズデータを格納する（Ｓ３０）。
The PCR reaction control (S40) is periodically performed at regular intervals. It is determined whether or not the cycle time has passed (S10). If the cycle has come, the control phase parameter is changed to the temperature measurement potentiometer setting phase (S20).
Then, control phase data is stored as a control parameter (S30).
図７は、ＰＣＲ反応処理制御の動作について説明するためのフローチャートである。
図８は本実施形態の制御処理（フェーズ）の一覧を示している。
ここで、ＰＣＲ反応処理制御の動作について図７のフローチャートに関連付けて説明する。
FIG. 7 is a flowchart for explaining the operation of the PCR reaction process control.
FIG. 8 shows a list of control processes (phases) of the present embodiment.
Here, the operation of the PCR reaction process control will be described with reference to the flowchart of FIG.
どの制御フェーズに位置しているかを制御パラメータＳ１００内の制御フェーズデータを取得(Ｓ１１０)することにより、各フェーズの処理を行う。
まず、制御中フェーズであるか否かの判定を行う（Ｓ１２０）。
制御中フェーズでない場合には、制御フェーズの種類を確認する（Ｓ１３０）。
The control phase data in the control parameter S100 is acquired (S110) to determine which control phase is located, thereby processing each phase.
First, it is determined whether or not it is in the controlling phase (S120).
If it is not the in-control phase, the type of the control phase is confirmed (S130).
温度測定用ポテンショメータ設定の場合には、制御フェーズを温度測定用ポテンショメータ設定中フェーズへ変更する（Ｓ１４０）。
そして、温度測定用ポテンショメータを設定する（Ｓ１９０）。
If the temperature measurement potentiometer is set, the control phase is changed to the temperature measurement potentiometer setting phase (S140).
Then, a temperature measuring potentiometer is set (S190).
ＰＩＮダイオードのアナログデータからディジタルデータに変換したＡＤ値取得の場合には、制御フェーズをＡＤ値取得中フェーズへ変更する（Ｓ１５０）。
そして、ＡＤ値を受信する（Ｓ２００）。
In the case of acquiring the AD value converted from the analog data of the PIN diode to the digital data, the control phase is changed to the AD value acquiring phase (S150).
Then, the AD value is received (S200).
ヒータ制御量計算の場合には、制御フェーズをヒータ制御量計算中フェーズへ変更する（Ｓ１６０）。
そして、ヒータ制御量計算処理を行う（Ｓ２１０）。
In the case of heater control amount calculation, the control phase is changed to the heater control amount calculation phase (S160).
Then, a heater control amount calculation process is performed (S210).
ヒータ制御の場合には、制御フェーズをヒータ制御中フェーズへ変更する（Ｓ１７０）。
そして、ヒータ制御処理を行う（Ｓ２２０）。
In the case of heater control, the control phase is changed to the heater controlling phase (S170).
Then, a heater control process is performed (S220).
ペルチェ制御の場合には、制御フェーズをペルチェ制御中フェーズへ変更する（Ｓ１８０）。
そして、ペルチェ制御処理を行う（Ｓ２３０）。
In the case of Peltier control, the control phase is changed to the Peltier controlling phase (S180).
Then, Peltier control processing is performed (S230).
図９は、温度測定用ポテンショメータ設定フェーズの動作について説明するためのフローチャートである。
ここで、温度測定用ポテンショメータ設定フェーズの動作について図９に関連付けて説明する。
FIG. 9 is a flowchart for explaining the operation of the temperature measurement potentiometer setting phase.
Here, the operation of the temperature measurement potentiometer setting phase will be described with reference to FIG.
制御するヒータを選定する（Ｓ３１０）。
選定されたヒータの温度を測定するためヒータと同じセル内の温度検出素子に接続された温度測定用ポテンショメータを設定する（Ｓ３２０）。
温度測定用ポテンショメータの設定が終了後、制御パラメータをＡＤデータ取得フェーズへ変更する（Ｓ３３０）。
A heater to be controlled is selected (S310).
In order to measure the temperature of the selected heater, a temperature measuring potentiometer connected to the temperature detecting element in the same cell as the heater is set (S320).
After the setting of the temperature measuring potentiometer is completed, the control parameter is changed to the AD data acquisition phase (S330).
図１０は、ＡＤデータ取得フェーズの動作について説明するためのフローチャートである。
ここで、ＡＤデータ取得フェーズの動作について図１０のフローチャートに関連付けて説明する。
FIG. 10 is a flowchart for explaining the operation of the AD data acquisition phase.
Here, the operation of the AD data acquisition phase will be described with reference to the flowchart of FIG.
アナログディジタルコンバータ（ＡＤＣ）に指令を送り、アナログディジタル変換を開始させる（Ｓ３４０）。
ＡＤ変換終了後、アナログディジタルコンバータよりディジタルデータを取得する（Ｓ３５０）。
データを取得後、制御フェーズをヒータ制御量計算フェーズへ変更する（Ｓ３６０）。
A command is sent to the analog-digital converter (ADC) to start analog-digital conversion (S340).
After the AD conversion is completed, digital data is acquired from the analog-digital converter (S350).
After acquiring the data, the control phase is changed to the heater control amount calculation phase (S360).
図１１は、ヒータ補正量計算処理フェーズの動作について説明するためのフローチャートである。
ここで、ヒータ補正量計算処理フェーズの動作について図１１のフローチャートに関連付けて説明する。
FIG. 11 is a flowchart for explaining the operation of the heater correction amount calculation processing phase.
Here, the operation of the heater correction amount calculation processing phase will be described with reference to the flowchart of FIG.
制御パラメータから温度情報と制御サブフェーズを取得する（Ｓ４１０）。
制御サブフェーズとは、ヒータ出力を算出する際に、ＰＣＲ反応における制御ステップを示すものである。
図１２は、本実施形態における制御サブフェーズの一例を示している。
Temperature information and a control subphase are acquired from the control parameters (S410).
The control subphase indicates a control step in the PCR reaction when the heater output is calculated.
FIG. 12 shows an example of the control subphase in the present embodiment.
現在の温度と目標温度と違いがあるかどうかを判断する（Ｓ４３０）。
現在の温度と目標温度に違いがある場合、目標温度と現在温度と差よりヒータの最適なヒータ出力値を計算する（Ｓ４４０）。
現在の温度と目標温度に違いがない場合、制御サブフェーズが温度保持フェーズであるかどうかを判断する（Ｓ４５０）。
制御サブフェーズが温度保持フェーズである場合、制御サブフェーズを次のフェーズに変更し制御パラメータへ格納する（Ｓ４８０）。
制御サブフェーズが温度保持フェーズでないまたは、ステップＳ４４０が終了またはステップＳ４５０が終了した場合、ヒータ出力を制御パラメータへ格納する（Ｓ４６０）。
ステップＳ４３０からステップＳ４６０のステップを制御するヒータの数だけ繰り返す（Ｓ４２０）。
制御フェーズをペルチェ制御フェーズに変更する（Ｓ４７０）。
It is determined whether there is a difference between the current temperature and the target temperature (S430).
If there is a difference between the current temperature and the target temperature, an optimal heater output value of the heater is calculated from the difference between the target temperature and the current temperature (S440).
If there is no difference between the current temperature and the target temperature, it is determined whether or not the control sub-phase is a temperature holding phase (S450).
When the control subphase is the temperature holding phase, the control subphase is changed to the next phase and stored in the control parameter (S480).
When the control subphase is not the temperature holding phase, or when step S440 is completed or step S450 is completed, the heater output is stored in the control parameter (S460).
Steps S430 to S460 are repeated for the number of heaters that control the steps (S420).
The control phase is changed to the Peltier control phase (S470).
図１３は、ペルチェ制御フェーズの動作について説明するためのフローチャートである。
ここで、ペルチェ制御フェーズの動作について図１３のフローチャートに関連付けて説明する。
FIG. 13 is a flowchart for explaining the operation of the Peltier control phase.
Here, the operation of the Peltier control phase will be described with reference to the flowchart of FIG.
制御パラメータからペルチェ設定温度と現在のペルチェ温度を取得する（Ｓ５１０）。
目標ペルチェ温度と現在ペルチェ温度よりペルチェ出力を計算する（Ｓ５２０）。
ステップＳ５１０、Ｓ５２０で取得したペルチェ設定温度と現在のペルチェ温度からペルチェの最適温度を設定する（Ｓ５３０）。
ペルチェ設定温度を制御パラメータへ格納する（Ｓ５４０）。
制御フェーズをヒータ制御フェーズに変更する（Ｓ５５０）。
The Peltier set temperature and the current Peltier temperature are acquired from the control parameters (S510).
A Peltier output is calculated from the target Peltier temperature and the current Peltier temperature (S520).
The optimum temperature of the Peltier is set from the Peltier set temperature acquired in steps S510 and S520 and the current Peltier temperature (S530).
The Peltier set temperature is stored in the control parameter (S540).
The control phase is changed to the heater control phase (S550).
図１４は、ヒータ制御フェーズの動作について説明するためのフローチャートである。
ここで、ヒータ制御フェーズの動作について図１４のフローチャートに関連付けて説明する。
FIG. 14 is a flowchart for explaining the operation of the heater control phase.
Here, the operation of the heater control phase will be described with reference to the flowchart of FIG.
制御パラメータからヒータ設定値を取得する（Ｓ６１０）。
各ヒータに設定値を出力する（Ｓ６２０）。
具体的な出力方法を図４に関連付けて説明すると、ＣＰＵ２４はディジタル値としてディジタルポテンショメータ２３へ出力する。ディジタルポテンショメータ２３と電流制御回路２２によって、加熱部１３は所定の温度に制御される。
A heater set value is acquired from the control parameter (S610).
A set value is output to each heater (S620).
A specific output method will be described with reference to FIG. 4. The
以上説明してきたように、本実施形態によれば、温度検出素子２１を用いて検出された温度情報によって温度制御フィードバックを行うことで、より高精度の温度制御を行うことができる。
図１のような熱拡散が起こった場合、温度検出素子２１が設定値以上の発熱であることを観測し、ヒータ２０の設定値を速やかに変更することができる。またヒータ２０個々に温度検出素子２１を備え、かつ個々に独立して制御をおこなっているため、マトリクス構成した場合においても場所によらず、すべてのヒータ２０が正確に制御できる。
As described above, according to the present embodiment, it is possible to perform temperature control with higher accuracy by performing temperature control feedback based on temperature information detected using the
When thermal diffusion as shown in FIG. 1 occurs, it can be observed that the
次に、上記したヒータ制御法が適用でき、ＰＣＲ法を採用する反応処理装置１０に適用可能な熱制御マトリクス装置について説明する。
ＰＣＲ法を採用する反応処理装置としては、たとえば遺伝子発現量を検出するリアルタイムＰＣＲ装置がある。
Next, a thermal control matrix device that can be applied to the
An example of a reaction processing apparatus that employs the PCR method is a real-time PCR apparatus that detects a gene expression level.
ＰＣＲ装置は、基本的には半導体発熱部（ヒータ）２０、温度検出部（素子）２１の他に蛍光検出部を備える。 The PCR device basically includes a fluorescence detection unit in addition to the semiconductor heating unit (heater) 20 and the temperature detection unit (element) 21.
ＰＣＲ装置においては、反応信号として加熱部であるＴＦＴ基板の上部あるいは下部などの近傍にて積層する別の機能部にて信号検出する構成をとる場合に、反応信号である蛍光を検出するにあたり、直接検出する際には、蛍光検出を遮断する弊害のない光透過性を有し、かつ比較的大型の透明絶縁基板（たとえばガラス）上にヒータマトリクスを構成することが望ましい。
この場合、半導体素子として薄膜トランジスタ（Thin Film Transistor、以下ＴＦＴと称することがある）を使用することがコスト面、製造プロセスなどから好適である。
ただし、ＴＦＴは一般に、単結晶の半導体素子と比較して、より製造ばらつきや経時変化が大きいことが知られている。
In the PCR device, when detecting a signal as a reaction signal in another functional unit that is stacked in the vicinity of the upper or lower portion of the TFT substrate that is a heating unit, in detecting fluorescence as a reaction signal, In the case of direct detection, it is desirable to form a heater matrix on a relatively large transparent insulating substrate (for example, glass) that has a light-transmitting property that does not adversely block fluorescence detection.
In this case, it is preferable to use a thin film transistor (hereinafter sometimes referred to as TFT) as a semiconductor element in terms of cost, manufacturing process, and the like.
However, it is generally known that TFTs have larger manufacturing variations and changes over time than single crystal semiconductor elements.
より具体的には、ＰＣＲ装置におけるヒータとしては、大型のガラス基板上に電流駆動能力が比較的高いＴＦＴを形成できる、低温ポリシリコンプロセスを利用するのが好適である。低温ポリシリコンプロセスでは通常、ガラス基板上にアモルファスシリコン膜を形成した後、基板の熱変形を避けるため、レーザアニール法によって結晶化が行われる。
ただし、大きなガラス基板に均一にレーザエネルギーを照射することは容易ではなく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。この結果、同一基板上に形成したＴＦＴでも、そのＶｔｈ（しきい値）が場所によって数百ｍＶ、場合によっては１Ｖ以上ばらつくこともまれではない。このようなＴＦＴを使用する場合、既存の技術では高精度かつ高信頼なＰＣＲ反応装置を構成することが困難である。
そこで、以下に示す実施形態においては、透明絶縁基板上の形成された薄膜トランジスタを用いて高精度な温度制御な可能なＰＣＲ装置を実現するための、熱制御マトリクス装置を実現している。
More specifically, as the heater in the PCR apparatus, it is preferable to use a low-temperature polysilicon process capable of forming a TFT having a relatively high current driving capability on a large glass substrate. In the low-temperature polysilicon process, after forming an amorphous silicon film on a glass substrate, crystallization is usually performed by a laser annealing method in order to avoid thermal deformation of the substrate.
However, it is not easy to uniformly irradiate a large glass substrate with laser energy, and it is inevitable that the crystallization state of polysilicon varies depending on the location in the substrate. As a result, even if TFTs are formed on the same substrate, it is not uncommon for the Vth (threshold value) to vary from several hundred mV depending on the location, and sometimes 1 V or more. When such a TFT is used, it is difficult to construct a highly accurate and highly reliable PCR reaction apparatus with existing technology.
Therefore, in the embodiment described below, a thermal control matrix device for realizing a PCR device capable of high-precision temperature control using a thin film transistor formed on a transparent insulating substrate is realized.
具体的には、以下に説明する実施形態においては、ＴＦＴによりカレントコピーあるいはカレントミラーによりヒータユニットを構成することで、高精度な温度制御を可能とし、さらには、いわゆるＰＩＮダイオードを温度センサとして用いて、フィードバックを行うことで、かつ並行ＰＩＮダイオードにて増幅反応信号として蛍光検出を実現することにより、高精度な網羅解析を可能とする。 Specifically, in the embodiment described below, a heater unit is configured by a current copy or current mirror using TFTs, thereby enabling highly accurate temperature control, and further, a so-called PIN diode is used as a temperature sensor. Thus, by performing feedback and realizing fluorescence detection as an amplification reaction signal with a parallel PIN diode, high-accuracy comprehensive analysis is enabled.
本実施形態に係る熱制御マトリクス装置は、たとえば上述したＰＣＲ１の加熱部１３、温度検出部、および蛍光検出部として適用可能である。
以下、熱制御マトリクス装置の実施形態として、発熱量が制御可能な加熱部（発熱部）として適用可能なヒータマトリクス装置、温度検出部として適用可能な温度検出マトリクス、蛍光検出部として適用可能な蛍光検出マトリクス装置、温度検出マトリクス装置の機能と蛍光検出部としての機能を併せ持つ温度蛍光検出マトリクス装置、ヒータマトリクス装置の機能と温度検出マトリクス装置の機能とを併せ持つヒータ温度検出マトリクス装置、およびヒータマトリクス装置の機能と温度蛍光マトリクス装置としての機能を併せ持つヒータ温度蛍光検出マトリクス装置、を例にとり順を追って説明する。
The thermal control matrix device according to the present embodiment can be applied as, for example, the
Hereinafter, as an embodiment of the thermal control matrix device, a heater matrix device applicable as a heating unit (heat generation unit) capable of controlling the amount of heat generation, a temperature detection matrix applicable as a temperature detection unit, and fluorescence applicable as a fluorescence detection unit Detection matrix device, temperature fluorescence detection matrix device having both functions of temperature detection matrix device and fluorescence detection unit, heater temperature detection matrix device having both functions of heater matrix device and function of temperature detection matrix device, and heater matrix device A heater temperature fluorescence detection matrix device having both the above functions and a function as a temperature fluorescence matrix device will be described in order.
まず、ヒータマトリクス装置について説明する。 First, the heater matrix device will be described.
＜ヒータマトリクス装置＞
図１５は、本発明の実施形態に係るヒータマトリクス装置の一構成例を示す図である。
<Heater matrix device>
FIG. 15 is a diagram illustrating a configuration example of the heater matrix device according to the embodiment of the present invention.
このヒータマトリクス装置１００は、図１５に示すように、ヒータユニット１１０がｍ×ｎのマトリクス状に配列されたセルアレイ部１０１、データ線駆動回路（ＤＴＤＲＶ）１０２、走査線駆動回路（ＷＳＤＲＶ）１０３、ヒータユニット１１０に発熱量情報を与えるためのデータ線ＤＴＬ１０１〜ＤＴＬ１０ｍ、およびヒータユニット１１０を選択し、発熱力情報を書き込み、書き込まれた発熱量情報に応じた電流を流すための走査線ＷＳＬ１０１〜ＷＳＬ１０ｍを有する。
As shown in FIG. 15, the
データ線駆動回路１０２は、走査線駆動回路１０３の走査線ＷＳＬ１０１〜ＷＳＬ１０ｍの駆動タイミングに同期して、各データ線ＤＴＬ１０１〜ＤＴＬ１０ｎに信号電流を印加することで、各加熱部としてのヒータユニット１１０に対して行単位で発熱量情報を書き込む。
走査線駆動回路１０３は、走査線ＷＳＬ１０１〜ＷＳＬ１０ｍを順次選択してパルス駆動する。走査線駆動回路１０３は、走査線ＷＳＬ１０１〜ＷＳＬ１０ｍを駆動することにより、ヒータユニット１１０が発熱量情報を取得するタイミングを制御する。
走査線駆動回路１０３は、ヒータユニット１１０における発熱量情報の書き込み終了後、走査線ＷＳＬ１０１〜ＷＳＬ１０ｍを非選択にすることで、信号電流と同じ電流値の駆動電流を各発熱部（ヒータユニット）に流し続けることができる。
このようにして、前記各ヒータユニット１１０に所望の大きさの電流を流すことができ、その結果、所望の熱量を発生させることができる。
The data line driving
The scanning
The scanning
In this manner, a current having a desired magnitude can be supplied to each
なお、データ線駆動回路１０２は、図示しない温度検出制御系により供給される制御信号ＣＴＬに応じた発熱量情報を信号電流として各データ線ＤＴＬ１０１〜ＤＴＬ１０ｎに転送することにより、各ヒータユニット１１０の発熱量を制御可能である。
換言すれば、ヒータユニット１１０の発熱量は、書き込まれる発熱量情報により制御される。
The data line driving
In other words, the heat generation amount of the
次に、ヒータユニット１１０の具体的な構成例について説明する。
Next, a specific configuration example of the
図１６は、本実施形態に係るヒータマトリクス装置におけるヒータユニットの第１の構成例を示す回路図である。図１７は、図１６の回路動作の一状態を示す回路図である。図１８は、図１６の回路動作の別の一状態を示す回路図である。 FIG. 16 is a circuit diagram illustrating a first configuration example of the heater unit in the heater matrix device according to the present embodiment. FIG. 17 is a circuit diagram showing one state of the circuit operation of FIG. FIG. 18 is a circuit diagram showing another state of the circuit operation of FIG.
図１６のヒータユニット１１０は、ｎチャネル絶縁ゲート型トランジスタにより形成されるトランジスタＴ１１１、スイッチＳＷ１１１，ＳＷ１１２，ＳＷ１１３、キャパシタＣ１１１、およびノードＮＤ１１１，ＮＤ１１２，ＮＤ１１３を有する。
なお、図において、符号ｇはトランジスタのゲートを、符号ｄはドレインを、符号ｓはソースを示している。符号ＣｓはキャパシタＣ１１１の容量を示している。
The
In the figure, symbol g indicates the gate of the transistor, symbol d indicates the drain, and symbol s indicates the source. A symbol Cs indicates the capacitance of the capacitor C111.
ヒータユニット１１０において、駆動トランジスタとして機能するトランジスタＴ１１１のドレインｄがノードＮＤ１１１に接続され、ゲートｇがノードＮＤ１１２に接続され、ソースｓがノードＮＤ１１３に接続されている。そして、ノードＮＤ１１３が接地電位ＧＮＤに接続されている。
スイッチＳＷ１１１が、信号電流Ｉｓｉｇが伝搬されるデータ線ＤＴＬとノードＮＤ１１１との間に接続されている。スイッチＳＷ１１２がノードＮＤ１１１とノードＮＤ１１２との間に接続されている。スイッチＳＷ１１３がノードＮＤ１１１と電源電位ＶＤＤとの間に接続されている。
キャパシタＣ１１１は、第１電極がノードＮＤ１１２に接続され、第２電極がノードＮＤ１１３（または接地電位ＧＮＤ）に接続されている。
In the
The switch SW111 is connected between the data line DTL through which the signal current Isig is propagated and the node ND111. A switch SW112 is connected between the node ND111 and the node ND112. A switch SW113 is connected between the node ND111 and the power supply potential VDD.
Capacitor C111 has a first electrode connected to node ND112 and a second electrode connected to node ND113 (or ground potential GND).
ヒータユニット１１０において、スイッチＳＷ１１１およびＳＷ１１２は走査線ＷＳＬ１０１〜ＷＳＬ１０ｍのレベルに応じて同相でオン、オフされる。
スイッチＳＷ１１３は、走査線ＷＳＬ１０１〜ＷＳＬ１０ｍのレベルに応じて、スイッチＳＷ１１１，ＳＷ１１２と相補的にオン、オフされる。
In the
The switch SW113 is turned on and off complementarily with the switches SW111 and SW112 according to the levels of the scanning lines WSL101 to WSL10m.
これらの構成要素のうち、スイッチＳＷ１１１，ＳＷ１１２が、走査線ＷＳＬが選択された状態においてデータ線ＤＴＬに与えられた発熱量情報を取り込む受け入れ部として機能する。
キャパシタＣ１１１が、走査線が非選択となった後も発熱量情報を保持する保持部として機能する。
そして、トランジスタＴ１１１およびスイッチＳＷ１１３が、書き込まれた発熱量情報に基づいて電流を流し、それに応じた熱量を発生する駆動部として機能する。
Among these components, the switches SW111 and SW112 function as a receiving unit that captures heat generation amount information given to the data line DTL in a state where the scanning line WSL is selected.
The capacitor C111 functions as a holding unit that holds heat generation amount information even after the scanning line is not selected.
Then, the transistor T111 and the switch SW113 function as a drive unit that causes a current to flow based on the written heat generation amount information and generates a heat amount corresponding thereto.
ヒータユニット１１０において、駆動電流は、電源電位ＶＤＤと接地電位ＧＮＤとの間を、トランジスタＴ１１１、スイッチＳＷ１１３を介して流れる。
そして、トランジスタＴ１１１とスイッチＳＷ１１３の抵抗成分によって発生するジュール熱を熱源として使用することができる。
なお、トランジスタＴ１１１をｎチャネルとしたのは一例であり、本発明ではｐチャネルのトランジスタも適宜使用することができる。
In the
The Joule heat generated by the resistance component of the transistor T111 and the switch SW113 can be used as a heat source.
Note that the transistor T111 is an n-channel, and a p-channel transistor can be used as appropriate in the present invention.
本実施形態においては、データ線ＤＴＬから伝達される加熱量情報は信号電流Ｉsigであり、この信号電流を信号電圧に変換して熱制御する回路構成とすることが望ましい。以下、図１６の回路の動作について、図１７および図１８に関連付けて説明する。 In the present embodiment, the heating amount information transmitted from the data line DTL is a signal current Isig, and it is desirable to have a circuit configuration in which this signal current is converted into a signal voltage and thermally controlled. The operation of the circuit of FIG. 16 will be described below with reference to FIGS.
図１７は、ヒータユニット１１０に電流レベルの形の加熱量情報（すなわち、信号電流）を書き込む動作を示している。この書き込み動作においては、スイッチＳＷ１１１，ＳＷ１１２がオン状態であり、スイッチＳＷ１１３がオフ状態である。
FIG. 17 shows an operation of writing heating amount information (that is, signal current) in the form of a current level to the
トランジスタＴ１１１は、ドレインｄとゲートｇがスイッチＳＷ１１２によって短絡された状態であり信号電流Ｉｓｉｇが流れる（図１７参照）。
その結果、信号電流Ｉｓｉｇの値に応じたゲート・ソース間の信号電圧Ｖｇｓが発生する。
The transistor T111 is in a state where the drain d and the gate g are short-circuited by the switch SW112, and the signal current I sig flows (see FIG. 17).
As a result, a gate-source signal voltage V gs corresponding to the value of the signal current I sig is generated.
そして、トランジスタＴ１１１がエンハンスメント型トランジスタ（即ち、しきい値Ｖｔｈ＞０）であれば、飽和領域で動作し、信号電流Ｉｓｉｇと信号電圧Ｖｇｓとの間にはよく知られた下記の式（１）が成立する。 If the transistor T111 is an enhancement type transistor (that is, the threshold value V th > 0), the transistor T111 operates in a saturation region, and a well-known equation between the signal current I sig and the signal voltage V gs is (1) is established.
［数１］
Ｉｓｉｇ ＝ μ・Ｃｏｘ・Ｗ／Ｌ／２・（Ｖｇｓ−Ｖｔｈ）２ （１）
[Equation 1]
Isig = μ · Cox · W / L / 2 · (Vgs−Vth) 2 (1)
ここで、μはキャリアの移動度、ＣＯＸは単位面積当たりのゲート容量、Ｗはチャネル幅、Ｌはチャネル長をそれぞれ示している。 Here, μ represents carrier mobility, C OX represents gate capacitance per unit area, W represents channel width, and L represents channel length.
回路が安定した時点でスイッチＳＷ１１２をオフ状態とすると、ゲート・ソース間電圧ＶｇｓがキャパシタＣ１１１に保持されるので、スイッチＳＷ１１１をオフ状態とすることで信号書き込み動作が完了する。 When the switch SW112 is turned off when the circuit is stabilized, the gate-source voltage Vgs is held in the capacitor C111. Therefore, the signal write operation is completed by turning the switch SW111 off.
その後、任意のタイミングで、図１８に示すように、スイッチＳＷ１１３をオン状態とすると、電源電圧ＶＤＤから接地電位ＧＮＤに向かって電流が流れる。このとき、トランジスタＴ１１１が飽和領域で動作するように、電源電圧ＶＤＤを十分に高く、スイッチＳＷ１１３のオン抵抗を十分に低く設定すれば、トランジスタＴ１１１に流れる駆動電流Ｉｄｒｖは、ドレイン・ソース間電圧Ｖｄｓには依存せず下記式（２）で与えられる。そして、この駆動電流Ｉｄｒｖは、前記信号電流Ｉｓｉｇに一致する。 After that, when the switch SW113 is turned on at an arbitrary timing as shown in FIG. 18, a current flows from the power supply voltage VDD toward the ground potential GND. At this time, as the transistor T111 is operated in the saturation region, sufficiently high power supply voltage VDD, is set sufficiently low on-resistance of the switch SW 113, the drive current I drv flowing through the transistor T111, the drain-source voltage It is given by the following formula (2) without depending on V ds . The drive current I drv matches the signal current I sig .
［数２］
Ｉｄｒｖ ＝ μ・Ｃｏｘ・Ｗ／Ｌ／２・（Ｖｇｓ−Ｖｔｈ）２ （２）
[Equation 2]
Idrv = μ · Cox · W / L / 2 · (Vgs−Vth) 2 (2)
すなわち、前記式（１）、（２）の右辺に表れる各パラメータは、一般に基板毎に、あるいは同一基板内であっても場所ごとにばらつくが、図１７や図１８に示した駆動を行うことで、これらの各パラメータの値に関係なく、信号電流Ｉｓｉｇと駆動電流Ｉｄｒｖとが一致する。 That is, each parameter appearing on the right side of the expressions (1) and (2) generally varies from one board to another or from place to place even within the same board, but the driving shown in FIGS. 17 and 18 is performed. Thus, the signal current I sig and the drive current I drv match regardless of the values of these parameters.
そして、前記信号電流Ｉｓｉｇはヒータマトリクス装置外部の制御回路等によって、正確な値で生成することが可能であるから、図１６のヒータユニット回路から発生するジュール熱は、トランジスタの特性のばらつき等に影響を受けず、電源電圧ＶＤＤと信号電流Ｉｓｉｇとの積（ＶＤＤ×Ｉｓｉｇ）で決まる正確な値とすることができる。 Since the signal current I sig can be generated with an accurate value by a control circuit or the like outside the heater matrix device, the Joule heat generated from the heater unit circuit in FIG. It is possible to obtain an accurate value determined by the product of the power supply voltage VDD and the signal current I sig (VDD × I sig ).
図１９は、図１６に示す回路構成の変形例を示す回路図である。 FIG. 19 is a circuit diagram showing a modification of the circuit configuration shown in FIG.
図１９に示す回路は、図１６とスイッチＳＷ１１２の接続関係等が相違する。具体的には、スイッチＳＷ１１２は、ノードＮＤ１１１とノードＮＤ１１２との間ではなく、データ線ＤＴＬとノードＮＤ１１２との間に接続されている。
図１９の回路の場合、ノードＮＤ１１２とデータ線ＤＴＬとの接続関係は、図１６の場合と、スイッチＳＷ１１１、ノードＮＤ１１１を介するか否かで、回路動作的には、図１６と等価である。
図１９に示す回路は、図１６に示す回路と同様に、信号書き込み時にはスイッチＳＷ１１１とスイッチＳＷ１１２をオン状態にし、スイッチＳＷ１１３をオフ状態とする。
そして、発熱動作時には、スイッチＳＷ１１１とスイッチＳＷ１１２をオフ状態にし、スイッチＳＷ１１３をオン状態とする。
図１９の回路も図１６の回路と同様の機能を発揮することができる。
The circuit shown in FIG. 19 is different from FIG. 16 in the connection relationship of the switch SW112. Specifically, the switch SW112 is connected not between the node ND111 and the node ND112 but between the data line DTL and the node ND112.
In the case of the circuit of FIG. 19, the connection relationship between the node ND112 and the data line DTL is equivalent to that of FIG. 16 in terms of circuit operation depending on whether or not it is via the switch SW111 and the node ND111.
In the circuit shown in FIG. 19, similarly to the circuit shown in FIG. 16, the switch SW111 and the switch SW112 are turned on and the switch SW113 is turned off during signal writing.
During the heat generation operation, the switches SW111 and SW112 are turned off and the switch SW113 is turned on.
The circuit of FIG. 19 can also exhibit the same function as the circuit of FIG.
図２０は、図１６に示す回路構成の別の変形例を示す回路図である。 20 is a circuit diagram showing another modification of the circuit configuration shown in FIG.
図２０では、トランジスタＴ１１１としてｐチャネルトランジスタを用いており、電流の向きが逆転している点等で図１６の回路と相違する。
図２０の回路の場合、トランジスタＴ１１１のソースｓが電源電位ＶＤＤ（ノードＮＤ１１３）に接続され、ドレインｄがノードＮＤ１１１に接続され、スイッチＳＷ１１３がノードＮＤ１１１と接地電位ＧＮＤとの間に接続されている。
図２０の回路は、原理的には図１６の回路と共通するものであり、同様の機能を発揮することができる。
20 is different from the circuit of FIG. 16 in that a p-channel transistor is used as the transistor T111 and the direction of current is reversed.
In the case of the circuit of FIG. 20, the source s of the transistor T111 is connected to the power supply potential VDD (node ND113), the drain d is connected to the node ND111, and the switch SW113 is connected between the node ND111 and the ground potential GND. .
The circuit in FIG. 20 is in principle common to the circuit in FIG. 16 and can exhibit the same function.
本発明において、低温ポリシリコン薄膜トランジスタ（低温ポリシリコンＴＦＴ）ではｐチャネル絶縁ゲート型トランジスタ（ＰＭＯＳ）を用いることが好適である。低温ポリシリコンＴＦＴでは、ＰＭＯＳの方が、特性が安定している点で望ましい。 In the present invention, a p-channel insulated gate transistor (PMOS) is preferably used for the low-temperature polysilicon thin film transistor (low-temperature polysilicon TFT). In the low-temperature polysilicon TFT, the PMOS is preferable because the characteristics are stable.
図２１は、図１６に示す回路構成の更に別の変形例を示す回路図である。 FIG. 21 is a circuit diagram showing still another modified example of the circuit configuration shown in FIG.
図２１の回路では、各スイッチＳＷ１１１，ＳＷ１１２，ＳＷ１１３の制御は図１６の回路と共通するが、トランジスタＴ１１１のソース側から信号電流Ｉｓｉｇを引き出す点等で相違する。
図２１の回路の場合、トランジスタＴ１１１はｎチャネルトランジスタであるが、トランジスタＴ１１１のドレインｄが電源電位ＶＤＤに接続され、ドレインｄがノードＮＤ１１１に接続され、スイッチＳＷ１１３がノードＮＤ１１１と接地電位ＧＮＤとの間に接続されている。
図２１の回路は、ゲート・ドレイン間を短絡した状態で信号電流Ｉｓｉｇを流し、それに応じて発生したゲート・ソース間電圧ＶｇｓをキャパシタＣ１１１に保持させるという動作原理は、図１６の回路と共通するものであり、同様の機能を発揮することができる。
In the circuit of FIG. 21, the control of the switches SW111, SW112, and SW113 is the same as that of the circuit of FIG. 16, but differs in that the signal current I sig is drawn from the source side of the transistor T111.
In the circuit of FIG. 21, the transistor T111 is an n-channel transistor, but the drain d of the transistor T111 is connected to the power supply potential VDD, the drain d is connected to the node ND111, and the switch SW113 is connected between the node ND111 and the ground potential GND. Connected between.
The circuit shown in FIG. 21 operates in the same manner as the circuit shown in FIG. 16 in that the signal current I sig is supplied while the gate and drain are short-circuited, and the gate-source voltage V gs generated accordingly is held in the capacitor C111. They are common and can perform the same function.
図２２は、図１６に示す回路構成の更に別の変形例を示す回路図である。 FIG. 22 is a circuit diagram showing still another modified example of the circuit configuration shown in FIG.
図２２の回路では、図１６の回路構成に、トランジスタＴ１１２、スイッチＳＷ１１４、キャパシタ１１２を追加した点等で相違する。スイッチＳＷ１１４は、スイッチＳＷ１１２と同様にオン、オフが制御される。
トランジスタＴ１１４のゲートがノードＮＤ１１４に接続され、ドレインがノードＮＤ１１３に接続され、ソースが接地電位ＧＮＤに接続されている。そして、スイッチＳＷ１１４はノードＮＤ１１３とノードＮＤ１１４との間に接続され、キャパシタＣ１１２の第１電極がノードＮＤ１１４に接続され、第２電極が接地電位ＧＮＤに接続されている。
この回路の動作を以下に説明する。
The circuit in FIG. 22 differs from the circuit configuration in FIG. 16 in that a transistor T112, a switch SW114, and a
The gate of the transistor T114 is connected to the node ND114, the drain is connected to the node ND113, and the source is connected to the ground potential GND. The switch SW114 is connected between the node ND113 and the node ND114, the first electrode of the capacitor C112 is connected to the node ND114, and the second electrode is connected to the ground potential GND.
The operation of this circuit will be described below.
図１６の回路において、信号電流Ｉｓｉｇは式（１）によって与えられ、駆動電流Ｉｄｒｖは式（２）によって与えられ、信号電流Ｉｓｉｇと駆動電流Ｉｄｒｖが一致することは既に述べた。このことは、たとえば、ＭＯＳトランジスタに流れる電流が、飽和領域動作においてはドレイン・ソース間電圧Ｖｄｓにはよらず、ゲート・ソース間電圧Ｖｇｓによってのみ決定されるという基本動作に沿うものである。 In the circuit of FIG. 16, the signal current I sig is given by the equation (1), the drive current I drv is given by the equation (2), and it has already been described that the signal current I sig and the drive current I drv coincide. This is, for example, the current flowing through the MOS transistor, irrespective of the voltage V ds between the drain and the source in the saturation region operation, is in line with the basic operation of being determined only by the gate-source voltage V gs .
しかるに、現実のトランジスタでは、ドレイン・ソース間電圧Ｖｄｓが増加すると、ドレイン・ソース間電流Ｉｄｓも多少増加するのが普通である。この現象は、ドレインの電位がチャネルの導電状態に影響を与えるバックゲート効果や、ドレイン端の空乏層（欠乏層）がソース側に伸びることで実効的なチャネル長Ｌが短くなるショートチャネル効果等が原因であると考えられる。 However, in an actual transistor, when the drain-source voltage V ds increases, the drain-source current I ds generally increases somewhat. This phenomenon includes the back gate effect in which the drain potential affects the channel conduction state, the short channel effect in which the effective channel length L is shortened by the depletion layer (depletion layer) at the drain end extending to the source side, and the like. Is considered to be the cause.
図１６の回路を例にして説明すると、比較的小さな信号電流Ｉｓｉｇを書き込む場合には、式（１）によって発生するゲート・ソース間電圧Ｖｇｓは比較的小さな値となり、ドレイン・ソース間電圧Ｖｄｓはゲート・ソース間電圧Ｖｇｓと等しい小さな値となる。 The circuit in FIG. 16 will be described as an example. When a relatively small signal current I sig is written, the gate-source voltage V gs generated by the equation (1) becomes a relatively small value, and the drain-source voltage V ds is a small value equal to the gate-source voltage V gs .
一方、駆動時には、駆動電流Ｉｄｒｖが小さいためにスイッチＳＷ１１３での電圧降下が小さく、トランジスタＴ１１１のドレイン・ソース間電圧Ｖｄｓは書き込み時より大きな値となる。このように、書き込み時と駆動時でのトランジスタＴ１１１のドレイン・ソース間電圧Ｖｄｓは一般に一致しない。したがって、信号電流Ｉｓｉｇと駆動電流Ｉｄｒｖも厳密には一致しない。このことが、所望の加熱量が得られない原因となる場合がある。 On the other hand, at the time of driving, the drive current I drv voltage drop across the switch SW113 to small small, the drain-source voltage V ds of the transistor T111 becomes greater than the time of writing. Thus, the drain-source voltage V ds of the transistor T111 in the time of driving at the time of writing does not generally match. Therefore, the signal current I sig and the drive current I drv do not exactly match. This may cause the desired amount of heating not to be obtained.
これに対して、図２２に示す回路構成の動作を考える。
たとえば、トランジスタＴ１１１については、図１６の回路と同様に、書き込み時と駆動時とでトランジスタＴ１１１のドレイン・ソース間電圧Ｖｄｓは一般に一致しない。
しかし、たとえば駆動時のドレイン・ソース間電圧Ｖｄｓが大きい場合、信号電流Ｉｓｉｇよりも駆動電流Ｉｄｒｖの方が大きくはなるものの、トランジスタＴ１１２が飽和状態で動作していれば（言い換えれば、定電流源に近い動作をしていれば）、その微分抵抗は非常に大きい値となる。
On the other hand, consider the operation of the circuit configuration shown in FIG.
For example, the transistors T111, similar to the circuit of Figure 16, the drain-source voltage V ds of the transistor T111 in the time of driving and the time of writing does not generally match.
However, for example, when the drain-source voltage V ds during driving is large, the driving current I drv is larger than the signal current I sig , but if the transistor T112 operates in a saturated state (in other words, If it is operating close to a constant current source), its differential resistance is very large.
これによって、駆動電流Ｉｄｒｖが僅かに増加しただけでもトランジスタＴ１１１のソース電位が大きく上昇する。これは、トランジスタＴ１１１のゲート・ソース間電圧Ｖｇｓを減少させ、駆動電流Ｉｄｒｖを減少させる方向に作用する。結果として、駆動電流Ｉｄｒｖは信号電流Ｉｓｉｇに対してあまり増加することができず、信号電流Ｉｓｉｇと駆動電流Ｉｄｒｖとの一致性は図１６の例よりも良好になる。 As a result, the source potential of the transistor T111 greatly increases even if the drive current Idrv slightly increases. This acts in the direction of decreasing the gate-source voltage Vgs of the transistor T111 and decreasing the drive current Idrv . As a result, the drive current I drv can not be increased too much with respect to the signal current I sig, consistent with the signal current I sig and the drive current I drv becomes better than in the example of FIG. 16.
図２３は、図１６の具体的な構成例を示す回路図である。 FIG. 23 is a circuit diagram showing a specific configuration example of FIG.
図２３の回路は、３個のスイッチＳＷ１１１，１１２はｐチャネルトランジスタＴ１１３，１１４により形成され、スイッチＳＷ１１３はｎチャネルトランジスタＴ１１５により構成されている。
これら３個のトランジスタＴ１１３〜Ｔ１１５のゲートが走査線ＷＳＬに共通に接続される。そして、この走査線ＷＳＬが低レベルのときに信号書き込み動作を行い、高レベルのときに駆動動作を行うようにさせることができる。
後述するように、本発明において、トランジスタＴ１１３，Ｔ１１４，Ｔ１１５の各ゲートを共通接続しない形態とすることもできるが、構造が簡易である点で図２２の回路図とすることが好適である。
In the circuit of FIG. 23, the three switches SW111 and 112 are formed by p-channel transistors T113 and 114, and the switch SW113 is formed by an n-channel transistor T115.
The gates of these three transistors T113 to T115 are commonly connected to the scanning line WSL. A signal writing operation can be performed when the scanning line WSL is at a low level, and a driving operation can be performed when the scanning line WSL is at a high level.
As will be described later, in the present invention, the gates of the transistors T113, T114, and T115 may not be connected in common, but the circuit diagram of FIG. 22 is preferable because the structure is simple.
図２４は、図２３の回路構成の別の変形例を示す回路図である。 FIG. 24 is a circuit diagram showing another modification of the circuit configuration of FIG.
図２４に示す回路構成はトランジスタＴ１１４ａ，Ｔ１１４ｂを有する点等が、図２３に示す回路構成と相違する。 The circuit configuration shown in FIG. 24 is different from the circuit configuration shown in FIG. 23 in that transistors T114a and T114b are included.
一般にＴＦＴは製造過程等で欠陥が生じやすく、たとえば、スイッチトランジスタがオフ状態において微小なリーク電流を流す不具合が確率的に発生する。
図２３の回路では、トランジスタＴ１１４にリーク電流が生じた場合、リーク電流によってキャパシタＣ１１１に保持された電圧が変化する。そのため、正しい発熱状態を維持することができない状況が発生する場合がある。
In general, a TFT is likely to be defective in a manufacturing process, and for example, a problem that a minute leak current flows when the switch transistor is in an off state occurs stochastically.
In the circuit of FIG. 23, when a leakage current is generated in the transistor T114, the voltage held in the capacitor C111 is changed by the leakage current. For this reason, a situation in which a correct heat generation state cannot be maintained may occur.
これに対して、図２４に示す回路では、図２３に用いる１つのトランジスタＴ１１４を、直列に接続した２個のトランジスタＴ１１４ａ，Ｔ１１４ｂで構成しているため、一方に不具合が生じたとしても、全体としては、リーク電流を抑えることができる。
同様に、３個以上のトランジスタを直列に接続することや、トランジスタＴ１１３，Ｔ１１５について複数のトランジスタを接続する構成とすることも可能である。
On the other hand, in the circuit shown in FIG. 24, one transistor T114 used in FIG. 23 is composed of two transistors T114a and T114b connected in series. As a result, leakage current can be suppressed.
Similarly, three or more transistors can be connected in series, or a plurality of transistors can be connected to the transistors T113 and T115.
図２５は、図１６の回路構成の更に別の変形例を示す回路図である。
図２６は、図２５のヒータユニットを有するヒータマトリクス装置の構成例を示す図である。
FIG. 25 is a circuit diagram showing still another modification of the circuit configuration of FIG.
FIG. 26 is a diagram showing a configuration example of a heater matrix device having the heater unit of FIG.
図２５に示す回路図は、トランジスタＴ１１５の制御をトランジスタＴ１１３，Ｔ１１４の制御と独立させた構成例である。
ヒータマトリクス装置１００Ａは、図１５の構成に加えて、トランジスタＴ１１５を駆動するための駆動走査線ＤＳＬ１０１〜ＤＳＬ１０ｍおよび駆動線駆動回路１０４を有する。
The circuit diagram shown in FIG. 25 is a configuration example in which the control of the transistor T115 is independent from the control of the transistors T113 and T114.
The
この場合、信号書き込み時は、書き込み走査線ＷＳＬ１０１〜ＷＳＬ１０ｍと駆動走査線ＤＳＬ１０１〜でＳＬ１０ｍとをともに低レベルとする。
書き込み終了後（即ち、書き込み走査線を高レベルとした後）は、任意のタイミングで駆動走査線ＤＳＬ１０１〜ＤＳＬ１０ｍを高レベルとすることで、発熱動作させることができる。
In this case, at the time of signal writing, the write scanning lines WSL101 to WSL10m and the drive scanning line DSL101 to SL10m are both set to a low level.
After the writing is completed (that is, after the writing scanning line is set to the high level), the driving scanning lines DSL101 to DSL10m are set to the high level at an arbitrary timing, so that the heating operation can be performed.
逆に、駆動走査線ＤＳＬ１０１〜ＤＳＬ１０ｍを低レベルにすれば、発熱動作を簡便に停止することができるので、速やかに温度を低下させたい場合等に好適である。また、発熱動作時間を調節することも可能であるので、たとえば、信号電流源が小さな電流を正確に生成することが困難である場合であっても、正確な微小発熱動作をさせることができる。
なお、このような動作によって発熱が間欠的になるのを避けたい場合は、発熱量情報が書き込まれてから次の発熱量情報が書き込まれるまでの期間内で、発熱・発熱の停止を複数回繰り返せば、より時間的に安定な発熱が可能である。
On the other hand, if the drive scanning lines DSL101 to DSL10m are set to a low level, the heat generation operation can be easily stopped, which is preferable when it is desired to quickly lower the temperature. In addition, since the heat generation operation time can be adjusted, for example, even when it is difficult for the signal current source to accurately generate a small current, an accurate minute heat generation operation can be performed.
If you want to avoid intermittent heat generation due to such an operation, stop the heat generation and heat generation multiple times within the period from when the heat generation amount information is written until the next heat generation amount information is written. If repeated, more stable heat generation is possible in time.
図２７は、図１６の回路構成の更に別の変形例を示す回路図である。 FIG. 27 is a circuit diagram showing still another modified example of the circuit configuration of FIG.
図２７では、電源電位線ＬＶＤＤは走査線ＷＳＬと平行に配置されており、図１６のスイッチＳＷ１１３をダイオードＤ１１１で形成していること等が特徴である。
信号書き込み時は電源電圧ＶＤＤを低レベルにすればダイオードＤ１１１がオフ状態となり、駆動時は電源電圧ＶＤＤを高レベルにすればダイオードＤ１１１がオン状態となるので、ダイオードＤ１１１はスイッチとして動作させることができる。
したがって、図２７に示す回路構成は、図２５に示す回路構成等とも同様の機能を有することができる。
27 is characterized in that the power supply potential line LVDD is arranged in parallel with the scanning line WSL, and the switch SW113 in FIG. 16 is formed of a diode D111.
At the time of signal writing, if the power supply voltage VDD is set to a low level, the diode D111 is turned off, and at the time of driving, if the power supply voltage VDD is set to a high level, the diode D111 is turned on, so that the diode D111 can be operated as a switch. it can.
Therefore, the circuit configuration illustrated in FIG. 27 can have the same function as the circuit configuration illustrated in FIG.
図２８は、図１６の回路構成の更に別の変形例を示す回路図である。 FIG. 28 is a circuit diagram showing still another modification of the circuit configuration of FIG.
図２８に示す回路では、信号電流Ｉｓｉｇを電圧の形に変換するトランジスタＴ１１６と、発熱のための電流を流すトランジスタＴ１１１とが別に設けられている点等で図１６に示す回路構成と異なる。
トランジスタＴ１１６のドレインとゲート同士が接続され、その接続点がノードＮＤ１１１、ＮＤ１１２に接続され、トランジスタＴ１１６のソースが接地電位ＧＮＤに接続されている。
The circuit shown in FIG. 28 differs from the circuit configuration shown in FIG. 16 in that a transistor T116 for converting the signal current I sig into a voltage form and a transistor T111 for supplying a current for heat generation are provided separately.
The drain and gate of the transistor T116 are connected to each other, the connection point is connected to the nodes ND111 and ND112, and the source of the transistor T116 is connected to the ground potential GND.
信号書き込み時は、スイッチＳＷ１１１，ＳＷ１１２がオン状態となり信号電流ＩｓｉｇをトランジスタＴ１１６に流す。このとき、下記式（３）が成立する。 At the time of signal writing, the switches SW111 and SW112 are turned on, and the signal current I sig is passed through the transistor T116. At this time, the following expression (3) is established.
［数３］
Ｉｓｉｇ ＝ μ・Ｃｏｘ・Ｗ１／Ｌ／２・（Ｖｇｓ−Ｖｔｈ）２ （３）
[Equation 3]
Isig = μ · Cox · W1 / L / 2 · (Vgs−Vth) 2 (3)
また、式（３）において、各パラメータの意味は、前記式（１）に準ずるが、トランジスタＴ１１６のチャネル幅をＷ１とした。駆動時は、２つのスイッチＳＷ１１１，ＳＷ１１２はオフ状態となる。
一方、キャパシタＣ１１１には、書き込み動作で生じたゲート・ソース間電圧Ｖｇｓが保持されているので、トランジスタＴ１１１に流れる駆動電流Ｉｄｒｖについては下記式（４）が成立する。
Further, in the equation (3), the meaning of each parameter is equivalent to the equation (1), the channel width of the transistor T116 and the W 1. At the time of driving, the two switches SW111 and SW112 are turned off.
On the other hand, the capacitor C111, since the gate-source voltage V gs generated in the write operation is held, the following equation (4) is satisfied for the drive current I drv flowing through the transistor T111.
［数４］
Ｉｄｒｖ ＝ μ・Ｃｏｘ・Ｗ２／Ｌ／２・（Ｖｇｓ−Ｖｔｈ）２ （４）
[Equation 4]
Idrv = μ · Cox · W2 / L / 2 · (Vgs−Vth) 2 (4)
ここで、トランジスタＴ１１１のチャネル幅はＷ２であり、トランジスタＴ１１６，Ｔ１１１は、微小な加熱部内に形成されるため、パラメータμ、ＣＯＸ、ＶｔｈはトランジスタＴ１１６，Ｔ１１１について事実上等しいものと考える。また、チャネル長Ｌは等しい値に設計することができる。その結果、式（３），（４）により下記式（５）を導出することができる。 Here, the channel width of the transistor T111 is W 2, the transistor T116, T111 is considered to be formed in small heating portion, the parameters μ, C OX, V th is assumed virtually equal for the transistors T116, T111 . The channel length L can be designed to be equal. As a result, the following equation (5) can be derived from the equations (3) and (4).
［数５］
Ｉｄｒｖ／Ｉｓｉｇ ＝ Ｗ２／Ｗ１ （５）
[Equation 5]
Idrv / Isig = W2 / W1 (5)
式（３），（４）の右辺に現れる各パラメータは一般に基板ごとに、あるいは同一基板内であっても場所ごとにばらつく場合があるが、これらのパラメータの値に関係なく、信号電流Ｉｓｉｇと駆動電流Ｉｄｒｖの比は、トランジスタＴ１１１とトランジスタＴ１１６のチャネル幅の比に一致することがわかる。 Each parameter appearing on the right side of the equations (3) and (4) may generally vary from substrate to substrate or from place to location even within the same substrate, but the signal current I sig is independent of the values of these parameters. It can be seen that the ratio of the drive current I drv matches the ratio of the channel widths of the transistors T111 and T116.
この回路の特徴は、図１６の回路とは異なり、信号電流Ｉｓｉｇと駆動電流Ｉｄｒｖの比を任意に調節できることにある。たとえば、微小な発熱をさせたい場合、外部回路が微小な電流を発生させることが困難であれば、式（５）の右辺が小さくなるようにチャネル幅を設計すればよい。逆に、微小な信号電流Ｉｓｉｇによって、大きな駆動電流Ｉｄｒｖを制御できるよう設計することも容易である。 The feature of this circuit is that, unlike the circuit of FIG. 16, the ratio of the signal current I sig to the drive current I drv can be adjusted arbitrarily. For example, when it is desired to generate a small amount of heat, if it is difficult for the external circuit to generate a small amount of current, the channel width may be designed so that the right side of Equation (5) becomes small. On the contrary, it is easy to design so that a large drive current Idrv can be controlled by a small signal current I sig .
以上、ヒータマトリクス装置について説明した。
次に、温度検出マトリクス装置について説明する。
The heater matrix device has been described above.
Next, the temperature detection matrix device will be described.
＜温度検出マトリクス装置＞
図２９は、本発明の実施形態に係る温度検出マトリクス装置の一構成例を示す図である。
<Temperature detection matrix device>
FIG. 29 is a diagram illustrating a configuration example of the temperature detection matrix device according to the embodiment of the present invention.
この温度検出マトリクス装置２００は、図２９に示すように、温度検出ユニット２１０がｍ×ｎのマトリクス状に配列されたセルアレイ部２０１、電流駆動回路（ＩＤＲＶ）２０２、走査線駆動回路（ＷＳＤＲＶ）２０３、電圧検出器（Ｖ）２０４−１〜２０４−ｎ、電流駆動線ＩＤＬ２０１〜ＩＤＬ２０ｍ、温度検出線ＴＳＬ（Ｔｅｍｐｅｒａｔｕｒｅ Ｓｅｎｓｅ Ｌｉｎｅ）２０１〜ＴＳＬ２０ｍ、および検出ユニット２１０を選択し、温度検出ユニット２１０の検出信号を温度検出線ＴＳＬ２０１〜ＴＳＬ２０ｍに転送するための走査線ＳＳＬ２０１〜ＳＳＬ２０ｍを有する。
As shown in FIG. 29, the temperature
図３０は、本実施形態に係る温度検出ユニットの構成例を示す回路図である。 FIG. 30 is a circuit diagram illustrating a configuration example of the temperature detection unit according to the present embodiment.
温度検出ユニット２１０は、図３０に示すように、ＰＩＮダイオードＤ２１１、スイッチとしてのｎチャネルのトランジスタＴ２１１，Ｔ２１２、およびノードＮＤ２１１を有する。
As shown in FIG. 30, the
ＰＩＮダイオード２１１のアノード側がノードＮＤ２１１に接続され、カソード側が接地電位ＧＮＤに接続されている。
トランジスタＴ２１１のソース、ドレインがノードＮＤ２１１および電流駆動線ＩＤＬに接続されている。トランジスタＴ２１２のソース、ドレインがノードＮＤ２１１および温度検出線ＴＳＬに接続されている。
そして、トランジスタＴ２１１とＴ２１２のゲートが走査線ＳＳＬに共通に接続されている。
The anode side of the PIN diode 211 is connected to the node ND211 and the cathode side is connected to the ground potential GND.
The source and drain of the transistor T211 are connected to the node ND211 and the current drive line IDL. The source and drain of the transistor T212 are connected to the node ND211 and the temperature detection line TSL.
The gates of the transistors T211 and T212 are connected in common to the scanning line SSL.
この例では、走査線ＳＳＬが高レベルのときにトランジスタＴ２１１，Ｔ２１２がオン状態、走査線ＳＳＬが低レベルのときトランジスタＴ２１１，Ｔ２１２がオフ状態となる。 In this example, the transistors T211 and T212 are turned on when the scanning line SSL is at a high level, and the transistors T211 and T212 are turned off when the scanning line SSL is at a low level.
ここで、温度検出ユニット２１０の基本動作について説明する。
電流駆動線ＩＤＬに電流Ｉｄｅｔを供給する電流源Ｉ２１１を接続させ、走査線ＳＳＬが高レベルのとき、電流駆動線ＩＤＬに接続された電流源Ｉ２１１からＰＩＮダイオードＤ２１１に対して順方向電流Ｉｄｅｔが流れる。
これと並行して、温度検出線ＴＳＬに電圧検出器２０４を接続することにより、ＰＩＮダイオードＤ２１１に発生する順方向電圧を検知することができる。電圧検出器２０４としてはたとえばアナログディジタルコンバータ等を適用可能である。
Here, the basic operation of the
When the current source I211 that supplies the current Idet is connected to the current drive line IDL and the scanning line SSL is at a high level, the forward current Idet flows from the current source I211 connected to the current drive line IDL to the PIN diode D211. .
In parallel with this, the forward voltage generated in the PIN diode D211 can be detected by connecting the
温度検出ユニット２１０においては、ＰＩＮダイオードＤ２１１にて暗電流をセンシングすることで温度検出を行い、この検出温度に応じて温度、たとえばヒータマトリクス装置における各ヒータユニットの発熱量が制御される。
In the
図３１は、暗電流の温度依存性を示している。
この特性を利用して検出電流から温度を認識することが可能となる。
FIG. 31 shows the temperature dependence of the dark current.
Using this characteristic, it becomes possible to recognize the temperature from the detected current.
ここでＰＩＮダイオードＤ２１１に一定の順方向電流Ｉｄｅｔを流したときにＰＩＮダイオードＤ２１１の順方向電圧（ＦＯＲＷＡＲＤ ＶＯＬＴＡＧＥ）と温度の間には、図３２示すような関係が得られる。
すなわち順方向電圧は温度と直線的に変化しており、ＰＩＮダイオードＤ２１１に接続された温度検出線ＴＳＬの順方向電圧を検知することで温度情報を得ることができる。
Here, when a constant forward current Idet is passed through the PIN diode D211, the relationship as shown in FIG. 32 is obtained between the forward voltage (FORWARD VOLTAGE) of the PIN diode D211 and the temperature.
That is, the forward voltage changes linearly with temperature, and temperature information can be obtained by detecting the forward voltage of the temperature detection line TSL connected to the PIN diode D211.
次に、蛍光検出マトリクス装置について説明する。 Next, the fluorescence detection matrix device will be described.
＜蛍光検出マトリクス装置＞
図３３は、本発明の実施形態に係る蛍光検出マトリクス装置の一構成例を示す図である。
<Fluorescence detection matrix device>
FIG. 33 is a diagram showing a configuration example of the fluorescence detection matrix device according to the embodiment of the present invention.
この蛍光検出マトリクス装置３００は、図３３に示すように、蛍光検出ユニット３１０がｍ×ｎのマトリクス状に配列されたセルアレイ部３０１、走査線駆動回路（ＷＳＤＲＶ）３０３、逆方向電圧線（Ｒｅｖｅｒｓｅ Ｖｏｌｔａｇｅ ｌｉｎｅ）ＲＶＬ３０１、蛍光検出線ＬＳＬ３０１〜ＴＳＬ３０ｍ、および検出ユニット３１０を選択し、蛍光検出ユニット３１０の検出信号を蛍光検出線ＬＳＬ３０１〜ＬＳＬ３０ｍに転送するための走査線ＳＳＬ３０１〜ＳＳＬ３０ｍを有する。
As shown in FIG. 33, the fluorescence
図３４は、本実施形態に係る蛍光検出ユニットの構成例を示す回路図である。 FIG. 34 is a circuit diagram illustrating a configuration example of the fluorescence detection unit according to the present embodiment.
蛍光検出ユニット３１０は、図３４に示すように、ＰＩＮダイオードＤ３１１、スイッチとしてのｐチャネルのトランジスタＴ３１１，Ｔ３１２、およびノードＮＤ３１１を有する。
As shown in FIG. 34, the
ＰＩＮダイオード３１１のアノード側がノードＮＤ３１１に接続され、カソード側が接地電位ＧＮＤに接続されている。
トランジスタＴ３１１のソース、ドレインがノードＮＤ３１１および逆方向電圧線ＲＶＬに接続されている。トランジスタＴ３１２のソース、ドレインがノードＮＤ３１１および蛍光検出線ＬＳＬに接続されている。
そして、トランジスタＴ３１１とＴ３１２のゲートが走査線ＳＳＬに共通に接続されている。
The anode side of the PIN diode 311 is connected to the node ND311 and the cathode side is connected to the ground potential GND.
The source and drain of the transistor T311 are connected to the node ND311 and the reverse voltage line RVL. The source and drain of the transistor T312 are connected to the node ND311 and the fluorescence detection line LSL.
The gates of the transistors T311 and T312 are commonly connected to the scanning line SSL.
この例では、走査線ＳＳＬが低レベルのときにトランジスタＴ３１１，Ｔ３１２がオン状態、走査線ＳＳＬが高レベルのときトランジスタＴ３１１，Ｔ３１２がオフ状態となる。 In this example, the transistors T311 and T312 are turned on when the scanning line SSL is at a low level, and the transistors T311 and T312 are turned off when the scanning line SSL is at a high level.
ここで、蛍光検出ユニット３１０の基本動作について説明する。
逆方向電圧線ＲＶＬに負の電圧源を接続させ、走査線ＳＳＬが低レベルのとき、逆方向電圧線ＲＶＬに印加された負の電圧によりＰＩＮダイオードＤ３１１は逆方向にバイアスされ、逆方向電流ＩＲが流れる。
この逆方向電流Ｉｏｕｔを、蛍光検出線ＬＳＬを介して検知することにより蛍光検出することができる。
Here, the basic operation of the
When a negative voltage source is connected to the reverse voltage line RVL and the scanning line SSL is at a low level, the PIN diode D311 is biased in the reverse direction by the negative voltage applied to the reverse voltage line RVL, and the reverse current IR Flows.
Fluorescence can be detected by detecting the reverse current Iout via the fluorescence detection line LSL.
次に、ヒータ温度検出マトリクス装置について説明する。 Next, the heater temperature detection matrix device will be described.
＜ヒータ温度検出マトリクス装置＞
図３５は、本発明の実施形態に係るヒータ温度検出マトリクス装置の一構成例を示す図である。
<Heater temperature detection matrix device>
FIG. 35 is a diagram illustrating a configuration example of the heater temperature detection matrix device according to the embodiment of the present invention.
図３５のヒータ温度検出マトリクス装置４００は、図１５のヒータマトリクス装置１００と図２９の温度検出マトリクス装置２００を合成した構成を有している。したがって、図３５においては、理解を容易にするために、図１５および図２９と同一構成部分は同一符号をもって表している。
A heater temperature
このヒータ温度検出マトリクス装置４００は、図３５に示すように、ヒータ温度検出ユニット４１０がｍ×ｎのマトリクス状に配列されたセルアレイ部４０１、データ線駆動回路（ＤＴＤＲＶ）１０２、走査線駆動回路（ＷＳＤＲＶ）１０３、ヒータ温度検出ユニット４１０に発熱量情報を与えるためのデータ線ＤＴＬ１０１〜ＤＴＬ１０ｍ、ヒータ温度検出ユニット４１０を選択し、発熱量情報を書き込み、書き込まれた発熱量情報に応じた電流を流すための走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、電流駆動回路（ＩＤＲＶ）２０２、走査線駆動回路（ＷＳＤＲＶ）２０３、電圧検出器（Ｖ）２０４−１〜２０４−ｎ、電流駆動線ＩＤＬ２０１〜ＩＤＬ２０ｎ、温度検出線ＴＳＬ（Ｔｅｍｐｅｒａｔｕｒｅ Ｓｅｎｓｅ Ｌｉｎｅ）３０１〜ＴＳＬ３０ｎ、およびヒータ温度検出ユニット４１０を選択し、温度検出ユニット２１０の検出信号を温度検出線ＴＳＬ３０１〜ＴＳＬ３０ｎに転送するための走査線ＳＳＬ２０１〜ＳＳＬ２０ｍを有する。
As shown in FIG. 35, the heater temperature
図３６は、本実施形態に係るヒータ温度検出ユニットの構成例を示す回路図である。 FIG. 36 is a circuit diagram illustrating a configuration example of the heater temperature detection unit according to the present embodiment.
図３６のヒータ温度検出ユニット４１０は、図２３のヒータユニット１１０と図３０の温度検出ユニット２１０を用いて形成されている。
したがって、図３６においては、理解を容易にするために図１５および図３０と同一構成部分は同一符号をもって表している。
The heater
36, the same components as those in FIGS. 15 and 30 are denoted by the same reference numerals for easy understanding.
図３５のヒータ温度検出マトリクス装置４００によれば、カレントコピアにて発熱量情報として、書き込まれた後に実際の発生熱をセンシングすることで、カレントコピアに対して、発熱量情報書込み量に対して、ＰＩＮダイオードにて暗電流をセンシングすることで温度制御補正することができる。
According to the heater temperature
この場合、ヒータユニット１１０のヒータ電流と温度検出ユニット２１０のＰＩＮダイオードＤ２１１の電流に応じた検出電圧の関係から、ＰＩＮダイオードＤ２１１による温度検出を行うことができる。
In this case, temperature detection by the PIN diode D211 can be performed from the relationship between the heater current of the
図３７は、ヒータユニットのヒータ電流と温度検出ユニットのＰＩＮダイオードの電流に応じた検出電圧の関係を示す図である。
図３７において、横軸がヒータ電流を、縦軸がダイオードの電圧を示している。
図中、ＩＦ１はダイオード電流が１０μＡの電圧値、ＩＦ２はダイオード電流が１００μＡの電圧値を表している。
FIG. 37 is a diagram showing the relationship between the heater current of the heater unit and the detection voltage according to the current of the PIN diode of the temperature detection unit.
In FIG. 37, the horizontal axis represents the heater current, and the vertical axis represents the diode voltage.
In the figure, IF1 represents a voltage value with a diode current of 10 μA, and IF2 represents a voltage value with a diode current of 100 μA.
ダイオード電流が１０μＡと１００μＡのときの、次式で与えられる電圧値の差（ΔＶ）より温度に換算することができる。 When the diode current is 10 μA and 100 μA, it can be converted into a temperature from the difference (ΔV) between the voltage values given by the following equation.
［数６］
ΔＶ＝η（ｋＴ／ｑ）ｌｎ（ＩＦ１／ＩＦ２） （６）
Ｔｅｍｐ（Ｃ）＝５．００７２×ΔＶ＋２７３．１５
[Equation 6]
ΔV = η (kT / q) ln (IF1 / IF2) (6)
Temp (C) = 5.00072 × ΔV + 273.15
次に、温度蛍光検出マトリクス装置について説明する。 Next, the temperature fluorescence detection matrix device will be described.
＜温度蛍光検出マトリクス装置＞
図３８は、本発明の実施形態に係る温度蛍光検出マトリクス装置の一構成例を示す図である。
<Temperature fluorescence detection matrix device>
FIG. 38 is a diagram showing a configuration example of the temperature fluorescence detection matrix device according to the embodiment of the present invention.
図３８の温度蛍光検出マトリクス装置５００は、図２９の温度検出マトリクス装置２００と図３３の蛍光検出マトリクス装置３００を合成した構成を有している。したがって、図３８においては、理解を容易にするために、図２９および図３３と同一構成部分は同一符号をもって表している。
The temperature fluorescence
この温度蛍光検出マトリクス装置５００は、図３８に示すように、温度蛍光検出ユニット５１０がｍ×ｎのマトリクス状に配列されたセルアレイ部５０１、電流駆動回路（ＩＤＲＶ）２０２、走査線駆動回路（ＷＳＤＲＶ）２０３、電圧検出器（Ｖ）２０４−１〜２０４−ｎ、電流駆動線ＩＤＬ２０１〜ＩＤＬ２０ｎ、温度検出線ＴＳＬ（Ｔｅｍｐｅｒａｔｕｒｅ Ｓｅｎｓｅ Ｌｉｎｅ）２０１〜ＴＳＬ２０ｎ、温度蛍光検出ユニット５１０を選択し、温度蛍光検出ユニット５１０の検出信号を温度検出線ＴＳＬ２０１〜ＴＳＬ２０ｎに転送するための走査線ＳＳＬ２０１〜ＳＳＬ２０ｍ、温度蛍光検出ユニット５１０を選択するための走査線ＳＳＬ３０１〜ＳＳＬ３０ｍ、走査線駆動回路（ＷＳＤＲＶ）３０３、逆方向電圧線（Ｒｅｖｅｒｓｅ Ｖｏｌｔａｇｅ ｌｉｎｅ）ＲＶＬ３０１、および蛍光検出線ＬＳＬ３０１〜ＬＳＬ３０ｎを有する。
As shown in FIG. 38, the temperature fluorescence
図３９は、本実施形態に係る温度蛍光検出ユニットの構成例を示す回路図である。 FIG. 39 is a circuit diagram showing a configuration example of the temperature fluorescence detection unit according to the present embodiment.
図３９の温度蛍光検出ユニット５１０は、図３０の温度検出ユニット２１０のＰＩＮダイオードＤ２１１およびノードＮＤ２１１と、図３４の蛍光検出ユニット３１０のＰＩＮダイオードＤ３１１およびノードＮＤ３１１とを共用して構成されている。
したがって、図３９においては、理解を容易にするために図３０および図３４と同一構成部分は同一符号をもって表している。
The temperature
Therefore, in FIG. 39, the same components as those in FIGS. 30 and 34 are denoted by the same reference numerals for easy understanding.
この温度蛍光検出ユニット５１０は、１つのＰＩＮダイオードＤ２１１（Ｄ３１１）と２つのｎチャネルトランジスタＴ２１１，Ｔ２１２と２つのｐチャネルトランジスタＴ３１１，Ｔ３１２により構成されている。
The temperature
図４０は、本実施形態に係る温度蛍光検出ユニットおいて、温度検出と蛍光検出時のスイッチとしての各トランジスタの状態を示す図である。 FIG. 40 is a diagram showing the state of each transistor as a switch at the time of temperature detection and fluorescence detection in the temperature fluorescence detection unit according to the present embodiment.
走査線ＳＳＬには高レベル−低レベルを周期的に変化するスイッチ信号が印加される。ｎチャネルトランジスタＴ２１１とＴ２１２およびｐチャネルトランジスタＴ３１１とＴ３１２はゲートが共通に走査線ＳＳＬに接続されている。
これにより、走査線ＳＳＬが高レベルのときにトランジスタＴ２１１，Ｔ２１２がＯＮ状態、トランジスタＴ３１１，Ｔ３１２がＯＦＦ状態となる。
一方、走査線ＳＳＬが低レベルのときトランジスタＴ２１１，Ｔ２１２がＯＦＦ状態、トランジスタＴ３１１，Ｔ３１２がＯＮ状態となる。
A switch signal that periodically changes between a high level and a low level is applied to the scanning line SSL. The gates of the n-channel transistors T211 and T212 and the p-channel transistors T311 and T312 are commonly connected to the scanning line SSL.
Accordingly, when the scanning line SSL is at a high level, the transistors T211 and T212 are turned on, and the transistors T311 and T312 are turned off.
On the other hand, when the scanning line SSL is at a low level, the transistors T211 and T212 are turned off, and the transistors T311 and T312 are turned on.
図４１は、本実施形態に係る温度蛍光検出ユニットの温度検出動作を説明するための図である。図４２は、本実施形態に係る温度蛍光検出ユニットの蛍光検出動作を説明するための図である。 FIG. 41 is a diagram for explaining the temperature detection operation of the temperature fluorescence detection unit according to this embodiment. FIG. 42 is a diagram for explaining the fluorescence detection operation of the temperature fluorescence detection unit according to this embodiment.
温度検出時には、電流駆動線ＩＤＬに電流Ｉｄｅｔを供給する電流源Ｉ２１１を接続させ、走査線ＳＳＬが高レベルのとき、図４１に示すように、電流駆動線ＩＤＬに接続された電流源Ｉ２１１からＰＩＮダイオードＤ２１１に対して順方向電流Ｉｄｅｔが流れる。
これと並行して、温度検出線ＴＳＬに電圧検出器２０４を接続することにより、ＰＩＮダイオードＤ２１１に発生する順方向電圧を検知することができる。
At the time of temperature detection, the current source I211 for supplying the current Idet is connected to the current drive line IDL. When the scanning line SSL is at the high level, as shown in FIG. 41, the current source I211 connected to the current drive line IDL is PIN-connected. A forward current Idet flows through the diode D211.
In parallel with this, the forward voltage generated in the PIN diode D211 can be detected by connecting the
ここでＰＩＮダイオードＤ２１１に一定の順方向電流Ｉｄｅｔを流したときにＰＩＮダイオードＤ２１１の順方向電圧（ＦＯＲＷＡＲＤ ＶＯＬＴＡＧＥ）と温度の間には、図４３に示すような関係が得られる。
すなわち順方向電圧は温度と直線的に変化しており、ＰＩＮダイオードＤ２１１に接続された温度検出線ＴＳＬの順方向電圧を検知することで温度情報を得ることができる。
Here, when a constant forward current Idet is passed through the PIN diode D211, the relationship as shown in FIG. 43 is obtained between the forward voltage (FORWARD VOLTAGE) of the PIN diode D211 and the temperature.
That is, the forward voltage changes linearly with temperature, and temperature information can be obtained by detecting the forward voltage of the temperature detection line TSL connected to the PIN diode D211.
蛍光検出時には、逆方向電圧線ＲＶＬに負の電圧源を接続させ、走査線ＳＳＬが低レベルのとき、逆方向電圧線ＲＶＬに印加された負の電圧によりＰＩＮダイオードＤ３１１は逆方向にバイアスされ、図４２に示すように、逆方向電流ＩＲが流れる。
この逆方向電流Ｉｏｕｔを、蛍光検出線ＬＳＬを介して検知することにより蛍光検出することができる。
When detecting fluorescence, a negative voltage source is connected to the reverse voltage line RVL. When the scanning line SSL is at a low level, the negative voltage applied to the reverse voltage line RVL biases the PIN diode D311 in the reverse direction. As shown in FIG. 42, reverse current IR flows.
Fluorescence can be detected by detecting the reverse current Iout via the fluorescence detection line LSL.
図３８の温度蛍光マトリクス装置５００においては、走査線駆動回路２０３は走査線ＳＳＬ２０１〜ＳＳＬ２０ｍを順次高レベルにし、それに同期して電流駆動線駆動回路２０２が各電流駆動線ＩＤＬ２０１〜ＩＤＬ２０ｎに定電流を印加し、温度検出線ＴＳＬ２０１〜ＴＳＬ２０ｎの電圧をモニタすることで、各ＰＩＮダイオードＤ２１１に対して行単位で温度情報を検出することができる。
温度検出終了後は走査線を順次低レベルすれば、各ＰＩＮダイオードＤ２１１に逆方向電圧が印加され、各ＰＩＮダイオードＤ２１１に対して行単位で蛍光情報を検出することができる。
このようにしてユニット各々に温度検出および蛍光を交互に検出させることができる。
In the temperature
If the scanning line is sequentially lowered to a low level after the temperature detection is completed, a reverse voltage is applied to each PIN diode D211 and fluorescence information can be detected for each PIN diode D211 in rows.
In this way, each unit can detect temperature and fluorescence alternately.
なお、蛍光検出処理においては、たとえば図４３に示すように、まずＰＩＮダイオードＤ２１１（Ｄ３１１）の暗（ダーク）電流を検出し、それを２値化してＶ１を得る。Ｖ１を２〜３回スキャンして平均値をとる（ＳＴ１０１）。
次に、上述した蛍光検出を行って検出電流を２値化してＶ２を得る。Ｖ２を２〜３回スキャンして平均値をとる（ＳＴ１０２）。
そして、Ｖ２とＶ１の差分をとる（ＳＴ１０３）。
このような処理を行うことにより、精度の高い蛍光検出を実現することが可能となる。
In the fluorescence detection process, for example, as shown in FIG. 43, the dark current of the PIN diode D211 (D311) is first detected and binarized to obtain V1. V1 is scanned 2 to 3 times to obtain an average value (ST101).
Next, the above-described fluorescence detection is performed to binarize the detection current to obtain V2. V2 is scanned 2 to 3 times to obtain an average value (ST102).
Then, the difference between V2 and V1 is taken (ST103).
By performing such processing, highly accurate fluorescence detection can be realized.
次に、ヒータ温度蛍光検出マトリクス装置について説明する。 Next, the heater temperature fluorescence detection matrix device will be described.
＜ヒータ温度蛍光検出マトリクス装置＞
図４４は、本発明の実施形態に係るヒータ温度検出マトリクス装置の一構成例を示す図である。
<Heater temperature fluorescence detection matrix device>
FIG. 44 is a diagram illustrating a configuration example of the heater temperature detection matrix device according to the embodiment of the present invention.
図４４のヒータ温度蛍光検出マトリクス装置６００は、図１５のヒータマトリクス装置１００と、図３０の温度検出マトリクス装置２００と、図３５の蛍光検出マトリクス装置３００とを合成した構成を有している。したがって、図４４においては、理解を容易にするために、図１５、図３０、および図３３と同一構成部分は同一符号をもって表している。
The heater temperature fluorescence
このヒータ温度検出マトリクス装置６００は、図４４に示すように、ヒータ温度蛍光検出ユニット６１０がｍ×ｎのマトリクス状に配列されたセルアレイ部６０１、データ線駆動回路（ＤＴＤＲＶ）１０２、走査線駆動回路（ＷＳＤＲＶ）１０３、ヒータ温度蛍光検出ユニット６１０に発熱量情報を与えるためのデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ヒータ温度蛍光検出ユニット６１０を選択し、発熱力情報を書き込み、書き込まれた発熱量情報に応じた電流を流すための走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、電流駆動回路（ＩＤＲＶ）２０２、走査線駆動回路（ＷＳＤＲＶ）２０３、電圧検出器（Ｖ）２０４−１〜２０４−ｎ、電流駆動線ＩＤＬ２０１〜ＩＤＬ２０ｎ、温度検出線ＴＳＬ（Ｔｅｍｐｅｒａｔｕｒｅ Ｓｅｎｓｅ Ｌｉｎｅ）２０１〜ＴＳＬ２０ｎ、ヒータ温度蛍光検出ユニット６１０を選択し、ヒータ温度蛍光検出ユニット６１０の検出信号を温度検出線ＴＳＬ２０１〜ＴＳＬ２０ｎに転送するための走査線ＳＳＬ２０１〜ＳＳＬ２０ｍ、電流駆動回路（ＩＤＴＣ）３０２、走査線駆動回路（ＷＳＤＲＶ）３０３、逆方向電圧線（Ｒｅｖｅｒｓｅ Ｖｏｌｔａｇｅ ｌｉｎｅ）ＲＶＬ３０１、および蛍光検出線ＬＳＬ３０１〜ＬＳＬ３０ｎを有する。
As shown in FIG. 44, the heater temperature
ただし、データ線駆動回路１０２と電流駆動回路２０２を共用化することも可能である。
この場合、データ線ＤＴＬと温度検出線ＴＳＬが共用化できる。
However, the data
In this case, the data line DTL and the temperature detection line TSL can be shared.
図４５は、本実施形態に係るヒータ温度蛍光検出ユニットの構成例を示す回路図である。 FIG. 45 is a circuit diagram showing a configuration example of the heater temperature fluorescence detection unit according to the present embodiment.
図４５のヒータ温度蛍光検出ユニット６１０は、図２３のヒータユニット１１０と図３９の温度蛍光検出ユニット５１０を用いてヒータ温度蛍光検出ユニット６１０が形成されている。
したがって、図４５においては、理解を容易にするために図２３および図２９と同一構成部分は同一符号をもって表している。
この例では、データ線ＤＴＬと温度検出線ＴＳＬが共用化されている。
The heater temperature
Therefore, in FIG. 45, the same components as those in FIGS. 23 and 29 are denoted by the same reference numerals for easy understanding.
In this example, the data line DTL and the temperature detection line TSL are shared.
図４４のヒータ温度蛍光検出マトリクス装置６００によれば、カレントコピアにて発熱量情報として、書き込まれた後に実際の発生熱をセンシングすることで、カレントコピアに対して、発熱量情報書込み量に対して、ＰＩＮダイオードにて暗電流をセンシングすることで温度制御補正することができる。
そして、蛍光受光時に発生する受光電流をセンシングすることで、増幅反応を検出することができる。
より具体的には、カレントコピア（ヒータユニット）および温度検出ユニットの回路構成にて発熱制御をリアルタイムにフィードバックする段階で、反応増幅検出のシグナルとして、蛍光検出を温度検出デバイスであるＰＩＮダイオードＤ２１１にて、蛍光量にて増幅反応をリアルタイムに検出を実現することができる。
According to the heater temperature fluorescence
Then, the amplification reaction can be detected by sensing the light receiving current generated when the fluorescence is received.
More specifically, at the stage where the heat generation control is fed back in real time by the circuit configuration of the current copier (heater unit) and the temperature detection unit, fluorescence detection is performed on the PIN diode D211 which is a temperature detection device as a reaction amplification detection signal. Thus, the amplification reaction can be detected in real time by the amount of fluorescence.
以上説明したように、ＤＮＡ増幅反応を行う反応処理装置に適用可能な熱制御マトリクス装置は、次のような効果を得ることができる。 As described above, the thermal control matrix device applicable to the reaction processing apparatus that performs the DNA amplification reaction can obtain the following effects.
アクティブマトリクス制御を行うことで、ウェル毎の個別温度制御が可能で、その結果網羅的に遺伝子の発現量を短時間で解析することができる。
半導体素子の特性にばらつきや温度特性があっても温度検出回路構成を有することで、フィードバック構成によって正確な発熱量を得ることができ、結果として効率の良いＰＣＲ制御が可能である。
半導体素子の特性に経時変化があっても温度検出回路構成を有することで、フィードバック構成によって正確な発熱量を得ることができ、信頼性の高いＰＣＲ制御装置を提供可能である。
発熱動作を走査線単位で停止する機能を有することで、簡便かつ速やかに温度を下げることが可能であり、また発熱時間の制御が可能なため、微小な発熱制御が容易である。
書き込まれた発熱情報に対して、実際の発熱量に対して、センシングを高精度に行い、発熱書込み量を補正することで、高精度な発熱量を提供することが可能である。
温度センシングしている温度検出回路構成にて、並行して、増幅反応のシグナルである蛍光検出を同一構成にて実現することが可能である。
By performing active matrix control, individual temperature control for each well is possible, and as a result, gene expression levels can be comprehensively analyzed in a short time.
Even if there are variations in the characteristics of the semiconductor elements and temperature characteristics, it is possible to obtain an accurate amount of heat generation by the feedback configuration by having the temperature detection circuit configuration, and as a result, efficient PCR control is possible.
By having a temperature detection circuit configuration even when the characteristics of the semiconductor element change with time, an accurate heat generation amount can be obtained by a feedback configuration, and a highly reliable PCR control device can be provided.
By having the function of stopping the heat generation operation in units of scanning lines, it is possible to easily and quickly lower the temperature, and since the heat generation time can be controlled, minute heat generation control is easy.
With respect to the written heat generation information, it is possible to provide a highly accurate heat generation amount by sensing the actual heat generation amount with high accuracy and correcting the heat generation writing amount.
In parallel with the temperature detection circuit configuration that performs temperature sensing, it is possible to realize fluorescence detection that is a signal of an amplification reaction with the same configuration.
このように、本実施形態によれば、高精度にかつ個別に熱制御できる反応処理装置とすることができる。この反応処理装置は、精密な熱制御を要する反応に用いる装置として、幅広い用途に用いることができる。そのなかでも、たとえば、遺伝子増幅反応等を行うＰＣＲ装置として好適に使用することができる。 Thus, according to this embodiment, it can be set as the reaction processing apparatus which can carry out heat control with high precision and individually. This reaction processing apparatus can be used for a wide range of applications as an apparatus used for reactions requiring precise heat control. Among them, for example, it can be suitably used as a PCR apparatus for performing a gene amplification reaction or the like.
１０・・・反応処理装置、１１・・・ウェル基板、１２・・・ヒータ基板、１３・・・加熱部、１４・・・反応領域、１５・・・冷却部、１６・・・放熱器、２０・・・半導体発熱素子、２１・・・温度検出素子、２２・・・電流制御回路、２３・・・ディジタルポテンショメータ、２４・・・制御部（ＣＰＵ）、２５・・・アナログディジタルコンバータ（ＡＤＣ）、２６・・・温度検出回路、２７・・・温度測定用ポテンショメータ、２８・・・定電流回路、２９・・・記憶装置、３０・・・金属薄膜、ＰＣＲ装置（反応処理装置）、１００・・・ヒータマトリクス装置、１１０・・・ヒータユニット、２００・・・温度検出マトリクス装置、２１０・・・温度検出ユニット、２００・・・蛍光検出マトリクス装置、３１０・・・蛍光検出ユニット、４００・・・ヒータ温度検出マトリクス装置、４１０・・・ヒータ温度検出ユニット、５００・・・温度蛍光検出マトリクス装置、５１０・・・温度蛍光検出ユニット、６００・・・ヒータ温度検出マトリクス装置、６１０・・・ヒータ温度蛍光検出ユニット。
DESCRIPTION OF
Claims (3)
前記反応領域ごとに配置された複数の加熱部と、
前記加熱部により加熱される反応領域以外の領域を冷却する冷却部と、を有し、
前記加熱部は、
ヒータと温度検出素子を含み、
前記温度検出素子により温度を検出する検出手段と、
検出された温度情報に基づいて前記ヒータの温度を前記反応領域ごとに制御する温度制御手段と、を有し、
前記温度制御手段における処理は、
温度サイクルを含み、当該温度サイクルはディネーチャ処理における第１の温度保持制御と、
ディネーチャ処理からアニーリング処理に遷移する降温処理における降温制御とアニーリング処理における第２の温度保持制御と、
アニーリング処理からエクステンション処理に遷移する第１の昇温処理における第１の昇温制御と、
エクステンション処理における第３の温度保持制御と、
エクステンション処理からディネーチャ処理に遷移する第２の昇温処理における第２の昇温制御と、を含み、
前記温度制御手段は、
前記降温制御または前記昇温制御において、前記温度検出素子で検出された温度と目標温度とが同じ場合、次の処理である前記温度保持制御に移行する
反応処理装置。 Multiple reaction zones;
A plurality of heating units arranged for each reaction region;
A cooling unit for cooling a region other than the reaction region heated by the heating unit,
The heating unit is
Including a heater and temperature sensing element,
Detecting means for detecting temperature by the temperature detecting element;
Temperature control means for controlling the temperature of the heater for each reaction region based on the detected temperature information,
The process in the temperature control means is
Including a temperature cycle, wherein the temperature cycle includes a first temperature holding control in the denying process;
A temperature lowering control in the temperature lowering process and a second temperature holding control in the annealing process, the transition from the deaner process to the annealing process;
A first temperature increase control in a first temperature increase process that transitions from the annealing process to the extension process;
A third temperature holding control in the extension process;
A second temperature increase control in the second temperature increase process that transitions from the extension process to the deny process,
The temperature control means includes
In the temperature drop control or the temperature rise control, when the temperature detected by the temperature detection element and the target temperature are the same, the reaction processing apparatus shifts to the temperature holding control which is the next process.
前記温度検出素子により温度を検出する検出処理と、
ヒータ制御量を計算する計算処理と、
前記ヒータを制御するヒータ制御処理と、
冷却部を制御する冷却部制御処理と、を行う
請求項１記載の反応処理装置。 The temperature control means includes
Detection processing for detecting temperature by the temperature detection element;
A calculation process for calculating the heater control amount;
A heater control process for controlling the heater;
The reaction processing apparatus according to claim 1, wherein a cooling unit control process for controlling the cooling unit is performed.
前記温度検出素子により温度を検出する検出処理は、前記温度検出素子に印加する電流値を制御する電流値制御処理と、
前記温度検出素子の電圧値をアナログディジタルコンバータにより変換する変換処理と、を行う
請求項２記載の反応処理装置。 The temperature control means includes
The detection process for detecting the temperature by the temperature detection element includes a current value control process for controlling a current value applied to the temperature detection element;
The reaction processing apparatus according to claim 2, wherein a conversion process of converting a voltage value of the temperature detection element by an analog-digital converter is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011113419A JP2011160811A (en) | 2011-05-20 | 2011-05-20 | Reaction treatment device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011113419A JP2011160811A (en) | 2011-05-20 | 2011-05-20 | Reaction treatment device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008105841A Division JP2009254260A (en) | 2008-04-15 | 2008-04-15 | Reaction treatment device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011160811A true JP2011160811A (en) | 2011-08-25 |
Family
ID=44592220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011113419A Pending JP2011160811A (en) | 2011-05-20 | 2011-05-20 | Reaction treatment device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011160811A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030008286A1 (en) * | 2001-07-05 | 2003-01-09 | Institute Of Microelectronics | Miniaturized multi-chamber thermal cycler for independent thermal multiplexing |
| JP2003511221A (en) * | 1999-10-01 | 2003-03-25 | エムヴェーゲー−ビオテッヒ アーゲー | Chemical or biological reactor |
| JP2003180350A (en) * | 2001-12-21 | 2003-07-02 | Terumo Corp | Temperature control device |
| JP2005519381A (en) * | 2002-03-06 | 2005-06-30 | サムスン エレクトロニクス カンパニー リミテッド | Temperature control method and apparatus for driving polymerase chain reaction (PCR) chip |
-
2011
- 2011-05-20 JP JP2011113419A patent/JP2011160811A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511221A (en) * | 1999-10-01 | 2003-03-25 | エムヴェーゲー−ビオテッヒ アーゲー | Chemical or biological reactor |
| US20030008286A1 (en) * | 2001-07-05 | 2003-01-09 | Institute Of Microelectronics | Miniaturized multi-chamber thermal cycler for independent thermal multiplexing |
| JP2003180350A (en) * | 2001-12-21 | 2003-07-02 | Terumo Corp | Temperature control device |
| JP2005519381A (en) * | 2002-03-06 | 2005-06-30 | サムスン エレクトロニクス カンパニー リミテッド | Temperature control method and apparatus for driving polymerase chain reaction (PCR) chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009254260A (en) | Reaction treatment device | |
| JP4544335B2 (en) | Reaction processing equipment | |
| WO2018205658A1 (en) | Method for driving pixel circuit, and display apparatus | |
| JP6030153B2 (en) | Biomolecule measuring device | |
| JP6286899B2 (en) | Insulated gate type semiconductor device driving apparatus and power conversion apparatus | |
| US8198074B2 (en) | Reaction device | |
| US8759772B2 (en) | Infrared sensor and infrared array sensor | |
| JP2009522621A (en) | Driving method and display system for active matrix display circuit | |
| US8704812B2 (en) | Light sensing circuit having a controlled light sensing period or a controlled current output period according to ambient temperature, method of controlling the same, and touch panel comprising the light sensing circuit | |
| CN101365996B (en) | Active matrix temperature controller array | |
| JP2010056965A (en) | Solid-state imaging apparatus | |
| JPWO2017154128A1 (en) | Semiconductor light emitting device | |
| Gollnick et al. | Probing DNA Helicase Kinetics with Temperature‐Controlled Magnetic Tweezers | |
| JP2011160811A (en) | Reaction treatment device | |
| JP2009186457A5 (en) | ||
| JP2009254258A (en) | Heat control matrix device and reaction treatment device | |
| KR20160112262A (en) | apparatus for controlling temperature, tester including the same | |
| JP2005352148A (en) | Active drive type light emitting display device and electronic equipment carrying the device | |
| JP2009000014A (en) | Reaction treatment apparatus | |
| US20230003678A1 (en) | Potential measurement device | |
| JP2009097982A (en) | Reaction treatment apparatus | |
| JP2014202826A (en) | Light-emitting device | |
| JP4170998B2 (en) | Temperature control device | |
| JP2010068721A (en) | Electric equipment and method for controlling rush current | |
| JP2009278956A (en) | Apparatus for amplifying nucleic acid, and method for amplifying nucleic acid |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140311 |