JP2011150306A - 半導体処理装置 - Google Patents

Abstract

【課題】駆動方式が異なる２つの液晶パネルを同時に駆動することが可能な半導体処理装置を提供すること。
【解決手段】パネル種選択レジスタ２４に設定された値がＳＴＮ液晶パネル２を示していれば、反転制御回路２６は、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８にＳＴＮ液晶パネル２に対する駆動波形を出力させる。また、パネル種選択レジスタ２４に設定された値がメモリ性液晶パネル３を示していれば、反転制御回路２６は、メモリ性液晶パネル３の消去フレームの期間に、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８にＳＴＮ液晶パネル２に対する駆動波形を反転した波形を出力させる。したがって、駆動方式が異なる２つの液晶パネルを同時に駆動することが可能となる。
【選択図】図４

Description

本発明は、液晶パネルを駆動する技術に関し、特に、通常の液晶パネルとメモリ性液晶パネルとを同じ制御回路で制御する半導体処理装置に関する。

近年、携帯電話、パーソナルコンピュータなどのように液晶パネルを用いた装置が広く普及している。このようなＳＴＮ（Super Twisted Nematic）型などの液晶パネルを用いた装置においては、液晶分子の弾性が比較的高く、表示状態を維持するためには液晶パネルに対して駆動電圧波形を与え続ける必要がある。以下、このような液晶パネルを通常の液晶パネルと呼ぶことにする。

これに対して、液晶分子の弾性を比較的低くする等、一旦表示データを書き込むと、その表示状態を維持する液晶パネルの開発が進んでいる。以下、このような液晶パネルをメモリ性液晶パネルと呼ぶことにする。これに関連する技術として、下記の特許文献１〜４に開示された発明がある。

特許文献１は、環境温度の変化に拘らず、部分電極駆動による表示を良好に行うことを可能としたメモリ性液晶を用いた液晶表示装置を提供することを目的とする。液晶表示装置は、第１の透明基板と、第２の透明基板と、第１及び第２の透明基板の間に挟持された液晶と、第１又は第２の透明基板上に形成され且つ液晶を駆動するための複数の電極と、温度センサと、複数の電極の全てに電圧を印加する全電極駆動による表示及び複数の電極の一部に電圧を印加する部分電極駆動による表示を温度センサの出力に応じて切換える表示制御部とを有する。

特許文献２は、環境温度の変化に拘らず、良好な表示を行うことを可能とした液晶表示装置を提供することを目的とする。液晶表示装置は、第１の透明基板、第２の透明基板、第１及び第２の透明基板の間に挟持されたメモリ性液晶、第１又は第２の透明基板上に形成されメモリ性液晶を駆動するための複数の電極を有する液晶パネルと、温度センサと、複数の電極に印加される駆動電圧を制御するための表示制御部とを有する。複数の電極は液晶パネルの第１の領域及び第２の領域に分かれて配置され、表示制御部は温度センサの出力に応じて第２の領域に配置された電極の中から駆動電圧を印加する電極の数を可変するように制御する。

特許文献３は、黒／白表示の反転を防止することができるメモリ性液晶を用いた半透過反射型の液晶表示装置を提供することを目的とする。メモリ性液晶表示装置は、第１及び第２の基板間に挟持され、第１の安定状態と第２の安定状態とを有するメモリ性液晶層と、第１の基板上に配置され、それぞれ直交する第１透過軸と第１反射軸とを有し、及び第１透過軸に平行な振動面を有する直線偏光を透過し且つ第１反射軸に平行な振動面を有する直線偏光を反射する特性を有する反射型偏光板と、第２の基板上に配置され、第２透過軸を有し、及び第２透過軸に平行な振動面を有する直線偏光を透過する偏光板、反射型偏光板側に設けられた補助光源と、補助光源の点灯に同期してメモリ性液晶の安定状態を一方から他方へ転移させるように制御する反転制御部とを有する。

特許文献４は、メモリ性液晶を用いてデジタル時計の時刻修正などの強調表示を行う際においても表示品質を劣化させないことを目的とする。対向面に走査電極と信号電極とを有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持したメモリ性液晶表示装置において、一画面を構成するためのフレーム期間が、メモリ性液晶の二つの安定状態のうち、どちらか一方の安定状態にするリセット期間ＲＳと、表示状態を決定する選択期間ＳＥと、選択期間で決定された表示状態を維持する非選択期間ＮＳＥとで構成される通常表示モードと、フレーム期間が、表示状態を決定する選択期間ＳＥと、選択期間ＳＥで決定された表示状態を維持する非選択期間ＮＳＥとのみで構成される特定表示モードとを切り替える機構を備える。

特開２００６−０２３４５２号公報 特開２００６−０２３４７９号公報 特開２００６−１２６６１２号公報 特開２００８−０７０６２７号公報

携帯電話、リモコン、時計、温度計など、通常の液晶パネルをメインパネルとし、メモリ性液晶パネルをサブパネルとして搭載した装置を考える。たとえば、携帯電話のメインパネルとしてＴＦＴ（Thin Film Transistor）液晶などの高速表示可能な通常の液晶パネルを使用して、動画表示などの動きの速い表示を行なう。一方、サブパネルとしてメモリ性液晶パネルを使用して、メインパネルの不使用時に日時の表示などのような周波数の低い表示を行なうといった用途が考えられる。

この場合、上述のようにそれぞれの液晶パネルの駆動方式が異なるため、それぞれの液晶パネルを駆動するための２つの制御回路が必要となり、回路規模が大きくなると共に、半導体処理装置のチップ面積が大きくなるといった問題があった。

また、駆動方式が同じ２つの液晶パネルを同じ制御回路で駆動することも考えられる。しかしながら、ＳＴＮ液晶、ＴＦＴ液晶などの通常の液晶パネルは高速表示が可能であり描画周波数が高いため、消費電力が大きくなるのに対し、メモリ性液晶パネルは低周波数で表示することが可能であるため、消費電力を少なくすることができる。したがって、２つの液晶パネルを用いる場合、メインパネルを不使用のときに日時などの表示を行なわせる用途でサブパネルを用いるのであれば、メモリ性液晶パネルを用いることによって消費電力を削減することができる。

また、一方の駆動方式に対応した制御回路のみを搭載している装置においては、駆動方式の異なる液晶パネルに置き換える必要が生じた場合にも、液晶パネルを交換するのみならず、他方の液晶パネルに対応した駆動用の制御回路に置き換える必要が生じ、ＳｏＣ（System on a Chip）では駆動用制御回路のみを置き換えることは困難であり、容易にそれに対応することができない。

本発明は、上記問題点を解決するためになされたものであり、その目的は、駆動方式が異なる２つの液晶パネルを同時に駆動することが可能な半導体処理装置を提供することである。

本発明の一実施例によれば、ＣＰＵと、ＣＰＵによる制御によって駆動方式が異なる２つの液晶パネルを駆動するＬＣＤ駆動回路とを含んだ半導体処理装置が提供される。ＬＣＤ駆動回路は、通常の液晶パネル（以下、ＳＴＮ液晶パネルを例とする。）とメモリ性液晶パネルとのいずれの駆動であるかを示すパネル種選択レジスタと、ＳＴＮ液晶パネルおよびメモリ性液晶パネルの走査駆動電圧波形を生成するＣＯＭ電圧制御回路と、ＳＴＮ液晶パネルおよびメモリ性液晶パネルの信号駆動電圧波形を生成するＳＥＧ電圧制御回路とを含む。パネル種選択レジスタに設定された値がＳＴＮ液晶パネルを示していれば、反転制御回路は、ＣＯＭ電圧制御回路およびＳＥＧ電圧制御回路にＳＴＮ液晶パネルに対する駆動波形を出力させる。また、パネル種選択レジスタに設定された値がメモリ性液晶パネルを示していれば、反転制御回路は、メモリ性液晶パネルの消去フレームの期間に、ＣＯＭ電圧制御回路およびＳＥＧ電圧制御回路にＳＴＮ液晶パネルに対する駆動波形を反転した波形を出力させる。

この実施例によれば、パネル種選択レジスタに設定された値がメモリ性液晶パネルを示していれば、反転制御回路は、メモリ性液晶パネルの消去フレームの期間に、ＣＯＭ電圧制御回路およびＳＥＧ電圧制御回路にＳＴＮ液晶パネルに対する駆動波形を反転した波形を出力させるので、駆動方式が異なる２つの液晶パネルを同時に駆動することが可能となる。

本発明の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。 ＳＴＮ液晶パネル２の駆動波形（液晶用表示信号）の一例を示すタイミングチャートである。 メモリ性液晶パネル３の駆動波形（メモリ性液晶用表示信号）の一例を示すタイミングチャートである。 本発明の第１の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ａの構成例を示す図である。 ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８の出力バッファの一例を示す図である。 ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形の一例を示すタイミングチャートである。 メモリ性液晶の書き換え期間を短くした場合におけるＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形の一例を示すタイミングチャートである。 本発明の第２の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｂの構成例を示す図である。 メモリ性液晶パネル３の消去フレームの時間を長くした場合を示すタイミングチャートである。 本発明の第３の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｃの構成例を示す図である。 本発明の第４の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｄの構成例を示す図である。 ＬＣＤ駆動回路１１ｄから出力される駆動波形の一例を示すタイミングチャートである。 本発明の第５の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｅの構成例を示す図である。 本発明の第６の実施の形態における半導体処理装置とＳＴＮ液晶パネル２またはメモリ性液晶パネル３との接続例を示す図である。 本発明の第７の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。 本発明の第７の実施の形態における半導体処理装置１００から出力される駆動波形の一例を示すタイミングチャートである。 本発明の第７の実施の形態における半導体処理装置１００から出力される駆動波形の他の一例を示すタイミングチャートである。 本発明の第８の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。 本発明の第８の実施の形態における半導体処理装置１１０から出力される駆動波形の一例を示すタイミングチャートである。 本発明の第８の実施の形態における半導体処理装置１１０から出力される駆動波形の他の一例を示すタイミングチャートである。 本発明の第９の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。 本発明の第９の実施の形態における半導体処理装置１２０から出力される駆動波形の一例を示すタイミングチャートである。 本発明の第１０の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。 ＳＥＧ電圧制御回路２８ｉから出力される駆動波形の一例を示すタイミングチャートである。 本発明の第１１の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。

図１は、本発明の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１と、ＳＴＮ液晶パネル２と、メモリ性液晶パネル３と、スイッチ４および５とを含む。

また、半導体処理装置１は、ＬＣＤ駆動回路１１と、半導体処理装置１全体の制御を行なうＣＰＵ（Central Processing Unit）１２と、ＲＯＭ（Read Only Memory）１３と、ＲＡＭ（Random Access Memory）１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ（Direct Memory Access Controller）１７と、ＩＮＴＣ（Interrupt Controller）１８と、温度センサ１９と、ＡＤ（Analog Digital）変換器２０とを含む。

ＣＰＵ１２は、ＲＯＭ１３、ＲＡＭ１４などに記憶されるプログラムを実行することによって、半導体処理装置１の全体的な制御を行なう。クロック発生回路１６は、ＣＰＵ１２、ＬＣＤ駆動回路１１などに供給するクロック信号を生成する。

ＤＭＡＣ１７は、ＣＰＵ１２によって書き込まれたパラメータに基づいて、ＬＣＤ駆動回路１１内の表示データメモリ、ＲＯＭ１３、ＲＡＭ１４などのメモリ間や、メモリ−ＩＯ（Input Output）間のＤＭＡ転送を制御する。

ＩＮＴＣ１８は、タイマ１５、ＤＭＡＣ１７などから出力される割り込み信号を受け、割り込み優先順位に応じてＣＰＵ１２に割り込み要求を出力する。そして、割り込みベクタ方式であれば、ＩＮＴＣ１８は、ＣＰＵ１２から割り込み応答が返ってきたときに、ＣＰＵ１２に対して割り込みベクタを出力する。

ＡＤ変換器２０は、温度センサ１９から出力される温度に応じた電圧値（アナログ信号）をデジタル信号に変換してＬＣＤ駆動回路１１に出力する。

ＬＣＤ駆動回路１１は、ＳＴＮ液晶パネル２およびメモリ性液晶パネル３を駆動するためのＣＯＭ（走査駆動電圧波形）信号およびＳＥＧ（信号駆動電圧波形）信号を生成して出力する。後述のように、ＬＣＤ駆動回路１１は、基本的にはＳＴＮ液晶パネル２に対する駆動波形を出力するが、間欠的にメモリ性液晶パネル３に対する駆動波形を出力する。

ＬＣＤ駆動回路１１は、ＳＴＮ液晶パネル２に対して駆動波形を出力する場合には、スイッチ４をオンし、スイッチ５をオフするようにパネル選択信号を出力する。また、メモリ性液晶パネル３に対して駆動波形を出力する場合には、スイッチ４をオフし、スイッチ５をオンするようにパネル選択信号を出力する。なお、ＬＣＤ駆動回路１１の詳細については後述する。

ここで、本実施の形態における半導体処理装置１の動作原理の理解のために、ＳＴＮ液晶パネル２の駆動波形（液晶用表示信号）およびメモリ性液晶パネル３の駆動波形（メモリ性液晶用表示信号）のそれぞれについて説明する。

図２は、ＳＴＮ液晶パネル２の駆動波形（液晶用表示信号）の一例を示すタイミングチャートである。なお、図２においては、ＣＯＭ０〜ＣＯＭ３の中から代表してＣＯＭ０の波形を示し、ＳＥＧ０〜ＳＥＧ３９の中から代表してＳＥＧ０の波形を示すものとする。

Ｔ１からＴ２までの（１）の期間において、ＣＯＭ０がＶＬ３からＶＳＳに変化し、ＳＥＧ０がＶＳＳからＶＬ３に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ３から−ＶＬ３に変化して最大となり、対応する画素が点灯（黒）となる。なお、ＶＬ３は５．０〜５．５Ｖの電圧値であり、ＶＬ２は２／３×ＶＬ３、ＶＬ１は１／３×ＶＬ３、ＶＳＳは０Ｖである。このような５Ｖ系の液晶パネル以外に、３Ｖ系の液晶パネルも存在する。

Ｔ２からＴ３までの（２）の期間において、ＣＯＭ０がＶＬ１からＶＬ２に変化し、ＳＥＧ０がＶＬ２からＶＬ１に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１からＶＬ１に変化するが、電位差が少ないため対応する画素が消灯（白）となる。

同様にして、Ｔ３からＴ４までの（２）の期間、およびＴ４からＴ５までの（２）の期間において、電位差が少ないため対応する画素が消灯（白）となる。Ｔ１からＴ５までが１フレームを示しており、以降同様の波形が繰り返し出力される。

なお、ＣＯＭ１の駆動波形は、ＣＯＭ０の波形が１／４フレーム分だけ遅延した波形となる。すなわち、図２においてＴ１から始まるＣＯＭ０の波形と同じ波形が、ＣＯＭ１においてＴ２から始まることになる。同様に、ＣＯＭ２の駆動波形はＣＯＭ０の波形が１／２フレーム分だけ遅延した波形となり、ＣＯＭ３の駆動波形はＣＯＭ０の波形が３／４フレーム分だけ遅延した波形となる。

図３は、メモリ性液晶パネル３の駆動波形（メモリ性液晶用表示信号）の一例を示すタイミングチャートである。なお、図３においても、ＣＯＭ０〜ＣＯＭ３の中から代表してＣＯＭ０の波形を示し、ＳＥＧ０〜ＳＥＧ３９の中から代表してＳＥＧ０の波形を示すものとする。

Ｔ１からＴ２までの（１）の期間において、ＣＯＭ０がＶＳＳからＶＬ３に変化し、ＳＥＧ０がＶＬ３からＶＳＳに変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ３からＶＬ３に変化して電位差が−最大から＋最大となり、メモリ性液晶に対して消去（白書込み）が行なわれる。

Ｔ２からＴ３までの（２）の期間において、ＣＯＭ０がＶＬ２からＶＬ１に変化し、ＳＥＧ０がＶＬ１からＶＬ２に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ１から−ＶＬ１に変化するが、電位差が少ないため、メモリ性液晶に対して何も行なわれない。

同様にして、Ｔ３からＴ４までの（２）の期間、およびＴ４からＴ５までの（２）の期間において、電位差が少ないためメモリ性液晶に対して何も行なわれない。Ｔ１からＴ５までの１フレームが消去フレームである。

Ｔ５からＴ６までの（３）の期間において、ＣＯＭ０がＶＬ３からＶＳＳに変化し、ＳＥＧ０がＶＳＳからＶＬ３に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ３から−ＶＬ３に変化して電位差が＋最大から−最大となり、メモリ性液晶に対して書込み（黒書込み）が行なわれる。

Ｔ６からＴ７までの（４）の期間において、ＣＯＭ０がＶＬ１からＶＬ２に変化し、ＳＥＧ０がＶＬ２からＶＬ１に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１からＶＬ１に変化するが、電位差が少ないため、メモリ性液晶に対して何も行なわれない。

同様にして、Ｔ７からＴ８までの（４）の期間、およびＴ８からＴ９までの（４）の期間において、電位差が少ないためメモリ性液晶に対して何も行なわれない。Ｔ５からＴ９までの１フレームが書込みフレームである。

メモリ性液晶パネル３は、一度書き込みを行なうとその状態を保持するため、見た目には静止した状態となる。したがって、次に表示内容を書き換えるまでは、駆動波形を与える必要がなくなる。

ここで、図２に示すＳＴＮ液晶パネル２の駆動波形と図３に示すメモリ性液晶パネル３の駆動波形とを比較すると、図２のＴ１〜Ｔ５の１フレームの駆動波形パターンと、図３のＴ１〜Ｔ５の消去フレームの駆動波形パターンとが互いに反転した波形であることが分かる。また、図２のＴ１〜Ｔ５の１フレームの駆動波形パターンと、図３のＴ５〜Ｔ９の書込みフレームの駆動波形パターンとが同じ波形であることが分かる。

したがって、メモリ性液晶パネル３に対して消去フレームに対応した駆動波形を出力するときに、ＳＴＮ液晶パネル２用の駆動波形を反転したものを生成すれば、同じ制御回路で駆動方式が異なる２つの液晶パネルを制御できることになる。

以下、第１〜第５の実施の形態における半導体処理装置について詳細に説明する。なお、第１〜第５の実施の形態における半導体処理装置内のＬＣＤ駆動回路の参照符号をそれぞれ１１ａ〜１１ｅとする。

（第１の実施の形態）
図４は、本発明の第１の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ａの構成例を示す図である。このＬＣＤ駆動回路１１ａは、ＬＣＤ基準クロック発生回路２１と、フレーム発生回路２２と、動作開始レジスタ２３と、パネル種選択レジスタ２４と、フレーム選択レジスタ２５と、反転制御回路２６と、ＣＯＭ電圧制御回路２７と、ＳＥＧ電圧制御回路２８と、表示データメモリ２９とを含む。

ＬＣＤ基準クロック発生回路２１は、クロック発生回路１６から出力されるクロック信号を受け、ＬＣＤ駆動回路１１ａ内で使用する基準クロックを生成してフレーム発生回路２２、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に出力する。

動作開始レジスタ２３は、ＣＰＵ１２によって書込み可能なレジスタであって、書き込まれた値をフレーム発生回路２２に出力する。この動作開始レジスタ２３の値が“０”のときはＬＣＤ駆動回路１１ａの動作停止であることを示し、“１”のときはＬＣＤ駆動回路１１ａの動作中であることを示す。

フレーム発生回路２２は、ＬＣＤ基準クロック発生回路２１から出力される基準クロックおよび動作開始レジスタ２３から出力される信号を受け、動作開始レジスタ２３の値が“１”のときに、ＳＴＮ液晶パネル２およびメモリ性液晶パネル３のフレーム周期を示す信号を生成して出力する。

パネル種選択レジスタ２４は、ＣＰＵ１２によって書込み可能なレジスタであって、書き込まれた値をフレーム選択レジスタ２５に出力する。このパネル種選択レジスタ２４の値が“０”のときはＳＴＮ液晶パネル２に対する駆動波形を出力することを示し、“１”のときはメモリ性液晶パネル３に対する駆動波形を出力することを示す。

フレーム選択レジスタ２５は、パネル種選択レジスタ２４の値を監視しており、パネル種選択レジスタ２４が“０”のときに、パネル選択信号に“０”を出力して、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形がＳＴＮ液晶パネル２に与えられるようにスイッチ４および５を切り替える。

フレーム選択レジスタ２５は、ＣＰＵ１２によってパネル種選択レジスタ２４が“０”から“１”に書き換えられるのを検出すると、次のフレームから２フレーム分の期間だけパネル選択信号に“１”を出力し、１フレーム分の期間だけ反転制御回路２６に対して駆動波形を反転するよう指示する。なお、パネル種選択レジスタ２４は、フレーム選択レジスタ２５から２フレーム分のパネル選択信号が出力された後に自動的に“０”にクリアされるようにしてもよいし、ＣＰＵ１２によって“０”にクリアされるようにしてもよい。

反転制御回路２６は、フレーム選択レジスタ２５から駆動波形の反転指示を受けると、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に対して１フレーム分だけ駆動波形を反転するように指示する。それ以外のフレームにおいては、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に対してそのまま駆動波形を出力するよう指示する。

ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、反転制御回路２６から反転指示がない場合には、図２に示すようなＳＴＮ液晶パネル２用の駆動波形ＣＯＭ０〜ＣＯＭ３およびＳＥＧ０〜ＳＥＧ３９を生成して出力する。

図５は、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８の出力バッファの一例を示す図である。この出力バッファは、４つのＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと呼ぶ。）３１〜３４によって構成される。

図５において、ａ信号、ｂ信号、ｃ信号およびｄ信号のいずれか１つが“１”となり、それ以外の信号が“０”となる。ａ信号が“１”のときにトランジスタ３１がオンとなって、出力バッファからＶＬ３が出力される。ｂ信号が“１”のときにトランジスタ３２がオンとなって、出力バッファからＶＬ２が出力される。ｃ信号が“１”のときにトランジスタ３３がオンとなって、出力バッファからＶＬ１が出力される。ｄ信号が“１”のときにトランジスタ３４がオンとなって、出力バッファからＶＳＳが出力される。

ここで、ａ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ａ”とし、ｂ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｂ”とし、ｃ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｃ”とし、ｄ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｄ”とすることにする。

たとえば、ＣＯＭ電圧制御回路２７が図２に示すＣＯＭ０の駆動波形を生成する場合、ＣＯＭ電圧制御回路２７内部において“Ａ”、“Ｄ”、“Ｃ”、“Ｂ”、“Ｃ”、…というパターンを順次生成して、トランジスタ３１〜３４に与えていく。このような駆動波形の生成方法は、従来と同様である。

一方、ＣＯＭ電圧制御回路２７は、反転制御回路２６から反転指示を受けると、“Ａ”を“Ｄ”に置き換え、“Ｂ”を“Ｃ”に置き換え、“Ｃ”を“Ｂ”に置き換え、“Ｄ”を“Ａ”に置き換える。

したがって、図２に示すＣＯＭ０の駆動波形を生成するときのパターン“Ａ”、“Ｄ”、“Ｃ”、“Ｂ”、“Ｃ”、…が、“Ｄ”，“Ａ”、“Ｂ”、“Ｃ”、“Ｂ”…に置き換えられて、トランジスタ３１〜３４に順次与えられる。その結果、図３に示すようなメモリ性液晶パネル３用の駆動波形であるＣＯＭ０の消去フレームが生成されることになる。ＣＯＭ１〜ＣＯＭ３についても同様である。

ＳＥＧ電圧制御回路２８についても同様の反転制御が行なわれる。ＳＥＧ電圧制御回路２８は、ＣＯＭ電圧制御回路２７とは異なり表示データメモリ２９に記憶される表示パターンによって出力バッファに与えられるパターンが変化することになるが、これは従来の駆動波形の生成方法と同様である。従来と異なるのは、反転制御回路２６から反転指示がある場合に、ＳＥＧ電圧制御回路２８においても、ＣＯＭ電圧制御回路２７と同様の反転制御を行なう点である。

なお、表示データメモリ２９には、ＳＴＮ液晶パネル２用の表示データを格納する第１の領域と、メモリ性液晶パネル３用の表示データを格納する第２の領域とが設けられている。ＳＥＧ電圧制御回路２８は、ＳＴＮ液晶パネル２に対するＳＥＧ０〜ＳＥＧ３９信号を生成する場合には、第１の領域から表示データを読み出して駆動波形を生成し、メモリ性液晶パネル３に対するＳＥＧ０〜ＳＥＧ３９信号を生成する場合には、第２の領域から表示データを読み出して駆動波形を生成する。

図６は、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形の一例を示すタイミングチャートである。なお、図６においては、メモリ性液晶パネル３の１フレーム間隔が、ＳＴＮ液晶パネル２の１フレーム間隔の２倍となっているが、これは後述の第２の実施の形態に対応して２倍のフレーム間隔としたものである。本実施の形態においては、同じフレーム間隔であっても構わない。

Ｔ１〜Ｔ３においては、パネル選択信号が“０”となっており、ＳＴＮ液晶パネル２の表示期間であることを示している。たとえば、Ｔ１の直後の点線で囲まれた期間においては、ＣＯＭ０−ＳＥＧ０間の電位差が最大となって点灯していることを示している。また、Ｔ２の直前の点線で囲まれた期間においては、ＣＯＭ３−ＳＥＧ３９間の電位差が最大となって点灯していることを示している。

Ｔ３〜Ｔ５においては、パネル選択信号が“１”となって、メモリ性液晶パネル３の書き換え期間であることを示している。Ｔ３からＴ４までの点線で囲まれた期間が、メモリ性液晶パネル３の消去フレームであることを示している。

また、Ｔ４からＴ５までの期間が、メモリ性液晶パネル３の書き込みフレームであることを示している。Ｔ５の直前の点線で囲まれた期間においては、ＣＯＭ３−ＳＥＧ３９間の電位差が＋最大から−最大となって、メモリ性液晶３の対応する画素に対して書込みが行われることを示している。

また、Ｔ６からＴ７までの期間においては、メモリ性液晶パネル３の表示内容の変更などによって再度メモリ性液晶書き換え期間が設けられている。

図６においては、ＣＯＭ０〜ＣＯＭ３に対応するメモリ性液晶の書き換えを一度に行なっているため、メモリ性液晶書き換え期間が長くなってしまう。そのため、その間ＳＴＮ液晶パネル２への駆動波形が途絶えるため、ＳＴＮ液晶パネル２の表示品質が低下してちらつきなどの発生原因となる可能性がある。

図７は、メモリ性液晶の書き換え期間を短くした場合におけるＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形の一例を示すタイミングチャートである。図７においては、図６に示すＴ３からＴ５までのメモリ性液晶書き換え期間をＣＯＭ毎に分けて４回としたものである。

たとえば、図７のＴ３からＴ４までのメモリ性液晶書き換え期間において、ＣＯＭ０に対応する消去および書き込みを行なう。同様にして、Ｔ５からＴ６までのメモリ性液晶書き換え期間においてＣＯＭ１に対応する消去および書き込みを行ない、Ｔ７からＴ８までのメモリ性液晶書き換え期間においてＣＯＭ２に対応する消去および書き込みを行ない、Ｔ９からＴ１０までのメモリ性液晶書き換え期間においてＣＯＭ３に対応する消去および書き込みを行なう。

この場合、ＬＣＤ駆動回路１１ａ内に１回の書き換え期間でメモリ性液晶駆動を行なうＣＯＭの本数を設定するレジスタを設ける。そして、フレーム選択レジスタ２５が、そのレジスタに設定された値に応じて、パネル選択信号を“１”にするタイミングおよび反転制御回路２６に対して反転指示するタイミングを制御することによって実現可能である。

以上説明したように、本実施の形態における半導体処理装置によれば、フレーム選択レジスタ２５が、ＣＰＵ１２によってパネル種選択レジスタ２４が“０”から“１”に書き換えられるのを検出すると、２フレーム分の期間だけパネル選択信号に“１”を出力し、１フレーム分の期間だけ反転制御回路２６に対して駆動波形を反転するよう指示するようにした。これによって、１つのＬＣＤ駆動回路１１ａで、ＳＴＮ液晶パネル２およびメモリ性液晶パネル３のような、駆動方式が異なる２つの液晶パネルを同時に駆動することが可能となった。

また、駆動方式が異なるＳＴＮ液晶パネル２およびメモリ性液晶パネル３に対する駆動波形を１つのＬＣＤ駆動回路１１ａで生成するようにしたので、回路規模を縮小でき、半導体処理装置のチップ面積を小さくすることが可能となった。

また、２つの液晶パネルを搭載した装置において、一方の液晶パネルとしてメモリ性液晶パネルを用いることができるため、装置全体における消費電力を削減することが可能となった。

（第２の実施の形態）
第１の実施の形態においては、メモリ液晶パネル３を駆動するときに、ＬＣＤ基準クロック発生回路２１から出力される基準クロック信号に応じて消去フレームおよび書き込みフレームを生成するようにしたため、それぞれのフレームの長さが同じ時間となる。しかしながら、メモリ性液晶全体をむらなく消去するためには、書き込み時間よりも長い時間消去する方が好ましい。第２の実施の形態における半導体処理装置は、メモリ性液晶パネルの消去フレームを書き込みフレームよりも長い時間とするものである。

図８は、本発明の第２の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｂの構成例を示す図である。このＬＣＤ駆動回路１１ｂは、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと比較して、カウンタ（分周器）４１が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

カウンタ４１は、フレーム選択レジスタ２５からの指示により、メモリ性液晶パネル３の書き込みフレームが生成される場合にＬＣＤ基準クロック発生回路２１から出力される基準クロック信号を分周して出力し、それ以外の場合はＬＣＤ基準クロック発生回路２１から出力される基準クロック信号をそのまま出力する。

フレーム選択レジスタ２５は、ＣＰＵ１２によってパネル種選択レジスタ２４が“０”から“１”に書き換えられるのを検出すると、次のフレームから２フレーム分の期間だけパネル選択信号に“１”を出力し、１フレーム分の期間だけ反転制御回路２６に対して駆動波形を反転するよう指示する。このとき、フレーム選択レジスタ２５は、カウンタ４１に対して１フレーム分の期間だけクロック信号を分周するように指示する。

図９は、メモリ性液晶パネル３の消去フレームの時間を長くした場合を示すタイミングチャートである。図９においては、消去フレームの期間だけカウンタ４１が基準クロック信号を２分周する場合を示しており、消去フレームの期間が書き込みフレームの期間の倍となっている。なお、カウンタ４１は基準クロック信号を２分周する場合に限らず、さらに長い周期のクロック信号を生成するようにしてもよい。

以上説明したように、本実施の形態における半導体処理装置によれば、フレーム選択レジスタ２５が、メモリ性液晶パネル３の消去フレームの期間だけカウンタ４１に対して基準クロック信号を分周するよう指示するようにしたので、第１の実施の形態において説明した効果に加えて、メモリ性液晶全体をむらなく消去することが可能となった。

（第３の実施の形態）
第１および第２の実施の形態における半導体処理装置は、温度変化に対しても一定の周波数のフレームを生成するものであった。第３の実施の形態における半導体処理装置は、温度依存性のある液晶パネルに対して、温度によって異なる周波数のフレームを生成することにより表示品質を保つようにしたものである。

図１０は、本発明の第３の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｃの構成例を示す図である。このＬＣＤ駆動回路１１ｃは、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと比較して、温度センサ１９、ＡＤ変換器２０およびカウンタ（分周器）４１が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

なお、図１に示す半導体処理装置の構成においては、ＬＣＤ駆動回路１１の外部に温度センサ１９およびＡＤ変換器２０が設けられる構成としているが、第３の実施の形態においては、温度センサ１９およびＡＤ変換器２０がＬＣＤ駆動回路１１ｃ内に設けられる場合について説明する。

ＡＤ変換器２０は、温度センサ１９から出力される温度に応じた電圧値（アナログ信号）をデジタル信号に変換してカウンタ４１に出力する。

カウンタ４１は、たとえばＡＤ変換器２０から出力された温度値（デジタル値）が所定の温度よりも低い場合、ＬＣＤ基準クロック発生回路２１から出力される基準クロック信号を分周して出力する。一方、ＡＤ変換器２０から出力された温度値が所定の温度よりも高い場合、ＬＣＤ基準クロック発生回路２１から出力される基準クロック信号をそのまま出力する。これによって、周囲の温度が高い場合に、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３に与えるフレーム周期を短くすることができる。このように、液晶パネルの温度依存の種類に応じて、フレーム周波数を変更することができる。

以上説明したように、本実施の形態における半導体処理装置によれば、ＡＤ変換器２０から出力される温度値に応じてカウンタ４１が基準クロック信号を分周するようにしたので、第１の実施の形態において説明した効果に加えて、温度依存性のある液晶パネルに対して温度に応じた周波数のフレームを与えることができ、表示品質を保つことが可能となった。

（第４の実施の形態）
第１〜第３の実施の形態における半導体処理装置は、ＣＰＵ１２が動作開始レジスタ２３に“１”を書き込むことによりＬＣＤ駆動回路１１ａ〜１１ｃの動作が開始され、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３に対して駆動波形を出力し続けるものであった。上述のように、メモリ性液晶パネル３に対しては１回データを書き込めば、その表示状態は維持される。したがって、ＳＴＮ液晶パネル２が表示を行なっておらず、メモリ性液晶パネル３のみが表示を行なっている場合には、メモリ性液晶パネル３に対して１回だけデータ書き込みを行なえばよいことになる。

第４の実施の形態における半導体処理装置は、メモリ性液晶パネル３のみが表示を行なっており、メモリ性液晶パネル３にデータを書き込んだ後、ＬＣＤ駆動回路の動作を停止させるものである。

図１１は、本発明の第４の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｄの構成例を示す図である。このＬＣＤ駆動回路１１ｄは、図８に示す第２の実施の形態におけるＬＣＤ駆動回路１１ｂと比較して、フレーム発生回路２２と動作開始レジスタ２３との間にカウンタ５１が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

カウンタ５１は、動作開始レジスタ２３の値が“１”になると、フレーム発生回路２２に対して“１”を出力すると共に、カウンタ４１から出力されるクロック信号に同期してカウントを開始する。そして、カウンタ５１は、カウント値が、メモリ性液晶パネル３に出力する２フレーム（消去フレームおよび書き込みフレーム）の期間に対応する値となったときに、フレーム発生回路２２に“０”を出力する。

フレーム発生回路２２は、カウンタ５１から“１”が出力されると、メモリ性液晶パネル３のフレーム周期を示す信号を生成して出力する。そして、フレーム発生回路２２は、カウンタ５１から“０”が出力されると、メモリ性液晶パネル３のフレーム周期を示す信号の生成を停止する。これによって、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、メモリ性液晶パネル３に対する駆動波形の生成を停止する。このとき、フレーム発生回路２２は、動作開始レジスタ２３の値を“０”にクリアする。

図１２は、ＬＣＤ駆動回路１１ｄから出力される駆動波形の一例を示すタイミングチャートである。図１２に示すように、動作開始レジスタ２３に“１”が書き込まれたときにＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、消去フレームの駆動波形の生成を開始する。そして、続く１フレーム分の書き込みフレームの駆動波形を生成した後、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、駆動波形の生成を停止する。このとき、動作開始レジスタ２３の値が“０”にクリアされている。

以上説明したように、本実施の形態における半導体処理装置によれば、フレーム発生回路２２がメモリ性液晶パネル３に対する消去フレームおよび書き込みフレームに対応する２フレーム分のフレーム周期を示す信号のみを出力するようにした。したがって、ＳＴＮ液晶パネル２が表示を行なっておらず、メモリ性液晶パネル３のみが表示を行なっている場合に、メモリ性液晶パネル３に対する２フレーム分の駆動波形を生成した後、駆動波形の生成を停止するので、半導体処理装置全体およびシステム全体の消費電力を大幅に削減することが可能となった。

また、動作開始レジスタ２３の値が自動的に“０”にクリアされるようにしたので、ＣＰＵ１２が動作開始レジスタ２３の値を“０”に書き換える必要がなくなり、ＣＰＵ１２の負荷を軽減することが可能となった。

（第５の実施の形態）
第１〜第３の実施の形態における半導体処理装置は、ＣＰＵ１２が動作開始レジスタ２３に“１”を書き込むことによりＬＣＤ駆動回路１１ａ〜１１ｃの動作が開始され、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３に対して駆動波形を出力し続けるものであった。しかしながら、メモリ性液晶パネル３の表示状態を維持するという特性から、電源電圧が低下してＳＴＮ液晶パネル２の表示が消えてしまった場合でも、メモリ性液晶パネル３の表示が行なわれるため、ユーザは装置が現在どのような状態にあるかを容易に判断することができない。

第５の実施の形態における半導体処理装置は、電源電圧が低下して装置が異常状態であることをユーザに知らせるために、メモリ性液晶パネル３の表示を消すか、メモリ性液晶パネル３の表示内容を変更するものである。

図１３は、本発明の第５の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｅの構成例を示す図である。このＬＣＤ駆動回路１１ｅは、図８に示す第２の実施の形態におけるＬＣＤ駆動回路１１ｂと比較して、ＬＶＤ（Low Voltage Detector）６１および消去波形／特定表示波形生成回路６２が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

ＬＶＤ６１は、電源電圧の値を監視しており、電源電圧が所定電圧よりも低下したときに、その旨を動作開始レジスタ２３に通知する。このとき、動作開始レジスタ２３は、値を“０”にクリアする。

フレーム発生回路２２は、動作開始レジスタ２３の値が“１”から“０”になるのを検出すると、次の２フレームが電源電圧が低下したことをメモリ性液晶パネル３に表示するフレームであることを、フレーム選択レジスタ２５、消去波形／特定表示波形生成回路６２、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に通知する。

フレーム選択レジスタ２５は、フレーム発生回路２２から通知を受けると、次のフレームから２フレーム分の期間だけパネル選択信号に“１”を出力する。

消去波形／特定表示波形生成回路６２は、フレーム発生回路２２から通知を受けると、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に対して１フレーム分だけ駆動波形を反転するように指示する。このとき、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、第１の実施の形態において説明した消去フレームを生成すための反転制御を行なう。

消去波形／特定表示波形生成回路６２は、消去フレームの後の書き込みフレームでメモリ性液晶パネル３に書き込む表示データ（表示波形）を生成してＳＥＧ電圧制御回路２８に出力する。この表示データは、たとえばメモリ性液晶パネル３に何も表示しないようなパターンであってもよいし、電源電圧が低下したことを通知するアラームメッセージであってもよい。

ＳＥＧ電圧制御回路２８は、フレーム発生回路２２から通知を受けると、消去フレームに対応する反転制御を行なった後、書き込みフレームにおいて、消去波形／特定表示波形生成回路６２から出力される表示データに基づいてメモリ性液晶パネル３に与える駆動波形を生成する。

以上説明したように、本実施の形態における半導体処理装置によれば、ＬＶＤ６１が電源電圧の低下を検出したときに、消去波形／特定表示波形生成回路６２がメモリ性液晶パネル３に表示する特定の表示データを生成してＳＥＧ電圧制御回路２８に出力するようにしたので、第１の実施の形態において説明した効果に加えて、ユーザが容易に電源電圧の異常を知ることができ、たとえば電池交換などをユーザに示唆することが可能となった。

（第６の実施の形態）
第１〜第５の実施の形態における半導体処理装置は、ＳＴＮ液晶パネル２とメモリ性液晶パネル３とを同時に駆動するものであった。本発明の第６の実施の形態における半導体処理装置は、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３のいずれかの表示のみを行なう場合のものである。

図１４は、本発明の第６の実施の形態における半導体処理装置とＳＴＮ液晶パネル２またはメモリ性液晶パネル３との接続例を示す図である。図１４（ａ）は、半導体処理装置がＳＴＮ液晶パネル２の駆動のみを行なう場合を示している。図１などにおいては、パネル選択信号がスイッチ４および５に接続されていたが、本実施の形態においてはこのパネル選択信号を使用しない。この場合、パネル種選択レジスタ２４には“０”が設定されて固定される。

図１４（ｂ）は、半導体処理装置がメモリ性液晶パネル３の駆動のみを行なう場合を示している。図１４（ａ）と同様に、パネル選択信号は使用されない。この場合、パネル種選択レジスタ２４には“１”が設定されて固定される。

以上説明したように、本実施の形態における半導体処理装置によれば、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３のいずれかの表示のみを行なうようにしたので、液晶パネルを異なる駆動方式の液晶パネルに置き換える場合でも、本願発明にかかる液晶駆動用の制御回路をＳｏＣに搭載していることで液晶パネルのみの交換を行なうことが可能となり、容易にそれを行なうことが可能となった。

（第７の実施の形態）
図１５は、本発明の第７の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１００と、メモリ性液晶パネル３と、通信用コントローラ７９とを含む。

また、半導体処理装置１００は、ＬＣＤ駆動回路１１ｆと、半導体処理装置１００全体の制御を行なうＣＰＵ１２と、ＲＯＭ１３と、ＲＡＭ１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ１７と、ＩＮＴＣ１８と、温度センサ１９と、ＡＤ変換器２０と、ＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）７１と、入出力バッファ７２〜７８とを含む。なお、図１に示す本発明の実施の形態における半導体処理装置と同じ機能を有する部分については同じ参照符号を付すものとし、その機能の詳細な説明は繰り返さない。

ＵＡＲＴ７１は、内部バス７０に接続されており、ＣＰＵ１２による制御によってパラレルデータをシリアルデータに変換して、入出力バッファ７２に出力する。また、ＵＡＲＴ７１は、入出力バッファ７３からシリアルデータを入力してパラレルデータに変換し、内部バス７０を介してＣＰＵ１２に出力する。なお、周辺回路の一例としてＵＡＲＴを用いる場合について説明するが、それ以外の汎用ポートに接続される機能ブロックであっても同様の効果を奏することは言うまでもない。

ＬＣＤ駆動回路１１ｆは、図４に示すＬＣＤ駆動回路１１ａなどと比較して、パネル選択信号をイネーブル信号として通信用コントローラ７９に出力する点、およびＣＯＭ電圧制御回路２７の機能が異なる点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

なお、パネル種選択レジスタ２４の値が“０”のときはＳＥＧ信号を入出力ポートとして使用することを示し、“１”のときはメモリ性液晶パネル３に対する駆動波形を出力することを示す。したがって、ＣＰＵ１２は、ＵＡＲＴ７１と通信用コントローラ７９との間でデータ通信を行なうときに、パネル種選択レジスタ２４に“０”を書き込む。

入出力バッファ７２は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｆから出力されるＳＥＧ０をＳＥＧ信号を介してメモリ性液晶パネル３に与える。また、イネーブル信号が“０”のときにＵＡＲＴ７１から出力されるシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に与える。

入出力バッファ７３は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｆから出力されるＳＥＧ１をＳＥＧ信号を介してメモリ性液晶パネル３に与える。また、イネーブル信号が“０”のときに通信用コントローラ７９から出力されるシリアルデータを受け、ＵＡＲＴ７１に与える。

なお、入出力バッファ７４〜７８についても同様に、イネーブル信号が“０”のときに汎用入出力ポートとして使用することが可能である。図示していないが、ＳＥＧ７〜ＳＥＧ３９についても同様に入出力バッファが接続されているものとする。

図１６は、本発明の第７の実施の形態における半導体処理装置１００から出力される駆動波形の一例を示すタイミングチャートである。図１６に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｆは、図３に示すメモリ性液晶パネル３に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｆから受けたＳＥＧ０〜ＳＥＧ６をメモリ性液晶パネル３に出力する。

また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｆ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位であるＶＬ１とＶＬ２との間で変化する駆動波形を出力する。

その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、メモリ性液晶パネル３の表示が変更されることはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ１間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、メモリ性液晶パネル３の表示が変更されることはない。

図１７は、本発明の第７の実施の形態における半導体処理装置１００から出力される駆動波形の他の一例を示すタイミングチャートである。図１７に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｆは、図３に示すメモリ性液晶パネル３に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｆから受けたＳＥＧ０〜ＳＥＧ６をメモリ性液晶パネル３に出力する。

また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｆ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する。このＶＣＣは半導体処理装置１００の電源電圧であり、ＶＬ３と同じ電位である。

その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、メモリ性液晶パネル３の表示が変更されることはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、メモリ性液晶パネル３の表示が変更されることはない。

なお、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する場合について説明したが、中間電位であるＶＬ１またはＶＬ２をＣＯＭ０〜ＣＯＭ３に出力するようにしてもよい。

以上説明したように、本実施の形態における半導体処理装置によれば、イネーブル信号が“０”のときに、入出力バッファ７２が通信用コントローラ７９にシリアルデータを出力し、入出力バッファ７３が通信用コントローラ７９からシリアルデータを受けてＵＡＲＴ７１に出力するようにした。また、イネーブル信号が“０”のときに、ＬＣＤ駆動回路１１ｆがＣＯＭ０〜ＣＯＭ３に中間電位を出力するようにした。したがって、１つのピンにメモリ性液晶パネル３を駆動する機能と、汎用入出力ポートとしての機能を持たせることができ、半導体処理装置のピン数を削減することが可能となった。

また、ＬＣＤ駆動回路１１ｆがＣＯＭ０〜ＣＯＭ３に中間電位を出力するので、メモリ性液晶パネル３の表示が変更されるのを防止でき、表示のちらつきなどの不具合を防止することが可能となった。

（第８の実施の形態）
図１８は、本発明の第８の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１１０と、ＳＴＮ液晶パネル２と、通信用コントローラ７９とを含む。

また、半導体処理装置１１０は、ＬＣＤ駆動回路１１ｇと、半導体処理装置１１０全体の制御を行なうＣＰＵ１２と、ＲＯＭ１３と、ＲＡＭ１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ１７と、ＩＮＴＣ１８と、温度センサ１９と、ＡＤ変換器２０と、ＵＡＲＴ７１と、入出力バッファ７２〜７８と、インバータ８０とを含む。なお、図１５に示す本発明の第７の実施の形態における半導体処理装置１００と同じ機能を有する部分については同じ参照符号を付すものとし、その機能の詳細な説明は繰り返さない。

ＬＣＤ駆動回路１１ｇは、図４に示すＬＣＤ駆動回路１１ａなどと比較して、パネル選択信号をイネーブル信号の反転信号としてインバータ８０に出力する点、およびＣＯＭ電圧制御回路２７の機能が異なる点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

なお、パネル種選択レジスタ２４の値が“０”のときはＳＴＮ液晶パネル２に対する駆動波形を出力することを示し、“１”のときはＳＥＧ信号を入出力ポートとして使用することを示す。したがって、ＣＰＵ１２は、ＵＡＲＴ７１と通信用コントローラ７９との間でデータ通信を行なうときに、パネル種選択レジスタ２４に“１”を書き込む。インバータ８０は、ＳＴＮ液晶パネル２に対して駆動波形を出力するときにイネーブル信号に“１”を出力し、ＳＥＧ信号を入出力ポートとして使用するときにイネーブル信号に“０”を出力する。

入出力バッファ７２は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｇから出力されるＳＥＧ０をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときにＵＡＲＴ７１から出力されるシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に与える。

入出力バッファ７３は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｇから出力されるＳＥＧ１をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときに通信用コントローラ７９から出力されるシリアルデータを受け、ＵＡＲＴ７１に与える。

なお、入出力バッファ７４〜７８についても同様に、イネーブル信号が“０”のときに汎用入出力ポートとして使用することが可能である。図示していないが、ＳＥＧ７〜ＳＥＧ３９についても同様に入出力バッファが接続されているものとする。

図１９は、本発明の第８の実施の形態における半導体処理装置１１０から出力される駆動波形の一例を示すタイミングチャートである。図１９に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｇは、図２に示すＳＴＮ液晶パネル２に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｇから受けたＳＥＧ０〜ＳＥＧ６をＳＴＮ液晶パネル２に出力する。

また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｇ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位であるＶＬ１とＶＬ２との間で変化する駆動波形を出力する。

その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ１間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。

図２０は、本発明の第８の実施の形態における半導体処理装置１１０から出力される駆動波形の他の一例を示すタイミングチャートである。図２０に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｇは、図２に示すＳＴＮ液晶パネル２に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｇから受けたＳＥＧ０〜ＳＥＧ６をメモリ性液晶パネル３に出力する。

また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｇ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する。このＶＣＣは半導体処理装置１１０の電源電圧であり、ＶＬ３と同じ電位である。

その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。

なお、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する場合について説明したが、中間電位であるＶＬ１またはＶＬ２をＣＯＭ０〜ＣＯＭ３に出力するようにしてもよい。

以上説明したように、本実施の形態における半導体処理装置によれば、イネーブル信号が“０”のときに、入出力バッファ７２が通信用コントローラ７９にシリアルデータを出力し、入出力バッファ７３が通信用コントローラ７９からシリアルデータを受けてＵＡＲＴ７１に出力するようにした。また、イネーブル信号が“０”のときに、ＬＣＤ駆動回路１１ｇがＣＯＭ０〜ＣＯＭ３に中間電位を出力するようにした。したがって、１つのピンにＳＴＮ液晶パネル２を駆動する機能と、汎用入出力ポートとしての機能を持たせることができ、半導体処理装置のピン数を削減することが可能となった。

また、ＬＣＤ駆動回路１１９がＣＯＭ０〜ＣＯＭ３に中間電位を出力するので、ＳＴＮ液晶パネル２の対応画素が点灯することを防止でき、表示のちらつきなどの不具合を防止することが可能となった。

（第９の実施の形態）
図２１は、本発明の第９の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１２０と、ＳＴＮ液晶パネル２と、通信用コントローラ７９とを含む。

また、半導体処理装置１２０は、ＬＣＤ駆動回路１１ｈと、半導体処理装置１２０全体の制御を行なうＣＰＵ１２と、ＲＯＭ１３と、ＲＡＭ１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ１７と、ＩＮＴＣ１８と、温度センサ１９と、ＡＤ変換器２０と、入出力バッファ７２〜７８と、マンチェスター通信回路８１とを含む。なお、図１５に示す本発明の第７の実施の形態における半導体処理装置１００と同じ機能を有する部分については同じ参照符号を付すものとし、その機能の詳細な説明は繰り返さない。

ＬＣＤ駆動回路１１ｈは、図４に示すＬＣＤ駆動回路１１ａなどと比較して、パネル種選択レジスタ２４の値が“０”に固定され、ＬＣＤ駆動回路１１ｈが、ＳＴＮ液晶パネル２に対する駆動波形のみを出力する点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

マンチェスター通信回路８１は、マンチェスター符号化方式でデータを符号化して通信用コントローラ７９との間でデータ通信を行なう。また、マンチェスター通信回路８１は、通信用コントローラ７９との間でデータ通信を行なう期間だけイネーブル信号に“０”を出力する。それ以外の期間は、イネーブル信号に“１”を出力する。

入出力バッファ７２は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｈから出力されるＳＥＧ０をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときにマンチェスター通信回路８１から出力されるデータをＳＥＧ信号を介して通信用コントローラ７９に与える。

入出力バッファ７３は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｈから出力されるＳＥＧ１をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときに通信用コントローラ７９から出力されるデータを受け、マンチェスター通信回路８１に与える。

なお、入出力バッファ７４〜７８についても同様に、イネーブル信号が“０”のときに汎用入出力ポートとして使用することが可能である。図示していないが、ＳＥＧ７〜ＳＥＧ３９についても同様に入出力バッファが接続されているものとする。

図２２は、本発明の第９の実施の形態における半導体処理装置１２０から出力される駆動波形の一例を示すタイミングチャートである。図２２に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｈは、図２に示すＳＴＮ液晶パネル２に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｈから受けたＳＥＧ０〜ＳＥＧ６をＳＴＮ液晶パネル２に出力する。

また、イネーブル信号が“０”のときに、入出力バッファ７２は、マンチェスター通信回路８１から受けたデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。なお、ＬＣＤ駆動回路１１ｈ内のＣＯＭ電圧制御回路２７は、イネーブル信号に関係なくＣＯＭ０〜ＣＯＭ３に通常の駆動波形を出力する。

マンチェスター符号化方式によって符号化されたデータは“０”と“１”との組み合わせであり、高速に動作した場合には見かけ上中間電位となるため、ＣＯＭ０−ＳＥＧ０間の電位差が中間電位で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。また、通信用コントローラ７９からデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ１間の電位差が中間電位で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。

以上説明したように、本実施の形態における半導体処理装置によれば、イネーブル信号が“０”のときに、入出力バッファ７２が通信用コントローラ７９にマンチェスター符号化方式のデータを出力し、入出力バッファ７３が通信用コントローラ７９からマンチェスター符号化方式のデータを受けてマンチェスター通信回路８１に出力するようにした。したがって、１つのピンにＳＴＮ液晶パネル２を駆動する機能と、汎用入出力ポートとしての機能を持たせることができ、半導体処理装置のピン数を削減することが可能となった。

また、マンチェスター符号化方式で符号化したデータを出力することで、ＬＣＤの表示信号出力区間としては当該ＳＥＧ信号線は見かけ上中間電位とするようにしたので、ＣＯＭ信号線に中間電位の信号を出力しなくてもＳＴＮ液晶パネル２の対応画素が点灯することを防止でき、表示のちらつきなどの不具合を防止することが可能となった。

（第１０の実施の形態）
図２３は、本発明の第１０の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置と、メモリ性液晶パネル３と、スイッチ９１〜９４とを含む。なお、図２３においては、半導体処理装置としてＬＣＤ駆動回路１１ｉのみを記載しているが、図１に示す半導体処理装置１に含まれる他の構成も有しているものとする。

本実施の形態においては、ＳＥＧ０〜ＳＥＧ１５を複数のセグメントグループに分け、フレーム周期に応じてセグメントグループ毎にメモリ性液晶パネル３に駆動波形を順次出力するものである。なお、本実施の形態においては、ＳＥＧ０〜ＳＥＧ３、ＳＥＧ４〜ＳＥＧ７、ＳＥＧ８〜ＳＥＧ１１、ＳＥＧ１２〜ＳＥＧ１５の４つのグループに分けられている。

ＬＣＤ駆動回路１１ｉは、ＬＣＤ基準クロック発生回路２１と、フレーム発生回路２２と、動作開始レジスタ２３と、ＣＯＭ電圧制御回路２７ｉと、ＳＥＧ電圧制御回路２８ｉと、表示データメモリ２９と、セグメントグループ選択回路９０とを含む。なお、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと同じ機能を有する部分には同じ参照符号を付すものとする。

ＣＯＭ電圧制御回路２７ｉおよびＳＥＧ電圧制御回路２８ｉは、図４に示す反転制御回路２６と同様の構成を内部に有しており、メモリ性液晶パネル３の駆動波形を常に出力する。したがって、ＣＯＭ電圧制御回路２７ｉおよびＳＥＧ電圧制御回路２８ｉは、消去フレームのときに駆動波形を反転してメモリ性液晶パネル３に出力する。

セグメントグループ選択回路９０は、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタによって構成される。セグメントグループ選択回路９０は、フレーム周期に応じてスイッチ９１〜９４の中の１つを順次オンにし、他の３つをオフとするようにフレーム制御信号を出力する。なお、本実施の形態においては、ＣＯＭ０〜ＣＯＭ１５を４つのセグメントグループに分けて制御する場合について説明するが、セグメントグループの分割数はこれに限られるものではない。

ＳＥＧ電圧制御回路２８ｉは、セグメントグループ選択回路９０と同様に、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタを有しており、フレーム周期に応じてＳＥＧ０〜ＳＥＧ３信号にメモリ性液晶パネル３に与えるＳＥＧ０〜ＳＥＧ１５を順次出力する。

図２４は、ＳＥＧ電圧制御回路２８ｉから出力される駆動波形の一例を示すタイミングチャートである。図２４において、ＳＥＧ０、ＳＥＧ４、ＳＥＧ８およびＳＥＧ１２の期間がそれぞれ１フレームを示している。

最初の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ０の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ１〜ＳＥＧ３の駆動波形を出力する。このとき、スイッチ９１がオンとなり、それ以外のスイッチがオフとなる。

２番目の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ４の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ５〜ＳＥＧ７の駆動波形を出力する。このとき、スイッチ９２がオンとなり、それ以外のスイッチがオフとなる。

３番目の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ８の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ９〜ＳＥＧ１１の駆動波形を出力する。このとき、スイッチ９３がオンとなり、それ以外のスイッチがオフとなる。

４番目の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ１２の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ１３〜ＳＥＧ１５の駆動波形を出力する。このとき、スイッチ９４がオンとなり、それ以外のスイッチがオフとなる。

以上説明したように、本実施の形態における半導体処理装置によれば、メモリ性液晶パネル３に与えるＳＥＧ０〜ＳＥＧ１５を複数のセグメントグループに分け、ＳＥＧ電圧制御回路２８が、フレーム周期に応じてセグメントグループ毎に駆動波形を出力するようにした。したがって、ＳＥＧ電圧制御回路２８ｉから出力されるＳＥＧ信号の本数を減らすことができ、半導体処理装置のピン数を削減することが可能となった。

（第１１の実施の形態）
図２５は、本発明の第１１の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置と、メモリ性液晶パネル３−１〜３−４と、スイッチ９６〜９９とを含む。なお、図２５においては、半導体処理装置としてＬＣＤ駆動回路１１ｊのみを記載しているが、図１に示す半導体処理装置１に含まれる他の構成も有しているものとする。

本実施の形態においては、システムが複数のメモリ性液晶パネル３−１〜３−４を備えており、スイッチ９６〜９９を切換えながらメモリ液晶パネル毎に駆動波形を出力するものである。

ＬＣＤ駆動回路１１ｊは、ＬＣＤ基準クロック発生回路２１と、フレーム発生回路２２と、動作開始レジスタ２３と、ＣＯＭ電圧制御回路２７ｊと、ＳＥＧ電圧制御回路２８ｊと、表示データメモリ２９と、パネル選択回路９５とを含む。なお、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと同じ機能を有する部分には同じ参照符号を付すものとする。

ＣＯＭ電圧制御回路２７ｊおよびＳＥＧ電圧制御回路２８ｊは、図４に示す反転制御回路２６と同様の構成を内部に有しており、メモリ性液晶パネル３−１〜３−４の駆動波形を順次出力する。したがって、ＣＯＭ電圧制御回路２７ｊおよびＳＥＧ電圧制御回路２８ｊは、消去フレームのときに駆動波形を反転してメモリ性液晶パネル３−１〜３−４のいずれかに出力する。

パネル選択回路９５は、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタによって構成される。パネル選択回路９５は、フレーム周期に応じてスイッチ９６〜９９の中の１つを順次オンにし、他の３つをオフとするようにパネル選択信号を出力する。なお、本実施の形態においては、４つのメモリ性液晶パネル３−１〜３−４を備える場合について説明するが、メモリ性液晶パネルの数はこれに限られるものではない。

ＳＥＧ電圧制御回路２８ｊは、パネル選択回路９５と同様に、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタを有しており、フレーム周期に応じてメモリ性液晶パネル３−１〜３−４に与えるＳＥＧ０〜ＳＥＧ１５を順次出力する。

以上説明したように、本実施の形態における半導体処理装置によれば、システムが複数のメモリ性液晶パネル３−１〜３−４を備え、スイッチ９６〜９９を切換えながらメモリ液晶パネル毎に駆動波形を出力するようにした。したがって、ＳＥＧ電圧制御回路２８ｊから出力されるＳＥＧ信号の本数を減らすことができ、半導体処理装置のピン数を削減することが可能となった。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１００，１１０，１２０ 半導体処理装置、２ ＳＴＮ液晶パネル、３，３−１〜３−４ メモリ性液晶パネル、４，５ スイッチ、１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ，１１ｊ ＬＣＤ駆動回路、１２ ＣＰＵ、１３ ＲＯＭ、１４ ＲＡＭ、１５ タイマ、１６ クロック発生回路、１７ ＤＭＡＣ、１８ ＩＮＴＣ、１９ 温度センサ、２０ ＡＤ変換器、２１ ＬＣＤ基準クロック発生回路、２２ フレーム発生回路、２３ 動作開始レジスタ、２４ パネル種選択レジスタ、２５ フレーム選択レジスタ、２６ 反転制御回路、２７，２７ｉ，２７ｊ ＣＯＭ電圧制御回路、２８，２８ｉ，２８ｊ ＳＥＧ電圧制御回路、２９ 表示データメモリ、３１〜３４ ＮチャネルＭＯＳトランジスタ、４１，５１ カウンタ、６１ ＬＶＤ、６２ 消去波形／特定表示波形生成回路、７０ 内部バス、７１ ＵＡＲＴ、７２〜７８ 入出力バッファ、７９ 通信用コントローラ、８０ インバータ、８１ マンチェスター通信回路、９０ セグメントグループ選択回路、９１〜９４，９６〜９９ スイッチ、９５ パネル選択回路。

Claims (12)

1. プロセッサと、
   前記プロセッサによる制御によって駆動方式が異なる２つの液晶パネルを駆動する液晶駆動回路とを含んだ半導体処理装置であって、
   前記液晶駆動回路は、第１の駆動方式である液晶パネルと第２の駆動方式であるメモリ性液晶パネルとのいずれの駆動であるかを示すパネル種選択レジスタと、
   前記液晶パネルおよび前記メモリ性液晶パネルの走査駆動電圧波形を生成する第１の電圧制御回路と、
   前記液晶パネルおよび前記メモリ性液晶パネルの信号駆動電圧波形を生成する第２の電圧制御回路と、
   前記パネル種選択レジスタに設定された値が前記液晶パネルを示していれば、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形を出力させ、
   前記パネル種選択レジスタに設定された値が前記メモリ性液晶パネルを示していれば、前記メモリ性液晶パネルの消去フレームの期間に、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形を反転した波形を出力させる制御手段とを含む、半導体処理装置。
2. 前記制御手段は、前記パネル種選択レジスタに設定された値が前記液晶パネルを示していれば、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形を出力させ、前記液晶パネルに対する駆動波形であることを示す信号を外部に出力し、
   前記パネル種選択レジスタに設定された値が前記メモリ性液晶パネルを示していれば、前記メモリ性液晶パネルの消去フレームの期間に、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形を反転した波形を出力させた後、前記メモリ性液晶パネルの書き込みフレームの期間に、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形と同じ波形を出力させ、前記メモリ性液晶パネルに対する駆動波形であることを示す信号を外部に出力することにより、前記液晶パネルに対する駆動波形に間欠的に前記メモリ性液晶パネルに対する駆動波形を挿入させる、請求項１記載の半導体処理装置。
3. 前記半導体処理装置はさらに、基準クロック信号を分周して前記第１の電圧制御回路および前記第２の電圧制御回路に出力する分周手段を含み、
   前記制御手段は、前記メモリ性液晶パネルの消去フレーム以外の期間に、前記分周手段に第１の周期のクロック信号を出力させ、前記メモリ性液晶パネルの消去フレームの期間に、前記分周手段に前記第１の周期よりも長い周期のクロック信号を出力させる、請求項１または２記載の半導体処理装置。
4. 前記半導体処理装置はさらに、温度を計測する温度センサと、
   前記温度センサによって計測された温度をデジタル値に変換する変換手段と、
   前記変換手段によって変換されたデジタル値に応じて、基準クロック信号を分周して前記第１の電圧制御回路および前記第２の電圧制御回路に出力する分周手段とを含む、請求項１または２記載の半導体処理装置。
5. 前記半導体処理装置はさらに、前記液晶パネルまたは前記メモリ性液晶パネルのフレーム周期を示す信号を生成して前記第１の電圧制御回路および前記第２の電圧制御回路に出力するフレーム発生回路と、
   前記液晶駆動回路の動作開始を示す値が書き込まれる動作開始レジスタと、
   前記動作開始レジスタに動作開始を示す値が書き込まれたときに前記フレーム発生回路にフレーム周期を示す信号を生成させてカウントを開始し、カウント値が所定の値になったときに、前記フレーム発生回路にフレーム周期を示す信号の生成を停止させるカウンタとを含む、請求項１または２記載の半導体処理装置。
6. 前記半導体処理装置はさらに、電源電圧が所定値よりも低下したことを検出する電圧検出手段と、
   特定の表示波形を生成する生成手段とを含み、
   前記制御手段は、前記電圧検出手段によって電源電圧が所定値よりも低下したことが検出されたときに、前記第１の電圧制御回路および前記第２の電圧制御回路に前記メモリ性液晶パネルの消去フレームに対応する駆動波形を生成させた後、前記メモリ性液晶パネルの書き込みフレームに対応する駆動波形を生成する際に、前記生成手段に特定の表示波形を生成させて前記第２の電圧制御回路に出力させる、請求項１または２記載の半導体処理装置。
7. 周辺回路と、
   液晶パネルに対して走査駆動電圧波形および信号駆動電圧波形を出力する液晶駆動回路と、
   第１の期間において前記液晶駆動回路から受けた信号駆動電圧波形を前記液晶パネルに出力し、第２の期間において前記周辺回路から受けた信号を外部に出力するバッファ手段とを含み、
   前記液晶駆動回路は、前記第２の期間において前記走査駆動電圧波形に最大電圧よりも低く最小電圧よりも高い中間電位の駆動波形を出力する、半導体処理装置。
8. 前記半導体処理装置はさらに、前記第１の期間において前記液晶駆動回路から受けた信号駆動電圧波形を前記液晶パネルに出力し、前記第２の期間において外部から受けた信号を前記周辺回路に出力する第２のバッファ手段を含む、請求項７記載の半導体処理装置。
9. マンチェスター符号化方式でデータ通信を行なう通信回路と、
   液晶パネルに対して走査駆動電圧波形および信号駆動電圧波形を出力する液晶駆動回路と、
   第１の期間において前記液晶駆動回路から受けた信号駆動電圧波形を前記液晶パネルに出力し、第２の期間において前記通信回路から受けたデータ信号を外部に出力するバッファ手段とを含む、半導体処理装置。
10. 前記半導体処理装置は、前記第１の期間において前記液晶駆動回路から受けた信号駆動電圧波形を前記液晶パネルに出力し、前記第２の期間において外部から受けたマンチェスター符号化方式のデータ信号を前記通信回路に出力する第２のバッファ手段を含む、請求項９記載の半導体処理装置。
11. 液晶パネルを駆動する半導体処理装置であって、
    前記液晶パネルの信号駆動電圧波形が複数のグループに分割されており、
    前記液晶パネルに対して走査駆動電圧波形および前記信号駆動電圧波形を出力する液晶駆動回路と、
    前記液晶パネルのフレーム周期を示す信号をカウントして前記複数のグループのいずれかを選択する選択手段とを含み、
    前記液晶駆動回路は、前記選択手段によって選択されたグループに対応する信号駆動電圧波形を前記液晶パネルに出力する、半導体処理装置。
12. 複数の液晶パネルを駆動する半導体処理装置であって、
    前記複数の液晶パネルに対して走査駆動電圧波形および信号駆動電圧波形を出力する液晶駆動回路と、
    前記液晶パネルのフレーム周期を示す信号をカウントして前記複数の液晶パネルのいずれかを選択する選択手段とを含み、
    前記液晶駆動回路は、前記選択手段によって選択された液晶パネルに対応する信号駆動電圧波形を当該液晶パネルに出力する、半導体処理装置。

Images