JP2011149766A - ホール素子装置 - Google Patents

Abstract

【課題】信頼性試験等におけるパッケージ応力の変動に伴い、ホール起電力も変動する。ホール素子に対するパッケージ応力の変動による影響を低減させる。
【解決手段】シリコン基板上において、対称型ホール素子のホール起電力の温度補正用の抵抗素子を構成する抵抗器を、対称型ホール素子に隣接するように配置する。特に、ブリッジ型に構成される複数の抵抗器を、ホール素子の周辺を取り囲むように配置する。また、ホール素子は、ホール素子に流れる駆動電流が<011>方向に流れるようにシリコン基板上に配置し、温度補正用抵抗素子は、抵抗素子に流れる電流方向がホール素子の駆動電流の電流方向に対して平行、垂直、又は４５度の角度をなすように配置する。
【選択図】 図３

Description

本発明は、シリコン基板上に形成されたホール素子及びホール起電力を温度補正するための抵抗を有するホール素子装置に関し、特に、ホール素子及び抵抗のレイアウトに関する。

任意の磁束密度を観測するためにホール効果を利用し、電気的信号として取り出すホール素子は広い分野にて使用されている。また、特に、シリコン基板上にホール素子をモノリシック構成したチップが広く使用されている。モノリシック構成されたホール素子の形状が様々有るが、主としてSpinning Current Methodを適用することが可能な、いわゆる対称型ホール素子が使用される。

ここで、対称型ホール素子とは、矩形の形状若しくは略十字型の形状を有する感磁部の４隅または４辺の各々に対向して設けられる電源端子とホール電圧出力端子とを備え、かつ、電源端子とホール電圧出力端子の位置を交換してもその幾何学的形状が同一となる形状のホール素子を意味する。換言すれば、対称型ホール素子とは、その全体の形状がその中心の周りで４回対称性を有するホール素子を意味する。

図１０は、対称型ホール素子の構成を示す図である。矩形の感磁部１０の４隅には、電源端子C11とC12、及びホール電圧出力端子S11とS12が、互いに対角に位置するように設けられている。この対称型ホール素子は、形状が極めて単純であり、その作製も容易であることから、磁場検出用として最も広く採用されている形状のホール素子のひとつである。
この他にも、対称型ホール素子としては、その形状を十字型とした構成の素子が知られている。図１１は、Popovicらによって考案された十字型形状のホール素子の構成を示す図である。十字型の感磁部２０の４つの凸部の各々には、電源端子C13・C14、及びホール電圧出力端子S13・S14が、互いに対向して位置するように設けられている。

これらのモノリシック構成されたホール素子を駆動するための代表的な回路構成を、図１２及び図１３に示す。これらの回路構成から得られるホール起電力は、外的要因である電源電圧、環境温度、応力などに対して一定であることが望まれる。
図１２は、ホール素子を定電流駆動するための回路図である。なお、図１２に示すホール素子HA121は、図１０に示した対称型ホール素子と同様のホール素子である。

ホール素子HA121の電源端子C11は電源VDDに接続され、電源端子C11と対角に位置する電源端子C12は電流を供給するためのトランジスタTr121に接続される。トランジスタTr121に流れる電流すなわち、ホール素子HA121に流れる電流I122は、差動増幅器OP121及びトランジスタTr121によって決まる電圧V122と、終端がGNDに接続されたバイアス抵抗R122とによって生成される。また、電圧V122は差動増幅器OP121により電圧V121が仮想接地された電圧となる。

そして、電圧V121は、バンドギャップ等から生成された参照電流I121と、終端がGNDに接続されたバイアス抵抗R121とにより決まる電圧である。ここで、参照電流I121は電源電圧依存性、温度依存性が低いため、結果的に、電圧V121はバイアス抵抗R121が有する温度特性を有することになる。また、上述したように、ホール素子HA121に流す電流I122は、電圧V122とバイアス抵抗R122とにより生成される。すなわち、結果として、ホール素子HA121に流す電流I122は、バイアス抵抗R121とR122の温度特性を有することになる。
以上より、電流I122は、以下の式（１ａ）、（１ｂ）、（１ｃ）より、式（２）として表すことができる。（式中、α1はバイアス抵抗R121の１次温度係数、β1はバイアス抵抗R122の１次温度係数、Tは任意温度、T0は基準温度とする。）

ところで、定電流駆動したホール素子HA121に磁場を与えた際に得られるホール起電力Vh(i)は、ホール電圧出力端子S11から得られる電圧VPとホール電圧出力端子S12から得られる電圧VNの差分の電圧として得ることができる。また、一般的に、電流駆動により得られるホール起電力Vh(i)は式（３）として知られる。（式中、RHはホール定数、tはホール素子厚み、Iはホール素子駆動電流、Bは磁束密度とする。）

ここで、式（３）のIに、ホール素子HA121を流れる電流である式（２）のI122を代入すると、ホール起電力Vh(i)は以下の式（４）として表すことができる。

つまり、ホール起電力Vh(i)は、バイアス抵抗R121の温度係数α1とバイアス抵抗R122の温度係数β1とについて同一の温度係数を選択することにより、温度補正を行うことができる。しかし、ホール素子に対して応力が加わった際にはホール定数RHが変動し、これによりホール起電力Vh(i)が変動してしまうことになる。

次に、ホール素子を電圧駆動する場合について説明する。図１３は、ホール素子を電圧駆動するための回路図である。なお、図１３に示すホール素子HA131は、図１０に示した対称型ホール素子と同様のホール素子である（特許文献１参照）。
ホール素子HA131の電源端子C13は、その一端を電源VDDに接続されたバイアス抵抗R131の他端に接続され、電源端子C13と対角に位置する電源端子C14はGNDに接続されている。つまり、ホール素子HA131は、抵抗R131と、ホール素子HA131の入力抵抗HA131RとによってVDD電圧から分圧された電圧V131によって駆動されることになる。

ホール素子HA131に流れる電流I131は、電圧V131と、ホール素子HA131の入力抵抗HA131Rとによって生成される。また、ホール素子HA131に流れる電流I131をホール素子HA131のホール電圧出力端子S14に帰還させることで、電圧VNにオフセット電位を加算、すなわちホール素子HA131のホール出力電圧にオフセット電圧を加算することができる。

また、電流I131の１／ｋ倍の電流I132をホール電圧出力端子S14に帰還させるために、差動増幅器OP131とトランジスタTr131とによって電圧V131を仮想接地させた電圧V132を、一端が電源VDDに接続されたバイアス抵抗R132の他端に与える。また、トランジスタTr131に流れてホール素子HA131に帰還される電流、すなわち抵抗R132に流れる電流I132は、電源VDDと電圧V132と抵抗R132とによって生成される電流である。また、電流I132は、抵抗R131と抵抗R132の比によって決まる電流I131の１／ｋ倍の電流である（I132=(VDD-V132)/R132、V131=V132、I132=I131×R131/R132）。また、電流I132は電圧VNとGNDに対して流れるため、ホール素子HA131のホール電圧出力端子S14には、電流I132と電圧VNとから見た出力抵抗HA131R/2によってオフセット電圧Vxが生成される。

基準温度で考えた場合、T=T0と置けるため、電流I132が電流I131の１／ｋ倍の電流であることは以下の式（５ａ）、（５ｂ）、（５ｃ）、（５ｄ）、（５ｅ）より式（６）として表すことができる。（式中、ε1は抵抗HA131Rの１次温度係数、δ1は抵抗R131の１次温度係数、γ1は抵抗R132の１次温度係数、Tは任意温度、T0は基準温度とする。）

また、オフセット電圧Vxは、以下の式（７）に示すように、電流I132と出力抵抗HA131R/2の積で表せる。

また、オフセット電圧Vxをホール素子駆動電圧V131の関係式として表すために、式（７）に式（５ｂ）、（５ｅ）を代入すると、以下の式（８）となる。

電圧駆動したホール素子HA131に磁場を与えた際に得られるホール起電力Vh(v)は、ホール電圧出力端子S13から得られる電圧VPとホール電圧出力端子S14から得られる電圧VNの差分の電圧として得ることができる。ここで、電圧駆動により得られるホール起電力Vh(v)は式（３）においてI=V/Rと置き換えて変形したものであり、一般的に、以下の式（９）として知られる。(式中、μは電子の移動度、Wはホール素子幅、Lはホール素子長さ、Vはホール素子駆動電圧、Bは磁束密度とする。）

ここで式（９）のホール素子駆動電圧Vは、本例ではホール素子駆動電圧V131が該当するため置き換えることができ、電圧VNに式（８）のオフセット電圧Vxを加算すると、ホール起電力Vh(v)は以下の式（１０）として表すことができる。

また、図１３の回路構成から得られた電圧VPと電圧VNとが等しい場合（すなわち、ホール起電力Vh(v)が０である場合）、以下の式（１１）の関係式が成り立つ。

オフセット電圧Vxは磁束密度に対する閾値電圧であり、ホール起電力Vh(v)が閾値電圧と等しくなることで、電圧VPと電圧VNとを比較判定することができる。また、式（１１）から分かるように、ホール起電力Vh(v)と閾値電圧とが、温度Tやホール素子駆動電圧V131に対して同一のドリフトを行うことで、一定の磁束密度Bで比較判定を行うことができる。

また、ホール起電力Vh(v)は、潜在的にホール素子入力抵抗HA131Rが持つ移動度μが温度係数を持っているため、バイアス抵抗R131は温度係数が小さい抵抗を選択し、抵抗R132は移動度μと同一の温度係数を選択することにより、温度補正を行うことができる。しかし、ホール素子に対して応力が加わった際にはホール素子の移動度が変動するため、ホール起電力Vh(v)が変動してしまう。また、以上の説明ではＮ型のホール素子を用いる場合について述べたが、この考え方はＰ型のホール素子を用いる場合にも適用することができる。

特開２００１−１０８４８０号公報

R.S.Popovic著、「Hall effect devices Second Edition」、（英国）、第2版、Inst of Physics Publishing Ltd、2004年4月2日、p.166−168、p.347−350

ところで、信頼性試験の温度サイクル試験のような環境試験により、パッケージ応力が変動することは非特許文献１で知られる。また、パッケージ応力が変動することにより、ホール起電力が変動することも非特許文献１にて知られる。従来は、ホール素子と抵抗素子とは同一基板上の別々の領域に配置されるのが一般的であり、パッケージ応力が変動した場合、ホール素子と抵抗素子とには異なる応力が加わることとなっていた。

しかし、絶対精度を必要とする高精度のモノリシック構成されたホール素子にとって、環境因による応力の影響は無視できない。モノリシック構成されたホール素子のアプリケーションが民生用途から車載用途として移行するに従い、民生用途より条件が厳しくなる信頼性試験への影響を緩和するためにも、パッケージ応力によるホール起電力への影響を低減させる手段を考える必要がある。

本発明は、シリコン基板上に、ホール素子と、前記ホール素子のホール起電力の温度補正をする温度補正用抵抗素子と、を有し、前記温度補正用抵抗素子は前記ホール素子に隣接するように配置されていることを特徴とするホール素子装置を提案する。
この構成によれば、ホール素子装置にパッケージ応力が加わった場合、ホール素子と、抵抗素子に同種の応力が加わることとなり、パッケージ応力によるホール起電力への影響を低減させることができる。

また、前記温度補正用抵抗素子は複数の抵抗器を含み、前記複数の抵抗器は前記ホール素子の周辺を取り囲むように配置されていてもよい。
また、ホール素子装置は、基準電流を、前記温度補正用抵抗素子である第１の抵抗素子を用いて生成する基準電流生成回路と、前記第１の抵抗素子と、第２の抵抗素子と、演算増幅器とによって電流ミラー回路を構成することで、前記基準電流の所定倍のホール素子の駆動電流を発生する電流発生回路とをさらに有していてもよい。

さらに、前記第２の抵抗素子は、外付けの抵抗素子または多結晶構造の抵抗素子であってもよい。これにより、第２の抵抗素子はより応力を受けにくいため、パッケージ応力によるホール起電力への影響を低減させることができる。
また、ホール素子装置は、前記ホール素子の駆動電流を第１の抵抗素子を用いて検出する駆動電流検出回路と、前記第１の抵抗素子と、前記温度補正用抵抗素子である第２の抵抗素子と、演算増幅器とによって電流ミラー回路を構成することで、前記駆動電流の所定倍のバイアス電流を発生する電流発生回路とをさらに有していてもよい。

さらに、前記第１の抵抗素子は、外付けの抵抗素子または多結晶構造の抵抗素子であってもよい。これにより、第１の抵抗素子はより応力を受けにくいため、パッケージ応力によるホール起電力への影響を低減させることができる。
また、前記シリコン基板は(100)面ウェハであって、前記ホール素子は、自己に流れる駆動電流が<011>方向に流れるように前記シリコン基板上に配置され、前記温度補正用抵抗素子は、自己に流れる電流方向が前記ホール素子の駆動電流の電流方向に対して平行又は垂直となるように前記ホール素子に隣接して配置されていてもよい。

すなわち、ホール素子に流れる電流はシリコン結晶の対角方向に流れることとなるため、ホール素子の抵抗と抵抗素子のピエゾ抵抗係数を同じに、かつ最小にすることができる。これにより、パッケージ応力によるホール起電力への影響を低減させることができる。
また、前記シリコン基板は(100)面ウェハであって、前記ホール素子は、自己に流れる駆動電流が<011>方向に流れるように前記シリコン基板上に配置され、前記温度補正用抵抗素子は、自己に流れる電流方向が前記ホール素子の駆動電流の電流方向に対して４５度の角度をなすように前記ホール素子に隣接して配置されていてもよい。

すなわち、ホール素子に流れる電流はシリコン結晶の対角方向に流れることとなるため、ホール素子抵抗のピエゾ抵抗係数を最小にすることができる。これにより、パッケージ応力によるホール起電力への影響を低減させることができる。
また、前記ホール素子は、対称型ホール素子であってもよい。

本発明によれば、パッケージ応力によるホール起電力への影響を低減できる。

信頼性試験前後でのホール素子抵抗とホール起電力の変動を評価するための実験回路図である。 信頼性試験前後におけるホール素子抵抗の変動に対する定電流駆動時のホール起電力及び定電圧駆動時のホール起電力の変動結果を示すグラフの図である。 ホール素子とバイアス抵抗のレイアウトの具体例を示す図である。 ホール素子とバイアス抵抗のレイアウトの具体例を示す図である。 シリコンの結晶方位と電流方向との関係を示す図である。 シリコンの結晶方位と電流方向との関係を示す図である。 ホール素子とバイアス抵抗の位置関係及び電流の方向について説明する図である。 ホール素子とバイアス抵抗の位置関係及び電流の方向について説明する図である。 図８のレイアウトにおけるホール起電力の変動について説明する図である。 対称型ホール素子の構成を示す図である。 十字型形状のホール素子の構成を示す図である。 ホール素子を定電流駆動するための回路図である。 ホール素子を電圧駆動するための回路図である。

（本発明の基本概念）
本発明者は、ホール素子に対し応力の加わり方が変動すると、ホール素子抵抗の変動とホール起電力の変動とが、ある関係性もつことを見出し、本発明をなすに至った。
図１は、信頼性試験前後でのホール素子抵抗とホール起電力の変動を評価するための実験回路図である。図１に示す実験回路図では、図１０に示した対称型ホール素子と同様の対称型ホール素子HA11を使用している。ホール素子HA11の電源端子C1には電流源または電圧源が接続され、ホール素子HA11の電源端子C2はGNDに接続されている。ここで、ホール素子HA11は、ホール素子と結晶方位(100)面ウェハに対し、面方向に電流を流すように配置されたホール素子をプラスチックパッケージにモールド樹脂封止したものである。本信頼性試験においては、このホール素子HA11に定磁束密度Bを与えて、ホール電圧出力端子S1とS2との差分の電圧であり、式（３）によって表されるホール起電力Vh(i)、及び式（９）によって表されるホール起電力Vh(v)を評価した。

図２は、本信頼性試験前後におけるホール素子抵抗の変動に対する定電流駆動時のホール起電力Vh(i)及び定電圧駆動時のホール起電力Vh(v)の変動結果を示すグラフの図である。図２に示すグラフにおいて、横軸はホール素子抵抗の変動率を示し、縦軸はホール起電力の変動率を示す。この実験結果より得られる相関係数は、それぞれホール起電力Vh(i)ではR^2=0.93、ホール起電力Vh(v)ではR^2=0.97となる。つまり、ホール起電力Vh(i)、Vh(v)共に、ホール素子抵抗とホール起電力の変動とは強い相関性があることが分かる。

また、図２の実験結果から、ホール起電力Vh(i)とVh(v)とでは、ホール素子抵抗の変動によって受ける影響が異なることが分かる。ホール素子抵抗の変動に対するホール起電力の変動は、ホール起電力Vh(i)では約１．８倍程度、ホール起電力Vh(v)では約２．８倍程度である。ホール起電力Vh(v)はVh(i)からI=V/R（オームの法則）によって変換したものであり、ホール起電力Vh(v)には抵抗の変化分が加わるため、Vh(i)+1=Vh(v)となる。
以上より、これらの相関関係から、式（４）によって表されるホール起電力Vh(i)のR121及び式（１０）によって表されるホール起電力Vh(v)のバイアス抵抗R132に、ホール素子HA11と同種の応力を加えることで、パッケージ応力によるホール起電力への影響を低減させることができると考えられる。

以下、パッケージ応力によるホール起電力への影響を緩和させるための本発明の実施の形態について説明する。
［実施の形態１］
本実施形態の特徴点は、ＩＣ（Integrated Circuit）チップ上において、ホール素子と同種の応力を与えたいバイアス抵抗を、ホール素子に隣接するようにレイアウトする点である。通常、ＩＣチップをパッケージするとＩＣチップ面において応力の加わり方は均一ではない。そこで、バイアス抵抗をホール素子に隣接するようにレイアウトすることで、ＩＣチップにパッケージ応力が加わった際、バイアス抵抗とホース素子に、同種の応力が加わるようにすることができる。なお、「隣接」とは、ＩＣチップを製作するにあたって、その製作方法において可能な範囲で最も近い距離で隣り合っていることを言う。

図３及び図４は、ホール素子とブリッジ型に構成されるバイアス抵抗との位置関係を示す図である。ここで、ＩＣチップに対するプラスチックパッケージの応力の性質上、ＩＣチップの中心から等距離円を描くようにして、ＩＣチップの中心から円周方向に向かうほどパッケージ応力は減少していく傾向がある。よって、図３及び図４に示すように、バイアス抵抗はホール素子を囲むようにブリッジ型にしてレイアウトする。

図３に示すレイアウトにおいては、バイアス抵抗R31、R32、R33、R34は、それぞれ、直方体であるホール素子HA31の４つの側面に対して平行となるようにレイアウトされている。なお、ホール素子HA31は、図１０に示した対称型ホール素子と同様の対称型ホール素子である（図４に示すホール素子HA41も同様）。
また、図４に示すレイアウトおいては、バイアス抵抗R41、R42、R43、R44は、それぞれ、直方体であるホール素子HA41の４つの側面に対して４５度の角度をなし、かつホール素子HA41の電源端子又はホール電圧出力端子に隣接するようにレイアウトされている。

ここで、図３のバイアス抵抗R31、R32、R33、R34、及び図４のバイアス抵抗R41、R42、R43、R44は、式（４）における抵抗R121及び式（１０）における抵抗R132に該当する（後述する図７及び図８でブリッジ型に構成されるバイアス抵抗も同様である）。
また、バイアス抵抗R31等及びR41等がホール素子HA31、HA41と同等のパッケージ応力を得るためには、バイアス抵抗R31等及びR41等の組成はホール素子HA31、HA41と同様であるのが望ましい。ホール素子HA31、HA41は単結晶構造を持った拡散抵抗によって構成されているため、パッケージ応力により結晶格子が歪むことがホール起電力変動の原因である。そのため、バイアス抵抗R31等及びR41等（すなわち、式（４）における抵抗R121及び式（１０）における抵抗R132）の組成は、Poly抵抗のような結晶格子に歪みが生じにくい多結晶構造のものではなく、ホール素子HA31、HA41と同様の拡散抵抗を用いるのが望ましい。

なお、式（４）における抵抗R122及び式（１０）における抵抗R131のバイアス抵抗については、パッケージ応力を受けにくい構成を取るほうがよいため、パッケージ外で接続する外付けの抵抗にするか、Poly抵抗のような多結晶構造の抵抗を用いるのが望ましい。
以上説明したようなレイアウト構成により、モノリシック構成されたホール素子に対するプラスチックパッケージ応力の影響を低減させることができる。

［実施の形態２］
次に、パッケージ応力によるホール起電力への影響を、更に緩和させるための実施の形態について説明する。
図５は、シリコンの結晶方位と電流方向との関係を示す図である。シリコン原子は４つの価電子を持っており、共有結合によりダイヤモンド構造を構成し、正六面体の結晶方位持つ。シリコンの結晶方位と電流方向は応力の影響度合いと深く関連性があり、モノリシック構成されたホール素子に対し、(100)面ウェハにおいて、<010>方向に電流J1を流した場合にピエゾ抵抗係数ΠΧは最大になり、<011>方向(すなわち、対角方向)に電流J2を流した場合にピエゾ抵抗係数ΠΧは最小になる。また、ピエゾホール定数係数ΡΧは電流方向によらず一定の影響があることは非特許文献１にてよく知られる。
ここで、ピエゾ抵抗係数ΠΧとは、ある引張応力Χが加わった際に電気抵抗率ρが変動する係数であり、以下の式（１２）として表される。

また、ピエゾホール定数係数ΡΧとは、ある引張応力Χが加わった際にホール定数RHが変動する係数であり、以下の式（１３）として表される。

また、パッケージ封止された素子は、圧縮応力を受けることは一般的によく知られている。ホール素子も例外ではなく、圧縮応力−Xを加えると抵抗値は大きくなり、ホール定数は小さくなるという相関関係が非特許文献１に記されている。この相関関係は、図２の実験結果と同じであることを示している。
図６は、シリコンの結晶方位と電流方向との関係を示す別の図である。結晶方位(110)面ウェハにおいて、<1-11>方向に電流J3を流した場合にはピエゾ抵抗係数、ピエゾホール定数係数共に小さくなることも、非特許文献１にてよく知られる。そのため、使用するウェハ面と結晶方位との関係性を理解することが重要である。
以下、図７及び図８を用いて、ホール素子とバイアス抵抗のレイアウトの具体例について説明する。図７及び図８は、ホール素子とブリッジ型に構成されるバイアス抵抗とのレイアウト上における位置関係、及び各抵抗に流れる電流の方向とホール素子に流れる電流の方向との関係を説明する図である。

（第１のレイアウト例）
図７におけるホール素子とバイアス抵抗の位置関係は、図４において示した位置関係と同様である。図７に示すレイアウトにおいては、ホール素子HA71に流れる電流JH1の方向に対して、バイアス抵抗R73及びR74に流れる電流JR1と、バイアス抵抗R71及びR72に流れる電流JR2の方向は、０度又は９０度となる。より具体的には、電流JR1が抵抗R73を流れる際の方向と、電流JR2が抵抗R72を流れる際の方向は、電流JH1の方向に対して平行（すなわち、両者のなす角度は０度）である。また、電流JR1が抵抗R74を流れる際の方向と、電流JR2が抵抗R71を流れる際の方向は、電流JH1の方向に対して直交方向（すなわち、両者のなす角度は９０度）である。

(100)面ウェハにおいて、ホール素子HA71に対してブリッジ型に構成されたバイアス抵抗R71等を図７に示すようにレイアウトすると、ホール素子HA71はシリコン結晶の対角方向に電流を流せるため、ホール素子HA71の抵抗及びバイアス抵抗R71等のピエゾ抵抗係数ΠΧを同じに、かつ最小にすることができる。
また、図２の実験図によれば、ホール素子の抵抗の変動を抑えることで、パッケージ応力によるホール起電力Vh(i)への影響を小さくできる。更に、バイアス抵抗により補正を行うことで、ホール起電力Vh(i)に対してパッケージ応力による影響を低減することができる。また、図２の実験結果から得られたVh(i)+1=Vh(v)の関係によれば、ホール起電力Vh(v)に対しても同様に、パッケージ応力による影響を低減することができる。

（第２のレイアウト例）
図８におけるホール素子とバイアス抵抗の位置関係は、図３において示した位置関係と同様である。図８に示すレイアウトにおいては、ホール素子HA81に流れる電流JH2の方向に対してバイアス抵抗R81及びR83に流れる電流JR3と、バイアス抵抗R82及びR84に流れる電流JR4の方向は、４５度となる。
(100)面ウェハにおいて、ホール素子HA81に対してブリッジ型に構成されたバイアス抵抗R81等を図８に示すようにレイアウトすると、ホール素子HA81はシリコン結晶の対角方向に電流を流せるため、ホール素子抵抗のピエゾ抵抗係数ΠΧを最小にすることができる。なお、バイアス抵抗R81等はシリコン結晶の面方向に電流を流すことになるため、ピエゾ抵抗係数ΠΧは最大となる。

図８に示すレイアウトの場合、図２の実験図によれば、ホール素子の抵抗の変動を抑えることで、パッケージ応力によるホール起電力Vh(i)への影響を小さくすることができる。また、バイアス抵抗のピエゾ抵抗係数はホール素子抵抗のピエゾ定数係数よりも大きくなる。また、図２の実験結果から得られたVh(i)+1=Vh(v)の関係によれば、ホール起電力Vh(v)に対しても同様に、バイアス抵抗によってパッケージ応力による影響を低減することができる。

ここで、図８のレイアウト例によるパッケージ応力の影響の低減の効果についてさらに説明する。式（４）によって表されるホール起電力Vh(i)を応力の係数で書き直したものを、式（１４）として表す。（式中、ΡΧはホール素子抵抗のピエゾホール定数係数、Π1Ｘはバイアス抵抗R121のピエゾ抵抗係数、Π2Χはバイアス抵抗R122のピエゾ抵抗係数とする。）

ここで、抵抗R122は応力の影響を受けにくい構成となるため、R122のピエゾ抵抗係数Π2Χはほぼ０となり、以下の式（１５）となる。

図９は、図８のレイアウトにおけるホール起電力Vh(i)の変動について説明する図である。図９（ａ）、（ｂ）に示すグラフは、ホール定数RH及びバイアス抵抗R121（本実施形態ではバイアス抵抗R31等、R41等が該当）の変動と、ホール起電力Vh(i)の変動との関係を示すグラフである。ホール定数RHの変動分をＡ、バイアス抵抗R121の抵抗変動分をＢとすると、図９（ａ）に示すように、ホール起電力Vh(i)に対する変動分は、Ａ−Ｂであることが式（４）から導かれる。そして、本実施形態のレイアウトを採用した場合、図９（ｂ）に示すように、ＡとＢは同程度の量となり（すなわち、Ａ−Ｂ≒０）、パッケージ応力Ｘが加わった際の影響が低減されて、ホール起電力Vh(i)の変動が小さくなる。
以上説明したように、本実施形態に係るホール素子とバイアス抵抗のレイアウト手法によれば、モノリシック構成されたホール素子に対するプラスチックパッケージ応力の影響を低減させることができる。

環境試験を実施するモノリシック型ホールＩＣ等に適用することが可能である。

１０、２０ 感磁部
C1、C2 電源端子
S1、S2 ホール電圧出力端子
HA11、HA31、HA41 対称型ホール素子
HA71 ホール素子
HA81 ホール素子
C11、C12、C13、C14 電源端子
S11、S12、S13、S14 ホール電圧出力端子
R31、R32、R33、R34 バイアス抵抗
R41、R42、R43、R44 バイアス抵抗
R71、R72、R73、R74 バイアス抵抗
R81、R82、R83、R84 バイアス抵抗
HA121、HA131 ホール素子
OP121、OP131 差動増幅器
R121、R122、R131、R132 バイアス抵抗
Tr121、Tr131 トランジスタ

Claims (9)

1. シリコン基板上に、ホール素子と、前記ホール素子のホール起電力の温度補正をする温度補正用抵抗素子と、を有し、
   前記温度補正用抵抗素子は前記ホール素子に隣接するように配置されていることを特徴とするホール素子装置。
2. 前記温度補正用抵抗素子は複数の抵抗器を含み、前記複数の抵抗器は前記ホール素子の周辺を取り囲むように配置されていることを特徴とする請求項１に記載のホール素子装置。
3. 基準電流を、前記温度補正用抵抗素子である第１の抵抗素子を用いて生成する基準電流生成回路と、
   前記第１の抵抗素子と、第２の抵抗素子と、演算増幅器とによって電流ミラー回路を構成することで、前記基準電流の所定倍のホール素子の駆動電流を発生する電流発生回路と、
   をさらに有することを特徴とする請求項１又は２に記載のホール素子装置。
4. 前記第２の抵抗素子は、外付けの抵抗素子または多結晶構造の抵抗素子であることを特徴とする請求項３に記載のホール素子装置。
5. 前記ホール素子の駆動電流を第１の抵抗素子を用いて検出する駆動電流検出回路と、
   前記第１の抵抗素子と、前記温度補正用抵抗素子である第２の抵抗素子と、演算増幅器とによって電流ミラー回路を構成することで、前記駆動電流の所定倍のバイアス電流を発生する電流発生回路と、
   をさらに有することを特徴とする請求項１又は２に記載のホール素子装置。
6. 前記第１の抵抗素子は、外付けの抵抗素子または多結晶構造の抵抗素子であることを特徴とする請求項５に記載のホール素子装置。
7. 前記シリコン基板は(100)面ウェハであって、前記ホール素子は、自己に流れる駆動電流が<011>方向に流れるように前記シリコン基板上に配置され、
   前記温度補正用抵抗素子は、自己に流れる電流方向が前記ホール素子の駆動電流の電流方向に対して平行又は垂直となるように前記ホール素子に隣接して配置されていることを特徴とする請求項１乃至６のいずれか１項に記載のホール素子装置。
8. 前記シリコン基板は(100)面ウェハであって、前記ホール素子は、自己に流れる駆動電流が<011>方向に流れるように前記シリコン基板上に配置され、
   前記温度補正用抵抗素子は、自己に流れる電流方向が前記ホール素子の駆動電流の電流方向に対して４５度の角度をなすように前記ホール素子に隣接して配置されていることを特徴とする請求項１乃至６のいずれか１項に記載のホール素子装置。
9. 前記ホール素子は、対称型ホール素子であることを特徴とする請求項１乃至８のいずれか１項に記載のホール素子装置。

Images