JP2011129627A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011129627A
JP2011129627A JP2009285231A JP2009285231A JP2011129627A JP 2011129627 A JP2011129627 A JP 2011129627A JP 2009285231 A JP2009285231 A JP 2009285231A JP 2009285231 A JP2009285231 A JP 2009285231A JP 2011129627 A JP2011129627 A JP 2011129627A
Authority
JP
Japan
Prior art keywords
light receiving
region
semiconductor device
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009285231A
Other languages
English (en)
Inventor
Masashi Tsutsui
将史 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009285231A priority Critical patent/JP2011129627A/ja
Priority to US12/950,447 priority patent/US20110140225A1/en
Publication of JP2011129627A publication Critical patent/JP2011129627A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】裏面照射型の固体撮像素子であって、チップの端部に位置する画素においても、配線層からの反射による光クロストークを抑制する構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１の裏面への入射光Ｌを光電変換する受光部２ａ、２ｂを含み、半導体基板の表面上に形成された絶縁膜７、１０ａと、配線膜９を含む配線層８とを備える。チップの端部において、配線層８内には、配線膜９が存在しない絶縁膜１０ａからなる領域２２Ａと、受光部２ｂと隣り合う受光部２ａ上における配線膜９が存在しない絶縁膜１０ａからなる領域２２Ｂとが形成されており、領域２２Ａの間隔は、領域２２Ｂの間隔よりも広い。
【選択図】図１

Description

本発明は半導体装置に関し、特に基板の裏面から光が入射される裏面照射型の固体撮像素子のうち、隣接画素への光クロストークを減少させる半導体装置に関する。
近年、ＣＣＤイメージセンサ又はＣＭＯＳイメージセンサ等の半導体固体撮像素子では、搭載する撮像装置の小型化により、チップ面積の縮小が続くと共に、チップあたりの画素数も増えている。このため、１画素あたりの素子面積の微細化が行われてきており、例えば、１画素あたり２μｍ×２μｍ以下の素子面積へ微細化されている。従来の半導体固体撮像素子におけるチップの配線層及び電極層側から光を入射する方式では、配線及び電極の間を光が通過可能な面積が狭くなる（≒１μｍ×１μｍ程度）。このため、配線又は電極によって光が遮られ、十分な素子への集光特性が得られなくなってきている。そこで、基板における配線層が形成されていない側から光を入射する裏面照射型の固体撮像素子を採用することにより、集光特性を改善して、更なる素子の微細化及び高画素数化を進めようとしている。
裏面照射型の固体撮像素子の課題の一つは光クロストークである。すなわち、ある画素を目指して基板の裏面側から入射した光が基板を抜けて、基板の表面側の配線層で反射及び散乱してしまうことにより、目指していた画素とは異なる隣接した画素へ光が入射し、偽信号となって画質の劣化を引き起こしてしまうことである。
以下、一般的な裏面照射型の固体撮像素子の構造について、図８を参照しながら説明する（例えば特許文献１参照）。
図８に示すように、半導体基板１０１中には、光電変換領域（フォトダイオード）の受光部１０２ａ及び１０２ｂが形成されている。受光部１０２ａは波長の短い光を検出し、受光部１０２ｂは波長の長い光を検出する。半導体基板１０１には、素子形成領域を区画する素子分離領域１０３が形成されている。半導体基板１０１の表面上には、ゲート絶縁膜１０５ａ及びゲート電極１０５ｂがこの順で形成されており、該ゲート絶縁膜１０５ａ及びゲート電極１０５ｂの側面にはサイドウォール１０６が形成されており、さらに、半導体基板１０１におけるゲート電極１０５ｂの外側方下にはドレイン領域１０４が形成されている。
さらに、半導体基板１０１及び素子分離領域１０３の全面上には絶縁膜１０７が形成されており、該絶縁膜１０７の上には、配線膜１０９と該配線膜１０９間を埋め込む絶縁膜１１０ａとからなる配線層１０８が形成されている。配線層１０８の上には絶縁膜１１０ｂが形成されており、該絶縁膜１１０ｂの上には、配線膜１１２と該配線膜１１２間を埋め込む絶縁膜１１３ａとからなる配線層１１１が形成されている。配線層１１１の上には、絶縁膜１１３ｂが形成されている。
一方、半導体基板１０１の裏面下には、パッシベーション膜１１４が形成されており、該パッシベーション膜１１４の下には、受光部１０２ａの下方に位置する波長の短い光を通すカラーフィルタ１１５と、受光部１０２ｂの下方に位置する波長の長い光を通すカラーフィルタ１１６とが形成されている。カラーフィルタ１１５及び１１６の下には、層間絶縁膜１１７が形成されている。層間絶縁膜１１７の下には、カラーフィルタ１１５の下方に位置する波長の短い光用のマイクロレンズ１１８が形成されていると共に、カラーフィルタ１１６の下方に位置する波長の長い光用のマイクロレンズ１１９が形成されている。
特許第４１２３４１５号公報
以上のような構成を有する裏面照射型の固体撮像素子において、受光部１０２ａ及び１０２ｂが撮像素子チップの端部に位置し、図示しないレンズからの入射光Ｌが斜めである場合には、入射光の方向を変えて集光させるためのマイクロレンズ１１９を透過した後も、入射光の方向が半導体基板１０１の主面に対して垂直になることは一般的に困難である。このため、受光部１０２ａ及び１０２ｂに光が斜めに入射することなり、例えば受光部１０２ｂを透過した光は、半導体基板１０１上の配線層１０８を構成する配線膜１０９によって反射され、隣り合う受光部１０２ａへ再入射する。また同様に、配線層１０８は透過しても配線層１１１を構成する配線膜１１２によって反射し、隣り合う受光部１０２ａへ再入射することもある。このようにして、光クロストークが発生してしまう。
さらに、半導体基板がシリコンからなる場合を考えると、波長６５０ｎｍ付近の赤色の光は受光部内部における電子への変換効率が低く、光が４μｍ進んでも８０％しか吸収されない。裏面照射型の固体撮像素子の受光部の厚さが３μｍ〜４μｍ程度であるとすると、撮像素子チップの端部における赤色を検出する画素に隣り合う画素においては、上記従来の構造によると、２０％程度の光が配線層１１１に到達して反射されてしまう。また、配線層１０８を透過して配線層１１１で反射される場合でも、絶縁膜１０７、絶縁膜１１０ａ、１１０ｂは光をほとんど吸収しないため、２０％程度の光が反射されてしまう。その結果、隣り合う画素間の距離が１μｍ程度であるため、光が再入射してしまう可能性があり、光クロストークの問題が発生する。
前記に鑑み、本発明の目的は、裏面照射型の固体撮像素子のチップの端部に位置する画素であっても、配線層からの反射による光クロストークを抑制できる構造を有する半導体装置を提供することである。
前記の目的を達成するために、本発明の第１の側面の半導体装置は、半導体基板の第１面への入射光を光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた半導体装置であって、半導体基板における前記第１面と対向する第２面の上に形成された第１の層間絶縁膜と、第１の層間絶縁膜中に形成された複数の第１の配線膜を含む第１の配線層とを備えており、第１の配線層内には、複数の受光部のうちの第１の受光部上における第１の配線膜が存在しない第１の層間絶縁膜からなる第１の領域と、複数の受光部のうちの第１の受光部と隣り合う第２の受光部上における第１の配線膜が存在しない第１の層間絶縁膜からなる第２の領域とが形成されており、第１の領域を挟む第１の配線膜間の間隔は、第２の領域を挟む第１の配線膜間の間隔よりも広い。
本発明の第１の側面の半導体装置において、第１の層間絶縁膜の上方に設けられた第２の層間絶縁膜中に形成され、第１の配線層よりも上層に位置する複数の第２の配線膜を含む第２の配線層をさらに備えており、第２の配線層内には、第１の受光部上における第２の配線膜が存在しない第２の層間絶縁膜からなる第３の領域が形成されており、第３の領域を挟む第２の配線膜間の間隔は、第１の領域を挟む第１の配線膜間の間隔よりも広くてもよい。
本発明の第１の側面の半導体装置において、第１の層間絶縁膜の上方に設けられた第２の層間絶縁膜中に形成され、第１の配線層よりも上層に位置する複数の第２の配線膜を含む第２の配線層をさらに備えており、第２の配線層内には、第１の受光部上における第２の配線膜が存在しない第２の層間絶縁膜からなる第３の領域が形成されており、第３の領域を挟む第２の配線膜間の間隔は、第１の領域を挟む第１の配線膜間の間隔と比べて同じか狭くてもよい。
本発明の第１の側面の半導体装置において、第２の領域には、電気的に接続されていない遮光膜が形成されていてもよい。
本発明の第１の側面の半導体装置において、撮像領域の端部における第１の領域の第１の受光部に対する相対位置は、撮像領域の中心部における第１の領域の第１の受光部に対する相対位置と同じであってもよい。
本発明の第１の側面の半導体装置において、撮像領域の端部における第１の領域の第１の受光部に対する相対位置は、撮像領域の中心部における第１の領域の第１の受光部に対する相対位置よりも、中心部から端部に向かう方向にずれていてもよい。
本発明の第１の側面の半導体装置において、第２の受光部上に位置する半導体基板の表面には、光透過防止膜が形成されていてもよい。
この場合、光透過防止膜は、シリサイド膜であってもよい。
本発明の第１の側面の半導体装置において、第１の受光部は、相対的に波長の長い光を光電変換し、第２の受光部は、相対的に波長の短い光を光電変換するものであってもよい。
この場合、波長の長い光は、レッドであり、波長の短い光は、ブルー又はグリーンであってもよい。
本発明の第２の側面の半導体装置は、半導体基板の第１面への入射光を光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた半導体装置であって、半導体基板における第１面と対向する第２面の上に形成された第１の層間絶縁膜と、第１の層間絶縁膜中に形成された複数の第１の配線膜を含む第１の配線層とを備えており、第１の配線層内には、複数の受光部のうちの第１の受光部上における第１の配線膜が存在しない第１の層間絶縁膜からなる第１の領域が形成されており、撮像領域の端部における第１の領域の第１の受光部に対する相対位置は、撮像領域の中心部における第１の領域の第１の受光部に対する相対位置よりも、中心部から端部に向かう方向にずれている。
この場合、第１の配線層内には、複数の受光部のうちの第１の受光部と隣り合う第２の受光部上における第１の配線膜が存在しない第１の層間絶縁膜からなる第２の領域が形成されており、第２の領域には、電気的に接続されていない遮光膜が形成されていてもよい。
本発明の第２の側面の半導体装置において、第１の層間絶縁膜の上方に設けられた第２の層間絶縁膜中に形成され、第１の配線層よりも上層に位置する複数の第２の配線膜を含む第２の配線層をさらに備えており、第２の配線層内には、第１の受光部上における第２の配線膜が存在しない第２の層間絶縁膜からなる第３の領域が形成されており、撮像領域の端部におけ第３の領域のる第１の受光部に対する相対位置は、撮像領域の中心部における第３の領域の第１の受光部に対する相対位置よりも、中心部から端部に向かう方向にずれていてもよい。
この場合、第３の領域の相対位置がずれている量は、第１の領域の相対位置がずれている量よりも大きい場合であってもよい。
本発明の第２の側面の半導体装置において、第２の受光部上に位置する半導体基板の表面には、光透過防止膜が形成されていてもよい。
この場合、光透過防止膜は、シリサイド膜であってもよい。
本発明の第２の側面の半導体装置において、第１の受光部は、相対的に波長の長い光を光電変換し、第２の受光部は、相対的に波長の短い光を光電変換するものであってもよい。
本発明の第３の側面の半導体装置は、半導体基板の第１面への入射光を光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた半導体装置であって、半導体基板における第１面と対向する第２面の上に形成された層間絶縁膜と、層間絶縁膜中に形成された複数の配線膜を含む配線層とを備えており、配線層内には、複数の受光部のうちの第１の受光部上における配線膜が存在しない層間絶縁膜からなる第１の領域と、複数の受光部のうちの第１の受光部と隣り合う第２の受光部上における第１の配線膜が存在しない層間絶縁膜からなる第２の領域とが形成されており、第２の受光部上に位置する半導体基板の表面には、光透過防止膜が形成されている。
以上の本発明の構成によると、チップの端部において、半導体基板の裏面から撮像装置のレンズにより必然的に斜めに入射してしまう光が、例えば波長の長い光を吸収する第１の受光部を透過した後に第１の配線層に接触することが抑制され、層間絶縁膜を透過することができる。その結果、光クロストークを抑制できる。また、第１の受光部に対する第１の領域の相対位置は、チップの中心部及び端部によらずに、チップ内の画素位置に非依存とした場合には、製造工程におけるリソグラフィのパターン安定性等が増加する。
図１（ａ）は、本発明の第１の実施形態に係る半導体装置のチップの中心部における断面図であって、図２のIa-Ia線に対応する断面図であり、図１（ｂ）は、本発明の第１の実施形態に係る半導体装置のチップの端部における断面図であって、図２のIb-Ib線に対応する断面図である。 図２は、本発明の第１の実施形態に係る半導体装置のチップ上面から見た図である。 図３は、本発明の第１の実施形態に係る半導体装置の変形例のチップの端部における断面図である。 図４（ａ）は、本発明の第２の実施形態に係る半導体装置のチップの中心部における断面図であって、図５のIVa-IVa線に対応する断面図であり、図２（ｂ）は、本発明の第２の実施形態に係る半導体装置のチップの端部における断面図であって、図５のIVb-IVb線に対応する断面図である。 図５は、本発明の第２の実施形態に係る半導体装置のチップ上面（基板表面側）から見た図である。 図６は、本発明の第２の実施形態に係る半導体装置の変形例のチップの端部における断面図である。 図７は、本発明の第３の実施形態に係る半導体装置のチップの端部における断面図である。 図８は、従来の半導体装置のチップの端部における断面図である。
以下、本発明の各実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係る半導体装置のチップの中心部における断面図であって、図２のIa-Ia線に対応する断面図であり、図１（ｂ）は、本発明の第１の実施形態に係る半導体装置のチップの端部における断面図であって、図２のIb-Ib線に対応する断面図である。また、図２は、本発明の第１の実施形態に係る半導体装置のチップ上面から見た図であって、基板表面への入射光Ｌを光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた当該半導体装置の平面図である。
図１（ａ）及び（ｂ）に示すように、チップ（撮像領域）の中心部（中央部）及び端部（周縁部）のいずれにおいても、例えばシリコンからなるｐ型の半導体基板１中には、光電変換領域（フォトダイオード）を構成する波長の短い光を吸収して光電変換を行うｎ型拡散領域からなる受光部２ａと、光電変換領域を構成する波長の長い光を吸収して光電変換を行うｎ型拡散領域からなる受光部２ｂとが形成されている。半導体基板１における表面（第２面）側には、素子形成領域を区画する例えば酸化膜などからなる素子分離領域３が形成されている。半導体基板１の表面上には、例えばシリコン酸化膜などからなるゲート絶縁膜５ａと、例えばシリコン又は金属（Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、ＴａＮ）などの導電体からなるゲート電極５ｂがこの順で形成されている。ゲート絶縁膜５ａ及びゲート電極５ｂの側面には、例えばシリコン酸化膜からなるサイドウォール６が形成されている。さらに、半導体基板１におけるゲート電極５ｂの外側方下には、ｎ型拡散領域からなるドレイン領域４が形成されている。このように、素子分離領域３によって区画された素子形成領域には読み出しトランジスタが形成されている。
さらに、半導体基板１及び素子分離領域３の全面上には、読み出しトランジスタを覆うように、例えばシリコン酸化膜又はＢＰＳＧ膜（Borophosphosilicate glass）などの絶縁膜７が形成されている。絶縁膜７の上には、例えばＡｌ又はＣｕなどの導電体からなる配線膜９と、該配線膜９間を埋め込む例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１０ａとによって構成される配線層（第１の配線層）８が形成されている。配線層８の上には例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１０ｂが形成されている。絶縁膜１０ｂの上には、例えばＡｌ又はＣｕなどの導電体からなる配線膜１２と、該配線膜１２間を埋め込む例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１３ａとによって構成される配線層（第２の配線層）１１が形成されている。配線層１１の上には、例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１３ｂが形成されている。
一方、半導体基板１の裏面（第１面）下には、例えば酸化膜からなるパッシベーション膜１４が形成されており、該パッシベーション膜１４の下には、受光部２ａの下方に位置する波長の短い光を通すカラーフィルタ１５と、受光部２ｂの下方に位置する波長の長い光を通すカラーフィルタ１６とが形成されている。カラーフィルタ１５及び１６の下には、例えばシリコン酸化膜又はＢＰＳＧ膜からなる層間絶縁膜１７が形成されている。層間絶縁膜１７の下には、カラーフィルタ１５の下方に位置する波長の短い光用の例えばアクリル樹脂又はフッ化樹脂からなるマイクロレンズ１８が形成されていると共に、カラーフィルタ１６の下方に位置する波長の長い光用の例えばアクリル樹脂又はフッ化樹脂からなるマイクロレンズ１９が形成されている。
ここで、チップの中心部では、図１（ａ）に示すように、配線層８には、配線膜９が形成されていない領域であって、配線膜９間に位置する絶縁膜１０ａ（第１の層間絶縁膜）からなる受光部２ａの上方に位置する領域２１Ｂ及び受光部２ｂの上方に位置する領域２１Ａが形成されている。また、配線層１１には、配線膜１２が形成されていない領域であって、配線膜１２間に位置する絶縁膜１３ａ（第２の層間絶縁膜）からなる受光部２ａの上方に位置する領域２１Ｄ及び受光部２ｂの上方に位置する領域２１Ｃが形成されている。同様に、チップの端部では、図１（ｂ）に示すように、配線層８には、配線膜９が形成されていない領域であって、配線膜９間に位置する絶縁膜１０ａからなる受光部２ａの上方に位置する領域２２Ｂ及び受光部２ｂの上方に位置する領域２２Ａが形成されている。また、配線層１１には、配線膜１２が形成されていない領域であって、配線膜１２間に位置する絶縁膜１３ａからなる受光部２ａの上方に位置する領域２２Ｄ及び受光部２ｂの上方に位置する領域２２Ｃが形成されている。
そして、配線層８において、チップの端部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２２Ａを挟んで対向する配線膜９間の間隔は、チップの端部における受光部２ａ上に位置する絶縁膜１０ａからなる領域２２Ｂを挟んで対向する配線膜９間の間隔よりも広くなっている。また、このとき、同様に、配線層８において、チップの中心部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２１Ａを挟んで対向する配線膜９間の間隔も、チップの中心部における受光部２ａ上に位置する絶縁膜１０ａからなる領域２１Ｂを挟んで対向する配線膜９間の間隔よりも広くなっている。つまり、各画素における波長の長い光を吸収する受光部２ｂ上に位置する領域（２１Ａ、２２Ａ）の幅はそれぞれ同じように、チップの中心部及び端部にかかわらず（画素位置に依存することなく）、波長の短い光を吸収する隣り合う受光部２ａ上に位置する領域２１Ｂ及び２２Ｂの幅よりも広くなっている。
さらに、好ましくは、配線層１１において、チップの端部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２２Ｃを挟んで対向する配線膜１２間の間隔は、チップの端部における受光部２ａ上に位置する絶縁膜１３ａからなる領域２２Ｄを挟んで対向する配線膜１２間の間隔よりも広くなっている。また、このとき、同様に、配線層１１において、チップの中心部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２１Ｃを挟んで対向する配線膜１２間の間隔も、チップの中心部における受光部２ａ上に位置する絶縁膜１３ａからなる領域２１Ｄを挟んで対向する配線膜１２間の間隔よりも広くなっている。つまり、各画素における波長の長い光を吸収する受光部２ｂ上に位置する領域（２１Ｃ、２２Ｃ）の幅はそれぞれ同じように、チップの中心部及び端部にかかわらず（画素位置に依存することなく）、波長の短い光を吸収する隣り合う受光部２ａ上に位置する領域２１Ｂ及び２２Ｂの幅よりも広くなっている。
その上、チップの端部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２２Ｃを挟んで対向する配線膜１２間の間隔は、チップの端部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２２Ａを挟んで対向する配線膜９間の間隔よりも広くなっていることがより好ましく、この場合、同じように、チップの中心部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２１Ｃを挟んで対向する配線膜１２間の間隔は、チップの中心部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２１Ａを挟んで対向する配線膜９間の間隔よりも広くなっていることがより好ましい。なお、このように、チップの端部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２２Ｃを挟んで対向する配線膜１２間の間隔が、チップの端部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２２Ａを挟んで対向する配線膜９間の間隔よりも広くなっていることがより好ましいが、チップの端部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２２Ｃを挟んで対向する配線膜１２間の間隔は、チップの端部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２２Ａを挟んで対向する配線膜９間の間隔よりも同じである場合又は狭い場合であってもかまわない。また、同じように、チップの中心部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２１Ｃを挟んで対向する配線膜１２間の間隔は、チップの中心部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２１Ａを挟んで対向する配線膜９間の間隔よりも同じである場合又は狭い場合であってもかまわない。
また、チップの端部では入射光が斜めに照射されることを考慮して、本実施形態において、チップの端部における配線層８及び１１における絶縁膜１３ａからなる領域２２Ａ及び絶縁膜１０ａからなる２２Ｃをチップの中心部から端部に向かう方向にずらしてさらに配置すると共に、チップの中心部における配線層８及び１１における絶縁膜１３ａからなる領域２１Ｃ及び絶縁膜１０ａからなる領域２１Ａをチップの中心部から端部に向かう方向に、上記チップの端部のずらし量と同じ量でずらしてさらに配置することも可能である。
また、チップの端部における受光部２ａ上に位置する絶縁膜１３ａからなる領域２２Ｄを挟んで対向する配線膜１２間の間隔は、チップの端部における受光部２ａ上に位置する絶縁膜１０ａからなる領域２２Ｂを挟んで対向する配線膜９間の間隔よりも狭くなっており、この場合、同じように、チップの中心部における受光部２ａ上に位置する絶縁膜１３ａからなる領域２１Ｄを挟んで対向する配線膜１２間の間隔は、チップの中心部における受光部２ａ上に位置する絶縁膜１０ａからなる領域２１Ｂを挟んで対向する配線膜９間の間隔よりも狭くなっている。
また、図２に示すように、複数個の画素が行列状に配置されたチップ１０の全体図から見ても分かるように、上述したように、チップの端部及び中心部にかかわらず、配線層１１における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２１Ｃ及び２２Ｃの間隔は一定である。なお、図示していないが、配線層８における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２１Ａ及び２２Ａの間隔も一定であって、上記配線層１１における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２１Ｃ及び２２Ｃの間隔よりも狭くなっている。
このような構成により、チップの端部において、半導体基板１の裏面から撮像装置のレンズにより必然的に斜めに入射してしまう光が、受光部２ｂを透過した後に配線層８及び１１に接触することが抑制され、絶縁膜７、１０ａ、１０ｂ、１３ａ、１３ｂを透過することができる。その結果、光クロストークを抑制できる。また、上述したように、受光部２ｂ上に位置する絶縁膜１０ａ又は１３ａからなる領域（２１Ｃ、２１Ａ、２２Ｃ、２２Ａ）の受光部２ｂに対する相対位置及び受光部２ａ上に位置する絶縁膜１０ａ又は１３ａからなる領域（２１Ｄ、２１Ｂ、２２Ｄ、２２Ｂ）受光部２ａに対する相対位置がチップ内の画素位置に非依存であることから、製造工程におけるリソグラフィのパターン安定性等が増加する。
なお、チップの端部及び中心部における配線層８の受光部２ｂ上に位置する絶縁膜１０ａからなる領域２２Ａ及び２１Ａの間隔を、チップの端部及び中心部における配線層８の受光部２ａ上に位置する絶縁膜１０ａからなる領域２２Ｂ及び２１Ｂの間隔よりも広くする量は、後述する第２の実施形態で説明する横方向のずらし量ｄｘ１及び縦方向のずらし量ｄｙ１の２倍がおおよそ必要であり、同様に、チップの端部及び中心部における配線層１１の受光部２ｂ上に位置する絶縁膜１３ａからなる領域２２Ｃ及び２１Ｃの間隔を、チップの端部及び中心部における配線層１１の受光部２ａ上に位置する絶縁膜１３ａからなる領域２２Ｄ及び２１Ｄの間隔よりも広くする量は、横方向のずらし量ｄｘ２及び縦方向のずらし量ｄｙ２の２倍がおおよそ必要となる。
−変形例−
図３は、本発明の第１の実施形態に係る半導体装置の変形例のチップの端部における断面構成を示している。具体的には、図３に示す構成では、上記図１（ｂ）に示す構成と比較すると、チップの端部において、配線層８における受光部２ａの上方に位置する絶縁膜１０ａからなる領域２２Ｂ中に、配線膜９と同一層を用いて、電気的に接続されていない（有効ではない）遮光膜（光透過防止膜）２０ａが形成されている点で異なり、その他の構成は同様である。なお、遮光膜２０ａは複数に分割されてなるものであってもよい。
このようにすると、製造工程を簡易としながら、入射光Ｌ１のような入射光による光クロストーク抑制効果を高めることができる。また、後述する図６のようにシリサイド層を受光部上に設けることによる結晶欠陥などの発生を抑制して、より高精度な画像が得られる。また、これは、半導体基板１における吸収係数の大きい波長の短い光が配線層８及び１１まで到達しないチップの厚さ(例えば１μｍよりも大きい厚さ）である場合に特に有効である。
なお、以上の本実施形態において、波長の長い光を検出する受光部２ｂとは、チップ内の画素が赤（波長６５０ｎｍ付近）、青（波長４５０ｎｍ付近）、緑（波長５３０ｎｍ付近）をそれぞれ主に検出するように画素上部のカラーフィルタが設定されており、且つ、ベイヤー配列になっているときに、それぞれの画素の主な検出波長を比較して波長の長く、且つ、隣り合う画素が緑となる赤の画素を意味する。
なお、マイクロレンズ１８、１９は、波長の異なる光用にそれぞれ曲率が変わっていてもよい。また、マイクロレンズ１８、１９は、チップの中心部とチップの端部において、受光部２ａ、２ｂに対する集光性能を向上させるために、受光部２ａ、２ｂに対する相対位置が変わっているのが一般的だが、その場合でも本発明は有効である。
なお、受光部２ａ、２ｂの大きさは１μｍ×１μｍ程度であることが一般であり、受光部２ｂ上の配線がない領域２１Ａ、２１Ｃ、２２Ａ、２２Ｃの上から見た面積は、受光部２ａ、２ｂの大きさを上から見た面積の５０％以上が望ましく、８０％〜１００％であることがより好ましい。
（第２の実施形態）
図４（ａ）は、本発明の第２の実施形態に係る半導体装置のチップの中心部（中央部）における断面図であって、図５のIVa-IVa線に対応する断面図であり、図４（ｂ）は、本発明の第２の実施形態に係る半導体装置のチップの端部（周縁部）における断面図であって、図５のIVb-IVb線に対応する断面図である。また、図５は、本発明の第２の実施形態に係る半導体装置のチップ上面（基板表面側）から見た図であって、基板表面への入射光Ｌを光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた当該半導体装置の平面図である。
図４（ａ）及び（ｂ）に示すように、チップの中心部及び端部のいずれにおいても、例えばシリコンからなるｐ型の半導体基板１中には、光電変換領域（フォトダイオード）を構成する波長の短い光を吸収して光電変換を行うｎ型拡散領域からなる受光部２ａと、光電変換領域を構成する波長の長い光を吸収して光電変換を行うｎ型拡散領域からなる受光部２ｂとが形成されている。半導体基板１における表面側には、素子形成領域を区画する例えば酸化膜などからなる素子分離領域３が形成されている。半導体基板１の表面（第２面）上には、例えばシリコン酸化膜などからなるゲート絶縁膜５ａと、例えばシリコン又は金属（Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、ＴａＮ）などの導電体からなるゲート電極５ｂがこの順で形成されている。ゲート絶縁膜５ａ及びゲート電極５ｂの側面には、例えばシリコン酸化膜からなるサイドウォール６が形成されている。さらに、半導体基板１におけるゲート電極５ｂの外側方下には、ｎ型拡散領域からなるドレイン領域４が形成されている。このように、素子分離領域３によって区画された素子形成領域には読み出しトランジスタが形成されている。
さらに、半導体基板１及び素子分離領域３の全面上には、読み出しトランジスタを覆うように、例えばシリコン酸化膜又はＢＰＳＧ膜（Borophosphosilicate glass）などの絶縁膜７が形成されている。絶縁膜７の上には、例えばＡｌ又はＣｕなどの導電体からなる配線膜９と、該配線膜９間を埋め込む例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１０ａとによって構成される配線層（第１の配線層）８が形成されている。配線層８の上には例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１０ｂが形成されている。絶縁膜１０ｂの上には、例えばＡｌ又はＣｕなどの導電体からなる配線膜１２と、該配線膜１２間を埋め込む例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１３ａとによって構成される配線層（第２の配線層）１１が形成されている。配線層１１の上には、例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１３ｂが形成されている。
一方、半導体基板１の裏面（第１面）下には、例えば酸化膜からなるパッシベーション膜１４が形成されており、該パッシベーション膜１４の下には、受光部２ａの下方に位置する波長の短い光を通すカラーフィルタ１５と、受光部２ｂの下方に位置する波長の長い光を通すカラーフィルタ１６とが形成されている。カラーフィルタ１５及び１６の下には、例えばシリコン酸化膜又はＢＰＳＧ膜からなる層間絶縁膜１７が形成されている。層間絶縁膜１７の下には、カラーフィルタ１５の下方に位置する波長の短い光用の例えばアクリル樹脂又はフッ化樹脂からなるマイクロレンズ１８が形成されていると共に、カラーフィルタ１６の下方に位置する波長の長い光用の例えばアクリル樹脂又はフッ化樹脂からなるマイクロレンズ１９が形成されている。
ここで、チップの中心部では、図４（ａ）に示すように、配線層８には、配線膜９が形成されていない領域であって、配線膜９間に位置する絶縁膜１０ａ（第１の層間絶縁膜）からなる受光部２ａの上方に位置する領域２３Ｂ及び受光部２ｂの上方に位置する領域２３Ａが形成されている。また、配線層１１には、配線膜１２が形成されていない領域であって、配線膜１２間に位置する絶縁膜１３ａ（第２の層間絶縁膜）からなる受光部２ａの上方に位置する領域２３Ｄ及び受光部２ｂの上方に位置する領域２３Ｃが形成されている。同様に、チップの端部では、図４（ｂ）に示すように、配線層８には、配線膜９が形成されていない領域であって、配線膜９間に位置する絶縁膜１０ａからなる受光部２ａの上方に位置する領域２４Ｂ及び受光部２ｂの上方に位置する領域２４Ａが形成されている。また、配線層１１には、配線膜１２が形成されていない領域であって、配線膜１２間に位置する絶縁膜１３ａからなる受光部２ａの上方に位置する領域２４Ｄ及び受光部２ｂの上方に位置する領域２４Ｃが形成されている。
そして、配線層８において、チップの端部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２４Ａの受光部２ｂに対する相対位置は、チップの中心部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２３Ａの受光部２ｂに対する相対位置よりも、チップの中心から端部に向かう方向にずれている。また、好ましくは、配線層１１において、チップの端部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２４Ｃの受光部２ｂに対する相対位置は、チップの中心部における受光部２ｂ上に位置する絶縁膜１３ａからなる領域２３Ｃの受光部２ｂに対する相対位置よりも、チップの中心から端部に向かう方向にずれており、さらに好ましくは、当該配線層１１におけるずれ量は、配線層８における上記ずれ量よりも大きい。なお、このようにチップの端部における受光部２ｂ上に位置する絶縁膜１０ａ及び１３ａからなる領域２４Ａ及び２４Ｃの受光部２ｂに対する相対位置がずれる結果、領域２４Ａ及び２４Ｃと隣り合う領域２４Ｂ及び２４Ｄは領域２４Ａ及び２４Ｃに比べて小さくなっている。
また、図５に示すように、複数個の画素が行列状に配置されたチップ１０の全体図から見ても分かるように、上述したように、チップの端部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２４Ａの受光部２ｂに対する相対位置は、チップの中心部における受光部２ｂ上に位置する絶縁膜１０ａからなる領域２３Ａの受光部２ｂに対する相対位置よりも、チップの中心から端部に向かう方向にずれている。
このような構成により、チップの端部において、半導体基板１の裏面から撮像装置のレンズにより必然的に斜めに入射してしまう光が、受光部２ｂを透過した後に配線層８及び１１に接触することが抑制され、絶縁膜７、１０ａ、１０ｂ、１３ａ、１３ｂを透過することができる。その結果、光クロストークを抑制できる。
ここで、配線層８における絶縁膜１０ａからなる領域２３Ａ、２４Ａの横方向のずらし量ｄｘ１、縦方向のずらし量ｄｙ１は、各画素のチップ内での位置ｘ、ｙを用いて表すと、下記の式で表される。
ｄｘ１＝ａｘ＋ｂ ａ≧０
ｄｙ１＝ｃｙ＋ｄ ｃ≧０、ｃ≒ａ
ただし、チップの中心部ではｄｘ１＝ｄｙ１＝０であるとおおよそ決めることができる。それぞれの係数ａ、ｂ、ｃ、ｄは、撮像装置のレンズ、固体撮像素子のマイクロレンズを含んだ光学系を光線光学、波動光学、電磁波光学を用いることで決めることができる。
また、撮像装置のレンズから固体撮像素子までの距離ｓ、固体撮像素子チップの大きさｔとして、チップの端部における受光部への入射角度ｕは、最低でも
ｕ＝ａｒｃｔａｎ（ｔ／２ｓ）
となるが、一般にマイクロレンズにより、入射角度は半導体基板１の垂直方向へより近くなるように変化させている。このとき、マイクロレンズの焦点が半導体基板１の表面にあるとし、配線層８までの半導体基板１の表面からの距離がＳであり、チップ内の画素でのマイクロレンズからの入射光の角度がθであるとき、チップの中心部とチップ内の該当位置でのずらし量の差分ｄｄ１は、おおよそ、
ｄｄ１＝Ｓ＊ｔａｎ（θ）
となり、
ｄｄ１＊ｄｄ１≒ｄｘ１＊ｄｘ１＋ｄｙ１＊ｄｙ１
のおおよその関係がある。
例えば、チップの端部での入射角度θ＝２０°、Ｓ＝３００ｎｍであると想定すると、チップの端部におけるずらし量は、チップの中心部における受光部２ｂに対する領域２３Ａの相対位置に対して、１０９ｎｍ程度ずらす必要がある。また、ここでは、マイクロレンズ１９の焦点が半導体基板１の表面にあると仮定したが、一般に焦点から配線層８までの距離がＳ２であるとすると、
ｄｄ１＝Ｓ２＊ｔａｎ（θ）
程度のずらし量が必要となり、チップの端部の画素においては、チップの中心部の画素に対して入射光の入ってくる角度に応じて０．０５μｍ〜１μｍ程度ずらす必要がある。隣り合う受光部までの距離は、一般に１μｍ〜２μｍ程度あり、配線幅及び配線間隔は０．０５μｍ〜０．１μｍ程度であるために、配線位置を０．０５μｍ〜１μｍずらすことは容易に可能である。
同様に、配線層１１における絶縁膜１３ａからなる領域２３Ｃ、２４Ｃの横方向のずらし量ｄｘ２、縦方向のずらし量ｄｙ２は、各画素のチップ内での位置ｘ、ｙを用いて表すと、下記の式で表される。
ｄｘ２＝ｅｘ＋ｆ ｅ≧０、ｅ≧ａ
ｄｙ２＝ｇｙ＋ｈ ｇ≧０、ｇ≧ｃ、ｅ≒ｇ
ただし、チップの中心部ではｄｘ２＝ｄｙ２＝０とおよそ決めることができる。それぞれの係数ｅ、ｆ、ｇ、ｈは、撮像装置のレンズ、固体撮像素子のマイクロレンズを含んだ光学系を光線光学、波動光学、電磁波光学を用いることで決めることができる。さらに、配線層１１におけるずらし量ｄｘ２、ｄｙ２は、配線層８におけるずらし量ｄｘ１、ｄｙ１よりもチップの端部側へよりずらすことにより、斜め入射光がより配線層１１の配線膜１２に接触することがよりなくなって効果的である。この場合、配線層８と配線層１１との高さ方向の距離が０．３μｍ程度であるとき、チップの端部の画素において、配線層８におけるずらし量と配線層１１におけるずらし量との差は、入射光の入ってくる角度に応じて０．０２μｍ〜０．３μｍ程度必要となる。
なお、以上の実施形態では、波長の長い光を検出する受光部２ｂの上部に位置する配線層８及び１１における配線膜９、１２がない領域についてのみ、画素のチップ内の位置に依存してチップの端部側へ向かってずらす場合について説明したが、波長の短い光を検出する受光部２ａの上部に位置する配線層８及び１１における配線膜９、１２がない領域についても同様にずらすようにしても、透過量は僅かではあるが波長の短い光を検出する受光部２ａによる光クロストークが抑制できる。
−変形例−
図６は、本発明の第２の実施形態に係る半導体装置の変形例のチップの端部における断面構成を示している。具体的には、図６に示す構成では、上記図４（ｂ）に示す構成と比較すると、チップの端部において、配線層８における受光部２ａの上方に位置する絶縁膜１０ａからなる領域２４Ｂ中に、配線膜９と同一層を用いて、電気的に接続されていない遮光膜（光透過防止膜）２０ｂが形成されている点で異なり、その他の構成は同様である。なお、遮光膜２０ｂは複数に分割されてなるものであってもよい。
このようにすると、製造工程を簡易としながら、入射光Ｌ１のような入射光による光クロストーク抑制効果を高めることができる。また、後述する図６のようにシリサイド層を受光部上に設けることによる結晶欠陥などの発生を抑制して、より高精度な画像が得られる。また、これは、半導体基板１における吸収係数の大きい波長の短い光が配線層８及び１１まで到達しない厚さ(例えば１μｍよりも大きい厚さ）のチップを用いる場合に特に有効である。
なお、以上の本実施形態において、波長の長い光を検出する受光部２ｂとは、チップ内の画素が赤（波長６５０ｎｍ付近）、青（波長４５０ｎｍ付近）、及び緑（波長５３０ｎｍ付近）をそれぞれ主に検出するように画素上部にカラーフィルタが設定されているときに、それぞれの画素の主な検出波長を比較して波長の長い、赤の画素又は赤と緑の画素中の受光部を意味する。同様に、チップ内の画素が白（すべての可視光）を主に検出する画素を持っている場合は、白の画素、白と赤の画素、又は白と赤と緑の画素を意味する。
なお、受光部２ａ及び２ｂの下方にカラーフィルタを設けずに、検出する波長の画素毎の差がない場合であっても、チップの端部の画素上部において、配線のない領域をチップの端部側へ向かってずらすことにより、光クロストークを抑制できる。
なお、マイクロレンズ１８、１９は、波長の異なる光用にそれぞれ曲率が変わっていてもよい。また、マイクロレンズ１８、１９は、チップの中心部とチップの端部において、受光部２ａ、２ｂに対する集光性能を向上させるために、受光部２ａ、２ｂに対する相対位置が変わっているのが一般的だが、その場合でも本発明は有効である。
なお、受光部２ａ、２ｂの大きさは１μｍ×１μｍ程度であることが一般であり、受光部２ｂ上の配線がない領域２３Ａ、２３Ｃ、２４Ａ、２４Ｃの上から見た面積は、受光部２ａ、２ｂの大きさを上から見た面積の５０％以上が望ましく、８０％〜１００％であることがより好ましい。
（第３の実施形態）
図７は、本発明の第３の実施形態に係る半導体装置のチップの端部（周縁部）における断面図を示している。
図７に示すように、チップの端部において、例えばシリコンからなるｐ型の半導体基板１中には、光電変換領域（フォトダイオード）を構成する波長の短い光を吸収して光電変換を行うｎ型拡散領域からなる受光部２ａと、光電変換領域を構成する波長の長い光を吸収して光電変換を行うｎ型拡散領域からなる受光部２ｂとが形成されている。半導体基板１における表面（第２面）側には、素子形成領域を区画する例えば酸化膜などからなる素子分離領域３が形成されている。半導体基板１の表面上には、例えばシリコン酸化膜などからなるゲート絶縁膜５ａと、例えばシリコン又は金属（Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、ＴａＮ）などの導電体からなるゲート電極５ｂがこの順で形成されている。ゲート絶縁膜５ａ及びゲート電極５ｂの側面には、例えばシリコン酸化膜からなるサイドウォール６が形成されている。また、半導体基板１におけるゲート電極５ｂの外側方下には、ｎ型拡散領域からなるドレイン領域４が形成されている。このように、素子分離領域３によって区画された素子形成領域には読み出しトランジスタが形成されている。さらに、半導体基板１の表面における受光部２ａの上方に位置する領域、及びドレイン領域４上には、例えばシリサイド（ＣｏＳｉ２、ＮｉＳｉ２、ＴｉＳｉ２）などの金属膜２５が形成されている。
さらに、半導体基板１及び素子分離領域３の全面上には、読み出しトランジスタを覆うように、例えばシリコン酸化膜又はＢＰＳＧ膜（Borophosphosilicate glass）などの絶縁膜７が形成されている。絶縁膜７の上には、例えばＡｌ又はＣｕなどの導電体からなる配線膜９と、該配線膜９間を埋め込む例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１０ａとによって構成される配線層（第１の配線層）８が形成されている。配線層８の上には例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１０ｂが形成されている。絶縁膜１０ｂの上には、例えばＡｌ又はＣｕなどの導電体からなる配線膜１２と、該配線膜１２間を埋め込む例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１３ａとによって構成される配線層（第２の配線層）１１が形成されている。配線層１１の上には、例えばシリコン酸化膜又はＢＰＳＧ膜からなる絶縁膜１３ｂが形成されている。
一方、半導体基板１の裏面（第１面）下には、例えば酸化膜からなるパッシベーション膜１４が形成されており、該パッシベーション膜１４の下には、受光部２ａの下方に位置する波長の短い光を通すカラーフィルタ１５と、受光部２ｂの下方に位置する波長の長い光を通すカラーフィルタ１６とが形成されている。カラーフィルタ１５及び１６の下には、例えばシリコン酸化膜又はＢＰＳＧ膜からなる層間絶縁膜１７が形成されている。層間絶縁膜１７の下には、カラーフィルタ１５の下方に位置する波長の短い光用の例えばアクリル樹脂又はフッ化樹脂からなるマイクロレンズ１８が形成されていると共に、カラーフィルタ１６の下方に位置する波長の長い光用の例えばアクリル樹脂又はフッ化樹脂からなるマイクロレンズ１９が形成されている。
ここで、チップの端部では、図７に示すように、半導体基板１表面において、波長の短い光を吸収する受光部２ａの上方では、上述したように、例えばシリサイドからなる金属膜２５が光透過防止膜として形成されており、波長の長い光を吸収する受光部２ｂの上方では、対応する光透過防止膜が形成されていない。このようにすると、波長の長い光が受光部２ｂを透過し、配線層８における配線膜９で反射された場合であっても、受光部２ａ上の金属膜２５からなる光透過防止膜によって光が遮られることにより、受光部２ａ中にその光が入射できないため、光クロストークを抑制することができる。また、これは、半導体基板１における吸収係数の大きい波長の短い光が配線層８及び１１まで到達しない厚さ(例えば１μｍよりも大きい厚さ）のチップを用いる場合に特に有効である。
なお、光透過防止膜を受光部２ａ上に選択的に形成する方法としては、まず、公知の方法により、受光部２ａ及び２ｂを形成した半導体基板１の表面に上記の読み出しトランジスタ（ゲート絶縁膜５ａ、ゲート電極５ｂ、サイドウォール６、ｎ型ドレイン層４）を形成する。続いて、半導体基板１上に、リソグラフィ法を用いて、受光部２ａ及び２ｂを開口するレジストパターンを形成した後に、該レジストパターン、ゲート電極５ｂ及びサイドウォール６を注入マスクに用いたホウ素のイオン注入により、半導体基板１表面における受光部２ａ及び２ｂ上にｐ型表面層を形成する。
続いて、半導体基板１における受光部２ｂの上方に、ＣＶＤ法、リソグラフィ法及びエッチング技術を用いて、シリコン酸化膜からなるシリサイド化防止膜を選択的に形成した後、スパッタ法などを用いてＮｉなどからなるメタル膜を半導体基板１上に堆積し、Ｎ２雰囲気中で４００〜５００℃１０秒の熱処理を行うことにより、半導体基板１における受光部２ａの上方のみにシリサイド層からなる光透過防止膜が形成される。なお、シリサイド化防止層の上の未反応のメタル膜はエッチングによって除去される。
なお、本実施形態における配線層８及び１１では、上述した第１及び第２の実施形態とは異なり、各配線層８及び１１内における配線膜９及び１２が形成されていない領域は一定となっている構成であるが、本実施形態を第１及び第２の実施形態並びにその各変形例に適用することもできる。
なお、ここで波長の短い光を検出するフォトダイオードとは、チップ内の画素が赤（波長６５０ｎｍ付近）、青（波長４５０ｎｍ付近）、緑（波長５３０ｎｍ付近）をそれぞれ主に検出するように画素上部のカラーフィルタが設定されているときに、それぞれの画素の主な検出波長を比較して波長の短い、青の画素又は青と緑の画素中のフォトダイオードを意味する。同様に、チップ内の画素が白（すべての可視光）を主に検出する画素を持っている場合であっても、青の画素又は青と緑の画素中のフォトダイオードを意味する。
なお、受光部２ａ、２ｂの大きさは１μｍ×１μｍ程度であることが一般であり、金属膜２５からなる光透過防止膜は、受光部２ａ、２ｂの大きさを上から見た面積の５０％以上が望ましく、８０％〜１００％であることがより好ましい。
なお、金属膜２５は複数に分割されてなるものであってもよい。
以上、説明したように本発明は、光クロストークを抑制するために、裏面照射型固体撮像素子を作成する方法等に有用である。
１ 半導体基板
２ａ 波長の短い光を検出する受光部（フォトダイオード）
２ｂ 波長の長い光を検出する受光部（フォトダイオード）
３ 素子分離領域
４ 読み出しＴｒのドレイン領域
５ａ ゲート絶縁膜
５ｂ ゲート電極
６ サイドウォール
７ 絶縁膜
８ 配線層
９ 配線膜
１０ チップ
１０ａ 絶縁膜
１０ｂ 絶縁膜
１１ 絶縁膜
１２ 配線膜
１３ａ 絶縁膜
１３ｂ 絶縁膜
１４ パッシベーション膜
１５ 波長の短い光用のカラーフィルタ
１６ 波長の長い光用のカラーフィルタ
１７ 層間絶縁膜
１８ 波長の短い光用のマイクロレンズ
１９ 波長の短い光用のマイクロレンズ
２０ａ 遮光膜
２０ｂ 遮光膜
２１Ａ〜２１Ｄ 絶縁膜からなる領域
２２Ａ〜２２Ｄ 絶縁膜からなる領域
２３Ａ〜２３Ｄ 絶縁膜からなる領域
２４Ａ〜２４Ｄ 絶縁膜からなる領域
２５ 金属膜（光透過防止膜）
Ｌ、Ｌ１ 入射光

Claims (18)

  1. 半導体基板の第１面への入射光を光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた半導体装置であって、
    前記半導体基板における前記第１面と対向する第２面の上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜中に形成された複数の第１の配線膜を含む第１の配線層とを備えており、
    前記第１の配線層内には、前記複数の受光部のうちの第１の受光部上における前記第１の配線膜が存在しない前記第１の層間絶縁膜からなる第１の領域と、前記複数の受光部のうちの前記第１の受光部と隣り合う第２の受光部上における前記第１の配線膜が存在しない前記第１の層間絶縁膜からなる第２の領域とが形成されており、
    前記第１の領域を挟む前記第１の配線膜間の間隔は、前記第２の領域を挟む前記第１の配線膜間の間隔よりも広い、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の層間絶縁膜の上方に設けられた第２の層間絶縁膜中に形成され、前記第１の配線層よりも上層に位置する複数の第２の配線膜を含む第２の配線層をさらに備えており、
    前記第２の配線層内には、前記第１の受光部上における前記第２の配線膜が存在しない前記第２の層間絶縁膜からなる第３の領域が形成されており、
    前記第３の領域を挟む前記第２の配線膜間の間隔は、前記第１の領域を挟む前記第１の配線膜間の間隔よりも広い、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１の層間絶縁膜の上方に設けられた第２の層間絶縁膜中に形成され、前記第１の配線層よりも上層に位置する複数の第２の配線膜を含む第２の配線層をさらに備えており、
    前記第２の配線層内には、前記第１の受光部上における前記第２の配線膜が存在しない前記第２の層間絶縁膜からなる第３の領域が形成されており、
    前記第３の領域を挟む前記第２の配線膜間の間隔は、前記第１の領域を挟む前記第１の配線膜間の間隔と比べて同じか狭い、半導体装置。
  4. 請求項１〜３のうちのいずれか１項に記載の半導体装置において、
    前記第２の領域には、電気的に接続されていない遮光膜が形成されている、半導体装置。
  5. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
    前記撮像領域の端部における前記第１の領域の前記第１の受光部に対する相対位置は、前記撮像領域の中心部における前記第１の領域の前記第１の受光部に対する相対位置と同じである、半導体装置。
  6. 請求項１〜４のうちのいずれか１項に記載の半導体装置において、
    前記撮像領域の端部における前記第１の領域の前記第１の受光部に対する相対位置は、前記撮像領域の中心部における前記第１の領域の前記第１の受光部に対する相対位置よりも、前記中心部から前記端部に向かう方向にずれている、半導体装置。
  7. 請求項１〜６のうちのいずれか１項に記載の半導体装置において、
    前記第２の受光部上に位置する前記半導体基板の表面には、光透過防止膜が形成されている、半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記光透過防止膜は、シリサイド膜である、半導体装置。
  9. 請求項１〜８のうちのいずれか１項に記載の半導体装置において、
    前記第１の受光部は、相対的に波長の長い光を光電変換し、
    前記第２の受光部は、相対的に波長の短い光を光電変換する、半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記波長の長い光は、レッドであり、
    前記波長の短い光は、ブルー又はグリーンである、半導体装置。
  11. 半導体基板の第１面への入射光を光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた半導体装置であって、
    前記半導体基板における前記第１面と対向する第２面の上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜中に形成された複数の第１の配線膜を含む第１の配線層とを備えており、
    前記第１の配線層内には、前記複数の受光部のうちの第１の受光部上における前記第１の配線膜が存在しない前記第１の層間絶縁膜からなる第１の領域が形成されており、
    前記撮像領域の端部における前記第１の領域の前記第１の受光部に対する相対位置は、前記撮像領域の中心部における前記第１の領域の前記第１の受光部に対する相対位置よりも、前記中心部から前記端部に向かう方向にずれている、半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記第１の配線層内には、前記複数の受光部のうちの前記第１の受光部と隣り合う第２の受光部上における前記第１の配線膜が存在しない前記第１の層間絶縁膜からなる第２の領域が形成されており、
    前記第２の領域には、電気的に接続されていない遮光膜が形成されている、半導体装置。
  13. 請求項１１又は１２に記載の半導体装置において、
    前記第１の層間絶縁膜の上方に設けられた第２の層間絶縁膜中に形成され、前記第１の配線層よりも上層に位置する複数の第２の配線膜を含む第２の配線層をさらに備えており、
    前記第２の配線層内には、前記第１の受光部上における前記第２の配線膜が存在しない前記第２の層間絶縁膜からなる第３の領域が形成されており、
    前記撮像領域の端部における前記第３の領域の前記第１の受光部に対する相対位置は、前記撮像領域の中心部における前記第３の領域の前記第１の受光部に対する相対位置よりも、前記中心部から前記端部に向かう方向にずれている、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記第３の領域の相対位置がずれている量は、前記第１の領域の相対位置がずれている量よりも大きい、半導体装置。
  15. 請求項１１〜１４のうちのいずれか１項に記載の半導体装置において、
    前記第２の受光部上に位置する前記半導体基板の表面には、光透過防止膜が形成されている、半導体装置。
  16. 請求項１５に記載の半導体装置において、
    前記光透過防止膜は、シリサイド膜である、半導体装置。
  17. 請求項１２〜１６のうちのいずれか１項に記載の半導体装置において、
    前記第１の受光部は、相対的に波長の長い光を光電変換し、
    前記第２の受光部は、相対的に波長の短い光を光電変換する、半導体装置。
  18. 半導体基板の第１面への入射光を光電変換する受光部を含む画素が行列状に複数個配置された撮像領域を備えた半導体装置であって、
    前記半導体基板における前記第１面と対向する第２面の上に形成された層間絶縁膜と、
    前記層間絶縁膜中に形成された複数の配線膜を含む配線層とを備えており、
    前記配線層内には、前記複数の受光部のうちの第１の受光部上における前記配線膜が存在しない前記層間絶縁膜からなる第１の領域と、前記複数の受光部のうちの前記第１の受光部と隣り合う第２の受光部上における前記第１の配線膜が存在しない前記層間絶縁膜からなる第２の領域とが形成されており、
    前記第２の受光部上に位置する前記半導体基板の表面には、光透過防止膜が形成されている、半導体装置。
JP2009285231A 2009-12-16 2009-12-16 半導体装置 Withdrawn JP2011129627A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009285231A JP2011129627A (ja) 2009-12-16 2009-12-16 半導体装置
US12/950,447 US20110140225A1 (en) 2009-12-16 2010-11-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009285231A JP2011129627A (ja) 2009-12-16 2009-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2011129627A true JP2011129627A (ja) 2011-06-30

Family

ID=44141970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009285231A Withdrawn JP2011129627A (ja) 2009-12-16 2009-12-16 半導体装置

Country Status (2)

Country Link
US (1) US20110140225A1 (ja)
JP (1) JP2011129627A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140225A1 (en) * 2009-12-16 2011-06-16 Masafumi Tsutsui Semiconductor device
JP2013038176A (ja) * 2011-08-05 2013-02-21 Toshiba Information Systems (Japan) Corp 裏面照射型固体撮像素子
JP2014120610A (ja) * 2012-12-17 2014-06-30 Olympus Corp 固体撮像素子
JP2015026786A (ja) * 2013-07-29 2015-02-05 ソニー株式会社 裏面照射型イメージセンサ、撮像装置、および電子機器
JP2021027192A (ja) * 2019-08-06 2021-02-22 株式会社東芝 受光装置、受光装置の製造方法及び距離計測装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100569A (ko) 2015-02-16 2016-08-24 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 촬상 장치
JP2016201397A (ja) * 2015-04-07 2016-12-01 ソニー株式会社 固体撮像素子および電子機器
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
KR100660714B1 (ko) * 2005-12-29 2006-12-21 매그나칩 반도체 유한회사 백사이드 조명 구조의 씨모스 이미지 센서 및 그의 제조방법
US8436443B2 (en) * 2006-09-29 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside depletion for backside illuminated image sensors
JP4742057B2 (ja) * 2007-02-21 2011-08-10 富士フイルム株式会社 裏面照射型固体撮像素子
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
KR101439434B1 (ko) * 2007-10-05 2014-09-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20090200631A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated imaging sensor with light attenuating layer
JP2011129627A (ja) * 2009-12-16 2011-06-30 Panasonic Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140225A1 (en) * 2009-12-16 2011-06-16 Masafumi Tsutsui Semiconductor device
JP2013038176A (ja) * 2011-08-05 2013-02-21 Toshiba Information Systems (Japan) Corp 裏面照射型固体撮像素子
JP2014120610A (ja) * 2012-12-17 2014-06-30 Olympus Corp 固体撮像素子
JP2015026786A (ja) * 2013-07-29 2015-02-05 ソニー株式会社 裏面照射型イメージセンサ、撮像装置、および電子機器
KR20160037882A (ko) * 2013-07-29 2016-04-06 소니 주식회사 이면 조사형 이미지 센서, 촬상 장치, 및 전자 기기
US10050077B2 (en) 2013-07-29 2018-08-14 Sony Corporation Back surface radiation type image sensor, imaging device, and electronic apparatus
KR102276530B1 (ko) * 2013-07-29 2021-07-13 소니그룹주식회사 이면 조사형 이미지 센서, 촬상 장치, 및 전자 기기
JP2021027192A (ja) * 2019-08-06 2021-02-22 株式会社東芝 受光装置、受光装置の製造方法及び距離計測装置

Also Published As

Publication number Publication date
US20110140225A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
US10784306B2 (en) Solid-state imaging device and electronic apparatus
JP2011129627A (ja) 半導体装置
US9344653B2 (en) Solid-state imaging apparatus and imaging system
KR101150559B1 (ko) 고체 촬상 소자 및 고체 촬상 장치
JP6198860B2 (ja) イメージセンサ
CN102893400B (zh) 固体摄像装置及其制造方法
US7808023B2 (en) Method and apparatus providing integrated color pixel with buried sub-wavelength gratings in solid state imagers
JP2010147474A (ja) イメージセンサ素子
US9232162B2 (en) Optical isolation of optically black pixels in image sensors
JP2015149350A (ja) 固体撮像装置および撮像装置
JP4765285B2 (ja) 固体撮像素子及びその製造方法
US20230253428A1 (en) Sensor device
JP2020061561A (ja) 撮像素子および撮像装置
KR100829378B1 (ko) 이미지 센서 및 이의 제조 방법
JP4681853B2 (ja) 積層型固体撮像装置
JP5223883B2 (ja) 固体撮像素子
WO2022201743A1 (ja) 光検出装置及び電子機器
WO2024029383A1 (ja) 光検出装置及び電子機器
WO2024111271A1 (ja) 光検出装置及び電子機器
WO2023132133A1 (ja) 光検出装置及び電子機器
WO2013111418A1 (ja) 固体撮像素子
TW202310378A (zh) 光檢測器、光檢測器之製造方法及電子機器
JP2023102941A (ja) 撮像装置
JP2006032771A (ja) 固体撮像装置
JP2005209962A (ja) 固体撮像装置およびカメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121108

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130110

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130226