JP2011128821A - 二重化フィールド機器 - Google Patents
二重化フィールド機器 Download PDFInfo
- Publication number
- JP2011128821A JP2011128821A JP2009285836A JP2009285836A JP2011128821A JP 2011128821 A JP2011128821 A JP 2011128821A JP 2009285836 A JP2009285836 A JP 2009285836A JP 2009285836 A JP2009285836 A JP 2009285836A JP 2011128821 A JP2011128821 A JP 2011128821A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- code
- bus
- code analyzer
- field device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
- G06F11/1645—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components and the comparison itself uses redundant hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/83—Indexing scheme relating to error detection, to error correction, and to monitoring the solution involving signatures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
【課題】マイクロプロセッサの処理負担を抑制しつつ、障害を高精度かつ高速に検出できる二重化フィールド機器を提供する。
【解決手段】第1の符号解析器は、第1のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、圧縮して符号化する。第2の符号解析器は、第2のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、前記第1の符号解析器における手順と同一手順により圧縮して符号化する。照合手段は、前記第1の符号解析器により得られた符号と、前記第2の符号解析器により得られた符号とを比較する。
【選択図】図1
【解決手段】第1の符号解析器は、第1のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、圧縮して符号化する。第2の符号解析器は、第2のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、前記第1の符号解析器における手順と同一手順により圧縮して符号化する。照合手段は、前記第1の符号解析器により得られた符号と、前記第2の符号解析器により得られた符号とを比較する。
【選択図】図1
Description
本発明は、同一の演算処理を実行する第1のマイクロプロセッサおよび第2のマイクロプロセッサを備え、前記2つのマイクロプロセッサの演算動作を照合することで障害の検出を行う二重化フィールド機器に関する。
特開2005−309913号公報には、センサ計測値に基づく演算を実行する演算処理系を備える伝送器において、演算処理系の演算結果に対し逆演算処理を施すことにより、センサ計測値を再生成するものが開示されている。逆演算処理系により再生成されたセンサ計測値と元のセンサ計測値とを照合し障害検出を行う。照合の結果、両者が不一致であれば障害が発生したものと認識することができる。
一方、特開2006−209523号公報には、同一処理を二重に実行し、一方の演算結果を外部に出力する情報処理装置が記載されている。この装置では、マイクロプロセッサによる演算処理を二重化し、任意のステップで区切られた演算処理結果や演算に関わる付帯情報をマイクロプロセッサ間で相互に交換して照合する。照合の結果、不一致の場合には機器の障害が発生したものと認識し、外部への出力を演算結果から異常報知値に変更して障害の発生を通知する。
特開2005−309913号公報に開示された技術では、逆演算処理系によってセンサ計測値の再生成が原理的に不可能な場合がある。例えば、演算処理系での演算が、多数のセンサ計測値に基づき単一の演算結果を得るものである場合には、逆演算処理系を構成できない。
一方、特開2006−209523号公報に開示された装置では上記のような不都合は生じない。しかし、障害検出の網羅性と即応性を確保するためには、マイクロプロセッサ間で交換し合う情報の照合頻度を増やす必要があり、マイクロプロセッサの処理負担が増大する。
本発明の目的は、マイクロプロセッサの処理負担を抑制しつつ、障害を高精度かつ高速に検出できる二重化フィールド機器を提供することにある。
本発明の二重化フィールド機器は、同一の演算処理を実行する第1のマイクロプロセッサおよび第2のマイクロプロセッサを備え、前記2つのマイクロプロセッサから得られる情報を照合することにより障害の検出を行う二重化フィールド機器において、前記第1のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、圧縮して符号化する第1の符号解析器と、前記第2のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、前記第1の符号解析器における手順と同一手順により圧縮して符号化する第2の符号解析器と、前記第1の符号解析器により得られた符号と、前記第2の符号解析器により得られた符号とを比較する照合手段と、を備えることを特徴とする。
この二重化フィールド機器によれば、2つのマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、それぞれ圧縮して符号化し、得られた符号どうしを照合するので、マイクロプロセッサの処理負担を抑制しつつ、障害を高精度かつ高速に検出できる。
この二重化フィールド機器によれば、2つのマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、それぞれ圧縮して符号化し、得られた符号どうしを照合するので、マイクロプロセッサの処理負担を抑制しつつ、障害を高精度かつ高速に検出できる。
前記第1の符号解析器および前記第2の符号解析器は、それぞれ前記第1のマイクロプロセッサおよび前記第2のマイクロプロセッサのアドレスバスのデータが所定のアドレス領域を示すときに、前記第1のマイクロプロセッサおよび前記第2のマイクロプロセッサのデータバスに現れる多ビットデータの履歴を圧縮して符号化してもよい。
前記所定のアドレス領域は、前記第1のマイクロプロセッサおよび前記第2のマイクロプロセッサにおける前記同一の演算処理で使用されるアドレス領域であってもよい。
前記第1の符号解析器および前記第2の符号解析器はリニア・フィードバック・シフトレジスタを用いて構成されてもよい。
正常時には、前記第1のマイクロプロセッサまたは前記第2のマイクロプロセッサにおける演算結果を外部に出力し、前記照合手段における照合結果が不一致を示す場合には障害の検出を通知する信号を外部に出力する出力制御手段を備えてもよい。
本発明の二重化フィールド機器によれば、2つのマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、それぞれ圧縮して符号化し、得られた符号どうしを照合するので、マイクロプロセッサの処理負担を抑制しつつ、障害を高精度かつ高速に検出できる。
以下、本発明による二重化フィールド機器の一実施形態について説明する。
図1は、本実施形態の二重化フィールド機器の構成を示すブロック図、図2はマイクロプロセッサの構成を示すブロック図である。
図1に示すように、本実施形態の二重化フィールド機器は、計測センサ3と、計測センサ3から得られるセンサ計測値に基づく同一演算を実行する演算装置10および演算装置20と、演算装置10および演算装置20からの信号に基づいて、単一の信号を出力する統合信号出力回路4と、を備える。
計測センサ3は、温度、圧力等の物理量を計測するセンサ部と、センサ部の出力信号をデジタル量に変換し、上記センサ計測値として出力する計測回路とを具備する。
演算装置10および演算装置20は同一の構成とされ、演算装置10は上記演算を実行するマイクロプロセッサ11と、後述するバス観測符号を交換するための情報交換部12と、バス観測符号を照合する照合部13と、を備える。
同様に、演算装置20は上記演算を実行するマイクロプロセッサ21と、後述するバス観測符号を交換するための情報交換部22と、バス観測符号を照合する照合部23と、を備える。
図2に示すように、マイクロプロセッサ11は、CPU(中央演算装置)11aと、CPU11aと外部との間でデータの入出力を制御する入出力部11bと、演算に際してCPU11aからのデータの書込みおよびデータの読み込みを受けるメモリ11cと、アドレスバスBaおよびデータバスBdの値を符号化する符号解析器11dと、を備える。また、CPU11a、入出力部11b、メモリ11cおよび符号解析器11dには、アドレスバスBaおよびデータバスBdが接続されるとともに、バスクロックが与えられる。
同様に、マイクロプロセッサ21は、CPU(中央演算装置)21aと、CPU21aと外部との間でデータの入出力を制御する入出力部21bと、演算に際してCPU21aからのデータの書込みおよびデータの読み込みを受けるメモリ21cと、アドレスバスBaおよびデータバスBdの値を符号化する符号解析器21dと、を備える。また、CPU21a、入出力部21b、メモリ21cおよび符号解析器21dには、アドレスバスBaおよびデータバスBdが接続されるとともに、バスクロックが与えられる。
次に、本実施形態の二重化フィールド機器の動作について説明する。
計測センサ3からのセンサ計測値は、マイクロプロセッサ11およびマイクロプロセッサ21に入力される。マイクロプロセッサ11およびマイクロプロセッサ21はセンサ計測値に基づく同一演算を実行し、演算結果を出力値として出力する。この出力値は統一信号出力回路4に与えられる。
このとき、CPU11aはメモリ11b上のプログラムに従って、センサ計測値を入出力部11bを介して取り込んで上記演算を実行し、演算結果を入出力部11bを介して出力する。このとき、符号解析器11dは、アドレスバスBaおよびデータバスBdに出現するバスの値を、バスクロックごとに符号化し、圧縮してバス観測符号として出力する。
同様に、CPU21aはメモリ21b上のプログラムに従って、センサ計測値を入出力部21bを介して取り込んで上記演算を実行し、演算結果を入出力部21bを介して出力する。このとき、符号解析器21dは、アドレスバスBaおよびデータバスBdに出現するバスの値を、バスクロックごとに符号化し、圧縮してバス観測符号として出力する。
符号解析器11d,21dは、リニア・フィードバック・シフトレジスタを用いた一般的な構成とすることができ、多ビットの信号パターンである各バスの値のパターンの変化履歴を、シリアルビットストリームの符号として出力する。したがって、この符号を利用して、CPUのバスの情報の履歴をCPUの処理に影響を与えることなく観測することが可能となる。なお、CPUバスの値を符号化する技術については、「Testing by feedback shift register」、「IEEE Transactions on Computers Vol. C-29, No7」、(19807月、RENE DAVID 著、IEEE発光、668頁〜673頁)等に開示されたものがある。
図1に示すように、符号解析器11dから出力されたバス観測符号Aは情報交換部12に与えられ、符号解析器21dから出力されたバス観測符号Bは情報交換部22に与えられる。次に、情報交換部12および情報交換部22は、互いに取得したバス観測符号A,Bを交換する。また、情報交換部11および情報交換部12は、自己の演算装置のバス観測符号と他方の演算装置のバス観測符号との間の時制の同期を行う。
情報交換部12は、符号解析器11dから得たバス観測符号Aおよび情報交換部22から得たバス観測符号Bを同期化し、照合部13に与える。同様に、情報交換部22は、符号解析器21dから得たバス観測符号Bおよび情報交換部12から得たバス観測符号Aを同期化し、照合部23に与える。
照合部13は互いに同期化されたバス観測符号Aと、バス観測符号Bとを比較し、不一致の検出を行う。同様に、照合部23は互いに同期化されたバス観測符号Bと、バス観測符号Aとを比較し、不一致の検出を行う。
照合部13で不一致が検出された場合には、照合部13から統一信号出力回路4に不一致検出信号が与えられる。同様に、照合部23で不一致が検出された場合には、照合部23から統一信号出力回路4に不一致検出信号が与えられる。
照合部13および照合部23のいずれからも不一致信号が入力されない場合、統一信号出力回路4は、マイクロプロセッサ11およびマイクロプロセッサ12のいずれか、または両者の出力値に基づき、いわゆる4−20mA出力電流を統一信号電流として出力する。
一方、照合部13および照合部23のいずれか一方、または両者から不一致信号が入力された場合には、所定の異常時電流を統一信号電流として出力する。これにより、異常の発生を通知することができる。本実施形態では情報交換部および照合部も二重化されているため、情報交換部あるいは照合部における処理の障害についても、異常として検出できる。
なお、不一致信号が統一信号出力回路4に入力されない場合でも、マイクロプロセッサ11およびマイクロプロセッサ12の出力値が互いに相違する場合には異常時電流を出力してもよい。
このように、本実施形態の二重化フィールド機器によれば、同一の演算処理を実行するマイクロプロセッサのCPUバスの履歴を圧縮符号化し、その符号を照合することで演算処理の正当性を逐次判断できる。したがって、演算処理における障害を高精度かつ高速に検出できる。
また、演算処理プログラムにおいて情報の交換や交換した情報の照合について特段の処理を追加記述する必要がなく、マイクロプロセッサの負担とならないので、本来の演算処理における処理能力の低下を避けることができる。
また、符号解析器により生成される符号を照合するので、CPUバスの値を直接比較する場合よりも照合の対象となる情報の情報量を抑制でき、システムの低消費電力化およびコストダウンを図ることができる。
さらに、各演算ステップにおける演算結果を比較する場合よりも照合の粒度を細かくできるため、結果として障害検出の精度を高めることができる。
上記実施形態の二重化フィールド機器では、CPUのアドレスバスおよびデータバスの値に基づく符号化を常時、実行しているが、符号化すべきバス情報を特定のアドレスに限定する構成としてもよい。
すなわち、2つのマイクロプロセッサで実行する同一の演算処理を規定するプログラムと、その他の処理を実行するプログラムとを、アドレス領域を分離してメモリ上に配置し、上記の同一の演算処理を行う際のバス情報のみを符号化してもよい。
図3は、特定のアドレスについてのみバス情報を符号化する場合における符号解析器11d,21dの動作を示すフローチャートである。
図3のステップS1では、符号解析器11d,21dはバスクロックに従ったタイミングでアドレスバスおよびデータバスの値を取得する。
次に、ステップS2では、符号解析器11d,21dは、ステップS1で取得されたアドレスデータが上記同一の演算処理を規定するプログラムに対応するアドレス領域のアドレスか否か判断し、判断が肯定されればステップS3へ進み、判断が否定されればステップS1へ戻る。
ステップS3では、符号解析器11d,21dは、ステップS1で取得されたアドレスバスおよびデータバスの値に対して符号化を行うことで圧縮符号を生成し、ステップS1へ戻る。
このように、ステップS1〜ステップS3の処理では、アドレスデータが上記同一の演算処理を規定するプログラムのアドレス領域内にある場合(ステップS2の判断が肯定される場合)のみ符号化を行う(ステップS3)ので、二重化処理の全般について完全な同期をとる必要がなくなり、同期化の処理が容易となる。例えば、符号化を行う一連の処理と、符号化が不要な一連の処理とを一定の周期で繰り返すようにすれば処理のフェーズが検出しやすくなり、同期化処理の負担が軽減できる。
また、符号化するバス情報を限定することにより、上記同一の演算処理以外の処理として、2つのマイクロプロセッサに互いに異なる処理を実行させる場合にも対応可能となる。
以上説明したように、本発明の二重化フィールド機器によれば、2つのマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、それぞれ圧縮して符号化し、得られた符号どうしを照合するので、マイクロプロセッサの処理負担を抑制しつつ、障害を高精度かつ高速に検出できる。
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、同一の演算処理を実行する第1のマイクロプロセッサおよび第2のマイクロプロセッサを備え、前記2つのマイクロプロセッサの演算動作を照合することで障害の検出を行う二重化フィールド機器に対し、広く適用することができる。
4 統一信号出力回路(出力制御手段)
11,21 マイクロプロセッサ(第1のマイクロプロセッサ、第2のマイクロプロセサ)
11d,21d 符号解析器(第1の符号解析器、第2の符号解析器)
13,23 照合部(照合手段)
11,21 マイクロプロセッサ(第1のマイクロプロセッサ、第2のマイクロプロセサ)
11d,21d 符号解析器(第1の符号解析器、第2の符号解析器)
13,23 照合部(照合手段)
Claims (5)
- 同一の演算処理を実行する第1のマイクロプロセッサおよび第2のマイクロプロセッサを備え、前記2つのマイクロプロセッサから得られる情報を照合することにより障害の検出を行う二重化フィールド機器において、
前記第1のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、圧縮して符号化する第1の符号解析器と、
前記第2のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、前記第1の符号解析器における手順と同一手順により圧縮して符号化する第2の符号解析器と、
前記第1の符号解析器により得られた符号と、前記第2の符号解析器により得られた符号とを比較する照合手段と、
を備えることを特徴とする二重化フィールド機器。 - 前記第1の符号解析器および前記第2の符号解析器は、それぞれ前記第1のマイクロプロセッサおよび前記第2のマイクロプロセッサのアドレスバスのデータが所定のアドレス領域を示すときに、前記第1のマイクロプロセッサおよび前記第2のマイクロプロセッサのデータバスに現れる多ビットデータの履歴を圧縮して符号化することを特徴とする請求項1に記載の二重化フィールド機器。
- 前記所定のアドレス領域は、前記第1のマイクロプロセッサおよび前記第2のマイクロプロセッサにおける前記同一の演算処理で使用されるアドレス領域であることを特徴とする請求項2に記載の二重化フィールド機器。
- 前記第1の符号解析器および前記第2の符号解析器はリニア・フィードバック・シフトレジスタを用いて構成されることを特徴とする請求項1〜3のいずれか1項に記載の二重化フィールド機器。
- 正常時には、前記第1のマイクロプロセッサまたは前記第2のマイクロプロセッサにおける演算結果を外部に出力し、前記照合手段における照合結果が不一致を示す場合には障害の検出を通知する信号を外部に出力する出力制御手段を備えることを特徴とする請求項1〜4のいずれか1項に記載の二重化フィールド機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285836A JP2011128821A (ja) | 2009-12-17 | 2009-12-17 | 二重化フィールド機器 |
CN2010105995253A CN102103531A (zh) | 2009-12-17 | 2010-12-14 | 双重现场仪器 |
EP10195153A EP2348412B1 (en) | 2009-12-17 | 2010-12-15 | Dual field instrument |
US12/969,144 US20110153883A1 (en) | 2009-12-17 | 2010-12-15 | Dual field instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285836A JP2011128821A (ja) | 2009-12-17 | 2009-12-17 | 二重化フィールド機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011128821A true JP2011128821A (ja) | 2011-06-30 |
Family
ID=43719442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009285836A Pending JP2011128821A (ja) | 2009-12-17 | 2009-12-17 | 二重化フィールド機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110153883A1 (ja) |
EP (1) | EP2348412B1 (ja) |
JP (1) | JP2011128821A (ja) |
CN (1) | CN102103531A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2722760A1 (en) | 2012-10-18 | 2014-04-23 | Renesas Electronics Corporation | Semiconductor device |
WO2018163371A1 (ja) * | 2017-03-09 | 2018-09-13 | パイオニア株式会社 | 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5569491B2 (ja) * | 2011-09-12 | 2014-08-13 | 横河電機株式会社 | フィールド機器及び通信システム |
DE102018212097B4 (de) * | 2018-07-19 | 2022-04-07 | Vega Grieshaber Kg | Feldgerät mit mehreren Rechenwerken |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63115240A (ja) * | 1986-10-31 | 1988-05-19 | Nec Corp | 障害検出方式 |
JPH05324391A (ja) * | 1991-12-16 | 1993-12-07 | Kyosan Electric Mfg Co Ltd | 故障検出装置、故障検出方法およびバス比較器 |
JP2846888B2 (ja) * | 1989-03-17 | 1999-01-13 | 株式会社日立製作所 | 分散共有メモリを持つマルチプロセッサシステム |
JP2004533686A (ja) * | 2001-05-16 | 2004-11-04 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 安全上重要な制御のための方法、マイクロプロセッサシステムおよびその使用 |
JP2005309913A (ja) * | 2004-04-23 | 2005-11-04 | Yokogawa Electric Corp | 伝送器及びその二重化方法 |
JP2006209523A (ja) * | 2005-01-28 | 2006-08-10 | Yokogawa Electric Corp | 情報処理装置および情報処理方法 |
JP2010113388A (ja) * | 2008-11-04 | 2010-05-20 | Renesas Technology Corp | 処理結果を照合する比較器を有するマルチコアマイコン |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2704329B1 (fr) * | 1993-04-21 | 1995-07-13 | Csee Transport | Système de sécurité à microprocesseur, applicable notamment au domaine des transports ferroviaires. |
DE19832060C2 (de) * | 1998-07-16 | 2000-07-06 | Siemens Ag | Doppelbare Prozessoreinrichtung |
US6981176B2 (en) * | 1999-05-10 | 2005-12-27 | Delphi Technologies, Inc. | Secured microcontroller architecture |
US6772368B2 (en) * | 2000-12-11 | 2004-08-03 | International Business Machines Corporation | Multiprocessor with pair-wise high reliability mode, and method therefore |
US7287184B2 (en) * | 2003-09-16 | 2007-10-23 | Rockwell Automation Technologies, Inc. | High speed synchronization in dual-processor safety controller |
US7251985B2 (en) * | 2004-03-23 | 2007-08-07 | Endress + Hauser Flowtec Ag | Safety module and measuring arrangement with safety module |
US7272681B2 (en) * | 2005-08-05 | 2007-09-18 | Raytheon Company | System having parallel data processors which generate redundant effector date to detect errors |
US7865770B2 (en) * | 2008-01-10 | 2011-01-04 | Advanced Micro Devices, Inc. | Processor including efficient signature generation for logic error protection |
EP2110750B1 (en) * | 2008-04-18 | 2017-03-22 | MediaTek Inc. | Data access tracing |
JP2009285836A (ja) | 2008-05-27 | 2009-12-10 | Sony Corp | クリーニングシート、画像形成装置およびクリーニング方法 |
JP2011123545A (ja) * | 2009-12-08 | 2011-06-23 | Toshiba Corp | 比較冗長型情報処理装置 |
-
2009
- 2009-12-17 JP JP2009285836A patent/JP2011128821A/ja active Pending
-
2010
- 2010-12-14 CN CN2010105995253A patent/CN102103531A/zh active Pending
- 2010-12-15 EP EP10195153A patent/EP2348412B1/en active Active
- 2010-12-15 US US12/969,144 patent/US20110153883A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63115240A (ja) * | 1986-10-31 | 1988-05-19 | Nec Corp | 障害検出方式 |
JP2846888B2 (ja) * | 1989-03-17 | 1999-01-13 | 株式会社日立製作所 | 分散共有メモリを持つマルチプロセッサシステム |
JPH05324391A (ja) * | 1991-12-16 | 1993-12-07 | Kyosan Electric Mfg Co Ltd | 故障検出装置、故障検出方法およびバス比較器 |
JP2004533686A (ja) * | 2001-05-16 | 2004-11-04 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 安全上重要な制御のための方法、マイクロプロセッサシステムおよびその使用 |
JP2005309913A (ja) * | 2004-04-23 | 2005-11-04 | Yokogawa Electric Corp | 伝送器及びその二重化方法 |
JP2006209523A (ja) * | 2005-01-28 | 2006-08-10 | Yokogawa Electric Corp | 情報処理装置および情報処理方法 |
JP2010113388A (ja) * | 2008-11-04 | 2010-05-20 | Renesas Technology Corp | 処理結果を照合する比較器を有するマルチコアマイコン |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2722760A1 (en) | 2012-10-18 | 2014-04-23 | Renesas Electronics Corporation | Semiconductor device |
US9329927B2 (en) | 2012-10-18 | 2016-05-03 | Renesas Electronics Corporation | Semiconductor device |
WO2018163371A1 (ja) * | 2017-03-09 | 2018-09-13 | パイオニア株式会社 | 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 |
JPWO2018163371A1 (ja) * | 2017-03-09 | 2020-01-09 | パイオニア株式会社 | 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 |
US11080119B2 (en) | 2017-03-09 | 2021-08-03 | Pioneer Corporation | Information processing with failure detection, apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
US20110153883A1 (en) | 2011-06-23 |
CN102103531A (zh) | 2011-06-22 |
EP2348412A1 (en) | 2011-07-27 |
EP2348412B1 (en) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5515383A (en) | Built-in self-test system and method for self test of an integrated circuit | |
JP5507830B2 (ja) | マイクロコントローラ及び自動車制御装置 | |
JP6266239B2 (ja) | マイクロコンピュータ | |
US10114356B2 (en) | Method and apparatus for controlling a physical unit in an automation system | |
JP2011128821A (ja) | 二重化フィールド機器 | |
CA2689416C (en) | Control apparatus and control method | |
CN110268342A (zh) | 用于自动化技术中的现场设备的电子电路 | |
JP2010281695A (ja) | 半導体集積回路 | |
JP2014132384A (ja) | マイクコンピュータ及びその制御方法 | |
JP5606261B2 (ja) | デバッグシステムおよびデバッグシステムのトレースデータ取得方法 | |
US8717066B2 (en) | Clock diagnosis circuit | |
JP2011154459A (ja) | コンピュータシステムのプログラム異常動作検出装置 | |
KR20080032166A (ko) | 반도체 회로를 구성하는 장치 및 방법 | |
JP5925925B2 (ja) | 診断付き出力装置 | |
JP2020170403A (ja) | シミュレーションシステム、収集装置、収集方法およびシミュレーション方法 | |
JP7251149B2 (ja) | 画像処理装置、画像処理装置の故障検知方法、及びプログラム | |
JP2013054427A (ja) | 診断付き出力装置 | |
JP4797831B2 (ja) | 信号処理装置及び信号処理方法 | |
JP6588068B2 (ja) | マイクロコンピュータ | |
JP5104690B2 (ja) | フォルト検出回路 | |
JP2002311104A (ja) | 集積回路装置のテスト回路及びテスト方法 | |
JP5730173B2 (ja) | 自己診断機能付き装置 | |
JP2012059201A (ja) | シリアルパラレル変換システムの異常検出装置及び異常検出方法 | |
JP2010211391A (ja) | Cpuの動作監視方法および装置 | |
JP2010073285A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120406 |