JP2011124738A - Method of manufacturing piezoelectric device - Google Patents
Method of manufacturing piezoelectric device Download PDFInfo
- Publication number
- JP2011124738A JP2011124738A JP2009279994A JP2009279994A JP2011124738A JP 2011124738 A JP2011124738 A JP 2011124738A JP 2009279994 A JP2009279994 A JP 2009279994A JP 2009279994 A JP2009279994 A JP 2009279994A JP 2011124738 A JP2011124738 A JP 2011124738A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- ion implantation
- substrate
- piezoelectric substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
この発明は、圧電単結晶の薄膜を用いた圧電デバイスの製造方法に関するものである。 The present invention relates to a method of manufacturing a piezoelectric device using a piezoelectric single crystal thin film.
現在、圧電性を有する単結晶材料を用いた圧電デバイスが製造および使用されている。その中で、圧電デバイスとしてＳＡＷやＦ−ＢＡＲ等があるが、高周波のラム波デバイスに対応する等の理由により、圧電体をさらに薄膜化してなる極薄膜型圧電デバイスが多く開発されている。このような極薄膜型圧電デバイスを形成するための圧電薄膜の製造方法は複数あるが、例えば、特許文献１に示すように方法が考案されている。
Currently, piezoelectric devices using single crystal materials having piezoelectricity are manufactured and used. Among them, there are SAW, F-BAR, and the like as piezoelectric devices. However, for the reason that it corresponds to a high-frequency Lamb wave device, an ultrathin film type piezoelectric device in which a piezoelectric material is further thinned has been developed. There are a plurality of methods of manufacturing a piezoelectric thin film for forming such an ultrathin film type piezoelectric device. For example, a method has been devised as shown in
特許文献１に記載の複合圧電基板の製造方法は、いわゆるスマートカット法を用いたものである。スマートカット法では、圧電材料として、例えば、ＬｉＮｂＯ３［ニオブ酸リチウム］の基板（以下、ＬＮ基板と称する。）またはＬｉＴａＯ３［タンタル酸リチウム］の基板（以下、ＬＴ基板と称する。）を用いて、以下の工程により複合圧電基板を生成する。
The manufacturing method of the composite piezoelectric substrate described in
（１）圧電基板に所定条件でイオン注入を行うことで、圧電基板の表面からの圧電薄膜を形成したい深さの位置にイオン注入層を形成する。
（２）イオン注入層が形成された圧電基板に支持体を接合する。
（３）この圧電基板と支持体とからなる複合部材を加熱することで、当該イオン注入層を剥離面として圧電薄膜を圧電基板から剥離する。
（４）その後、圧電薄膜に対して各種のパターン電極を形成する。
(1) By performing ion implantation on the piezoelectric substrate under predetermined conditions, an ion implantation layer is formed at a position where it is desired to form a piezoelectric thin film from the surface of the piezoelectric substrate.
(2) A support is bonded to the piezoelectric substrate on which the ion implantation layer is formed.
(3) By heating the composite member composed of the piezoelectric substrate and the support, the piezoelectric thin film is peeled from the piezoelectric substrate with the ion implantation layer as a peeling surface.
(4) Thereafter, various pattern electrodes are formed on the piezoelectric thin film.
図１は、従来の圧電デバイスの製造工程図である。スマートカット法では、圧電基板３０１にイオンビーム３２１を照射してイオン注入を行う前に、図１（Ａ）に示すように圧電基板３０１の周囲の数箇所（図では３箇所）を固定治具３１１Ａ〜固定治具３１１Ｃで固定する。このように圧電基板３０１を治具で固定すると、図１（Ｂ）に示すように、イオン注入時には、固定治具３１１Ａ〜固定治具３１１Ｃにより圧電基板３０１の一部においてイオンビームが遮蔽されてイオンを注入できない。そのため、図１（Ｃ）に示すように、支持基板３０５に圧電基板３０１を接合してから圧電薄膜３０３を剥離する際には、イオン注入層３０２の部分は問題なく剥離する。しかし、圧電基板３０１のイオンを注入できなかった部分は剥離せずに、図１（Ｄ）に示すように圧電基板３０１が支持基板３０５とともに破損したり、図１（Ｅ）に示すように圧電薄膜３０３が途中で折れて端部３０１Ａが凸状になったりするという問題があった。
FIG. 1 is a manufacturing process diagram of a conventional piezoelectric device. In the smart cut method, before performing ion implantation by irradiating the
そこで、この発明は、スマートカット法で圧電複合基板を製造する際に、圧電基板の周囲の数箇所を固定治具で固定しても、圧電基板を問題なく剥離できる圧電デバイスの製造方法を提供することを目的とする。 Therefore, the present invention provides a method of manufacturing a piezoelectric device that can peel a piezoelectric substrate without any problem even when a piezoelectric composite substrate is manufactured by a smart cut method, even if several places around the piezoelectric substrate are fixed with a fixing jig. The purpose is to do.
この発明は、圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法は、凹部形成工程と、接合工程と、剥離工程と、を有する。凹部形成工程は、イオン注入面から注入されるイオンによりイオン注入層が形成される圧電基板に対して、前記イオン注入面におけるイオンが注入されないイオン非注入部に対応する領域に、前記イオン注入面を基準にして前記イオン注入層よりも深い凹部を生成する。接合工程は、凹部およびイオン注入層を形成後の圧電基板の前記イオン注入面に支持体を接合する。剥離工程は、支持体が接合された圧電基板から圧電薄膜を加熱剥離する。 The present invention relates to a method for manufacturing a piezoelectric device. This method for manufacturing a piezoelectric device includes a recess forming step, a joining step, and a peeling step. In the recess forming step, the ion implantation surface is formed in a region corresponding to a non-implanted portion where ions are not implanted in the ion implantation surface with respect to the piezoelectric substrate in which the ion implantation layer is formed by ions implanted from the ion implantation surface. A recess deeper than the ion-implanted layer is generated on the basis of the above. In the bonding step, a support is bonded to the ion-implanted surface of the piezoelectric substrate after forming the recess and the ion-implanted layer. In the peeling process, the piezoelectric thin film is heated and peeled from the piezoelectric substrate to which the support is bonded.
圧電基板を治具で固定すると、イオン注入時には、圧電基板の注入面の一部が固定治具で遮蔽されるため、この部分はイオンを注入できずイオン非注入部となる。この製造方法では、圧電基板のイオン注入面におけるイオンが注入されないイオン非注入部に対応する領域に、イオン注入面を基準にしてイオン注入層よりも深い凹部を生成する。このため、イオン注入面の凹部を形成していない他の部分はイオン注入部となり、また、凹部はイオン注入面を基準にしてイオン注入層よりも深いので、剥離工程において、圧電薄膜の加熱剥離を確実に行うことができる。また、イオンの非注入部のみを掘り込んで凹部を形成するので、分離後に素子となる圧電薄膜の有効領域を最大限に得ることができる。さらに、圧電基板のイオン非注入部も圧電膜剥離後に凸部とならないので、剥離後に残る基板の再利用が可能となる。 When the piezoelectric substrate is fixed with a jig, at the time of ion implantation, a part of the injection surface of the piezoelectric substrate is shielded by the fixing jig, so that this portion cannot be ion-implanted and becomes an ion non-implanted portion. In this manufacturing method, a recess deeper than the ion-implanted layer is generated with reference to the ion-implanted surface in a region corresponding to the non-implanted portion where ions are not implanted on the ion-implanted surface of the piezoelectric substrate. For this reason, the other portion of the ion implantation surface where the recess is not formed becomes an ion implantation portion, and since the recess is deeper than the ion implantation layer with respect to the ion implantation surface, the piezoelectric thin film is thermally peeled in the peeling process. Can be performed reliably. Further, since only the non-implanted portion of the ion is dug to form the recess, the effective area of the piezoelectric thin film that becomes the element after separation can be obtained to the maximum. Further, since the non-implanted portion of the piezoelectric substrate does not become a convex portion after the piezoelectric film is peeled off, the substrate remaining after the peeling can be reused.
この発明においては、固定工程と、イオン注入工程を有する。固定工程は、凹部に固定治具を取り付けて圧電基板を固定する。イオン注入工程は、イオン注入面からイオンを注入して、前記圧電基板内に前記イオン注入層を形成する。そして、固定工程の前段に凹部形成工程を有し、イオン注入工程の後段に接合工程を有する。 The present invention includes a fixing step and an ion implantation step. In the fixing step, a fixing jig is attached to the recess to fix the piezoelectric substrate. In the ion implantation step, ions are implanted from the ion implantation surface to form the ion implantation layer in the piezoelectric substrate. And it has a recessed part formation process in the front | former stage of a fixing process, and has a joining process in the back | latter stage of an ion implantation process.
この製造方法では、凹部形成工程と、固定工程と、イオン注入工程と、接合工程と、剥離工程と、をこの順に行う。この製造方法では、イオン注入面の凹部を形成する部分をイオン非注入部とすることができ、イオン注入面の他の部分はイオン注入部となるので、圧電薄膜の分離を確実に行うことができる。 In this manufacturing method, the recess forming step, the fixing step, the ion implantation step, the bonding step, and the peeling step are performed in this order. In this manufacturing method, the portion where the concave portion of the ion implantation surface is formed can be an ion non-implanted portion, and the other portion of the ion implanted surface is an ion implanted portion, so that the piezoelectric thin film can be reliably separated. it can.
この発明においては、固定工程と、イオン注入工程を有する。固定工程は、凹部に固定治具を取り付けて圧電基板を固定する。イオン注入工程は、イオン注入面からイオンを注入して、前記圧電基板内に前記イオン注入層を形成する。そして、イオン注入工程の後段に凹部形成工程を有する。 The present invention includes a fixing step and an ion implantation step. In the fixing step, a fixing jig is attached to the recess to fix the piezoelectric substrate. In the ion implantation step, ions are implanted from the ion implantation surface to form the ion implantation layer in the piezoelectric substrate. And it has a recessed part formation process in the back | latter stage of an ion implantation process.
この製造方法では、固定工程と、イオン注入工程と、凹部形成工程と、接合工程と、剥離工程と、をこの順に行う。この製造方法では、圧電基板の注入面の一部が固定治具で遮蔽されてイオンを注入できないイオン非注入部に凹部を形成することにより、従来使用していた固定治具を改造することなく、剥離の際にはイオン非注入部が除去されているので、薄膜の分離を確実に行うことができる。 In this manufacturing method, the fixing step, the ion implantation step, the recess forming step, the joining step, and the peeling step are performed in this order. In this manufacturing method, a part of the injection surface of the piezoelectric substrate is shielded by a fixing jig, and a recess is formed in an ion non-implanted portion where ions cannot be implanted, so that the conventional fixing jig is not modified. Since the ion non-implanted portion is removed at the time of peeling, the thin film can be reliably separated.
この発明においては、凹部形成工程は、フォトリソグラフィ法により非マスク部を形成する工程と、エッチングにより非マスク部に凹部を形成する工程と、を備えている。この製造方法では、フォトリソグラフィ法により非マスク部を形成することで、凹部を精度良く形成できる。また、凹部を形成する非マスク部以外はレジストでマスクされるので、エッチングにより凹部を形成する際に圧電基板の表面へのダメージを抑制できる。 In this invention, the recess forming step includes a step of forming a non-mask portion by photolithography and a step of forming a recess in the non-mask portion by etching. In this manufacturing method, the concave portion can be formed with high accuracy by forming the non-mask portion by photolithography. In addition, since the portions other than the non-mask portion that forms the recess are masked with the resist, damage to the surface of the piezoelectric substrate can be suppressed when the recess is formed by etching.
この発明においては、圧電基板は、タンタル酸リチウムまたはニオブ酸リチウムを材料とする。タンタル酸リチウムまたはニオブ酸リチウムを材料とする圧電基板は、もろく割れやすいが、この製造方法では、イオン非注入部に凹部を形成するので、イオン注入後に加熱剥離する際に圧電基板が割れることが無く、スムーズに剥離できる。また、剥離後の圧電基板を再利用できるので、１枚の圧電基板から複数の圧電デバイスを製造でき、高価な圧電基板を節約できる。 In the present invention, the piezoelectric substrate is made of lithium tantalate or lithium niobate. Piezoelectric substrates made of lithium tantalate or lithium niobate are fragile and easily cracked, but this manufacturing method forms a recess in the non-ion-implanted portion, so that the piezoelectric substrate may be cracked when heat-peeled after ion implantation. It can be peeled off smoothly. Further, since the peeled piezoelectric substrate can be reused, a plurality of piezoelectric devices can be manufactured from one piezoelectric substrate, and an expensive piezoelectric substrate can be saved.
この発明によれば、スマートカット法で圧電複合基板を製造する際に、圧電基板の周囲の数箇所を固定治具で固定してイオン非注入部ができたとしても、圧電基板を問題なく剥離できる。 According to the present invention, when a piezoelectric composite substrate is manufactured by the smart cut method, even if several places around the piezoelectric substrate are fixed with a fixing jig to form an ion non-implanted portion, the piezoelectric substrate is peeled off without any problem. it can.
本発明の第１実施形態に係る圧電デバイスの製造方法について、フローチャート図に示す工程に沿って、圧電デバイスの製造過程の模式図を参照して説明する。以下の説明では、圧電デバイスとして、圧電単結晶性材料（以下、圧電単結晶基板と称する。）を用いたＦ−ＢＡＲ用の薄膜型圧電デバイスを例に説明する。 A method for manufacturing a piezoelectric device according to a first embodiment of the present invention will be described with reference to a schematic diagram of a manufacturing process of a piezoelectric device along the steps shown in the flowchart. In the following description, a thin film type piezoelectric device for F-BAR using a piezoelectric single crystal material (hereinafter referred to as a piezoelectric single crystal substrate) will be described as an example of the piezoelectric device.
図２は、本発明の第１の実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。図３〜図６は、図２に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 FIG. 2 is a flowchart showing a method for manufacturing a thin film piezoelectric device according to the first embodiment of the present invention. 3-6 is a figure which shows typically the manufacturing process of the thin film type piezoelectric device formed with the manufacturing flow shown in FIG.
本実施形態では、圧電単結晶基板の周囲を固定治具で固定する前に、固定治具を取り付ける凹部を圧電単結晶基板に形成する。まず、所定の厚みの圧電単結晶基板１を用意する。 図３（Ａ）に示すように、メンブレン構造を構成する際に空隙側となる、圧電単結晶基板１の一方面１２にレジスト膜１４を形成する（図２：Ｓ１０１）。
In the present embodiment, before the periphery of the piezoelectric single crystal substrate is fixed by the fixing jig, a recess for attaching the fixing jig is formed in the piezoelectric single crystal substrate. First, a piezoelectric
図３（Ｂ）に示すように、フォトリソグラフィ法により、一方面１２の外周部において、レジスト膜１４に非マスク部１５Ａ〜非マスク部１５Ｃを形成する（図２：Ｓ１０２）。非マスク部１５Ａ〜非マスク部１５Ｃは、前記の凹部を作成するためのもので、固定治具を凹部に挿入できるように、固定治具の先端部とほぼ同じサイズである。上記のようにフォトリソグラフィ法を用いることで、非マスク部を精度良く形成できる。
As shown in FIG. 3B,
図３（Ｃ）に示すように、ＲＩＥ（Reactive Ion Etching：リアクティブ・イオン・エッチング）法により、非マスク部１５Ａ〜非マスク部１５Ｃを掘り込んで凹部１６Ａ〜凹部１６Ｃを形成し、続いてレジスト膜１４を全て除去する（図２：Ｓ１０３）。凹部１６Ａ〜凹部１６Ｃは、一方面１２（イオン注入面）を基準にして、後述するステップＳ１０５において形成するイオン注入層１００よりも深く生成する。凹部を形成する非マスク部以外はレジストでマスクされるので、エッチングにより凹部を形成する際に圧電基板の表面へのダメージを抑制できる。
As shown in FIG. 3C, the
図３（Ｄ）、図３（Ｅ）に示すように、凹部１６Ａ〜凹部１６Ｃに固定治具２１Ａ〜固定治具２１Ｃを取り付けて、圧電単結晶基板１を固定する（図２：Ｓ１０４）。
As shown in FIGS. 3D and 3E, fixing
図３（Ｅ）に示すように、一方面１２（イオン注入面に相当）側から水素イオンを注入して、圧電単結晶基板１内にイオン注入層１００を形成する（図２：Ｓ１０５）。例えば、圧電単結晶基板１にＬＴ基板を用いて、注入エネルギー１５０ｋｅＶ、ドーズ量（イオン注入密度）９．０×１０１６ａｔｏｍ／ｃｍ２で水素イオン注入を行うと、一方面１２から深さ約１μｍの位置に水素イオンが分布するイオン注入層１００が形成される。なお、圧電単結晶基板１には、ＬＴ基板以外に、ＬＮ基板、ＬＢＯ（Ｌｉ２Ｂ４Ｏ７）基板やランガサイト（Ｌａ３Ｇａ５ＳｉＯ１４）基板を用いても良く、それぞれの基板に応じた条件でイオン注入を行う。また、基板の種類に応じて、注入イオンをヘリウムイオンやアルゴンイオンなどに変更すると良い。
As shown in FIG. 3E, hydrogen ions are implanted from one side 12 (corresponding to an ion implantation surface) to form an
上記の工程では、先にステップＳ１０４〜ステップＳ１０５を行い、続いてステップＳ１０１〜Ｓ１０３を行うようにしても良い。すなわち、先に図１（Ａ）に示すように圧電単結晶基板１を固定治具で固定して、図１（Ｂ）に示すようにイオン注入を行う。続いて、図３（Ａ）に示すように、圧電単結晶基板１の一方面１２にレジスト膜１４を形成する。さらに、圧電単結晶基板１の一方面１２の固定治具２１Ａ〜２１Ｃが重なってイオンを注入できなかった部位に、フォトリソグラフィ法により非マスク部１５Ａ〜非マスク部１５Ｃを形成する。そして、図３（Ｃ）に示すように、ＲＩＥ（Reactive Ion Etching：リアクティブ・イオン・エッチング）法により、非マスク部１５Ａ〜非マスク部１５Ｃを掘り込んで凹部１６Ａ〜凹部１６Ｃを形成し、続いてレジスト膜１４を全て除去する。これにより、固定治具を改造することなく、剥離時に圧電基板に破損や折れが発生するのを防止できる。
In the above process, steps S104 to S105 may be performed first, and then steps S101 to S103 may be performed. That is, the piezoelectric
図４（Ａ）に示すように、イオン注入層１００を形成後の圧電単結晶基板１の一方面１２に所定の厚みの下部電極２０を形成する（図２：Ｓ１０６）。電極材料は、要求されるデバイスの特性に合わせＭｏ、Ｗ、Ａｌ、Ｎｉ、もしくはそれらの多層構造にすると良い。また、電極材料の種類に応じて、ＥＢ蒸着、スパッタリング、ＣＶＤ等を用いて形成すると良い。
As shown in FIG. 4A, a
下部電極２０が形成された一方面１２上に、拡散防止層３０Ａを形成する（図２：Ｓ１０７）。拡散防止層３０Ａには、ＳｉＮ等の犠牲層材料と圧電膜、下部電極２０との拡散を抑制する材料を選択すると良い。
A
拡散防止層３０Ａの上部に犠牲層４０、犠牲層４１を形成する（図２：Ｓ１０８）。犠牲層４０、犠牲層４１には、後述する除去処理により、拡散防止層３０Ａに影響を与えることなく犠牲層４０、犠牲層４１のみを除去可能な材質であれば良い。犠牲層４０、犠牲層４１の材料としては、Ｃｕ、Ａｌ、Ｎｉ、ＺｎＯ、Ｗ、Ｍｏ、ＳｉＯ２などを用いる。犠牲層４０、犠牲層４１は、材料の種類に応じて、ＥＢ蒸着、スパッタリング、ＣＶＤ等により形成すると良い。
A
犠牲層４０と犠牲層４１の上部にメンブレン支持層３２Ｂを形成し、メンブレン支持層３２Ｂの表面をＣＭＰ（Chemical Mechanical Planarization：化学機械研磨）等により平坦化する（図２：Ｓ１０９）。メンブレン支持層３２Ｂの材料としては、ＳｉＯ２やＳｉＮなどを用いる。また、膜剥がれの要因となる薄膜の応力はできるだけ低く抑えると良い。
A
支持基板３０Ｂ（支持体に相当）を準備する。支持基板３０Ｂの材料としては、ＬＴ（ＬｉＴａＯ３）、ＬＮ（ＬｉＮｂＯ３）、Ｓｉ、ガラス等を用いる。そして、メンブレン支持層３２Ｂと支持基板３０Ｂを、清浄化接合技術を用いて真空中で直接接合して、図４（Ｃ）に示すように、複合圧電基板２を生成する（図２：Ｓ１１０）。清浄化接合とは、真空中でＡｒイオン等を照射して接合面を活性化させた状態で接合するものであり、加熱を必要としない接合方法である。
A
複合圧電基板２を減圧雰囲気中で加熱する（図２：Ｓ１１１）。このとき、水素イオンを注入したイオン注入層（ＬＴ基板の表面から１μｍの深さ）に、表面に沿ってマイクロキャビティが発生し、加熱によりこのキャビティが成長し、図４（Ｄ）に示すように、１μｍの厚みの圧電薄膜１０を含む複合圧電基板２と、圧電単結晶基板（ＬＴ基板）１（不図示）に分離する。前記のように、ステップＳ３において圧電単結晶基板１の外周部に凹部１６Ａ〜凹部１６Ｃを形成しているので、圧電単結晶基板１が破損することなくスムーズに圧電薄膜１０が分離する。
The composite
複合圧電基板２の圧電薄膜１０の表面と、圧電薄膜１０を剥離した圧電単結晶基板１の表面は、二乗平均粗さ（ＲＭＳ粗さ）が約１〜１０ｎｍであり荒れている。そのため、ＣＭＰにより１００ｎｍ程度研磨して平滑化し鏡面を形成する（図２：Ｓ１１２）。このように圧電体表面を鏡面とすることで、圧電デバイスの特性を良化できる。
The surface of the piezoelectric
圧電薄膜１０を剥離した圧電単結晶基板１は、別の複合圧電基板２を作成するための素材として再利用する。
The piezoelectric
複合圧電基板２には、圧電性回復のための基板加熱処理を行う（図２：Ｓ１１３）。例えば、圧電薄膜１０の他方面１３上に、塩化リチウム溶液等の導電性を有する液体を塗布し、液状の分極用上面電極５０（不図示）を形成する。そして、当該分極用上面電極５０と犠牲層４０，４１とを電界印加回路５５（不図示）で接続し、パルス電界を印加する。これにより、分極用上面電極５０と犠牲層４０，４１との間、特に分極用上面電極５０と犠牲層４０との間の圧電薄膜１０が分極処理される。
The composite
イオン注入により受けた結晶のひずみを緩和するためには、４５０℃以上での加熱が望ましい。また、結晶ひずみをとるためには、分極の解消を避けるためにキューリー温度より１００℃以上低くすることが望ましい。圧電薄膜１０がＬＴ基板の場合には、この工程によって、イオン注入時にＬｉのサイトに置換された注入イオンＨ＋が抜け、そのサイトにＬｉが復帰することで圧電性が回復する。
Heating at 450 ° C. or higher is desirable in order to relieve the distortion of crystals received by ion implantation. Moreover, in order to take crystal distortion, it is desirable to make it 100 degreeC or more lower than Curie temperature in order to avoid cancellation of polarization. In the case where the piezoelectric
圧電薄膜１０の他方面１３上に、上部電極６０やパッド電極６１等の上面電極パターンを形成する（図２：Ｓ１１４）。電極材料は下部電極２０と同様に、要求されるデバイスの特性に合わせ選択すると良い。
Upper electrode patterns such as the
次に、図５（Ａ）に示すように、上部電極６０が形成された圧電薄膜１０の表面にレジスト膜７０を形成する（図２：Ｓ１１５）。そして、フォトリソグラフィ技術を用いて、図５（Ｂ）に示すように、レジスト膜７０に、犠牲層４０，４１を除去するためのエッチング窓７１を形成する（図２：Ｓ１１６）。なお、図５では、エッチング窓を犠牲層４０の箇所にのみ形成しているが、犠牲層４１における隣り合う圧電デバイス間となる位置にさらにエッチング窓を形成するようにしても良い。
Next, as shown in FIG. 5A, a resist
次に、エッチング窓７１からエッチングガスまたはエッチング液を導入することで、図５（Ｃ）に示すように犠牲層４０、犠牲層４１を除去する（図５：Ｓ１１７）。これにより、単体の薄膜型圧電デバイスの下部電極２０および上部電極６０が形成される領域に対応する犠牲層４０が形成された空間は、空隙８０となる。ウエットエッチング液またはエッチングガスは、圧電メンブレンや上部電極６０や下部電極２０に対して影響を与えないものを選択すると良い。
Next, by introducing an etching gas or an etchant from the
犠牲層４０，４１の除去を行った後、図５（Ｄ）に示すようにレジスト膜７０の除去を行う（図１：Ｓ１１８）。
After the
次に、図６（Ａ）に示すように、パッド電極６１上にバンプ９０を形成する（図１：Ｓ１１９）。そして、図６（Ｂ）に示すように、マルチ状態から個別の薄膜型圧電デバイスを切り出す。このような製造工程により、Ｆ−ＢＡＲタイプの薄膜型圧電デバイスを製造できる。 Next, as shown in FIG. 6A, bumps 90 are formed on the pad electrode 61 (FIG. 1: S119). Then, as shown in FIG. 6B, individual thin film piezoelectric devices are cut out from the multi state. By such a manufacturing process, an F-BAR type thin film piezoelectric device can be manufactured.
次に、本発明の第２の実施形態に係る圧電デバイスの製造方法について、フローチャート図に示す工程に沿って、圧電デバイスの製造過程の模式図を参照して説明する。 Next, a method for manufacturing a piezoelectric device according to a second embodiment of the present invention will be described with reference to a schematic diagram of the manufacturing process of the piezoelectric device along the steps shown in the flowchart.
以下の説明では、圧電デバイスとして、圧電単結晶性材料（以下、圧電単結晶基板と称する。）の両表面に振動変位を持ち、面方向に伝搬する波を発生する板波デバイスを例に説明する。 In the following description, as a piezoelectric device, a plate wave device having vibration displacement on both surfaces of a piezoelectric single crystal material (hereinafter referred to as a piezoelectric single crystal substrate) and generating a wave propagating in a plane direction will be described as an example. To do.
図７は、本発明の第２実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。図８、図９は、図７に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 FIG. 7 is a flowchart showing a method for manufacturing a thin film piezoelectric device according to the second embodiment of the present invention. 8 and 9 are diagrams schematically showing the manufacturing process of the thin film piezoelectric device formed by the manufacturing flow shown in FIG.
第２実施形態に係る圧電デバイスの製造方法では、イオン注入層１００を形成するまでの工程（ステップＳ２０１〜Ｓ２０５）が、第１実施形態に係る圧電デバイスの製造方法のステップＳ１０１〜Ｓ１０５と同じである。
In the piezoelectric device manufacturing method according to the second embodiment, the steps (steps S201 to S205) until the
すなわち、図３（Ａ）に示したように、圧電単結晶基板１の一方面１２にレジスト膜１４を形成する（図７：Ｓ２０１）。
That is, as shown in FIG. 3A, a resist
図３（Ｂ）に示したように、フォトリソグラフィ法により、一方面１２の外周部において、レジスト膜１４に非マスク部１５Ａ〜非マスク部１５Ｃを形成する（図７：Ｓ２０２）。非マスク部１５Ａ〜非マスク部１５Ｃは、前記の凹部を作成するためのもので、固定治具を凹部に挿入できるように、固定治具の先端部とほぼ同じサイズである。上記のようにフォトリソグラフィ法を用いることで、非マスク部を精度良く形成できる。
As shown in FIG. 3B,
図３（Ｃ）に示したように、ＲＩＥ（Reactive Ion Etching）法により、非マスク部１５Ａ〜非マスク部１５Ｃに凹部１６Ａ〜凹部１６Ｃを形成し、レジスト膜１４を除去する（図７：Ｓ２０３）。凹部１６Ａ〜凹部１６Ｃは、一方面１２（イオン注入面）を基準にして、後述するステップＳ２０５において形成するイオン注入層１００よりも深く生成する。凹部を形成する非マスク部以外はレジストでマスクされるので、エッチングにより凹部を形成する際に圧電基板の表面へのダメージを抑制できる。
As shown in FIG. 3C, recesses 16A to 16C are formed in the
図３（Ｄ）、図３（Ｅ）に示したように、凹部１６Ａ〜凹部１６Ｃに固定治具２１Ａ〜固定治具２１Ｃを取り付けて、圧電単結晶基板１を固定する（図７：Ｓ２０４）。
As shown in FIGS. 3D and 3E, the fixing
図３（Ｅ）に示したように、一方面１２側から水素イオンを注入して、圧電単結晶基板１内にイオン注入層１００を形成する（図７：Ｓ２０５）。
As shown in FIG. 3E, hydrogen ions are implanted from the one
上記の工程では、第１実施形態と同様に、先にステップＳ２０４〜ステップＳ２０５を行い、続いてステップＳ２０１〜Ｓ２０３を行うようにしても良い。 In the above steps, similarly to the first embodiment, steps S204 to S205 may be performed first, and then steps S201 to S203 may be performed.
図８（Ａ）に示したように、圧電単結晶基板１の一方面１２に所定の厚みの犠牲層４５を形成する（図７：Ｓ２０６）。犠牲層４５の材料としては、Ｃｕ、Ａｌ、Ｎｉ、ＺｎＯ、Ｗ、Ｍｏ、ＳｉＯ２などを、材料種に合わせＥＢ蒸着、スパッタリング、ＣＶＤを用いて形成すると良い。
As shown in FIG. 8A, a
図８（Ｂ）に示すように、犠牲層４５と圧電単結晶基板１の一方面１２上にメンブレン支持層３３Ｂを形成し、ＣＭＰにより平坦化処理を行う（Ｓ２０７）。このときメンブレン支持層３３Ｂとしては、ＳｉＯ２やＳｉＮなどを用いる。メンブレン支持層３３Ｂは、減圧雰囲気下で形成される。膜剥がれの要因となる薄膜の応力はできるだけ低く抑えると良い。
As shown in FIG. 8B, a
図８（Ｃ）に示すように、メンブレン支持層３３Ｂに支持基板３５Ｂを貼り合わせる（図７：Ｓ２０８）。
As shown in FIG. 8C, the
次に、図８（Ｄ）に示すように、メンブレン支持層３３Ｂおよび支持基板３５Ｂが配設された圧電単結晶基板１からなる複合圧電基板３を加熱し、イオン注入層１００を剥離面とした剥離を行う（図７：Ｓ２０９）。これにより、支持基板３５Ｂに支持され、メンブレン支持層３３Ｂが配設された犠牲層４５付きの圧電薄膜１０と、圧電単結晶基板（ＬＴ基板）１（不図示）に分離する。この際、減圧雰囲気下で加熱すれば、加熱温度を低くすることができる。
Next, as shown in FIG. 8D, the composite
次に、このように剥離形成した圧電薄膜１０の他方面１３と、圧電薄膜１０を剥離した圧電単結晶基板１の表面をＣＭＰ処理等により研磨して表面粗さＲａが１ｎｍ以下となるように平坦化する（図７：Ｓ２１０）。これにより、弾性波デバイスの特性を良化させることができる。
Next, the
圧電薄膜１０を剥離した圧電単結晶基板１は、別の複合圧電基板３を作成するための素材として再利用する。
The piezoelectric
続いて、圧電薄膜１０、メンブレン支持層３３Ｂ、支持基板３５Ｂからなる複合圧電基板３の上下面に分極用電極を形成し、所定電圧を印加することで分極処理を行い、圧電薄膜１０の圧電性を回復させる（図７：Ｓ２１１）。この際、犠牲層４５を導電性材料として、分極用電極に利用しても良い。
Subsequently, polarization electrodes are formed on the upper and lower surfaces of the composite
ここまでの工程を経た時点で、この複合体に対してアニール処理を行う（図７：Ｓ２１２）。このようなアニール処理を行うことで、イオン注入工程で結晶ダメージを受けた圧電薄膜１０の結晶性を回復でき、圧電薄膜１０の伸びや反りが抑制される。これにより、後の犠牲層４５の除去工程で空隙８５が形成されても、当該空隙８５と接する圧電薄膜１０の部分（圧電メンブレン部分）の破損を抑制することができる。
After passing through the steps so far, the composite is annealed (FIG. 7: S212). By performing such an annealing treatment, the crystallinity of the piezoelectric
次に、図８（Ｅ）に示すように、圧電薄膜１０の他方面１３上に、ＩＤＴ電極５０Ｐ、引き回し電極５１Ｌ１，５１Ｌ２（不図示）、およびパッド電極５１Ｕ，５１ＵＤ，５１Ｃ（不図示）を形成する（図７：Ｓ２１３）。電極材料は要求されるデバイスの特性に合わせＡｌ、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉ、Ｐｔ、もしくはそれらの多層構造にすると良い。材料種に合わせＥＢ蒸着、スパッタリング等を用いて形成すると良い。
Next, as shown in FIG. 8E, the
図９（Ａ）に示すように、スパッタリング、フォトリソグラフィ、ドライエッチング等を用いて各パッド電極５１Ｕ，５１ＵＤ，５１Ｃ上および空隙８５を除く圧電薄膜１０の他方面１３上に、所定膜厚からなる保護層（誘電体層）７５を形成する。この場合、少なくともＩＤＴ電極５０Ｐが保護層７５で覆われるようにする。また、各パッド電極５１Ｕ，５１ＵＤ，５１Ｃは保護層７５から露出するように形成する（図７：Ｓ２１４）。
As shown in FIG. 9A, a predetermined film thickness is formed on each of the
次に、図９（Ａ）に示すように、犠牲層４５を除去するためのエッチング窓７６を、圧電薄膜１０に形成する（図７：Ｓ２１５）。この際、エッチング窓７６は圧電薄膜１０における犠牲層４５の形成領域の端部近傍に形成される。エッチング窓７６は、例えばフォトリソグラフィを利用したドライエッチングにより形成される。このドライエッチングには、ＮＬＤ（Ｎｅｕｒａｌ Ｌｏｏｐ Ｄｉｓｃｈａｒｇｅ）−ＲＩＥや、ＳＷＰ（Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）−ＲＩＥを用いると良い。
Next, as shown in FIG. 9A, an
次に、エッチング窓７６を介してエッチングガスもしくはエッチング液を流入させることで、犠牲層４５を除去する（図７：Ｓ２１６）。これにより、犠牲層４５が形成された空間は、図９（Ｂ）に示すような空隙８５となる。
Next, the
そして、各パッド電極５１Ｕ，５１ＵＤ，５１Ｃ上にバンプを形成し、当該バンプ上に半田ボール９５を形成する（図７：Ｓ２１７）。このようにして、ラム波や板波などを用いた弾性波デバイスの圧電デバイスを形成する。
Then, bumps are formed on the
以上のような製造方法を用いることで、上述の圧電薄膜１０、メンブレン支持層３３Ｂおよび支持基板３５Ｂが層構成され、メンブレン構造を有する圧電デバイスを、高信頼性で優れた特性で製造できる。さらに、当該圧電デバイスを、工程負荷を増大させることなく製造することができる。
By using the manufacturing method as described above, the piezoelectric
また、圧電基板の材料としてタンタル酸リチウムまたはニオブ酸リチウムを使用した場合、圧電基板はもろく割れやすい。しかし、上記の製造方法では、イオン非注入部に凹部を形成するので、イオン注入後に加熱剥離する際に圧電基板が割れることが無く、スムーズに剥離できる。また、上記のように剥離後の圧電基板を再利用できるので、１枚の圧電基板から複数の圧電デバイスを製造でき、高価な圧電基板を節約できる。 Further, when lithium tantalate or lithium niobate is used as the material of the piezoelectric substrate, the piezoelectric substrate is brittle and easily cracked. However, in the above manufacturing method, since the concave portion is formed in the non-ion-implanted portion, the piezoelectric substrate is not cracked when the heat-separation is performed after the ion implantation, and can be smoothly separated. Moreover, since the peeled piezoelectric substrate can be reused as described above, a plurality of piezoelectric devices can be manufactured from one piezoelectric substrate, and an expensive piezoelectric substrate can be saved.
なお、本発明の実施形態に係る圧電デバイスの製造方法は、Ｆ−ＢＡＲや板波デバイスの他にも、各種圧電デバイスに適用することが可能である。例えば、圧電振動モーター、ジャイロ等にも適用できる。 In addition, the manufacturing method of the piezoelectric device which concerns on embodiment of this invention is applicable to various piezoelectric devices other than F-BAR and a plate wave device. For example, it can be applied to a piezoelectric vibration motor, a gyro, and the like.
１−圧電単結晶基板、２，３−複合圧電基板、１０−圧電薄膜、１５Ａ〜１５Ｃ−非マスク部、１６Ａ〜１６Ｃ−凹部、２０−下部電極、２１Ａ〜２１Ｃ−固定治具、３０Ａ−拡散防止層、４０，４１，４５−犠牲層、６０−上部電極、７０−レジスト膜、７１，７６−エッチング窓、７５−保護層、９０−バンプ、１００−イオン注入層 1-piezoelectric single crystal substrate, 2,3-composite piezoelectric substrate, 10-piezoelectric thin film, 15A-15C-non-mask part, 16A-16C-recess, 20-lower electrode, 21A-21C-fixing jig, 30A-diffusion Prevention layer, 40, 41, 45-sacrificial layer, 60-upper electrode, 70-resist film, 71,76-etching window, 75-protection layer, 90-bump, 100-ion implantation layer
Claims (5)
イオン注入面から注入されるイオンによりイオン注入層が形成される圧電基板に対して、前記イオン注入面におけるイオンが注入されないイオン非注入部に対応する領域に、前記イオン注入面を基準にして前記イオン注入層よりも深い凹部を生成する凹部形成工程と、
前記凹部および前記イオン注入層を形成後の圧電基板の前記イオン注入面に支持体を接合する接合工程と、
前記支持体が接合された圧電基板から圧電薄膜を加熱剥離する剥離工程と、
を有する圧電デバイスの製造方法。 A method of manufacturing a piezoelectric device comprising a piezoelectric thin film supported by a support,
With respect to a piezoelectric substrate in which an ion implantation layer is formed by ions implanted from the ion implantation surface, a region corresponding to an ion non-implanted portion where ions are not implanted on the ion implantation surface, with reference to the ion implantation surface. A recess forming step for generating a recess deeper than the ion implantation layer;
A bonding step of bonding a support to the ion-implanted surface of the piezoelectric substrate after forming the recess and the ion-implanted layer;
A peeling step of thermally peeling the piezoelectric thin film from the piezoelectric substrate to which the support is bonded;
A method of manufacturing a piezoelectric device having
前記イオン注入面からイオンを注入して、前記圧電基板内に前記イオン注入層を形成するイオン注入工程と、
を有し、
前記固定工程の前段に前記凹部形成工程を有し、前記イオン注入工程の後段に前記接合工程を有する、請求項１に記載の圧電デバイスの製造方法。 A fixing step of fixing the piezoelectric substrate by attaching a fixing jig to the recess;
An ion implantation step of implanting ions from the ion implantation surface to form the ion implantation layer in the piezoelectric substrate;
Have
2. The method of manufacturing a piezoelectric device according to claim 1, wherein the concave portion forming step is provided before the fixing step, and the joining step is provided after the ion implantation step.
前記イオン注入面からイオンを注入して、前記圧電基板内にイオン注入層を形成するイオン注入工程と、
を有し、前記イオン注入工程の後段に前記凹部形成工程を有する、請求項１に記載の圧電デバイスの製造方法。 A fixing step of fixing the piezoelectric substrate by attaching a fixing jig to the outer periphery of the ion implantation surface;
An ion implantation step of implanting ions from the ion implantation surface to form an ion implantation layer in the piezoelectric substrate;
The method for manufacturing a piezoelectric device according to claim 1, further comprising the step of forming the recesses after the ion implantation step.
フォトリソグラフィ法により非マスク部を形成する工程と、
エッチングにより前記非マスク部に凹部を形成する工程と、
を備えた請求項１乃至３のいずれかに記載の圧電デバイスの製造方法。 The recess forming step includes
Forming a non-mask portion by photolithography,
Forming a recess in the non-mask portion by etching;
A method for manufacturing a piezoelectric device according to claim 1, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009279994A JP2011124738A (en) | 2009-12-10 | 2009-12-10 | Method of manufacturing piezoelectric device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009279994A JP2011124738A (en) | 2009-12-10 | 2009-12-10 | Method of manufacturing piezoelectric device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011124738A true JP2011124738A (en) | 2011-06-23 |
Family
ID=44288210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009279994A Pending JP2011124738A (en) | 2009-12-10 | 2009-12-10 | Method of manufacturing piezoelectric device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011124738A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013031725A1 (en) * | 2011-09-01 | 2013-03-07 | 株式会社村田製作所 | Piezoelectric bulk wave device and production method therefor |
| WO2013031724A1 (en) * | 2011-09-01 | 2013-03-07 | 株式会社村田製作所 | Piezoelectric bulk wave device and production method therefor |
| WO2013031650A1 (en) * | 2011-09-02 | 2013-03-07 | 株式会社村田製作所 | Elastic wave device and production method therefor |
| WO2013031748A1 (en) * | 2011-09-01 | 2013-03-07 | 株式会社村田製作所 | Piezoelectric bulk wave device and production method therefor |
| WO2014104098A1 (en) * | 2012-12-26 | 2014-07-03 | 日本碍子株式会社 | Composite substrate, method for fabricating same, and elastic wave device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145862A (en) * | 1997-07-24 | 1999-02-16 | Denso Corp | Manufacture of semiconductor substrate |
| JP2003017967A (en) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | Surface acoustic wave element and its manufacturing method |
| JP2006524016A (en) * | 2003-03-03 | 2006-10-19 | クリー インコーポレイテッド | Nitride-based integrated acoustic wave device and method for manufacturing nitride-based integrated acoustic wave device |
| JP2008516460A (en) * | 2004-10-12 | 2008-05-15 | コミツサリア タ レネルジー アトミーク | Planar transport resonant heterostructure manufacturing method |
| JP2008311627A (en) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
| WO2009081651A1 (en) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | Composite piezoelectric substrate manufacturing method |
-
2009
- 2009-12-10 JP JP2009279994A patent/JP2011124738A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145862A (en) * | 1997-07-24 | 1999-02-16 | Denso Corp | Manufacture of semiconductor substrate |
| JP2003017967A (en) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | Surface acoustic wave element and its manufacturing method |
| JP2006524016A (en) * | 2003-03-03 | 2006-10-19 | クリー インコーポレイテッド | Nitride-based integrated acoustic wave device and method for manufacturing nitride-based integrated acoustic wave device |
| JP2008516460A (en) * | 2004-10-12 | 2008-05-15 | コミツサリア タ レネルジー アトミーク | Planar transport resonant heterostructure manufacturing method |
| JP2008311627A (en) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
| WO2009081651A1 (en) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | Composite piezoelectric substrate manufacturing method |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013031725A1 (en) * | 2011-09-01 | 2015-03-23 | 株式会社村田製作所 | Piezoelectric bulk wave device and manufacturing method thereof |
| US9837598B2 (en) | 2011-09-01 | 2017-12-05 | Murata Manufacturing Co., Ltd. | Piezoelectric bulk wave device, and method of manufacturing the piezoelectric bulk wave device |
| WO2013031725A1 (en) * | 2011-09-01 | 2013-03-07 | 株式会社村田製作所 | Piezoelectric bulk wave device and production method therefor |
| JPWO2013031748A1 (en) * | 2011-09-01 | 2015-03-23 | 株式会社村田製作所 | Piezoelectric bulk wave device and manufacturing method thereof |
| CN103765770A (en) * | 2011-09-01 | 2014-04-30 | 株式会社村田制作所 | Piezoelectric bulk wave device and production method therefor |
| CN103765771A (en) * | 2011-09-01 | 2014-04-30 | 株式会社村田制作所 | Piezoelectric bulk wave device and production method therefor |
| WO2013031724A1 (en) * | 2011-09-01 | 2013-03-07 | 株式会社村田製作所 | Piezoelectric bulk wave device and production method therefor |
| JPWO2013031724A1 (en) * | 2011-09-01 | 2015-03-23 | 株式会社村田製作所 | Piezoelectric bulk wave device and manufacturing method thereof |
| US9530956B2 (en) | 2011-09-01 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Piezoelectric bulk wave device, and method of manufacturing the piezoelectric bulk wave device |
| WO2013031748A1 (en) * | 2011-09-01 | 2013-03-07 | 株式会社村田製作所 | Piezoelectric bulk wave device and production method therefor |
| WO2013031650A1 (en) * | 2011-09-02 | 2013-03-07 | 株式会社村田製作所 | Elastic wave device and production method therefor |
| JPWO2013031650A1 (en) * | 2011-09-02 | 2015-03-23 | 株式会社村田製作所 | Elastic wave device and manufacturing method thereof |
| CN104871431A (en) * | 2012-12-26 | 2015-08-26 | 日本碍子株式会社 | Composite substrate, method for fabricating same, and elastic wave device |
| US10622544B2 (en) | 2012-12-26 | 2020-04-14 | Ngk Insulators, Ltd. | Composite substrate and acoustic wave device |
| WO2014104098A1 (en) * | 2012-12-26 | 2014-07-03 | 日本碍子株式会社 | Composite substrate, method for fabricating same, and elastic wave device |
| US9917246B2 (en) | 2012-12-26 | 2018-03-13 | Ngk Insulators, Ltd. | Composite substrate, production method thereof, and acoustic wave device |
| US20180083184A1 (en) * | 2012-12-26 | 2018-03-22 | Ngk Insulators, Ltd. | Composite Substrate and Acoustic Wave Device |
| CN104871431B (en) * | 2012-12-26 | 2018-04-10 | 日本碍子株式会社 | Composite base plate and its manufacture method, and acoustic wave device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9385301B2 (en) | Method for manufacturing composite piezoelectric substrate | |
| KR101251031B1 (en) | Method for manufacturing composite piezoelectric substrate and piezoelectric device | |
| KR101374303B1 (en) | Piezoelectric device and method for manufacturing piezoelectric device | |
| JP5510465B2 (en) | Piezoelectric device and method for manufacturing piezoelectric device | |
| EP2182560B1 (en) | Method for manufacturing piezoelectric device | |
| US11942915B2 (en) | Bulk acoustic wave resonator device and method of manufacturing thereof | |
| JP2011124738A (en) | Method of manufacturing piezoelectric device | |
| JPWO2013031747A1 (en) | Piezoelectric bulk wave device and manufacturing method thereof | |
| JP5471379B2 (en) | Method for manufacturing piezoelectric device | |
| JP5277999B2 (en) | Manufacturing method of composite substrate | |
| JP5992912B2 (en) | Elastic wave device and manufacturing method thereof | |
| JP2012074462A (en) | Piezoelectric device manufacturing method | |
| CN113050306B (en) | Electro-optical crystal film for electro-optical modulator, preparation method and electronic component | |
| JP5370100B2 (en) | Method for manufacturing piezoelectric device | |
| US20100175236A1 (en) | Method for manufacturing piezoelectric device | |
| JP2011029526A (en) | Method of manufacturing composite substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |