JP2011119529A - Semiconductor device, integrated circuit, matrix circuit, display element, radio communication apparatus, electronic apparatus, and method of manufacturing the semiconductor device - Google Patents
Semiconductor device, integrated circuit, matrix circuit, display element, radio communication apparatus, electronic apparatus, and method of manufacturing the semiconductor device Download PDFInfo
- Publication number
- JP2011119529A JP2011119529A JP2009276618A JP2009276618A JP2011119529A JP 2011119529 A JP2011119529 A JP 2011119529A JP 2009276618 A JP2009276618 A JP 2009276618A JP 2009276618 A JP2009276618 A JP 2009276618A JP 2011119529 A JP2011119529 A JP 2011119529A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- organic semiconductor
- protective layer
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
Description
本発明は有機半導体を用いた半導体装置及び半導体装置の製造方法に関する。また、本発明は、この半導体装置を備えた、集積回路、マトリックス回路、表示素子、無線通信装置、電子機器に関する。 The present invention relates to a semiconductor device using an organic semiconductor and a method for manufacturing the semiconductor device. The present invention also relates to an integrated circuit, a matrix circuit, a display element, a wireless communication device, and an electronic device provided with this semiconductor device.
薄膜トランジスタ（Thin Film Transistor）は、例えばアクティブマトリックス型の液晶ディスプレイにおいて画素電極のスイッチングに用いられるなど、電子回路において欠かすことのできない素子となりつつある。
しかし、半導体材料としてアモルファスシリコンや多結晶シリコンを用いるＳｉ系無機半導体トランジスタの場合、露光、ドーピング、成膜、エッチング等の精密かつ複雑な工程を必要とする。また、クリーンルームや真空装置など、設備も大型となるため、コストが高い。
Thin film transistors are becoming indispensable elements in electronic circuits, for example, used for switching pixel electrodes in active matrix liquid crystal displays.
However, in the case of a Si-based inorganic semiconductor transistor using amorphous silicon or polycrystalline silicon as a semiconductor material, precise and complicated processes such as exposure, doping, film formation, and etching are required. Moreover, since the facilities such as a clean room and a vacuum apparatus are large, the cost is high.
これに対して有機半導体トランジスタでは、常温・常圧での塗布成膜や有機半導体材料を溶媒に溶解しインク化することにより印刷成膜が可能となり、真空プロセスを必要としない。また材料の利用効率も高いので低コストかつ環境負荷も低減した薄膜トランジスタを形成することができる。他にもプラスチック等のフレキシブルな基板上への形成も可能であることから次世代トランジスタとして注目を集め、これまでに様々な製法が提案されてきた。 On the other hand, in an organic semiconductor transistor, a coating film can be formed at room temperature and normal pressure, or a printed film can be formed by dissolving an organic semiconductor material in a solvent to form an ink, and does not require a vacuum process. In addition, since the utilization efficiency of the material is high, a thin film transistor with low cost and reduced environmental load can be formed. In addition, since it can be formed on a flexible substrate such as plastic, it has attracted attention as a next-generation transistor, and various manufacturing methods have been proposed so far.
有機半導体を用いて薄膜トランジスタを形成する場合、有機半導体層は、一般的な有機溶媒やアルコールなどに対して溶解性を示す。そのため、有機半導体層がそれらの溶媒に露出することを最小化するために、通常は、基板上の最下部に形成されたゲート電極上に形成された絶縁層上にソース電極及びドレイン電極を形成する。そして、ソース電極及びドレイン電極の表面と、有機半導体層の裏面とが接触するボトムコンタクト・ボトムゲート（ＢＣＢＧ）構造とするのが一般的である。 In the case where a thin film transistor is formed using an organic semiconductor, the organic semiconductor layer exhibits solubility in a general organic solvent, alcohol, or the like. Therefore, in order to minimize the exposure of the organic semiconductor layer to those solvents, the source electrode and the drain electrode are usually formed on the insulating layer formed on the gate electrode formed at the bottom of the substrate. To do. In general, a bottom contact / bottom gate (BCBG) structure in which the surfaces of the source electrode and the drain electrode are in contact with the back surface of the organic semiconductor layer is used.
しかし、ボトムゲートにおいて、ボトムコンタクト構造の場合、キャリア注入効率の問題により接触抵抗が大きくなっており、薄膜トランジスタの移動度が低下する。一方、有機半導体を用いてトップコンタクト・ボトムゲート（ＴＣＢＧ）の構造を形成する場合には、理論上薄膜トランジスタの特性は優れているが、実際にはパターニングに際して使用される有機溶媒により、薄膜トランジスタの特性が大幅に劣化する。
そのため、一般的には有機半導体層上に、ソース電極及びドレイン電極を形成する場合には、シャドウマスク法が用いられている。その際、シャドウマスクの物理的な制約によってチャンネルの長さが数十μｍ以上となるため、薄膜トランジスタのオン電流が低下する。またさらには、トランジスタのサイズが大きくなり開口率及び解像度などに影響を与えるため、例えば実際のアクティブマトリックスアレイの集積化に適用することは困難であった。
However, in the case of the bottom contact structure in the bottom gate, the contact resistance is increased due to the problem of carrier injection efficiency, and the mobility of the thin film transistor is decreased. On the other hand, when a top contact / bottom gate (TCBG) structure is formed using an organic semiconductor, the characteristics of the thin film transistor are theoretically excellent. However, the characteristics of the thin film transistor actually depend on the organic solvent used for patterning. Will deteriorate significantly.
Therefore, generally, when forming a source electrode and a drain electrode on an organic semiconductor layer, a shadow mask method is used. At this time, the channel length becomes several tens of μm or more due to physical restrictions of the shadow mask, so that the on-current of the thin film transistor is reduced. Furthermore, since the size of the transistor increases and affects the aperture ratio and resolution, it has been difficult to apply to actual active matrix array integration, for example.
これを解決するために、有機半導体層上にフォトリソグラフィ工程によって高精度にソース・ドレイン電極をパターン形成する方法が検討されている。このＴＣＢＧ型の素子構造を作製する方法を図１１に示す。図１１Ａに示すように、基板９０上のゲート電極９１上にゲート絶縁膜９２が形成される。そして、ゲート絶縁膜９２上に有機半導体材料を塗布して有機半導体層９３を形成し、この有機半導体層９３上にソース・ドレイン電極となる金属膜９４が形成される。
次に図１１Ｂに示すように、金属膜９４上にレジストを塗布して露光・現像を行い、ソース・ドレイン電極とする領域上にのみレジスト９５が残されたパターンを形成する。
そして、図１１Ｃに示すように、レジスト９５をマスクとして金属膜９４をエッチングすることで、ソース電極９８、ドレイン電極９９が形成される。
最後に図１１Ｄに示すように、無機溶剤によってレジスト９５を剥離、除去することによりＴＣＢＧ型の有機ＴＦＴ９００が完成する。
In order to solve this, a method of patterning source / drain electrodes with high accuracy on an organic semiconductor layer by a photolithography process has been studied. A method for manufacturing this TCBG type element structure is shown in FIG. As shown in FIG. 11A, a gate
Next, as shown in FIG. 11B, a resist is applied on the
Then, as shown in FIG. 11C, the
Finally, as shown in FIG. 11D, the
しかしこの手法の場合、レジスト９５をマスクとして金属膜９４をエッチングする際に、図１１Ｃの領域Ｔ２における有機半導体層９３の表面損傷が生じる。チャネル層表面にこのような損傷があると、サブスレッショルド特性が劣化し、オン／オフ比が低下してしまうことが問題であった。またＢＣＢＧ構造の場合には、先にソース・ドレイン電極をゲート絶縁膜上に形成し、その上から有機半導体材料を塗布することが可能であるため、こうした問題はＴＣＢＧ型の素子構造において特に顕著となる。
However, in this method, when the
また、他の方法として、リフトオフによってソース・ドレイン電極を形成する場合には、レジストを有機半導体層上に直接塗布することになる。このため、レジストに含まれる有機溶剤によってやはり有機半導体膜質が劣化してしまう。 As another method, when the source / drain electrodes are formed by lift-off, the resist is directly applied onto the organic semiconductor layer. For this reason, the organic semiconductor film quality is also deteriorated by the organic solvent contained in the resist.
本発明は上記問題を鑑みて、エッチングによりソース・ドレイン電極を形成しても、有機半導体層が損傷を受けることなく、良好なオン／オフ比を示す有機半導体装置、及びその製造方法を提供することを目的とする。 In view of the above problems, the present invention provides an organic semiconductor device exhibiting a good on / off ratio without damaging the organic semiconductor layer even when the source / drain electrodes are formed by etching, and a method for manufacturing the same. For the purpose.
上記課題を解決するために本発明による半導体装置は、基板上に形成されたゲート電極と、ゲート電極及び基板上に形成されたゲート絶縁層と、このゲート絶縁層上に形成されたｐ型有機半導体層とを備える。
そして、この有機半導体層上全面に形成された保護層と、保護層上に形成されたソース電極及びドレイン電極と、を備える。
In order to solve the above-described problems, a semiconductor device according to the present invention includes a gate electrode formed on a substrate, a gate electrode and a gate insulating layer formed on the substrate, and a p-type organic formed on the gate insulating layer. A semiconductor layer.
A protective layer formed on the entire surface of the organic semiconductor layer and a source electrode and a drain electrode formed on the protective layer are provided.
また本発明による集積回路は、上述の本発明による半導体装置を用いて構成するものである。したがって、本発明による集積回路を構成する半導体装置は、基板上に形成されたゲート電極と、ゲート電極及び基板上に形成されたゲート絶縁層と、ゲート絶縁層上に形成されたｐ型有機半導体層とを備える。
また、この有機半導体層上全面に形成された保護層と、保護層上に形成されたソース電極及びドレイン電極と、を備える。
An integrated circuit according to the present invention is configured using the above-described semiconductor device according to the present invention. Therefore, a semiconductor device constituting an integrated circuit according to the present invention includes a gate electrode formed on a substrate, a gate electrode and a gate insulating layer formed on the substrate, and a p-type organic semiconductor formed on the gate insulating layer. And a layer.
Further, a protective layer formed on the entire surface of the organic semiconductor layer, and a source electrode and a drain electrode formed on the protective layer are provided.
また本発明によるマトリックス回路は、複数の走査線と、走査線と交差する方向に配設された複数の信号線と、走査線と信号線の交差毎に配置され、ドレイン電極が信号線に接続され、ゲート電極が走査線に接続された半導体装置とを備える。また、この半導体装置のソース電極に接続された静電容量を備える。
また、マトリックス回路を構成するこの半導体装置には、上述の本発明による半導体装置を用いる。したがってこの半導体装置は、基板上に形成されたゲート電極と、ゲート電極及び基板上に形成されたゲート絶縁層とを備える。そしてさらに、ゲート絶縁層上に形成されたｐ型有機半導体層と、この有機半導体層上全面に形成された保護層と、保護層上に形成されたソース電極及びドレイン電極とを備える。
Further, the matrix circuit according to the present invention is arranged at each intersection of a plurality of scanning lines, a plurality of signal lines arranged in a direction intersecting with the scanning lines, and the scanning lines, and the drain electrode is connected to the signal line. And a semiconductor device having a gate electrode connected to the scan line. In addition, a capacitance connected to the source electrode of the semiconductor device is provided.
The semiconductor device according to the present invention described above is used as the semiconductor device constituting the matrix circuit. Therefore, the semiconductor device includes a gate electrode formed on the substrate, and a gate insulating layer formed on the gate electrode and the substrate. Further, a p-type organic semiconductor layer formed on the gate insulating layer, a protective layer formed on the entire surface of the organic semiconductor layer, and a source electrode and a drain electrode formed on the protective layer are provided.
また本発明による表示素子は、基板上に形成されたゲート電極と、ゲート電極及び基板上に形成されたゲート絶縁層と、ゲート絶縁層上に形成されたｐ型有機半導体層と、この有機半導体層上全面に形成された保護層とを備える。
またさらに、この保護層上に形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極及び保護層を覆って形成された保護膜と、保護膜を覆って形成された絶縁膜とを備える。
そして、この絶縁膜上に形成され、ドレイン電極に接続されたピクセル電極と、ピクセル電極上に配置された表示層とを備える。この表示層は、ピクセル電極からの電圧によって表示を切り替える表示機能を有するものであればよく、既知の各種形態をとってよい。
すなわち、上述の本発明による半導体装置上に例えば液晶や有機電界発光素子等を形成し、接続するものである。
The display element according to the present invention includes a gate electrode formed on a substrate, a gate insulating layer formed on the gate electrode and the substrate, a p-type organic semiconductor layer formed on the gate insulating layer, and the organic semiconductor. And a protective layer formed on the entire surface.
Furthermore, a source electrode and a drain electrode formed on the protective layer, a protective film formed to cover the source electrode, the drain electrode, and the protective layer, and an insulating film formed to cover the protective film are provided.
A pixel electrode formed on the insulating film and connected to the drain electrode and a display layer disposed on the pixel electrode are provided. The display layer may be any display layer that has a display function of switching display according to the voltage from the pixel electrode, and may take various known forms.
That is, for example, a liquid crystal or an organic electroluminescent element is formed on the semiconductor device according to the present invention and connected.
そして本発明による無線通信装置は、電波信号を送受信するループアンテナと、このループアンテナの両端に接続され、受信した電波信号の記録や、ループアンテナの駆動によるデータの送信を行う集積回路と、を備える。
また、この集積回路には上述の本発明による集積回路を用いるものである。したがって、この集積回路を構成する半導体装置は、基板上に形成されたゲート電極と、ゲート電極及び基板上に形成されたゲート絶縁層を備える。またさらに、ゲート絶縁層上に形成されたｐ型有機半導体層と、この有機半導体層上全面に形成された保護層と、保護層上に形成されたソース電極及びドレイン電極とを備える。
A radio communication apparatus according to the present invention includes a loop antenna that transmits and receives radio signals, and an integrated circuit that is connected to both ends of the loop antenna and records received radio signals and transmits data by driving the loop antennas. Prepare.
Further, the integrated circuit according to the present invention is used for this integrated circuit. Therefore, the semiconductor device constituting this integrated circuit includes a gate electrode formed on the substrate, and the gate electrode and a gate insulating layer formed on the substrate. Furthermore, a p-type organic semiconductor layer formed on the gate insulating layer, a protective layer formed on the entire surface of the organic semiconductor layer, and a source electrode and a drain electrode formed on the protective layer are provided.
そして本発明による電子機器は、上述の本発明による半導体装置を用いて構成される。すなわち、本発明による電子機器に用いられる半導体装置は、基板上に形成されたゲート電極と、ゲート電極及び基板上に形成されたゲート絶縁層とを備える。
そしてまた、このゲート絶縁層上に形成されたｐ型有機半導体層と、この有機半導体層上全面に形成された保護層と、保護層上に形成されたソース電極及びドレイン電極とを備える。
And the electronic device by this invention is comprised using the semiconductor device by the above-mentioned this invention. That is, a semiconductor device used for an electronic apparatus according to the present invention includes a gate electrode formed on a substrate, and a gate insulating layer formed on the gate electrode and the substrate.
Further, a p-type organic semiconductor layer formed on the gate insulating layer, a protective layer formed on the entire surface of the organic semiconductor layer, and a source electrode and a drain electrode formed on the protective layer are provided.
また、本発明による半導体装置の製造方法は、基板上にゲート電極を形成するステップと、基板上にゲート電極を覆ってゲート絶縁層を形成するステップと、ゲート絶縁層上にｐ型有機半導体層を形成するステップとを有する。
また、ｐ型有機半導体層上全面に保護層を形成するステップと、保護層上に導電性膜を形成し、導電性膜をエッチングすることによりソース電極及びドレイン電極を形成するステップと、を含む。
The method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate electrode on a substrate, a step of forming a gate insulating layer on the substrate so as to cover the gate electrode, and a p-type organic semiconductor layer on the gate insulating layer. Forming a step.
A step of forming a protective layer over the entire surface of the p-type organic semiconductor layer; and a step of forming a conductive film on the protective layer and etching the conductive film to form a source electrode and a drain electrode. .
本発明の有機半導体装置によれば、有機半導体層上に保護層を形成することで、エッチングによるソース・ドレイン電極の形成時に有機半導体層が損傷を受けるのを防ぐことができる。 According to the organic semiconductor device of the present invention, by forming the protective layer on the organic semiconductor layer, it is possible to prevent the organic semiconductor layer from being damaged when the source / drain electrodes are formed by etching.
また本発明の集積回路によれば、集積回路を構成する半導体装置の有機半導体層上に保護層が設けられている。このため有機半導体層は、その有機半導体層上にソース電極及びドレイン電極を形成する際に受ける損傷から防がれている。したがって本発明による集積回路は、高品質、高性能な処理を行うことができる。 According to the integrated circuit of the present invention, the protective layer is provided on the organic semiconductor layer of the semiconductor device constituting the integrated circuit. For this reason, the organic semiconductor layer is prevented from being damaged when the source electrode and the drain electrode are formed on the organic semiconductor layer. Therefore, the integrated circuit according to the present invention can perform high quality and high performance processing.
またさらに、本発明の無線通信装置によれば、受信した電波信号の記録や、ループアンテナを駆動して電波信号の送信を行う集積回路に搭載される半導体装置の有機半導体層が、製造時に損傷を受けるのを防ぐことができる。 Still further, according to the wireless communication device of the present invention, the organic semiconductor layer of the semiconductor device mounted on the integrated circuit that records the received radio signal and drives the loop antenna to transmit the radio signal is damaged during manufacture. Can be prevented.
また本発明の表示素子によれば、例えば、画素毎に配置される発光素子に電荷を送る半導体装置の有機半導体層が、同様に製造時に損傷を受けるのを防ぐことができる。 In addition, according to the display element of the present invention, for example, the organic semiconductor layer of the semiconductor device that sends charges to the light emitting element arranged for each pixel can be prevented from being damaged during the manufacturing process.
また本発明によるマトリックス回路によれば、例えば画素のスイッチングを行う半導体装置の有機半導体層が、製造時に損傷を受けるのを防ぐことができる。 Further, according to the matrix circuit of the present invention, for example, an organic semiconductor layer of a semiconductor device that performs pixel switching can be prevented from being damaged during manufacture.
また、本発明の電子機器によれば、例えば画像表示部分や、その他の集積回路内における半導体装置の有機半導体層が、同様に製造時に損傷を受けるのを防ぐことができる。 Further, according to the electronic apparatus of the present invention, for example, the organic semiconductor layer of the semiconductor device in the image display portion and other integrated circuits can be prevented from being damaged in the same manner.
そして、本発明の半導体装置の製造方法によれば、有機半導体層上全面に保護層を形成する。このため、有機半導体層上のソース電極及びドレイン電極をエッチングにより形成しても、有機半導体層が損傷を受けるのを防ぐことができる。 And according to the manufacturing method of the semiconductor device of this invention, a protective layer is formed in the whole surface on an organic-semiconductor layer. For this reason, even if the source electrode and the drain electrode on the organic semiconductor layer are formed by etching, the organic semiconductor layer can be prevented from being damaged.
本発明によれば、エッチングによるソース・ドレイン電極の形成時に有機半導体層が損傷を受けるのを防ぐことができるので、高性能な半導体装置を提供することができる。 According to the present invention, the organic semiconductor layer can be prevented from being damaged when the source / drain electrodes are formed by etching, so that a high-performance semiconductor device can be provided.
以下本発明を実施するための最良の形態の例を説明するが、本発明は以下の例に限定されるものではない。説明は以下の順序で行う。
１．第１の実施の形態（有機薄膜トランジスタ）
１−１．製造方法
１−２．実施例
２．第２の実施の形態（集積回路、センサ）
３．第３の実施の形態（表示素子）
３−１．表示素子
３−２．製造方法
４．第４の実施の形態（マトリックス回路、ディスプレイ装置）
５．第５の実施の形態（電子機器）
Examples of the best mode for carrying out the present invention will be described below, but the present invention is not limited to the following examples. The description will be made in the following order.
1. First embodiment (organic thin film transistor)
1-1. Manufacturing method 1-2. Example 2 Second embodiment (integrated circuit, sensor)
3. Third embodiment (display element)
3-1. Display element 3-2.
5. Fifth embodiment (electronic device)
１．第１の実施の形態（有機薄膜トランジスタ）
１−１．製造方法
本発明の第１の実施の形態の有機半導体装置１００を、その製造方法と共に、図１Ａ〜図１Ｄの断面図に示す。
図１Ａに示すように、まず基板１上にゲート電極２を形成する。
基板１やゲート電極２に用いる材料は特に限定するものではない。
基板１の材料には、例えば各種ガラス基板や石英基板、ポリエーテルスルホンやポリイミド、ポリカーボネート、ポリエチレンテレフタレート、ポリアクリレートらが挙げられる。高分子材料から構成される基材を用いる場合には、フィルム、あるいはシート状のフレキシブルな基板であってもよい。
1. First embodiment (organic thin film transistor)
1-1. Manufacturing Method The
As shown in FIG. 1A, a
The material used for the
Examples of the material of the
また、ゲート電極２の材料には例えば白金、金、パラジウム、クロム、ニッケル、モリブデン、ニオブ、ネオジム、アルミニウム、銀、タンタル、タングステン、銅、ルビジウム、ロジウム、チタン、インジウム、錫等の金属、もしくは、これらの金属元素を含む合金や、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、ポリシリコン、アモルファスシリコン、錫酸化物、酸化インジウム、インジウム・錫酸化物を挙げることができる。また、これらの元素を含む層の積層構造であってもよい。
また他にも、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸といった有機材料を用いることもできる。
そしてゲート電極２の形成には例えばスパッタや蒸着、メッキ、金属ペーストや導電性高分子溶液を用いた印刷等の各種手法を用いることができ、ゲート電極２の材料に応じて選択する。
The material of the
In addition, an organic material such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid can also be used.
The
そしてさらに、基板１上にゲート電極２を覆う形でゲート絶縁層３を形成する。ゲート絶縁層３には例えば二酸化シリコン、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯX系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）等の酸化ケイ素系材料や、窒化ケイ素、Ａｌ2Ｏ3、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料を用いることができる。
Further, a
また有機系絶縁材料としては、ポリメチルメタクリレートやポリビニルフェノール、ポリエチレンテレフタレート（ＰＥＴ）、ポリオキシメチレン（ＰＯＭ）、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリスルホン、ポリカーボネート（ＰＣ）、ポリイミド等が挙げられ、これらの組み合わせを用いることもできる。 Examples of organic insulating materials include polymethyl methacrylate, polyvinyl phenol, polyethylene terephthalate (PET), polyoxymethylene (POM), polyvinyl chloride, polyvinylidene fluoride, polysulfone, polycarbonate (PC), polyimide, and the like. A combination of these can also be used.
またゲート絶縁層３の成膜には、無機材料を用いる場合には、例えばＣＶＤ法やスパッタリング法による成膜を行うことができる。一方、有機高分子材料からなるゲート絶縁膜３を成膜する際には、スピンコート等の塗布法や印刷法による成膜を行うことができる。
もしくは、ゲート電極２の表面を酸化または窒化することでゲート絶縁層３を形成してもよい。
In addition, in the case of using an inorganic material, the
Alternatively, the
そしてゲート絶縁層３上に有機半導体層４を形成する。有機半導体層４の材料としては例えば、
ポリピロールおよびポリピロール置換体、
ポリチオフェンおよびポリチオフェン置換体、
ポリイソチアナフテンなどのイソチアナフテン類、
ポリチェニレンビニレンなどのチェニレンビニレン類、
ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、
ポリアニリンおよびポリアニリン置換体、
ポリアセチレン類、
ポリジアセチレン類、
ポリアズレン類、
ポリピレン類、
ポリカルバゾール類、
ポリセレノフェン類、
ポリフラン類、
ポリ（ｐ−フェニレン）類、
ポリインドール類、
ポリピリダジン類、
ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、
上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、
ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した誘導体（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノンなど）
金属フタロシアニン類、
テトラチアフルバレンおよびテトラチアフルバレン誘導体、
テトラチアペンタレンおよびテトラチアペンタレン誘導体、
ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ'−ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミドとともに、Ｎ，Ｎ'−ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ'−ビス（１Ｈ，１Ｈ−ペルフルオロブチル）及びＮ，Ｎ'−ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、
ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、
アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、
Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類、
ＳＷＮＴなどのカーボンナノチューブ、
メロシアニン色素類、ヘミシアニン色素類などの色素
等が挙げられるが、本発明においてはｐ型の有機半導体材料を用いるのが好ましい。
Then, the
Polypyrrole and polypyrrole substitutes,
Polythiophene and polythiophene substitutes,
Isothianaphthenes such as polyisothianaphthene,
Chenylene vinylenes such as polychenylene vinylene,
Poly (p-phenylene vinylene) s such as poly (p-phenylene vinylene),
Polyaniline and polyaniline substitution products,
Polyacetylenes,
Polydiacetylenes,
Polyazulenes,
Polypyrenes,
Polycarbazoles,
Polyselenophenes,
Polyfurans,
Poly (p-phenylene) s,
Polyindoles,
Polypyridazines,
Polymers and polycyclic condensates such as polyvinylcarbazole, polyphenylene sulfide, polyvinylene sulfide,
Oligomers having the same repeating units as the polymers in the materials described above,
A part of carbons of acenes and acenes such as naphthacene, pentacene, hexacene, heptacene, dibenzopentacene, tetrabenzopentacene, pyrene, dibenzopyrene, chrysene, perylene, coronene, terylene, obalene, quaterrylene, circumanthracene, etc. Derivatives substituted with functional groups such as carbonyl, etc. (triphenodioxazine, triphenodithiazine, hexacene-6,15-quinone, etc.)
Metal phthalocyanines,
Tetrathiafulvalene and tetrathiafulvalene derivatives,
Tetrathiapentalene and tetrathiapentalene derivatives,
Along with
Naphthalene tetracarboxylic acid diimides such as
Condensed ring tetracarboxylic diimides such as anthracene tetracarboxylic diimides such as
Fullerenes such as C60, C70, C76, C78, C84,
Carbon nanotubes such as SWNT,
Examples thereof include merocyanine dyes and hemicyanine dyes. In the present invention, it is preferable to use a p-type organic semiconductor material.
この有機半導体層４の形成方法も特に限定するものではない。例えばスピンコート法、キャップコート法、ディップコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、といった各種塗布法や、スクリーン印刷、インクジェット印刷等の印刷法、真空蒸着法等が挙げられるが、用いる有機半導体材料によって適宜選択するのが良い。
尚、この有機半導体層４をパターン形成する場合には、マスク蒸着法や印刷法、リフトオフ法等を用いることができる。
The method for forming the
In the case of patterning the
次いで、図１Ｂに示すように、有機半導体層４上に保護層５を形成する。有機半導体層４にｐ型の半導体材料を用いる場合には、有機半導体層４の半導体材料よりも仕事関数の小さい有機半導体材料によって保護層５を構成するのが好ましい。
例えばα―ＮＰＤ、ＴＰＤ、ＣｕＰｃ、ＴＰＴＥ等の正孔輸送層、正孔注入層として用いることができる材料を用いるのが良い。
また、この保護層５の形成方法も特に限定するものではない。保護層５を有機半導体材料によって形成する場合には、スピンコート法やキャップコート法、ディップコート法等、有機半導体層４の形成方法において挙げた各種手法を選択することができる。
Next, as shown in FIG. 1B, a
For example, a material that can be used as a hole transport layer and a hole injection layer such as α-NPD, TPD, CuPc, and TPTE is preferably used.
Moreover, the formation method of this
この保護層５の形成後、図１Ｃに示すようにソース・ドレイン電極となる金属膜６を形成する。この金属膜６の材料としては、保護層５とオーミックコンタクトのとれる材料であれば特に限定するものではない。例えば、ゲート電極材料として挙げた上記材料から選択することができる。ただし、仕事関数が保護層５の材料よりも小さい材料を用いるのが好ましい。
またこの金属膜６の形成は、例えばスパッタや蒸着、メッキ、金属ペーストや導電性高分子溶液を用いた印刷等、ゲート電極２の形成方法と同じ方法を用いることができる。
After the formation of the
The metal film 6 can be formed by the same method as the method for forming the
そしてレジスト７を金属膜６上に塗布し、金属膜６表面においてゲート電極２の中央付近上、かつ図１Ｃ中において、奥行き方向における領域が露出し、残りの領域がレジスト７によって覆われたパターンをフォトリソグラフィによって形成する。
Then, a resist 7 is applied onto the metal film 6, a pattern in which the region in the depth direction is exposed on the surface of the metal film 6 near the center of the
そして図１Ｄに示すように、このレジスト７をマスクとして金属膜６をウェットエッチングすることで、保護層５上にソース電極８及びドレイン電極９を形成する。次いで最後にレジスト７を溶剤による溶解洗浄等によって除去することで有機半導体装置１００が完成する。
エッチング溶液としては、例えば硝酸、硫酸、塩酸、酢酸、リン酸、フッ酸、過酸化水素水等の酸や、フッ化アンモニウム、ヨウ化カリウム、過マンガン酸塩、重クロム酸塩等の塩、もしくはこれらの混合液からなる溶液を用いることができる。
Then, as shown in FIG. 1D, the
Examples of the etching solution include acids such as nitric acid, sulfuric acid, hydrochloric acid, acetic acid, phosphoric acid, hydrofluoric acid, and hydrogen peroxide, and salts such as ammonium fluoride, potassium iodide, permanganate, and dichromate, Or the solution which consists of these liquid mixture can be used.
本発明による有機半導体装置１００は、ソース電極８及びドレイン電極９と有機半導体層４との間に保護層５を介在させている。このため、金属膜６をエッチングすることによってソース電極８、ドレイン電極９を形成しても、露出するのは領域Ｔ１に示す保護層５の領域である。したがってエッチングによる有機半導体層４の損傷を防ぐことができる。
In the
またさらに、この保護層５を有機半導体材料によって形成すれば、正孔注入層や正孔輸送層として用いることが可能となる。したがって、有機半導体層４、保護層５、ソース電極８及びドレイン電極９の順に仕事関数が小さくなる材料構成とするのがよい。
すなわち保護層５を介在させるだけで、有機半導体層４の損傷を防ぐと同時に、チャネル層である有機半導体層４へのホール注入効果を高め、接触抵抗を低減することができる。したがって、素子の高性能化を低コストで実現することが可能となる。
また、本実施の形態はＴＣＢＧ型であるため、ソース・ドレイン電極８，９の下面全体が保護層５の上面に接するため接触面積を大きくすることができる。したがって保護層５を正孔注入層として用いる場合の正孔注入効果をより高め、効率的に得ることが可能である。
Furthermore, if this
That is, by merely interposing the
In addition, since the present embodiment is a TCBG type, the entire lower surface of the source /
またこの保護層は１層に限定するものではなく、複数の層が積層されたものであってもよい。例えば、有機半導体層４上に第１の保護層としてα―ＮＰＤ（ＩＰ＝５．５ｅｖ）による層を形成し、この第１の保護層上に第２の保護層としてＣｕＰｃ（ＩＰ＝５．１ｅＶ）による層を形成してもよい。この場合のソース・ドレイン電極としては、例えばＡｕ（ＩＰ＝５ｅＶ）を用いることができる。
このように、例えば有機半導体層４、第１の保護層、第２の保護層、ソース電極８及びドレイン電極９の順に仕事関数が小さくなる構成とすることで、第１の保護層を正孔輸送層、第２の保護層を正孔注入層として用いることができる。これによって、より高性能化を図ることができる。
The protective layer is not limited to a single layer, and a plurality of layers may be laminated. For example, a layer made of α-NPD (IP = 5.5 ev) is formed on the
In this way, for example, the work function is reduced in order of the
なお、この保護層５の膜厚が薄過ぎるとエッチングに対する保護機能が損なわれる。またシート抵抗が有機半導体層４よりも小さくなるほどに厚過ぎると、保護層５を通って直接ソース・ドレイン電極間に電流が流れ、スイッチング特性が劣化する。したがって後述するように保護層５の膜厚は２ｎｍ以上１３５ｎｍ以下とするのが好ましい。
If the
１−２．実施例
ここで、保護層５の材料として図３Ａに構造を示すＣｕＰｃを用い、上記方法により作製したＴＣＢＧ型の有機半導体装置の輸送特性を図２に示す。いずれもチャネル長は１００μｍ、チャネル幅は３８０μｍとして作製したものである。
線Ｌ１は保護層５を形成せず有機半導体層４上に直接ソース電極８、ドレイン電極９を形成した場合であり、線Ｌ２は膜厚２ｎｍの保護層５を形成した場合である。また、線Ｌ３は膜厚５０ｎｍの保護層５を形成した場合であり、線Ｌ４、線Ｌ５はそれぞれ膜厚１３５ｎｍ、１４５ｎｍの保護層５を形成した場合である。また、それぞれの条件毎に２つずつ有機半導体装置を作製し、両方の特性を図２に示してある。
1-2. Example Here, the transport characteristics of a TCBG type organic semiconductor device manufactured by the above method using CuPc having the structure shown in FIG. 3A as the material of the
A line L1 is a case where the
なお、基板１にはＳｉ基板を用いて、厚さ３０ｎｍのＣｕ膜をスパッタにより成膜、フォトリソグラフィによってレジストをＣｕ膜上にパターニングした後Ｃｕ膜をエッチングすることでゲート電極２を形成した。
またゲート絶縁層３はＰＶＰ（ポリビニルフェノール）をシクロペンタンに溶解させた溶液をスピンコート法により塗布し、焼成することで形成した。
Note that a Si substrate was used as the
The
次いで、図３Ｂにその構造を示すＣ２Ｐｈ−ＰＸＸを含む溶液をゲート絶縁層３上に塗布し、焼成することで、有機半導体層４を形成した。また、有機半導体層４上に蒸着法によってＣｕＰｃによる保護層５を成膜し、この保護層５上にＡｕ膜を蒸着して金属膜６を形成した。そしてこのＡｕ膜上にレジスト７をフォトリソグラフィによってパターニングし、ウェットエッチングによってソース電極８、ドレイン電極９を形成した。
Next, a solution containing C2Ph-PXX whose structure is shown in FIG. 3B was applied on the
図２の線Ｌ１に示すように、チャネル層とする有機半導体層とソース・ドレイン電極間に保護層を介在させなかった場合には、有機半導体層がエッチングによって表面損傷を受けたため、電流がほとんど流れていない。
これに対して、膜厚２ｎｍの保護層を介在させた場合である線Ｌ２では、オン／オフ比が５桁以上の良好なスイッチング特性を示している。また膜厚が５０ｎｍ、１３５ｎｍの保護層を形成した線Ｌ３、Ｌ４においても、４桁以上のオン／オフ比が得られている。
したがって、本発明により保護層を介在させれば、チャネル層である有機半導体層の損傷を効果的に防げることが確認できる。
As shown by the line L1 in FIG. 2, when the protective layer is not interposed between the organic semiconductor layer serving as the channel layer and the source / drain electrodes, the organic semiconductor layer was damaged by etching, so that almost no current was generated. It is not flowing.
On the other hand, line L2, which is a case where a protective layer having a thickness of 2 nm is interposed, shows good switching characteristics with an on / off ratio of 5 digits or more. In addition, on the lines L3 and L4 on which the protective layers having a thickness of 50 nm and 135 nm are formed, an on / off ratio of 4 digits or more is obtained.
Therefore, it can be confirmed that if the protective layer is interposed according to the present invention, the organic semiconductor layer as the channel layer can be effectively prevented from being damaged.
しかし、保護層の膜厚が１４５ｎｍである線Ｌ５ではオン電流が減少し、またオフ電流が増大してしまっており、オン・オフ比は２桁程度とゲート変調をほとんど受けていない。
これは、保護層の膜厚を厚くし過ぎたことにより保護層のシート抵抗が低下し、保護層内を通って直接ソース・ドレイン電極間を流れる電流が主電流となってしまったためである。
However, in the line L5 where the thickness of the protective layer is 145 nm, the on-current is decreased and the off-current is increased, and the on / off ratio is about two digits and hardly undergoes gate modulation.
This is because the sheet resistance of the protective layer is reduced by making the protective layer too thick, and the current flowing directly between the source and drain electrodes through the protective layer becomes the main current.
またここでは例示しないが、保護層の膜厚が２ｎｍ未満の場合においても、チャネル層の保護効果が得られることがある。しかし、このような極薄の膜厚を常に均一に制御することは困難である。また厚さ２ｎｍ未満の場合には、保護層材料が、チャネル層とする有機半導体層上においてアイランド成長している状態であり、膜としては非常に不安定である。
またソース・ドレイン電極の形成時には、電極エッチングのオーバーエッチング時間や、エッチング溶液の濃度、温度等によって保護層へ与える負荷も変化する。しかし、こうした極薄の膜厚ではその影響が素子特性に反映されやすく、再現性に乏しい。
このため、保護層の膜厚は２ｎｍ以上１３５ｎｍ以下とするのが好ましい。
Although not illustrated here, the protective effect of the channel layer may be obtained even when the thickness of the protective layer is less than 2 nm. However, it is difficult to always control such an extremely thin film thickness uniformly. When the thickness is less than 2 nm, the protective layer material is in an island-grown state on the organic semiconductor layer serving as the channel layer, and the film is very unstable.
Further, when the source / drain electrodes are formed, the load applied to the protective layer also varies depending on the overetching time of the electrode etching, the concentration of the etching solution, the temperature, and the like. However, with such an extremely thin film thickness, the effect is easily reflected in the element characteristics, and reproducibility is poor.
For this reason, it is preferable that the film thickness of a protective layer shall be 2 nm or more and 135 nm or less.
また保護層の膜厚が５０ｎｍである線Ｌ３と、保護層の膜厚が１３５ｎｍである線Ｌ４とを比較すると、保護層の膜厚が１３５ｎｍの場合では、膜厚５０ｎｍの場合に比べてオン／オフ比が低下しているのがわかる。
また、保護層の膜厚が２ｎｍである線Ｌ２と、保護層の膜厚が１３５ｎｍである線Ｌ４とを比較しても、保護層の膜厚が２ｎｍである場合の方が高いオン／オフ比が得られていることが確認できる。
このことから、最適な保護層の膜厚は少なくとも２ｎｍ以上５０ｎｍ以下の範囲にあると言える。したがって保護層の膜厚は、さらには２ｎｍ以上５０ｎｍ以下とするのがより好ましい。
Further, when the line L3 having a protective layer thickness of 50 nm and the line L4 having a protective layer thickness of 135 nm are compared, the protective layer thickness of 135 nm is on compared to the case of the thickness of 50 nm. It can be seen that the / off ratio is reduced.
Further, even when the line L2 having a protective layer thickness of 2 nm and the line L4 having a protective layer thickness of 135 nm are compared, the ON / OFF state is higher when the protective layer thickness is 2 nm. It can be confirmed that the ratio is obtained.
From this, it can be said that the optimum thickness of the protective layer is in the range of at least 2 nm and not more than 50 nm. Therefore, the film thickness of the protective layer is more preferably 2 nm or more and 50 nm or less.
２．第２の実施の形態（集積回路、センサ）
次に、上記の半導体装置によって集積回路を構成し、いわゆるＩＣタグ等の無線通信センサに適用する例について図４を参照して説明する。
図４は、本実施の形態による無線通信センサ２００の概略構成を示す斜視図である。本実施の形態による無線通信センサ２００は、例えば基板２１と、基板２１上に形成されるループアンテナ２２と、ループアンテナ２２の両端に接続される集積回路２３とを備える。
2. Second embodiment (integrated circuit, sensor)
Next, an example in which an integrated circuit is formed using the semiconductor device described above and applied to a wireless communication sensor such as a so-called IC tag will be described with reference to FIG.
FIG. 4 is a perspective view showing a schematic configuration of the
集積回路２３はメモリを内蔵しており、ここに例えば個人情報や商品情報といった各種情報が記録される。またループアンテナ２２は、図示しないリーダやライタからの電波信号を受けると電磁誘導等の磁気的結合により高周波信号を誘起し、この高周波信号の電力によって集積回路２３を駆動する。
The
集積回路２３は、ループアンテナ２２に誘起された高周波信号を処理することで、ライタから送信された情報を集積回路２３に内臓されたメモリに記録する。またさらに集積回路２３はループアンテナを駆動することで、メモリに記録された情報をリーダに送信する。
The
すなわち、本実施の形態においては電源を必要としないパッシブ型の無線通信センサを例としており、このため薄型化に有利である。また、基板２１の上面、裏面側をシート２４、２５により覆ってあってもよい。
That is, in this embodiment, a passive wireless communication sensor that does not require a power source is taken as an example, which is advantageous for thinning. Further, the upper surface and the rear surface side of the
また、本実施の形態による無線通信センサ２００では、集積回路５３を、本発明の半導体装置を用いて、例えば、第１の実施の形態（図１）において示した有機半導体装置１００を用いて構成するものである。
ＩＣタグ等の無線通信センサにおいては、内蔵される集積回路を有機薄膜トランジスタによって構成することでセンサ全体を薄いフィルム状に形成することが可能となる。
また集積回路２３を構成する有機半導体装置１００は、その有機半導体層上に保護層を有しているため、ソース・ドレイン電極形成時に損傷を受けていない。このため、ばらつき無く高品質なセンサを提供することが可能である。またさらに、保護層を有機半導体材料によって構成し、これを正孔注入層や正孔輸送層として用いることにより、有機半導体装置１００の移動度を向上させることができるので、より高性能化を図ることができる。
In the
In a wireless communication sensor such as an IC tag, a built-in integrated circuit is formed of an organic thin film transistor, whereby the entire sensor can be formed into a thin film.
In addition, the
３．第３の実施の形態（表示素子）
３−１．表示素子
次に、本発明の半導体装置によって、例えば液晶ディスプレイ等に用いられる表示素子を構成する例について説明する。
図５Ａは本実施の形態による表示素子３００の上面図である。また、図５Ｂは図４ＡのＸ−Ｘ’断面図である。
3. Third embodiment (display element)
3-1. Display Element Next, an example in which a display element used in, for example, a liquid crystal display or the like is configured by the semiconductor device of the present invention will be described.
FIG. 5A is a top view of the
基板１１上には第１の金属層であるゲート電極１２と補助容量電極４６、配線３１、３２が形成され、その上に絶縁層１３が形成される。このゲート電極１２は図５Ａに示すように例えば配線３１に接続され、また補助容量電極４６は例えば配線３２に接続される。
On the
また、ゲート電極１２の上方部分には、絶縁層１３上に有機半導体層１４が形成され、この有機半導体層１４の全面に渡ってその上に保護層１５が形成される。
なお、ここで有機半導体層１４としてはｐ型の材料を用いる場合を示している。したがって、保護層１５は第１の実施の形態（図１）において示したように、正孔注入層、正孔輸送層としても用いるのが好ましい。
An
Here, the case where a p-type material is used as the
そしてこの保護層１５上には、第２の金属層としてソース電極１８とドレイン電極１９、配線３０、補助容量電極４９が形成される。このソース電極１８は図５Ａに示すように配線３０に接続され、またドレイン電極１９は補助容量電極４９に接続される。
この補助容量電極４９は補助容量電極４６上に配置されており、これにより絶縁層１３を誘電体とした補助容量４７が構成される。
On the
The
またソース電極１８、ドレイン電極１９、保護層１５を覆うように保護膜４０が配置される。また、この保護膜４０と第２の金属層である補助容量電極４９、ソース電極１８、ドレイン電極１９、配線３０上に層間絶縁膜４１が形成される。
A
この層間絶縁膜４１は、表面が平坦化された平坦化膜として形成されていることが好ましい。また、補助容量電極４９上において貫通孔４８が設けられており、第３の金属層である層間絶縁膜４１上のピクセル電極４２と接続される。またピクセル電極４２は高い光反射率を有するのが好ましい。
The
ピクセル電極４２上には例えば表示層４４が配置され、この表示層４４は絶縁部材４３によって所望の発光領域（画素領域）に区分けされる。すなわち、区分けされた１画素毎の領域が画素開口となる。
また、自発光型の表示素子とする場合には、例えば有機層４４は少なくとも有機電界発光層を備えた積層構造によって構成することができる。例えばピクセル電極４２側から順に正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層等によって構成すればよい。
For example, a
In the case of a self-luminous display element, for example, the
そしてこの表示層４４上に、ピクセル電極４２と対向する共通電極４５が配置される。この共通電極４５は、表示層４４において発光した光を透過させるように光透過性材料によって構成される。
またここでは図示しないが、共通電極４５上には光透過性材料からなる封止層を形成し、さらにその上に光透過性の基板を張り合わせてもよい。
A
Although not shown here, a sealing layer made of a light-transmitting material may be formed on the
以上のような表示素子３００では、配線３２を定電圧源に接続し、配線３０から入力電圧を入力することでソース・ドレイン電極間が導通し、電流が流れる。そして流れた電流はピクセル電極４２を通じて表示層４４に供給され、供給された電流量に応じた輝度で例えば表示層４４内の有機電界発光層が発光する。
In the
また、本実施の形態においては、上述の自発光型の表示素子に限るものではない。すなわち、表示のスイッチングに上記第１の実施の形態による有機半導体装置１００を用いるものであり、各種の表示素子に適宜適用できる。
そして、表示層４４は、ピクセル電極４２からの電圧によって表示を切り替える表示機能を有するものであればよく、既知の各種形態をとってよい。
例えば、液晶表示素子とする場合には、表示層４４を例えば液晶層と配向膜によって構成し、ピクセル電極４２及び共通電極４５間の電圧によって、液晶の配向を制御するように構成すればよい。
In this embodiment mode, the present invention is not limited to the above self-luminous display element. That is, the
And the
For example, in the case of a liquid crystal display element, the
また、電気泳動型の表示素子とする場合には、表示層４４を例えばマイクロカプセルによって構成することができる。
このマイクロカプセル内部には、例えば液体と、着色した荷電粒子が充填されており、ピクセル電極４２及び共通電極４５間の電圧によって、マイクロカプセルの上部または底部に荷電粒子が引き付けられる。この荷電粒子の移動によって表示を切り替えることが可能である。
Further, in the case of an electrophoretic display element, the
The inside of the microcapsule is filled with, for example, liquid and colored charged particles, and the charged particles are attracted to the top or bottom of the microcapsule by the voltage between the
３−２．製造方法
次に本実施の形態による表示素子３００の製造方法について、図６を参照して以下に説明する。
図６Ａに示すように、まず基板１１上に有機半導体装置３１０を形成する。この有機半導体装置３１０には、第１の実施の形態（図１）において示した有機半導体装置１００を用いることができる。
ただし、本実施の形態においてはゲート電極１２の隣に補助容量電極４６を形成する。この補助容量電極４６はスパッタや蒸着、印刷等、第１の実施の形態において示したゲート電極２と同様の方法によりゲート電極１２と同時に形成することができる。また材料には第１の実施の形態においてゲート電極２の材料として示したものの中から選択してよい。
3-2. Manufacturing Method Next, a manufacturing method of the
As shown in FIG. 6A, first, the
However, in this embodiment, the
また、ゲート電極１２上方の絶縁層１３上に有機半導体層１４を形成するが、ここでは有機半導体層１４にｐ型の材料を用い、その上には例えばα―ＮＰＤ、ＴＰＤ、ＣｕＰｃ、ＴＰＴＥ等による保護層１５を形成する。
まず有機半導体層１４をスピンコート法や印刷法等によって絶縁層１３上に形成した後、保護層１５を蒸着法やスピンコート法、キャップコート法、ディップコート法等により、絶縁層１３上に形成する。
次いでこの保護層１５上にレジストを塗布し、フォトリソグラフィによってゲート電極１２の上方部分にのみレジストが残された状態とする。そしてこの残されたレジストをマスクとして保護層１５、有機半導体層１４をエッチングする。これにより、ゲート電極１２の上方部にのみ有機半導体層１４及び保護層１５を配置する。
Further, an
First, the
Next, a resist is applied on the
また、絶縁層１３上に形成される図示しない配線３０や、補助容量電極４９にはソース電極１８、ドレイン電極１９と同じ材料を用いることもでき、ソース電極１８、ドレイン電極１９の形成において同時に成膜してよい。
すなわち、絶縁層１３及び保護層１５上に、（第２の）金属層をスパッタや蒸着、印刷等によって成膜し、その金属層上にレジストを塗布する。そしてフォトリソグラフィによってレジストにソース電極１８、ドレイン電極１９、配線３０、補助容量電極４９のパターンを形成し、このレジストパターンをマスクとして金属層をエッチングすることで形成できる。
またこの際には、有機半導体層１４が保護層１５によって覆われているため、エッチング時に有機半導体層１４が損傷を受けるのを防ぐことができる。
Further, the wiring 30 (not shown) formed on the insulating
That is, a (second) metal layer is formed on the insulating
At this time, since the
そして次に、ソース電極１８、ドレイン電極１９、配線３０、補助容量電極４９等の第２の金属層上に絶縁膜を形成する。この絶縁膜としては、例えば溶質として（Ｃ６Ｆ１０Ｏ）ｎを、Ｃ８を主成分とする完全フッ素化物の混合物である溶媒に溶かしたものを塗布し、１００℃にて１０分間焼成することによって形成できる。
Next, an insulating film is formed on the second metal layer such as the
次いでこの絶縁膜上にレジストを塗布し、フォトリソグラフィによってソース電極１８、ドレイン電極１９、保護層１５を覆うレジストパターンを形成する。そしてこのレジストをマスクとして絶縁膜をＲＩＥ（Reactive Ion Etching）によりエッチングする。これにより図５Ｂに示す保護膜４０を形成する。
Next, a resist is applied onto the insulating film, and a resist pattern that covers the
次に、図６Ｃに示すようにレジストを塗布し、層間絶縁膜４１を形成する。このレジストには、表示素子３００の構成部材として残すため、永久レジストを用いるのが好ましい。
そして補助容量電極４９に貫通する貫通孔４８をフォトリソグラフィによって形成する。
Next, as shown in FIG. 6C, a resist is applied to form an
A through
この層間絶縁膜４１上には、例えば蒸着、スパッタ、印刷、塗布法等によってピクセル電極４２を形成する。このピクセル電極４２は貫通孔４８によってドレイン電極１９に接続されることになる。またこのピクセル電極４２には、第１の実施の形態において示したゲート電極２の材料から選択してよい。
A
その後図６Ｅに示すように、絶縁部材４３をピクセル電極４２の外縁に形成する。この絶縁部材４３は感光性樹脂によって構成することができ、例えばフォトリソグラフィによってパターンを形成する。
そして、表示層４４として例えば液晶や有機電界発光材料を塗布形成し、次いで図６Ｆに示すように表示層４４上に共通電極４５を形成する。この共通電極４５は、少なくとも表示層４４に接する側がピクセル電極４２に対して陰極として機能する材料によって構成するのが好ましい。
Thereafter, as shown in FIG. 6E, an insulating
Then, for example, liquid crystal or an organic electroluminescent material is applied and formed as the
既述のように、こうして製造される表示素子３００は、有機半導体層１４上に保護層１５を配置してあるため、ソース・ドレイン電極形成時のエッチング処理によって有機半導体層１４が損傷を受けるのを防ぐことができる。
また、この保護層１５を有機半導体材料によって構成し、正孔注入層や正孔輸送層として用いれば移動度を向上させることができ、より高性能化を図ることが可能である。
さらに、保護層１５形成のためのプロセスを新たに追加することなく、正孔注入層や正孔輸送層をそのまま保護層１５として用いることができるため、コストも低減することができる。
As described above, in the
Further, if this
Furthermore, since the hole injection layer and the hole transport layer can be used as they are as the
４．第４の実施の形態（マトリックス回路、ディスプレイ装置）
ここでは、本発明による半導体装置を用いてマトリックス回路を構成し、ディスプレイ装置に適用する例を挙げる。
図７は本実施の形態によるマトリックス回路４００の概略構成を示す回路構成図である。なお、この図７ではマトリックス回路４００に表示素子５５を接続した状態を示してあり、例えばディスプレイ装置５００としての構成も含む。
4). Fourth embodiment (matrix circuit, display device)
Here, an example is described in which a matrix circuit is configured using the semiconductor device according to the present invention and applied to a display device.
FIG. 7 is a circuit configuration diagram showing a schematic configuration of the
本実施の形態によるマトリックス回路４００は、複数の走査線５７と、走査線５７と交差する方向に配設される複数の信号線６０とを備える。また、その交差毎に配置されるとともに、ドレイン電極が信号線６０に接続され、ゲート電極が走査線５７に接続される有機半導体装置５１と、有機半導体装置５１のソース電極に配置される静電容量５２とを備える。
The
複数の走査線５７は走査線駆動回路５６に接続されており、走査線駆動回路５６から有機半導体装置５１のゲート電極にパルス電圧を供給する。これにより有機半導体装置５１のオン・オフを切り替える。
また、複数の信号線６０は信号線駆動回路５９に接続され、例えば任意のアナログ信号が供給される。そして走査線駆動回路５６から供給されるパルス電圧によって有機半導体装置５１がオンとされると、供給された信号が静電容量５２に保持される。
この有機半導体装置５１には、本発明の半導体装置、例えば、第１の実施の形態（図１）において示した有機半導体装置１００を用いることができる。
The plurality of
The plurality of
As the
また図７に示すように、このマトリックス回路４００に例えば表示素子５５を接続することで、ディスプレイ装置５００を構成してもよい。すなわち、走査線５７と信号線６０の交差毎に１つの画素エリアを割り当てる画素アレイとして構成することができる。
Further, as shown in FIG. 7, for example, a
この表示素子５５は、例えば有機半導体装置５３と有機電界発光素子５４によって構成できる。有機半導体装置５３のゲート電極は有機半導体装置５１のソース電極に接続され、ソース電極は静電容量５２を介して有機半導体装置５１のソース電極に接続される。また、有機半導体装置５１のソース電極は、電源供給線５８によって定電圧源に接続される。
なおこの表示素子５５には、例えば、第３の実施の形態（図５）において示した表示素子４００を用いることができる。
The
As the
この場合には、走査線駆動回路５６からのパルス電圧によって有機半導体装置５１がオンとされると、信号線駆動回路５９から供給される輝度情報に応じた映像信号が有機半導体装置５１を流れ、静電容量５２に保持される。
そして保持された信号量に応じた電流が有機半導体装置５３から有機電界発光素子５４に供給され、この電流値に応じた輝度で有機電界発光素子５４が発光する。
また、有機電界発光素子５４の代わりに、液晶等を配置し、各種の表示形態によるディスプレイ装置としてもよい。
In this case, when the
Then, a current corresponding to the held signal amount is supplied from the
Further, instead of the
このように、本実施の形態によるマトリックス回路４００では、有機半導体装置４１として、本発明の半導体装置、例えば、第１の実施の形態による有機半導体装置１００を用いる。
したがってこの有機半導体装置４１は、その有機半導体層上に保護層を備えているため有機半導体層が損傷を受けておらず、高いオン・オフ比を有する。このため本実施の形態によるマトリックス回路４００は高性能なスイッチ機能を示す。したがって、このマトリックス回路を用いたディスプレイ装置５００は、より鮮明な映像を提供することが可能となる。
Thus, in the
Accordingly, since the
５．第５の実施の形態（電子機器）
次に、本発明を電子機器に用いた例を、以下にいくつか挙げる。
5. Fifth embodiment (electronic device)
Next, some examples in which the present invention is used in an electronic device will be given below.
例えば図８のテレビジョン装置６００では、映像表示部６１上に例えばフィルターガラス６２やフロントパネル６３が載置される。本実施の形態においては、例えばこの映像表示部６１に第４の実施の形態（図７）で示したディスプレイ装置５００を用いることができる。
For example, in the
また図９はビデオカメラ等の撮像装置７００に適用する場合である。例えばバッテリ７０は撮像装置７００の後部に格納されている。またシャッタボタン７２を押すと撮影が開始され、ズームレバ７１を左右に傾けることで倍率調整を行うことができる。
また、レンズ部７５を透って撮像された映像はモニタ７３の映像表示部７４で確認することができ、この映像表示部７４に第４の実施の形態によるディスプレイ装置５００を用いることができる。
FIG. 9 shows a case where the present invention is applied to an
In addition, an image captured through the
図１０は携帯電話装置８００の斜視図である。ここでは折りたたみ式の携帯電話装置を示してあり、例えば第１の筐体８０には方向キー８４やテンキー８５、マイク８６が配置される。また第２の筐体８１にはスピーカ８２や情報表示部８３が配置され、この情報表示部８３に、第４の実施の形態によるディスプレイ装置５００を用いることができる。
FIG. 10 is a perspective view of the mobile phone device 800. Here, a foldable mobile phone device is shown. For example, a direction key 84, a
このように本発明を適用された各種電子機器は、その表示部を構成する有機半導体装置の有機半導体層上に保護層を備えている。このため有機半導体層が損傷を受けておらず、高いオン・オフ比を有する。したがって高性能なスイッチ機能を示し、より鮮明な映像を提供することが可能となる。
またここでは電子機器の映像表示機能を有する部位に適用する例を示したが、電子機器を構成する各種回路中に、本発明の半導体装置、例えば、第１の実施の形態（図１）による有機半導体装置を適用してもよい。
As described above, various electronic devices to which the present invention is applied include a protective layer on the organic semiconductor layer of the organic semiconductor device constituting the display unit. Therefore, the organic semiconductor layer is not damaged and has a high on / off ratio. Therefore, it is possible to provide a high-performance switch function and provide a clearer image.
Also, here, an example is shown in which the present invention is applied to a part having an image display function of an electronic device. However, according to the semiconductor device of the present invention, for example, the first embodiment (FIG. 1) in various circuits constituting the electronic device. An organic semiconductor device may be applied.
以上、本発明による有機半導体装置及びその製造方法、表示素子、表示パネル、通信装置、電子機器について説明した。
本発明は上記実施の形態にとらわれることなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、なお考えられる種々の形態を含むものであることは言うまでもない。
The organic semiconductor device and the manufacturing method thereof, the display element, the display panel, the communication device, and the electronic device according to the present invention have been described above.
The present invention is not limited to the above-described embodiment, and it is needless to say that the present invention includes various conceivable forms without departing from the gist of the present invention described in the claims.
１，１１・・・基板、２，１２・・・ゲート電極、３・・・ゲート絶縁層、４，１４・・・有機半導体層、５，１５・・・保護層、６・・・金属膜、７・・・レジスト、８，１８，９８・・・ソース電極、９，１９，９９・・・ドレイン電極、１３・・・絶縁層、２４，２５・・・シート、３０，３１，３２・・・配線、４０・・・保護膜、４１・・・層間絶縁膜、４２・・・ピクセル電極、４３・・・絶縁部材、４４・・・表示層、４５・・・共通電極、４６，４９・・・補助容量電極、４７・・・補助容量、４８・・・貫通孔、５１，５３・・・半導体装置、５２・・・静電容量、５４・・・有機電界発光素子、５６・・・走査線駆動回路、５７・・・走査線、５８・・・電源供給線、５９・・・信号線駆動回路、６０・・・信号線、２１・・・基板、２２・・・ループアンテナ、２３・・・集積回路、６１・・・映像表示部、６２・・・フィルターガラス、６３・・・フロントパネル、７０・・・バッテリ、７１・・・ズームレバ、７２・・・シャッタボタン、７３・・・モニタ、７４・・・映像表示部、８０，８１・・・筐体、８２・・・スピーカ、８３・・・情報表示部、８４・・・キー、５１，５３，１００，２１０・・・有機半導体装置、２００・・・無線通信センサ、３００・・・表示素子、４００・・・マトリックス回路、４００・・・表示パネル、５００・・・ディスプレイ装置、６００・・・テレビジョン装置、７００・・・撮像装置、８００・・・携帯電話装置
DESCRIPTION OF
Claims (13)
前記ゲート電極及び基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたｐ型有機半導体層と、
前記ｐ型有機半導体層上全面に形成された保護層と、
前記保護層上に形成されたソース電極及びドレイン電極と、
を有する
半導体装置。 A gate electrode formed on the substrate;
A gate insulating layer formed on the gate electrode and the substrate;
A p-type organic semiconductor layer formed on the gate insulating layer;
A protective layer formed on the entire surface of the p-type organic semiconductor layer;
A source electrode and a drain electrode formed on the protective layer;
A semiconductor device.
集積回路。 A gate electrode formed on the substrate; a gate insulating layer formed on the gate electrode and the substrate; a p-type organic semiconductor layer formed on the gate insulating layer; and an entire surface on the p-type organic semiconductor layer. An integrated circuit including a semiconductor device having a formed protective layer and a source electrode and a drain electrode formed on the protective layer.
基板上に形成されたゲート電極と、前記ゲート電極及び基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたｐ型有機半導体層と、前記ｐ型有機半導体層上全面に形成された保護層と、前記保護層上に形成されたソース電極及びドレイン電極とを備えるとともに、前記走査線と信号線の交差毎に配置され、前記ドレイン電極が前記信号線に接続され、前記ゲート電極が前記走査線に接続された半導体装置と、
前記半導体装置のソース電極に接続された静電容量と、
を備えた
マトリックス回路。 A plurality of scanning lines and a plurality of signal lines arranged in a direction intersecting the scanning lines;
A gate electrode formed on the substrate; a gate insulating layer formed on the gate electrode and the substrate; a p-type organic semiconductor layer formed on the gate insulating layer; and an entire surface on the p-type organic semiconductor layer. A protective layer formed, and a source electrode and a drain electrode formed on the protective layer, arranged at every intersection of the scanning line and the signal line, the drain electrode is connected to the signal line, A semiconductor device having a gate electrode connected to the scan line;
A capacitance connected to a source electrode of the semiconductor device;
Matrix circuit with.
前記ゲート電極及び基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたｐ型有機半導体層と、
前記ｐ型有機半導体層上全面に形成された保護層と、
前記保護層上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極及び前記保護層を覆って形成された保護膜と、
前記保護膜を覆って形成された絶縁膜と、
前記絶縁膜上に形成され、前記ドレイン電極に接続されたピクセル電極と、
前記ピクセル電極上に配置された表示層と、
を備えた
表示素子。 A gate electrode formed on the substrate;
A gate insulating layer formed on the gate electrode and the substrate;
A p-type organic semiconductor layer formed on the gate insulating layer;
A protective layer formed on the entire surface of the p-type organic semiconductor layer;
A source electrode and a drain electrode formed on the protective layer;
A protective film formed to cover the source electrode, the drain electrode and the protective layer;
An insulating film formed to cover the protective film;
A pixel electrode formed on the insulating film and connected to the drain electrode;
A display layer disposed on the pixel electrode;
A display element comprising:
前記ループアンテナの両端に接続され、受信した前記電波信号の記録及び前記ループアンテナの駆動によるデータの送信を行い、基板上に形成されたゲート電極と、前記ゲート電極及び基板上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたｐ型有機半導体層と、前記ｐ型有機半導体層上全面に形成された保護層と、前記保護層上に形成されたソース電極及びドレイン電極とを備える半導体装置を含む集積回路と、
を備える
無線通信装置。 A loop antenna for transmitting and receiving radio signals,
A gate electrode connected to both ends of the loop antenna for recording the received radio wave signal and transmitting data by driving the loop antenna, and a gate electrode formed on the substrate, and a gate electrode formed on the substrate An insulating layer; a p-type organic semiconductor layer formed on the gate insulating layer; a protective layer formed on the entire surface of the p-type organic semiconductor layer; a source electrode and a drain electrode formed on the protective layer; An integrated circuit including a semiconductor device comprising:
A wireless communication device.
電子機器。 A gate electrode formed on the substrate; a gate insulating layer formed on the gate electrode and the substrate; a p-type organic semiconductor layer formed on the gate insulating layer; and an entire surface on the p-type organic semiconductor layer. An electronic apparatus comprising a semiconductor device including a formed protective layer and a source electrode and a drain electrode formed on the protective layer.
前記基板上に前記ゲート電極を覆ってゲート絶縁層を形成するステップと、
前記ゲート絶縁層上にｐ型有機半導体層を形成するステップと、
前記ｐ型有機半導体層上全面に保護層を形成するステップと、
前記保護層上に導電性膜を形成し、前記導電性膜をエッチングすることによりソース電極及びドレイン電極を形成するステップと、
を含む
半導体装置の製造方法。 Forming a gate electrode on the substrate;
Forming a gate insulating layer on the substrate covering the gate electrode;
Forming a p-type organic semiconductor layer on the gate insulating layer;
Forming a protective layer on the entire surface of the p-type organic semiconductor layer;
Forming a conductive film on the protective layer and etching the conductive film to form a source electrode and a drain electrode;
A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009276618A JP2011119529A (en) | 2009-12-04 | 2009-12-04 | Semiconductor device, integrated circuit, matrix circuit, display element, radio communication apparatus, electronic apparatus, and method of manufacturing the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009276618A JP2011119529A (en) | 2009-12-04 | 2009-12-04 | Semiconductor device, integrated circuit, matrix circuit, display element, radio communication apparatus, electronic apparatus, and method of manufacturing the semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011119529A true JP2011119529A (en) | 2011-06-16 |
Family
ID=44284500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009276618A Abandoned JP2011119529A (en) | 2009-12-04 | 2009-12-04 | Semiconductor device, integrated circuit, matrix circuit, display element, radio communication apparatus, electronic apparatus, and method of manufacturing the semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011119529A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018051860A1 (en) * | 2016-09-16 | 2018-03-22 | 東レ株式会社 | Method for manufacturing field effect transistor and method for manufacturing wireless communication device |
-
2009
- 2009-12-04 JP JP2009276618A patent/JP2011119529A/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018051860A1 (en) * | 2016-09-16 | 2018-03-22 | 東レ株式会社 | Method for manufacturing field effect transistor and method for manufacturing wireless communication device |
| JP6358402B1 (en) * | 2016-09-16 | 2018-07-18 | 東レ株式会社 | Method for manufacturing field effect transistor and method for manufacturing wireless communication device |
| US11094899B2 (en) | 2016-09-16 | 2021-08-17 | Toray Industries, Inc. | Method for manufacturing field effect transistor and method for manufacturing wireless communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324612B2 (en) | Thin film transistor, method of fabricating the same, and flat panel display having the same | |
| US7288818B2 (en) | Organic thin film transistor with low gate overlap capacitance and flat panel display including the same | |
| US8350255B2 (en) | Thin film transistor and method for manufacturing thin film transistor | |
| US8008115B2 (en) | Thin film transistor and method for producing the same | |
| KR100683766B1 (en) | Flat panel display and method for fabricating the same | |
| US20020128515A1 (en) | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus | |
| JP2014145857A (en) | Display device and method of manufacturing the same, and electronic equipment | |
| JP4391451B2 (en) | MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME | |
| KR20130028860A (en) | Thin-film transistor and electronic unit | |
| US7772770B2 (en) | Flat display panel and flat panel display device having the same | |
| JP5655421B2 (en) | Semiconductor device, display device, and electronic device | |
| US20070290196A1 (en) | Organic light emitting display device and method for manufacturing the organic light emitting display device | |
| US9634271B2 (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
| US20120032174A1 (en) | Semiconductor device, display device and electronic device | |
| JP2005210086A (en) | Semiconductor device and its manufacturing method | |
| JP2006156985A (en) | Organic semiconductor device and method of fabricating the same | |
| JP2011119529A (en) | Semiconductor device, integrated circuit, matrix circuit, display element, radio communication apparatus, electronic apparatus, and method of manufacturing the semiconductor device | |
| KR100659096B1 (en) | Organic tft, flat panel display therewith, and manufacturing method of the organic tft | |
| JP4726440B2 (en) | ORGANIC OR INORGANIC TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE | |
| KR100626032B1 (en) | Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method | |
| JP2011108992A (en) | Methods of manufacturing semiconductor device and display device, and transfer substrate | |
| KR100626033B1 (en) | Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method | |
| JP2006073908A (en) | Thin film field effect transistor and its manufacturing method, active matrix circuit, and liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121113 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130426 |