JP2011114282A

JP2011114282A - Soi substrate and method of manufacturing the same

Info

Publication number: JP2011114282A
Application number: JP2009271479A
Authority: JP
Inventors: Tokuichi Yamaji; 徳一山地
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2009-11-30
Filing date: 2009-11-30
Publication date: 2011-06-09

Abstract

<P>PROBLEM TO BE SOLVED: To provide an SOI substrate suitable for an MEMS field. <P>SOLUTION: The SOI substrate includes: an Si substrate; an SiO<SB>2</SB>layer arranged on one principal surface of the Si substrate; and an Si layer which is arranged on the SiO<SB>2</SB>layer and has adhesion strength with the SiO<SB>2</SB>layer smaller than the adhesion strength between the Si substrate and the SiO<SB>2</SB>layer and further has a thickness thinner compared with the Si substrate. Productivity is thereby improved when adapted for the MEMS field. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ＳＯＩ基板およびその製造方法に関するものである。 The present invention relates to an SOI substrate and a manufacturing method thereof.

近年、ハンドル層としてのＳｉ，絶縁層としてのＳｉＯ_２，デバイス層としてのＳｉがこの順に積層されたＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板の用途が、ＬＳＩやＣＰＵ等の半導体分野に加えてＭＥＭＳ分野にも広がっている（例えば特許文献１参照）。 In recent years, applications of SOI (Silicon on Insulator) substrates in which Si as a handle layer, SiO ₂ as an insulating layer, and Si as a device layer are stacked in this order have been applied to the MEMS field in addition to semiconductor fields such as LSI and CPU. (See, for example, Patent Document 1).

一般的にＭＥＭＳ分野においては、貼り合わせ法、すなわち、ハンドル層１０１となるＳｉ基板に絶縁層１０２となるＳｉＯ_２層を形成した後、デバイス層１０３となる別のＳｉ基板とＳｉＯ_２層とを高温（約１０００℃）で接合することにより製造されるＳＯＩ基板が用いられる。図３は、このようなＳＯＩ基板を用いて可動部を有するＭＥＭＳデバイスを作製する場合の製造方法を示す断面図である。具体的には、Ａ部において、デバイス層１０３直下の絶縁層１０２を除去することにより、Ａ部におけるデバイス層１０３が可動部となるようなＭＥＭＳデバイスである。 In general, in the MEMS field, after a SiO ₂ layer to be an insulating layer 102 is formed on a Si substrate to be a handle layer 101, another Si substrate to be a device layer 103 and an SiO ₂ layer are bonded. An SOI substrate manufactured by bonding at a high temperature (about 1000 ° C.) is used. FIG. 3 is a cross-sectional view showing a manufacturing method in the case where a MEMS device having a movable part is manufactured using such an SOI substrate. Specifically, it is a MEMS device in which the device layer 103 in the A part becomes a movable part by removing the insulating layer 102 immediately below the device layer 103 in the A part.

まず、図３（ａ）に示すように、Ａ部の周囲のデバイス層に貫通孔２００を形成する。次に、図３（ｂ）〜（ｅ）に示すように、貫通孔２００を通じて絶縁層１０２にＨＦ（フッ酸）溶液またはＨＦ蒸気を接触させてエッチングすることで、Ａ部におけるデバイス層１０３直下の絶縁層１０２を全て除去してエッチングを終了することでＭＥＭＳデバイスを製造できる。 First, as shown in FIG. 3A, the through hole 200 is formed in the device layer around the portion A. Next, as shown in FIGS. 3B to 3E, the HF (hydrofluoric acid) solution or HF vapor is brought into contact with the insulating layer 102 through the through-hole 200 and etched, so that the device layer 103 immediately below the portion A is directly underneath. The MEMS device can be manufactured by removing all the insulating layer 102 and terminating the etching.

なお、一般に、ハンドル層１０１−絶縁層１０２間の密着強度と、絶縁層１０２−デバイス層１０３間の密着強度とはほぼ等しいため、絶縁層１０２のエッチングは等方的に進行する。すなわち、エッチングは絶縁層１０２の厚み方向および平面方向（図の左右方向）に等方的に進む。 In general, since the adhesion strength between the handle layer 101 and the insulating layer 102 and the adhesion strength between the insulating layer 102 and the device layer 103 are substantially equal, the etching of the insulating layer 102 proceeds isotropically. That is, the etching proceeds isotropically in the thickness direction and the planar direction (left-right direction in the figure) of the insulating layer 102.

特開２００５−２８３３９３号公報JP 2005-283393 A

しかしながら、このような従来のＳＯＩ基板を用いた場合には、この絶縁層１０２の除去速度（エッチングレート）が低いため、長時間の処理が必要となり、ＭＥＭＳデバイスの生産性が低くなるという問題点があった。このような問題点は、可動部の面積が大きくなるとさらに顕著となる。 However, when such a conventional SOI substrate is used, since the removal rate (etching rate) of the insulating layer 102 is low, a long-time treatment is required and the productivity of the MEMS device is lowered. was there. Such a problem becomes more prominent as the area of the movable part increases.

本発明は、以上のような従来の技術における問題点を解決すべく案出されたものであり、その目的は、ＭＥＭＳ分野に用いるのに適したＳＯＩ基板およびその製造方法を提供することにある。 The present invention has been devised to solve the above-described problems in the prior art, and an object thereof is to provide an SOI substrate suitable for use in the MEMS field and a method for manufacturing the same. .

本発明のＳＯＩ基板は、Ｓｉ基板と、前記Ｓｉ基板の一主面上に配置されたＳｉＯ_２層と、前記ＳｉＯ_２層上に配置され、前記Ｓｉ基板と前記ＳｉＯ_２層との密着強度に比べ、前記ＳｉＯ_２層との密着強度が小さく、かつ、前記Ｓｉ基板に比べて厚みの小さいＳｉ層と、を含むものである。 SOI substrate of the present invention, a Si substrate, and the Si SiO ₂ layer disposed on one main surface of the substrate, the disposed on the SiO ₂ layer, the adhesion strength between the said Si substrate SiO ₂ layer In comparison, it includes a Si layer having a low adhesion strength with the SiO ₂ layer and a thickness smaller than that of the Si substrate.

また、本発明のＳＯＩ基板の製造方法は、Ｓｉ単結晶基板を熱酸化させることで、前記Ｓｉ単結晶基板の一主面上にＳｉＯ_２層を形成するとともに、前記Ｓｉ単結晶基板のうち前記ＳｉＯ_２層を除く領域をＳｉ基板とする第１工程と、前記ＳｉＯ_２層とＳｉ層とを対向配置して、前記熱酸化時の熱処理温度に比べ低い温度で加熱することで、前記ＳｉＯ_２層と前記Ｓｉ層とを貼りあわせる第２工程と、を有するものである。 The method for manufacturing an SOI substrate of the present invention includes forming a SiO ₂ layer on one principal surface of the Si single crystal substrate by thermally oxidizing the Si single crystal substrate, a first step of a region excluding the SiO ₂ layer and the Si substrate, the a SiO ₂ layer and the Si layer disposed face to face, by heating at a temperature lower than the heat treatment temperature for the thermal oxidation, the SiO ₂ A second step of bonding the layer and the Si layer together.

本発明のＳＯＩ基板によれば、Ｓｉ基板とＳｉＯ_２層との密着強度に比べ、ＳｉＯ_２層とＳｉ層との密着強度が小さいことから、ＳｉＯ_２層とＳｉ層との界面においてエッチングレートが高くなり、所望の部位において生産性よくＳｉ層をＳｉＯ_２層から分離することができ、分離した界面からもエッチングを進めることができる。このため、所望の領域のＳｉＯ_２層のみを他の部位に比べてエッチングレートを高めて処理することができるので、ＭＥＭＳ分野に用いるのに適したものとなる。 According to the SOI substrate of the present invention, since the adhesion strength between the SiO ₂ layer and the Si layer is smaller than the adhesion strength between the Si substrate and the SiO ₂ layer, the etching rate is low at the interface between the SiO ₂ layer and the Si layer. Therefore, the Si layer can be separated from the SiO ₂ layer at a desired site with high productivity, and etching can proceed from the separated interface. For this reason, since only the SiO ₂ layer in a desired region can be processed at a higher etching rate than other portions, it is suitable for use in the MEMS field.

本発明のＳＯＩ基板の製造方法によれば、Ｓｉ基板とＳｉＯ_２層との密着強度に比べ、ＳｉＯ_２層とＳｉ層との密着強度を小さくすることができるので、ＭＥＭＳ分野に用いるのに適したものを製造することができる。 According to the method for manufacturing an SOI substrate of the present invention, since the adhesion strength between the SiO ₂ layer and the Si layer can be reduced as compared with the adhesion strength between the Si substrate and the SiO ₂ layer, it is suitable for use in the MEMS field. Can be manufactured.

本発明のＳＯＩ基板の一例を示す断面図である。It is sectional drawing which shows an example of the SOI substrate of this invention. （ａ）〜（ｄ）はそれぞれ、図１に示すＳＯＩ基板を用いてＭＥＭＳデバイスを製造する各工程を示す断面図である。(A)-(d) is sectional drawing which shows each process of manufacturing a MEMS device, respectively using the SOI substrate shown in FIG. （ａ）〜（ｅ）はそれぞれ、従来のＳＯＩ基板を用いてＭＥＭＳデバイスを製造する各工程を示す断面図である。(A)-(e) is sectional drawing which shows each process of manufacturing a MEMS device using the conventional SOI substrate, respectively.

以下、本発明のＳＯＩ基板について、図面を参照しつつ詳細に説明する。なお、図面において同様の箇所には同一の符号を付し、重複する説明を省略する。 Hereinafter, an SOI substrate of the present invention will be described in detail with reference to the drawings. In addition, the same code | symbol is attached | subjected to the same location in drawing, and the overlapping description is abbreviate | omitted.

図１は本発明のＳＯＩ基板の実施の形態の一例を示す断面図である。図１において、１はハンドル層となるＳｉ基板、２は絶縁層となるＳｉＯ_２層、３はデバイス層となるＳｉ層である。 FIG. 1 is a cross-sectional view showing an example of an embodiment of an SOI substrate of the present invention. In FIG. 1, reference numeral 1 denotes a Si substrate that serves as a handle layer, 2 denotes a SiO ₂ layer that serves as an insulating layer, and 3 denotes a Si layer that serves as a device layer.

Ｓｉ基板１は、ＳＯＩ基板の支部部となるものであり、一般的に単結晶Ｓｉを研磨し形成される。 The Si substrate 1 serves as a support portion of the SOI substrate, and is generally formed by polishing single crystal Si.

ＳｉＯ_２層２は、Ｓｉ基板１上に形成され、単結晶Ｓｉを研磨した後に、その表面を熱酸化させて形成したり、イオン注入により形成したりする。このように、Ｓｉ基板１と一体的に形成されることで、Ｓｉ基板１とＳｉＯ_２層２との密着強度は高くなる。 The SiO ₂ layer 2 is formed on the Si substrate 1 and is formed by polishing the surface of single crystal Si and then thermally oxidizing the surface or by ion implantation. Thus, by forming integrally with the Si substrate 1, the adhesion strength between the Si substrate 1 and the SiO ₂ layer 2 is increased.

Ｓｉ層３は、ＳｉＯ_２層２上に、Ｓｉ基板１とＳｉＯ_２層２との密着強度に比べ、ＳｉＯ_２層２とＳｉ層３との密着強度が小さくなるように形成される。例えば、別の単結晶Ｓｉ基板を貼り合わせるときに、熱処理温度や熱処理時間，貼り合わせ圧力等を調節すればよい。 The Si layer 3 is formed on the SiO ₂ layer 2 so that the adhesion strength between the SiO ₂ layer 2 and the Si layer 3 is smaller than the adhesion strength between the Si substrate 1 and the SiO ₂ layer 2. For example, when another single crystal Si substrate is bonded, a heat treatment temperature, a heat treatment time, a bonding pressure, or the like may be adjusted.

Ｓｉ層３を熱処理により貼り合わせるためには、加熱により、貼り合わせる面同士の表面にそれぞれ形成されたＯＨ基から水分子を形成し、Ｓｉと酸素分子とを結合させることにより実現される。このため、貼り合わせ温度は、このような反応を進行させることができる温度であれば特に限定されない。例えば、ＳｉＯ_２層２を形成するための熱酸化温度を１０００℃〜１３００℃としたときに、貼り合わせ温度を７００℃程度とすればよい。熱処理温度を上げ、熱処理時間を長く、貼り合わせ圧力を高く設定すれば、密着力は向上するので、所望の密着強度に合わせて、上述の反応が進行する範囲の貼り合せ温度と、処理時間，圧力を調整する。 Bonding the Si layer 3 by heat treatment is realized by forming water molecules from the OH groups formed on the surfaces of the surfaces to be bonded together by heating and bonding Si and oxygen molecules. For this reason, the bonding temperature is not particularly limited as long as it is a temperature at which such a reaction can proceed. For example, when the thermal oxidation temperature for forming the SiO ₂ layer 2 is 1000 ° C. to 1300 ° C., the bonding temperature may be about 700 ° C. If the heat treatment temperature is increased, the heat treatment time is set longer, and the bonding pressure is set higher, the adhesion strength is improved. Therefore, the bonding temperature in the range in which the above reaction proceeds, the treatment time, according to the desired adhesion strength, Adjust pressure.

このようにＳｉ基板１，ＳｉＯ_２層２，Ｓｉ層３を順次積層することで本実施形態のＳＯＩ基板が構成される。 Thus an SOI substrate of this embodiment is constructed by sequentially stacking the Si substrate 1, SiO ₂ layer 2, Si layer 3.

なお、従来のＳＯＩ基板は、貼り合わせにより形成する場合には、ＳｉＯ_２層２を形成するための熱酸化温度と同程度の熱処理を行っており、Ｓｉ基板１とＳｉＯ_２層２との密着強度と、ＳｉＯ_２層２とＳｉ層３との密着強度とは同等であった。他にも、Ｓｉ基板に酸素を表面から離間した深さ位置に酸素濃度のピークを有するように打ち込み、熱処理を行なうことでＳＯＩ基板を作製する手法があるが、この方法でも、Ｓｉ基板１とＳｉＯ_２層２との密着強度と、ＳｉＯ_２層２とＳｉ層３との密着強度とは同等であった。 Note that, when the conventional SOI substrate is formed by bonding, heat treatment at the same level as the thermal oxidation temperature for forming the SiO ₂ layer 2 is performed, and the adhesion between the Si substrate 1 and the SiO ₂ layer 2 is performed. The strength and the adhesion strength between the SiO ₂ layer 2 and the Si layer 3 were equivalent. In addition, there is a method of manufacturing an SOI substrate by implanting oxygen into a Si substrate so as to have an oxygen concentration peak at a depth position away from the surface and performing a heat treatment. The adhesion strength between the SiO ₂ layer 2 and the adhesion strength between the SiO ₂ layer 2 and the Si layer 3 were equivalent.

上述のような本実施形態で説明したＳＯＩ基板をＭＥＭＳ分野に適用する場合について、図２を用いて説明する。図２は、図１に示すＳＯＩ基板を用いて可動部を有するＭＥＭＳデバイスを作製する場合の製造方法を示す断面図である。具体的には、Ａ部において、Ｓｉ層３直下のＳｉＯ_２層２を除去することにより、Ａ部におけるＳｉ層３が可動部となるようなＭＥＭＳデバイスである。 The case where the SOI substrate described in this embodiment as described above is applied to the MEMS field will be described with reference to FIG. FIG. 2 is a cross-sectional view showing a manufacturing method in the case where a MEMS device having a movable part is manufactured using the SOI substrate shown in FIG. Specifically, it is a MEMS device in which the Si layer 3 in the A part becomes a movable part by removing the SiO ₂ layer 2 immediately below the Si layer 3 in the A part.

まず、図２（ａ）に示すように、Ａ部の周囲のデバイス層（Ｓｉ層３）に貫通孔２０を形成する。貫通孔２０は、ＫＯＨ（水酸化カリウム），ＴＭＡＨ（４メチル水酸化アンモニウム）等のウエットエッチング、またはＲＩＥによるドライエッチングにより形成される。 First, as shown in FIG. 2A, the through hole 20 is formed in the device layer (Si layer 3) around the portion A. The through-hole 20 is formed by wet etching such as KOH (potassium hydroxide) and TMAH (4-methyl ammonium hydroxide), or dry etching by RIE.

次に、図２（ｂ）〜（ｄ）に示すように、貫通孔２０を通じてＨＦ（フッ酸）溶液またはＨＦ蒸気を導入し、ＳｉＯ_２層２をエッチングする。そして、図２（ｄ）に示すように、Ａ部におけるＳｉ層３直下のＳｉＯ_２層２を全て除去してエッチングを終了することでＭＥＭＳデバイスを製造できる。 Next, as shown in FIGS. 2B to 2D, an HF (hydrofluoric acid) solution or HF vapor is introduced through the through hole 20 to etch the SiO ₂ layer 2. Then, as shown in FIG. 2 (d), can be produced MEMS device by removing all the SiO ₂ layer 2 just below the Si layer 3 in the A unit terminates the etching.

ここで、ＳｉＯ_２層２は厚み方向および平面方向（図の左右方向）にエッチングが進行するが、図１に示すＳＯＩ基板では、Ｓｉ基板１とＳｉＯ_２層２との密着強度よりも、ＳｉＯ_２層２とＳｉ層３との密着強度を小さくしていることから、ＳｉＯ_２層２とＳｉ層３との界面での左右方向におけるエッチングの進行が選択的に進む。その結果、Ａ部直下のＳｉＯ_２層２とＳｉ層３とを迅速に分離することができ、それにより、Ａ部直下において選択的にＳｉＯ_２層２がエッチャントと接触する面積を広げることができる。なお、Ａ部直下には周囲から（図の左右両方向から）エッチャントが浸入するため、Ａ部直下のみにおいて選択的にＳｉＯ_２層２とＳｉ層３とを分離することができる。そして、ＳｉＯ_２層２のうちＳｉ層３と分離した面にもエッチャントが接触するため、所望の部位のエッチングレートのみを向上させることができる。このため、同じ面積のＡ部を可動部とする工程にかかる処理時間を、図３に示すような従来の等方的なエッチングに比べ、飛躍的に短くすることができる。以上のように、図１に示すＳＯＩ基板を用いてＭＥＭＳデバイスを製造することでＭＥＭＳデバイスの生産性を高くすることができる。すなわち、ＭＥＭＳ分野に用いるのに適したＳＯＩ基板となる。 Here, although the SiO ₂ layer 2 is etched in the thickness direction and the planar direction (left and right direction in the figure), in the SOI substrate shown in FIG. 1, the SiO ₂ layer 2 has SiO ₂ strength higher than the adhesion strength between the Si substrate 1 and the SiO ₂ layer 2. _Since the adhesion strength between the _two layers 2 and the Si layer 3 is reduced, the etching progresses in the left-right direction at the interface between the SiO ₂ layer 2 and the Si layer 3 selectively. As a result, it is possible to quickly separate the SiO ₂ layer 2 and the Si layer 3 immediately below the A portion, and thereby it is possible to selectively increase the area where the SiO ₂ layer 2 is in contact with the etchant directly below the A portion. . Note that since the etchant penetrates directly from the periphery (from both the left and right directions in the figure) directly under the A part, the SiO ₂ layer 2 and the Si layer 3 can be selectively separated only under the A part. Since the etchant to a surface that is separated from the Si layer 3 of SiO ₂ layer 2 is in contact can be improved only etching rate of the desired site. For this reason, the processing time required for the step of making the A portion having the same area the movable portion can be remarkably shortened as compared with the conventional isotropic etching as shown in FIG. As described above, the productivity of the MEMS device can be increased by manufacturing the MEMS device using the SOI substrate illustrated in FIG. 1. That is, the SOI substrate is suitable for use in the MEMS field.

さらに、図３に示すように、従来のＳＯＩ基板においては、エッチングが等方的に進行するため、除去したいＡ部直下の絶縁層１０２のみでなく、固定部となるＢ部直下の絶縁層１０２（図３（ｅ）のｂ領域）も同じスピードで除去されるため、固定部の面積を大きくとる必要があり、ＭＥＭＳデバイス装置の大型化を招くという問題点もあった。これに対して、図１に示すＳＯＩ基板によれば、上述の通り、Ａ部直下において選択的にＳｉＯ_２層２がエッチャントと接触する面積を広げることで、Ａ部直下の領域のＳｉＯ_２層２のみのエッチング速度を向上させることができる。これにより、Ａ部の周囲にある固定部となるＢ部直下のＳｉＯ_２層２（図２（ｄ）のｂ領域）の除去を大幅に減らすことができるので、固定部Ｂに必要な面積を小さくすることができ、ＭＥＭＳデバイスの小型化を可能とすることができる。 Further, as shown in FIG. 3, in the conventional SOI substrate, since etching proceeds isotropically, not only the insulating layer 102 immediately below the A portion to be removed but also the insulating layer 102 immediately below the B portion serving as a fixing portion. Since the region (b region in FIG. 3 (e)) is also removed at the same speed, it is necessary to increase the area of the fixed portion, and there is a problem in that the MEMS device device is increased in size. On the other hand, according to the SOI substrate shown in FIG. 1, as described above, the area where the SiO ₂ layer 2 is in contact with the etchant is selectively enlarged immediately below the A portion, so that the SiO ₂ layer in the region immediately below the A portion is formed. The etching rate of only 2 can be improved. As a result, the removal of the SiO ₂ layer 2 (b region in FIG. 2 (d)) immediately below the B portion, which becomes the fixing portion around the A portion, can be greatly reduced, so that the area required for the fixing portion B can be reduced. Therefore, the MEMS device can be reduced in size.

このように、図１に示すＳＯＩ基板をＭＥＭＳ分野に適したものとすることができる。 Thus, the SOI substrate shown in FIG. 1 can be made suitable for the MEMS field.

なお、本発明の構造は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることができる。 Note that the structure of the present invention is not limited to the above-described embodiments, and various modifications and improvements can be made without departing from the scope of the present invention.

例えば、図１においては、ＳｉＯ_２層２とＳｉ層３との接着強度を、貼り合わせ時の製造条件で調整したが、ＳｉＯ_２層２とＳｉ層３との間に中間層を設けることで調整してもよい。 For example, in FIG. 1, the adhesive strength between the SiO ₂ layer 2 and the Si layer 3 is adjusted according to the manufacturing conditions at the time of bonding, but by providing an intermediate layer between the SiO ₂ layer 2 and the Si layer 3 You may adjust.

例えば、Ｎａを含む中間層を設けた場合には、ＳｉＯ_２層２とＳｉ層３との貼り合わせを、上述の熱処理による直接接合に比べて低温で処理可能な陽極接合を用いることができるので、一体的に形成されたＳｉ基板１とＳｉ層３との接着強度に比べてＳｉＯ_２層２とＳｉ層３との接着強度を小さくなるように調整できる。 For example, when an intermediate layer containing Na is provided, anodic bonding that can be performed at a lower temperature than the direct bonding by the heat treatment described above can be used for bonding the SiO ₂ layer 2 and the Si layer 3 together. The adhesive strength between the SiO ₂ layer 2 and the Si layer 3 can be adjusted to be smaller than the adhesive strength between the integrally formed Si substrate 1 and the Si layer 3.

このような中間層は、例えば、熱酸化によりＳｉＯ_２層２を形成した後に、スパッタ装置によりＮａを含むホウケイ酸ガラス（例えばパイレックス（商標）ガラス）をスパッタで蒸着することで形成できる。これにより、この中間層に含まれるＮａの存在により、例えば熱処理温度を４００℃で行なう陽極接合が可能となる。 Such an intermediate layer can be formed, for example, by forming a SiO ₂ layer 2 by thermal oxidation and then depositing borosilicate glass (for example, Pyrex (trademark) glass) containing Na by sputtering using a sputtering apparatus. Thereby, the presence of Na contained in the intermediate layer enables anodic bonding, for example, at a heat treatment temperature of 400 ° C.

また、ＳｉＯ_２層２およびＳｉ層３の貼り合せ面にプラズマを照射し、ＯＨ基を活性化させた状態で、両者を貼り合わせることで、室温での貼り合わせが可能となる。この場合も、一体的に形成されたＳｉ基板１とＳｉ層３との接着強度に比べてＳｉＯ_２層２とＳｉ層３との接着強度を小さくなるように調整できる。 Further, by bonding the bonded surfaces of the SiO ₂ layer 2 and the Si layer 3 with plasma and activating the OH groups, the bonding can be performed at room temperature. In this case as well, the adhesive strength between the SiO ₂ layer 2 and the Si layer 3 can be adjusted to be smaller than the adhesive strength between the integrally formed Si substrate 1 and the Si layer 3.

なお、Ｓｉ基板１とＳｉＯ_２層２との密着強度と、ＳｉＯ_２層２とＳｉ層３との密着強度は、直接引き剥がすことで測定する、通常の引張り試験で確認することができる。すなわち、引張り試験機でチャッキングできるステンレス鋼などの部材に、Ｓｉ基板１の裏面を接着することで実現できる。 The adhesion strength between the Si substrate 1 and the SiO ₂ layer 2 and the adhesion strength between the SiO ₂ layer 2 and the Si layer 3 can be confirmed by a normal tensile test that is measured by peeling directly. That is, it can be realized by bonding the back surface of the Si substrate 1 to a member such as stainless steel that can be chucked by a tensile tester.

次に、本発明のＳＯＩ基板の製造方法について説明する。 Next, a method for manufacturing an SOI substrate according to the present invention will be described.

（第１工程）
Ｓｉ単基板を熱酸化させることで、Ｓｉ単基板の一主面上にＳｉＯ_２層２を形成する。なお、Ｓｉ単結晶基板のうち、ＳｉＯ_２層２を除く部分をＳｉ基板１とする。熱酸化は、例えば酸素雰囲気で１０００℃程度すればよい。なお、この工程における熱処理時間は、ＳｉＯ_２層２の膜厚により調整する。 (First step)
The SiO ₂ layer 2 is formed on one main surface of the Si single substrate by thermally oxidizing the Si single substrate. Note that a portion of the Si single crystal substrate excluding the SiO ₂ layer 2 is the Si substrate 1. Thermal oxidation may be performed at about 1000 ° C. in an oxygen atmosphere, for example. The heat treatment time in this step is adjusted by the film thickness of the SiO ₂ layer 2.

（第２工程）
ＳｉＯ_２層２とＳｉ層３とを対向配置して、熱酸化時の熱処理温度に比べ低い温度で加熱することで貼りあわせる。例えば、熱酸化を１０００℃で行った場合には、７００℃で１０分〜６０分間両者を接触させればよい。 (Second step)
The SiO ₂ layer 2 and the Si layer 3 are arranged opposite to each other and bonded together by heating at a temperature lower than the heat treatment temperature during thermal oxidation. For example, when thermal oxidation is performed at 1000 ° C., both may be brought into contact at 700 ° C. for 10 to 60 minutes.

Ｓｉ層３は、Ｓｉ基板１よりも厚みが小さいものを接触させて接合してもよいし、厚いＳｉ層を接合した後にＳｉＯ_２層２と接触していない側の面を研磨するなどして厚みを調整してもよい。 The Si layer 3 may be bonded by contacting a material having a thickness smaller than that of the Si substrate 1 or by polishing the surface not in contact with the SiO ₂ layer 2 after bonding the thick Si layer. The thickness may be adjusted.

次に、図１に示すＳＯＩ基板の実施例を説明する。 Next, an embodiment of the SOI substrate shown in FIG. 1 will be described.

まず、厚み５００μｍのＳｉ基板１上に、熱酸化にてＳｉＯ_２層２を厚み１μｍ成膜した。なお、熱酸化処理の温度は１０５０℃，処理時間は５時間とした。次に、ＳｉＯ_２層２に、厚み２００μｍの別のＳｉ基板を接触させて７５０℃で２０分間処理を行うことで両者を貼り合わせたのち、厚み２０μｍまで研磨を行ない、Ｓｉ層３とした。これにより、図１に示すＳＯＩ基板を形成した。 First, a SiO ₂ layer 2 having a thickness of 1 μm was formed on a Si substrate 1 having a thickness of 500 μm by thermal oxidation. The temperature of the thermal oxidation treatment was 1050 ° C., and the treatment time was 5 hours. Next, another Si substrate with a thickness of 200 μm was brought into contact with the SiO ₂ layer 2 and treated at 750 ° C. for 20 minutes to bond them together, and then polished to a thickness of 20 μm to obtain the Si layer 3. Thus, the SOI substrate shown in FIG. 1 was formed.

次に、Ｓｉ層３上にマスクを形成し、通常のフォトリソグラフィ手法により、所望の形状にパターニングを行った。次に、ＲＩＥ装置により、Ｓｉ層３のエッチングを行い、貫通孔２０を形成しＳｉＯ_２層２を露出させた。次に、ＨＦ蒸気によるエッチングを行ない、所望の領域のＳｉＯ_２層２を除去して、図２に示すようなＭＥＭＳデバイスを形成した。 Next, a mask was formed on the Si layer 3 and patterned into a desired shape by a normal photolithography technique. Next, the Si layer 3 was etched by an RIE apparatus to form a through hole 20 and expose the SiO ₂ layer 2. Next, etching with HF vapor was performed to remove the SiO ₂ layer 2 in a desired region, and a MEMS device as shown in FIG. 2 was formed.

上述のような、本実施例のＳＯＩ基板を用いた場合には、３０分の加工時間で、幅２０μｍの可動部を、直下のＳｉＯ_２層２を除去することで、形成することができた。これに対し、従来のＳＯＩ基板を用いて同様の加工を行った場合には３時間を要した。これにより、本実施例のＳＯＩ基板を用いることにより、所望の領域におけるＳｉＯ_２層２の除去を短時間で実現できることを確認した。 When the SOI substrate of this example as described above was used, a movable part with a width of 20 μm could be formed by removing the SiO ₂ layer 2 directly under the processing time of 30 minutes. . In contrast, when similar processing was performed using a conventional SOI substrate, it took 3 hours. Thus, it was confirmed that the removal of the SiO ₂ layer 2 in a desired region can be realized in a short time by using the SOI substrate of this example.

１Ｓｉ基板
２ＳｉＯ_２層
３Ｓｉ層 1 Si substrate 2 SiO ₂ layer 3 Si layer

Claims

Ｓｉ基板と、
前記Ｓｉ基板の一主面上に配置されたＳｉＯ_２層と、
前記ＳｉＯ_２層上に配置され、前記Ｓｉ基板と前記ＳｉＯ_２層との密着強度に比べ、前記ＳｉＯ_２層との密着強度が小さく、かつ、前記Ｓｉ基板に比べて厚みの小さいＳｉ層と、を含むＳＯＩ基板。 A Si substrate;
A SiO ₂ layer disposed on one principal surface of the Si substrate;
Said disposed on the SiO ₂ layer, the Si compared with the adhesion strength between the substrate and the SiO ₂ layer, the adhesion strength between the SiO ₂ layer is small and a small Si layer thicker than that of the Si substrate, SOI substrate including

前記ＳｉＯ_２層と前記Ｓｉ層との間に、Ｎａを含む中間層を有する請求項１記載のＳＯＩ基板。 The SOI substrate according to claim 1, further comprising an intermediate layer containing Na between the SiO ₂ layer and the Si layer.

Ｓｉ単結晶基板を熱酸化させることで、前記Ｓｉ単結晶基板の一主面上にＳｉＯ_２層を形成するとともに、前記Ｓｉ単結晶基板のうち前記ＳｉＯ_２層を除く領域をＳｉ基板とする第１工程と、
前記ＳｉＯ_２層とＳｉ層とを対向配置して、前記熱酸化時の熱処理温度に比べ低い温度で加熱することで、前記ＳｉＯ_２層と前記Ｓｉ層とを貼りあわせる第２工程と、を有するＳＯＩ基板の製造方法。 By thermally oxidizing the Si single crystal substrate, a SiO ₂ layer is formed on one main surface of the Si single crystal substrate, and a region excluding the SiO ₂ layer in the Si single crystal substrate is defined as a Si substrate. 1 process,
A _{second step in} which the SiO ₂ layer and the Si layer are disposed opposite to each other and heated at a temperature lower than the heat treatment temperature during the thermal oxidation to bond the SiO ₂ layer and the Si layer together. Manufacturing method of SOI substrate.