JP2011114010A - Semiconductor module and method of manufacturing the same, and electric apparatus - Google Patents

Semiconductor module and method of manufacturing the same, and electric apparatus Download PDF

Info

Publication number
JP2011114010A
JP2011114010A JP2009266264A JP2009266264A JP2011114010A JP 2011114010 A JP2011114010 A JP 2011114010A JP 2009266264 A JP2009266264 A JP 2009266264A JP 2009266264 A JP2009266264 A JP 2009266264A JP 2011114010 A JP2011114010 A JP 2011114010A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor module
semiconductor
metal substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009266264A
Other languages
Japanese (ja)
Other versions
JP5246143B2 (en
Inventor
Kenji Okamoto
健次 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2009266264A priority Critical patent/JP5246143B2/en
Publication of JP2011114010A publication Critical patent/JP2011114010A/en
Application granted granted Critical
Publication of JP5246143B2 publication Critical patent/JP5246143B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

<P>PROBLEM TO BE SOLVED: To achieve, at low cost, a package of a semiconductor module enhanced in insulation properties and heat dissipation properties. <P>SOLUTION: An insulating layer 7 is formed on a first surface 1A of a metal base material 1 by thermal-spraying powder of aluminum oxide. The insulating layer 7 is enhanced in thermal conductivity through a heat treatment, or has a hexagonal system crystal structure. On a second surface 1B of the metal base material, a semiconductor circuit element 2 is mounted so as to be contacted directly or indirectly. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体モジュールおよびその製造方法ならびに電気機器に関する。より詳細には、本発明は、絶縁と放熱とを両立させ得る半導体モジュールおよびその製造方法ならびに電気機器に関する。   The present invention relates to a semiconductor module, a manufacturing method thereof, and an electric device. More specifically, the present invention relates to a semiconductor module that can achieve both insulation and heat dissipation, a method for manufacturing the same, and an electrical device.

近年、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）などのパワー半導体素子を含む回路モジュールすなわちパワーモジュールが、民生用機器や産業用機器に広範に使用されている。このようなパワーモジュールを用いる民生用機器には、例えば、家庭用エアコン、冷蔵庫などの電源装置がある一方、産業用機器には、インバータ電源回路中のコンバータ部やインバータ部などの電源装置、電動機の出力制御装置やサーボコントローラなどが含まれる。パワーモジュール以外にも、例えば能動回路素子を１つまたは集積して複数個含む半導体回路素子にコンデンサなどの受動回路素子を組み合わせることによって１つのモジュールとするハイブリッドＩＣ（集積回路）も広範に用いられる。さらに、発光ダイオード（ＬＥＤ）や半導体レーザーなどの発光素子が単体でまたは複数個組み合わされることによって、光源モジュールが作製されている。これらの半導体素子を用いる各種のモジュール（以下、「半導体モジュール」という）の中には、扱う電力が大きい場合、回路の集積度が高い場合、または回路の動作周波数が高い場合などのさまざまな理由から、搭載している半導体素子によって生成される熱を適切に放熱しなくてはならないものがある。   In recent years, circuit modules including power semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), that is, power modules, are widely used in consumer and industrial equipment. Consumer devices using such power modules include power supply devices such as home air conditioners and refrigerators, while industrial devices include power supply devices such as converters and inverters in inverter power supply circuits, and electric motors. Output control devices and servo controllers. In addition to power modules, for example, hybrid ICs (integrated circuits) are widely used in which a single module is formed by combining a passive circuit element such as a capacitor with a semiconductor circuit element including one or more active circuit elements. . Furthermore, a light source module is manufactured by combining light emitting elements such as light emitting diodes (LEDs) and semiconductor lasers singly or in combination. Among various modules using these semiconductor elements (hereinafter referred to as “semiconductor modules”), there are various reasons such as when the power handled is large, the degree of circuit integration is high, or the circuit operating frequency is high. Therefore, there is a thing that must appropriately dissipate the heat generated by the mounted semiconductor element.

ところで、上述のような半導体モジュールは、その性能上の要求や実装上の要求に加えて流通の便宜のために、さまざまな形態をとるように作製される。それらの形態は、半導体パッケージ、あるいは単にパッケージとも呼ばれる。発熱量が問題となる半導体モジュールのパッケージにあっては、その電気的な特性のみならず、上述のように放熱に対しても適切な対処がなされなくてはならない。   By the way, the semiconductor module as described above is manufactured to take various forms for the convenience of distribution in addition to the performance requirement and the packaging requirement. These forms are also called semiconductor packages or simply packages. In the case of a semiconductor module package in which the amount of heat generation is a problem, appropriate measures must be taken not only for its electrical characteristics but also for heat dissipation as described above.

一方、製造コストを低減するために、半導体モジュールのパッケージの表面において端子以外の部分をエポキシ樹脂などの樹脂によってモールド成型としたもの、すなわちフルモールド半導体モジュールが用いられている（例えば、特許文献１参照）。このフルモールド半導体モジュールは、モールド成型のための樹脂によって、リードフレームおよびヒートシンクなどの各要素を物理的または機械的に保持するとともに、端子以外の表面において外界から電気的に絶縁するように構成されている。上述のような放熱が課題となる半導体モジュールのパッケージには、しばしば、金属を用いた基板（以下、「金属ベース基板」という）やセラミックスの基板などの何らかの基板（以下、総称して「配線基板」という）が用いられる。その配線基板には、半導体回路素子や受動回路素子が搭載され、例えば封止剤によって回路素子を封止することによって半導体モジュールが作製される。なお、この封止は、シリコーンゲルなどの定まった形状のない材質のものを配線基板に取り付けたプラスティックの枠に保持するようにして行なわれることもある。上述のとおり、放熱が課題となる半導体モジュールには、電気的な特性と放熱とを両立させるような種々のパッケージが用いられている。   On the other hand, in order to reduce the manufacturing cost, a part other than terminals on the surface of the package of the semiconductor module is molded with a resin such as an epoxy resin, that is, a full mold semiconductor module is used (for example, Patent Document 1). reference). This full mold semiconductor module is configured to physically or mechanically hold each element such as a lead frame and a heat sink by resin for molding, and to electrically insulate from the outside on the surface other than the terminals. ing. The semiconductor module package in which heat dissipation is a problem as described above is often a substrate using metal (hereinafter referred to as a “metal base substrate”) or a ceramic substrate (hereinafter collectively referred to as “wiring substrate”). Is used). A semiconductor circuit element and a passive circuit element are mounted on the wiring board, and a semiconductor module is manufactured by sealing the circuit element with a sealing agent, for example. This sealing may be performed by holding a material having no fixed shape, such as silicone gel, on a plastic frame attached to the wiring board. As described above, various packages that achieve both electrical characteristics and heat dissipation are used for semiconductor modules that are subject to heat dissipation.

図７および図８は、フルモールドの半導体モジュールを含むいくつかの半導体モジュールの従来例の構成を示す断面図である。図７は、従来例の第１の構成のモールド半導体モジュールであるフルモールド半導体モジュール７００の構成を示している。このフルモールド半導体モジュール７００においては、リードフレーム６の上にパワー半導体（半導体回路素子）２ａおよび駆動ＩＣ３が実装され、リードフレーム６、パワー半導体２ａ、および駆動ＩＣ３が、ボンデイングワイヤー４ａ，４ｂにより相互に接続される。そして、これらの部品が封止剤である成型樹脂５によって封止されることにより、フルモールド半導体モジュール７００が形成される。こうして、フルモールド半導体モジュール７００の表面は、端子として用いるリードフレーム６の端部を除いて絶縁材料に覆われることにより、外界から絶縁される。   FIG. 7 and FIG. 8 are cross-sectional views showing configurations of conventional examples of several semiconductor modules including a full mold semiconductor module. FIG. 7 shows a configuration of a full mold semiconductor module 700 which is a mold semiconductor module having a first configuration according to a conventional example. In the full mold semiconductor module 700, a power semiconductor (semiconductor circuit element) 2a and a driving IC 3 are mounted on a lead frame 6, and the lead frame 6, the power semiconductor 2a, and the driving IC 3 are mutually connected by bonding wires 4a and 4b. Connected to. And these components are sealed with the molding resin 5 which is a sealing agent, and the full mold semiconductor module 700 is formed. Thus, the surface of the full mold semiconductor module 700 is insulated from the outside by being covered with the insulating material except for the end portion of the lead frame 6 used as a terminal.

また、図８は、もう１つの従来例の第２の構成の半導体モジュール８００を示している。半導体モジュール８００は、図７に示すフルモールド半導体モジュール７００のように、端子を除くすべての外面が絶縁表面となるようには形成されていない。この例では、図８に示すように、半導体モジュール８００は、金属製のヒートシンク８を設けられたときにヒートシンク８の面の一部が外界に露出するように形成されている。   FIG. 8 shows another conventional semiconductor module 800 having a second configuration. Unlike the full mold semiconductor module 700 shown in FIG. 7, the semiconductor module 800 is not formed so that all outer surfaces except for the terminals become insulating surfaces. In this example, as shown in FIG. 8, the semiconductor module 800 is formed such that a part of the surface of the heat sink 8 is exposed to the outside when the metal heat sink 8 is provided.

特開平９−１３９４６１号公報（段落番号００３８、第１図）JP-A-9-139461 (paragraph number 0038, FIG. 1)

しかしながら、上述の従来のようなパッケージを採用する半導体モジュールでは、出力できる電圧値および電流値に上限が生じる。例えば、上述のような従来のパッケージをパワー半導体モジュールに用いると、出力電圧および電流の上限がそれぞれ２００Ｖおよび５０Ａ程度となる。これは、その電圧よりも高い電圧になれば電気的な絶縁性の問題が生じる一方、その電流よりも大きい電流が流れると、半導体モジュールの内部のパワー半導体回路素子２ａからの発熱を十分に放熱することができなくなる可能性が高まるためである。しかし、従来の半導体モジュールにおいては、このような電圧や電流の上限をこれまで以上に高めたいという産業界の強い要求がある。なお、上述の電圧および電流の上限値の具体的な値は、種々の条件、すなわち半導体回路素子の種類をパワー半導体とするか上述のハイブリッドＩＣとするかＬＥＤとするかに依存するだけでなく、設計される形状等にも依存する。   However, in a semiconductor module that employs the conventional package described above, there are upper limits on the voltage value and current value that can be output. For example, when the conventional package as described above is used for a power semiconductor module, the upper limits of the output voltage and current are about 200 V and 50 A, respectively. This causes a problem of electrical insulation when the voltage is higher than that voltage. On the other hand, when a current larger than the current flows, heat generated from the power semiconductor circuit element 2a inside the semiconductor module is sufficiently dissipated. This is because there is a higher possibility that it will not be possible. However, in the conventional semiconductor module, there is a strong demand from the industry to increase the upper limit of such voltage and current more than ever. The specific values of the upper limit values of the voltage and current described above not only depend on various conditions, that is, whether the type of the semiconductor circuit element is a power semiconductor, the above hybrid IC, or an LED. Depends on the shape to be designed.

ここで、許容される電流値の上限を増大させる、すなわち半導体モジュールの電流容量を大きくするための手法として、例えば、フルモールド半導体モジュールの放熱経路となる成型樹脂の部分を薄くすることが考えられる。図７のフルモールド半導体モジュール７００に即していえば、これは、放熱量が多いパワー半導体２ａの直下のリードフレーム６から図７の下方に向かったときの表面までの樹脂の部分５２の厚みを薄くすることに相当する。しかしながら、製作条件からこの部分５２の厚みには下限がある。というのは、通常、トランスファー成型方式によって行なわれる成型樹脂５による封止処理では、フルモールド半導体モジュール７００は、互いに接続したリードフレーム６、パワー半導体２ａ、および駆動ＩＣ３を成型用の金型内にセットして、予め融解させた成型樹脂５をその金型内に流し込むことにより製造される。このような製造手法において部分５２を薄くしすぎると、成型金型の内部においてリードフレーム６の下方に成型樹脂の未充填部が形成される。その結果、例えばリードフレーム６と金属製の外部ヒートシンク（図示しない）との間において十分な絶縁性が確保できなくなる。このため、部分５２の厚みを薄くするのには限界が生じるのである。これを防止するための厚みの下限の数値例を挙げれば、フルモールド半導体モジュール７００の成型樹脂の厚さの下限値は、概ね３００μｍである。   Here, as a method for increasing the upper limit of the allowable current value, that is, for increasing the current capacity of the semiconductor module, for example, it is conceivable to thin the portion of the molding resin that becomes the heat dissipation path of the full mold semiconductor module. . According to the full mold semiconductor module 700 of FIG. 7, this is the thickness of the resin portion 52 from the lead frame 6 immediately below the power semiconductor 2a having a large heat dissipation amount to the surface when facing downward in FIG. This is equivalent to making it thinner. However, the thickness of the portion 52 has a lower limit due to manufacturing conditions. This is because, in the sealing process with the molding resin 5 usually performed by the transfer molding method, the full mold semiconductor module 700 has the lead frame 6, the power semiconductor 2a, and the driving IC 3 connected to each other in a molding die. It is manufactured by setting and pouring the molding resin 5 previously melted into the mold. If the portion 52 is made too thin in such a manufacturing method, an unfilled portion of the molding resin is formed below the lead frame 6 inside the molding die. As a result, for example, sufficient insulation cannot be ensured between the lead frame 6 and a metal external heat sink (not shown). For this reason, there is a limit in reducing the thickness of the portion 52. If the numerical example of the minimum of the thickness for preventing this is given, the lower limit of the thickness of the molding resin of the full mold semiconductor module 700 is about 300 μm.

なお、この部分５２を薄くしたときに樹脂を適切に充填するための対処法として、成型時の樹脂注入圧力を高くすることも考えられる。しかし、樹脂注入圧力を高くすると、一方で、ボンデイングワイヤー４ａ，４ｂの変形や断線も生じやすくなる。   As a countermeasure for properly filling the resin when the portion 52 is thinned, it is conceivable to increase the resin injection pressure during molding. However, when the resin injection pressure is increased, deformation and disconnection of the bonding wires 4a and 4b are likely to occur.

電流の上限を増大させるための別の対処法として、成型樹脂５に無機フィラーを混入させて放熱経路の熱伝導率を向上させることも考えられる。この無機フィラーとしては、例えば、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなるフィラー群の１種類以上を成型時に樹脂に混入させることが知られている。しかしながら、これらの無機フィラーを混入した成型樹脂５であっても、その熱伝導率は３〜４Ｗ／ｍ・Ｋ程度が限界である。必然的に、上述の厚みの下限値とあいまって、放熱経路の熱抵抗には下限が存在することとなる。なお、本出願の記載における「熱抵抗」とは、（温度差ΔＴ）＝（熱抵抗Ｒ）×（熱流Ｑ）として表現されるＲであり、例えば℃／Ｗを単位として数値によって表現される量である。   As another countermeasure for increasing the upper limit of the current, it is also conceivable to improve the thermal conductivity of the heat radiation path by mixing an inorganic filler in the molding resin 5. As this inorganic filler, for example, it is known that at least one kind of filler group consisting of silicon oxide, aluminum oxide, silicon nitride, aluminum nitride, and boron nitride is mixed into the resin during molding. However, even if the molding resin 5 is mixed with these inorganic fillers, the thermal conductivity is limited to about 3 to 4 W / m · K. Inevitably, there is a lower limit on the thermal resistance of the heat dissipation path, combined with the lower limit of the thickness described above. Note that “thermal resistance” in the description of the present application is R expressed as (temperature difference ΔT) = (thermal resistance R) × (heat flow Q), and is expressed by a numerical value, for example, in units of ° C./W. Amount.

これらの事情は、図８に示した半導体モジュール８００の場合にも当てはまる。半導体モジュール８００において未充填部が生じ得るのは、成型樹脂５のうち、リードフレーム６とヒートシンク８との間隙の部分５４である。この部分５４に生じた未充填部分は半導体モジュール８００の絶縁不良の原因となる。ここで、未充填部分の生成を防止するために成型時の成型樹脂５の注入圧力を高めるようとしても限界があり、さらに、成型樹脂５にフィラーを混入させても熱抵抗が十分に低減できるわけではない。従って、半導体モジュール８００も半導体モジュール７００と同様の問題が生じ得る。   These circumstances also apply to the semiconductor module 800 shown in FIG. In the semiconductor module 800, an unfilled portion may occur in a gap portion 54 between the lead frame 6 and the heat sink 8 in the molding resin 5. The unfilled portion generated in this portion 54 causes insulation failure of the semiconductor module 800. Here, there is a limit even if the injection pressure of the molding resin 5 at the time of molding is increased in order to prevent generation of an unfilled portion, and furthermore, even if a filler is mixed into the molding resin 5, the thermal resistance can be sufficiently reduced. Do not mean. Therefore, the semiconductor module 800 may have the same problem as the semiconductor module 700.

以上のような課題への従来の対処方法として、熱伝導率を向上させるためのセラミックスの絶縁性基板（図示しない）を用いることも知られている。この絶縁性基板としては、酸化アルミニウム、窒化珪素、窒化アルミニウムなどの焼結体が用いられる。この場合には、その絶縁性基板のいずれかの面にパワー半導体などの回路素子が接するように配置することにより、絶縁性と放熱性を両立させることが試みられている。   As a conventional method for dealing with the above problems, it is also known to use a ceramic insulating substrate (not shown) for improving the thermal conductivity. As this insulating substrate, a sintered body such as aluminum oxide, silicon nitride, or aluminum nitride is used. In this case, it has been attempted to achieve both insulation and heat dissipation by disposing the circuit element such as a power semiconductor in contact with any surface of the insulating substrate.

しかし、上述のような絶縁性基板を用いると、上述のフルモールド半導体モジュール７００や半導体モジュール８００と比べて、材料コストが大幅に増大してしまうため、市場に受け入れられない可能性が高い。その理由の１つとして、上記のような焼結体のセラミックスを絶縁性基板として作製する工程が複雑なことが挙げられる。一例としてその工程を説明すれば、まず、セラミックス原料がバインダーなどと混練されて、グリーンシートと呼ばれる薄層状の状態が形成される。その薄膜を焼成することによってセラミックス基板を作製した後、そのセラミックス基板上に電極が形成される。熱伝導率の観点から言えばセラミックス基板を薄くするのが好ましいが、セラミックス基板は脆いため、そのような基板を安定的に製造することは容易ではない。   However, when the insulating substrate as described above is used, the material cost is significantly increased as compared with the above-described full mold semiconductor module 700 and the semiconductor module 800, so that there is a high possibility that it will not be accepted in the market. One of the reasons is that the process of producing the sintered ceramic as described above as an insulating substrate is complicated. If the process is demonstrated as an example, the ceramic raw material will be knead | mixed with a binder etc. first, and the thin-layer state called a green sheet will be formed. After the ceramic substrate is produced by firing the thin film, an electrode is formed on the ceramic substrate. From the viewpoint of thermal conductivity, it is preferable to make the ceramic substrate thin. However, since the ceramic substrate is brittle, it is not easy to stably manufacture such a substrate.

さらに、これらのパッケージに加えて、絶縁層を予め形成した金属基板をヒートシンクとして用いるパッケージが知られている。図９は、このような金属基板を用いる従来例（第３の構成）の半導体モジュール９００を示している。半導体モジュール９００は、図８に示す第２の構成の半導体モジュール８００におけるヒートシンク８として機能しつつ絶縁層を備えるような金属ベース基板９を備えている。すなわち、金属ベース基板９は、主に各回路素子の導通基板として作用する銅箔からなる導電層９ａと、主に絶縁層として作用し、樹脂とセラミックスのフィラーとからなる絶縁層９ｂと、主に伝熱層として作用する金属からなるヒートシンク９ｃとによって構成されている。この金属ベース基板９において、絶縁層９ｂの厚みは、１００〜１５０μｍという薄い膜とすることができる。このため、半導体モジュール９００においては、パワー半導体２ａからの主な放熱経路（図９における下方）の熱抵抗を比較的小さくすることができる。   Furthermore, in addition to these packages, a package using a metal substrate on which an insulating layer is formed in advance as a heat sink is known. FIG. 9 shows a semiconductor module 900 of a conventional example (third configuration) using such a metal substrate. The semiconductor module 900 includes a metal base substrate 9 that functions as the heat sink 8 in the semiconductor module 800 having the second configuration shown in FIG. That is, the metal base substrate 9 is mainly composed of a conductive layer 9a made of a copper foil that acts as a conductive substrate for each circuit element, an insulating layer 9b that acts mainly as an insulating layer and is made of a resin and a ceramic filler, And a heat sink 9c made of metal acting as a heat transfer layer. In the metal base substrate 9, the insulating layer 9b can be a thin film having a thickness of 100 to 150 μm. For this reason, in the semiconductor module 900, the thermal resistance of the main heat dissipation path (downward in FIG. 9) from the power semiconductor 2a can be made relatively small.

この構成を実現するためには、薄層状すなわち厚み方向（換言すれば、高さ方向）の距離が短い空間に成型樹脂を充填する必要は無いものの、その代わりに、金属ベース基板９に配置する絶縁層９ｂに高い熱伝導率と高い絶縁性とが必要となる。しかしながら、このような性質を備えた絶縁層９ｂを低コストで製造する方法は知られていない。   In order to realize this configuration, it is not necessary to fill the space with a thin layer shape, that is, the distance in the thickness direction (in other words, the height direction) with a short distance, but instead, it is disposed on the metal base substrate 9. The insulating layer 9b needs to have high thermal conductivity and high insulation. However, a method for manufacturing the insulating layer 9b having such properties at a low cost is not known.

本発明は、上記問題点の少なくともいくつかを解決することにより、十分な絶縁性と放熱性をもつ低コストのパッケージを用いる半導体モジュールを実現することに大きく貢献するものである。   The present invention greatly contributes to realizing a semiconductor module using a low-cost package having sufficient insulation and heat dissipation by solving at least some of the above problems.

本願発明者は、上述の金属ベース基板のような金属基材に絶縁層を形成する処理を低コストで実現できれば十分な絶縁性と放熱性を併せ持つ理想的な半導体モジュールのパッケージが得られると考えた。このために、絶縁層の形成に溶射法を用いることに着目して検討を行った。本願発明者が溶射法に着目したのは、層の形成コストが低廉であるばかりでなく、パターン形成も容易なためである。具体的には、本願発明者は、まず、絶縁層に適する材料である酸化アルミニウム（Ａｌ２Ｏ３、アルミナ）の粉末をプラズマ溶射法によって層状または膜状になるように金属基材に形成した。その上で、その溶射された絶縁層を利用することにより、半導体モジュールとして望ましい絶縁性と熱伝導率とが確保され得るかどうかについて調査を行った。その結果、本願発明者は、溶射によって形成した酸化アルミニウムの絶縁層を利用して最終的な半導体モジュールを作製した多くの場合に、絶縁層自体の熱伝導率が概ね３〜４Ｗ／ｍ・Ｋにとどまるという問題があることを見出した。ちなみに、溶射ではなく焼成によって作られるタイプの酸化アルミニウム（アルミナの焼結体）における熱伝導率は、通常約２０Ｗ／ｍ・Ｋ程度となる。それにもかかわらず溶射されたままの絶縁層では、上述のように熱伝導率が３〜４Ｗ／ｍ・Ｋ、すなわちアルミナ焼結体の約１／５以下にとどまってしまう。従って、たとえ簡便かつ低コストな溶射法を用いたとしても、この程度の熱伝導率の絶縁層を利用して十分に小さい熱抵抗を実現することは難しい。というのは、絶縁層の厚みを薄くしなければならず、その結果、十分な絶縁性を確保し得ないからである。 The present inventor believes that an ideal semiconductor module package having both sufficient insulation and heat dissipation can be obtained if the process of forming an insulating layer on a metal substrate such as the above-mentioned metal base substrate can be realized at low cost. It was. For this purpose, investigations have been made focusing on the use of the thermal spraying method for forming the insulating layer. The inventors of the present application focused on the thermal spraying method because not only the layer formation cost is low, but also the pattern formation is easy. Specifically, the inventor of the present application first formed a powder of aluminum oxide (Al 2 O 3 , alumina), which is a material suitable for the insulating layer, on a metal substrate so as to be layered or film-shaped by plasma spraying. . Then, investigation was conducted as to whether or not the insulating properties and thermal conductivity desirable as a semiconductor module could be secured by using the sprayed insulating layer. As a result, the inventor of the present application has a thermal conductivity of about 3 to 4 W / m · K in many cases in which the final semiconductor module is manufactured using an aluminum oxide insulating layer formed by thermal spraying. I found out that there was a problem of staying in. Incidentally, the thermal conductivity of aluminum oxide (alumina sintered body) of the type produced by firing rather than thermal spraying is usually about 20 W / m · K. Nevertheless, as described above, the thermal sprayed insulating layer has a thermal conductivity of 3 to 4 W / m · K, that is, about 1/5 or less of the alumina sintered body. Therefore, even if a simple and low-cost thermal spraying method is used, it is difficult to realize a sufficiently small thermal resistance by using an insulating layer having such a thermal conductivity. This is because the thickness of the insulating layer must be reduced, and as a result, sufficient insulation cannot be ensured.

上述のような問題を生じさせるメカニズムを明らかにするために、本願発明者は溶射によって形成された絶縁層の構造に着目してさらに調査と解析を行なった。まず、溶射によって生成された層には一般に気孔が多く含まれる点に注目した。気孔が含まれることは、原料粉末を加熱して溶融した原料粉末の噴流を形成し、その噴流を対象物に吹き付けるという溶射法の手法を採用する限り、避けがたい。ここで、このような気孔が上述の熱伝導率の低下の原因といえるなら、気孔率を小さくするような層の形成条件を採用することによって熱伝導率の低下は緩和されるはずである。ところが実際には、気孔率の増大が熱伝導率の低下にある程度関連はするものの、気孔だけでは上述のような大幅な熱伝導率の低下を説明できないことが判明した。すなわち、上述の熱伝導率低下の主たる原因は気孔の生成以外にあるようであった。   In order to clarify the mechanism that causes the above problems, the inventors of the present application have further investigated and analyzed by paying attention to the structure of the insulating layer formed by thermal spraying. First, attention was paid to the fact that the layer formed by thermal spraying generally contains many pores. Inclusion of pores is unavoidable as long as a spraying method is employed in which the raw material powder is heated to form a molten raw material powder jet and sprayed onto the object. Here, if it can be said that such pores are the cause of the above-described decrease in thermal conductivity, the decrease in thermal conductivity should be mitigated by adopting a layer forming condition that reduces the porosity. In practice, however, it has been found that the increase in porosity is related to the decrease in thermal conductivity to some extent, but pores alone cannot explain such a significant decrease in thermal conductivity. That is, it seems that the main cause of the above-mentioned decrease in thermal conductivity is other than the generation of pores.

この調査結果を受けて、本願発明者は、溶射によって形成された絶縁層においては、材質そのものが何らかの影響を受けているとの考えに至った。特に、本願発明者は、酸化アルミニウムの粉末が溶射の際に瞬間的に融解してそのまま基材に吹き付けられるために熱的および機械的なストレスを受けていて、これが絶縁層の材質の熱伝導率を低下させている原因であると推測している。   In response to this investigation result, the present inventor has come to the idea that the insulating layer formed by thermal spraying has some influence on the material itself. In particular, the inventor of the present application is subjected to thermal and mechanical stress because the aluminum oxide powder is instantaneously melted and sprayed directly onto the substrate during thermal spraying. This is the heat conduction of the material of the insulating layer. I guess this is the cause of the decline in the rate.

さらに、本願発明者は、絶縁層が溶射によって形成される際に受ける作用を考慮して、絶縁層の熱伝導率の値を高める手法を鋭意検討した。その結果、本願発明者は、溶射によって形成した絶縁層に対して熱処理またはアニール処理（以下、単に「熱処理」ともいう）を施すことにより、その絶縁層の熱伝導率が上昇することを見出した。より具体的には、溶射によって熱伝導率が一旦３〜４Ｗ／ｍ・Ｋとなった絶縁層であっても、その後に熱処理を施すことにより、熱伝導率を約１０Ｗ／ｍ・Ｋにまで高めることができることを確認した。絶縁層に熱処理を施して熱伝導率を上昇させた絶縁層を用いれば、半導体モジュールの熱抵抗を容易に低減させることが可能となる。本発明は、上述のような視点で創出された。   Furthermore, the inventor of the present application diligently studied a method for increasing the value of the thermal conductivity of the insulating layer in consideration of the effect received when the insulating layer is formed by thermal spraying. As a result, the inventor of the present application has found that the thermal conductivity of the insulating layer is increased by applying a heat treatment or an annealing treatment (hereinafter also simply referred to as “heat treatment”) to the insulating layer formed by thermal spraying. . More specifically, even if the insulating layer once has a thermal conductivity of 3 to 4 W / m · K by thermal spraying, the thermal conductivity is reduced to about 10 W / m · K by performing a heat treatment thereafter. Confirmed that it can be increased. If an insulating layer whose heat conductivity is increased by performing heat treatment on the insulating layer is used, the thermal resistance of the semiconductor module can be easily reduced. The present invention was created from the above viewpoint.

すなわち、本発明の態様として、第１面および第２面を有する金属基材と、前記金属基材の前記第１面上に酸化アルミニウムの粉末を溶射して形成され、熱処理によって熱伝導率が高められている絶縁層と、前記金属基材の前記第２面に直接的または間接的に接して搭載されている半導体回路素子とを備える半導体モジュールが提供される。   That is, as an aspect of the present invention, a metal substrate having a first surface and a second surface, and formed by spraying aluminum oxide powder on the first surface of the metal substrate, the thermal conductivity is increased by heat treatment. There is provided a semiconductor module comprising a raised insulating layer and a semiconductor circuit element mounted in direct or indirect contact with the second surface of the metal substrate.

なお、本願発明者の推測によれば、熱伝導率が溶射によって低下し、熱処理によって上昇する現象には、以下のような機構が作用しているようである。まず、上述の溶射によって形成したままの酸化アルミニウムの層では、原料の粉末に比べて結晶構造が変化している。より詳しくは、酸化アルミニウムの原子配列が、もともとの溶射前の原料である酸化アルミニウムの粉末（すなわちコランダム）の構造である六方晶系から、溶射によってアモルファス状態または立方晶またはγ−アルミナへと変化している。この状態では、熱伝導率は小さい値となる。そして、その後の熱処理によって、溶射された絶縁層の結晶構造が六方晶系となる。この六方晶系になっている絶縁層では、熱伝導率が本来の値に近づき、の熱伝導率が高まる。なお、ここでは、絶縁層の結晶構造がすべて六方晶系となるとは限らず、原子配列をアモルファス状態や軸長の長い立方晶といった種類ごとに分類したときに、六方晶系となっている結晶構造の割合、特に、α−アルミナの割合が熱処理によって増加することによって熱伝導率が上昇している可能性もあると考えている。すなわち、本願の発明者は、絶縁層の結晶構造を六方晶系とするもしくはその割合を高めることによって、絶縁層を用いる半導体モジュールの熱抵抗が低減されることを見出した。   According to the inventor's estimation, it seems that the following mechanism is acting on the phenomenon that the thermal conductivity decreases due to thermal spraying and increases due to heat treatment. First, in the aluminum oxide layer as formed by the above-described thermal spraying, the crystal structure is changed as compared with the raw material powder. More specifically, the atomic arrangement of aluminum oxide changes from the hexagonal system, which is the structure of the original aluminum oxide powder (that is, corundum) before spraying, to the amorphous state or cubic or γ-alumina by spraying. is doing. In this state, the thermal conductivity is a small value. Then, the crystal structure of the thermally sprayed insulating layer becomes a hexagonal system by the subsequent heat treatment. In this hexagonal insulating layer, the thermal conductivity approaches the original value and the thermal conductivity increases. Note that here, the crystal structure of the insulating layer is not necessarily hexagonal, and crystals that are hexagonal when the atomic arrangement is classified by type such as an amorphous state or a cubic with a long axial length. It is considered that the thermal conductivity may be increased by increasing the proportion of the structure, particularly the proportion of α-alumina, by the heat treatment. That is, the inventors of the present application have found that the thermal resistance of a semiconductor module using an insulating layer is reduced by making the crystal structure of the insulating layer hexagonal or increasing the proportion thereof.

すなわち、本発明によれば、第１面および第２面を有する金属基材と、前記金属基材の前記第１面上に酸化アルミニウムの粉末を溶射して形成され、六方晶系の結晶構造を有する絶縁層と、前記金属基材の前記第２面に直接的または間接的に接して搭載されている半導体回路素子とを備える半導体モジュールが提供される。   That is, according to the present invention, a hexagonal crystal structure formed by spraying aluminum oxide powder on the first surface of the metal substrate and the metal substrate having the first surface and the second surface. There is provided a semiconductor module comprising: an insulating layer including: a semiconductor circuit element mounted in direct or indirect contact with the second surface of the metal base.

これらの態様により、酸化アルミニウムの絶縁層の熱伝導率は、溶射して形成したのみの場合（３〜４Ｗ／ｍ・Ｋ程度）に比べて高くなり、例えば１０Ｗ／ｍ・Ｋ以上となる。このような絶縁層を放熱経路に有する半導体モジュールは良好な放熱性を実現することができる。なお、上述のように、金属基材の第１面と第２面に分かれて絶縁層と半導体回路素子とが備えられると、半導体回路素子と金属基材との間の熱抵抗を低減することができるため、小さな金属基材を用いても金属基材を通過する放熱経路全体の熱抵抗を小さくすることができる。   By these aspects, the thermal conductivity of the insulating layer of aluminum oxide is higher than that in the case where it is only formed by thermal spraying (about 3 to 4 W / m · K), for example, 10 W / m · K or more. A semiconductor module having such an insulating layer in the heat dissipation path can achieve good heat dissipation. As described above, when the insulating layer and the semiconductor circuit element are provided separately on the first surface and the second surface of the metal base, the thermal resistance between the semiconductor circuit element and the metal base is reduced. Therefore, even if it uses a small metal base material, the thermal resistance of the whole thermal radiation path which passes a metal base material can be made small.

また、これらの態様において、前記第１面または前記第２面に含まれない前記金属基材の面の少なくとも一部に酸化アルミニウムの粉末を溶射して形成された、前記絶縁層につながる追加絶縁層をさらに備えると好適である。金属基材の第１面でも第２面でもない面の少なくとも一部に追加絶縁層を備え、その追加絶縁層が上述の絶縁層とつながっていると、絶縁性を一層高めることができる。なお、溶射によってこのような追加絶縁層を形成することは、容易に実施することができる。   Further, in these embodiments, the additional insulation connected to the insulating layer, formed by spraying aluminum oxide powder on at least a part of the surface of the metal base material not included in the first surface or the second surface. It is preferable to further comprise a layer. When an additional insulating layer is provided on at least a part of the surface that is neither the first surface nor the second surface of the metal substrate, and the additional insulating layer is connected to the above-described insulating layer, the insulation can be further improved. In addition, forming such an additional insulating layer by thermal spraying can be easily performed.

さらに、これらの態様において、前記金属基材の前記第１面以外の面が、前記第２面に搭載されている半導体回路素子とともに絶縁材料である封止剤によって封止されており、前記封止剤と前記第１面上に形成した前記絶縁層とによって前記金属基材を覆う絶縁表面を有していると好適である。このような構成においては、金属基材が外界から絶縁されているため、従来の半導体モジュールのように回路素子を搭載したリードフレームもしくは金属ブロックの下部に樹脂からなる絶縁層を形成する必要がなくなり、成型自体が容易になる。   Furthermore, in these embodiments, the surface other than the first surface of the metal base material is sealed with a sealing agent that is an insulating material together with the semiconductor circuit element mounted on the second surface, and the sealing is performed. It is preferable to have an insulating surface that covers the metal substrate with a stopper and the insulating layer formed on the first surface. In such a configuration, since the metal base is insulated from the outside, it is not necessary to form an insulating layer made of resin under the lead frame or circuit block on which the circuit element is mounted as in the conventional semiconductor module. The molding itself becomes easy.

本発明においては、半導体モジュールを製造する製造方法も提供される。すなわち、第１面と第２面とを有する金属基材の前記第１面上に酸化アルミニウムの粉末を溶射することにより絶縁層を形成するステップと、前記絶縁層を熱処理することによって前記絶縁層の熱伝導率を上昇させるステップと、前記金属基材の前記第２面に直接的または間接的に接するように半導体回路素子を搭載するステップとを含む半導体モジュールの製造方法が提供される。また、第１面と第２面とを有する金属基材の前記第１面上に酸化アルミニウムの粉末を溶射することにより絶縁層を形成するステップと、前記絶縁層の結晶構造を六方晶系にするステップと、前記金属基材の前記第２面に直接的または間接的に接するように半導体回路素子を搭載するステップとを含む半導体モジュールの製造方法が提供される。   In the present invention, a manufacturing method for manufacturing a semiconductor module is also provided. That is, the step of forming an insulating layer by spraying aluminum oxide powder on the first surface of the metal substrate having the first surface and the second surface, and the insulating layer by heat-treating the insulating layer There is provided a method for manufacturing a semiconductor module, comprising: increasing a thermal conductivity of the semiconductor substrate; and mounting a semiconductor circuit element so as to be in direct or indirect contact with the second surface of the metal substrate. A step of thermally spraying aluminum oxide powder on the first surface of the metal substrate having the first surface and the second surface; and forming a crystal structure of the insulating layer into a hexagonal system. There is provided a method of manufacturing a semiconductor module, including a step of mounting a semiconductor circuit element so as to directly or indirectly contact the second surface of the metal substrate.

本発明のいずれかの態様によれば、金属基材には熱伝導性に優れた絶縁層が備えられるので、良好な絶縁性を保ちつつ、半導体回路素子が生成する熱を効率よく放熱させ得る半導体モジュールを実現することができる。   According to any aspect of the present invention, since the metal base is provided with an insulating layer having excellent thermal conductivity, heat generated by the semiconductor circuit element can be efficiently dissipated while maintaining good insulating properties. A semiconductor module can be realized.

本発明の実施形態にかかる半導体モジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor module concerning embodiment of this invention. 本発明の実施形態にかかる半導体モジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor module concerning embodiment of this invention. 本発明の実施形態にかかる半導体モジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor module concerning embodiment of this invention. 本発明の実施形態にかかる半導体モジュールの製造工程における各段階の構造を示す断面図である。It is sectional drawing which shows the structure of each step in the manufacturing process of the semiconductor module concerning embodiment of this invention. 本発明の実施形態にかかる半導体モジュールの製造工程における各段階の構造を示す断面図である。It is sectional drawing which shows the structure of each step in the manufacturing process of the semiconductor module concerning embodiment of this invention. 本発明の実施形態にかかる半導体モジュールの作製方法において、絶縁層と追加絶縁層とを形成する工程における金属基材の状態を示す断面図であるIt is sectional drawing which shows the state of the metal base material in the process of forming an insulating layer and an additional insulating layer in the manufacturing method of the semiconductor module concerning embodiment of this invention. モールド半導体モジュールの従来例（第１例）を示す断面図である。It is sectional drawing which shows the prior art example (1st example) of a molded semiconductor module. モールド半導体モジュールの従来例（第２例）を示す断面図である。It is sectional drawing which shows the prior art example (2nd example) of a molded semiconductor module. モールド半導体モジュールの従来例（第３例）を示す断面図である。It is sectional drawing which shows the prior art example (3rd example) of a molded semiconductor module.

次に、本発明の実施態様について説明する。以下の説明に際し、全図にわたり、特に言及がない限り、共通する部分または要素には、共通する参照符号が付されている。また、図中、各実施形態の要素のそれぞれは、必ずしも互いの縮尺比を保って示されていない。   Next, embodiments of the present invention will be described. In the following description, common parts or elements are denoted by common reference numerals throughout the drawings unless otherwise specified. In the drawings, each element of each embodiment is not necessarily shown in a scale ratio.

＜第１実施形態＞
以下、図面を参照しながら本発明の半導体モジュールの実施形態である第１の実施形態について詳細に説明する。図１は、本実施形態において提供される半導体モジュール１００の構成を示す断面図である。半導体モジュール１００には、金属基材1が備えられている。この金属基材１の図における下面すなわち第１面１Ａには、絶縁層７が形成されている。これに対し、金属基材１の図における上面すなわち第２面１Ｂには、直接的または間接的に接するように半導体回路素子２，２が搭載されている。 <First Embodiment>
Hereinafter, a first embodiment which is an embodiment of a semiconductor module of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view showing a configuration of a semiconductor module 100 provided in the present embodiment. The semiconductor module 100 is provided with a metal substrate 1. An insulating layer 7 is formed on the lower surface of the metal substrate 1 in the drawing, that is, the first surface 1A. On the other hand, the semiconductor circuit elements 2 and 2 are mounted on the upper surface of the metal substrate 1 in the drawing, that is, the second surface 1B so as to contact directly or indirectly.

より具体的には、本実施形態の半導体モジュール１００においては、この金属基材１は銅板によって作製される。金属基材１の形状は、例えば、概ね１ｍｍ以上４ｍｍ以下の厚みを有する平板状であり、その平面視において正方形または長方形である。絶縁層７は、酸化アルミニウムの粉末を溶射法により堆積させて形成された層または膜（以下、総称して、単に「層」ともいう）である。すなわち、絶縁層７は、金属基材１の第１面１Ａに酸化アルミニウムの粉末を溶射することによって２００μｍの厚みを有するように形成され、その後に熱処理が施されて熱伝導率が高められている。ここで、絶縁層７の結晶構造をＸ線回折装置によって分析すると、酸化アルミニウムの六方晶系の回折ピークを確認することができる。   More specifically, in the semiconductor module 100 of this embodiment, the metal substrate 1 is made of a copper plate. The shape of the metal substrate 1 is, for example, a flat plate having a thickness of approximately 1 mm to 4 mm, and is square or rectangular in plan view. The insulating layer 7 is a layer or film formed by depositing aluminum oxide powder by a thermal spraying method (hereinafter, also simply referred to as “layer”). That is, the insulating layer 7 is formed to have a thickness of 200 μm by spraying aluminum oxide powder on the first surface 1A of the metal substrate 1, and then heat treatment is performed to increase the thermal conductivity. Yes. Here, when the crystal structure of the insulating layer 7 is analyzed by an X-ray diffractometer, a hexagonal diffraction peak of aluminum oxide can be confirmed.

図１に示すように、半導体回路素子２，２は、例えばＩＧＢＴなどのパワー半導体であって、はんだによって金属基材１の第２面１Ｂに接合され、直接的または間接的に金属基材１の第２面１Ｂに接している。そして、半導体回路素子２，２の接続用端子（図示しない）は、ボンデイングワイヤー４によりリードフレーム６に電気的に接続されている。このボンデイングワイヤー４には、１２５〜５００μｍの線径のアルミワイヤーが使用される。そして、上述の各要素、すなわち、絶縁層７が形成された金属基材１、半導体回路素子２，２、リードフレーム６、およびボンデイングワイヤー４が封止剤５によって封止されている。この封止剤５は、エポキシ樹脂に無機フィラーを混入させたものが用いられる。   As shown in FIG. 1, the semiconductor circuit elements 2 and 2 are power semiconductors such as IGBTs, for example, which are joined to the second surface 1B of the metal base 1 by solder and directly or indirectly. In contact with the second surface 1B. The connection terminals (not shown) of the semiconductor circuit elements 2 and 2 are electrically connected to the lead frame 6 by the bonding wire 4. For the bonding wire 4, an aluminum wire having a wire diameter of 125 to 500 μm is used. Each of the above-described elements, that is, the metal substrate 1 on which the insulating layer 7 is formed, the semiconductor circuit elements 2 and 2, the lead frame 6, and the bonding wire 4 are sealed with a sealant 5. As this sealing agent 5, an epoxy resin mixed with an inorganic filler is used.

このようにして構成される半導体モジュール１００は、絶縁材料である封止剤５によって、金属基材１の第１面１Ａ以外のすべての面が半導体回路素子２，２とともに覆われることにより封止されている。このため、この半導体モジュール１００の表面には、電気的な接続のためのリードフレーム６の端部６２を除き、封止剤５及び第１面１Ａに形成した絶縁層７のみが外界と接している。すなわち、半導体モジュール１００の表面は金属基材１を外界から絶縁する絶縁表面となっている。   The semiconductor module 100 configured as described above is sealed by covering all surfaces other than the first surface 1A of the metal substrate 1 together with the semiconductor circuit elements 2 and 2 with the sealant 5 which is an insulating material. Has been. For this reason, only the insulating layer 7 formed on the surface of the semiconductor module 100 except the end 62 of the lead frame 6 for electrical connection is in contact with the outside world. Yes. That is, the surface of the semiconductor module 100 is an insulating surface that insulates the metal substrate 1 from the outside.

＜第１実施形態の変形例１＞
上述の第１実施形態の変形例１として、複数の金属基材を集積して用いる半導体モジュール２００について説明する。図２は、半導体モジュール２００の構造を示す断面図である。半導体モジュール２００は、第１実施形態の金属基材１と同様に作製されたそれぞれの金属基材１２，１４上に、金属基材１と同様に半導体回路素子２２，２４が搭載されている。半導体回路素子２２，２４は、ボンデイングワイヤー４によって相互にまたはリードフレーム６に接続され、金属基材１上の半導体回路素子２２，２４、リードフレーム６、およびボンデイングワイヤー４が封止剤５によって封止されることにより、単一の半導体モジュール２００が形成されている。それぞれの金属基材１２，１４を覆うように、絶縁層７２，７４が形成されている。半導体モジュール２００の表面には、端子となるリードフレーム６の端部６２以外には、封止剤５か絶縁層７２，７４かのいずれかが外界と接している。つまり、半導体モジュール２００の表面は、金属基材１を外界から絶縁する絶縁表面となっている。 <Variation 1 of the first embodiment>
As a first modification of the first embodiment described above, a semiconductor module 200 in which a plurality of metal substrates are integrated and used will be described. FIG. 2 is a cross-sectional view showing the structure of the semiconductor module 200. In the semiconductor module 200, semiconductor circuit elements 22 and 24 are mounted on the respective metal bases 12 and 14 produced in the same manner as the metal base 1 of the first embodiment, as in the case of the metal base 1. The semiconductor circuit elements 22, 24 are connected to each other or to the lead frame 6 by the bonding wire 4, and the semiconductor circuit elements 22, 24, the lead frame 6, and the bonding wire 4 on the metal substrate 1 are sealed by the sealant 5. By being stopped, a single semiconductor module 200 is formed. Insulating layers 72 and 74 are formed so as to cover the respective metal bases 12 and 14. On the surface of the semiconductor module 200, either the sealant 5 or the insulating layers 72 and 74 are in contact with the outside world, except for the end portion 62 of the lead frame 6 serving as a terminal. That is, the surface of the semiconductor module 200 is an insulating surface that insulates the metal substrate 1 from the outside.

なお、これらの絶縁層７２，７４は、絶縁層７（図１）と同様に、金属基材１２，１４のそれぞれに酸化アルミニウムを溶射することによって形成され、その後に熱処理を施して熱伝導率が高められている。絶縁層７２，７４をＸ線回折装置によって分析すると、酸化アルミニウムの六方晶の回折ピークを確認することができる。   These insulating layers 72 and 74 are formed by thermally spraying aluminum oxide on the metal bases 12 and 14 respectively, as in the case of the insulating layer 7 (FIG. 1). Has been increased. When the insulating layers 72 and 74 are analyzed by an X-ray diffractometer, a hexagonal diffraction peak of aluminum oxide can be confirmed.

このような構成の半導体モジュール２００では、半導体回路素子２２によって生成される熱が主として金属基材１２および絶縁層７２を通じて放熱される。また、半導体回路素子２４によって生成される熱は、主として金属基材１４および絶縁層７４を通じて放熱される。このように、半導体モジュール２００において複数の金属基材１２，１４を用いることができるのは、絶縁層７２，７４それぞれに十分な絶縁性と十分な熱伝導率とを実現することができているからである。その結果、本実施形態によれば、熱伝導率の小さい絶縁層を用いる場合との比較の上で金属基材１２，１４の大きさを小さくすることが可能になる。すなわち、熱伝導率が高められたまたは六方晶となった絶縁層を用いると、熱伝導率の不十分な絶縁層を大きな面積の金属基板または基板上に形成して熱抵抗を低下させるような半導体モジュールと比較して、金属基材１２，１４のみならずパッケージ全体をも小型化することができる。その結果、半導体モジュールの省資源化および軽量化を図ることができる。   In the semiconductor module 200 having such a configuration, heat generated by the semiconductor circuit element 22 is dissipated mainly through the metal base 12 and the insulating layer 72. In addition, heat generated by the semiconductor circuit element 24 is radiated mainly through the metal base material 14 and the insulating layer 74. As described above, the plurality of metal base materials 12 and 14 can be used in the semiconductor module 200, so that sufficient insulation and sufficient thermal conductivity can be realized for the insulating layers 72 and 74, respectively. Because. As a result, according to the present embodiment, it is possible to reduce the size of the metal bases 12 and 14 in comparison with the case where an insulating layer having a low thermal conductivity is used. That is, if an insulating layer with increased thermal conductivity or hexagonal crystal is used, an insulating layer with insufficient thermal conductivity may be formed on a large area metal substrate or substrate to reduce thermal resistance. Compared to the semiconductor module, not only the metal bases 12 and 14 but also the entire package can be reduced in size. As a result, it is possible to save resources and reduce the weight of the semiconductor module.

また、このように小型化された金属基材１２，１４を用いることができると、金属基材１２，１４を相互に絶縁することもできる。このため、半導体回路素子２２，２２と半導体回路素子２４，２４とが相互に絶縁されているような構成とすることもできる。つまり、これまで別個の半導体モジュールとして供給されていたような構成を単一のパッケージに実装するといった柔軟な構成を有する半導体モジュールを実現することができる。そうすると、上述のような絶縁層を用いることは、例えば、放熱のために電気機器に備えられる外部ヒートシンク（図示しない）などの放熱用の外部の部材を共有するような利用方法にもつながるため、半導体モジュールを利用する電気機器の省資源化および軽量化にも資することとなる。   Moreover, if the metal bases 12 and 14 reduced in size in this way can be used, the metal bases 12 and 14 can also be insulated from each other. For this reason, it can also be set as the structure where the semiconductor circuit elements 22 and 22 and the semiconductor circuit elements 24 and 24 are mutually insulated. That is, it is possible to realize a semiconductor module having a flexible configuration in which a configuration that has been supplied as a separate semiconductor module is mounted in a single package. Then, since using the insulating layer as described above leads to a usage method such as sharing an external member for heat dissipation such as an external heat sink (not shown) provided in an electric device for heat dissipation, This also contributes to resource saving and weight reduction of electrical equipment using semiconductor modules.

＜第１実施形態の変形例２＞
上述の第１実施形態の変形例２として、金属基材の第１面からも第２面からも区別される別の面に追加絶縁層が形成される半導体モジュール３００について説明する。図３は、半導体モジュール３００の構造を示す断面図である。半導体モジュール３００は、図１の金属基材１と同様に作製された金属基材１を備えている。この金属基材１の第２面１Ｂには、半導体モジュール１００の金属基材１と同様に半導体回路素子２６，２６が搭載されている。半導体回路素子２６，２６は、ボンデイングワイヤー４によって相互にまたはリードフレーム６に接続され、これらが封止剤５によって封止されて半導体モジュール３００となっている。 <Modification 2 of the first embodiment>
As a second modification of the first embodiment described above, a semiconductor module 300 in which an additional insulating layer is formed on another surface that is distinguished from the first surface and the second surface of the metal substrate will be described. FIG. 3 is a cross-sectional view showing the structure of the semiconductor module 300. The semiconductor module 300 includes a metal substrate 1 manufactured in the same manner as the metal substrate 1 of FIG. On the second surface 1 </ b> B of the metal substrate 1, semiconductor circuit elements 26 and 26 are mounted in the same manner as the metal substrate 1 of the semiconductor module 100. The semiconductor circuit elements 26 and 26 are connected to each other or the lead frame 6 by the bonding wire 4, and these are sealed by the sealing agent 5 to form the semiconductor module 300.

この金属基材１の第１面１Ａまたは第２面１Ｂ以外の面、具体的には、図３に示した金属基材１の側面１Ｃの一部には、追加絶縁層７６が設けられている。この追加絶縁層７６は、第１面１Ａに加えてその側面１Ｃにも酸化アルミニウムを溶射することによって、第１面１Ａの絶縁層７とつながるように形成される。追加絶縁層７６にも、絶縁層７と同様に熱処理が施されて、追加絶縁層７６も絶縁層７と同様に高い熱伝導率を示すようにされている。追加絶縁層７６をＸ線回折装置によって分析すると、酸化アルミニウムの六方晶の回折ピークが確認できる。ここで、金属基材１の絶縁層７は半導体モジュール３００の表面（図の下方）に露出していて、半導体モジュール３００のリードフレーム６の端部６２以外の表面は金属基材１を外界から絶縁する絶縁表面となっている。これに対して、金属基材１の追加絶縁層７６は封止剤５に覆われていて外界と接していない。   An additional insulating layer 76 is provided on a surface other than the first surface 1A or the second surface 1B of the metal substrate 1, specifically, a part of the side surface 1C of the metal substrate 1 shown in FIG. Yes. The additional insulating layer 76 is formed so as to be connected to the insulating layer 7 on the first surface 1A by spraying aluminum oxide on the side surface 1C in addition to the first surface 1A. The additional insulating layer 76 is also heat-treated in the same manner as the insulating layer 7, and the additional insulating layer 76 also has a high thermal conductivity like the insulating layer 7. When the additional insulating layer 76 is analyzed by an X-ray diffractometer, a hexagonal diffraction peak of aluminum oxide can be confirmed. Here, the insulating layer 7 of the metal base 1 is exposed on the surface of the semiconductor module 300 (downward in the drawing), and the surface of the semiconductor module 300 other than the end portion 62 of the lead frame 6 removes the metal base 1 from the outside. It is an insulating surface that insulates. On the other hand, the additional insulating layer 76 of the metal substrate 1 is covered with the sealant 5 and is not in contact with the outside world.

このような構成の半導体モジュール３００では、金属基材１と外界のヒートシンク（図示しない）との間での放電経路となり得る金属基材１の側面１Ｃにも追加絶縁層７６が配置されるため、良好な絶縁性が実現され得る。さらに、第１面１Ａと側面１Ｃとの稜線部分をすべて絶縁層により覆う構成にすることもできる。この構成は放電経路となりやすい稜線部分を適切に絶縁することができるため特に有用である。   In the semiconductor module 300 having such a configuration, the additional insulating layer 76 is disposed also on the side surface 1C of the metal substrate 1 that can serve as a discharge path between the metal substrate 1 and an external heat sink (not shown). Good insulation can be realized. Further, the ridge line portion between the first surface 1A and the side surface 1C can be entirely covered with an insulating layer. This configuration is particularly useful because it can properly insulate ridge portions that are likely to become discharge paths.

＜第２実施形態＞
次に、本発明の半導体モジュールの製造方法の実施形態について図４および図５を参照して説明する。図４および図５は、本実施形態にかかる半導体モジュール１００の製造工程における各段階の構造を示す断面図である。 Second Embodiment
Next, an embodiment of a method for manufacturing a semiconductor module of the present invention will be described with reference to FIGS. 4 and 5 are sectional views showing the structure of each stage in the manufacturing process of the semiconductor module 100 according to the present embodiment.

半導体モジュール１００を作製するには、まず、金属基材１を作製する（図４（ａ））。この金属基材１は、例えばプレス加工（打ち抜き加工）によって必要な形状に成形される。次に、マスクＭによって適宜遮蔽しながら、金属基材１の第１面１Ａ上に絶縁層７ａを形成する（図４（ｂ））。この絶縁層７ａは、酸化アルミニウムの粉末を溶射法を用いて堆積させることにより形成される。具体的には、大気もしくは減圧下の雰囲気において、マスク６によって不要な部位への付着を防止しつつ、金属基材１に向けて一方向から原料粉末７Ａが溶射される。この際の原料粉末としては、代表的には、α−アルミナ粉末すなわちコランダム（例えば９９．７％の純度のアルミナ粉）が用いられる。こうして金属基材１の一方の面（第１面）上に絶縁層７ａが形成された絶縁金属ブロック１ｂが作製される。この処理に用いる溶射法としては絶縁材料の溶射に適するプラズマ溶射方法が採用されることが望ましいが、他の溶射法を用いることもできる。絶縁層７ａの厚みは、溶射処理の条件のうち、原料粉末の供給速度と溶射時間とによって適宜調整され得る。   In order to produce the semiconductor module 100, first, the metal substrate 1 is produced (FIG. 4A). This metal substrate 1 is formed into a required shape by, for example, press working (punching). Next, an insulating layer 7a is formed on the first surface 1A of the metal base 1 while being appropriately shielded by the mask M (FIG. 4B). The insulating layer 7a is formed by depositing aluminum oxide powder using a thermal spraying method. Specifically, the raw material powder 7 </ b> A is sprayed from one direction toward the metal substrate 1 while preventing the mask 6 from adhering to unnecessary portions in the atmosphere or an atmosphere under reduced pressure. As the raw material powder at this time, typically, α-alumina powder, that is, corundum (for example, 99.7% purity alumina powder) is used. Thus, the insulating metal block 1b in which the insulating layer 7a is formed on one surface (first surface) of the metal base 1 is produced. As a thermal spraying method used for this treatment, a plasma spraying method suitable for thermal spraying of an insulating material is preferably employed, but other thermal spraying methods can also be used. The thickness of the insulating layer 7a can be appropriately adjusted according to the supply rate of the raw material powder and the spraying time among the conditions of the spraying process.

次に、絶縁金属ブロック１ｂが、炉または対流式オーブンによって加熱される（図４（ｄ））。この熱処理は、大気または窒素を雰囲気として、５００℃以上１０８４℃（銅の融点）以下のいずれかの温度によって行なわれる。なお、前述の温度は、熱処理中に絶縁層７ａが到達する温度である。この熱処理によって、絶縁層７ａの原子配列が六方晶となり、その熱伝導率が高められる。こうして絶縁層７が得られる。   Next, the insulating metal block 1b is heated by a furnace or a convection oven (FIG. 4 (d)). This heat treatment is performed at any temperature of 500 ° C. or higher and 1084 ° C. (melting point of copper) using air or nitrogen as an atmosphere. The above-described temperature is a temperature that the insulating layer 7a reaches during the heat treatment. By this heat treatment, the atomic arrangement of the insulating layer 7a becomes hexagonal and the thermal conductivity thereof is increased. Thus, the insulating layer 7 is obtained.

次に、金属基材１のもう一方の面すなわち図において上方に記載される第２面上に半導体回路素子２，２が搭載される（図５（ａ））。ここで、半導体回路素子２，２は、金属基材１の第２面にはんだ付けにより接合させる。このはんだ付けは、ペレット状のはんだを用いて水素還元が可能な炉において行なわれる。水素還元が可能な炉を使う理由は、水素還元によって金属基材１のもう一方の面（第２面）の酸化膜を除去して表面を活性化することにより、はんだとの濡れ性を向上させるためである。はんだ材料として、例えば、ＳｎＰｂＡｇからなる高温はんだ、ＳｎＡｇＣｕ系やＳｎＣｕＮｉ系からなる鉛フリーはんだが用いられる。はんだ付けの温度は、接合工程に用いられるはんだの融点に応じて適宜設定される。また、この接合のはんだ層にボイド（気泡）が残留すると熱抵抗が高くなる。そこで、本実施形態では、ボイドが生成されないように、はんだが溶融している状態で到達真空度が１０Ｔｏｒｒすなわち約１３３０Ｐａ以下となるように減圧し、そのまま温度を下げてはんだを固化させて接合を完了する。   Next, the semiconductor circuit elements 2 and 2 are mounted on the other surface of the metal substrate 1, that is, the second surface described above in the drawing (FIG. 5A). Here, the semiconductor circuit elements 2 and 2 are joined to the second surface of the metal substrate 1 by soldering. This soldering is performed in a furnace capable of hydrogen reduction using pellet-shaped solder. The reason for using a furnace capable of hydrogen reduction is to improve the wettability with the solder by removing the oxide film on the other side (second side) of the metal substrate 1 by hydrogen reduction and activating the surface. This is to make it happen. As the solder material, for example, high-temperature solder made of SnPbAg, lead-free solder made of SnAgCu or SnCuNi is used. The soldering temperature is appropriately set according to the melting point of the solder used in the joining process. Further, if voids (bubbles) remain in the solder layer of this joint, the thermal resistance increases. Therefore, in this embodiment, the pressure is reduced so that the ultimate vacuum is 10 Torr, that is, about 1330 Pa or less in a state where the solder is melted so that voids are not generated, and the temperature is lowered as it is to solidify the solder. Complete.

次に、ボンデイングワイヤー４によりパワー半導体２とリードフレーム６との接続を行なう（図５（ｂ））。このボンデイングワイヤー４による接続処理は、リードフレーム６および半導体回路素子２，２それぞれの接続パッド（図示しない）を公知の超音波接合法によって接続して行なわれる。最後に、トランスファー成型方式によって樹脂による封止処理を行う（図５（ｃ））。この封止処理は、まず、図５（ｂ）に示した回路部品を金型（図示しない）の内部に配置する。この際、金型の温度を予め１７０〜１８０℃程度にしておく。次いで、適切な温度に予熱しておいた成型用樹脂をプランジャーにてその金型内に流し込む。この成型樹脂の材料は公知の任意の樹脂材料を用いることができる。本実施形態では、エポキシ樹脂に無機フィラーを混入させたものが採用される。なお、この成型樹脂の材料は、成型前にはタブレット状の外観になっている。無機フィラーとしては、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなる群の１種類以上の材質の粒子または粉体が適用可能である。成型樹脂の材質としては、他の要求性能を満たす限り熱伝導率が高いものほど望ましい。その一例としては、熱伝導率が０．５〜５Ｗ／ｍ・Ｋの材質が好適な材料として挙げられる。成型用樹脂を流し込んだ数十秒後には成型樹脂の硬化が開始する。この直後に成型樹脂によって封止された回路部品を金型から取り外した上で、後硬化（ボストキュア）処理が行われる。この後硬化処理は、成型樹脂によって封止された回路部品を恒温槽によって加熱することによって行なわれる。以上のようにして、封止処理が完了し、半導体モジュール１００の製造工程が完了する（図５（ｃ）、図１）。   Next, the power semiconductor 2 and the lead frame 6 are connected by the bonding wire 4 (FIG. 5B). The connection process using the bonding wire 4 is performed by connecting the lead frame 6 and the connection pads (not shown) of the semiconductor circuit elements 2 and 2 by a known ultrasonic bonding method. Finally, sealing with resin is performed by a transfer molding method (FIG. 5C). In this sealing process, first, the circuit component shown in FIG. 5B is placed inside a mold (not shown). At this time, the temperature of the mold is set to about 170 to 180 ° C. in advance. Next, the molding resin preheated to an appropriate temperature is poured into the mold by a plunger. Any known resin material can be used as the material of the molding resin. In this embodiment, an epoxy resin in which an inorganic filler is mixed is employed. The molding resin material has a tablet-like appearance before molding. As the inorganic filler, particles or powders of one or more materials of the group consisting of silicon oxide, aluminum oxide, silicon nitride, aluminum nitride, and boron nitride are applicable. As the material of the molding resin, a material having higher thermal conductivity is more desirable as long as other required performance is satisfied. As an example, a material having a thermal conductivity of 0.5 to 5 W / m · K is a suitable material. Curing of the molding resin starts several tens of seconds after the molding resin is poured. Immediately after this, the circuit component sealed with the molding resin is removed from the mold, and then a post-curing process is performed. This post-curing treatment is performed by heating a circuit component sealed with a molding resin in a thermostatic bath. As described above, the sealing process is completed, and the manufacturing process of the semiconductor module 100 is completed (FIGS. 5C and 1).

＜第２実施形態の変形例１＞
本実施形態は、半導体モジュール３００（図３）のように追加絶縁層７６が採用された変形例１について説明する。この追加絶縁層７６を得るためには、上述の図４（ｃ）に対応する工程において、マスクＭによって被覆する範囲と溶射ノズル（図示しない）によって膜を堆積させる方向とを適宜調整することによって、所望の範囲に追加絶縁層７６ａが形成される。 <Modification Example 1 of Second Embodiment>
In the present embodiment, Modification 1 in which the additional insulating layer 76 is employed as in the semiconductor module 300 (FIG. 3) will be described. In order to obtain this additional insulating layer 76, in the process corresponding to FIG. 4C described above, the range covered by the mask M and the direction in which the film is deposited by the thermal spray nozzle (not shown) are adjusted as appropriate. The additional insulating layer 76a is formed in a desired range.

図６は、上述の様子を示している。金属基材１の側面１Ｃの一部をマスクＭから露出させた状態で、酸化アルミニウムの粉末が原料粉末７Ａ及び７Ｂとして溶射される。この際、溶射ノズルの方向を調整して、金属基材１の第１面１Ａに正対する原料粉末７Ａの方向に加えて斜め方向の原料粉末７Ｂも利用することによって、金属基材１上には、絶縁層７ａに加えて側面１Ｃに追加絶縁層７６ａも形成される。この金属基材１の側面のうち、絶縁層によって覆う範囲は、例えば、側面と第１面との間の稜線からマスクＭから溶射の噴流に曝露させる範囲として定まる。この範囲は、金属基材１と、図示しないヒートシンクなどの放熱手段との間に生じ得る電位差など、絶縁のための条件を勘案して決定される。この絶縁金属ブロック１ｃの絶縁層７ａおよび追加絶縁層７６ａの熱伝導率は、上述の熱処理と同様に熱処理を施すことによって高められる。こうして、金属基材１の第１面１Ａ上に絶縁層７が形成され、側面１Ｃに追加絶縁層７６が形成された絶縁金属ブロック１ｃが作製される。   FIG. 6 shows the above-described state. With a part of the side surface 1C of the metal base 1 exposed from the mask M, aluminum oxide powder is sprayed as the raw material powders 7A and 7B. At this time, by adjusting the direction of the thermal spray nozzle and using the raw material powder 7B in the oblique direction in addition to the direction of the raw material powder 7A facing the first surface 1A of the metal base material 1, In addition to the insulating layer 7a, an additional insulating layer 76a is also formed on the side surface 1C. The range covered with the insulating layer among the side surfaces of the metal substrate 1 is determined as a range exposed from the mask M to the sprayed spray from the ridge line between the side surface and the first surface, for example. This range is determined in consideration of insulation conditions such as a potential difference that may occur between the metal substrate 1 and a heat radiating means such as a heat sink (not shown). The thermal conductivity of the insulating layer 7a and the additional insulating layer 76a of the insulating metal block 1c is increased by performing a heat treatment in the same manner as the heat treatment described above. In this way, the insulating metal block 1c in which the insulating layer 7 is formed on the first surface 1A of the metal base 1 and the additional insulating layer 76 is formed on the side surface 1C is manufactured.

＜他の変形例＞
以上に説明した本発明の第１実施形態および第２実施形態及びそれらの変形例は、具体的な実施の態様に応じて種々の変形を行なうことができる。 <Other variations>
The first embodiment and the second embodiment of the present invention described above and modifications thereof can be variously modified according to specific embodiments.

まず、絶縁層７の厚みは、半導体モジュールの用途に依存して適宜調整される。例えば、パワー半導体の半導体モジュールでは、絶縁層７の厚みの下限値として好ましい値は１０μｍである。また、絶縁層７の厚みの上限値として好ましい値は、特に高電圧にて用いる半導体モジュールでは、例えば５００μｍであり、それ以外の場合には、例えば２００μｍである。より具体的には、絶縁層７が厚み２００μｍとなるように形成されると、５ｋＶ以上の交流破壊電圧と、１２００Ｖの定格電圧とを共に実現するようなパワー素子の半導体モジュールを実現することができる。   First, the thickness of the insulating layer 7 is appropriately adjusted depending on the use of the semiconductor module. For example, in a power semiconductor module, a preferable value as the lower limit of the thickness of the insulating layer 7 is 10 μm. In addition, a preferable value as the upper limit value of the thickness of the insulating layer 7 is, for example, 500 μm in a semiconductor module used at a high voltage, and is 200 μm in other cases. More specifically, when the insulating layer 7 is formed to have a thickness of 200 μm, it is possible to realize a power element semiconductor module that realizes both an AC breakdown voltage of 5 kV or more and a rated voltage of 1200 V. it can.

また、絶縁層７の熱伝導率は、典型的には、熱処理の条件を変更することによって種々変更することができる。例えば、炉において熱処理を行なう場合に熱処理の温度を高めると、一般に、絶縁層の熱伝導率が高くなる。また、仮に同じ温度であっても、熱処理の時間を長くすると、その熱伝導率が高くなる。   Further, the thermal conductivity of the insulating layer 7 can typically be changed variously by changing the heat treatment conditions. For example, when heat treatment is performed in a furnace, the heat conductivity of the insulating layer generally increases when the temperature of the heat treatment is increased. Even if the temperature is the same, if the heat treatment time is increased, the thermal conductivity is increased.

この熱処理による絶縁層の到達温度は、例えば１０００℃とすることができる。それ以外にも、例えば１５００℃とすることができる。また、ここでの熱処理は、典型的には、金属基材に絶縁層が溶射された後に行われるが、本発明の実施の形態は、そのような順序を限定するものではない。   The reached temperature of the insulating layer by this heat treatment can be set to 1000 ° C., for example. In addition, it can be set to 1500 degreeC, for example. In addition, the heat treatment here is typically performed after the insulating layer is sprayed on the metal base material, but the embodiment of the present invention does not limit the order.

金属基材１の材質、形状および製法は、半導体回路素子に流す電流量などの電気的要件、発熱量などの熱的要件、重量やサイズなどの形状的要件などに応じて変更することができる。この金属基材１の材質の決定には、上述の絶縁層の熱処理の温度を考慮することもできる。すなわち、上述の実施形態では銅板を用いる金属基材を説明したが、金属基材はこれに限定されない。典型的には、アルミニウム基板、鉄基板、モリブデン基板、銅の合金による基板、あるいは板状ではない基材が用いられ得る。これらの基材の材質は、熱伝導率や熱膨張率など作製時または動作時の熱物性観点など種々の条件を加味して選択される。   The material, shape, and manufacturing method of the metal substrate 1 can be changed according to electrical requirements such as the amount of current flowing through the semiconductor circuit element, thermal requirements such as the amount of heat generated, and geometrical requirements such as weight and size. . In the determination of the material of the metal substrate 1, the temperature of the heat treatment of the insulating layer can be taken into consideration. That is, although the metal base material using a copper plate was demonstrated in the above-mentioned embodiment, a metal base material is not limited to this. Typically, an aluminum substrate, an iron substrate, a molybdenum substrate, a substrate made of a copper alloy, or a substrate that is not plate-shaped may be used. The material of these base materials is selected in consideration of various conditions such as thermal properties and thermal expansion during production or operation.

また、上述の各実施形態では、金属基材は、板状で正方形または長方形の形状のものを用いて説明したが、金属基材の形状がそれらの形状に限定されるものではない。板状でないものとしては、ブロック形状またはアングル形状の基材が用いられ得る。さらに、金属基材の形状を板状のものに限ったとしても、その平面形状はさまざまな形状とすることができる。例示すれば、正方形の個別の領域を頂点部分で互いにつなげた形状、あるいは長方形の外形とくり貫いた開口部とを持つ形状を採用することも可能である。そして、このような基材は、上述のプレス加工を用いて形状が切り出されてもよいが、その加工方法も特に限定されない。また、金属基材における第１面と第２面は、必ずしも板状基板の厚みを規定する二つの主面に限定されるものではない。   Further, in each of the above-described embodiments, the metal base material has been described using a plate-like square or rectangular shape, but the shape of the metal base material is not limited to those shapes. A non-plate-shaped substrate may be a block-shaped or angle-shaped substrate. Furthermore, even if the shape of the metal substrate is limited to a plate shape, the planar shape can be various. For example, it is possible to adopt a shape in which individual areas of squares are connected to each other at the apex portion, or a shape having a rectangular outer shape and a hollow opening. And although such a base material may be cut out using the above-mentioned press processing, the processing method is not specifically limited, either. Moreover, the 1st surface and 2nd surface in a metal base material are not necessarily limited to two main surfaces which prescribe | regulate the thickness of a plate-shaped board | substrate.

上述の各実施形態において、半導体回路素子を金属基材に接合する態様は特段限定されない。上述のはんだペレットによる接合のほか、クリームはんだによる接合、銀ペーストなどのダイボンド樹脂材による接合、ダイボンドフィルムによる接合、導電性接着剤による接合などの任意の接合手法を用いることができる。   In each above-mentioned embodiment, the mode which joins a semiconductor circuit element to a metal substrate is not particularly limited. In addition to the above-described solder pellet bonding, any bonding technique such as cream solder bonding, bonding using a die bond resin material such as silver paste, bonding using a die bond film, or bonding using a conductive adhesive can be used.

上述の各実施形態は、半導体回路素子（チップまたはダイ）の種類を特段限定するものではない。例えば、半導体ウエハーからＩＧＢＴやＭＯＳ等のトランジスタ素子、またはダイオード素子といった回路要素を切り出すことにより、単一の回路要素を搭載する半導体モジュールを形成することができる。また、図１に示す半導体モジュール１００のように、複数の半導体回路素子が単一片の金属基材に搭載されるときであっても、半導体回路素子の種類は任意に組み合わせることができる。例えば、同一種類の半導体を並列や直列またはそれらの組み合わせの形態によって接続して、電流容量をさまざまに設定することができる。種類の異なる半導体素子を用いる例として、ＩＰＭ（インテリジェントパワーモジュール）とすることができる。すなわち、インバータ用途のＩＧＢＴと、そのＩＧＢＴとは別種の半導体回路素子である還流ダイオードまたはフリーホイーリングダイオードとを単一片の金属基材に搭載する構成とすることができる。また、種類の異なる半導体素子を用いる別の例として、コンバータのためのダイオードとインバータのためのトランジスタとを同一の基材に搭載することにより、小型の半導体モジュールを実現することができる。   The above-described embodiments do not particularly limit the types of semiconductor circuit elements (chips or dies). For example, a semiconductor module on which a single circuit element is mounted can be formed by cutting out a circuit element such as a transistor element such as IGBT or MOS or a diode element from a semiconductor wafer. In addition, even when a plurality of semiconductor circuit elements are mounted on a single piece of metal substrate as in the semiconductor module 100 shown in FIG. 1, the types of semiconductor circuit elements can be arbitrarily combined. For example, the same type of semiconductors can be connected in parallel, in series, or a combination thereof, and the current capacity can be set variously. As an example using different types of semiconductor elements, an IPM (intelligent power module) can be used. That is, an IGBT for inverter use and a free wheeling diode or freewheeling diode which is a semiconductor circuit element different from the IGBT can be mounted on a single piece of metal substrate. As another example using different types of semiconductor elements, a small semiconductor module can be realized by mounting a diode for a converter and a transistor for an inverter on the same substrate.

上述の各実施形態において、封止剤５による封止を説明したが、他の封止手法を用いるように実施することができる。具体的には、例えば、固化される樹脂のみならず、シリコーンゲルなどの流動性を有する封止剤を用いることができる。   In each of the above-described embodiments, the sealing with the sealant 5 has been described. However, other sealing methods can be used. Specifically, for example, not only the resin to be solidified but also a sealing agent having fluidity such as silicone gel can be used.

そして、上述のいずれかの実施形態やその変形例を含む半導体モジュールそれ自体や製造方法によって製造された半導体モジュールを用いる電気機器も本発明の実施形態の一態様である。この電気機器によれば、例えば、放熱のために電気機器に備えられる外部ヒートシンク（図示しない）などの放熱用の部材を簡易なものとすることができるため、電気機器の省資源化および軽量化にも資することとなる。   Further, an electrical apparatus using a semiconductor module manufactured by a semiconductor module itself or a manufacturing method including any one of the above-described embodiments and modifications thereof is also one aspect of the embodiment of the present invention. According to this electrical device, for example, a heat dissipation member such as an external heat sink (not shown) provided in the electrical device for heat dissipation can be simplified. It will also contribute to.

以上、本発明の実施形態について、具体的に説明した。上述の各実施形態は、発明を説明するために記載されたものであり、本出願の発明の範囲は、特許請求の範囲の記載に基づいて定められるべきものである。また、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。   The embodiment of the present invention has been specifically described above. Each of the above-described embodiments is described for explaining the invention, and the scope of the invention of the present application should be determined based on the description of the claims. Moreover, the modification which exists in the scope of the present invention including other combinations of each embodiment is also included in a claim.

本発明は、低コストで製造し得る熱伝導率の高い絶縁層を提供することにより、半導体モジュールの放熱性を高めて、半導体装置の高性能化に大きく貢献するものである。   The present invention provides an insulating layer with high thermal conductivity that can be manufactured at low cost, thereby improving the heat dissipation of the semiconductor module and greatly contributing to the enhancement of the performance of the semiconductor device.

１，１２，１４ 金属基材
１ｂ 絶縁金属ブロック
１Ａ 第１面
１Ｂ 第２面
２ 半導体回路素子
３ 駆動ＩＣ
４ ボンデイングワイヤー
５ 成型樹脂
６ リードフレーム
６２ 端部
７，７２，７４ 絶縁層
７ａ 絶縁層（熱処理前）
７６ 追加絶縁層
７６ａ 追加絶縁層（熱処理前）
７Ａ，７Ｂ 原料粉末
８ ヒートシンク
Ｍ マスク DESCRIPTION OF SYMBOLS 1, 12, 14 Metal base material 1b Insulating metal block 1A 1st surface 1B 2nd surface 2 Semiconductor circuit element 3 Drive IC
4 Bonding wire 5 Molding resin 6 Lead frame 62 End 7, 72, 74 Insulating layer 7a Insulating layer (before heat treatment)
76 Additional insulating layer 76a Additional insulating layer (before heat treatment)
7A, 7B Raw material powder 8 Heat sink M Mask

Claims (17)

第１面および第２面を有する金属基材と、
前記金属基材の前記第１面上に酸化アルミニウムの粉末を溶射して形成され、熱処理によって熱伝導率が高められている絶縁層と、
前記金属基材の前記第２面に直接的または間接的に接して搭載されている半導体回路素子と
を備える
半導体モジュール。 A metal substrate having a first surface and a second surface;
An insulating layer formed by spraying aluminum oxide powder on the first surface of the metal base material and having a thermal conductivity increased by heat treatment;
And a semiconductor circuit element mounted in direct or indirect contact with the second surface of the metal substrate. 第１面および第２面を有する金属基材と、
前記金属基材の前記第１面上に酸化アルミニウムの粉末を溶射して形成され、六方晶系の結晶構造を有する絶縁層と、
前記金属基材の前記第２面に直接的または間接的に接して搭載されている半導体回路素子と
を備える
半導体モジュール。 A metal substrate having a first surface and a second surface;
An insulating layer formed by spraying aluminum oxide powder on the first surface of the metal base, and having a hexagonal crystal structure;
And a semiconductor circuit element mounted in direct or indirect contact with the second surface of the metal substrate. 複数の半導体回路素子が１つの金属基材に搭載される
請求項１または請求項２に記載の半導体モジュール。 The semiconductor module according to claim 1, wherein a plurality of semiconductor circuit elements are mounted on one metal substrate. 半導体回路素子を搭載した前記金属基材が複数集積されて１つの半導体モジュールをなしている
請求項１乃至請求項３のいずれかに記載の半導体モジュール。 The semiconductor module according to any one of claims 1 to 3, wherein a plurality of the metal bases on which semiconductor circuit elements are mounted are integrated to form one semiconductor module. 前記第１面または前記第２面に含まれない前記金属基材の面の少なくとも一部に酸化アルミニウムの粉末を溶射して形成された、前記絶縁層につながる追加絶縁層をさらに備える
請求項１乃至請求項４のいずれかに記載の半導体モジュール。 2. An additional insulating layer connected to the insulating layer, formed by spraying aluminum oxide powder on at least a part of the surface of the metal base material not included in the first surface or the second surface. The semiconductor module according to claim 4. 前記金属基材の前記第１面以外の面が、前記第２面に搭載されている半導体回路素子とともに絶縁材料である封止剤によって封止されており、
前記封止剤と前記第１面上に形成した前記絶縁層とによって前記金属基材を覆う絶縁表面を有している
請求項１乃至請求項５のいずれかに記載の半導体モジュール。 Surfaces other than the first surface of the metal substrate are sealed with a sealing agent that is an insulating material together with a semiconductor circuit element mounted on the second surface,
The semiconductor module according to claim 1, further comprising an insulating surface that covers the metal base material by the sealing agent and the insulating layer formed on the first surface. 前記絶縁層は、熱伝導率が１Ｗ／ｍ・Ｋ以上３０Ｗ／ｍ・Ｋ以下であり、厚さが１０μｍ以上５００μｍ以下である
請求項１乃至請求項６のいずれかに記載の半導体モジュール。 The semiconductor module according to claim 1, wherein the insulating layer has a thermal conductivity of 1 W / m · K to 30 W / m · K and a thickness of 10 μm to 500 μm. 前記絶縁層は、熱伝導率が１０Ｗ／ｍ・Ｋ以上３０Ｗ／ｍ・Ｋ以下であり、厚さが１０μｍ以上３００μｍ以下である
請求項１乃至請求項６のいずれかに記載の半導体モジュール。 The semiconductor module according to claim 1, wherein the insulating layer has a thermal conductivity of 10 W / m · K to 30 W / m · K and a thickness of 10 μm to 300 μm. 第１面と第２面とを有する金属基材の前記第１面上に酸化アルミニウムの粉末を溶射することにより絶縁層を形成するステップと、
前記絶縁層を熱処理することによって前記絶縁層の熱伝導率を上昇させるステップと、
前記金属基材の前記第２面に直接的または間接的に接するように半導体回路素子を搭載するステップと
を含む
半導体モジュールの製造方法。 Forming an insulating layer by spraying aluminum oxide powder on the first surface of the metal substrate having a first surface and a second surface;
Increasing the thermal conductivity of the insulating layer by heat treating the insulating layer;
Mounting a semiconductor circuit element so as to directly or indirectly contact the second surface of the metal base material. A method for manufacturing a semiconductor module. 第１面と第２面とを有する金属基材の前記第１面上に酸化アルミニウムの粉末を溶射することにより絶縁層を形成するステップと、
前記絶縁層の結晶構造を六方晶系にするステップと、
前記金属基材の前記第２面に直接的または間接的に接するように半導体回路素子を搭載するステップと
を含む
半導体モジュールの製造方法。 Forming an insulating layer by spraying aluminum oxide powder on the first surface of the metal substrate having a first surface and a second surface;
Making the crystal structure of the insulating layer hexagonal;
Mounting a semiconductor circuit element so as to directly or indirectly contact the second surface of the metal base material. A method for manufacturing a semiconductor module. 半導体回路素子を搭載する前記ステップにおいて、複数の半導体回路素子が１つの金属基材に搭載される
請求項９または請求項１０に記載の半導体モジュールの製造方法。 The method for manufacturing a semiconductor module according to claim 9 or 10, wherein a plurality of semiconductor circuit elements are mounted on one metal base material in the step of mounting the semiconductor circuit elements. 半導体回路素子を搭載した前記金属基材を複数集積して、１つの半導体モジュールを形成するステップをさらに含む
請求項９乃至請求項１１のいずれかに記載の半導体モジュールの製造方法。 The method for manufacturing a semiconductor module according to claim 9, further comprising a step of forming a single semiconductor module by integrating a plurality of the metal bases on which semiconductor circuit elements are mounted. 絶縁層を形成する前記ステップが、前記第１面または前記第２面に含まれない前記金属基材の面の少なくとも一部に酸化アルミニウムの粉末を溶射して、前記絶縁層につながる追加絶縁層を形成するものである
請求項９乃至請求項１２のいずれかに記載の半導体モジュール。 The additional insulating layer connected to the insulating layer by spraying aluminum oxide powder on at least a part of the surface of the metal substrate not included in the first surface or the second surface, wherein the step of forming an insulating layer is performed. The semiconductor module according to any one of claims 9 to 12. 半導体回路素子を搭載する前記ステップより後に、前記金属基材の前記第１面以外の面を、前記第２面に搭載されている半導体回路素子とともに絶縁材料である封止剤によって封止し、前記封止剤と前記第１面に形成した前記絶縁層とによって前記金属基材を覆う絶縁表面を形成するステップをさらに含む
請求項９乃至請求項１３のいずれかに記載の半導体モジュールの製造方法。 After the step of mounting the semiconductor circuit element, a surface other than the first surface of the metal base is sealed with a sealing agent that is an insulating material together with the semiconductor circuit element mounted on the second surface, The method for manufacturing a semiconductor module according to claim 9, further comprising a step of forming an insulating surface that covers the metal substrate by the sealing agent and the insulating layer formed on the first surface. . 絶縁層を形成する前記ステップが、前記絶縁層の厚さを１０μｍ以上５００μｍ以下にするものであり、
前記絶縁層の熱伝導率が１Ｗ／ｍ・Ｋ以上３０Ｗ／ｍ・Ｋ以下である
請求項９乃至請求項１４のいずれかに記載の半導体モジュールの製造方法。 The step of forming the insulating layer is to make the thickness of the insulating layer not less than 10 μm and not more than 500 μm,
The method of manufacturing a semiconductor module according to claim 9, wherein the insulating layer has a thermal conductivity of 1 W / m · K or more and 30 W / m · K or less. 絶縁層を形成する前記ステップが、前記絶縁層の厚さを１０μｍ以上３００μｍ以下にするものであり、
前記絶縁層の熱伝導率が１０Ｗ／ｍ・Ｋ以上３０Ｗ／ｍ・Ｋ以下である
請求項９乃至請求項１４のいずれかに記載の半導体モジュールの製造方法。 The step of forming the insulating layer is to make the thickness of the insulating layer not less than 10 μm and not more than 300 μm;
The method of manufacturing a semiconductor module according to claim 9, wherein the insulating layer has a thermal conductivity of 10 W / m · K or more and 30 W / m · K or less. 請求項１乃至請求項８のいずれかに記載の半導体モジュール、または、請求項９乃至請求項１６のいずれかの製造方法によって製造された半導体モジュールを備える
電気機器。 An electrical apparatus comprising the semiconductor module according to any one of claims 1 to 8, or the semiconductor module manufactured by the manufacturing method according to any one of claims 9 to 16.
JP2009266264A 2009-11-24 2009-11-24 SEMICONDUCTOR MODULE, ITS MANUFACTURING METHOD, AND ELECTRIC DEVICE Active JP5246143B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009266264A JP5246143B2 (en) 2009-11-24 2009-11-24 SEMICONDUCTOR MODULE, ITS MANUFACTURING METHOD, AND ELECTRIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009266264A JP5246143B2 (en) 2009-11-24 2009-11-24 SEMICONDUCTOR MODULE, ITS MANUFACTURING METHOD, AND ELECTRIC DEVICE

Publications (2)

Publication Number Publication Date
JP2011114010A true JP2011114010A (en) 2011-06-09
JP5246143B2 JP5246143B2 (en) 2013-07-24

Family

ID=44236142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009266264A Active JP5246143B2 (en) 2009-11-24 2009-11-24 SEMICONDUCTOR MODULE, ITS MANUFACTURING METHOD, AND ELECTRIC DEVICE

Country Status (1)

Country Link
JP (1) JP5246143B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065316A1 (en) * 2011-11-02 2013-05-10 富士電機株式会社 Power converter
WO2014013705A1 (en) * 2012-07-17 2014-01-23 富士電機株式会社 Semiconductor module
JP2014179416A (en) * 2013-03-14 2014-09-25 Ngk Insulators Ltd Method of manufacturing heat dissipation substrate, heat dissipation substrate manufactured by that method
JP2014179415A (en) * 2013-03-14 2014-09-25 Ngk Insulators Ltd Method of manufacturing heat dissipation substrate, and heat dissipation substrate manufactured by that method
WO2014175062A1 (en) * 2013-04-24 2014-10-30 富士電機株式会社 Power semiconductor module and method for manufacturing same, and power converter
WO2015012180A1 (en) * 2013-07-22 2015-01-29 ローム株式会社 Power module and manufacturing method thereof
JP2016121366A (en) * 2014-12-24 2016-07-07 トーカロ株式会社 Forming method of electrical insulation film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837988A (en) * 1981-08-31 1983-03-05 株式会社東芝 Electric insulating board
JPS62133061A (en) * 1985-12-03 1987-06-16 Kobe Steel Ltd Insulated metallic substrate and its production
JPH10130806A (en) * 1996-10-29 1998-05-19 Toshiba Ceramics Co Ltd Tool material for burning, and its production
JPH11204724A (en) * 1997-11-13 1999-07-30 Mitsubishi Electric Corp Power module
JP2007305772A (en) * 2006-05-11 2007-11-22 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837988A (en) * 1981-08-31 1983-03-05 株式会社東芝 Electric insulating board
JPS62133061A (en) * 1985-12-03 1987-06-16 Kobe Steel Ltd Insulated metallic substrate and its production
JPH10130806A (en) * 1996-10-29 1998-05-19 Toshiba Ceramics Co Ltd Tool material for burning, and its production
JPH11204724A (en) * 1997-11-13 1999-07-30 Mitsubishi Electric Corp Power module
JP2007305772A (en) * 2006-05-11 2007-11-22 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013065316A1 (en) * 2011-11-02 2015-04-02 富士電機株式会社 Power converter
WO2013065316A1 (en) * 2011-11-02 2013-05-10 富士電機株式会社 Power converter
WO2014013705A1 (en) * 2012-07-17 2014-01-23 富士電機株式会社 Semiconductor module
JPWO2014013705A1 (en) * 2012-07-17 2016-06-30 富士電機株式会社 Semiconductor module
US9245832B2 (en) 2012-07-17 2016-01-26 Fuji Electric Co., Ltd. Semiconductor module
JP2014179415A (en) * 2013-03-14 2014-09-25 Ngk Insulators Ltd Method of manufacturing heat dissipation substrate, and heat dissipation substrate manufactured by that method
JP2014179416A (en) * 2013-03-14 2014-09-25 Ngk Insulators Ltd Method of manufacturing heat dissipation substrate, heat dissipation substrate manufactured by that method
CN105229785A (en) * 2013-04-24 2016-01-06 富士电机株式会社 Power semiconductor modular and manufacture method, power converter
WO2014175062A1 (en) * 2013-04-24 2014-10-30 富士電機株式会社 Power semiconductor module and method for manufacturing same, and power converter
US9373555B2 (en) 2013-04-24 2016-06-21 Fuji Electric Co., Ltd. Power semiconductor module, method for manufacturing the same, and power converter
JP6004094B2 (en) * 2013-04-24 2016-10-05 富士電機株式会社 Power semiconductor module, manufacturing method thereof, and power converter
JP2015023211A (en) * 2013-07-22 2015-02-02 ローム株式会社 Power module and method for manufacturing the same
WO2015012180A1 (en) * 2013-07-22 2015-01-29 ローム株式会社 Power module and manufacturing method thereof
US9721875B2 (en) 2013-07-22 2017-08-01 Rohm Co., Ltd. Power module and fabrication method for the same
JP2016121366A (en) * 2014-12-24 2016-07-07 トーカロ株式会社 Forming method of electrical insulation film

Also Published As

Publication number Publication date
JP5246143B2 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
US8450845B2 (en) Semiconductor device
JP5246143B2 (en) SEMICONDUCTOR MODULE, ITS MANUFACTURING METHOD, AND ELECTRIC DEVICE
JP6332439B2 (en) Power converter
JP4023397B2 (en) Semiconductor module and manufacturing method thereof
JP6024750B2 (en) Semiconductor module
JPWO2014175062A1 (en) Power semiconductor module, manufacturing method thereof, and power converter
JP5895220B2 (en) Manufacturing method of semiconductor device
US9385107B2 (en) Multichip device including a substrate
JP2003124400A (en) Semiconductor power module and manufacturing method therefor
JP2007305772A (en) Semiconductor device and manufacturing method thereof
US20160322327A1 (en) Method for manufacturing semiconductor device
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
JP4784150B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20150108685A (en) Power Semi-Conductor package and Method of Manufacturing for the same
US11626351B2 (en) Semiconductor package with barrier to contain thermal interface material
JP5954374B2 (en) Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device
JP5316397B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR MODULE
JP5630375B2 (en) Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device
JP6472568B2 (en) Manufacturing method of semiconductor device
JP2014030059A (en) Insulating substrate, method for manufacturing the same, semiconductor module, and semiconductor device
JP4492257B2 (en) Semiconductor module and manufacturing method thereof
JP2012209469A (en) Power semiconductor device
US20230154811A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2021082621A (en) Semiconductor device, circuit board mounted with semiconductor device, method for manufacturing circuit board mounted with semiconductor device and electric power conversion equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5246143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250