JP2011107345A

JP2011107345A - Display device and driving method therefor, and electronic equipment

Info

Publication number: JP2011107345A
Application number: JP2009261309A
Authority: JP
Inventors: Munenori Ono; 宗紀小野; Tomotake Handa; 智壮伴田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-11-16
Filing date: 2009-11-16
Publication date: 2011-06-02

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device, a driving method therefor and electronic equipment, suppressing generation of stripe unevenness in a collective driving. <P>SOLUTION: In signal writing in "collective driving", when video signals (signal voltages V<SB>sig1</SB>, V<SB>sig2</SB>and V<SB>sig3</SB>) are applied to a signal line DTL, a selection pulse signal (a second pulse signal) for making writing transistor Tr2 on is sequentially applied to each of writing lines WSL(1) to WSL(3) at pulse widths (ΔT<SB>1</SB>, ΔT<SB>2</SB>and ΔT<SB>3</SB>) corresponding to length of periods from threshold correction time to signal writing time. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。 The present invention relates to a display device that displays an image with a light emitting element arranged for each pixel and a driving method thereof. Moreover, this invention relates to the electronic device provided with the said display apparatus.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(Electro Luminescence)素子を用いた表示装置が開発され、商品化が進められている。 2. Description of the Related Art In recent years, in the field of display devices that perform image display, display devices that use current-driven optical elements, such as organic EL (Electro Luminescence) elements, whose light emission luminance changes according to the value of a flowing current are used as light emitting elements of pixels. Developed and commercialized.

有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。 Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), and thus has higher image visibility and lower power consumption than a liquid crystal display device that requires a light source. And the response speed of the element is fast.

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。 In the organic EL display device, similarly to the liquid crystal display device, there are a simple (passive) matrix method and an active matrix method as its driving method. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display device. For this reason, active matrix systems are currently being actively developed. In this method, a current flowing through a light emitting element arranged for each pixel is controlled by an active element (typically a thin film transistor (TFT)) provided in a drive circuit provided for each light emitting element.

ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧Ｖ_gsも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。 By the way, in general, the current-voltage (IV) characteristics of the organic EL element deteriorate (deteriorate with time) as time elapses. In a pixel circuit that current-drives an organic EL element, when the IV characteristic of the organic EL element changes with time, the voltage division ratio between the organic EL element and the drive transistor connected in series to the organic EL element changes. The gate-source voltage V _{gs of the} transistor also changes. As a result, since the current value flowing through the drive transistor changes, the current value flowing through the organic EL element also changes, and the light emission luminance also changes according to the current value.

また、駆動トランジスタにおいて、閾値電圧Ｖ_thや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖ_thや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつく。その結果、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。 Further, in the driving transistor, the threshold voltage V _th and the mobility μ may change with time, or may vary from pixel circuit to pixel circuit due to manufacturing process variations. When the threshold voltage V _th and the mobility μ of the driving transistor are different for each pixel circuit, the current value flowing through the driving transistor varies for each pixel circuit. As a result, even if the same voltage is applied to the gate of the drive transistor, the light emission luminance of the organic EL element varies, and the uniformity of the screen is impaired.

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖ_thや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、駆動トランジスタの閾値電圧Ｖ_thや移動度μを補正する方策が提案されている（例えば、特許文献１参照）。 Therefore, even if the IV characteristic of the organic EL element changes with time, or the threshold voltage V _th or mobility μ of the driving transistor changes with time, the light emission luminance of the organic EL element is not affected by them. In order to keep the voltage constant, a method for correcting the threshold voltage V _th and the mobility μ of the driving transistor has been proposed (see, for example, Patent Document 1).

特開２００８−０８３２７２号公報JP 2008-083272 A

ところで、上記の有機ＥＬ表示装置において、フルハイビジョンのパネルを用いた場合に、そのパネルを例えば１２０Ｈｚ程度のハイフレームレートで駆動すると、駆動トランジスタの閾値補正と信号書き込みを行う時間が不足してしまう。そこで、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う方法（以下、「まとめ駆動」と称する）が考えられる。しかし、まとめ駆動では、閾値補正を行ってから信号書き込みを行うまでの時間が、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまう。これにより、駆動トランジスタの電流リーク時間も、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまうので、ラインごとに発光輝度に差が生じ、筋ムラが発生してしまうという問題があった。 By the way, in the above-mentioned organic EL display device, when a full high-definition panel is used, if the panel is driven at a high frame rate of about 120 Hz, for example, the time for performing threshold correction of the driving transistor and signal writing is insufficient. . Therefore, a method of performing threshold correction for a plurality of lines collectively and performing only signal writing in order (hereinafter referred to as “collective driving”) is conceivable. However, in the collective driving, the time from threshold correction to signal writing differs for each line in a plurality of lines in which threshold correction is performed collectively. As a result, the current leakage time of the drive transistor also varies from line to line in a plurality of lines for which threshold correction is performed collectively, so that there is a problem that light emission luminance differs from line to line and stripe unevenness occurs. there were.

本発明はかかる問題点に鑑みてなされたもので、その目的は、まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法ならびに電子機器に関する。 The present invention has been made in view of such problems, and an object thereof is to a display device capable of suppressing the occurrence of streak unevenness in collective driving, a driving method thereof, and an electronic apparatus.

本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備え、さらに映像信号に基づいて前記画素を駆動する駆動部を備えたものである。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を第１トランジスタに書き込む第２トランジスタとを有している。駆動部は、所定の信号が信号線に印加され続けている間に、複数の走査線のうち複数の第１走査線に対して第２トランジスタをオンする第１パルス信号を印加して第１トランジスタの閾値電圧を補正するようになっている。駆動部は、さらに、上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第１走査線に対して第２トランジスタをオンする第２パルス信号を、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅で順番に印加して第１トランジスタに信号書き込みを行うようになっている。 The display device of the present invention is arranged in a matrix corresponding to a plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, and an intersection of each scanning line and each signal line. The display unit includes a plurality of pixels, and further includes a drive unit that drives the pixels based on a video signal. Each pixel has a light emitting element and a pixel circuit. The pixel circuit includes a first transistor that controls a current flowing through the light-emitting element, and a second transistor that writes the voltage of the signal line to the first transistor. The driving unit applies a first pulse signal that turns on the second transistor to the plurality of first scanning lines among the plurality of scanning lines while the predetermined signal is continuously applied to the signal lines. The threshold voltage of the transistor is corrected. Further, after performing the above correction, the driving unit outputs a second pulse signal that turns on the second transistor for the plurality of first scanning lines when the video signal is applied to the signal line. The signal is written to the first transistor by sequentially applying a pulse width corresponding to the size of the interval between the first pulse signal and the second pulse signal.

本発明の電子機器は、上記表示装置を備えたものである。 An electronic apparatus according to the present invention includes the display device.

本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、以下の２つのステップを含むものである。
（Ａ）所定の信号が信号線に印加され続けている間に、複数の走査線のうち複数の第１走査線に対して第２トランジスタをオンする第１パルス信号を印加して第１トランジスタの閾値電圧を補正するステップ
（Ｂ）上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第１走査線に対して第２トランジスタをオンする第２パルス信号を、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅で順番に印加して第１トランジスタに信号書き込みを行うステップ The display device driving method of the present invention includes the following two steps in a display device having the following configuration.
(A) While a predetermined signal is continuously applied to the signal line, a first pulse signal for turning on the second transistor is applied to the plurality of first scanning lines among the plurality of scanning lines to thereby apply the first transistor. Step (B) of correcting the threshold voltage of the second pulse signal for turning on the second transistor for the plurality of first scanning lines when the video signal is applied to the signal line after performing the correction, A step of writing a signal to the first transistor by sequentially applying a pulse width corresponding to the size of the interval between the first pulse signal and the second pulse signal.

上記駆動方法が用いられる表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備えている。この表示装置は、さらに、映像信号に基づいて前記画素を駆動する駆動部を備えている。この表示装置において、各画素は、発光素子および画素回路を有しており、画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有している。 A display device in which the above driving method is used includes a plurality of scanning lines arranged in rows, a plurality of signal lines arranged in columns, and a matrix shape corresponding to intersections between the scanning lines and the signal lines. And a display unit including a plurality of pixels arranged in the panel. The display device further includes a drive unit that drives the pixels based on a video signal. In this display device, each pixel includes a light emitting element and a pixel circuit. The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of a signal line to the first transistor. And a transistor.

本発明の表示装置およびその駆動方法ならびに電子機器では、複数ラインの閾値補正をまとめて行い、信号書き込みを順番に行うまとめ駆動を行う際に、信号書き込みの時間に対応する第２パルス信号のパルス幅が、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅に設定される。これにより、信号書き込みの時間が、第１トランジスタの電流リーク時間に応じて設定されるので、ラインごとの発光輝度の差を低減することができる。 In the display device, the driving method thereof, and the electronic device of the present invention, the pulse of the second pulse signal corresponding to the signal writing time when performing the collective driving in which threshold correction of a plurality of lines is performed collectively and signal writing is performed in order. The width is set to a pulse width corresponding to the size of the interval between the first pulse signal and the second pulse signal. As a result, the signal writing time is set according to the current leakage time of the first transistor, so that the difference in emission luminance for each line can be reduced.

本発明の表示装置およびその駆動方法ならびに電子機器によれば、信号書き込みの時間を第１トランジスタの電流リーク時間に応じて設定することにより、ラインごとの発光輝度の差を低減するようにした。これにより、まとめ駆動における筋ムラの発生を抑制することができる。 According to the display device, the driving method thereof, and the electronic device of the present invention, the signal writing time is set according to the current leakage time of the first transistor, thereby reducing the difference in light emission luminance for each line. Thereby, generation | occurrence | production of the stripe | line | muscle nonuniformity in collective drive can be suppressed.

本発明の一実施の形態に係る表示装置の一例を表す構成図である。It is a block diagram showing an example of the display apparatus which concerns on one embodiment of this invention. 図１の画素回路アレイ部の内部構成の一例を表す回路図である。FIG. 2 is a circuit diagram illustrating an example of an internal configuration of a pixel circuit array unit in FIG. 1. 図１の表示装置をまとめ駆動させたときの複数グループにおける各種波形の一例を表す波形図である。FIG. 2 is a waveform diagram illustrating an example of various waveforms in a plurality of groups when the display device of FIG. 1 is collectively driven. 図１の表示装置の一のラインにおける各種波形の一例を表す波形図である。It is a wave form diagram showing an example of the various waveforms in one line of the display apparatus of FIG. 駆動トランジスタの電流リークについて説明するための回路図である。It is a circuit diagram for demonstrating the current leak of a drive transistor. 比較例に係る表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus which concerns on a comparative example. 図１の表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus of FIG. 図１の表示装置のまとめ駆動の他の例について説明するための波形図である。It is a wave form diagram for demonstrating the other example of the collective drive of the display apparatus of FIG. 上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of each said embodiment. 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the display apparatus of the said embodiment. （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例３の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例４の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（図１〜図７）
○まとめた複数ライン内のラインごとに書き込み時間が異なっている例
２．変形例（図８）
○まとめた複数ライン内のグループごとに書き込み時間が異なっている例
３．モジュールおよび適用例（図９〜図１４）
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment (FIGS. 1 to 7)
○ An example in which the writing time is different for each line in a plurality of summarized lines. Modified example (FIG. 8)
○ An example in which the write time is different for each group in a group of multiple lines. Module and application examples (FIGS. 9 to 14)

＜実施の形態＞
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０（表示部）と、駆動回路２０（駆動部）とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）が２次元配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５を有している。 <Embodiment>
FIG. 1 shows an example of the entire configuration of a display device 1 according to an embodiment of the present invention. The display device 1 includes a display panel 10 (display unit) and a drive circuit 20 (drive unit). The display panel 10 includes, for example, a pixel circuit array unit 13 in which a plurality of organic EL elements 11R, 11G, and 11B (light emitting elements) are two-dimensionally arranged. In the present embodiment, for example, three organic EL elements 11R, 11G, and 11B adjacent to each other constitute one pixel 12. Hereinafter, the organic EL element 11 is appropriately used as a general term for the organic EL elements 11R, 11G, and 11B. The drive circuit 20 drives the pixel circuit array unit 13, and includes, for example, a video signal processing circuit 21, a timing generation circuit 22, a signal line drive circuit 23, a write line drive circuit 24, and a power supply line drive circuit 25. Have.

［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の書込線ＷＳＬ（走査線）と、列状に配置された複数の信号線ＤＴＬと、書込線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各書込線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、一組の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ₁（第１トランジスタ）、書き込みトランジスタＴｒ₂（第２トランジスタ）および保持容量Ｃ_sによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。 [Pixel circuit array section]
FIG. 2 illustrates an example of a circuit configuration of the pixel circuit array unit 13. The pixel circuit array unit 13 is formed in the display area of the display panel 10. For example, as illustrated in FIGS. 1 and 2, the pixel circuit array unit 13 includes a plurality of write lines WSL (scanning lines) arranged in rows and a plurality of signal lines DTL arranged in columns. And a plurality of power supply lines PSL arranged in a row along the write line WSL. A set of organic EL elements 11 and pixel circuits 14 are arranged in a matrix (two-dimensional arrangement) corresponding to the intersections of the write lines WSL and the signal lines DTL. The pixel circuit 14 includes, for example, a drive transistor Tr ₁ (first transistor), a write transistor Tr ₂ (second transistor), and a storage capacitor C _s , and has a circuit configuration of 2Tr1C.

駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。 The drive transistor Tr ₁ and the write transistor Tr ₂ are formed of, for example, a dual gate type, top gate type, or bottom gate type transistor. The drive transistor Tr ₁ and the write transistor Tr ₂ are formed by, for example, n-channel MOS type thin film transistors (TFTs).

画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極（図示せず）に接続されている。各書込線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ₂のソース電極（図示せず）は、駆動トランジスタＴｒ₁のゲート電極（図示せず）と、保持容量Ｃ_sの一端に接続されている。駆動トランジスタＴｒ₁のソース電極（図示せず）と保持容量Ｃ_sの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。 In the pixel circuit array section 13, the signal line DTL, the output terminal of the signal line drive circuit 23 (not shown) is connected to the drain electrode of the writing transistor Tr ₂ (not shown). Kakushokomisen WSL has an output terminal of the write line drive circuit 24 (not shown) is connected to the gate electrode of the writing transistor Tr ₂ (not shown). Each power line PSL, the output terminal of the power source line drive circuit 25 (not shown) is connected to the drain electrode of the driving transistor Tr ₁ (not shown). The source electrode (not shown) of the write transistor Tr ₂ is connected to the gate electrode (not shown) of the drive transistor Tr ₁ and one end of the storage capacitor C _s . The source electrode (not shown) of the drive transistor Tr ₁ and the other end of the storage capacitor C _s are connected to the anode electrode (not shown) of the organic EL element 11. A cathode electrode (not shown) of the organic EL element 11 is connected to the ground line GND, for example.

［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。 [Drive circuit]
Next, each circuit in the drive circuit 20 provided around the pixel circuit array unit 13 will be described with reference to FIG.

映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２３に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。 The video signal processing circuit 21 performs predetermined correction on the digital video signal 20A input from the outside, and outputs the corrected video signal 21A to the signal line drive circuit 23. Examples of the predetermined correction include gamma correction and overdrive correction.

タイミング生成回路２２は、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。 The timing generation circuit 22 controls the signal line drive circuit 23, the write line drive circuit 24, and the power supply line drive circuit 25 to operate in conjunction with each other. The timing generation circuit 22 outputs a control signal 22A to these circuits, for example, in response to (in synchronization with) a synchronization signal 20B input from the outside.

信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、映像信号２１Ａに対応するアナログの映像信号（信号電圧Ｖ_sig）を各信号線ＤＴＬに印加して、選択対象の画素回路１４に書き込むものである。なお、書き込みとは、駆動トランジスタＴｒ₁のゲートに所定の電圧を印加することを指している。 In response to (in synchronization with) the input of the control signal 22A, the signal line driving circuit 23 applies an analog video signal (signal voltage V _sig ) corresponding to the video signal 21A to each signal line DTL to select a selection target. The pixel circuit 14 is written. Note that writing refers to applying a predetermined voltage to the gate of the driving transistor Tr ₁ .

信号線駆動回路２３は、例えば、信号電圧Ｖ_sigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ₁のゲートに印加する電圧Ｖ_ofsとを出力することが可能となっている。ここで、信号電圧Ｖ_sigは、映像信号２１Ａに対応した電圧値となっている。電圧Ｖ_ofsは、非階調信号であり、有機ＥＬ素子１１の閾値電圧Ｖ_elよりも低い電圧値（一定値）となっている。 The signal line drive circuit 23 can output, for example, the signal voltage V _sig and the voltage V _ofs applied to the gate of the drive transistor Tr ₁ when the organic EL element 11 is extinguished. Here, the signal voltage V _sig has a voltage value corresponding to the video signal 21A. Voltage V _ofs is non-gradation signal, which is the threshold voltage V lower voltage than the _el of the organic EL element 11 (constant value).

書込線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の書込線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。書込線駆動回路２４は、例えば、書き込みトランジスタＴｒ₂をオンさせるときに印加する電圧Ｖ_onと、書き込みトランジスタＴｒ₂をオフさせるときに印加する電圧Ｖ_offとを出力することが可能となっている。 The write line driving circuit 24 sequentially applies a selection pulse to the plurality of write lines WSL in response to (in synchronization with) the input of the control signal 22A, thereby causing the plurality of organic EL elements 11 and the plurality of pixel circuits 14 to be applied. Select sequentially. Write line drive circuit 24, for example, it is possible to output a voltage V _on is applied when turning on the writing transistor Tr _2, and a voltage V _off to be applied when turning off the write transistor Tr ₂ Yes.

電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ₁に電流を流すときに印加する電圧Ｖ_ccHと、駆動トランジスタＴｒ₁に電流を流さないときに印加する電圧Ｖ_ccLとを出力することが可能となっている。ここで、電圧Ｖ_ccLは、有機ＥＬ素子１１の閾値電圧Ｖ_elと、有機ＥＬ素子１１のカソードの電圧Ｖ_caとを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）である。Ｖ_ccHは、電圧（Ｖ_el＋Ｖ_ca）以上の電圧値（一定値）である。 The power supply line drive circuit 25 controls the light emission and quenching of the organic EL element 11 by sequentially applying control pulses to the plurality of power supply lines PSL in response to (in synchronization with) the input of the control signal 22A. Power line drive circuit 25, for example, a voltage V _ccH applied when supplying a current to the driving transistor Tr _1, and it is possible to output a voltage V _ccL applied when no current is supplied to the drive transistor Tr ₁ It has become. Here, the voltage V _ccL is a voltage value (constant value) lower than a voltage (V _el + V _ca ) obtained by adding the threshold voltage V _el of the organic EL element 11 and the voltage V _ca of the cathode of the organic EL element 11. It is. V _ccH is a voltage value (constant value) equal to or higher than the voltage (V _el + V _ca ).

次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１の発光輝度を一定に保つようにするために、閾値電圧Ｖ_thや移動度μの変動に対する補正動作が組み込まれている。本実施の形態では、さらに、表示パネル１０をハイフレームレートで駆動したときに、駆動トランジスタＴｒ₁の閾値補正と信号書き込みを行う時間を十分に確保するために、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。本実施の形態では、複数の書込線ＷＳＬが、３つの書込線ＷＳＬごとに１つのグループに分けられている。 Next, the operation (operation from quenching to light emission) of the display device 1 of the present embodiment will be described. In the present embodiment, even if the threshold voltage V _th and the mobility μ of the driving transistor Tr ₁ change with time, the light emission luminance of the organic EL element 11 is kept constant without being affected by them. For this reason, a correction operation for variations in the threshold voltage V _th and the mobility μ is incorporated. In the present embodiment, when the display panel 10 is driven at a high frame rate, the threshold correction for a plurality of lines is collectively performed in order to ensure sufficient time for threshold correction of the drive transistor Tr ₁ and signal writing. “Summary drive” is used in which only signal writing is performed in order. In the present embodiment, a plurality of write lines WSL are divided into one group for every three write lines WSL.

（表示装置１の動作）
図３（Ａ）〜（Ｈ）は、表示装置１をまとめ駆動させたときの複数グループにおける各種波形の一例を表したものである。図４（Ａ）〜（Ｅ）は、図１の表示装置の一のラインにおける各種波形の一例を表したものである。図３（Ａ）には、水平同期信号ＨＳＹＮＣが周期的に発生している様子が示されている。図３（Ｂ）には、信号線ＤＴＬにＶ_sig1，Ｖ_sig2，Ｖ_sig3，Ｖ_ofsが周期的に印加され、図３（Ｃ）〜（Ｈ）には、各書込線ＷＳＬ（ＷＳＬ（１）〜ＷＳＬ（６））にＶ_on、Ｖ_offが所定のタイミングで印加されている様子がそれぞれ示されている。図３（Ｃ）〜（Ｅ）には、一のグループにおける各種波形の一例が示されており、図３（Ｆ）〜（Ｈ）には、図３（Ｅ）のラインに隣接する他のグループにおける各種波形の一例が示されている。 (Operation of display device 1)
3A to 3H show examples of various waveforms in a plurality of groups when the display device 1 is collectively driven. 4A to 4E show examples of various waveforms in one line of the display device of FIG. FIG. 3A shows a state in which the horizontal synchronization signal HSYNC is periodically generated. FIG 3 (B), V _sig1 a signal line _{_{DTL, V sig2, V sig3,}} V ofs is periodically applied, in FIG. 3 (C) ~ (H) is Kakushokomisen WSL (WSL ( 1) to WSL (6)) show how V _on and V _off are applied at predetermined timings, respectively. 3C to 3E show examples of various waveforms in one group. FIGS. 3F to 3H show other waveforms adjacent to the line in FIG. An example of various waveforms in the group is shown.

なお、図３（Ｂ）中のＶ_sig1，Ｖ_sig2，Ｖ_sig3は、上述の信号電圧Ｖ_sigに相当するものである。Ｖ_sig1は各グループに含まれる１番目のラインに印加される信号電圧Ｖ_sigであり、Ｖ_sig2は各グループに含まれる２番目のラインに印加される信号電圧Ｖ_sigであり、Ｖ_sig3は各グループに含まれる３番目のラインに印加される信号電圧Ｖ_sigである。 Note that V _sig1 , V _sig2 , and V _sig3 in FIG. _3B correspond to the signal voltage V _sig described above. V _sig1 is the signal voltage V _sig applied to the first line included in each group, V _sig2 is the signal voltage V _sig applied to the second line included in each group, and V _sig3 is each A signal voltage V _sig applied to the third line included in the group.

図４（Ａ），（Ｂ）には、信号線ＤＴＬにＶ_sig1，Ｖ_sig2，Ｖ_sig3，Ｖ_ofsが周期的に印加され、書込線ＷＳＬにＶ_on、Ｖ_offが所定のタイミングで印加されている様子がそれぞれ示されている。図４（Ｃ）には、電源線ＰＳＬにＶ_ccL、Ｖ_ccHが所定のタイミングで印加されている様子がそれぞれ示されている。図４（Ｄ），（Ｅ）には、信号線ＤＴＬ、書込線ＷＳＬ、および電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ₁のゲート電圧Ｖ_gおよびソース電圧Ｖ_sが時々刻々変化している様子が示されている。 FIG. 4 (A), (B) is, V _sig1 a signal line _{_{DTL, V sig2, V sig3,}} V ofs is periodically applied, applying V _on the write line WSL, V _off is at a predetermined timing Each is shown. FIG. 4C shows a state in which V _ccL and V _ccH are applied to the power supply line PSL at a predetermined timing. 4D and 4E, the gate voltage V _g and the source voltage V _{s of} the drive transistor Tr ₁ are momentarily changed according to the voltage application to the signal line DTL, the write line WSL, and the power supply line PSL. It shows how it is changing.

［閾値補正準備期間］
まずは、図４（Ａ）〜（Ｅ）を参照して、表示装置１の一のライン（書込線ＷＳＬ（１）に対応する画素配列）における動作について説明する。まず、閾値補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬ（１）の電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_ccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖ_gが所定の電圧にまで下がる。 [Threshold correction preparation period]
First, with reference to FIGS. 4A to 4E, an operation in one line of the display device 1 (a pixel array corresponding to the writing line WSL (1)) will be described. First, preparation for threshold correction is performed. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL (1) from V _ccH the V _ccL (T _1). Then, the source voltage V _s becomes V _ccL , the organic EL element 11 is extinguished, and the gate voltage V _g is lowered to a predetermined voltage.

［閾値補正期間］
次に、Ｖ_thの補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっている間に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶ_offからＶ_onに上げたのち（Ｔ₂）、電源線駆動回路２５が電源線ＰＳＬ（１）の電圧をＶ_ccLからＶ_ccHに上げる（Ｔ₃）。すると、ゲート電圧Ｖ_gがＶ_ofsとなり、さらに、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。このとき、ソース電圧Ｖ_sが「Ｖ_ofs−Ｖ_th」よりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｒ₁がカットオフするまで（電位差Ｖ_gsがＶ_thになるまで）、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、保持容量Ｃ_sがＶ_thに充電され、電位差Ｖ_gsがＶ_thとなる。その後、引き続き、信号線ＤＴＬの電圧がＶ_ofsとなり続けている間に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶ_onからＶ_offに下げる（Ｔ₄）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、Ｖ_thの補正が停止する。これにより、電位差Ｖ_gsを信号線ＤＴＬの電圧の大きさに拘わらずＶ_thのままで維持することができる。このように、電位差Ｖ_gsをＶ_thに設定することにより、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度のばらつきをなくすことができる。 [Threshold correction period]
Next, V _th is corrected. Specifically, after the voltage of the signal line DTL is V _ofs , the write line drive circuit 24 increases the voltage of the write line WSL (1) from V _off to V _on (T ₂ ). , the power line drive circuit 25 raises the voltage of the power supply line PSL (1) from V _ccL the V _ccH (T _3). Then, the gate voltage V _g becomes V _ofs , and further, a current I _d flows between the drain and source of the drive transistor Tr ₁ , and the source voltage V _s increases. At this time, when the source voltage V _s is lower than “V _ofs −V _th ” (when threshold correction is not yet completed), the drive transistor Tr ₁ is cut off (the potential difference V _gs becomes V _th) . Until the current I _d flows between the drain and source of the drive transistor Tr ₁ . As a result, the holding capacitor C _s is charged to V _th, the potential difference V _gs becomes V _th. Thereafter, while the voltage of the signal line DTL continues to be V _ofs , the write line drive circuit 24 lowers the voltage of the write line WSL (1) from V _on to V _off (T ₄ ). Then, the gate of the drive transistor Tr ₁ becomes floating, and the correction of V _th is stopped. Thereby, the potential difference V _gs can be maintained at V _th regardless of the voltage level of the signal line DTL. As described above, by setting the potential difference V _gs to V _{th, even} when the threshold voltage V _th of the drive transistor Tr ₁ varies for each pixel circuit 14, variation in the light emission luminance of the organic EL element 11 is eliminated. be able to.

［閾値補正停止期間］
その後、閾値補正の停止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sig1に切り替える。 [Threshold correction stop period]
Then, during the stop period of the threshold correction, the signal line drive circuit 23 changes the voltage of the signal line DTL from V _ofs to V _sig1.

［書き込み・μ補正期間］
次に、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_sig1となっている間に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶ_off1からＶ_onに上げ（Ｔ₅）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ₁のゲート電圧がＶ_sig1となる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖ_elよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉ_dは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧Ｖ_sがΔＶ₁だけ上昇し、やがて電位差Ｖ_gsがＶ_sig1＋Ｖ_th−ΔＶ₁となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ₁の移動度μが大きい程、ΔＶ₁も大きくなるので、電位差Ｖ_gsを発光前にΔＶ₁だけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。 [Writing / μ correction period]
Next, writing and μ correction are performed. Specifically, while the voltage of the signal line DTL is V _sig1 , the write line drive circuit 24 increases the voltage of the write line WSL (1) from V _off1 to V _on (T ₅ ) and drives it. The gate of the transistor Tr ₁ is connected to the signal line DTL. Then, the gate voltage of the drive transistor Tr ₁ becomes V _sig1 . At this time, the anode voltage of the organic EL element 11 is still smaller than the threshold voltage V _el of the organic EL element 11 at this stage, and the organic EL element 11 is cut off. Therefore, the current I _d flows through the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V _s increases by ΔV ₁ , and the potential difference V _gs eventually becomes V _sig1 + V _th −. ΔV ₁ is obtained. In this way, μ correction is performed simultaneously with writing. Here, as the mobility μ of the driving transistor Tr ₁ increases, ΔV ₁ also increases. Therefore, by reducing the potential difference V _gs by ΔV ₁ before light emission, variation in the mobility μ for each pixel circuit 14 is removed. Can do.

［発光期間］
次に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶ_onからＶ_offに下げる（Ｔ₆）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsを一定に維持した状態で、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、ソース電圧Ｖ_sが上昇し、それに連動して駆動トランジスタＴｒ₁のゲートも上昇し、有機ＥＬ素子１１が所望の輝度よりも小さな輝度で発光し始める。 [Flash duration]
Next, the write line drive circuit 24 lowers the voltage of the write line WSL (1) from V _on to V _off (T ₆ ). Then, the gate of the drive transistor Tr ₁ becomes floating, the gate of the drive transistor Tr ₁ - a voltage V _gs between the source while maintaining constant, the drain of the drive transistor Tr ₁ - current I _d flows between the source. As a result, the source voltage V _s rises, and the gate of the drive transistor Tr ₁ rises in conjunction with it, and the organic EL element 11 starts to emit light with a luminance smaller than the desired luminance.

［まとめ駆動］
次に、図３（Ａ）〜（Ｈ）を参照して、表示装置１の複数グループにおける動作について説明する。本実施の形態では、書込線駆動回路２４は、書込線ＷＳＬを走査する際に、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」を行う。具体的には、まず、信号線ＤＴＬに電圧Ｖ_ofsが印加され続けている（つまり、信号線ＤＴＬの電圧の波高値がＶ_ofsという閾値補正信号に固定され続けている）間に、書込線駆動回路２４は、一のグループに含まれる複数の書込線ＷＳＬ（１）〜ＷＳＬ（３）に対して、波高値がＶ_onである選択パルス信号（第１パルス信号）を印加する。これにより、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thが補正される。このとき、図３（Ｃ）〜（Ｅ）に示したように、書込線駆動回路２４は、各書込線ＷＳＬ（１）〜ＷＳＬ（３）に対して、第１パルス信号を同時に印加してもよい。 [Summary drive]
Next, operations in a plurality of groups of the display device 1 will be described with reference to FIGS. In the present embodiment, when scanning the write line WSL, the write line drive circuit 24 collectively performs threshold correction for a plurality of lines and performs “collective drive” in which only signal writing is performed in order. Specifically, first, while the voltage V _ofs is continuously applied to the signal line DTL (that is, the _peak value of the voltage of the signal line DTL is continuously fixed to the threshold correction signal V _ofs ), writing is performed. The line drive circuit 24 applies a selection pulse signal (first pulse signal) whose peak value is V _on to the plurality of write lines WSL (1) to WSL (3) included in one group. Thereby, the threshold voltage V _th of the drive transistor Tr ₁ is corrected. At this time, as shown in FIGS. 3C to 3E, the write line driving circuit 24 simultaneously applies the first pulse signal to the write lines WSL (1) to WSL (3). May be.

次に、信号線ＤＴＬの電圧がＶ_ofsからＶ_sig1、Ｖ_sig2、Ｖ_sig3と順番に変化していく中、書込線駆動回路２４は、一のグループに含まれる各書込線ＷＳＬ（１）〜ＷＳＬ（３）に対して、波高値がＶ_onである選択パルス信号（第２パルス信号）を順番に印加する。これにより、駆動トランジスタＴｒ₁に対して信号書き込みが行われる。このとき、書込線駆動回路２４は、第２パルス信号を、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅で印加する。 Next, in the voltage of the signal line DTL is gradually changed from V _ofs to V _sig1, V _sig2, V _sig3 and order, the write line drive circuit 24, the write line WSL included in one group (1 ) To WSL (3), a selection pulse signal (second pulse signal) having a peak value of V _on is sequentially applied. As a result, signal writing is performed on the driving transistor Tr ₁ . At this time, the writing line driving circuit 24 applies the second pulse signal with a pulse width corresponding to the size of the interval between the first pulse signal and the second pulse signal.

例えば、書込線駆動回路２４は、信号線ＤＴＬの電圧がＶ_sig1となっているときに、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅ΔＴ₁で、書込線ＷＳＬ（１）に対して、第２パルス信号を印加する。また、書込線駆動回路２４は、信号線ＤＴＬの電圧がＶ_sig2となっているときに、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅ΔＴ₂で、書込線ＷＳＬ（２）に対して、第２パルス信号を印加する。さらに、書込線駆動回路２４は、信号線ＤＴＬの電圧がＶ_sig3となっているときに、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅ΔＴ₃で、書込線ＷＳＬ（３）に対して、第２パルス信号を印加する。 For example, when the voltage of the signal line DTL is V _sig1 , the write line driving circuit 24 _writes with a pulse width ΔT ₁ corresponding to the size of the interval between the first pulse signal and the second pulse signal. A second pulse signal is applied to the buried line WSL (1). Further, the write line driving circuit 24 _writes the pulse with a pulse width ΔT ₂ corresponding to the interval between the first pulse signal and the second pulse signal when the voltage of the signal line DTL is V _sig2 . A second pulse signal is applied to the lead-in line WSL (2). Further, the writing line driving circuit 24 _writes the pulse with a pulse width ΔT ₃ corresponding to the size of the interval between the first pulse signal and the second pulse signal when the voltage of the signal line DTL is V _sig3 . A second pulse signal is applied to the lead-in line WSL (3).

ここで、書込線駆動回路２４は、第２パルス信号のパルス幅を、第１パルス信号と第２パルス信号との間隔が大きくなるに従って大きくする。例えば、書込線駆動回路２４は、パルス幅が下記の関係式を満たす第２パルス信号を、各書込線ＷＳＬ（１）〜ＷＳＬ（３）に対して印加する。つまり、書込線駆動回路２４は、第１パルス信号と第２パルス信号との間隔を書込線ＷＳＬごとに異ならせ、かつ第２パルスのパルス幅を、書込線ＷＳＬごとに異ならせている。
ΔＴ₁＜ΔＴ₂＜ΔＴ₃ Here, the writing line driving circuit 24 increases the pulse width of the second pulse signal as the interval between the first pulse signal and the second pulse signal increases. For example, the write line drive circuit 24 applies a second pulse signal whose pulse width satisfies the following relational expression to each of the write lines WSL (1) to WSL (3). In other words, the write line drive circuit 24 varies the interval between the first pulse signal and the second pulse signal for each write line WSL, and varies the pulse width of the second pulse for each write line WSL. Yes.
ΔT ₁ <ΔT ₂ <ΔT ₃

同様に、図３（Ｅ）のラインに隣接する他のグループにおいても、書込線駆動回路２４は、まとめ駆動を行うと共に、第２パルス信号を、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅で印加する。 Similarly, in another group adjacent to the line in FIG. 3E, the write line driver circuit 24 performs collective driving and converts the second pulse signal between the first pulse signal and the second pulse signal. The pulse width is applied according to the size of the interval.

本実施の形態の表示装置１では、上記のようにして、各画素１１において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０において画像が表示される。 In the display device 1 according to the present embodiment, as described above, the pixel circuit 14 is controlled to be turned on / off in each pixel 11, and a driving current is injected into the organic EL element 11 of each pixel 12, thereby generating holes and electrons. Recombine with each other to emit light, and the light is extracted outside. As a result, an image is displayed on the display panel 10.

ところで、有機ＥＬ表示装置においてハイフレームレートを実現する方法の１つとして、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。この「まとめ駆動」を用いた場合には、閾値補正を行ったのち、信号書き込みを行うまでの間、例えば、図５に示したように、駆動トランジスタＴｒ₁のソースに向かって、リーク電流Ｉ_L1，Ｉ_L2がわずかに流れる。このリーク電流Ｉ_L1，Ｉ_L2によってソース電圧Ｖ_sおよびゲート電圧Ｖ_gが所望の値よりも大きくなるので（例えば、図６参照）、信号書き込みが行われたときにゲート−ソース間電圧Ｖ_gsが所望の値にまで大きくならず、各画素１２の発光輝度が低下してしまう。このとき、全ての画素１２において、発光輝度の低下量が等しい場合には、表示映像全体の輝度が低下するだけであるが、「まとめ駆動」の場合には、閾値補正を行ったのち、信号書き込みを行うまでの期間がラインごとに異なるので、発光輝度の低下量がラインごとに異なってしまう。従って、従来のように、単純に「まとめ駆動」を行った場合には、発光輝度の低下量がラインごとに異なってしまい、筋ムラが発生してしまう。 By the way, as one method for realizing a high frame rate in an organic EL display device, “collective driving” in which threshold correction of a plurality of lines is collectively performed and only signal writing is sequentially performed is used. When this “collective driving” is used, the leakage current I is applied to the source of the driving transistor Tr ₁ , for example, as shown in FIG. _L1, flows slightly I _L2. Since the leakage currents I _L1 and I _L2 cause the source voltage V _s and the gate voltage V _g to be larger than desired values (see, for example, FIG. 6), the gate-source voltage V _gs when the signal is written. Does not increase to a desired value, and the light emission luminance of each pixel 12 decreases. At this time, in all the pixels 12, when the amount of decrease in the emission luminance is the same, only the luminance of the entire display image is reduced. However, in the case of “collective driving”, after threshold correction is performed, Since the period until writing is different for each line, the amount of decrease in light emission luminance is different for each line. Therefore, when the “collective driving” is simply performed as in the prior art, the amount of decrease in the light emission luminance differs for each line, resulting in streak unevenness.

一方、本実施の形態では、「まとめ駆動」における信号書き込みを行うに際して、映像信号（信号電圧Ｖ_sig）が信号線ＤＴＬに印加されている時に、各書込線ＷＳＬ（１）〜ＷＳＬ（３）に対して、書き込みトランジスタＴｒ₂をオンする選択パルス信号（第２パルス信号）が、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅で順番に印加される。つまり、第２パルス信号のパルス幅（信号書き込み時間）が、第１パルス信号と第２パルス信号との間隔の大きさに応じたパルス幅に設定される。これにより、信号書き込みの時間を電流リーク量に応じて設定することができる。例えば、第２パルス信号のパルス幅を、第１パルス信号と第２パルス信号との間隔が大きくなるに従って大きくした場合には、例えば、図７に示したように、信号書き込みが行われたときにゲート−ソース間電圧Ｖ_gsを所望の値にまで拡げることができる。その結果、ラインごとの発光輝度の差を低減することができるので、まとめ駆動における筋ムラの発生を抑制することができる。 On the other hand, in this embodiment, when signal writing in “collective driving” is performed, when the video signal (signal voltage V _sig ) is applied to the signal line DTL, each of the write lines WSL (1) to WSL (3 ), A selection pulse signal (second pulse signal) for turning on the write transistor Tr ₂ is sequentially applied with a pulse width corresponding to the size of the interval between the first pulse signal and the second pulse signal. That is, the pulse width (signal writing time) of the second pulse signal is set to a pulse width corresponding to the size of the interval between the first pulse signal and the second pulse signal. Thereby, the signal writing time can be set according to the amount of current leakage. For example, when the pulse width of the second pulse signal is increased as the interval between the first pulse signal and the second pulse signal is increased, for example, when signal writing is performed as shown in FIG. In addition, the gate-source voltage V _gs can be expanded to a desired value. As a result, the difference in light emission luminance for each line can be reduced, so that the occurrence of streak unevenness in collective driving can be suppressed.

また、本実施の形態において、一のグループに含まれる各書込線ＷＳＬに対して、第１パルス信号を同時に印加するようにした場合には、一のグループにおける閾値補正時間を最短にすることができる。これにより、表示パネル１０を例えば１２０Ｈｚ程度のハイフレームレートで駆動した場合であっても、駆動トランジスタＴｒ₁の閾値補正と信号書き込みを行う時間を十分に確保することができる。 In the present embodiment, when the first pulse signal is simultaneously applied to the write lines WSL included in one group, the threshold correction time in one group is minimized. Can do. Thereby, even when the display panel 10 is driven at a high frame rate of, for example, about 120 Hz, it is possible to secure a sufficient time for threshold correction and signal writing of the drive transistor Tr ₁ .

＜変形例＞
上記実施の形態では、一のグループに含まれる各書込線ＷＳＬに対する閾値補正が、信号線ＤＴＬの電圧がＶ_ofsとなり続けている間に１回だけ行われるようになっていたが、複数回行われるようになっていてもよい。 <Modification>
In the above embodiment, threshold correction for each write line WSL included in one group is performed only once while the voltage of the signal line DTL continues to be V _ofs. It may be done.

また、上記実施の形態では、一のグループに含まれる各書込線ＷＳＬに対して印加される第２パルス信号のパルス幅が書込線ＷＳＬごとに異なっていたが、書込線ＷＳＬごとに異なっていなくてもよい。例えば、図８に示したように、一のグループに含まれる複数の書込線ＷＳＬがさらに、複数の小グループ（図８では３つの小グループ）に分けられ、第２パルス信号が小グループ内の各書込線ＷＳＬに対しては同一タイミングで印加されると共に、各小グループに対しては互いに異なるタイミングで印加されていてもよい。 In the above embodiment, the pulse width of the second pulse signal applied to each write line WSL included in one group is different for each write line WSL, but for each write line WSL. It doesn't have to be different. For example, as shown in FIG. 8, the plurality of write lines WSL included in one group are further divided into a plurality of small groups (three small groups in FIG. 8), and the second pulse signal is within the small group. The write lines WSL may be applied at the same timing, and may be applied to the small groups at different timings.

＜モジュールおよび適用例＞
以下、上記実施の形態等で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。 <Modules and application examples>
Hereinafter, application examples of the display device 1 described in the above embodiment and the like will be described. The display device 1 according to the above-described embodiment or the like receives a video signal input from the outside or a video signal generated inside, such as a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera. The present invention can be applied to display devices of electronic devices in various fields that display as images or videos.

（モジュール）
上記実施の形態等の表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。 (module)
The display device 1 according to the above-described embodiment or the like is incorporated into various electronic devices such as application examples 1 to 5 described later, for example, as a module as illustrated in FIG. In this module, for example, a region 210 exposed from the sealing substrate 32 is provided on one side of the substrate 31, and the wiring of the drive circuit 20 is extended to the exposed region 210 to provide an external connection terminal (not shown). Formed. The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

（適用例１）
図１０は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等に係る表示装置１により構成されている。 (Application example 1)
FIG. 10 illustrates an appearance of a television device to which the display device 1 according to the above-described embodiment and the like is applied. The television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320. The video display screen unit 300 is configured by the display device 1 according to the above-described embodiment and the like. Yes.

（適用例２）
図１１は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等に係る表示装置１により構成されている。 (Application example 2)
FIG. 11 illustrates an appearance of a digital camera to which the display device 1 according to the above-described embodiment or the like is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above-described embodiment and the like. ing.

（適用例３）
図１２は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等に係る表示装置１により構成されている。 (Application example 3)
FIG. 12 illustrates an appearance of a notebook personal computer to which the display device 1 according to the above-described embodiment or the like is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display according to the above-described embodiment and the like. The apparatus 1 is configured.

（適用例４）
図１３は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等に係る表示装置１により構成されている。 (Application example 4)
FIG. 13 illustrates an appearance of a video camera to which the display device 1 according to the above-described embodiment and the like is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to the above-described embodiment and the like.

（適用例５）
図１４は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等に係る表示装置１により構成されている。 (Application example 5)
FIG. 14 illustrates an appearance of a mobile phone to which the display device 1 according to the above-described embodiment and the like is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to the above-described embodiment and the like.

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。 While the present invention has been described with the embodiment and application examples, the present invention is not limited to the above-described embodiment and the like, and various modifications can be made.

例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。 For example, in the above-described embodiment, the case where the display device 1 is an active matrix type has been described. However, the configuration of the pixel circuit 14 for driving the active matrix is not limited to that described in the above-described embodiment, and is necessary. Depending on the case, a capacitor or a transistor may be added to the pixel circuit 14. In that case, a necessary drive circuit may be added in addition to the signal line drive circuit 23, the write line drive circuit 24, and the power supply line drive circuit 25 described above according to the change of the pixel circuit 14.

また、上記実施の形態等では、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の駆動をタイミング制御回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。 In the above-described embodiment and the like, the timing control circuit 22 controls the driving of the signal line driving circuit 23, the writing line driving circuit 24, and the power supply line driving circuit 25, but other circuits control these driving. You may make it do. The control of the signal line drive circuit 23, the write line drive circuit 24, and the power supply line drive circuit 25 may be performed by hardware (circuit) or software (program).

また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、デュアルゲート型のトランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。 In the above-described embodiment and the like, the pixel circuit 14 has a 2Tr1C circuit configuration. However, as long as the pixel circuit 14 includes a circuit configuration in which a dual-gate transistor is connected to the organic EL element 11 in series. The circuit configuration may be other than the 2Tr1C circuit configuration.

また、上記実施の形態等では、駆動トランジスタＴｒ₁，書き込みトランジスタＴｒ₂は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ₂のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃ_sの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。 Further, in the above-described embodiment and the like, the case where the drive transistor Tr ₁ and the write transistor Tr ₂ are formed by n-channel MOS thin film transistors (TFTs) is illustrated, but a p-channel transistor is exemplified. (For example, a p-channel MOS type TFT) may be used. However, in this case, the source and drain of the transistor Tr ₂ that are not connected to the power supply line PSL and the other end of the storage capacitor C _s are connected to the cathode of the organic EL element 11 and the anode of the organic EL element 11 is connected. Is preferably connected to GND or the like.

１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２１…映像信号処理回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、Ｃ_s…保持容量、ＤＴＬ…信号線、Ｉ_d…電流、Ｉ_L1，Ｉ_L2…リーク電流、ＧＮＤ…グラウンド線、ＰＳＬ…電源線、Ｔｒ₁…駆動トランジスタ、Ｔｒ₂…書き込みトランジスタ、Ｖ_g…ゲート電圧、Ｖ_gs…ゲート−ソース間電圧、Ｖ_s…ソース電圧、Ｖ_sig，Ｖ_sig1，Ｖ_sig2，Ｖ_sig3…信号電圧、Ｖ_ccH，Ｖ_CCL，Ｖ_off，Ｖ_ofs，Ｖ_on…電圧、Ｖ_th，Ｖ_el…閾値電圧、ＷＳＬ…書込線、ΔＴ₁，ΔＴ₂，ΔＴ₃…パルス幅。 DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 11, 11R, 11G, 11B ... Organic EL element, 12 ... Pixel, 13 ... Pixel circuit array part, 14 ... Pixel circuit, 20 ... Drive circuit, 21 ... Video signal processing circuit, 20A, 21A ... video signal, 20B ... synchronization signal, 22 ... timing generator, 22A ... control signal, 23 ... signal line drive circuit, 24 ... write line drive circuit, 25 ... power supply line drive circuit, C _s ... storage capacitor , DTL ... signal line, I _d ... current, I _L1 , I _L2 ... leak current, GND ... ground line, PSL ... power supply line, Tr ₁ ... drive transistor, Tr ₂ ... write transistor, V _g ... gate voltage, V _gs … Gate-source voltage, V _s … Source voltage, V _sig , V _sig1 , V _sig2 , V _sig3 … Signal voltage, V _ccH , V _CCL , V _off , V _ofs , V _on … Voltage, V _th , V _el ... Threshold voltage, WSL ... Lead wire, ΔT ₁ , ΔT ₂ , ΔT ₃ ... Pulse width.

Claims

行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第１走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を、前記第１パルス信号と前記第２パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第１トランジスタに信号書き込みを行う
表示装置。 A plurality of scanning lines arranged in rows, a plurality of signal lines arranged in columns, and a plurality of pixels arranged in a matrix corresponding to the intersections of the scanning lines and the signal lines A display unit;
A drive unit for driving the pixels based on a video signal,
Each pixel has a light emitting element and a pixel circuit,
The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of the signal line to the first transistor,
The driving unit applies a first pulse signal that turns on the second transistor to a plurality of first scanning lines among the plurality of scanning lines while a predetermined signal is continuously applied to the signal lines. Then, after correcting the threshold voltage of the first transistor, a second pulse signal for turning on the second transistor with respect to the plurality of first scanning lines when the video signal is applied to the signal line. A display device that writes signals to the first transistor by sequentially applying a pulse width corresponding to a size of an interval between the first pulse signal and the second pulse signal.

前記駆動部は、前記第１パルス信号を、各第１走査線に対して同時に印加する
請求項１に記載の表示装置。 The display device according to claim 1, wherein the driving unit applies the first pulse signal simultaneously to the first scanning lines.

前記駆動部は、前記第２パルス信号のパルス幅を、前記第１パルス信号と前記第２パルス信号との間隔が大きくなるに従って大きくする
請求項１または請求項２に記載の表示装置。 The display device according to claim 1, wherein the driving unit increases a pulse width of the second pulse signal as a distance between the first pulse signal and the second pulse signal increases.

前記駆動部は、前記第１パルス信号と前記第２パルス信号との間隔を前記第１走査線ごとに異ならせ、かつ前記第２パルスのパルス幅を、前記第１走査線ごとに異ならせる
請求項３に記載の表示装置。 The driving unit varies an interval between the first pulse signal and the second pulse signal for each first scanning line, and varies a pulse width of the second pulse for each first scanning line. Item 4. The display device according to Item 3.

前記駆動部は、前記第１パルス信号と前記第２パルス信号との間隔を、前記複数の第１走査線を複数のグループに分けたときの前記グループごとに異ならせ、前記第２パルス信号のパルス幅を、前記グループごとに異ならせる
請求項３に記載の表示装置。 The driving unit varies an interval between the first pulse signal and the second pulse signal for each of the groups when the plurality of first scanning lines are divided into a plurality of groups, The display device according to claim 3, wherein a pulse width is varied for each group.

前記所定の信号は、波高値の固定された閾値補正信号である
請求項１または請求項２に記載の表示装置。 The display device according to claim 1, wherein the predetermined signal is a threshold correction signal having a fixed peak value.

行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有する表示装置において、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第１走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を、前記第１パルス信号と前記第２パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第１トランジスタに信号書き込みを行う
表示装置の駆動方法。 A plurality of scanning lines arranged in rows, a plurality of signal lines arranged in columns, and a plurality of pixels arranged in a matrix corresponding to the intersections of the scanning lines and the signal lines A display unit;
A drive unit for driving the pixels based on a video signal,
Each pixel has a light emitting element and a pixel circuit,
The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of the signal line to the first transistor. A predetermined signal is applied to the signal line. While being continuously applied, a first pulse signal for turning on the second transistor is applied to a plurality of first scanning lines among the plurality of scanning lines to correct a threshold voltage of the first transistor, When the video signal is applied to the signal line, a second pulse signal for turning on the second transistor with respect to the plurality of first scanning lines is expressed as the first pulse signal and the second pulse signal. A method for driving a display device, wherein signal writing is performed on the first transistor by sequentially applying a pulse width corresponding to the size of the interval.

表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、所定の信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第１走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を、前記第１パルス信号と前記第２パルス信号との間隔の大きさに応じたパルス幅で順番に印加して前記第１トランジスタに信号書き込みを行う
電子機器。 A display device,
The display device
A plurality of scanning lines arranged in rows, a plurality of signal lines arranged in columns, and a plurality of pixels arranged in a matrix corresponding to the intersections of the scanning lines and the signal lines A display unit;
A drive unit for driving the pixels based on a video signal,
Each pixel has a light emitting element and a pixel circuit,
The pixel circuit includes a first transistor that controls a current flowing through the light emitting element, and a second transistor that writes a voltage of the signal line to the first transistor,
The driving unit applies a first pulse signal that turns on the second transistor to a plurality of first scanning lines among the plurality of scanning lines while a predetermined signal is continuously applied to the signal lines. Then, after correcting the threshold voltage of the first transistor, a second pulse signal for turning on the second transistor with respect to the plurality of first scanning lines when the video signal is applied to the signal line. An electronic device that writes signals to the first transistor by sequentially applying a pulse width corresponding to the interval between the first pulse signal and the second pulse signal.