JP2011097722A - Boosting power supply circuit - Google Patents

Boosting power supply circuit Download PDF

Info

Publication number
JP2011097722A
JP2011097722A JP2009248690A JP2009248690A JP2011097722A JP 2011097722 A JP2011097722 A JP 2011097722A JP 2009248690 A JP2009248690 A JP 2009248690A JP 2009248690 A JP2009248690 A JP 2009248690A JP 2011097722 A JP2011097722 A JP 2011097722A
Authority
JP
Japan
Prior art keywords
power supply
voltage
output
overcurrent
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009248690A
Other languages
Japanese (ja)
Other versions
JP5545714B2 (en
Inventor
Shinya Iijima
伸也 飯嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009248690A priority Critical patent/JP5545714B2/en
Publication of JP2011097722A publication Critical patent/JP2011097722A/en
Application granted granted Critical
Publication of JP5545714B2 publication Critical patent/JP5545714B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a switching element from breaking even if an output diode short-circuits for some causes. <P>SOLUTION: A boosting power supply circuit includes a commercial power supply, a transformer connected in series with a power supply between a power supply output end of a smoothing capacitor connected in parallel with the commercial power supply and a rectification bridge of the commercial power supply, an output diode connected between an output end of a choke coil inside the transformer and the power supply output end, the switching element that is connected in parallel with the commercial power supply and performs switching control of an output voltage of the choke coil, and a control circuit for controlling on/off of the switching element. The boosting power supply circuit boosts a commercial supply voltage for output from the power supply output end. The boosting power supply circuit includes an overcurrent detection means of detecting an overcurrent flowing in the switching element. When the output diode is short-circuited, it the overcurrent detection means continuously detects the overcurrent at least a prescribed number of times, the control circuit stops supply of a gate voltage to the switching element. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、商用電源から供給される交流電力を昇圧して直流電力に変換する昇圧電源回路に関し、特に、出力ダイオードが何らかの要因で短絡した場合においても、スイッチング素子の破壊を未然に防止する昇圧電源回路に関する。   The present invention relates to a boost power supply circuit that boosts AC power supplied from a commercial power source and converts it into DC power, and more particularly, a booster that prevents breakdown of a switching element even when an output diode is short-circuited for some reason. It relates to a power supply circuit.

従来、力率改善のための昇圧電源回路は、図８に示すように、交流入力電源（ＡＣ入力）を整流するダイオードブリッジＤ１０、過電流保護用のヒューズＦ１０、力率改善回路用コンデンサＣ１０、力率改善回路用チョークコイルＬ１０、力率改善回路用スイッチングＦＥＴ素子Ｑ１０、力率改善ＰＦＣ制御回路ＵＡ１、昇圧電圧設定用抵抗Ｒ１０、力率改善回路用整流ダイオードＤ２０、平滑用電解コンデンサＣ２０等の回路素子により構成される。   Conventionally, a boost power supply circuit for power factor improvement includes a diode bridge D10 for rectifying an AC input power supply (AC input), an overcurrent protection fuse F10, a power factor improvement circuit capacitor C10, as shown in FIG. Power factor correction circuit choke coil L10, power factor correction circuit switching FET element Q10, power factor correction PFC control circuit UA1, boost voltage setting resistor R10, power factor correction circuit rectifier diode D20, smoothing electrolytic capacitor C20, etc. Consists of circuit elements.

この回路の動作は、交流入力電源（ＡＣ入力）をダイオードブリッジＤ１０にて整流し、その整流出力電圧を力率改善回路用コンデンサＣ１０にて平滑化する。この際、力率改善回路用コンデンサＣ１０の容量は、数μＦ程度であるため、この両端電圧は、正弦波を全波整流した波形である。   In this circuit operation, an AC input power supply (AC input) is rectified by a diode bridge D10, and the rectified output voltage is smoothed by a power factor correction circuit capacitor C10. At this time, since the capacitance of the power factor correction circuit capacitor C10 is about several μF, the voltage at both ends is a waveform obtained by full-wave rectification of a sine wave.

上記ダイオードブリッジＤ１０の整流出力は、力率改善回路用チョークコイルＬ１０、力率改善回路用スイッチングＦＥＴ素子Ｑ１０、力率改善回路用整流ダイオードＤ２０、及び力率改善ＰＦＣ制御回路ＵＡ１により、入力電流が正弦波状で、かつ昇圧電圧出力端となる平滑用電解コンデンサＣ２０の両端電圧が、昇圧電圧設定用抵抗Ｒ１０で設定された昇圧電圧（Ｖ１）となるように制御される。尚、上記力率改善ＰＦＣ制御回路ＵＡ１に供給されるＶ２は、ＰＦＣ制御回路ＵＡ１内の制御ＩＣを駆動する電源電圧である（例えば、特許文献１参照）。   The rectified output of the diode bridge D10 is generated by a power factor improving circuit choke coil L10, a power factor improving circuit switching FET element Q10, a power factor improving circuit rectifier diode D20, and a power factor improving PFC control circuit UA1. The voltage between both ends of the smoothing electrolytic capacitor C20 that is sinusoidal and serves as the boosted voltage output terminal is controlled to be the boosted voltage (V1) set by the boosted voltage setting resistor R10. Note that V2 supplied to the power factor correction PFC control circuit UA1 is a power supply voltage for driving the control IC in the PFC control circuit UA1 (see, for example, Patent Document 1).

特開２００３−１４３８３８号公報Japanese Patent Laid-Open No. 2003-143838

上記の従来の昇圧電源回路は、過電圧保護回路をツェナーダイオードで簡易に構成したものであり、簡単な回路構成で、過電圧保護が行える。しかしながら、一方で、力率改善回路用整流ダイオード（出力ダイオード）Ｄ２０が何らかの要因で、短絡すると、スイッチング素子の破壊に至るという問題がある。   In the above-described conventional boosting power supply circuit, an overvoltage protection circuit is simply configured with a Zener diode, and overvoltage protection can be performed with a simple circuit configuration. However, on the other hand, if the rectifier diode (output diode) D20 for power factor correction circuit is short-circuited for some reason, there is a problem that the switching element is destroyed.

一般に、昇圧電源回路には、スイッチング素子に流れる過剰な電流を検出する目的で、過電流検出回路（ＯＣＰ：Ｏｖｅｒ Ｃｕｒｒｅｎｔ Ｐｒｏｔｅｃｔｉｏｎ）が設けられている。この過電流検出回路の動作について、図７を用いて説明する。スイッチング素子にゲート電圧が供給されると、スイッチング素子の電流（図中、主ＭＯＳ電流）が過電流となる。この電流値が予め定められた閾値（図中、ＯＣＰ閾値）を越えると、ＯＣＰコンパレータからパルス信号が出力され、スイッチング素子に対するゲート電圧の供給が停止される。   Generally, the boost power supply circuit is provided with an overcurrent detection circuit (OCP: Over Current Protection) for the purpose of detecting an excessive current flowing through the switching element. The operation of this overcurrent detection circuit will be described with reference to FIG. When a gate voltage is supplied to the switching element, the current of the switching element (main MOS current in the figure) becomes an overcurrent. When this current value exceeds a predetermined threshold (OCP threshold in the figure), a pulse signal is output from the OCP comparator, and supply of the gate voltage to the switching element is stopped.

そのため、この過電流検出回路により、スイッチング素子を保護することも考えられる。しかしながら、出力ダイオードが短絡した場合に、過電流検出回路が過電流を検出したときには、一時的に、スイッチング素子に対するゲート電圧の供給が停止されるものの、ある周期で、この動作が継続的に発生するため、過電流検出回路だけでは、過電流によるスイッチング素子の破壊を未然に防止することはできない。   Therefore, it is conceivable to protect the switching element with this overcurrent detection circuit. However, when the output diode is short-circuited, if the overcurrent detection circuit detects an overcurrent, the supply of the gate voltage to the switching element is temporarily stopped, but this operation continuously occurs in a certain cycle. For this reason, the overcurrent detection circuit alone cannot prevent the switching element from being destroyed by the overcurrent.

そこで、本発明は、上述の課題に鑑みてなされたものであり、出力ダイオードが何らかの要因で短絡した場合においても、スイッチング素子の破壊を未然に防止する昇圧電源回路を提供することを目的とする。   Therefore, the present invention has been made in view of the above-described problems, and an object thereof is to provide a boosting power supply circuit that prevents destruction of a switching element even when an output diode is short-circuited for some reason. .

本発明は、上記の課題を解決するために、以下の事項を提案している。   The present invention proposes the following matters in order to solve the above problems.

（１）本発明は、商用電源と、前記電源に対し直列に接続されたトランス（例えば、図１のトランス２０に相当）と、前記トランス内のチョークコイルの出力端と前記電源出力端との間に接続された出力ダイオード（例えば、図１の出力ダイオードＤ１に相当）と、前記商用電源に対し並列に接続され前記チョークコイルの出力電圧をスイッチング制御するスイッチング素子（例えば、図１のスイッチング素子Ｑ１に相当）と、前記スイッチング素子のオン／オフを制御する制御回路（例えば、図１の制御回路３０に相当）とを設け、前記商用電源電圧を昇圧し前記電源出力端より出力する昇圧電源回路において、前記スイッチング素子に流れる過電流を検出する過電流検出手段（例えば、図１の過電流検出抵抗Ｒ１、図２のＯＣＰ電圧コンパレータ３１に相当）を備え、前記出力ダイオードが短絡した場合に、前記過電流検出手段が、所定の回数以上連続して、過電流を検出すると、前記制御回路が前記スイッチング素子へのゲート電圧の供給を停止することを特徴とする昇圧電源回路を提案している。   (1) The present invention includes a commercial power source, a transformer connected in series to the power source (for example, equivalent to the transformer 20 in FIG. 1), an output end of a choke coil in the transformer, and the power output end. An output diode connected in between (for example, equivalent to the output diode D1 in FIG. 1) and a switching element connected in parallel to the commercial power source and controlling the output voltage of the choke coil (for example, the switching element in FIG. 1) Q1) and a control circuit for controlling on / off of the switching element (for example, equivalent to the control circuit 30 in FIG. 1), and boosts the commercial power supply voltage and outputs it from the power supply output terminal In the circuit, overcurrent detection means (for example, an overcurrent detection resistor R1 in FIG. 1 and an OCP voltage controller in FIG. 2) that detects an overcurrent flowing through the switching element. When the output diode is short-circuited and the overcurrent detection means detects an overcurrent continuously for a predetermined number of times or more, the control circuit detects the gate voltage to the switching element. A booster power supply circuit characterized by stopping supply is proposed.

この発明によれば、過電流検出手段が、スイッチング素子に流れる過電流を検出し、出力ダイオードが短絡した場合に、過電流検出手段が、所定の回数以上連続して、過電流を検出すると、制御回路がスイッチング素子へのゲート電圧の供給を停止する。つまり、出力ダイオードが何らかの要因で短絡した場合には、スイッチング素子に過電流が流れる。したがって、過電流検出手段を用いて、スイッチング素子に流れる過電流を検出し、過電流検出手段が過電流を検出する回数が一定回数連続する場合には、出力ダイオードが短絡したと判断して、スイッチング素子をオフすることにより、スイッチング素子を破壊から保護する。   According to this invention, when the overcurrent detection means detects the overcurrent flowing through the switching element and the output diode is short-circuited, the overcurrent detection means detects the overcurrent continuously for a predetermined number of times, The control circuit stops supplying the gate voltage to the switching element. That is, when the output diode is short-circuited for some reason, an overcurrent flows through the switching element. Therefore, when the overcurrent flowing through the switching element is detected using the overcurrent detection means and the number of times the overcurrent detection means detects the overcurrent continues for a certain number of times, it is determined that the output diode is short-circuited, By turning off the switching element, the switching element is protected from destruction.

（２）本発明は、（１）の昇圧電源回路について、前記制御回路が、前記過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンター（例えば、図２のＮビットカウンター３２に相当）と、前記トランスを構成する制御巻線の電圧を所定の閾値と比較する比較器（例えば、図２の制御巻線電圧コンパレータ３５に相当）とを備え、前記制御巻線の電圧が所定の閾値よりも高い場合に、前記Ｎビットカウンターの値をリフレッシュする信号を出力することを特徴とする昇圧電源回路を提案している。   (2) The present invention relates to an N-bit counter (for example, the N-bit counter in FIG. 2) in which the control circuit counts the number of times the overcurrent detection means detects the occurrence of overcurrent. 32) and a comparator (for example, equivalent to the control winding voltage comparator 35 of FIG. 2) that compares the voltage of the control winding constituting the transformer with a predetermined threshold, and the voltage of the control winding Has proposed a boosting power supply circuit that outputs a signal for refreshing the value of the N-bit counter when the value is higher than a predetermined threshold value.

この発明によれば、制御回路が、過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンターと、トランスを構成する制御巻線の電圧を所定の閾値と比較する比較器とを備え、制御巻線の電圧が所定の閾値よりも高い場合に、Ｎビットカウンターの値をリフレッシュする信号を出力する。つまり、制御巻線電圧が正常な値の場合には、その都度、Ｎビットカウンターのカウンター数をリセットすることにより、電源起動時の過電流状態と区別する。   According to this invention, the control circuit counts the number of times the overcurrent detection means detects the occurrence of overcurrent, and the comparator compares the voltage of the control winding constituting the transformer with a predetermined threshold. And outputs a signal for refreshing the value of the N-bit counter when the voltage of the control winding is higher than a predetermined threshold value. In other words, when the control winding voltage is a normal value, the counter number of the N-bit counter is reset each time to distinguish from the overcurrent state at the time of power activation.

（３）本発明は、（２）の昇圧電源回路について、前記制御回路が、前記過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンター（例えば、図２のＮビットカウンター３２に相当）を備え、該Ｎビットカウンターが、Ｎビットをカウントする時間が、起動から電源出力電圧が安定するまでの時間よりも長いことを特徴とする昇圧電源回路を提案している。   (3) According to the present invention, in the boost power supply circuit of (2), the control circuit counts the number of times the overcurrent detection means detects the occurrence of overcurrent (for example, the N-bit counter in FIG. 2). And the N-bit counter has a time for counting N bits longer than the time from the start-up until the power supply output voltage is stabilized.

この発明によれば、過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンターを備え、そのＮビットカウンターが、Ｎビットをカウントする時間が、起動から電源出力電圧が安定するまでの時間よりも長い。つまり、電源が起動して、制御巻線電圧が安定するまでは、出力ダイオードを短絡した場合と同様に過電流が発生する。そのため、この状態をマスクするために、最適なカウント数をビット数の変更により実現することができる。   According to the present invention, the N-bit counter that counts the number of times the overcurrent detection means detects the occurrence of the overcurrent is provided, and the power supply output voltage is stabilized from the start-up for the N-bit counter to count N bits. Longer than the time until. That is, until the power supply is started and the control winding voltage is stabilized, an overcurrent is generated as in the case where the output diode is short-circuited. Therefore, an optimal count number can be realized by changing the number of bits in order to mask this state.

（４）本発明は、（１）から（４）の昇圧電源回路について、前記制御回路が、前記過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンター（例えば、図２のＮビットカウンター３２に相当）と、起動電源電圧を検出する起動電源電圧検出手段（例えば、図２のＶＣＣ電圧起動検出部３７に相当）と、を備え、前記起動電源電圧検出手段が、起動電源電圧を検出したときに、前記Ｎビットカウンターの値をリフレッシュする信号を出力することを特徴とする昇圧電源回路を提案している。   (4) According to the present invention, in the boost power supply circuit of (1) to (4), the control circuit counts the number of times the overcurrent detection means detects the occurrence of overcurrent (for example, FIG. And an activation power supply voltage detection means for detecting the activation power supply voltage (for example, equivalent to the VCC voltage activation detection unit 37 in FIG. 2), and the activation power supply voltage detection means A boosting power supply circuit is proposed that outputs a signal for refreshing the value of the N-bit counter when a power supply voltage is detected.

この発明によれば、制御回路が、過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンターと、起動電源電圧を検出する起動電源電圧検出手段と、を備え、起動電源電圧検出手段が、起動電源電圧を検出したときに、Ｎビットカウンターの値をリフレッシュする信号を出力する。つまり、Ｎビットカウンターは、過電流の発生を検出するたびに、カウントアップする。一方で、過電流検出手段が過電流を検出する回数が一定回数連続する場合には、出力ダイオードが短絡したと判断することから、起動電圧（Ｖｃｃ）供給時に、確実にカウンターのカウント数をリセットしてから起動を行うことにより、誤動作を防止する。   According to the present invention, the control circuit includes an N-bit counter that counts the number of times the overcurrent detection unit detects the occurrence of an overcurrent, and a startup power supply voltage detection unit that detects the startup power supply voltage, and the startup power supply voltage When the detecting means detects the starting power supply voltage, it outputs a signal for refreshing the value of the N-bit counter. That is, the N-bit counter counts up whenever it detects the occurrence of an overcurrent. On the other hand, if the number of times the overcurrent detection means detects an overcurrent continues for a certain number of times, it is determined that the output diode is short-circuited, so the counter count is reliably reset when the starting voltage (Vcc) is supplied. The malfunction is prevented by starting after that.

（５）本発明は、商用電源と、前記電源に対し直列に接続された複数のトランスと、前記トランス内のチョークコイルの出力端と前記電源出力端との間に接続された複数の出力ダイオードと、前記商用電源に対し並列に接続され前記チョークコイルの出力電圧をスイッチング制御する複数のスイッチング素子と、前記スイッチング素子のオン／オフを制御するマスター側制御回路と１以上のスレーブ側制御回路とからなるインターリーブ型スイッチング電源回路において、前記マスター側制御回路が、前記スイッチング素子に流れる過電流を検出する過電流検出手段を備え、前記出力ダイオードが短絡した場合に、前記過電流検出手段が、所定の回数以上連続して、過電流を検出すると、前記スイッチング素子へのゲート電圧の供給を停止することを特徴とするインターリーブ型スイッチング電源回路を提案している。   (5) The present invention provides a commercial power supply, a plurality of transformers connected in series to the power supply, and a plurality of output diodes connected between an output end of a choke coil in the transformer and the power supply output end. A plurality of switching elements connected in parallel to the commercial power supply and controlling the output voltage of the choke coil, a master side control circuit for controlling on / off of the switching elements, and one or more slave side control circuits In the interleave type switching power supply circuit comprising If the overcurrent is detected continuously for the number of times, the supply of the gate voltage to the switching element is stopped. It proposes an interleaved switching power supply circuit, characterized in that.

この発明によれば、インターリーブ型スイッチング電源回路において、マスター側制御回路が、スイッチング素子に流れる過電流を検出する過電流検出手段を備え、出力ダイオードが短絡した場合に、過電流検出手段が、所定の回数以上連続して、過電流を検出すると、スイッチング素子へのゲート電圧の供給を停止する。ここで、インターリーブ型スイッチング電源回路は、マスター側制御回路が、スレーブ側制御回路をコントロールする構成になっている。そのため、マスター側制御回路にのみ上記の機能を備えておけば、仮に、スレーブ側の出力ダイオードが短絡した場合でも、マスター側制御回路内の上記の機能が動作して、スレーブ側のスイッチング素子が過電流により破壊することを防止することができる。   According to the present invention, in the interleaved switching power supply circuit, the master side control circuit includes the overcurrent detection means for detecting the overcurrent flowing through the switching element, and when the output diode is short-circuited, the overcurrent detection means is When the overcurrent is detected continuously for the number of times, the supply of the gate voltage to the switching element is stopped. Here, the interleave type switching power supply circuit is configured such that the master side control circuit controls the slave side control circuit. Therefore, if the above function is provided only in the master side control circuit, even if the output diode on the slave side is short-circuited, the above function in the master side control circuit operates and the switching element on the slave side Breakage due to overcurrent can be prevented.

本発明によれば、出力ダイオードが何らかの要因で短絡した場合においても、スイッチング素子の破壊を未然に防止することができるという効果がある。また、電源起動時に生じるスイッチング素子に対する過電流状態においては動作せずに、出力ダイオードが何らかの要因で短絡した場合のみに動作を行う過電流保護を実現することができるという効果がある。   According to the present invention, even when the output diode is short-circuited for some reason, the switching element can be prevented from being destroyed. In addition, there is an effect that it is possible to realize overcurrent protection that operates only when the output diode is short-circuited for some reason, without operating in an overcurrent state with respect to the switching element generated at the time of starting the power supply.

本発明の実施形態に係る昇圧電源回路の構成を示す図である。It is a figure which shows the structure of the step-up power supply circuit which concerns on embodiment of this invention. 本発明の実施形態に係る制御回路の内部構成を示す図である。It is a figure which shows the internal structure of the control circuit which concerns on embodiment of this invention. 本発明の実施形態に係る昇圧電源回路各部の波形を示す図である。It is a figure which shows the waveform of each part of the step-up power supply circuit according to the embodiment of the present invention. 本発明の実施形態に係るゲート信号と制御巻線電圧との関係を示す図である。It is a figure which shows the relationship between the gate signal and control winding voltage which concern on embodiment of this invention. 本発明の応用例１に係るインターリーブ型昇圧電源回路の構成を示す図である。It is a figure which shows the structure of the interleave type | mold boost power supply circuit which concerns on the application example 1 of this invention. 本発明の応用例２に係るインターリーブ型昇圧電源回路の構成を示す図である。It is a figure which shows the structure of the interleave type | mold boost power supply circuit which concerns on the application example 2 of this invention. 従来のゲート信号、主ＭＯＳ電流、ＯＣＰコンパレータの関係を示す図である。It is a figure which shows the relationship between the conventional gate signal, the main MOS current, and an OCP comparator. 従来例に係る昇圧電源回路の構成を示す図である。It is a figure which shows the structure of the step-up power supply circuit which concerns on a prior art example.

以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.

＜昇圧電源回路の構成＞
図１を用いて、本発明の実施形態に係る昇圧電源回路の構成について、説明する。 <Configuration of booster power supply circuit>
The configuration of the boost power supply circuit according to the embodiment of the present invention will be described with reference to FIG.

図１に示すように、本実施形態に係る昇圧電源回路は、整流回路１０と、チョークコイルＬ１および制御巻線Ｌ２とからなるトランス２０と、制御回路３０と、出力電圧検出回路４０と、入力コンデンサＣ１と、スイッチング素子Ｑ１と、過電流検出抵抗Ｒ１と、出力ダイオードＤ１と、平滑化コンデンサＣ２とから構成されている。   As shown in FIG. 1, the boosting power supply circuit according to this embodiment includes a rectifier circuit 10, a transformer 20 including a choke coil L1 and a control winding L2, a control circuit 30, an output voltage detection circuit 40, an input The capacitor C1, the switching element Q1, the overcurrent detection resistor R1, the output diode D1, and the smoothing capacitor C2 are included.

整流回路１０は、商用電源の交流を全波整流して得られる脈流をトランス２０およびチョークコイルＬ３に供給する。トランス２０は、スイッチング素子Ｑ１がオンの場合に、エネルギーをチョークコイルＬ１に蓄積し、スイッチング素子Ｑ１がオフの場合に、チョークコイルＬ１に蓄積したエネルギーを負荷に供給する。制御巻線Ｌ２は、チョークコイルＬ１を流れる電流に対応した信号を制御回路３０のＺ／Ｃ端子に供給する。この信号は、制御回路３０におけるスイッチング素子をオンするためのトリガ信号となる。   The rectifier circuit 10 supplies the transformer 20 and the choke coil L3 with a pulsating flow obtained by full-wave rectifying the alternating current of the commercial power supply. The transformer 20 accumulates energy in the choke coil L1 when the switching element Q1 is on, and supplies the energy accumulated in the choke coil L1 to the load when the switching element Q1 is off. The control winding L2 supplies a signal corresponding to the current flowing through the choke coil L1 to the Z / C terminal of the control circuit 30. This signal becomes a trigger signal for turning on the switching element in the control circuit 30.

制御回路３０は、Ｚ／Ｃ端子に供給される信号に基づいて、スイッチング素子Ｑ１のゲートに信号を供給する。また、過電流検出抵抗Ｒ１での電圧降下をモニターし、スイッチング素子Ｑ１に流れる過電流を検出して、スイッチング素子Ｑ１のゲートへの信号供給を停止する。なお、本発明に関連する制御回路３０の内部構成については、後に詳述する。   The control circuit 30 supplies a signal to the gate of the switching element Q1 based on the signal supplied to the Z / C terminal. Further, the voltage drop at the overcurrent detection resistor R1 is monitored, the overcurrent flowing through the switching element Q1 is detected, and the signal supply to the gate of the switching element Q1 is stopped. The internal configuration of the control circuit 30 related to the present invention will be described in detail later.

出力電圧検出回路４０は、出力電圧を検出するための抵抗Ｒ２、Ｒ３と、基準電圧源Ｖｃと、出力電圧を抵抗Ｒ２、Ｒ３で分圧した分圧値をマイナス入力に、基準電圧源Ｖｃをプラス入力に接続し、フィードバック抵抗Ｒ４を有するオペアンプＯＰ１とから構成されている。出力電圧検出回路４０の出力は、制御回路３０のＦＢ端子に接続され、出力電圧の分圧値が基準電圧よりも高くなると、両者の電位差に応じた電流をＦＢ端子から引き抜くように動作する。   The output voltage detection circuit 40 has resistors R2 and R3 for detecting the output voltage, a reference voltage source Vc, a divided value obtained by dividing the output voltage by the resistors R2 and R3, and a reference voltage source Vc. The operational amplifier OP1 is connected to the positive input and has a feedback resistor R4. The output of the output voltage detection circuit 40 is connected to the FB terminal of the control circuit 30, and when the divided value of the output voltage becomes higher than the reference voltage, the current corresponding to the potential difference between the two is extracted from the FB terminal.

＜制御回路の内部構成＞
図２を用いて、本発明の実施形態に係る制御回路の内部構成について、説明する。 <Internal configuration of control circuit>
The internal configuration of the control circuit according to the embodiment of the present invention will be described with reference to FIG.

図２に示すように、本実施形態に係る制御回路３０は、ＯＣＰ電圧コンパレータ３１と、Ｎビットカウンター３２と、ラッチ回路３３と、ラッチリセットコンパレータ３４と、制御巻線電圧コンパレータ３５と、ＯＲ回路３６と、ＶＣＣ電圧起動検出部３７とから構成されている。また、Ｚ／Ｃ端子、ＯＣＰ端子、ＶＣＣ端子を備えている。   As shown in FIG. 2, the control circuit 30 according to the present embodiment includes an OCP voltage comparator 31, an N-bit counter 32, a latch circuit 33, a latch reset comparator 34, a control winding voltage comparator 35, and an OR circuit. 36 and a VCC voltage activation detection unit 37. In addition, a Z / C terminal, an OCP terminal, and a VCC terminal are provided.

ＯＣＰ電圧コンパレータ３１は、ＯＣＰ端子から入力した過電流検出抵抗Ｒ１の電圧値を所定の閾値と比較して、過電流検出抵抗Ｒ１の電圧値が所定の閾値よりも高い場合には、Ｎビットカウンター３２の図示しないクロック端子にパルスを出力する。   The OCP voltage comparator 31 compares the voltage value of the overcurrent detection resistor R1 input from the OCP terminal with a predetermined threshold value, and if the voltage value of the overcurrent detection resistor R1 is higher than the predetermined threshold value, the NCP counter A pulse is output to 32 clock terminals (not shown).

Ｎビットカウンター３２は、ＯＣＰ電圧コンパレータ３１から図示しないクロック端子に入力されるパルスの数をカウントするカウンターであり、カウント数が２Ｎに達すると、ラッチ回路３３の図示しないセット端子にラッチ信号を出力する。なお、ビット数Ｎは、Ｎビットカウンター３２が、Ｎビットをカウントする時間が、電源の起動から電源出力電圧が安定するまでの時間よりも長くなるように設定される。 The N-bit counter 32 is a counter that counts the number of pulses input from the OCP voltage comparator 31 to a clock terminal (not shown). When the count reaches 2N , a latch signal is sent to a set terminal (not shown) of the latch circuit 33. Output. The number of bits N is set so that the time for the N-bit counter 32 to count N bits is longer than the time from when the power supply is started until the power supply output voltage is stabilized.

ラッチ回路３３は、Ｎビットカウンター３２から図示しないセット端子にラッチ信号を入力するとその状態を保持する。これにより、制御回路３０は、スイッチング素子Ｑ１へのゲート信号の供給をラッチ停止し、電源の動作を停止させる。また、ラッチリセットコンパレータ３４は、ＶＣＣの電圧が所定の閾値よりも低くなると、図示しないラッチ回路３３のリセット端子にリセット信号を出力する。   The latch circuit 33 holds the state when a latch signal is input from the N-bit counter 32 to a set terminal (not shown). As a result, the control circuit 30 latches the supply of the gate signal to the switching element Q1 and stops the operation of the power supply. Further, the latch reset comparator 34 outputs a reset signal to a reset terminal of a latch circuit 33 (not shown) when the voltage of VCC becomes lower than a predetermined threshold value.

制御巻線電圧コンパレータ３５は、制御巻線電圧を所定の閾値と比較して、制御巻線電圧が所定の閾値よりも高い場合には、ＯＲ回路３６にハイレベルのパルスを出力する。ＶＣＣ電圧起動検出部３７は、電源の起動時のＶＣＣをモニターし、電源の起動時を検出したときに、ハイレベルのパルスを出力する。ＯＲ回路３６は、制御巻線電圧コンパレータ３５からの出力パルスとＶＣＣ電圧起動検出部３７の出力パルスとのＯＲを演算し、少なくともどちらかの出力パルスがハイレベルであるとき、Ｎビットカウンター３２の図示しないクリア端子にクリア信号を出力する。   The control winding voltage comparator 35 compares the control winding voltage with a predetermined threshold value, and outputs a high level pulse to the OR circuit 36 when the control winding voltage is higher than the predetermined threshold value. The VCC voltage activation detection unit 37 monitors the VCC when the power supply is activated, and outputs a high-level pulse when detecting the activation of the power supply. The OR circuit 36 calculates the OR of the output pulse from the control winding voltage comparator 35 and the output pulse of the VCC voltage activation detection unit 37. When at least one of the output pulses is at a high level, the OR bit 36 A clear signal is output to a clear terminal (not shown).

つまり、制御巻線電圧コンパレータ３５を使って、Ｎビットカウンター３２にクリア信号を出力して、Ｎビットカウンター３２をクリアするのは、通常動作時には、制御巻線電圧によって、定期的にＮビットカウンター３２をリフレッシュするためである。また、ＶＣＣ電圧起動検出部３７を使って、Ｎビットカウンター３２にクリア信号を出力して、Ｎビットカウンター３２をクリアするのは、ＶＣＣ電源供給時に、確実にカウンタのカウント数をリセットしてから起動を行い、Ｎビットカウンター３２の誤動作を防止するためである。   In other words, the control winding voltage comparator 35 is used to output a clear signal to the N-bit counter 32 to clear the N-bit counter 32. In normal operation, the N-bit counter is periodically changed according to the control winding voltage. This is to refresh 32. Also, the VCC voltage activation detection unit 37 is used to output a clear signal to the N-bit counter 32 to clear the N-bit counter 32 after the counter count is reliably reset when VCC power is supplied. This is for starting up and preventing malfunction of the N-bit counter 32.

＜昇圧電源回路の動作＞
図３を用いて、本発明の実施形態に係る昇圧電源回路の動作を回路各部の波形を参照しながら、説明する。 <Operation of booster power supply circuit>
The operation of the boost power supply circuit according to the embodiment of the present invention will be described with reference to FIG.

＜定常動作時＞
定常動作の場合の各部波形が（Ａ）に示されている。制御巻線Ｌ２の電圧波形は、チョークコイルＬ１を流れる電流に対応した電圧波形となるが、定常状態では、図に示すような矩形波が現れ、これが、制御回路３０のＺ／Ｃ端子に入力される。 <During steady operation>
The waveform of each part in the steady operation is shown in (A). The voltage waveform of the control winding L2 is a voltage waveform corresponding to the current flowing through the choke coil L1, but in a steady state, a rectangular wave as shown in the figure appears and this is input to the Z / C terminal of the control circuit 30. Is done.

この信号は、制御回路３０内の制御巻線電圧コンパレータ３５に入力され、入力信号が所定の閾値を越えた場合には、ハイレベルのパルス信号がＯＲ回路３６に出力され、ＯＲ回路３６からＮビットカウンター３２にクリア信号が出力され、カウンターがリフレッシュされる。   This signal is input to the control winding voltage comparator 35 in the control circuit 30. When the input signal exceeds a predetermined threshold value, a high level pulse signal is output to the OR circuit 36. A clear signal is output to the bit counter 32 and the counter is refreshed.

一方で、定常動作時には、ＯＣＰ電圧コンパレータ３１にＯＣＰ信号が入力されるが、ＯＣＰ信号のレベルが所定の閾値よりも低いために、ＯＣＰ電圧コンパレータ３１からＮビットカウンター３２へカウントアップ信号が出力されることはない。   On the other hand, an OCP signal is input to the OCP voltage comparator 31 during steady operation, but a count-up signal is output from the OCP voltage comparator 31 to the N-bit counter 32 because the level of the OCP signal is lower than a predetermined threshold. Never happen.

また、定常動作時には、Ｚ／Ｃ端子に入力される信号に基づいて、スイッチング素子Ｑ１に図に示すようなゲート信号が供給され、これにより、スイッチング素子Ｑ１には、三角波状の電流（図中、主ＭＯＳ電流）が流れる。   Further, at the time of steady operation, a gate signal as shown in the figure is supplied to the switching element Q1 based on a signal input to the Z / C terminal, whereby a triangular wave current (in the figure) is supplied to the switching element Q1. , Main MOS current) flows.

なお、図中（Ｃ）の波形群は、後述する出力ダイオードＤ１が短絡状態から復帰し、定常状態に戻った場合の波形群を示している。この状態では、図中（Ａ）の場合とは異なり、復帰直後、制御巻線Ｌ２の電圧が安定せず、レベルが小さくなっている。そして、その後、制御巻線Ｌ２の電圧が安定して、本来の電圧値になると、制御回路３０内の制御巻線電圧コンパレータ３５からハイレベルのパルス信号がＯＲ回路３６に出力され、ＯＲ回路３６からＮビットカウンター３２にクリア信号が出力され、カウンターがリフレッシュされる。   The waveform group (C) in the figure indicates a waveform group when an output diode D1 (to be described later) returns from a short-circuit state and returns to a steady state. In this state, unlike the case of (A) in the figure, immediately after the return, the voltage of the control winding L2 is not stable and the level is low. After that, when the voltage of the control winding L2 becomes stable and reaches an original voltage value, a high-level pulse signal is output from the control winding voltage comparator 35 in the control circuit 30 to the OR circuit 36, and the OR circuit 36 A clear signal is output to the N-bit counter 32, and the counter is refreshed.

＜出力ダイオード短絡時＞
図中（Ｂ）は、出力ダイオードＤ１が短絡した場合の各部の波形を示している。出力ダイオードＤ１が短絡すると、トランス２０の入力電圧Ｖｉと昇圧電源回路の出力電圧ＶｏがＶｉ＝Ｖｏの関係となるため、制御巻線Ｌ２の正の電圧は現れない。 <When output diode is short-circuited>
(B) in the figure shows the waveforms of the respective parts when the output diode D1 is short-circuited. When the output diode D1 is short-circuited, the input voltage Vi of the transformer 20 and the output voltage Vo of the step-up power supply circuit have a relationship of Vi = Vo, so that a positive voltage of the control winding L2 does not appear.

一方で、出力ダイオードＤ１が短絡すると、スイッチング素子Ｑ１に過電流が流れる（図中、主ＭＯＳ電流とＯＣＰ閾値の波形を参照）ために、ＯＣＰ電圧が高くなって、ＯＣＰ電圧コンパレータ３１からＮビットカウンター３２へカウントアップ信号が出力される。   On the other hand, when the output diode D1 is short-circuited, an overcurrent flows through the switching element Q1 (refer to the waveform of the main MOS current and the OCP threshold in the figure). A count up signal is output to the counter 32.

図中（Ｂ）は、出力ダイオードＤ１の短絡状態が短時間で解消される場合を示しているが、図名（Ｄ）のように、長時間、出力ダイオードＤ１の短絡状態が続くと、ＯＣＰ電圧コンパレータ３１からのカウントアップ信号によって、Ｎビットカウンター３２がカウントアップを続け、所定のＮビットまで、カウントすると信号をラッチ回路３３に出力して、ラッチ停止する。なお、ラッチ停止の状態は、ＶＣＣがラッチ解除電圧よりも低くなると、ラッチリセットコンパレータ３４からのラッチリセット信号により解除される。   In the figure, (B) shows a case where the short-circuit state of the output diode D1 is cleared in a short time, but as shown in the figure name (D), if the short-circuit state of the output diode D1 continues for a long time, the OCP The N-bit counter 32 continues to count up by the count-up signal from the voltage comparator 31, and when it counts up to a predetermined N bits, it outputs a signal to the latch circuit 33 and stops latching. The latch stop state is canceled by a latch reset signal from the latch reset comparator 34 when VCC becomes lower than the latch release voltage.

＜制御巻線電圧とゲート信号の関係＞
上記で、制御巻線電圧を用いる理由について、図４を参照して説明する。
制御巻線電圧とゲート信号との関係は、図４に示すようになっている。つまり、ゲート信号により、スイッチング素子Ｑ１がオンの時には、制御巻線Ｌ２に負の電圧が現れ、スイッチング素子Ｑ１がオフの時には、制御巻線Ｌ２に正の電圧（図中、斜線部分）が現れる。 <Relationship between control winding voltage and gate signal>
The reason why the control winding voltage is used will be described with reference to FIG.
The relationship between the control winding voltage and the gate signal is as shown in FIG. That is, a negative voltage appears in the control winding L2 when the switching element Q1 is turned on by the gate signal, and a positive voltage (shaded portion in the figure) appears in the control winding L2 when the switching element Q1 is turned off. .

スイッチング素子Ｑ１がオフの時、チョークコイルＬ１の巻数をＮｐ、制御巻線Ｌ２の巻数をＮｃ、チョークコイルＬ１の入力電圧をＶｉ、昇圧電源回路の出力電圧をＶｏとすると、制御巻線Ｌ２のエネルギーは、Ｅｍ＝（Ｖｏ−Ｖｉ）×（Ｎｃ／Ｎｐ）となる。つまり、出力電圧Ｖｏが安定すれば、制御巻線Ｌ２には、一定の電圧が現れる。一方で、上述のように、出力ダイオードＤ１が短絡すると、トランス２０の入力電圧Ｖｉと昇圧電源回路の出力電圧ＶｏがＶｉ＝Ｖｏの関係となる。そのため、出力ダイオードＤ１が短絡すると、上式により、制御巻線Ｌ２の正の電圧は、現れない。   When the switching element Q1 is off, the number of turns of the choke coil L1 is Np, the number of turns of the control winding L2 is Nc, the input voltage of the choke coil L1 is Vi, and the output voltage of the boost power supply circuit is Vo. The energy is Em = (Vo−Vi) × (Nc / Np). That is, when the output voltage Vo is stabilized, a constant voltage appears in the control winding L2. On the other hand, as described above, when the output diode D1 is short-circuited, the input voltage Vi of the transformer 20 and the output voltage Vo of the boosting power supply circuit have a relationship of Vi = Vo. Therefore, when the output diode D1 is short-circuited, the positive voltage of the control winding L2 does not appear from the above equation.

そのため、制御巻線Ｌ２の電圧をモニターすることにより、定常動作と出力ダイオードＤ１の短絡時の動作とを識別することができる。また、昇圧電源回路の起動時にも、スイッチング素子Ｑ１に過電流が流れるが、定常動作時に、制御巻線Ｌ２の電圧が一定の電圧になると、Ｎビットカウンター３２をリフレッシュすることにより、上記、昇圧電源回路の起動時の過電流状態との切り分けが可能となる。   Therefore, the steady operation and the operation when the output diode D1 is short-circuited can be distinguished by monitoring the voltage of the control winding L2. Further, an overcurrent flows through the switching element Q1 even when the boosting power supply circuit is started up. However, when the voltage of the control winding L2 becomes a constant voltage during the steady operation, the N-bit counter 32 is refreshed to It is possible to distinguish from the overcurrent state at the time of starting the power supply circuit.

したがって、本実施形態によれば、出力ダイオードが何らかの要因で短絡した場合においても、スイッチング素子の破壊を未然に防止することができる。また、電源起動時に生じるスイッチング素子に対する過電流状態においては、動作せずに、出力ダイオードが何らかの要因で短絡した場合のみに動作を行う過電流保護を実現することができる。   Therefore, according to this embodiment, even when the output diode is short-circuited for some reason, the switching element can be prevented from being destroyed. Moreover, in the overcurrent state with respect to the switching element generated at the time of starting the power supply, it is possible to realize overcurrent protection that operates only when the output diode is short-circuited for some reason without being operated.

＜応用例１＞
図５を用いて、本実施形態の応用例１について説明する。
本応用例は、上記実施形態の内容をスイッチング電源を並列に接続して構成するインターリーブ型スイッチング電源に適用するものである。 <Application example 1>
Application example 1 of the present embodiment will be described with reference to FIG.
In this application example, the contents of the above-described embodiment are applied to an interleaved switching power supply configured by connecting switching power supplies in parallel.

本応用例に係るインターリーブ型スイッチング電源は、主として、図５に示すように、整流回路１０と、チョークコイルＬ１および制御巻線Ｌ２とからなるトランス２０と、マスター側制御回路３０ａと、スレーブ側制御回路３０ｂと、出力電圧検出回路４０と、トリガ伝達回路５０とから構成されている。   As shown in FIG. 5, the interleave type switching power supply according to this application example mainly includes a transformer 20 including a rectifier circuit 10, a choke coil L1, and a control winding L2, a master side control circuit 30a, and a slave side control. The circuit 30b, the output voltage detection circuit 40, and the trigger transmission circuit 50 are comprised.

マスター側制御回路３０ａおよびスレーブ側制御回路３０ｂは、ＶＺ端子およびＦＢ端子に入力される信号により、スイッチング素子のオンタイミングとオン時間幅とを制御する。   The master-side control circuit 30a and the slave-side control circuit 30b control the ON timing and the ON time width of the switching element based on signals input to the VZ terminal and the FB terminal.

出力電圧検出回路４０は、出力電圧を検出するための抵抗Ｒ２、Ｒ３と、基準電圧源Ｖｃと、出力電圧を抵抗Ｒ２、Ｒ３で分圧した分圧値をマイナス入力に、基準電圧源Ｖｃをプラス入力に接続し、フィードバック抵抗Ｒ４を有するオペアンプＯＰ１とから構成されている。出力電圧検出回路４０の出力は、マスター側制御回路３０ａのＦＢ端子に接続され、出力電圧の分圧値が基準電圧よりも高くなると、両者の電位差に応じた電流をＦＢ端子から引き抜くように動作する。   The output voltage detection circuit 40 has resistors R2 and R3 for detecting the output voltage, a reference voltage source Vc, a divided value obtained by dividing the output voltage by the resistors R2 and R3, and a reference voltage source Vc. The operational amplifier OP1 is connected to the positive input and has a feedback resistor R4. The output of the output voltage detection circuit 40 is connected to the FB terminal of the master side control circuit 30a. When the divided value of the output voltage becomes higher than the reference voltage, the current corresponding to the potential difference between the two is extracted from the FB terminal. To do.

トリガ伝達回路５０は、制御巻線Ｌ２から出力される信号を利用して、マスター側のオフタイミングで、スレーブ側の制御回路にオントリガを供給する。これにより、２つのスイッチング素子を交互にオン状態とすることができる。   The trigger transmission circuit 50 supplies an on-trigger to the slave-side control circuit at the master-side off timing using the signal output from the control winding L2. Thereby, two switching elements can be turned on alternately.

また、マスター側制御回路３０ａの内部構成は、上記実施形態で説明したように、図２に示すような構成になっている。本応用例においては、マスター側制御回路３０ａが、スレーブ側制御回路３０ｂをコントロールする構成になっているため、マスター側制御回路３０ａにのみ上記実施形態で示した機能を備えておけば、仮に、スレーブ側の出力ダイオードＤ２が短絡した場合でも、マスター側制御回路３０ａ内の図２に示す回路ブロックが動作して、スレーブ側のスイッチング素子Ｑ２が過電流により破壊することを防止することができる。なお、本応用例では、スレーブが１つの場合を例示したが、これに限らず、スレーブがＮ（Ｎは正の整数）個の場合であっても、本応用例同様に、機能させることができる。   Further, as described in the above embodiment, the internal configuration of the master-side control circuit 30a is as shown in FIG. In this application example, since the master-side control circuit 30a is configured to control the slave-side control circuit 30b, if only the master-side control circuit 30a has the function described in the above embodiment, Even when the slave-side output diode D2 is short-circuited, the circuit block shown in FIG. 2 in the master-side control circuit 30a can be operated, and the slave-side switching element Q2 can be prevented from being destroyed by an overcurrent. In this application example, the case where there is one slave is illustrated. However, the present invention is not limited to this, and even when there are N slaves (N is a positive integer), the slave can function in the same manner as in this application example. it can.

したがって、昇圧電源回路のみならず、スイッチング電源を並列に接続して構成するインターリーブ型スイッチング電源のマスター側制御回路に、上記実施形態における機能を搭載しておけば、たとえ、スレーブ側の出力ダイオードが短絡状態になった場合でも、スレーブ側スイッチング素子の破壊を未然に防止することができる。また、電源起動時に生じるマスター側およびスレーブ側のスイッチング素子に対する過電流状態においては、動作せずに、出力ダイオードが何らかの要因で短絡した場合のみに動作を行う過電流保護を実現することができる。   Therefore, if the function in the above embodiment is incorporated in the master side control circuit of the interleave type switching power source configured by connecting the switching power sources in parallel as well as the boost power source circuit, even if the output diode on the slave side is Even in the case of a short circuit, the slave switching element can be prevented from being destroyed. Further, in the overcurrent state with respect to the switching elements on the master side and the slave side generated at the time of starting the power supply, it is possible to realize overcurrent protection that operates only when the output diode is short-circuited for some reason without operating.

＜応用例２＞
図６を用いて、本実施形態の応用例２について説明する。
本応用例は、上記実施形態の内容をスイッチング電源を並列に接続して構成するインターリーブ型スイッチング電源に適用するものである。 <Application example 2>
Application example 2 of the present embodiment will be described with reference to FIG.
In this application example, the contents of the above-described embodiment are applied to an interleaved switching power supply configured by connecting switching power supplies in parallel.

応用例１においては、マスター側の制御巻線Ｌ２により、チョークコイルＬ１を流れる電流に対応した信号をマスター側制御回路３０ａが検出し、これをトリガ伝達回路５０を介して、スレーブ側制御回路３０ｂにおけるスイッチング素子をオンするためのトリガ信号とする例について述べたが、本実施形態では、マスター側制御回路６０ａにおけるスイッチング素子がオフしたタイミングで、スレーブ側制御回路６０ｂにおけるスイッチング素子をオンするタイミングを生成している。   In the application example 1, the master side control circuit 30a detects a signal corresponding to the current flowing through the choke coil L1 by the master side control winding L2, and this is detected via the trigger transmission circuit 50 and the slave side control circuit 30b. In the present embodiment, the timing for turning on the switching element in the slave side control circuit 60b is set at the timing when the switching element in the master side control circuit 60a is turned off. Is generated.

具体的には、図６に示すように、マスター側制御回路６０ａにオン幅伝達出力端子とオントリガ伝達出力端子を備えるとともに、スレーブ側制御回路６０ｂにオン幅伝達入力端子とオントリガ伝達入力端子を備え、マスター側制御回路６０ａが、スレーブ側制御回路６０ｂにマスター側制御回路６０ａで検出したオントリガとオン幅（オン時間幅）を伝達し、スレーブ側制御回路が伝達されたオン時間幅でスイッチング素子を制御するようにしている。   Specifically, as shown in FIG. 6, the master-side control circuit 60a includes an on-width transmission output terminal and an on-trigger transmission output terminal, and the slave-side control circuit 60b includes an on-width transmission input terminal and an on-trigger transmission input terminal. The master-side control circuit 60a transmits the on-trigger and on-width (on-time width) detected by the master-side control circuit 60a to the slave-side control circuit 60b, and switches the switching element with the on-time width transmitted by the slave-side control circuit. I try to control it.

また、マスター側制御回路６０ａの内部構成は、上記実施形態で説明したように、図２に示すような構成になっている。本応用例においては、マスター側制御回路６０ａが、スレーブ側制御回路６０ｂをコントロールする構成になっているため、マスター側制御回路６０ａにのみ上記実施形態で示した機能を備えておけば、仮に、スレーブ側の出力ダイオードＤ２が短絡した場合でも、マスター側制御回路６０ａ内の図２に示す回路ブロックが動作して、スレーブ側のスイッチング素子Ｑ２が過電流により破壊することを防止することができる。なお、本応用例では、スレーブが１つの場合を例示したが、これに限らず、スレーブがＮ（Ｎは正の整数）個の場合であっても、本応用例同様に、機能させることができる。   Further, as described in the above embodiment, the internal configuration of the master side control circuit 60a is as shown in FIG. In this application example, since the master-side control circuit 60a is configured to control the slave-side control circuit 60b, if only the master-side control circuit 60a has the function described in the above embodiment, Even when the slave-side output diode D2 is short-circuited, the circuit block shown in FIG. 2 in the master-side control circuit 60a operates to prevent the slave-side switching element Q2 from being destroyed by an overcurrent. In this application example, the case where there is one slave is illustrated. However, the present invention is not limited to this, and even when there are N slaves (N is a positive integer), the slave can function in the same manner as in this application example. it can.

したがって、昇圧電源回路のみならず、スイッチング電源を並列に接続して構成するインターリーブ型スイッチング電源のマスター側制御回路に、上記実施形態における機能を搭載しておけば、たとえ、スレーブ側の出力ダイオードが短絡状態になった場合でも、スレーブ側スイッチング素子の破壊を未然に防止することができる。また、電源起動時に生じるマスター側およびスレーブ側のスイッチング素子に対する過電流状態においては、動作せずに、出力ダイオードが何らかの要因で短絡した場合のみに動作を行う過電流保護を実現することができる。   Therefore, if the function in the above embodiment is incorporated in the master side control circuit of the interleave type switching power source configured by connecting the switching power sources in parallel as well as the boost power source circuit, even if the output diode on the slave side is Even in the case of a short circuit, the slave switching element can be prevented from being destroyed. Further, in the overcurrent state with respect to the switching elements on the master side and the slave side generated at the time of starting the power supply, it is possible to realize overcurrent protection that operates only when the output diode is short-circuited for some reason without operating.

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and application are possible within the range which does not deviate from the summary of this invention.

１０；整流回路
２０；トランス
３０；制御回路
３０ａ、６０ａ；マスター側制御回路
３０ｂ、６０ｂ；スレーブ側制御回路、
３１；ＯＣＰ電圧コンパレータ
３２；Ｎビットカウンター
３３；ラッチ回路
３４；ラッチリセットコンパレータ
３５；制御巻線電圧コンパレータ
３６；ＯＲ回路
３７；ＶＣＣ電圧起動検出部
４０；出力電圧検出回路
５０；トリガ伝達回路
Ｌ１；チョークコイル
Ｌ２；制御巻線
Ｃ１；入力コンデンサ
Ｑ１、Ｑ２；スイッチング素子
Ｒ１；過電流検出抵抗
Ｄ１；出力ダイオード
Ｃ２；平滑化コンデンサ
DESCRIPTION OF SYMBOLS 10; Rectifier circuit 20; Transformer 30; Control circuit 30a, 60a; Master side control circuit 30b, 60b; Slave side control circuit,
31; OCP voltage comparator 32; N-bit counter 33; Latch circuit 34; Latch reset comparator 35; Control winding voltage comparator 36; OR circuit 37; VCC voltage activation detection unit 40; Output voltage detection circuit 50; Trigger transmission circuit L1; Choke coil L2; control winding C1; input capacitor Q1, Q2; switching element R1; overcurrent detection resistor D1; output diode C2;

Claims (5)

商用電源と、前記電源に対し直列に接続されたトランスと、前記トランス内のチョークコイルの出力端と前記電源出力端との間に接続された出力ダイオードと、前記商用電源に対し並列に接続され前記チョークコイルの出力電圧をスイッチング制御するスイッチング素子と、前記スイッチング素子のオン／オフを制御する制御回路とを設け、前記商用電源電圧を昇圧し前記電源出力端より出力する昇圧電源回路において、
前記スイッチング素子に流れる過電流を検出する過電流検出手段を備え、
前記出力ダイオードが短絡した場合に、前記過電流検出手段が、所定の回数以上連続して、過電流を検出すると、前記制御回路が前記スイッチング素子へのゲート電圧の供給を停止することを特徴とする昇圧電源回路。 A commercial power source, a transformer connected in series to the power source, an output diode connected between the output end of the choke coil in the transformer and the power source output end, and connected in parallel to the commercial power source In a boosting power supply circuit that includes a switching element that controls switching of the output voltage of the choke coil, and a control circuit that controls on / off of the switching element, boosts the commercial power supply voltage and outputs the boosted voltage from the power supply output terminal.
Comprising overcurrent detection means for detecting overcurrent flowing through the switching element;
When the output diode is short-circuited, if the overcurrent detection unit detects an overcurrent continuously for a predetermined number of times, the control circuit stops supplying the gate voltage to the switching element. Boost power supply circuit. 前記制御回路が、
前記過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンターと、
前記トランスを構成する制御巻線の電圧を所定の閾値と比較する比較器とを備え、
前記制御巻線の電圧が所定の閾値よりも高い場合に、前記カウンターの値をリフレッシュする信号を出力することを特徴とする請求項１に記載の昇圧電源回路。 The control circuit comprises:
An N-bit counter that counts the number of times the overcurrent detection means detects the occurrence of an overcurrent;
A comparator for comparing the voltage of the control winding constituting the transformer with a predetermined threshold,
2. The boost power supply circuit according to claim 1, wherein when the voltage of the control winding is higher than a predetermined threshold, a signal for refreshing the counter value is output. 前記制御回路が、
前記過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンターを備え、
該Ｎビットカウンターが、Ｎビットをカウントする時間が、起動から電源出力電圧が安定するまでの時間よりも長いことを特徴とする請求項２に記載の昇圧電源回路。 The control circuit comprises:
An N-bit counter that counts the number of times the overcurrent detection means detects the occurrence of an overcurrent;
3. The boosting power supply circuit according to claim 2, wherein the time for the N bit counter to count N bits is longer than the time from startup to stabilization of the power supply output voltage. 前記制御回路が、
前記過電流検出手段が過電流の発生を検出した回数をカウントするＮビットカウンターと、
起動電源電圧を検出する起動電源電圧検出手段と、
を備え、
前記起動電源電圧検出手段が、起動電源電圧を検出したときに、前記カウンターの値をリフレッシュする信号を出力することを特徴とする請求項１から請求項３のいずれかに記載の昇圧電源回路。 The control circuit comprises:
An N-bit counter that counts the number of times the overcurrent detection means detects the occurrence of an overcurrent;
A starting power supply voltage detecting means for detecting the starting power supply voltage;
With
The boost power supply circuit according to any one of claims 1 to 3, wherein the startup power supply voltage detection means outputs a signal for refreshing the value of the counter when the startup power supply voltage is detected. 商用電源と、前記電源に対し直列に接続された複数のトランスと、前記トランス内のチョークコイルの出力端と前記電源出力端との間に接続された複数の出力ダイオードと、前記商用電源に対し並列に接続され前記チョークコイルの出力電圧をスイッチング制御する複数のスイッチング素子と、前記スイッチング素子のオン／オフを制御するマスター側制御回路と１以上のスレーブ側制御回路とからなるインターリーブ型スイッチング電源回路において、
前記マスター側制御回路が、
前記スイッチング素子に流れる過電流を検出する過電流検出手段を備え、
前記出力ダイオードが短絡した場合に、前記過電流検出手段が、所定の回数以上連続して、過電流を検出すると、前記スイッチング素子へのゲート電圧の供給を停止することを特徴とするインターリーブ型スイッチング電源回路。 A commercial power source, a plurality of transformers connected in series to the power source, a plurality of output diodes connected between an output end of a choke coil in the transformer and the power source output end, and the commercial power source An interleave type switching power supply circuit comprising a plurality of switching elements connected in parallel to control switching of the output voltage of the choke coil, a master side control circuit for controlling on / off of the switching element, and one or more slave side control circuits In
The master side control circuit is
Comprising overcurrent detection means for detecting overcurrent flowing through the switching element;
When the output diode is short-circuited, the overcurrent detection means stops the supply of the gate voltage to the switching element when the overcurrent is detected continuously for a predetermined number of times or more. Power supply circuit.
JP2009248690A 2009-10-29 2009-10-29 Boost power supply circuit Active JP5545714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009248690A JP5545714B2 (en) 2009-10-29 2009-10-29 Boost power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009248690A JP5545714B2 (en) 2009-10-29 2009-10-29 Boost power supply circuit

Publications (2)

Publication Number Publication Date
JP2011097722A true JP2011097722A (en) 2011-05-12
JP5545714B2 JP5545714B2 (en) 2014-07-09

Family

ID=44114036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009248690A Active JP5545714B2 (en) 2009-10-29 2009-10-29 Boost power supply circuit

Country Status (1)

Country Link
JP (1) JP5545714B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122835A (en) * 2013-12-20 2015-07-02 三菱電機株式会社 Power unit, air conditioner with the same, and heat pump hot-water supply device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210845A (en) * 2004-01-23 2005-08-04 Taiyo Yuden Co Ltd Power supply circuit
JP2006296157A (en) * 2005-04-14 2006-10-26 Shindengen Electric Mfg Co Ltd Power factor improving circuit
JP2007195282A (en) * 2006-01-17 2007-08-02 Renesas Technology Corp Power unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210845A (en) * 2004-01-23 2005-08-04 Taiyo Yuden Co Ltd Power supply circuit
JP2006296157A (en) * 2005-04-14 2006-10-26 Shindengen Electric Mfg Co Ltd Power factor improving circuit
JP2007195282A (en) * 2006-01-17 2007-08-02 Renesas Technology Corp Power unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122835A (en) * 2013-12-20 2015-07-02 三菱電機株式会社 Power unit, air conditioner with the same, and heat pump hot-water supply device

Also Published As

Publication number Publication date
JP5545714B2 (en) 2014-07-09

Similar Documents

Publication Publication Date Title
CN107667462B (en) Reducing power in a power converter in standby mode
US7787269B2 (en) Switching power supply device
US7379310B2 (en) Over-voltage protection circuit for a switched mode power supply
US8643222B2 (en) Power adapter employing a power reducer
TWI583114B (en) Power controller with over power protection
JP2009165316A (en) Switching power supply and semiconductor used in the switching power supply
JP5701292B2 (en) Current resonance power supply
US8194427B2 (en) Switching power supply device
KR20170119683A (en) Semiconductor device for power control
JP2008206271A (en) Integrated circuit for control of switching power, and switching type power supply
TWM488805U (en) Reverse-exciting switch power supply circuit with low cost and multiple protection function
JP2016119761A (en) Switching power supply circuit
JP5642205B2 (en) Power factor correction circuit
JP2008048515A (en) Switching power supply device
KR20170118729A (en) Semiconductor device for power control
CN101945520B (en) Power switching circuit and controller
KR20170118068A (en) Semiconductor device for power control
JP2016144310A (en) Switching power supply device
US20140112033A1 (en) Power supply apparatus
JP4993510B2 (en) Power-saving power supply
JP5545714B2 (en) Boost power supply circuit
US7190127B2 (en) Shutdown circuit
EP1589646A2 (en) Protection circuit for a switched mode power supply
JP2004229369A (en) Output current detector circuit and switching power supply having output current detecting function
CN115987106A (en) Power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5545714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150