JP2011086743A - Power semiconductor device and method for manufacturing the power semiconductor device - Google Patents
Power semiconductor device and method for manufacturing the power semiconductor device Download PDFInfo
- Publication number
- JP2011086743A JP2011086743A JP2009237974A JP2009237974A JP2011086743A JP 2011086743 A JP2011086743 A JP 2011086743A JP 2009237974 A JP2009237974 A JP 2009237974A JP 2009237974 A JP2009237974 A JP 2009237974A JP 2011086743 A JP2011086743 A JP 2011086743A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- power semiconductor
- hole
- semiconductor device
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、電力変換用半導体素子を内蔵する電力用半導体装置、及び該電力用半導体装置の製造方法に関する。 The present invention relates to a power semiconductor device including a power conversion semiconductor element and a method for manufacturing the power semiconductor device.
従来の電力用半導体装置では、例えば特許文献1に開示されるように、放熱板もしくはリードフレームのダイパッドに電力用半導体素子が固着されており、該電力用半導体素子の固着面と対向する面に存在する電力用半導体素子の電極と、該電極に重なって配置されたリードフレームとがはんだ付けされる。
In a conventional power semiconductor device, for example, as disclosed in
また、特許文献1には、リードフレームと電力用半導体素子の電極との隙間にははんだが満たされることが開示され、及び、リードフレームにおいてはんだ付けされる接合部には、貫通穴が設けられており、電力用半導体素子とリードフレームとの間に生ずる熱応力を低減するよう作用することが開示されている。
上述したような従来の電力用半導体装置では、リードフレームと電力用半導体素子表面との隙間に対してリードフレームに設けた上記貫通穴が小さすぎる場合には、はんだ供給の際に、はんだが貫通穴の側壁に塗れただけで止まってしまい、電力用半導体素子表面まで届かないという現象が生じる可能性がある。このような現象が生じた場合には、リードフレームと電力用半導体素子とが電気的に接続されず、このような非接続を除外するための検査に時間を要する等の問題が生じてしまう。
即ち、従来の電力用半導体装置では、実際の量産で問題となるインナーリードと電力用半導体素子との間の隙間の変動に対する裕度等が低い場合も考えられる。
In the conventional power semiconductor device as described above, when the through hole provided in the lead frame is too small with respect to the gap between the lead frame and the surface of the power semiconductor element, the solder penetrates when supplying the solder. There is a possibility that a phenomenon may occur in which the surface of the power semiconductor element does not reach the surface of the power semiconductor element because it stops just by being applied to the sidewall of the hole. When such a phenomenon occurs, the lead frame and the power semiconductor element are not electrically connected, and there arises a problem that it takes time to perform an inspection for excluding such non-connection.
That is, in the conventional power semiconductor device, there may be a case where a tolerance for variation in a gap between the inner lead and the power semiconductor element, which is a problem in actual mass production, is low.
また、リードフレームにはんだが濡れ広がった場合に、供給したはんだの体積に対して、実現されるはんだ層の形状が不安定となるという懸念があった。即ち、上記貫通穴の側面ではんだの濡れが止まっている間は、フィレット形状は安定しているが、リードフレームの電力用半導体装置に対向する面にはんだが濡れたときには、フィレットの形状は不安定となる。 Further, when the solder spreads on the lead frame, there is a concern that the shape of the solder layer to be realized becomes unstable with respect to the volume of the supplied solder. That is, the fillet shape is stable while the solder wetting is stopped at the side surface of the through hole, but when the solder wets the surface of the lead frame facing the power semiconductor device, the fillet shape is not good. It becomes stable.
本発明は、このような問題点を解決するためになされたもので、電力用半導体素子とリードフレームとの接合部材の形状安定性を向上した電力用半導体装置、及び該電力用半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve such problems, and a power semiconductor device having improved shape stability of a joining member between a power semiconductor element and a lead frame, and manufacture of the power semiconductor device. It aims to provide a method.
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力用半導体装置は、半導体素子と、上記半導体素子の表面電極に対向して配設された貫通穴を有する導体と、上記貫通穴及び上記表面電極を接合する導電性接合材とを備えた電力用半導体装置であって、上記導体と上記表面電極との隙間の高さをh、及び上記貫通穴の幅をL1とし、h<(L1/2)の関係を有することを特徴とする。
In order to achieve the above object, the present invention is configured as follows.
That is, the power semiconductor device according to one embodiment of the present invention includes a semiconductor element, a conductor having a through hole disposed to face the surface electrode of the semiconductor element, and a conductive material that joins the through hole and the surface electrode. A power semiconductor device comprising a conductive bonding material, wherein a height of a gap between the conductor and the surface electrode is h, and a width of the through hole is L1, and a relationship of h <(L1 / 2) is established. It is characterized by having.
本発明の一態様における電力用半導体装置によれば、導体の貫通穴と表面電極との間にh<(L1/2)の関係を有することで、貫通穴へのはんだ供給量のばらつきが大きい場合でも、接合材の濡れ広がり範囲を安定化することができ、接合材の形状安定化を図ることができる。また、接合材の濡れ拡がり性が良好か不良かにかかわらず、半導体素子の表面電極への濡れ性を確保することができ、またはんだボールの生成を防止することができる。 According to the power semiconductor device of one aspect of the present invention, the relationship of h <(L1 / 2) is provided between the conductor through hole and the surface electrode, so that the amount of solder supplied to the through hole varies greatly. Even in this case, the range of wetting and spreading of the bonding material can be stabilized, and the shape of the bonding material can be stabilized. Further, it is possible to ensure wettability to the surface electrode of the semiconductor element or prevent formation of a ball, regardless of whether the bonding material has good or poor wettability.
本発明の実施形態である電力用半導体装置、及び該電力用半導体装置の製造方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。 A power semiconductor device according to an embodiment of the present invention and a method for manufacturing the power semiconductor device will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals.
実施の形態1.
図1Aに、実施の形態1における電力用半導体装置101の全体の断面図を示し、図1Bには、封止樹脂10を除いた図を示している。また、図2には、封止樹脂10を除いて電力用半導体装置101の平面図を示している。
電力用半導体装置101は、基本的構成として、電力変換用の電力用半導体素子2と、導体の一例に相当するインナーリード5と、導電性接合材の一例に相当するはんだ3とを備える。ここで、インナーリード5は、電力用半導体素子2の表面電極4に対向して配設され、また、表面電極4に対向する部分には貫通穴6を有する。はんだ3は、貫通穴6の側壁6aと表面電極4との間に流動し固化することでインナーリード5と表面電極4とを接合する。また、本実施形態の電力用半導体装置101では、金属板1に電力用半導体素子2が例えばはんだ7によって接合されており、電力用半導体素子2の制御電極(不図示)とリードフレーム9とは、例えば直径100〜300μm程度のアルミニウムからなるワイヤ8によって配線されている。そしてこれらの構成部分の全体が封止樹脂10にて封止され、接着硬化され、電力用半導体装置101の筐体を構成している。
FIG. 1A shows an overall cross-sectional view of the
The
インナーリード5の材質としては、無酸素銅、NiめっきCu、NiPdAuめっきCu、インバー、42アロイなど、通常用いられる材料を使用することができる。電力用半導体素子2の表面電極4は、通常、Alメタライズが用いられるが、その表面に、例えばNi、Auなどを積み上げることで、はんだ濡れ性を確保することができる。最表面は、Auが好ましいが、Agなどでもかまわず、酸化せず、はんだに濡れる材料であれば良好なはんだ付性が得られる。
As a material of the
はんだ3としては、例えばSnAgCu系の材料が好適である。他に、Sb、In、Znなどを混ぜてもよい。インナーリード5及び電力用半導体素子2の線膨張係数は、CuとSiの場合、17.7ppm/℃に対して2.5ppm/℃であり、その差は非常に大きい。よって、はんだ3を介して接合されているインナーリード5及び電力用半導体素子2において、温度変化による両者の伸縮の差は、はんだ層が吸収することになるが、その歪み量が過大であると、金属疲労によりはんだ層に亀裂が進展する懸念がある。このような金属疲労の防止には、はんだ層内に微細な析出物を分散させることで、転位線が拘束され破断までの寿命を延ばすことができることがよく知られている。よって、このような効果が得られる組成のはんだ材を用いることが好ましい。例えばSbなどで、そのような微細析出物が出現することが知られている。本実施形態では、電力用半導体素子2としてSiを用いる例を示しているが、SiCを用いてもよく、その場合、電流密度がSiよりも高まるため、本実施形態のように、インナーリード5を表面電極4に直接はんだ付けするような方式の場合、電気抵抗が下がり、電力用半導体装置としての損失が低減可能である。
As the
上述のように、インナーリード5を電力用半導体素子2の表面電極4にはんだ付けする構成を採ることで、複数のアルミワイヤを配線に用いた通常のパワーモジュールに対して配線抵抗が下がり、電力用半導体装置101としての損失を低減することができる。特に、本実施形態では、表面電極4とインナーリード5とのはんだ付け部の形状安定性を高めることを目的としており、該はんだ付け部の形状の安定化により、本技術の適用範囲を更に広げる、つまり種々の電力用半導体装置に対して本実施形態の技術を適用可能とすることも目的の一つである。
このような、はんだ付け部の形状安定化を図るための、本実施形態における構成について、以下に説明する。
As described above, by adopting a configuration in which the
The configuration in the present embodiment for stabilizing the shape of the soldering portion will be described below.
図1Aに示すように、インナーリード5には、表面電極4に対応して貫通穴6が設けられ、該貫通穴6内、及びインナーリード5と表面電極4との間隙11には、はんだ3が満たされている。このとき、はんだ3のインナーリード5の底面5aとの接触部分3aは、貫通穴6よりも広く、かつ表面電極4よりも小さい面積となっている。このような範囲となるようにはんだ3の供給量を設定する。尚、上記底面5aは、電力用半導体素子2に対向するインナーリード5の面をいう。
As shown in FIG. 1A, the
即ち、はんだ3の供給量が過剰な場合、もしくはインナーリード5と表面電極4との隙間11が通常よりも狭い場合、もしくはこの両方が同時に起きた場合などに、インナーリード5の先端5bまではんだ3が達することが起こり得る。例えばインナーリード5の先端5bから水平方向に膨らむ程度にはんだ3が供給された場合には、はんだ3は、その表面積を最小とすることでエネルギを小さくできることから、ボール形状になって転がり飛び出してしまう。これは、いわゆるはんだボールの発生であり、不良状態を引き起こす原因になり、その結果、不良の検査に多大な労力を要することになってしまう。
That is, when the supply amount of the
また、はんだ3がインナーリード5の底面5aに濡れないときにも、はんだ3の供給過剰、上記隙間11が狭い、若しくはこれらの両者が同時に発生した場合には、はんだ3が貫通穴6の縁から盛り上がり、同じくはんだボール生成の可能性が高くなる。
Even when the
よって、インナーリード5の底面5aにはんだ3が濡れ、かつインナーリード5の先端5bにまではんだ3が達しない状態を維持すれば、はんだボールの生成は回避可能である。
Therefore, if the state in which the
そこで出願人は、はんだ量に関して、実験から次の関係を見出した。即ち、図1Bに示すように、インナーリード5と表面電極4との隙間11の高さをh、インナーリード5の貫通穴6の幅をL1としたとき、h<(L1/2)の関係を満たすことで、はんだボールの発生もなく、図1Aに示すように、上記接触部分3aが貫通穴6よりも広く、かつ表面電極4よりも小さい面積となる。尚、幅L1は、インナーリード5の延在方向に沿った長さである。本実施形態では、図2に示すように貫通穴6は円形であるので、幅L1は、貫通穴6の直径に相当する。
Therefore, the applicant found the following relationship from the experiment regarding the amount of solder. That is, as shown in FIG. 1B, when the height of the
上記関係について詳しく説明する。出願人は、一定の幅L1に対して高さhを変化させながらはんだ接合を行う実験を行った。高さhが比較的小さいときには、再現性よく接合が達成された。しかしながら、高さhが大きくなるにつれて、はんだ供給量が少ない場合には、表面電極4にまではんだ3が達しないという問題が生じる。この場合、はんだ量を多くしても、表面電極4にはんだ3が接する前にインナーリード5の底面5aにはんだ3が濡れてしまい、はんだ3が下側つまり表面電極4側に垂れ下がった塊における底辺の長さが長くなり、フィレットの形状が非常に不安定となった。
The above relationship will be described in detail. The applicant conducted an experiment in which solder bonding was performed while changing the height h with respect to a certain width L1. When the height h was relatively small, joining was achieved with good reproducibility. However, as the height h increases, there is a problem that the
上記実験から、インナーリード5にはんだ3が濡れ拡がる前に、はんだ3が表面電極4に接することがフィレット形状を安定化させる上で重要であることがわかった。そのような現象の境界として、実験的に、h<(L1/2)の条件が得られ、この条件を満足することで、フィレット形状の安定化が見られた。このような関係を満足すれば、インナーリード5の上方からはんだ3を供給したとき、貫通穴6の側壁6aにはんだ3が付着した場合でも、溶融したはんだ3は、いずれ表面電極4に接する。この理由について以下に説明する。
From the above experiment, it was found that it is important for stabilizing the fillet shape that the
一般的に、溶融金属は、形状の自由度が大きいが、空気と液体との界面の面積が小さいほど表面自由エネルギが小さくなるので、表面積が最小になろうとする。本実施形態の場合、溶融したはんだ3の表面積が最小になるのは、はんだ3が球状となり、かつ貫通穴6と、球状はんだ3のいわゆる赤道部分で接した場合である。
図3の(a)から(c)に、溶融したはんだ3を貫通穴6部分に供給する様子を示す。貫通穴6よりも直径の大きいはんだ3が供給される場合、はんだ3は貫通穴6の側壁6aに濡れ、その結果、(b)に示すように貫通穴6からはんだ3が垂れ下がる状態となる。このとき、供給されたはんだ3の体積が十分であれば、貫通穴6の下にはんだ3の膨らみが形成され、はんだボールを形成してしまう場合もある。但し、はんだボール形成前に、はんだ3が表面電極4に接するならば、落下は起こらない。
In general, molten metal has a high degree of freedom in shape, but the surface free energy decreases as the area of the interface between air and liquid decreases, so that the surface area tends to be minimized. In the case of this embodiment, the surface area of the melted
3A to 3C show how the
即ち、貫通穴6に接したはんだは、表面積が最小の形状を取ることが最もエネルギが小さい状態である。即ち、溶融したはんだ3は、半球状に、貫通穴6から下側に突出する形状が、安定な最小体積である。それ以上の体積が貫通穴6の下側に突出した場合、はんだボールを形成した方が、はんだ全体の表面積が小さくなる場合がある。このようにエネルギバランスの関係上、はんだボールの発生を抑制するためには、貫通穴6を直径とする半球が形成されるよりも前に、表面電極4に、はんだ3が接することが有効である。即ち、上記半球の半径は、L1/2であるので、インナーリード5の底面5aと表面電極4との隙間11の高さhを、h<(1/2)に設定すれば、はんだボールが発生する臨界体積に達する前に、はんだ3が表面電極4に濡れ、はんだボールの生成を防止できる。その結果、検査工程などを簡素化することができる。また、はんだボールの発生によるはんだ3の損失がないため、インナーリード5と表面電極4との間に供給されるはんだ3の体積が安定化され、フィレット形状が安定化される。
That is, the solder in contact with the through
例えば、はんだ3の層の厚みを、一実施例として例えば0.6mmとすると、インナーリード5の貫通穴6は、最低1.2mmの幅があればよく、広いほどはんだ3の濡れの安定性が増した。インナーリード5の厚みとして、一実施例では0.3mmから1mm程度を用いた。
For example, when the thickness of the layer of the
実施の形態2.
図4には、実施の形態2における電力用半導体装置102の断面図を示している。尚、電力用半導体装置102の構成は、上述した実施の形態1における電力用半導体装置101と同じであり、ここでの説明は省略する。
本実施の形態2では、貫通穴6を通して糸はんだ3Aを電力用半導体素子2の表面電極4に供給する形態について説明する。貫通穴6の幅L1と同方向における、表面電極4の幅をL2としたとき、L2>L1>2hの関係を満足するように、上記幅L2を設定する。このように設定する理由について、以下に説明する。
FIG. 4 shows a cross-sectional view of
In the second embodiment, a mode in which the
上記高さhがばらついた場合であっても、インナーリード5の上記底面5aにはんだ3が濡れ広がることが、はんだ3Aの余剰分を吸収するのに都合がよい。はんだ付装置では、電力用半導体素子2の底面側、図4に示す構成では金属板1側、から加熱するのが装置構成として簡便である。しかしながら該構成では、インナーリード5についても、電力用半導体素子2に対向する上記底面5a側の温度に比べ、反対側の面5cの温度が低くなるという現象が生じる。これは、はんだ付装置内の雰囲気にさらされる、電力用半導体装置102の側面から放熱が行われることに起因する。このことは、インナーリード5の二つの主面5a,5cの内、電力用半導体素子2と対向する底面5a側のはんだ濡れ性が、反対側の面5cに比べて良好であることを意味する。即ちはんだ3Aは、貫通穴6の側壁6a、インナーリード5の電力用半導体素子2と対向する底面5a、及び、電力用半導体素子2の表面電極4の3つに濡れ、かつ空気との界面の面積が最小になろうとする。
Even when the height h varies, it is convenient that the
このとき、はんだ量が過大である、あるいは高さhが小さいときには、保持可能なはんだ量を超えると、過剰分のはんだ3Aは、球状になり転がり、はんだボールを生成してしまう。即ち、はんだボール分の体積を取り去った後に残されたはんだの体積+はんだボールの体積は、供給されたはんだ量に相当する。一方、インナーリード5と表面電極4との隙間11に形成されたはんだ層のフィレットの表面積、及び貫通穴6の断面積の和がはんだの全表面積である。よって、はんだボールを出現させる方が出現させない場合よりも、上記全表面積が小さくなるときには、はんだボールの発生は、避けられないということになる。
At this time, when the amount of solder is excessive or the height h is small, when the amount of solder that can be held is exceeded, the excess amount of
即ち、インナーリード5と表面電極4との間で、過剰なはんだを吸収できる能力が高いほど、安定性の高い生産を行えることになる。ここで、表面電極4の面積が貫通穴6の断面積よりも大きい場合、換言すると上記幅L2>上記幅L1の場合、はんだフィレットが形成された後、インナーリード5の底面5aにはんだ3Aが濡れていくほど、はんだ3Aの表面積は減る関係になる。つまりエネルギ的には、低い方へ進むことになる。
That is, the higher the ability to absorb excess solder between the
逆に、表面電極4の面積が貫通穴6の断面積よりも小さい場合、換言すると幅L2<幅L1の場合、インナーリード5の底面5aにはんだ3Aが濡れるほど、はんだ3Aのフィレット部の表面積は、増えることになる。その結果、底面5aへのはんだ3Aの濡れが拡大するよりも、はんだボールを出現させた方がエネルギ的に安定する。よって、はんだボールの生成を防止することができなくなる。
On the contrary, when the area of the
以上の説明からわかるように、表面電極4の幅L2>貫通穴6の幅L1>2hとすることで、はんだ付けにおける安定度を確保することができ、はんだボールの生成を抑制することができる。
As can be seen from the above description, by setting the width L2 of the
実施の形態3.
本実施形態3では、上述した実施の形態2の電力用半導体装置102を例に採り、その製造方法、特に、インナーリード5と表面電極4とのはんだ付け方法について述べる。
はんだ付けプロセスでは、雰囲気の酸素濃度、雰囲気の温度、加熱時間、及びはんだ付けされる材料の表面状態の諸条件によって、はんだ濡れ性は、大きく影響を受ける。具体的には、上記諸条件により表面張力に差が生じ、はんだ濡れ性が悪い場合には、濡れ角が大きくなる関係がある。例えば酸素濃度が低く、温度が高く、加熱時間が長く、及び、材料の表面についてクリーニングなどをしたほうが良好な濡れ性を得ることができ、濡れ角は小さくなる。
尚、一般的に濡れ角とは、液体と固体とが接するとき、二者間でなす角度をいい、また、濡れ角が90度以下のときに「濡れる」と言う。
In the third embodiment, the
In the soldering process, solder wettability is greatly affected by various conditions such as the oxygen concentration of the atmosphere, the temperature of the atmosphere, the heating time, and the surface state of the material to be soldered. Specifically, there is a relationship in which the wetting angle increases when the surface tension varies depending on the above conditions and the solder wettability is poor. For example, when the oxygen concentration is low, the temperature is high, the heating time is long, and the surface of the material is cleaned, better wettability can be obtained, and the wetting angle becomes smaller.
In general, the wetting angle refers to an angle formed between the two when the liquid and the solid are in contact with each other, and “wetting” is referred to when the wetting angle is 90 degrees or less.
はんだ付けプロセスにおいて、図4の(a)に示す、実施の形態2の電力用半導体装置102を例に、図5に示すようにはんだの濡れ角をθ、該濡れ角θを形成するはんだの表面を形成する半径をRとすると、図4の(a)及び図5から、
(L2/2)2+(Rcosθ)2=R2、及び
(L1/2)2+(h+Rcosθ)2=R2
の関係が得られる。
In the soldering process, taking the
(L2 / 2) 2 + (Rcosθ) 2 = R 2 and (L1 / 2) 2 + (h + Rcosθ) 2 = R 2
The relationship is obtained.
はんだをインナーリード5の貫通穴6よりも小さい径で供給した場合、はんだがインナーリード5に濡れる条件としては、上述のように濡れ角が90度以下のときに「濡れる」ことからRの最大がL2/2に相当するので、
h<((L2/2)2−(L1/2)2+(Rcosθ)2)1/2−Rcosθ となる。
When the solder is supplied with a diameter smaller than the through
h <((L2 / 2) 2 − (L1 / 2) 2 + (Rcos θ) 2 ) 1/2 −Rcos θ.
このように、インナーリード5の貫通穴6の幅L1、表面電極4の幅L2、及び隙間11の高さhを決定することで、最大濡れ角θが得られる。よって、電力用半導体装置の製造方法において、このような濡れ角θを満たすように、はんだ濡れ雰囲気、及び温度を整える工程を備えることで、はんだボールの発生防止を図りながら、確実な接合面積を確保し、再現性のあるフィレット形状を得ることが可能となる。
Thus, by determining the width L1 of the through
2 電力用半導体素子、3 はんだ、4 表面電極、5 インナーリード、6 貫通穴、 101、102 電力用半導体装置。 2 Power semiconductor element, 3 solder, 4 surface electrode, 5 inner lead, 6 through hole, 101, 102 power semiconductor device.
Claims (3)
上記導体と上記表面電極との隙間の高さをh、及び上記貫通穴の幅をL1とし、
h<(L1/2)の関係を有することを特徴とする電力用半導体装置。 A power semiconductor device comprising: a semiconductor element; a conductor having a through hole disposed to face a surface electrode of the semiconductor element; and a conductive bonding material that joins the through hole and the surface electrode. ,
The height of the gap between the conductor and the surface electrode is h, and the width of the through hole is L1,
A power semiconductor device having a relationship of h <(L1 / 2).
L2>L1>2hの関係を有する、請求項1記載の電力用半導体装置。 The width of the surface electrode in the same direction as the width of the through hole is L2,
The power semiconductor device according to claim 1, wherein a relationship of L2>L1> 2h is satisfied.
上記導体と上記表面電極との隙間の高さをh、上記貫通穴の幅をL1、及び、上記貫通穴の幅と同方向における上記表面電極の幅をL2とし、上記はんだ付けを行うときのはんだと上記表面電極とのなす濡れ角θは、
h<((L2/2)2−(L1/2)2+(Rcosθ)2)1/2−Rcosθ を満たすことを特徴とする電力用半導体装置の製造方法。 A method of manufacturing a power semiconductor device in which a conductor having a through hole is disposed opposite to a surface electrode of a semiconductor element, and the through hole and the surface electrode are soldered and joined.
The height of the gap between the conductor and the surface electrode is h, the width of the through hole is L1, and the width of the surface electrode in the same direction as the width of the through hole is L2. The wetting angle θ between the solder and the surface electrode is
A method for manufacturing a power semiconductor device, wherein h <((L2 / 2) 2 − (L1 / 2) 2 + (Rcos θ) 2 ) 1/2 −Rcos θ is satisfied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237974A JP2011086743A (en) | 2009-10-15 | 2009-10-15 | Power semiconductor device and method for manufacturing the power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237974A JP2011086743A (en) | 2009-10-15 | 2009-10-15 | Power semiconductor device and method for manufacturing the power semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086743A true JP2011086743A (en) | 2011-04-28 |
Family
ID=44079484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009237974A Pending JP2011086743A (en) | 2009-10-15 | 2009-10-15 | Power semiconductor device and method for manufacturing the power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011086743A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131735A (en) * | 2011-11-25 | 2013-07-04 | Mitsubishi Electric Corp | Bonding method and semiconductor device manufacturing method |
EP2693474A3 (en) * | 2012-07-31 | 2014-10-08 | Ixys Corporation | Method of manufacturing a silver bond pad on a semiconductor power device using silver nanopaste, as well as an assembly including said semiconductor device |
US9076782B2 (en) | 2011-08-10 | 2015-07-07 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043587A (en) * | 2000-07-28 | 2002-02-08 | Origin Electric Co Ltd | Mesa type diode and its manufacturing method |
JP2004303869A (en) * | 2003-03-31 | 2004-10-28 | Denso Corp | Semiconductor device and its manufacturing method |
JP2007335538A (en) * | 2006-06-13 | 2007-12-27 | Sanken Electric Co Ltd | Method of manufacturing semiconductor device |
JP2008182074A (en) * | 2007-01-25 | 2008-08-07 | Mitsubishi Electric Corp | Power semiconductor device |
-
2009
- 2009-10-15 JP JP2009237974A patent/JP2011086743A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043587A (en) * | 2000-07-28 | 2002-02-08 | Origin Electric Co Ltd | Mesa type diode and its manufacturing method |
JP2004303869A (en) * | 2003-03-31 | 2004-10-28 | Denso Corp | Semiconductor device and its manufacturing method |
JP2007335538A (en) * | 2006-06-13 | 2007-12-27 | Sanken Electric Co Ltd | Method of manufacturing semiconductor device |
JP2008182074A (en) * | 2007-01-25 | 2008-08-07 | Mitsubishi Electric Corp | Power semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9076782B2 (en) | 2011-08-10 | 2015-07-07 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing same |
JP2013131735A (en) * | 2011-11-25 | 2013-07-04 | Mitsubishi Electric Corp | Bonding method and semiconductor device manufacturing method |
EP2693474A3 (en) * | 2012-07-31 | 2014-10-08 | Ixys Corporation | Method of manufacturing a silver bond pad on a semiconductor power device using silver nanopaste, as well as an assembly including said semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4078993B2 (en) | Semiconductor device | |
JP6206494B2 (en) | Semiconductor device | |
WO2006132130A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
KR20100004200A (en) | Package board leading pin | |
JP2007281274A (en) | Semiconductor device | |
JP2010278139A (en) | Semiconductor device and method for manufacturing the same | |
CN101179034A (en) | Tin paste printed steel mesh opening method of pin-free flat pack type dense feet type component | |
US20150279770A1 (en) | Package, semiconductor device, and semiconductor module | |
JP2011086743A (en) | Power semiconductor device and method for manufacturing the power semiconductor device | |
JP2013089795A (en) | Printed wiring board and mounting structure of electronic component using the same | |
JP2006303173A (en) | Circuit board device and manufacturing method therefor | |
JP2006339595A (en) | Semiconductor device | |
JP2008277335A (en) | Semiconductor device and its manufacturing process | |
JP7107199B2 (en) | semiconductor equipment | |
JP2008294390A (en) | Module structure | |
JP2006344624A (en) | Manufacturing method of electronic component | |
JP6423147B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP2008124363A (en) | Semiconductor device | |
JP2012084588A (en) | Connection structure of electrode in electronic parts | |
JP2016162813A (en) | Printed circuit board and soldering method | |
WO2017203859A1 (en) | Electronic circuit device and method | |
JP2008306052A (en) | Circuit board, and electronic equipment | |
JP7136681B2 (en) | electronic controller | |
CN101355065A (en) | Semiconductor device having external connection terminals and method of manufacturing the same | |
JP6417085B2 (en) | Solid electrolytic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130423 |