JP2011082460A - Spin transport element - Google Patents
Spin transport element Download PDFInfo
- Publication number
- JP2011082460A JP2011082460A JP2009235656A JP2009235656A JP2011082460A JP 2011082460 A JP2011082460 A JP 2011082460A JP 2009235656 A JP2009235656 A JP 2009235656A JP 2009235656 A JP2009235656 A JP 2009235656A JP 2011082460 A JP2011082460 A JP 2011082460A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- wiring
- magnetization fixed
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
Description
本発明は、スピン依存伝導現象を用いたスピン伝導素子に関するものである。 The present invention relates to a spin transport element using a spin-dependent conduction phenomenon.
スピンを蓄積または伝導するためのチャンネル層上に、磁化自由層及び磁化固定層を設けるスピン伝導素子が知られている。近年、チャンネル層に金属材料を用いたスピン伝導素子に代わって、チャンネル層に半導体材料を用いたスピン伝導素子が多くの注目を集めている（例えば、特許文献１及び特許文献２参照）。チャンネル層に半導体材料を用いたスピン伝導素子は、チャンネル層に金属材料を用いたスピン伝導素子よりも、スピン拡散長が長く、スピン出力が大きい。 A spin transport element is known in which a magnetization free layer and a magnetization fixed layer are provided on a channel layer for accumulating or conducting spin. In recent years, a spin transport element using a semiconductor material for a channel layer has attracted much attention in place of a spin transport element using a metal material for a channel layer (see, for example, Patent Document 1 and Patent Document 2). A spin transport element using a semiconductor material for the channel layer has a longer spin diffusion length and a higher spin output than a spin transport element using a metal material for the channel layer.
しかしながら、従来のスピン伝導素子では、ノイズが十分に低減できない場合があった。そこで、本発明は、ノイズを十分に抑制可能なスピン伝導素子を提供することを課題とする。 However, there are cases where noise cannot be sufficiently reduced in the conventional spin conduction element. Therefore, an object of the present invention is to provide a spin transport element that can sufficiently suppress noise.
本発明者等が検討したところ、以下のことが判明した。すなわち、スピン伝導素子のノイズの大きな要因として寄生電圧が挙げられる。そして、磁化固定層と磁化自由層とを結ぶ方向（スピン流の流れ方向）と直交し、かつ磁化固定層や磁化自由層と平行な方向（以下、第１方向と呼ぶことがある）における電位差が、電流注入側となる磁化固定層又は磁化自由層の直下のチャンネルに生じると、寄生電圧によるノイズが大きくなることを見出した。そして、チャンネルの第１方向における電位差は、主として、電子注入側となる磁化固定層又は磁化自由層に接続される配線内の第１方向における電位差に起因する。 As a result of studies by the present inventors, the following has been found. That is, a parasitic voltage can be cited as a major cause of noise in the spin transport device. Then, a potential difference in a direction (hereinafter sometimes referred to as a first direction) orthogonal to the direction connecting the magnetization fixed layer and the magnetization free layer (the flow direction of the spin current) and parallel to the magnetization fixed layer or the magnetization free layer. However, it has been found that the noise due to the parasitic voltage increases when it occurs in the channel directly below the magnetization fixed layer or the magnetization free layer on the current injection side. The potential difference in the first direction of the channel is mainly caused by the potential difference in the first direction in the wiring connected to the magnetization fixed layer or the magnetization free layer on the electron injection side.
上述の課題を解決するため、本発明のスピン伝導素子は、半導体材料からなるチャンネルと、チャンネル上に第１絶縁層を介して配置された磁化固定層と、チャンネル上に第２絶縁層を介して配置された磁化自由層と、磁化固定層又は磁化自由層のいずれか一方の磁化層に電気的に接続される配線と、を備え、配線は、第１配線部及び第２配線部を有し、第１配線部は、磁化固定層と磁化自由層とを結ぶ方向に対して直交し、かつ、磁化層と平行な方向における磁化層の一端部と、磁化層とは離れた場所とを電気的に接続し、第２配線部は、磁化層の他端部と、磁化層とは離れた場所とを電気的に接続することを特徴とする。 In order to solve the above-mentioned problems, a spin transport device of the present invention includes a channel made of a semiconductor material, a magnetization fixed layer disposed on the channel via a first insulating layer, and a second insulating layer on the channel. And a wiring electrically connected to one of the magnetization fixed layer and the magnetization free layer, and the wiring has a first wiring portion and a second wiring portion. The first wiring portion has a position perpendicular to the direction connecting the magnetization fixed layer and the magnetization free layer and parallel to the magnetization layer, and a location away from the magnetization layer. The second wiring part is electrically connected, and the other end of the magnetic layer is electrically connected to a place away from the magnetic layer.
本発明のスピン伝導素子では、磁化固定層又は磁化自由層のいずれか一方の磁化層に電気的に接続される配線が、第１配線部及び第２配線部を有し、当該第１配線部及び第２配線部によって、磁化固定層と磁化自由層とを結ぶ方向に対して直交し、かつ、磁化層と平行な上記第１方向における電位の分布が均一化されやすい。従って、当該配線から磁化固定層または磁化自由層に対して電子が供給される際に、磁化固定層または磁化自由層において第１方向における電位差の発生を抑制できる。故に、磁化固定層または磁化自由層の直下のチャンネル層における第１方向における電位差が抑制され、スピン伝導素子の寄生電圧を下げることができ、出力電圧のノイズを低減できる。これに対して、第１配線部のみ、あるいは第２配線部のみであると、第１方向における電位差が大きくなる。 In the spin transport device of the present invention, the wiring electrically connected to either the magnetization fixed layer or the magnetization free layer has the first wiring part and the second wiring part, and the first wiring part In addition, the second wiring portion makes it easy to equalize the potential distribution in the first direction perpendicular to the direction connecting the magnetization fixed layer and the magnetization free layer and parallel to the magnetization layer. Therefore, when electrons are supplied from the wiring to the magnetization fixed layer or the magnetization free layer, generation of a potential difference in the first direction can be suppressed in the magnetization fixed layer or the magnetization free layer. Therefore, the potential difference in the first direction in the channel layer immediately below the magnetization fixed layer or the magnetization free layer is suppressed, the parasitic voltage of the spin transport element can be lowered, and the noise of the output voltage can be reduced. On the other hand, when only the first wiring portion or only the second wiring portion is provided, the potential difference in the first direction becomes large.
また、磁化固定層及び磁化自由層に対して、それぞれ当該配線が電気的に接続されていることが好ましい。これによれば、磁化固定層及び磁化自由層にそれぞれ電気的に接続された配線のいずれかからの電流注入も好適に行えて好ましい。 Further, it is preferable that the wiring is electrically connected to the magnetization fixed layer and the magnetization free layer. According to this, current injection from either of the wirings electrically connected to the magnetization fixed layer and the magnetization free layer can be suitably performed, which is preferable.
また、チャンネル上に配置された第１電極及び第２電極と、を更に備え、チャンネルは所定方向に延び、第１電極、磁化固定層、磁化自由層、及び第２電極は、チャンネル上に所定方向に沿ってこの順に配置されていることが好ましい。このようないわゆるチャンネルが細線型のスピン伝導素子では、特に、磁化固定層と磁化自由層とを結ぶ方向（すなわち、スピン流方向）と直交する方向、かつ磁化層と平行な方向（第１方向）におけるチャンネル内の電位差の発生によりノイズが発生しやすいが、本発明では、ノイズを効果的に抑制できる。 A first electrode and a second electrode disposed on the channel; the channel extends in a predetermined direction; the first electrode, the magnetization fixed layer, the magnetization free layer, and the second electrode are predetermined on the channel; It is preferable to arrange in this order along the direction. In such a so-called thin-channel spin conduction element, in particular, a direction orthogonal to the direction connecting the magnetization fixed layer and the magnetization free layer (that is, the spin current direction) and a direction parallel to the magnetization layer (first direction) However, in the present invention, the noise can be effectively suppressed.
また、チャンネルを覆う第３絶縁層を更に備えることが好ましい。これにより、チャンネルから外側への意図しないスピンの漏出を抑制できて好ましい。 In addition, it is preferable to further include a third insulating layer covering the channel. This is preferable because unintended spin leakage from the channel to the outside can be suppressed.
また、第３絶縁層を酸化膜とすることが好ましい。酸化膜は、チャンネル上に容易に作製できる。 The third insulating layer is preferably an oxide film. The oxide film can be easily formed on the channel.
また、第１絶縁層及び第２絶縁層が酸化マグネシウムであることが好ましい。第１及び第２絶縁層に酸化マグネシウムを用いることにより、スピン注入効率が良くなる。 Moreover, it is preferable that a 1st insulating layer and a 2nd insulating layer are magnesium oxide. By using magnesium oxide for the first and second insulating layers, the spin injection efficiency is improved.
また、磁化自由層及び磁化固定層の材料を、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ、及びＮｉからなる群から選択される金属、当該群の元素を１以上含む合金、又は、当該群から選択される１以上の元素及びＢ、Ｃ、及びＮからなる群から選択される１以上の元素を含む合金とすることが好ましい。これらの材料は軟磁性材料であるため、磁化自由層としての機能を好適に実現することが可能である。また、これらの材料はスピン分極率の大きい強磁性材料であるため、磁化固定層としての機能を好適に実現することが可能である。 Further, the material of the magnetization free layer and the magnetization fixed layer may be a metal selected from the group consisting of Ti, V, Cr, Mn, Co, Fe, and Ni, an alloy containing one or more elements of the group, or the group It is preferable to use an alloy containing one or more elements selected from the group consisting of B, C, and N. Since these materials are soft magnetic materials, the function as a magnetization free layer can be suitably realized. In addition, since these materials are ferromagnetic materials having a high spin polarizability, it is possible to suitably realize the function as a magnetization fixed layer.
また、磁化自由層及び磁化固定層には、形状異方性によって保磁力差を付けることが好ましい。これにより、保磁力差をつけるための反強磁性層を省略することが可能である。 Moreover, it is preferable to give a coercive force difference to the magnetization free layer and the magnetization fixed layer by shape anisotropy. Thereby, it is possible to omit an antiferromagnetic layer for providing a coercive force difference.
また、磁化固定層上に形成された反強磁性層を更に備え、反強磁性層は、磁化固定層の磁化の向きを固定することが好ましい。反強磁性層が磁化固定層と交換結合することにより、磁化固定層の磁化方向に一方向異方性を付与することが可能となる。この場合、反強磁性層を設けない場合よりも、高い保磁力を一方向に有する磁化固定層を得られる。 Further, it is preferable that an antiferromagnetic layer formed on the magnetization fixed layer is further provided, and the antiferromagnetic layer fixes the magnetization direction of the magnetization fixed layer. When the antiferromagnetic layer is exchange-coupled with the magnetization fixed layer, it is possible to impart unidirectional anisotropy to the magnetization direction of the magnetization fixed layer. In this case, a magnetization fixed layer having a higher coercive force in one direction can be obtained than when no antiferromagnetic layer is provided.
また、第１電流源を更に備え、第１電流源は、第１配線部及び第２配線部に電気的に接続していることが好ましい。第１電流源により、第１配線部及び第２配線部を介して磁化層の両端部から電流を効果的に注入できる。 Moreover, it is preferable to further include a first current source, and the first current source is electrically connected to the first wiring portion and the second wiring portion. With the first current source, current can be effectively injected from both ends of the magnetic layer via the first wiring portion and the second wiring portion.
あるいは、第２電流源及び第３電流源を更に備え、第２電流源は、第１配線部に電気的に接続し、第３電流源は、第２配線部に電気的に接続していることが好ましい。第２電流源と第３電流源をそれぞれ独立に制御することにより、磁化層の両端部から注入される電流量をそれぞれ調整できる。故に、電圧出力のノイズをより効果的に低減できる。 Alternatively, the apparatus further includes a second current source and a third current source, the second current source is electrically connected to the first wiring portion, and the third current source is electrically connected to the second wiring portion. It is preferable. By independently controlling the second current source and the third current source, the amount of current injected from both ends of the magnetized layer can be adjusted. Therefore, noise of voltage output can be reduced more effectively.
本発明によれば、電圧出力のノイズを抑制することが可能なスピン伝導素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the spin transport element which can suppress the noise of a voltage output can be provided.
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
(First embodiment)
図１は、スピン伝導素子１００の斜視図である。図２は、図１におけるII−II線に沿った断面図である。図３は、図１におけるIII−III線に沿った断面図である。図４（ａ）は、本発明に係るスピン伝導素子を示す上面図である。図４（ｂ）は、図４（ａ）における領域Ｋを拡大した図である。図１〜４には、ＸＹＺ直交座標軸系が示されている。 FIG. 1 is a perspective view of the spin transport device 100. FIG. 2 is a cross-sectional view taken along the line II-II in FIG. FIG. 3 is a cross-sectional view taken along line III-III in FIG. FIG. 4A is a top view showing the spin transport device according to the present invention. FIG. 4B is an enlarged view of the region K in FIG. 1 to 4 show an XYZ rectangular coordinate axis system.
スピン伝導素子１００は、半導体としてシリコンを用いた場合において、シリコン基板１、シリコン酸化膜２、シリコンチャンネル７、絶縁層８、磁化固定層１２Ｂ、磁化自由層１２Ｃ、第１電極２０Ａ、第２電極２０Ｄ、を主として備えている。 In the case where silicon is used as a semiconductor, the spin transport device 100 includes a silicon substrate 1, a silicon oxide film 2, a silicon channel 7, an insulating layer 8, a magnetization fixed layer 12B, a magnetization free layer 12C, a first electrode 20A, and a second electrode. 20D mainly.
図２では、シリコンチャンネル７上において、所定方向Ａｘに沿って、第１電極２０Ａ、磁化固定層１２Ｂ、磁化自由層１２Ｃ、及び第２電極２０Ｄがこの順に配置されている例を示す。すなわち、第１電極２０Ａと第２電極２０Ｄは、磁化固定層１２Ｂ及び磁化自由層１２Ｃの両外側に配置されている。所定方向Ａｘは、Ｙ軸方向に平行とする。 FIG. 2 shows an example in which the first electrode 20A, the magnetization fixed layer 12B, the magnetization free layer 12C, and the second electrode 20D are arranged in this order on the silicon channel 7 along the predetermined direction Ax. That is, the first electrode 20A and the second electrode 20D are arranged on both outer sides of the magnetization fixed layer 12B and the magnetization free layer 12C. The predetermined direction Ax is parallel to the Y-axis direction.
シリコン基板１上に、シリコン酸化膜２及びシリコンチャンネル７がこの順に設けられている。シリコン基板１、シリコン酸化膜２、及びシリコンチャンネル７には、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることができる。 A silicon oxide film 2 and a silicon channel 7 are provided in this order on the silicon substrate 1. As the silicon substrate 1, the silicon oxide film 2, and the silicon channel 7, for example, an SOI (Silicon On Insulator) substrate can be used.
シリコンチャンネル７は、スピンが伝導し拡散する層として機能する。シリコンチャンネル７は、所定方向Ａｘに延びている。シリコンチャンネル７は、所定方向Ａｘを長軸とする、例えば、島状、直方体形状あるいは細線状である。シリコンチャンネル７は、シリコンから形成されている。シリコンチャンネル７には、一導電型を付与するための不純物が付与されている。シリコンチャンネル７の上面におけるＸ軸方向の幅は、１０〜２００μｍが好ましい。シリコンチャンネル７は、例えば１００ｎｍの厚さを有する。 The silicon channel 7 functions as a layer that conducts and diffuses spin. The silicon channel 7 extends in the predetermined direction Ax. The silicon channel 7 has, for example, an island shape, a rectangular parallelepiped shape, or a fine line shape with a predetermined direction Ax as a major axis. The silicon channel 7 is made of silicon. An impurity for imparting one conductivity type is imparted to the silicon channel 7. The width in the X-axis direction on the upper surface of the silicon channel 7 is preferably 10 to 200 μm. The silicon channel 7 has a thickness of 100 nm, for example.
図３に示すように、シリコンチャンネル７は、側面に傾斜部を有しており、その傾斜角度θは、５０度〜６０度である。傾斜角度θとは、シリコンチャンネル７の底部と側面のなす角度である。なお、シリコンチャンネル７はウェットエッチングにより形成することができ、シリコンチャンネル７の上面は（１００）面であることが好ましい。 As shown in FIG. 3, the silicon channel 7 has an inclined portion on the side surface, and the inclination angle θ is 50 degrees to 60 degrees. The inclination angle θ is an angle formed by the bottom portion and the side surface of the silicon channel 7. The silicon channel 7 can be formed by wet etching, and the upper surface of the silicon channel 7 is preferably a (100) plane.
絶縁層８は、トンネル磁気抵抗効果を発現させるための絶縁膜である。図２に示すように、絶縁層８は、シリコンチャンネル７上に接して設けられている。絶縁層８は、第１絶縁層８１及び第２絶縁層８２からなる。抵抗の増大を抑制し、トンネル絶縁層として機能させる観点から、第１絶縁層８１及び第２絶縁層８２の膜厚は、３ｎｍ以下であることが好ましい。また、第１絶縁層８１及び第２絶縁層８２の膜厚は、１原子層厚を考慮して、０．４ｎｍ以上であることが好ましい。第１絶縁層８１及び第２絶縁層８２として、例えば、酸化マグネシウムが用いられる。第１絶縁層８１及び第２絶縁層８２に酸化マグネシウムを用いることにより、スピン注入効率が良くなる。 The insulating layer 8 is an insulating film for expressing the tunnel magnetoresistive effect. As shown in FIG. 2, the insulating layer 8 is provided in contact with the silicon channel 7. The insulating layer 8 includes a first insulating layer 81 and a second insulating layer 82. From the viewpoint of suppressing an increase in resistance and functioning as a tunnel insulating layer, the thickness of the first insulating layer 81 and the second insulating layer 82 is preferably 3 nm or less. The film thicknesses of the first insulating layer 81 and the second insulating layer 82 are preferably 0.4 nm or more in consideration of the thickness of one atomic layer. For example, magnesium oxide is used as the first insulating layer 81 and the second insulating layer 82. By using magnesium oxide for the first insulating layer 81 and the second insulating layer 82, the spin injection efficiency is improved.
磁化固定層１２Ｂは、シリコンチャンネル７上に第１絶縁層８１を介して配置されている。磁化自由層１２Ｃは、シリコンチャンネル７上に第２絶縁層８２を介して配置されている。図４に示すように、磁化固定層１２Ｂ及び磁化自由層１２Ｃは、それぞれＸ軸方向を長軸とし、Ｙ軸方向を短軸とした直方体形状を有している。Ｙ軸方向における幅が、磁化固定層１２Ｂよりも磁化自由層１２Ｃの方が大きい。磁化固定層１２Ｂ及び磁化自由層１２Ｃは、Ｘ軸方向とＹ軸方向のアスペクト比の違いによって、反転磁場の差が付けられている。このように、磁化固定層１２Ｂ及び磁化自由層１２Ｃには、形状異方性によって保磁力差が付けられており、磁化固定層１２Ｂは、磁化自由層１２Ｃよりも保磁力が大きい。これにより、スピン伝導素子における磁化固定層及び磁化自由層としての機能を好適に実現することが可能である。 The magnetization fixed layer 12B is disposed on the silicon channel 7 via the first insulating layer 81. The magnetization free layer 12 </ b> C is disposed on the silicon channel 7 via the second insulating layer 82. As shown in FIG. 4, the magnetization fixed layer 12 </ b> B and the magnetization free layer 12 </ b> C each have a rectangular parallelepiped shape with the X axis direction as the major axis and the Y axis direction as the minor axis. The width in the Y-axis direction is larger in the magnetization free layer 12C than in the magnetization fixed layer 12B. The magnetization fixed layer 12 </ b> B and the magnetization free layer 12 </ b> C have a difference in reversal magnetic field due to a difference in aspect ratio between the X-axis direction and the Y-axis direction. Thus, the magnetization fixed layer 12B and the magnetization free layer 12C have a coercive force difference due to shape anisotropy, and the magnetization fixed layer 12B has a coercive force larger than that of the magnetization free layer 12C. Thereby, it is possible to suitably realize the functions as the magnetization fixed layer and the magnetization free layer in the spin transport element.
磁化固定層１２Ｂ及び磁化自由層１２Ｃは、強磁性材料からなる。磁化固定層１２Ｂ及び磁化自由層１２Ｃの材料として、例えば、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ、及びＮｉからなる群から選択される金属、当該群の元素を１以上含む合金、又は、当該群から選択される１以上の元素及びＢ、Ｃ、及びＮからなる群から選択される１以上の元素を含む合金が挙げられる。これらの材料は軟磁性材料であるため、磁化自由層１２Ｃとしての機能を好適に実現することが可能である。また、これらの材料はスピン分極率の大きい強磁性材料であるため、磁化固定層１２Ｂとしての機能を好適に実現することが可能である。 The magnetization fixed layer 12B and the magnetization free layer 12C are made of a ferromagnetic material. As a material of the magnetization fixed layer 12B and the magnetization free layer 12C, for example, a metal selected from the group consisting of Ti, V, Cr, Mn, Co, Fe, and Ni, an alloy including one or more elements of the group, or Examples include alloys containing one or more elements selected from the group and one or more elements selected from the group consisting of B, C, and N. Since these materials are soft magnetic materials, the function as the magnetization free layer 12C can be suitably realized. Further, since these materials are ferromagnetic materials having a high spin polarizability, the function as the magnetization fixed layer 12B can be suitably realized.
図２に示すように、第１電極２０Ａ及び第２電極２０Ｄは、シリコンチャンネル７上に配置されている。第１電極２０Ａ及び第２電極２０Ｄとして、例えば、ＡｌなどのＳｉに対して低抵抗な非磁性金属を用いることができる。 As shown in FIG. 2, the first electrode 20 </ b> A and the second electrode 20 </ b> D are disposed on the silicon channel 7. As the first electrode 20A and the second electrode 20D, for example, a nonmagnetic metal having low resistance to Si such as Al can be used.
シリコンチャンネル７の側面には、酸化膜（側面用絶縁層）７ａが形成されている。さらに、第３絶縁層７ｂがシリコンチャンネル７を覆っている。これにより、スピン流がチャンネルの外側へ漏れ出ることを防ぐことができる。故に、良好なスピン伝導を保てる。シリコンチャンネル７、酸化膜７ａ、第１絶縁層８１、第２絶縁層８２、磁化固定層１２Ｂ、磁化自由層１２Ｃ、第１電極２０Ａ、及び第２電極２０Ｄの側面上には、第３絶縁層７ｂが形成されている。また、シリコンチャンネル７の上面のうち、第１電極２０Ａ、第２電極２０Ｄ、及び絶縁層８の設けられていない部分には、第３絶縁層７ｂが形成されている。第３絶縁層７ｂは、第１絶縁層８１と第２絶縁層８２との間において、シリコンチャンネル７上に設けられている。 An oxide film (side insulating layer) 7 a is formed on the side surface of the silicon channel 7. Further, the third insulating layer 7 b covers the silicon channel 7. This prevents the spin current from leaking outside the channel. Therefore, good spin conduction can be maintained. On the side surfaces of the silicon channel 7, the oxide film 7a, the first insulating layer 81, the second insulating layer 82, the magnetization fixed layer 12B, the magnetization free layer 12C, the first electrode 20A, and the second electrode 20D, a third insulating layer is formed. 7b is formed. A third insulating layer 7b is formed on the upper surface of the silicon channel 7 where the first electrode 20A, the second electrode 20D, and the insulating layer 8 are not provided. The third insulating layer 7 b is provided on the silicon channel 7 between the first insulating layer 81 and the second insulating layer 82.
第３絶縁層７ｂにより、シリコンチャンネル７、第１絶縁層８１、第２絶縁層８２、磁化固定層１２Ｂ、磁化自由層１２Ｃ、第１電極２０Ａ、及び第２電極２０Ｄを保護することができ、劣化を抑制できる。第３絶縁層７ｂは、例えばシリコン酸化膜とすることができる。シリコン酸化膜は、保護膜として好適である。また、シリコン酸化膜は、シリコンからなるシリコンチャンネル７上に容易に作製できる。 The third insulating layer 7b can protect the silicon channel 7, the first insulating layer 81, the second insulating layer 82, the magnetization fixed layer 12B, the magnetization free layer 12C, the first electrode 20A, and the second electrode 20D. Deterioration can be suppressed. The third insulating layer 7b can be a silicon oxide film, for example. A silicon oxide film is suitable as a protective film. The silicon oxide film can be easily produced on the silicon channel 7 made of silicon.
図１を再び参照すると、磁化固定層１２Ｂ及び磁化自由層１２Ｃに対して、それぞれ配線が電気的に接続されている。磁化固定層１２Ｂに電気的に接続されている配線は、第１配線部Ｗ１及び第２配線部Ｗ３を有する。磁化自由層１２Ｃに電気的に接続されている配線は、第１配線部Ｗ２及び第２配線部Ｗ４を有する。図３に示すように、磁化固定層１２Ｂに電気的に接続されている第１配線部Ｗ１は、シリコンチャンネル７上において、第２配線部Ｗ３と離間して設けられている。同様に、磁化自由層１２Ｃに電気的に接続されている第１配線部Ｗ２は、シリコンチャンネル７上において、第２配線部Ｗ４と離間して設けられている。 Referring to FIG. 1 again, wirings are electrically connected to the magnetization fixed layer 12B and the magnetization free layer 12C, respectively. The wiring electrically connected to the magnetization fixed layer 12B has a first wiring portion W1 and a second wiring portion W3. The wiring electrically connected to the magnetization free layer 12C has a first wiring portion W2 and a second wiring portion W4. As shown in FIG. 3, the first wiring part W1 electrically connected to the magnetization fixed layer 12B is provided on the silicon channel 7 so as to be separated from the second wiring part W3. Similarly, the first wiring portion W2 electrically connected to the magnetization free layer 12C is provided on the silicon channel 7 so as to be separated from the second wiring portion W4.
図４（ａ）及び（ｂ）に示すように、磁化固定層１２Ｂに電気的に接続されている第１配線部Ｗ１は、磁化固定層１２Ｂと磁化自由層１２Ｃとを結ぶ方向（スピンの流れ方向）であるＹ軸方向に対して直交し、かつ、磁化固定層１２Ｂ（磁化層）と平行なＸ軸方向（第１方向）における磁化層の一端部Ｐと、磁化層とは離れた場所（電極パッドＥ１）とを電気的に接続している。また、磁化固定層１２Ｂに電気的に接続されている第２配線部Ｗ３は、磁化層の他端部Ｑと、磁化層とは離れた場所（電極パッドＥ１）とを電気的に接続している。ここで、磁化層と平行な方向（第１方向）とは、Ｚ軸方向に直交する方向である。 As shown in FIGS. 4A and 4B, the first wiring portion W1 electrically connected to the magnetization fixed layer 12B has a direction (spin flow) connecting the magnetization fixed layer 12B and the magnetization free layer 12C. The one end portion P of the magnetic layer in the X-axis direction (first direction) perpendicular to the Y-axis direction (direction) and parallel to the magnetization fixed layer 12B (magnetization layer) is separated from the magnetization layer. (Electrode pad E1) is electrically connected. The second wiring portion W3 electrically connected to the magnetization fixed layer 12B electrically connects the other end Q of the magnetization layer and a place (electrode pad E1) away from the magnetization layer. Yes. Here, the direction (first direction) parallel to the magnetization layer is a direction orthogonal to the Z-axis direction.
磁化自由層１２Ｃに電気的に接続されている第１配線部Ｗ２は、磁化固定層１２Ｂと磁化自由層１２Ｃとを結ぶ方向（スピンの流れ方向）であるＹ軸方向に対して直交し、かつ、磁化自由層１２Ｃ（磁化層）と平行なＸ軸方向（第１方向）における磁化層の一端部Ｒと、磁化層とは離れた場所（電極パッドＥ２１）とを電気的に接続している。また、磁化自由層１２Ｃに電気的に接続されている第２配線部Ｗ４は、磁化層の他端部Ｓと、磁化層とは離れた場所（電極パッドＥ２２）とを電気的に接続している。 The first wiring portion W2 electrically connected to the magnetization free layer 12C is orthogonal to the Y-axis direction, which is the direction connecting the magnetization fixed layer 12B and the magnetization free layer 12C (spin flow direction), and The one end R of the magnetization layer in the X-axis direction (first direction) parallel to the magnetization free layer 12C (magnetization layer) is electrically connected to a location (electrode pad E21) away from the magnetization layer. . The second wiring portion W4 electrically connected to the magnetization free layer 12C electrically connects the other end S of the magnetization layer and a place (electrode pad E22) away from the magnetization layer. Yes.
図４（ａ）に示すように、第３配線部Ｗ５は、第１電極２０Ａに電気的に接続されている。また、第３配線部Ｗ６は、第２電極２０Ｄに電気的に接続されている。 As shown in FIG. 4A, the third wiring portion W5 is electrically connected to the first electrode 20A. The third wiring portion W6 is electrically connected to the second electrode 20D.
図３に示すように、磁化固定層１２Ｂに電気的に接続されている第１配線部Ｗ１は、磁化固定層１２Ｂの一端部Ｐ上、第３絶縁層７ｂ（図２に示すシリコンチャンネル７の傾斜した側面）、及びシリコン酸化膜２上に亘って設けられている。また、磁化自由層１２Ｃに電気的に接続されている第１配線部Ｗ２は、磁化自由層１２Ｃの一端部Ｒ上、第３絶縁層７ｂ（シリコンチャンネル７の傾斜した側面）、及びシリコン酸化膜２上に亘って設けられている。また、磁化固定層１２Ｂに電気的に接続されている第２配線部Ｗ３は、磁化固定層１２Ｂの他端部Ｑ上、第３絶縁層７ｂ（シリコンチャンネル７の傾斜した側面）、及びシリコン酸化膜２上に亘って設けられている。また、磁化自由層１２Ｃに電気的に接続されている第４配線部Ｗ４は、磁化自由層１２Ｃの他端部Ｓ上、第３絶縁層７ｂ（シリコンチャンネル７の傾斜した側面）、及びシリコン酸化膜２上に亘って設けられている。また、図２に示すように、第３配線部Ｗ５は、第１電極２０Ａ、第３絶縁層７ｂ（シリコンチャンネル７の傾斜した側面）、及びシリコン酸化膜２上に亘って設けられている。また、第３配線部Ｗ６は、第２電極２０Ｄ、第３絶縁層７ｂ（シリコンチャンネル７の傾斜した側面）、及びシリコン酸化膜２上に亘って設けられている。 As shown in FIG. 3, the first wiring portion W1 electrically connected to the magnetization fixed layer 12B is formed on the third insulating layer 7b (the silicon channel 7 shown in FIG. 2) on one end P of the magnetization fixed layer 12B. The inclined side surface) and the silicon oxide film 2 are provided. In addition, the first wiring portion W2 electrically connected to the magnetization free layer 12C includes a third insulating layer 7b (an inclined side surface of the silicon channel 7), and a silicon oxide film on one end portion R of the magnetization free layer 12C. 2 is provided. In addition, the second wiring portion W3 electrically connected to the magnetization fixed layer 12B includes the third insulating layer 7b (the inclined side surface of the silicon channel 7) and the silicon oxide on the other end Q of the magnetization fixed layer 12B. It is provided over the membrane 2. Further, the fourth wiring portion W4 electrically connected to the magnetization free layer 12C includes the third insulating layer 7b (the inclined side surface of the silicon channel 7), the silicon oxide layer on the other end S of the magnetization free layer 12C. It is provided over the membrane 2. Further, as shown in FIG. 2, the third wiring portion W <b> 5 is provided over the first electrode 20 </ b> A, the third insulating layer 7 b (the inclined side surface of the silicon channel 7), and the silicon oxide film 2. The third wiring portion W6 is provided over the second electrode 20D, the third insulating layer 7b (the inclined side surface of the silicon channel 7), and the silicon oxide film 2.
第１配線部Ｗ１，Ｗ２、第２配線部Ｗ３，Ｗ４、及び第３配線部Ｗ５，Ｗ６は、Ｃｕなどの導電性材料からなる。第１配線部Ｗ１，Ｗ２、第２配線部Ｗ３，Ｗ４、及び第３配線部Ｗ５，Ｗ６を第３絶縁層７ｂ上に設けることにより、第１配線部Ｗ１，Ｗ２、第２配線部Ｗ３，Ｗ４、及び第３配線部Ｗ５，Ｗ６によってシリコンチャンネル７のスピンが吸収されることを抑制できる。また、第１配線部Ｗ１，Ｗ２、第２配線部Ｗ３，Ｗ４、及び第３配線部Ｗ５，Ｗ６からシリコンチャンネル７へ電流が流れることも抑制でき、スピン注入効率を向上することができる。 The first wiring parts W1, W2, the second wiring parts W3, W4, and the third wiring parts W5, W6 are made of a conductive material such as Cu. By providing the first wiring portions W1, W2, the second wiring portions W3, W4, and the third wiring portions W5, W6 on the third insulating layer 7b, the first wiring portions W1, W2, the second wiring portions W3, W3 are provided. The absorption of the spin of the silicon channel 7 can be suppressed by W4 and the third wiring portions W5 and W6. In addition, it is possible to suppress the current from flowing from the first wiring portions W1, W2, the second wiring portions W3, W4, and the third wiring portions W5, W6 to the silicon channel 7, thereby improving the spin injection efficiency.
図１や図４（ａ）に示すように、磁化固定層１２Ｂに電気的に接続している第１配線部Ｗ１及び第２配線部Ｗ３の端部には、電極パッドＥ１が共通して設けられている。第１配線部Ｗ１は、電極パッドＥ１を介して第２配線部Ｗ３と電気的に接続している。磁化自由層１２Ｃに電気的に接続している第１配線部Ｗ２の端部には、電極パッドＥ２１が設けられている。磁化自由層１２Ｃに電気的に接続している第２配線部Ｗ４の端部には、電極パッドＥ２２が設けられている。第３配線部Ｗ５の端部には、電極パッドＥ３が設けられている。第３配線部Ｗ６の端部には、電極パッドＥ４が設けられている。第１配線部Ｗ１，Ｗ２、第２配線部Ｗ３，Ｗ４、及び第３配線部Ｗ５，Ｗ６の端部及び電極パッドＥ１，Ｅ２１，Ｅ２２，Ｅ３，Ｅ４は、シリコン酸化膜２上に形成されている。電極パッドＥ１，Ｅ２１，Ｅ２２，Ｅ３，Ｅ４は、Ａｕなどの導電性材料からなる。 As shown in FIG. 1 and FIG. 4A, an electrode pad E1 is provided in common at the ends of the first wiring portion W1 and the second wiring portion W3 that are electrically connected to the magnetization fixed layer 12B. It has been. The first wiring portion W1 is electrically connected to the second wiring portion W3 through the electrode pad E1. An electrode pad E21 is provided at the end of the first wiring portion W2 that is electrically connected to the magnetization free layer 12C. An electrode pad E22 is provided at the end of the second wiring portion W4 that is electrically connected to the magnetization free layer 12C. An electrode pad E3 is provided at the end of the third wiring portion W5. An electrode pad E4 is provided at the end of the third wiring portion W6. The end portions of the first wiring portions W1, W2, the second wiring portions W3, W4, the third wiring portions W5, W6 and the electrode pads E1, E21, E22, E3, E4 are formed on the silicon oxide film 2. Yes. The electrode pads E1, E21, E22, E3, E4 are made of a conductive material such as Au.
シリコンチャンネル７にスピンを注入するための電流源７０(第１電流源)は、第１配線部Ｗ１及び第２配線部Ｗ３に電気的に接続している。電流源７０は、第１配線部Ｗ１と第１電極２０Ａとの間、かつ第２配線部Ｗ３と第１電極２０Ａとの間に設けられている。より具体的には、電流源７０は、磁化固定層１２Ｂに電気的に接続された第１配線部Ｗ１及び第２配線部Ｗ３のそれぞれの端部に共通して設けられた電極パッドＥ１と、第１電極２０Ａに第３配線部Ｗ５を介して電気的に接続された電極パッドＥ３との間に設けられている。 A current source 70 (first current source) for injecting spin into the silicon channel 7 is electrically connected to the first wiring portion W1 and the second wiring portion W3. The current source 70 is provided between the first wiring part W1 and the first electrode 20A and between the second wiring part W3 and the first electrode 20A. More specifically, the current source 70 includes an electrode pad E1 provided in common at each end of the first wiring portion W1 and the second wiring portion W3 electrically connected to the magnetization fixed layer 12B, The electrode pad E3 is provided between the first electrode 20A and the electrode pad E3 electrically connected via the third wiring portion W5.
図１に示すように、電圧出力を検出するための電圧測定器８０は、第１配線部Ｗ２と第２電極２０Ｄとの間、かつ第２配線部Ｗ４と第２電極２０Ｄとの間に設けられている。より具体的には、電圧測定器８０は、磁化自由層１２Ｃに電気的に接続された第１配線部Ｗ２の端部に設けられた電極パッドＥ２１と、第２電極２０Ｄに第３配線部Ｗ６を介して電気的に接続された電極パッドＥ４との間に設けられている。また、電圧測定器８０は、磁化自由層１２Ｃに電気的に接続された第２配線部Ｗ４の端部に設けられた電極パッドＥ２２と、第２電極２０Ｄに第３配線部Ｗ６を介して電気的に接続された電極パッドＥ４との間に設けられている。 As shown in FIG. 1, the voltage measuring device 80 for detecting the voltage output is provided between the first wiring part W2 and the second electrode 20D and between the second wiring part W4 and the second electrode 20D. It has been. More specifically, the voltage measuring device 80 includes an electrode pad E21 provided at an end of the first wiring portion W2 electrically connected to the magnetization free layer 12C, and a third wiring portion W6 on the second electrode 20D. Is provided between the electrode pad E4 and the electrode pad E4 electrically connected to the electrode pad E4. In addition, the voltage measuring instrument 80 is electrically connected to the electrode pad E22 provided at the end of the second wiring portion W4 electrically connected to the magnetization free layer 12C and the second electrode 20D via the third wiring portion W6. Between the electrode pads E4 connected to each other.
以下、スピン伝導素子１００の動作を説明する。電流源７０によって、磁化固定層１２Ｂの一端部Ｐおよび他端部Ｑから検出用電流を同時に流す。強磁性体である磁化固定層１２Ｂから、第１絶縁層８１を介して、非磁性のシリコンチャンネル７へ検出用電流が流れることにより、磁化固定層１２Ｂの磁化の向きに対応するスピンを有する電子がシリコンチャンネル７へ注入される。注入されたスピンは磁化自由層１２Ｃ側へ拡散していく。このように、シリコンチャンネル７に流れる電流及びスピン流が、主にＹ軸方向に流れる構造とすることができる。そして、外部からの磁界によって変化される磁化自由層１２Ｃの磁化の向き、すなわち電子のスピンと、シリコンチャンネル７の磁化自由層１２Ｃと接する部分の電子のスピンとの相互作用により、シリコンチャンネル７と磁化自由層１２Ｃの間において電圧出力が発生する。この電圧出力は、例えば、電極パッドＥ２１及び電極パッドＥ２２と、電極パッドＥ４とに接続した電圧測定器８０により検出することができる。 Hereinafter, the operation of the spin transport device 100 will be described. A current for detection is simultaneously supplied from one end P and the other end Q of the magnetization fixed layer 12B by the current source 70. When a detection current flows from the magnetization fixed layer 12B, which is a ferromagnetic material, to the nonmagnetic silicon channel 7 through the first insulating layer 81, electrons having a spin corresponding to the magnetization direction of the magnetization fixed layer 12B. Is injected into the silicon channel 7. The injected spin diffuses toward the magnetization free layer 12C. In this way, the current and spin current flowing through the silicon channel 7 can be structured to flow mainly in the Y-axis direction. Then, due to the interaction between the magnetization direction of the magnetization free layer 12C changed by an external magnetic field, that is, the electron spin and the electron spin of the portion of the silicon channel 7 in contact with the magnetization free layer 12C, A voltage output is generated between the magnetization free layers 12C. This voltage output can be detected by, for example, the voltage measuring device 80 connected to the electrode pad E21, the electrode pad E22, and the electrode pad E4.
以下、スピン伝導素子１００の効果を説明する。磁化固定層１２Ｂに電気的に接続される配線が、第１配線部Ｗ１及び第２配線部Ｗ３を有する。当該第１配線部Ｗ１及び第２配線部Ｗ３によって、磁化固定層１２Ｂと磁化自由層１２Ｃとを結ぶＹ軸方向に対して直交し、かつ、磁化固定層１２Ｂと平行な上記第１方向（Ｘ軸方向）における電位の分布が均一化されやすい。従って、当該第１配線部Ｗ１及び第２配線部Ｗ３から磁化固定層１２Ｂに対して電子が供給される際に、磁化固定層１２Ｂにおいて第１方向（Ｘ軸方向）における電位差の発生を抑制できる。故に、磁化固定層１２Ｂの直下のシリコンチャンネル７における第１方向（Ｘ軸方向）における電位差が抑制され、スピン伝導素子の寄生電圧を下げることができ、出力電圧のノイズを低減できる。また、Ｓ／Ｎ比が改善し、より高精度な磁場の検出などが可能となる。 Hereinafter, the effect of the spin transport device 100 will be described. A wiring electrically connected to the magnetization fixed layer 12B has a first wiring part W1 and a second wiring part W3. By the first wiring portion W1 and the second wiring portion W3, the first direction (X) perpendicular to the Y-axis direction connecting the magnetization fixed layer 12B and the magnetization free layer 12C and parallel to the magnetization fixed layer 12B. The distribution of potential in the axial direction is easy to be made uniform. Accordingly, when electrons are supplied from the first wiring portion W1 and the second wiring portion W3 to the magnetization fixed layer 12B, the generation of a potential difference in the first direction (X-axis direction) can be suppressed in the magnetization fixed layer 12B. . Therefore, the potential difference in the first direction (X-axis direction) in the silicon channel 7 immediately below the magnetization fixed layer 12B is suppressed, the parasitic voltage of the spin transport element can be lowered, and the noise of the output voltage can be reduced. In addition, the S / N ratio is improved, and a magnetic field can be detected with higher accuracy.
以上、第１実施形態に係るスピン伝導素子について説明したが、本発明はこれに限定されない。第１実施形態に係るスピン伝導素子１００では、図３に示すように、磁化固定層１２Ｂに電気的に接続されている第１配線部Ｗ１が、シリコンチャンネル７上において、第２配線部Ｗ３と離間して設けられている例を示したが、本発明はこれに限定されない。図３に示すような磁化固定層１２Ｂに電気的に接続されている第１配線部Ｗ１が、図５に示すように磁化固定層１２Ｂ上において、第２配線部Ｗ３と連結していても良い。同様に、磁化自由層１２Ｃに電気的に接続されている第１配線部Ｗ２が、磁化自由層１２Ｃ上において、第２配線部Ｗ４と連結していても良い。 Although the spin transport device according to the first embodiment has been described above, the present invention is not limited to this. In the spin transport device 100 according to the first embodiment, as shown in FIG. 3, the first wiring portion W1 electrically connected to the magnetization fixed layer 12B is connected to the second wiring portion W3 on the silicon channel 7. Although an example in which they are separated is shown, the present invention is not limited to this. The first wiring portion W1 electrically connected to the magnetization fixed layer 12B as shown in FIG. 3 may be connected to the second wiring portion W3 on the magnetization fixed layer 12B as shown in FIG. . Similarly, the first wiring portion W2 electrically connected to the magnetization free layer 12C may be connected to the second wiring portion W4 on the magnetization free layer 12C.
また、第１実施形態では、磁化固定層１２Ｂ側を電流入力用として機能させ、磁化自由層１２Ｃ側を電圧出力用として機能させる例を示したが、これとは逆に、磁化自由層１２Ｃ側を電流入力用として機能させ、磁化固定層１２Ｂ側を電圧出力用として機能させることもできる。この場合、電流源７０の配置場所と電圧測定器８０の配置場所とを交換すればよく、第１配線部Ｗ２と第２配線部Ｗ４によって、上記と同様の効果が得られる。 Further, in the first embodiment, the example in which the magnetization fixed layer 12B side is functioned for current input and the magnetization free layer 12C side is functioned for voltage output is shown, but on the contrary, the magnetization free layer 12C side Can be made to function for current input, and the magnetization fixed layer 12B side can be made to function for voltage output. In this case, the arrangement location of the current source 70 and the arrangement location of the voltage measuring device 80 may be exchanged, and the first wiring portion W2 and the second wiring portion W4 can provide the same effect as described above.
また、第１実施形態では、磁化固定層１２Ｂ及び磁化自由層１２Ｃに対して、それぞれ第１配線部及び第２配線部が電気的に接続されている例を示したが、本発明はこれに限定されない。例えば、スピン伝導素子は、磁化固定層１２Ｂ又は磁化自由層１２Ｃのいずれか一方の磁化層に対して、第１配線部及び第２配線部が電気的に接続されていても良い。この際、スピン注入側の磁化層に、第１配線部及び第２配線部があれば良い。 In the first embodiment, an example is shown in which the first wiring portion and the second wiring portion are electrically connected to the magnetization fixed layer 12B and the magnetization free layer 12C, respectively. It is not limited. For example, in the spin transport element, the first wiring portion and the second wiring portion may be electrically connected to one of the magnetization fixed layer 12B and the magnetization free layer 12C. At this time, the first wiring portion and the second wiring portion may be provided in the magnetization layer on the spin injection side.
また、磁化固定層１２Ｂまたは磁化自由層１２Ｃの第１方向の両端からスピン注入用電流を入れられれば、電流源の配置や数は、上記で示したものに限られない。例えば、電流源を２つ用意し、一方の電流源（第２電流源）を、第１配線部Ｗ１に電気的に接続し、他方の電流源（第３電流源）を、第２配線部Ｗ３に電気的に接続しても良い。すなわち、第２電流源を磁化固定層１２Ｂの一端部Ｐと第１電極２０Ａとの間に電気的に接続して、第３電流源を磁化固定層１２Ｂの他端部Ｑと第１電極２０Ａとの間に電気的に接続する構成としても良い。この場合、一端部Ｐ側の第２電流源と他端部Ｑ側の第３電流源をそれぞれ独立に制御でき、磁化層の両端部からシリコンチャンネル７へ注入される電流量をそれぞれ調整できる。故に、出力電圧のノイズをより効果的に減少させることができる。これによっても、磁化固定層１２Ｂの両端部から電流を注入できる。また、例えば、電流源を２つ用意し、一方の電流源（第２電流源）を、第３配線部Ｗ２に電気的に接続し、他方の電流源（第３電流源）を、第４配線部Ｗ４に電気的に接続しても良い。すなわち、第２電流源を磁化自由層１２Ｃの一端部Ｒと第２電極２０Ｄとの間に電気的に接続して、第３電流源を磁化自由層１２Ｃの他端部Ｓと第２電極２０Ｄとの間に電気的に接続する構成としても良い。この場合、一端部Ｒ側の第２電流源と他端部Ｑ側の第３電流源をそれぞれ独立に制御でき、磁化層の両端部からシリコンチャンネル７へ注入される電流量をそれぞれ調整できる。故に、出力電圧のノイズをより効果的に減少させることができる。 Further, the arrangement and the number of current sources are not limited to those described above as long as a spin injection current can be input from both ends of the magnetization fixed layer 12B or the magnetization free layer 12C in the first direction. For example, two current sources are prepared, one current source (second current source) is electrically connected to the first wiring portion W1, and the other current source (third current source) is connected to the second wiring portion. It may be electrically connected to W3. That is, the second current source is electrically connected between one end P of the magnetization fixed layer 12B and the first electrode 20A, and the third current source is connected to the other end Q of the magnetization fixed layer 12B and the first electrode 20A. It is good also as a structure electrically connected between. In this case, the second current source on the one end P side and the third current source on the other end Q side can be controlled independently, and the amount of current injected from both ends of the magnetized layer into the silicon channel 7 can be adjusted. Therefore, the noise of the output voltage can be reduced more effectively. Also by this, current can be injected from both ends of the magnetization fixed layer 12B. Also, for example, two current sources are prepared, one current source (second current source) is electrically connected to the third wiring portion W2, and the other current source (third current source) is connected to the fourth current source. You may electrically connect to the wiring part W4. That is, the second current source is electrically connected between one end R of the magnetization free layer 12C and the second electrode 20D, and the third current source is connected to the other end S of the magnetization free layer 12C and the second electrode 20D. It is good also as a structure electrically connected between. In this case, the second current source on the one end R side and the third current source on the other end Q side can be controlled independently, and the amount of current injected from both ends of the magnetized layer into the silicon channel 7 can be adjusted. Therefore, the noise of the output voltage can be reduced more effectively.
また、第１実施形態では、電圧出力を、電極パッドＥ２１及び電極パッドＥ２２と、電極パッドＥ４とに接続した電圧測定器８０により検出する例を示したが、電極パッドＥ２１と電極パッドＥ４のみに接続した電圧測定器により検出しても良い。あるいは、電圧出力を、電極パッドＥ２２と電極パッドＥ４のみに接続した電圧測定器により検出しても良い。なお、電圧出力を、電極パッドＥ２１及びＥ４に接続した電圧測定器８０により検出する場合、第４配線部Ｗ４と電極パッドＥ２２は設けられていなくても良い。また、電圧出力を、電極パッドＥ２２及びＥ４に接続した電圧測定器により検出する場合、第２配線部Ｗ３と電極パッドＥ２１は設けられていなくても良い。 In the first embodiment, the voltage output is detected by the voltage measuring device 80 connected to the electrode pad E21, the electrode pad E22, and the electrode pad E4. However, the voltage output is only applied to the electrode pad E21 and the electrode pad E4. You may detect with the connected voltage measuring device. Alternatively, the voltage output may be detected by a voltage measuring device connected only to the electrode pad E22 and the electrode pad E4. Note that when the voltage output is detected by the voltage measuring device 80 connected to the electrode pads E21 and E4, the fourth wiring portion W4 and the electrode pad E22 may not be provided. In addition, when the voltage output is detected by a voltage measuring device connected to the electrode pads E22 and E4, the second wiring portion W3 and the electrode pad E21 do not have to be provided.
また、第１実施形態では、チャンネルとしてシリコンからなるチャンネルを用いる例を示したが、チャンネルは、半導体材料からなれば良い。例えば、半導体材料からなるチャンネルとして、ＧａＡｓなどの化合物半導体や炭素系材料などを用いることができる。また、シリコンチャンネル７は、曲線状でも、折れ曲がっていても良い。 In the first embodiment, an example in which a channel made of silicon is used as the channel has been described. However, the channel may be made of a semiconductor material. For example, as a channel made of a semiconductor material, a compound semiconductor such as GaAs or a carbon-based material can be used. Further, the silicon channel 7 may be curved or bent.
また、第３絶縁層及び第４絶縁層として、シリコン酸化膜を用いる例を示したが、第３絶縁層及び第４絶縁層は、酸化膜や窒化膜などの絶縁性材料からなれば良い。例えば、第３絶縁層及び第４絶縁層としてシリコン窒化膜などが挙げられる。 Moreover, although the example which uses a silicon oxide film as a 3rd insulating layer and a 4th insulating layer was shown, the 3rd insulating layer and a 4th insulating layer should just consist of insulating materials, such as an oxide film and a nitride film. For example, a silicon nitride film etc. are mentioned as a 3rd insulating layer and a 4th insulating layer.
また、磁化固定層１２Ｂ及び磁化自由層１２Ｃに形状異方性によって保磁力差を付けるのではなく、例えば、磁化固定層１２Ｂ上に反強磁性層を更に備えても良い。反強磁性層は、磁化固定層１２Ｂの磁化の向きを固定するものとして機能する。反強磁性層が磁化固定層と交換結合することにより、磁化固定層の磁化方向に一方向異方性を付与することが可能となる。この場合、反強磁性層を設けない場合よりも、高い保磁力を一方向に有する磁化固定層が得られる。反強磁性層に用いられる材料は、磁化固定層に用いられる材料に合わせて選択される。例えば、反強磁性層として、Ｍｎを用いた反強磁性を示す合金、具体的にはＭｎと、Ｐｔ，Ｉｒ，Ｆｅ，Ｒｕ，Ｃｒ，Ｐｄ，及びＮｉのうちから選ばれる少なくとも一つの元素とを含む合金が挙げられる。具体的には、例えば、ＩｒＭｎ、ＰｔＭｎが挙げられる。 Further, instead of giving a coercive force difference to the magnetization fixed layer 12B and the magnetization free layer 12C by shape anisotropy, for example, an antiferromagnetic layer may be further provided on the magnetization fixed layer 12B. The antiferromagnetic layer functions to fix the magnetization direction of the magnetization fixed layer 12B. When the antiferromagnetic layer is exchange-coupled with the magnetization fixed layer, it is possible to impart unidirectional anisotropy to the magnetization direction of the magnetization fixed layer. In this case, a magnetization fixed layer having a higher coercive force in one direction can be obtained than when no antiferromagnetic layer is provided. The material used for the antiferromagnetic layer is selected according to the material used for the magnetization fixed layer. For example, as an antiferromagnetic layer, an alloy exhibiting antiferromagnetism using Mn, specifically, Mn and at least one element selected from Pt, Ir, Fe, Ru, Cr, Pd, and Ni An alloy containing Specific examples include IrMn and PtMn.
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
（実施例）
EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example and a comparative example, this invention is not limited to a following example.
(Example)
シリコン基板、シリコン酸化膜（厚さ２００ｎｍ）、及びシリコン膜（厚さ１００ｎｍ）からなるＳＯＩ基板を準備した。シリコン膜にｎ型の導電性を付与するためのイオン注入を行った。そして、アニールにより不純物を拡散させた。アニール温度は、９００℃とした。その後、洗浄により、シリコン膜の表面の付着物、有機物、酸化膜、及びマスクの除去をした。洗浄液として、ＨＦを用いた。 An SOI substrate comprising a silicon substrate, a silicon oxide film (thickness 200 nm), and a silicon film (thickness 100 nm) was prepared. Ion implantation for imparting n-type conductivity to the silicon film was performed. Then, impurities were diffused by annealing. The annealing temperature was 900 ° C. Thereafter, the deposits, organic substances, oxide film, and mask on the surface of the silicon film were removed by cleaning. HF was used as the cleaning liquid.
続いて、シリコン膜上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。さらに、酸化マグネシウム膜上に、鉄膜（厚さ１００ｎｍ）、チタン膜（厚さ５ｎｍ）をこの順にＭＢＥ法により成膜した。なお、チタン膜は、磁化固定層となる鉄膜の酸化による特性劣化を抑制するためのキャップ層である。チタン膜はアモルファスであるため、鉄膜の結晶性への影響は少ない。その後、洗浄を行った。 Subsequently, a magnesium oxide film (thickness 0.8 nm) was formed on the silicon film by an ultrahigh vacuum electron beam evaporation method. Further, an iron film (thickness 100 nm) and a titanium film (thickness 5 nm) were formed in this order on the magnesium oxide film by the MBE method. The titanium film is a cap layer for suppressing characteristic deterioration due to oxidation of the iron film serving as the magnetization fixed layer. Since the titanium film is amorphous, there is little influence on the crystallinity of the iron film. Thereafter, washing was performed.
次いで、フォトリソグラフィー法によって、ＳＯＩ基板上にアライメントマークを作成した。酸化マグネシウム膜、鉄膜、及びチタン膜をイオンミリングによりパターニングした。酸化アルミニウム膜、酸化マグネシウム膜、鉄膜、チタン膜、及びレジストをマスクとして、シリコン膜を異方性ウェットエッチングによりパターニングした。直方体形状で、側面に傾斜部を有するシリコンチャンネルを得た。この際、シリコンチャンネルのサイズは、２３μｍ×３００μｍとした。また、得られたシリコンチャンネルの側面を酸化させて、シリコン酸化膜（側面用絶縁層）を形成した。 Next, alignment marks were formed on the SOI substrate by photolithography. The magnesium oxide film, iron film, and titanium film were patterned by ion milling. Using the aluminum oxide film, the magnesium oxide film, the iron film, the titanium film, and the resist as a mask, the silicon film was patterned by anisotropic wet etching. A silicon channel having a rectangular parallelepiped shape and an inclined portion on the side surface was obtained. At this time, the size of the silicon channel was 23 μm × 300 μm. Further, the side surface of the obtained silicon channel was oxidized to form a silicon oxide film (side insulating layer).
その後、イオンミリング及び化学的なエッチングにより鉄膜をパターニングして、磁化固定層及び磁化自由層をそれぞれ得た。図４（ａ）に示したように、磁化固定層及び磁化自由層の形状は、それぞれＸ軸方向を長軸とし、Ｙ軸方向を短軸とする直方体形状とした。磁化固定層の短軸方向の幅は０．５μｍとし、磁化自由層の短軸方向の幅は２．５μｍとした。磁化固定層と磁化自由層との間隔は、０．５μｍとした。 Thereafter, the iron film was patterned by ion milling and chemical etching to obtain a magnetization fixed layer and a magnetization free layer, respectively. As shown in FIG. 4A, each of the magnetization fixed layer and the magnetization free layer has a rectangular parallelepiped shape in which the X axis direction is a major axis and the Y axis direction is a minor axis. The width of the magnetization fixed layer in the minor axis direction was 0.5 μm, and the width of the magnetization free layer in the minor axis direction was 2.5 μm. The interval between the magnetization fixed layer and the magnetization free layer was 0.5 μm.
磁化固定層及び磁化自由層とシリコンチャンネルとの間以外に位置する酸化膜マグネシウム膜を除去することにより、第１絶縁層及び第２絶縁層を得た。露出したシリコンチャンネルのうち、磁化固定層の外側及び磁化自由層の外側に、それぞれＡｌ膜を形成し、第１電極及び第２電極を得た。 The first insulating layer and the second insulating layer were obtained by removing the magnesium oxide film located other than between the magnetization fixed layer and the magnetization free layer and the silicon channel. Among the exposed silicon channels, Al films were formed on the outside of the magnetization fixed layer and the outside of the magnetization free layer, respectively, to obtain a first electrode and a second electrode.
さらに、シリコンチャンネル側壁のシリコン酸化膜（側面用絶縁層）、第１絶縁層、第２絶縁層、磁化固定層、磁化自由層、第１電極、及び第２電極の側面上と、シリコンチャンネルの上面のうち磁化固定層、磁化自由層、第１電極、及び第２電極の形成されていない部分とに、シリコン酸化膜（第３絶縁層）を形成した。 Further, the silicon oxide film (side insulating layer) on the side wall of the silicon channel, the first insulating layer, the second insulating layer, the magnetization fixed layer, the magnetization free layer, the first electrode, and the side surface of the second electrode, and the silicon channel A silicon oxide film (third insulating layer) was formed on a portion of the upper surface where the magnetization fixed layer, the magnetization free layer, the first electrode, and the second electrode were not formed.
次に、第１電極、磁化固定層、磁化自由層、及び第２電極上に配線部をそれぞれ形成した。この際、図５に示すように、磁化固定層１２Ｂの一端部Ｐ及び他端部Ｑから電気的に接続される配線部は、第１配線部Ｗ１と第２配線部Ｗ３とが磁化固定層１２Ｂ上で連結しているものとした。磁化自由層１２Ｃの一端部Ｒ及び他端部Ｓから電気的に接続される配線部は、第１配線部Ｗ２と第２配線部Ｗ４とが磁化自由層１２Ｃ上で連結しているものとした。 Next, wiring portions were formed on the first electrode, the magnetization fixed layer, the magnetization free layer, and the second electrode, respectively. At this time, as shown in FIG. 5, the wiring portion electrically connected from the one end P and the other end Q of the magnetization fixed layer 12B includes the first wiring portion W1 and the second wiring portion W3. It shall be connected on 12B. As for the wiring part electrically connected from one end R and the other end S of the magnetization free layer 12C, the first wiring part W2 and the second wiring part W4 are connected on the magnetization free layer 12C. .
図６に示すように、第１電極２０Ａに電気的に接続される配線部として、第３配線部Ｗ５を形成した。第２電極２０Ｄに電気的に接続される配線部として、第３配線部Ｗ６を形成した。配線部にはＣｕ及びＡｕを用い、配線部の厚さは２０００Åとした。さらに、第１配線部Ｗ１の端部及び第２配線部Ｗ３の端部に電極パッドＥ１を形成した。第１配線部Ｗ２の端部に電極パッドＥ２１を形成した。第２配線部Ｗ４の端部に電極パッドＥ２２を形成した。第３配線部Ｗ５の端部に電極パッドＥ３を形成した。第３配線部Ｗ６の端部に電極パッドＥ４を形成した。 As shown in FIG. 6, a third wiring portion W5 was formed as a wiring portion electrically connected to the first electrode 20A. A third wiring portion W6 was formed as a wiring portion electrically connected to the second electrode 20D. Cu and Au were used for the wiring part, and the thickness of the wiring part was 2000 mm. Furthermore, the electrode pad E1 was formed in the edge part of the 1st wiring part W1, and the edge part of the 2nd wiring part W3. An electrode pad E21 was formed at the end of the first wiring part W2. An electrode pad E22 was formed at the end of the second wiring portion W4. An electrode pad E3 was formed at the end of the third wiring portion W5. An electrode pad E4 was formed at the end of the third wiring portion W6.
そして、電極パッドＥ１と電極パッドＥ３との間に、電流源７０を配置した。また、電極パッドＥ２１及び電極パッドＥ２２と、電極パッドＥ４との間に、電圧測定器８０を配置した。こうして、実施例のスピン伝導素子を作成した。
（比較例）
A current source 70 is disposed between the electrode pad E1 and the electrode pad E3. Moreover, the voltage measuring device 80 was arrange | positioned between electrode pad E21 and electrode pad E22, and electrode pad E4. Thus, the spin transport device of the example was produced.
(Comparative example)
比較例では、図７に示すように、磁化固定層１２Ｂ側において、第１配線部Ｗ１のみを有する以外は、実施例と同様の方法により、スピン伝導素子を作成した。なお、第１配線部Ｗ１は、磁化固定層１２Ｂ上でＸ軸方向における一端部から他端部まで延びている。
＜出力電圧の評価＞
In the comparative example, as shown in FIG. 7, a spin transport element was formed by the same method as in the example except that only the first wiring portion W1 was provided on the magnetization fixed layer 12B side. Note that the first wiring portion W1 extends from one end to the other end in the X-axis direction on the magnetization fixed layer 12B.
<Evaluation of output voltage>
実施例及び比較例で作製したスピン伝導素子に対して、電極パッドＥ１と、電極パッドＥ３との間に、１Ｖの電圧を印加した。そして、磁化自由層１２Ｃへ外部磁場をＸ軸方向に印加した。ロックインアンプにより、電極パッドＥ２１と電極パッドＥ４との間の第１寄生電圧、及び電極パッドＥ２２と電極パッドＥ４との間の第２寄生電圧を読み取った。第１寄生電圧と第２寄生電圧の平均値（以下、単に寄生電圧という）を求めた。その結果を図８に示す。ここで、寄生電圧とは、電圧出力のバッググラウンドのノイズレベルをいう。 A voltage of 1 V was applied between the electrode pad E1 and the electrode pad E3 to the spin transport devices manufactured in the examples and comparative examples. Then, an external magnetic field was applied to the magnetization free layer 12C in the X-axis direction. The first parasitic voltage between the electrode pad E21 and the electrode pad E4 and the second parasitic voltage between the electrode pad E22 and the electrode pad E4 were read by the lock-in amplifier. An average value of the first parasitic voltage and the second parasitic voltage (hereinafter simply referred to as parasitic voltage) was obtained. The result is shown in FIG. Here, the parasitic voltage refers to a background noise level of voltage output.
図８は、印加磁場の強さ（Ｏｅ）と寄生電圧（μＶ）との関係を示すグラフである。図８（ａ）は、比較例のスピン伝導素子に関し、図８（ｂ）は、実施例のスピン伝導素子に関する。図８中、Ｇ１，Ｇ３は、印加磁場を負の値から正の値まで増加させた場合、Ｇ２，Ｇ４は、印加磁場を正の値から負の値まで減少させた場合を示す。 FIG. 8 is a graph showing the relationship between the strength of the applied magnetic field (Oe) and the parasitic voltage (μV). FIG. 8A relates to the spin transport element of the comparative example, and FIG. 8B relates to the spin transport element of the example. In FIG. 8, G1 and G3 indicate cases where the applied magnetic field is increased from a negative value to a positive value, and G2 and G4 indicate cases where the applied magnetic field is decreased from a positive value to a negative value.
図８（ａ）のＧ１及びＧ２に示されるように、比較例のスピン伝導素子では、寄生電圧が、約４２０μＶであった。対して、図８（ｂ）のＧ３及びＧ４に示されるように、実施例のスピン伝導素子では、寄生電圧が、約３４μＶであった。つまり、実施例のスピン伝導素子の電圧出力のノイズの方が、比較例のスピン伝導素子の電圧出力のノイズよりも低かった。 As shown by G1 and G2 in FIG. 8A, in the spin conduction element of the comparative example, the parasitic voltage was about 420 μV. On the other hand, as shown by G3 and G4 in FIG. 8B, in the spin transport device of the example, the parasitic voltage was about 34 μV. That is, the voltage output noise of the spin transport device of the example was lower than the voltage output noise of the spin transport device of the comparative example.
１００…スピン伝導素子、１…シリコン基板、２…シリコン酸化膜、７…シリコンチャンネル（半導体材料からなるチャンネル）、７ａ…酸化膜（側面用絶縁層）、７ｂ…第３絶縁層、８１…第１絶縁層、８２…第２絶縁層、１２Ｂ…磁化固定層、１２Ｃ…磁化自由層、Ｗ１，Ｗ２…第１配線部、Ｗ３，Ｗ４…第２配線部、Ｗ５，Ｗ６…第３配線部、２０Ａ…第１電極、２０Ｄ…第２電極、Ｅ１,Ｅ２１,Ｅ２２,Ｅ３,Ｅ４…電極パッド、７０…電流源(第１電流源)、８０…電圧測定器。 DESCRIPTION OF SYMBOLS 100 ... Spin transport element, 1 ... Silicon substrate, 2 ... Silicon oxide film, 7 ... Silicon channel (channel consisting of semiconductor material), 7a ... Oxide film (insulating layer for side surface), 7b ... 3rd insulating layer, 81 ... 1st DESCRIPTION OF SYMBOLS 1 insulating layer, 82 ... 2nd insulating layer, 12B ... Magnetization fixed layer, 12C ... Magnetization free layer, W1, W2 ... 1st wiring part, W3, W4 ... 2nd wiring part, W5, W6 ... 3rd wiring part, 20A ... 1st electrode, 20D ... 2nd electrode, E1, E21, E22, E3, E4 ... Electrode pad, 70 ... Current source (first current source), 80 ... Voltage measuring device.
Claims (11)
前記チャンネル上に第１絶縁層を介して配置された磁化固定層と、
前記チャンネル上に第２絶縁層を介して配置された磁化自由層と、
前記磁化固定層又は前記磁化自由層のいずれか一方の磁化層に電気的に接続される配線と、を備え、
前記配線は、第１配線部及び第２配線部を有し、
前記第１配線部は、前記磁化固定層と前記磁化自由層とを結ぶ方向に対して直交し、かつ、前記磁化層と平行な方向における前記磁化層の一端部と、前記磁化層とは離れた場所とを電気的に接続し、
前記第２配線部は、前記磁化層の他端部と、前記磁化層とは離れた場所とを電気的に接続する、スピン伝導素子。 A channel made of semiconductor material;
A magnetization fixed layer disposed on the channel via a first insulating layer;
A magnetization free layer disposed on the channel via a second insulating layer;
A wiring electrically connected to one of the magnetization fixed layer and the magnetization free layer,
The wiring has a first wiring part and a second wiring part,
The first wiring portion is orthogonal to a direction connecting the magnetization fixed layer and the magnetization free layer and is separated from one end of the magnetization layer in a direction parallel to the magnetization layer and the magnetization layer. Electrically connect
The second wiring portion is a spin transport element that electrically connects the other end portion of the magnetic layer and a place away from the magnetic layer.
前記チャンネルは所定方向に延び、
前記第１電極、前記磁化固定層、前記磁化自由層、及び前記第２電極は、前記チャンネル上に前記所定方向に沿ってこの順に配置されている、請求項１または２に記載のスピン伝導素子。 A first electrode and a second electrode disposed on the channel;
The channel extends in a predetermined direction,
3. The spin transport device according to claim 1, wherein the first electrode, the magnetization fixed layer, the magnetization free layer, and the second electrode are arranged in this order along the predetermined direction on the channel. .
前記反強磁性層は、前記磁化固定層の磁化の向きを固定する、請求項１〜８のいずれか一項に記載のスピン伝導素子。 An antiferromagnetic layer formed on the magnetization fixed layer;
The spin transport device according to any one of claims 1 to 8, wherein the antiferromagnetic layer fixes a magnetization direction of the magnetization fixed layer.
前記第１電流源は、前記第１配線部及び前記第２配線部に電気的に接続している、請求項１〜９のいずれか一項に記載のスピン伝道素子。 A first current source;
The spin transmission device according to any one of claims 1 to 9, wherein the first current source is electrically connected to the first wiring portion and the second wiring portion.
前記第２電流源は、前記第１配線部に電気的に接続し、
前記第３電流源は、前記第２配線部に電気的に接続している、請求項１〜９のいずれか一項に記載のスピン伝道素子。 A second current source and a third current source;
The second current source is electrically connected to the first wiring part,
The spin transmission device according to any one of claims 1 to 9, wherein the third current source is electrically connected to the second wiring portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009235656A JP2011082460A (en) | 2009-10-09 | 2009-10-09 | Spin transport element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009235656A JP2011082460A (en) | 2009-10-09 | 2009-10-09 | Spin transport element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011082460A true JP2011082460A (en) | 2011-04-21 |
Family
ID=44076186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009235656A Pending JP2011082460A (en) | 2009-10-09 | 2009-10-09 | Spin transport element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011082460A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113330582A (en) * | 2019-01-31 | 2021-08-31 | Tdk株式会社 | Spin-orbit torque type magnetization rotating element, spin-orbit torque type magnetoresistance effect element, magnetic memory, and storage cell element |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186274A (en) * | 2002-11-29 | 2004-07-02 | Japan Science & Technology Agency | Spin injection element and magnetic apparatus using the same |
| JP2007299467A (en) * | 2006-04-28 | 2007-11-15 | Hitachi Ltd | Magnetic reproducing head |
-
2009
- 2009-10-09 JP JP2009235656A patent/JP2011082460A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186274A (en) * | 2002-11-29 | 2004-07-02 | Japan Science & Technology Agency | Spin injection element and magnetic apparatus using the same |
| JP2007299467A (en) * | 2006-04-28 | 2007-11-15 | Hitachi Ltd | Magnetic reproducing head |
Non-Patent Citations (4)
| Title |
|---|
| JPN6012048623; Ｔｏｍｏｙｕｋｉ Ｓａｓａｋｉ， 外５名: 'Ｅｌｅｃｔｒｉｃａｌ Ｓｐｉｎ Ｉｎｊｅｃｔｉｏｎ ｉｎｔｏ Ｓｉｌｉｃｏｎ Ｕｓｉｎｇ ＭｇＯ Ｔｕｎｎｅｌ Ｂａｒｒｉｅｒ' Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ Ｖｏｌ． ２, 20090515, ｐ． ０５３００３-１〜０５３００３-３ * |
| JPN6012048624; Ｔ． Ｋｉｍｕｒａ， 外４名: 'Ｅｆｆｅｃｔ ｏｆ ｐｒｏｂｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｏｎ ｓｐｉｎ ａｃｃｕｍｌａｔｉｏｎ ｉｎ ｌａｔｅｒａｌ ｓｐｉｎ-ｖａｌｖｅ ｓｔｒｕｃｔｕｒｅ' Ｊｏｕｒｎａｌ ｏｆ Ｍａｇｎｅｔｉｓｍ ａｎｄ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ Ｖｏｌ． ２８６, 20041018, ｐ． ８８〜９０ * |
| JPN6012049058; Ｔｏｍｏａｋｉ Ｉｎｏｋｕｃｈｉ， 外４名: 'Ｅｌｅｃｔｒｉｃａｌ Ｓｐｉｎ Ｉｎｊｅｃｔｉｏｎ ｉｎｔｏ ｎ-ＧａＡｓ Ｃｈａｎｎｅｌｓ ａｎｄ Ｄｅｔｅｃｔｉｏｎ ｔｈｒｏｕｇｈ ＭｇＯ／ＣｏＦｅＢ Ｅｌｅｃｔｒｏｄｅｓ' Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ Ｖｏｌ． ２, 20090213, ｐ． ０２３００６-１〜０２３００６-３ * |
| JPN6013010319; Ｔ． Ｋｉｍｕｒａ， 外２名: 'Ｅｓｔｉｍａｔｉｏｎ ｏｆ ｓｐｉｎ-ｄｉｆｆｕｓｉｏｎ ｌｅｎｇｔｈ ｆｒｏｍ ｔｈｅ ｍａｇｎｉｔｕｄｅ ｏｆ ｓｐｉｎ-ｃｕｒｒｅｎｔ ａｂｓｏｒｐｔｉｏｎ： Ｍｕｌｔｉｔｅｒｍｉｎａｌ ｆｅｒ' Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ Ｖｏｌ． ７２, 20050725, ｐ． ０１４４６１-１〜０１４４６１-６ * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113330582A (en) * | 2019-01-31 | 2021-08-31 | Tdk株式会社 | Spin-orbit torque type magnetization rotating element, spin-orbit torque type magnetoresistance effect element, magnetic memory, and storage cell element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5326841B2 (en) | Spin transport element | |
| JP6037050B2 (en) | Magnetoresistive element, Spin-MOSFET, magnetic sensor, and magnetic head | |
| JP2002026281A (en) | Solid-state magnetic memory | |
| JP5398921B2 (en) | Spin device, operating method thereof, and manufacturing method thereof | |
| JP2011222546A (en) | Spin conduction element | |
| US9110124B2 (en) | Magnetic sensor and magnetic detection apparatus | |
| JPWO2013122024A1 (en) | Spin injection electrode structure and spin transport device using the same | |
| JP2010239011A (en) | Spin injection structure and spin conductive device using the same | |
| US8324672B2 (en) | Spin transport device | |
| JP2007005664A (en) | Spin implantation magnetization reversal element | |
| JP6037051B2 (en) | Magnetoresistive effect element, Spin-MOSFET and spin conduction element | |
| JP2011082460A (en) | Spin transport element | |
| US10141501B2 (en) | Magnetoresistive element | |
| US8481337B2 (en) | Manufacturing method of silicon spin transport device and silicon spin transport device | |
| US10950783B2 (en) | Magnetoresistive element and magnetic sensor | |
| JP2009238918A (en) | Spin filter effect element and spin transistor | |
| JP2007053143A (en) | Memory element and memory | |
| JP2010238956A (en) | Spin conductive device | |
| JP2010287664A (en) | Spin conduction element | |
| JP6652014B2 (en) | Magnetoresistive element and magnetic sensor | |
| JP4162888B2 (en) | Spin valve transistor | |
| JP2017188183A (en) | Magnetoresistance effect element and magnetic sensor | |
| Ohsawa | In situ magnetoresistance measurements of a nanoconstricted nickel-iron film with in-plane configuration | |
| JP2012151307A (en) | Spin conductive element | |
| JP2010192687A (en) | Spin current circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20120809 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20130228 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20131004 |
|
| A02 | Decision of refusal |
Effective date: 20131029 Free format text: JAPANESE INTERMEDIATE CODE: A02 |