JP2011077724A - Crystal oscillation circuit - Google Patents
Crystal oscillation circuit Download PDFInfo
- Publication number
- JP2011077724A JP2011077724A JP2009225538A JP2009225538A JP2011077724A JP 2011077724 A JP2011077724 A JP 2011077724A JP 2009225538 A JP2009225538 A JP 2009225538A JP 2009225538 A JP2009225538 A JP 2009225538A JP 2011077724 A JP2011077724 A JP 2011077724A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- crystal
- oscillation circuit
- inverter inv
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
この発明は、水晶振動子を用いて所定周波数の基準信号を発振させる水晶発振回路に関するものである。 The present invention relates to a crystal oscillation circuit that oscillates a reference signal having a predetermined frequency using a crystal resonator.
従来、水晶振動子を用いた発振回路すなわち水晶発振回路が、基準周波数信号発生回路として、各種の分野で利用されている。 Conventionally, an oscillation circuit using a crystal resonator, that is, a crystal oscillation circuit, is used in various fields as a reference frequency signal generation circuit.
水晶発振回路の基本の回路構成としては、例えば非特許文献1に示すように、インバータと、インバータの入力端と出力端との間に接続された水晶振動子と、インバータの入力端と出力端との間に、水晶振動子に対して並列に接続された抵抗器と、インバータの入力端及び出力端のそれぞれとグランドとの間に接続されたキャパシタと、を備える。
As a basic circuit configuration of the crystal oscillation circuit, for example, as shown in Non-Patent
このような水晶発振回路を用いて、受信系の基準周波数信号発生器を構成する場合、水晶振動子の励振強度が強すぎると、基準周波数信号に対する高調波が受信系の他の回路に伝搬されることがある。そして、このような高調波の伝搬により、受信特性が劣化してしまう。 When a reference frequency signal generator for a reception system is configured using such a crystal oscillation circuit, if the excitation intensity of the crystal resonator is too strong, harmonics with respect to the reference frequency signal are propagated to other circuits in the reception system. Sometimes. Then, the reception characteristics deteriorate due to the propagation of such harmonics.
このような問題を解決するために、水晶発振回路から出力される所定周波数の基準周波数信号の振幅制限を行うことが考えられている。例えば、特許文献1では、上述の水晶発振回路の基本回路構成において、互いに極性の方向が逆になる二つのダイオードを、インバータ及び水晶振動子に対して並列接続させている。
In order to solve such a problem, it is considered to limit the amplitude of a reference frequency signal having a predetermined frequency output from a crystal oscillation circuit. For example, in
しかしながら、特許文献1の水晶発振回路では、出力される基準周波数信号の振幅が基準レベルから極大方向に振れる場合も、基準レベルから極小方向へ振れる場合も、いずれの場合でも、ダイオードに電流が流れる。このため、定常的にいずれかのダイオードに電流が流れ、水晶発振回路としての消費電流量が多くなってしまう。
However, in the crystal oscillation circuit of
本発明の目的は、振幅制限を行いながらも消費電流量を低減することができる水晶発振回路を実現することにある。 An object of the present invention is to realize a crystal oscillation circuit capable of reducing the amount of current consumption while limiting the amplitude.
(1)この発明の水晶発振回路は、入力信号に対して出力信号の位相が反転する反転増幅回路と、該反転増幅回路の入力端に一方端が接続され、反転増幅回路の出力端に他方端が接続された水晶振動子と、該水晶振動子に他の素子を介することなく並列接続されたダイオードと、を備えたことを特徴としている。 (1) A crystal oscillation circuit according to the present invention includes an inverting amplifier circuit in which the phase of an output signal is inverted with respect to an input signal, one end connected to the input terminal of the inverting amplifier circuit, and the other terminal connected to the output terminal of the inverting amplifier circuit. It is characterized by comprising a crystal resonator having ends connected thereto, and a diode connected in parallel to the crystal resonator without any other element interposed therebetween.
この構成では、反転増幅回路の入力端と出力端との間に水晶振動子を接続する水晶発振回路において、水晶振動子にさらにダイオードのみを直接並列接続している。この構成により、反転増幅回路の入力端と出力端との間に、ダイオードの順方向における閾値電位以上の電位差が生じると、当該ダイオードに電流が流れ、反転増幅回路の入力信号のレベルが低下する。これにより、反転増幅回路の出力信号すなわち水晶発振回路が発振する基準周波数信号の振幅が抑圧され、振幅制限される。一方、反転増幅回路の入力端と出力端との間に、ダイオードの逆方向の電位差が生じると、当該ダイオードは回路的に開放状態となる。したがって、反転増幅回路の入力信号のレベル変化には寄与せず、通常の発振による基準周波数信号の振幅レベルが得られる。このように、本構成を用いれば、ダイオードに順方向バイアスが掛かる期間は振幅制限され、ダイオードに逆方向バイアスが掛かる期間は通常の発振動作が行われ、全体として基準周波数信号が振幅制限される。この際、上述の従来例のようなダイオードを互いに異なる方向に二個並列接続した構成のように、反転増幅回路が常時遷移状態にならず、電流が常時流れないので、消費電流量が低下する。 In this configuration, in a crystal oscillation circuit in which a crystal resonator is connected between the input end and the output end of the inverting amplifier circuit, only a diode is further directly connected in parallel to the crystal resonator. With this configuration, when a potential difference equal to or greater than the threshold potential in the forward direction of the diode occurs between the input terminal and the output terminal of the inverting amplifier circuit, a current flows through the diode, and the level of the input signal of the inverting amplifier circuit decreases. . As a result, the amplitude of the output signal of the inverting amplifier circuit, that is, the amplitude of the reference frequency signal oscillated by the crystal oscillation circuit is suppressed and the amplitude is limited. On the other hand, when a potential difference in the reverse direction of the diode occurs between the input terminal and the output terminal of the inverting amplifier circuit, the diode is opened in a circuit. Therefore, the amplitude level of the reference frequency signal by normal oscillation can be obtained without contributing to the level change of the input signal of the inverting amplifier circuit. As described above, when this configuration is used, the amplitude is limited during the period in which the diode is forward-biased, and the normal oscillation operation is performed during the period in which the diode is reverse-biased, and the amplitude of the reference frequency signal is limited as a whole. . At this time, as in the configuration in which two diodes are connected in parallel in different directions as in the above-described conventional example, the inverting amplifier circuit is not always in the transition state, and current does not always flow, so the current consumption is reduced. .
(2)また、この発明の水晶発振回路の水晶振動子に並列接続されるダイオードは、単一のダイオードである。 (2) The diode connected in parallel to the crystal resonator of the crystal oscillation circuit of the present invention is a single diode.
この構成では、上述の水晶発振回路の具体的構成を示すものである。これは、例えば携帯電話の受信系のように電圧レベルが低い系であれば、ダイオードが1個であれば、十分に耐圧が得られることも考慮し、ダイオードを1個のみとすることで、回路が簡素化され、小型化される。 This configuration shows a specific configuration of the above-described crystal oscillation circuit. This is because, for example, in a system with a low voltage level such as a mobile phone reception system, if one diode is used, it is possible to obtain a sufficient withstand voltage, and by using only one diode, The circuit is simplified and miniaturized.
(3)また、この発明の水晶発振回路のダイオードは、アノードが反転増幅回路の入力端に接続し、カソードが反転増幅回路の出力端に接続されている。 (3) Further, the diode of the crystal oscillation circuit of the present invention has an anode connected to the input terminal of the inverting amplifier circuit and a cathode connected to the output terminal of the inverting amplifier circuit.
この構成では、上述の水晶発振回路の具体的構成を示すものである。反転増幅回路は、通常、入力インピーダンスが非常に高い。したがって、反転増幅回路の入力端側がアノードとなり、出力端側がカソードとなるように、ダイオードを反転増幅回路へ接続すれば、ダイオードに電流が流れて、反転増幅回路が遷移状態で動作しても、反転増幅回路へ流れる電流量は低い。これにより、水晶発振回路としての消費電流量をさらに低減することができる。 This configuration shows a specific configuration of the above-described crystal oscillation circuit. An inverting amplifier circuit usually has a very high input impedance. Therefore, if the diode is connected to the inverting amplifier circuit so that the input terminal side of the inverting amplifier circuit becomes the anode and the output terminal side becomes the cathode, a current flows through the diode, and even if the inverting amplifier circuit operates in the transition state, The amount of current flowing to the inverting amplifier circuit is low. Thereby, the current consumption amount as a crystal oscillation circuit can be further reduced.
(4)また、この発明の水晶発振回路の反転増幅回路は矩形波発振用のインバータ回路である。 (4) Further, the inverting amplifier circuit of the crystal oscillation circuit of the present invention is an inverter circuit for rectangular wave oscillation.
この構成では、上述の水晶発振回路の具体的構成を示すものである。反転増幅回路として矩形波発振用のインバータ回路とした場合、上述のように反転増幅回路にダイオードのみを直接に並列接続すれば、矩形波であっても、インバータ回路への入力バイアスの低下効果が確実に得られる。 This configuration shows a specific configuration of the above-described crystal oscillation circuit. When an inverter circuit for rectangular wave oscillation is used as the inverting amplifier circuit, if only a diode is directly connected in parallel to the inverting amplifier circuit as described above, the effect of reducing the input bias to the inverter circuit can be achieved even with a rectangular wave. It is definitely obtained.
(5)また、この発明の水晶発振回路の水晶振動子は、固有の輪郭振動モードを有する水晶振動子である。 (5) Further, the crystal resonator of the crystal oscillation circuit of the present invention is a crystal resonator having a unique contour vibration mode.
この構成では、上述の水晶振動子の具体例を示すものであり、輪郭振動モードの水晶振動子を用いれば、低背化することができる。これにより、水晶発振回路を低背化することができる。 In this configuration, a specific example of the above-described crystal resonator is shown, and if a contour resonator mode crystal resonator is used, the height can be reduced. As a result, the crystal oscillation circuit can be reduced in height.
(6)また、この発明の水晶発振回路のダイオードは、反転増幅回路が形成された半導体基板に一体形成されている。 (6) The diode of the crystal oscillation circuit of the present invention is integrally formed on a semiconductor substrate on which an inverting amplifier circuit is formed.
この構成では、ダイオードと反転増幅回路とが同じ半導体基板に一体形成されることで、水晶発振回路を低背化、小型化することができる。 In this configuration, since the diode and the inverting amplifier circuit are integrally formed on the same semiconductor substrate, the crystal oscillation circuit can be reduced in height and size.
この発明によれば、振幅制限を行いながら、消費電力を低減した水晶発振回路を実現することができる。さらに、この発明によれば、振幅制限用の回路構成要素を従来よりも少なくすることができ、従来よりも振幅制限付きの水晶発振回路を小型に形成することができる。 According to the present invention, it is possible to realize a crystal oscillation circuit with reduced power consumption while limiting the amplitude. Furthermore, according to the present invention, it is possible to reduce the number of circuit components for limiting the amplitude as compared with the prior art, and it is possible to form a crystal oscillation circuit with an amplitude limit smaller than before.
本発明の第1の実施形態に係る水晶発振回路について、図を参照して説明する。
図1は本実施形態の水晶発振回路1の回路図であり、図1(A)が水晶発振回路1の主要構成を示す回路図であり、図1(B)がインバータINVの内部回路をも示した状態での回路図である。
A crystal oscillation circuit according to a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram of the
また、図2(A)は、本実施形態の水晶発振回路1のインバータINVの入力信号Vinの波形図および出力信号Voutの波形図であり、図2(B)は、従来回路のインバータINVの入力信号Vin’の波形図および出力信号Vout’の波形図である。なお、本実施形態で示す従来回路とは、非特許文献1に示すような、インバータINV、水晶振動子XDおよび抵抗器Rが並列接続され、インバータINVの入力端と出力端とが、キャパシタCでグランドへ接続された回路を示す。
2A is a waveform diagram of the input signal Vin and the output signal Vout of the inverter INV of the
図3は本実施形態の水晶発振回路1の比較対象である従来の2個の逆特性のダイオードを並列接続した水晶発振回路の波形図である。
FIG. 3 is a waveform diagram of a crystal oscillation circuit in which two conventional diodes having opposite characteristics, which are comparison targets of the
図1に示すように、本実施形態の水晶発振回路1は、インバータINV、水晶振動子XD、ダイオードD、抵抗器R、2個のキャパシタCを備える。
As shown in FIG. 1, the
インバータINVの出力端は、水晶発振回路1としての信号出力端子OUTである。
インバータINVは、駆動電源端子Vdd,Veeを備える。駆動電源端子Vddには所定の駆動電圧が印加され、駆動電源端子Veeはグランドに接続されている。インバータINVは、図1(B)に示すように、PチャンネルMOSFETとNチャンネルMOSFETとが縦列接続された増幅段を奇数個備える。各増幅段は、駆動電源端子Vddを介して所定レベルの駆動電圧が印加されるともに、駆動電源端子Veeを介してグランドに接続されている。また、各増幅段には、駆動電圧を抵抗分圧した入力バイアス電圧が印加されている。この複数段の増幅段の初段のゲートがインバータINVの入力端になり、最終段のPチャンネルMOSFETとNチャンネルMOSFETとの接続点がインバータINVの出力端となる。なお、本実施形態では、増幅段が複数で且つ奇数の場合を例に示したが、増幅段が1個であっても、本実施形態の構成を実現することができる。
The output terminal of the inverter INV is a signal output terminal OUT as the
The inverter INV includes drive power supply terminals Vdd and Vee. A predetermined drive voltage is applied to the drive power supply terminal Vdd, and the drive power supply terminal Vee is connected to the ground. As shown in FIG. 1B, the inverter INV includes an odd number of amplification stages in which a P-channel MOSFET and an N-channel MOSFET are connected in cascade. Each amplification stage is applied with a drive voltage of a predetermined level via a drive power supply terminal Vdd, and is connected to the ground via a drive power supply terminal Vee. In addition, an input bias voltage obtained by resistively dividing the drive voltage is applied to each amplification stage. The gate of the first stage of the plurality of amplification stages becomes the input terminal of the inverter INV, and the connection point between the P channel MOSFET and the N channel MOSFET of the final stage becomes the output terminal of the inverter INV. In this embodiment, the case where there are a plurality of amplification stages and an odd number is shown as an example, but the configuration of this embodiment can be realized even if there is only one amplification stage.
このようなインバータINVは、半導体基板に形成された集積回路により実現される。 Such an inverter INV is realized by an integrated circuit formed on a semiconductor substrate.
水晶振動子XDは、インバータINVに並列接続している。すなわち、水晶振動子XDの一方端はインバータINVの入力端に接続し、水晶振動子XDの他方端はインバータINVの出力端に接続している。水晶振動子XDは、輪郭振動モードにより基準周波数で共振する水晶を用いている。なお、ATカットの水晶を用いても、本願の構成を実現することはできるが、輪郭振動モードの水晶を用いることが望ましい。そして、このように、輪郭振動モードの水晶を用いることで、水晶振動子XDの形状を、ATカットの水晶を用いた場合よりも、低背化することができる。 The crystal resonator XD is connected in parallel to the inverter INV. That is, one end of the crystal unit XD is connected to the input end of the inverter INV, and the other end of the crystal unit XD is connected to the output end of the inverter INV. The crystal resonator XD uses a crystal that resonates at a reference frequency in the contour vibration mode. Although the configuration of the present application can be realized by using an AT-cut crystal, it is desirable to use a contour vibration mode crystal. As described above, by using the crystal in the contour vibration mode, the shape of the crystal unit XD can be made lower than that in the case of using the AT-cut crystal.
このような水晶振動子XDは、例えば、上述の半導体基板上に実装されることで、インバータINVと回路的に接続する。 For example, such a crystal resonator XD is mounted on the above-described semiconductor substrate to be connected to the inverter INV in a circuit.
抵抗器Rは、インバータINVおよび水晶振動子XDに並列接続している。すなわち、抵抗器Rの一方端はインバータINVの入力端に接続し、抵抗器Rの他方端はインバータINVの出力端に接続している。抵抗器Rは、所謂、このような水晶発振回路において発振を安定化させる抵抗であり、所定の抵抗値に設定されている。 The resistor R is connected in parallel to the inverter INV and the crystal resonator XD. That is, one end of the resistor R is connected to the input end of the inverter INV, and the other end of the resistor R is connected to the output end of the inverter INV. The resistor R is a resistor that stabilizes oscillation in a so-called crystal oscillation circuit, and is set to a predetermined resistance value.
このような抵抗器Rは、例えばディスクリート型の抵抗素子により実現され、上述の半導体基板上に実装されることで、インバータINVや水晶振動子XDと回路的に接続する。なお、抵抗値によっては、抵抗器Rを半導体基板内に形成してもよい。 Such a resistor R is realized by, for example, a discrete resistance element, and is connected to the inverter INV or the crystal resonator XD by being mounted on the above-described semiconductor substrate. Depending on the resistance value, the resistor R may be formed in the semiconductor substrate.
ダイオードDは、インバータINV、水晶振動子XD、および抵抗器Rに並列接続している。この際、ダイオードDのアノードは、インバータINVの入力端に接続し、ダイオードDのカソードは、インバータINVの出力端に接続している。 The diode D is connected in parallel to the inverter INV, the crystal resonator XD, and the resistor R. At this time, the anode of the diode D is connected to the input terminal of the inverter INV, and the cathode of the diode D is connected to the output terminal of the inverter INV.
このようなダイオードDは、上述の半導体基板内に形成したpn接合を利用している。また、このダイオードDを、ディスクリート型の素子として、半導体基板上に実装してもよい。ただし、ダイオードDを半導体基板内に形成することで、水晶発振回路1を低背化することができる。
Such a diode D utilizes a pn junction formed in the semiconductor substrate described above. Further, this diode D may be mounted on a semiconductor substrate as a discrete element. However, the
2個のキャパシタCは、所謂コルピッツ発振用のキャパシタであり、インバータINVの入力端と出力端とをそれぞれグランドへ接続している。このキャパシタCも、ディスクリート型の素子であっても、半導体基板内に形成してもよい。そして、キャパシタCを半導体基板内に形成することで、水晶発振回路1を低背化することができる。
The two capacitors C are so-called Colpitts oscillation capacitors, and each of the input terminal and the output terminal of the inverter INV is connected to the ground. The capacitor C may be a discrete element or may be formed in the semiconductor substrate. Then, by forming the capacitor C in the semiconductor substrate, the
以上のような構成とすることで、所謂コルピッツ型の水晶発振回路を構成することができる。そして、単一のダイオードDをインバータINVや水晶振動子XDに並列接続することで、次のような作用効果が得られる。 With the above configuration, a so-called Colpitts-type crystal oscillation circuit can be configured. Then, by connecting a single diode D in parallel to the inverter INV and the crystal resonator XD, the following effects can be obtained.
ダイオードDは、上述のように、アノードがインバータINVの入力端に接続し、カソードがインバータINVの出力端に接続している。 As described above, the diode D has an anode connected to the input terminal of the inverter INV and a cathode connected to the output terminal of the inverter INV.
ここで、発振の開始直後には、インバータINVの入力信号のレベルが低いため、ダイオードDの順方向の閾値電圧レベル未満であり、ダイオードDはOFF状態となる。このため、ダイオードDは、回路的には抵抗器として機能し、抵抗器Rとともに安定的な励振に寄与し、回路的に他の機能は生じない。なお、ここでいう閾値電圧レベルとは、ダイオードの順方向に電圧を印加した際に、急激に電流量が増加する閾値の電圧レベルを意味している。 Here, immediately after the start of oscillation, since the level of the input signal of the inverter INV is low, it is below the threshold voltage level in the forward direction of the diode D, and the diode D is turned off. For this reason, the diode D functions as a resistor in terms of circuit, contributes to stable excitation together with the resistor R, and does not generate other functions in terms of circuit. Here, the threshold voltage level means a threshold voltage level at which the amount of current suddenly increases when a voltage is applied in the forward direction of the diode.
励振が進んでいき、インバータINVが遷移状態にある間は、水晶振動子XDに応じた励振信号の振幅レベルすなわちインバータINVの入力信号および出力信号が徐々に大きくなっていく。この際、励振信号は、基準バイアス電位に対して正電圧方向と負電圧方向とに交互に振れる信号となる。そして、ダイオードDが無いものとして、所定レベル以上に励振が進行して、インバータINVが飽和状態動作になると、基準バイアス電位に対して正電圧側のHiレベル電位と、負電圧側のLowレベル電位とを繰り返す矩形波の信号となる。 While the excitation progresses and the inverter INV is in the transition state, the amplitude level of the excitation signal corresponding to the crystal resonator XD, that is, the input signal and output signal of the inverter INV gradually increase. At this time, the excitation signal is a signal that alternately swings in the positive voltage direction and the negative voltage direction with respect to the reference bias potential. Then, assuming that the diode D is not present and the excitation progresses to a predetermined level or higher and the inverter INV is in a saturated state operation, the Hi level potential on the positive voltage side and the Low level potential on the negative voltage side with respect to the reference bias potential. It becomes a rectangular wave signal that repeats.
このような発振の過程において、本実施形態のダイオードDが存在し、発振信号(厳密には励振信号)の正電圧側に振れる期間での電位が、ダイオードDの順方向の閾値電圧レベル以上になると、ダイオードDがON状態となる。これにより、インバータINVの入力端からダイオードDを介して電流が流れ、インバータINVの入力バイアス電圧が低下する。これにより、インバータINVに入力信号が入力されても増幅されず、励振信号の正電圧側に振れる期間が増幅されないままで出力される。 In such an oscillation process, the diode D of the present embodiment is present, and the potential in the period in which the oscillation signal (strictly speaking, the excitation signal) swings to the positive voltage side is equal to or higher than the forward threshold voltage level of the diode D. Then, the diode D is turned on. As a result, a current flows from the input terminal of the inverter INV via the diode D, and the input bias voltage of the inverter INV decreases. As a result, even if an input signal is input to the inverter INV, it is not amplified, and the period during which the excitation signal swings to the positive voltage side is output without being amplified.
一方、発振信号が負電圧側に振れる期間では、ダイオードDはOFF状態のままであり、インバータINVの入力バイアス電圧は低下しない。これにより、インバータINVは通常通りに機能して飽和状態となり、入力信号が負電圧側のLowレベル電位まで増幅されて出力される。このように、本実施形態の構成を用いれば、入力信号が基準電位に対して正電圧側に振れる期間では増幅されず、入力信号が基準電位に対して負電圧側に振れる期間では増幅された発振信号が得られる。 On the other hand, during the period in which the oscillation signal swings to the negative voltage side, the diode D remains in the OFF state, and the input bias voltage of the inverter INV does not decrease. As a result, the inverter INV functions normally and becomes saturated, and the input signal is amplified to the low level potential on the negative voltage side and output. As described above, when the configuration of the present embodiment is used, the input signal is not amplified during the period in which the input signal swings to the positive voltage side, but is amplified in the period in which the input signal swings to the negative voltage side with respect to the reference potential. An oscillation signal is obtained.
これにより、図2(A)に示すような波形の入力信号Vinと出力信号Voutとが得られる。すなわち、水晶発振回路1としての発振信号(基準周波数信号)である出力信号Voutは、入力信号Vinが基準電位に対して正電圧側に振れた場合には増幅されず、基準電位に対して負電圧側に振れた場合には増幅された波形となる。
Thereby, an input signal Vin and an output signal Vout having waveforms as shown in FIG. That is, the output signal Vout that is an oscillation signal (reference frequency signal) as the
一方、図2(B)に示すように、従来のダイオードを用いない水晶発振回路の入力信号Vin’と出力信号Vout’とは、インバータINVの増幅能力に応じて、基準電位に対して正電圧側も負電圧側も最大振幅レベルまで電圧レベルが振れる波形となる。なお、図2(B)は、ATカット水晶を用いたものであり、上述の輪郭振動モードの水晶を用いて、ダイオードDを用いないと、振幅レベルが或程度以上になった時点で、発振停止してしまい、発振信号が得られない。 On the other hand, as shown in FIG. 2B, the input signal Vin ′ and the output signal Vout ′ of the crystal oscillation circuit that does not use a conventional diode are positive with respect to the reference potential according to the amplification capability of the inverter INV. Both the negative voltage side and the negative voltage side have a waveform in which the voltage level swings to the maximum amplitude level. FIG. 2B uses an AT-cut quartz crystal. When the above-described contour vibration mode quartz crystal is used and the diode D is not used, the oscillation occurs when the amplitude level exceeds a certain level. It stops and no oscillation signal can be obtained.
このように、本実施形態の構成を用いることで、安定的に発振させながら、且つ発振信号の振幅制限を行うことができる。 Thus, by using the configuration of the present embodiment, it is possible to limit the amplitude of the oscillation signal while stably oscillating.
さらに、従来技術に示した特許文献1の水晶発振回路では、互いに特性方向が逆となるダイオードを、インバータINVへ並列に接続している。このような構成では、入力信号が基準電位に対して正に振れている期間も負に振れている期間も振幅制限されて図3に示すような波形となる。この際、インバータINVは、入力信号が基準電位に対して正に振れている期間も負に振れている期間も遷移状態となり、電流が常時流れてしまう。
Furthermore, in the crystal oscillation circuit disclosed in
しかしながら、本実施形態の構成を用いれば、入力信号が基準電位に対して正に振れている期間は遷移状態であるが、入力信号が基準電位に対して負に振れている期間は飽和状態となる。このため、入力信号が基準電位に対して正に振れている期間しか電流が流れず、水晶発振回路としての消費電流量を低減することができる。 However, if the configuration of this embodiment is used, the period during which the input signal swings positive with respect to the reference potential is in the transition state, but the period during which the input signal swings negative with respect to the reference potential is in the saturated state. Become. For this reason, current flows only during a period in which the input signal swings positive with respect to the reference potential, and the amount of current consumption as the crystal oscillation circuit can be reduced.
また、本実施形態の構成ではダイオードを1個だけ用いればよいので、水晶発振回路としての構成要素を少なくでき、小型化できる。 Further, in the configuration of the present embodiment, since only one diode is used, the number of components as a crystal oscillation circuit can be reduced and the size can be reduced.
次に、第2の実施形態に係る水晶発振回路について、図を参照して説明する。
図4は本実施形態の水晶発振回路1’の回路図である。図5は本実施形態の水晶発振回路1’のインバータINVの入力信号Vinの波形図および出力信号Voutの波形図である。
Next, a crystal oscillation circuit according to a second embodiment will be described with reference to the drawings.
FIG. 4 is a circuit diagram of the
本実施形態の水晶発振回路1’は、第1の実施形態に示した水晶発振回路1に対して、ダイオードDの接続方向を異ならせたものであり、他の構成は同じである。本実施形態のダイオードDのアノードは、インバータINVの出力端に接続し、ダイオードDのアノードは、インバータINVの入力端に接続している。
The
このような構成とすると、図5に示すように、入力信号が基準電位に対して正電圧側に振れる期間では、インバータINVが飽和状態となり、通常の発振が行われる。一方、入力信号が基準電位に対して負電圧側に振れる期間では、インバータINVが遷移状態のままであり、振幅制限される。これにより、全体として振幅制限された発振信号を得ることができる。 With such a configuration, as shown in FIG. 5, during the period in which the input signal swings to the positive voltage side with respect to the reference potential, the inverter INV is saturated and normal oscillation is performed. On the other hand, during the period in which the input signal swings to the negative voltage side with respect to the reference potential, the inverter INV remains in the transition state and the amplitude is limited. Thereby, an oscillation signal whose amplitude is limited as a whole can be obtained.
そして、本実施形態の場合、入力信号が基準電位に対して正電圧側に振れる期間では、インバータINVが飽和状態であるので、インバータINVの消費電流量がほとんど無く、第1の実施形態と同様に、水晶発振回路としての消費電流量を低減することができる。 In the case of this embodiment, since the inverter INV is in a saturated state during the period in which the input signal swings to the positive voltage side with respect to the reference potential, there is almost no current consumption of the inverter INV, which is the same as in the first embodiment. In addition, the amount of current consumption as the crystal oscillation circuit can be reduced.
なお、第2の実施形態に示すように、ダイオードDのカソードをインバータINVの入力端に接続し、アノードをインバータINVの出力端に接続する構成でも、上述のように振幅制限を行いながら、消費電流量を低減し、安定に発振信号を出力することができる。しかしながら、上述の第1の実施形態の構成を用いれば、水晶発振回路としての消費電流量をより低減することができる。これは、通常インバータINVの入力インピーダンスが高いので、第1の実施形態のように、ダイオードDのアノードをインバータINVの入力端に接続し、カソードをインバータINVの出力端に接続する構成にすれば、ダイオードDに電流が流れて、インバータINVが遷移状態で動作しても、インバータINVに流れる電流量は低くなる。これにより、インバータINVの消費電流量が低減し、水晶発振回路としての消費電流量を、より低減することができる。 As shown in the second embodiment, the diode D is connected to the input terminal of the inverter INV and the anode is connected to the output terminal of the inverter INV. The amount of current can be reduced and an oscillation signal can be output stably. However, if the configuration of the first embodiment described above is used, the amount of current consumption as the crystal oscillation circuit can be further reduced. This is because the input impedance of the inverter INV is usually high, so that the anode of the diode D is connected to the input terminal of the inverter INV and the cathode is connected to the output terminal of the inverter INV as in the first embodiment. Even if a current flows through the diode D and the inverter INV operates in the transition state, the amount of current flowing through the inverter INV becomes low. Thereby, the current consumption amount of the inverter INV is reduced, and the current consumption amount as the crystal oscillation circuit can be further reduced.
また、上述の各実施形態では、インバータINVおよび水晶振動子XDに対して、ダイオードDを1個だけ並列接続する例を示した。しかしながら、特性方向を一致させた複数のダイオードDを直列接続したダイオード回路を構成し、当該ダイオード回路をインバータINVおよび水晶振動子XDに対して並列接続させる構成を用いてもよい。ただし、上述の各実施形態に示したように、ダイオードを1個だけ並列接続する構造とすれば、回路構成要素を低減でき、水晶発振回路を、より小型化することができる。そして、通常の携帯端末の受信系回路であれば、ダイオードを1個とする構成にしても、十分な耐圧が得られる。したがって、上述の各実施形態の構成とすれば、実用的に十分な発振機能を有し、より小型の水晶発振回路を実現することができる。 Further, in each of the above-described embodiments, an example in which only one diode D is connected in parallel to the inverter INV and the crystal resonator XD has been described. However, a configuration may be used in which a diode circuit in which a plurality of diodes D having the same characteristic direction are connected in series is connected, and the diode circuit is connected in parallel to the inverter INV and the crystal unit XD. However, as shown in each of the above-described embodiments, if only one diode is connected in parallel, circuit components can be reduced and the crystal oscillation circuit can be further downsized. In the case of a reception system circuit of a normal mobile terminal, a sufficient breakdown voltage can be obtained even if a single diode is used. Therefore, with the configuration of each of the embodiments described above, it is possible to realize a smaller crystal oscillation circuit having a practically sufficient oscillation function.
また、上述のダイオードDのみを、インバータINVおよび水晶振動子XDに対して並列接続する構成を用いれば、上述のような矩形波の発振信号を得るような場合であっても、確実に振幅制限することができる。これは、例えば、ダイオードD以外に他のインピーダンス成分を有するキャパシタ等の回路素子がダイオードDに直列接続されていると、矩形波の波形が歪み、確実に振幅制限できないからである。そして、このような余分な回路素子を備える必要がないことにより、水晶発振回路をより小型に構成することができる。 In addition, if only the above-mentioned diode D is connected in parallel to the inverter INV and the crystal resonator XD, the amplitude is reliably limited even when the rectangular wave oscillation signal as described above is obtained. can do. This is because, for example, if a circuit element such as a capacitor having another impedance component other than the diode D is connected in series to the diode D, the waveform of the rectangular wave is distorted and the amplitude cannot be reliably limited. And since it is not necessary to provide such an extra circuit element, a crystal oscillation circuit can be comprised more compactly.
また、上述の各実施形態では、インバータINVを例に説明したが、入力信号と出力信号との位相が逆(180°位相差)であり、所定の増幅率を有する反転増幅回路であれば、上述の構成を適用でき、上述の作用効果が得られる。 In each of the embodiments described above, the inverter INV has been described as an example. However, if the phase of the input signal and the output signal is opposite (180 ° phase difference) and the inverting amplifier circuit has a predetermined amplification factor, The above-described configuration can be applied, and the above-described effects can be obtained.
1,1’−水晶発振回路、INV−インバータ、D−ダイオード、XD−水晶振動子、R−抵抗器、C−キャパシタ 1,1'-crystal oscillator circuit, INV-inverter, D-diode, XD-crystal oscillator, R-resistor, C-capacitor
Claims (6)
該反転増幅回路の入力端に一方端が接続され、前記反転増幅回路の出力端に他方端が接続された水晶振動子と、
該水晶振動子に他の素子を介することなく並列接続されたダイオードと、
を備えた水晶発振回路。 An inverting amplifier circuit in which the phase of the output signal is inverted with respect to the input signal;
A crystal resonator having one end connected to the input end of the inverting amplifier circuit and the other end connected to the output end of the inverting amplifier circuit;
A diode connected in parallel to the crystal unit without any other elements;
Crystal oscillation circuit with
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225538A JP5532798B2 (en) | 2009-09-29 | 2009-09-29 | Crystal oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225538A JP5532798B2 (en) | 2009-09-29 | 2009-09-29 | Crystal oscillation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077724A true JP2011077724A (en) | 2011-04-14 |
JP5532798B2 JP5532798B2 (en) | 2014-06-25 |
Family
ID=44021251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009225538A Active JP5532798B2 (en) | 2009-09-29 | 2009-09-29 | Crystal oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5532798B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015502085A (en) * | 2011-11-10 | 2015-01-19 | クアルコム,インコーポレイテッド | Multi-frequency reconfigurable voltage controlled oscillator (VCO) and method for providing same |
JP7485746B2 (en) | 2021-12-22 | 2024-05-16 | リアルテック セミコンダクター コーポレイション | Oscillator circuit and method for automatically calibrating duty cycle |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513590A (en) * | 1978-07-14 | 1980-01-30 | Sanyo Electric Co Ltd | Crystal oscillator circuit |
JPS59225603A (en) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | Oscillating circuit |
JPH0353706A (en) * | 1989-07-21 | 1991-03-07 | Nec Corp | Oscillation circuit |
JPH04192603A (en) * | 1990-11-24 | 1992-07-10 | Murata Mfg Co Ltd | Voltage controlled oscillation circuit |
JPH09148845A (en) * | 1995-11-22 | 1997-06-06 | Toyo Commun Equip Co Ltd | Oscillation circuit |
JP2004104553A (en) * | 2002-09-11 | 2004-04-02 | Toyo Commun Equip Co Ltd | Piezoelectric oscillator |
JP2005026843A (en) * | 2003-06-30 | 2005-01-27 | River Eletec Kk | Piezoelectric device |
JP2008211429A (en) * | 2007-02-26 | 2008-09-11 | Epson Toyocom Corp | Contour vibrator |
-
2009
- 2009-09-29 JP JP2009225538A patent/JP5532798B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513590A (en) * | 1978-07-14 | 1980-01-30 | Sanyo Electric Co Ltd | Crystal oscillator circuit |
JPS59225603A (en) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | Oscillating circuit |
JPH0353706A (en) * | 1989-07-21 | 1991-03-07 | Nec Corp | Oscillation circuit |
JPH04192603A (en) * | 1990-11-24 | 1992-07-10 | Murata Mfg Co Ltd | Voltage controlled oscillation circuit |
JPH09148845A (en) * | 1995-11-22 | 1997-06-06 | Toyo Commun Equip Co Ltd | Oscillation circuit |
JP2004104553A (en) * | 2002-09-11 | 2004-04-02 | Toyo Commun Equip Co Ltd | Piezoelectric oscillator |
JP2005026843A (en) * | 2003-06-30 | 2005-01-27 | River Eletec Kk | Piezoelectric device |
JP2008211429A (en) * | 2007-02-26 | 2008-09-11 | Epson Toyocom Corp | Contour vibrator |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015502085A (en) * | 2011-11-10 | 2015-01-19 | クアルコム,インコーポレイテッド | Multi-frequency reconfigurable voltage controlled oscillator (VCO) and method for providing same |
JP7485746B2 (en) | 2021-12-22 | 2024-05-16 | リアルテック セミコンダクター コーポレイション | Oscillator circuit and method for automatically calibrating duty cycle |
Also Published As
Publication number | Publication date |
---|---|
JP5532798B2 (en) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102062541B1 (en) | Charge pump regulator circuit | |
US9515638B2 (en) | Bipolar transistor frequency doublers at millimeter-wave frequencies | |
KR101209405B1 (en) | low phase noise amplifier circuit | |
JP2009239972A (en) | Piezoelectric oscillator | |
TW200922114A (en) | Controllable oscillating system and related method for generating differential oscillating signal | |
US7034628B1 (en) | Crystal oscillator circuit having a start-up time reduction circuit | |
CN210431389U (en) | Oscillator circuit and integrated circuit | |
JP2008252783A (en) | Piezoelectric oscillator | |
JP2006222524A (en) | Oscillation circuit | |
JP5532798B2 (en) | Crystal oscillation circuit | |
JP2008017449A (en) | Differential oscillation device and modulator | |
CN110336558B (en) | Oscillator circuit and integrated circuit | |
JP2005160093A (en) | Method and apparatus for generating oscillation signal according to control current | |
JP2003283305A (en) | Oscillation circuit with temperature compensation | |
JP5035017B2 (en) | Oscillator circuit | |
JP2004104553A (en) | Piezoelectric oscillator | |
WO2013035346A1 (en) | Crystal oscillation circuit | |
JP2017135657A (en) | Level shift circuit | |
JP5233758B2 (en) | Oscillator | |
JP3455489B2 (en) | Frequency multiplier | |
JP4962759B2 (en) | Pulse signal generator and clock signal generator | |
JP2021175061A (en) | AC amplifier | |
JP2013090188A (en) | Crystal oscillator circuit | |
JP2010287997A (en) | Amplifier and oscillator | |
JP5477492B2 (en) | Piezoelectric oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5532798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |