JP2011065587A - 処理システムおよび試験装置 - Google Patents

Abstract

【課題】複数の制御部により並列に発生される命令データを動作部が処理する処理システムにおいて、通信量を低減する。
【解決手段】並列に発生される命令データを処理する処理システムであって、それぞれが命令データを発生する複数の制御部と、与えられる命令データに応じて動作する動作部と、動作部に伝送されるべき命令データにおいて、いずれの制御部が発生したデータであるかを示すヘッダ情報を格納するヘッダ情報格納部と、複数の制御部が発生したそれぞれの命令データから、ヘッダ情報格納部が格納したヘッダ情報を除外して動作部に伝送し、動作部から受け取る動作結果データに、ヘッダ情報格納部が格納したヘッダ情報を追加して、制御部に伝送するインターフェース部とを備える処理システムを提供する。
【選択図】図５

Description

本発明は、処理システムおよび試験装置に関する。

半導体チップ等の被試験デバイスを試験する試験装置として、複数の処理を並列に実行する装置が知られている（例えば、特許文献１参照）。また、複数のＣＰＵが命令を並列に発生して、これらの命令に応じて複数の動作部が並列に動作する装置も考えられる。この場合、複数のＣＰＵおよび複数の動作部は、共通のインターフェース部を介して接続される場合が考えられる。

特開２０００−２０４７９号公報

共通のインターフェース部は、複数のＣＰＵから受け取る命令を格納する共通バッファと、複数の動作部に対応する複数の個別バッファと、共通バッファが格納した命令を順次読み出して各個別バッファに振り分ける振分部と、個別バッファが格納した命令を対応する動作部に伝送する通信コントローラとを有する。なお、通信コントローラは、動作部に命令を伝送した後、所定の期間内に動作部から返信が無い場合に、所定のタイムアウト処理を行う。

タイムアウト処理は、例えば当該命令を再送する処理、または、当該命令の次の命令に移行する処理を指す。それぞれの通信コントローラがタイムアウト機能を有するので、それぞれの通信コントローラおよび動作部との間の通信、または、動作部自体に異常が生じると、通信コントローラは、タイムアウト処理を繰り返しながら動作する。このため、対応する個別バッファに命令が蓄積してしまう。

個別バッファに命令が蓄積すると、共通バッファから当該個別バッファに命令を移動できなくなり、共通バッファにも命令が蓄積する。その結果、異常が生じた系とは異なる系の動作部に対する命令も、共通バッファに書き込めなくなり、異常の無い動作部に対しても影響を与えてしまう。

また、所定の命令に対する動作部の動作結果は、当該命令を発生したＣＰＵに伝送される。このため、命令データおよび動作結果データには、動作結果データを当該ＣＰＵに伝送するのに用いるヘッダ情報が添付される。しかし、これらのデータにヘッダ情報を添付して伝送すると、通信量が増大してしまう。特に、動作部および通信コントローラの間を比較的に低速なシリアル通信で接続する場合、当該通信量の増大の影響が顕著となってしまう。

上記課題を解決するために、本発明の第１の態様においては、並列に発生される命令データを処理する処理システムであって、それぞれが命令データを発生する複数の制御部と、与えられる命令データに応じて動作する動作部と、動作部に伝送されるべき命令データにおいて、いずれの制御部が発生したデータであるかを示すヘッダ情報を格納するヘッダ情報格納部と、複数の制御部が発生したそれぞれの命令データから、ヘッダ情報格納部が格納したヘッダ情報を除外して動作部に伝送し、動作部から受け取る動作結果データに、ヘッダ情報格納部が格納したヘッダ情報を追加して、制御部に伝送するインターフェース部とを備える処理システム、ならびに、当該処理システムを備える試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施形態に係る処理システム１００の構成例を示す図である。 図１に示した処理システム１００の動作例を示す図である。 図１に示した処理システム１００の動作例を示す図である。 振分部３６の構成例を示す図である。 他の実施形態に係る処理システム１００の構成例を示す図である。 図５に関連して説明した処理システム１００の動作例を示す図である。 振分部３６の他の構成例を示す図である。 他の実施形態に係る試験装置２００の構成例を、被試験デバイス３００とあわせて示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、実施形態に係る処理システム１００の構成例を示す図である。処理システム１００は、並列に発生した命令データを並列に処理するシステムであって、制御系１０、データ伝送部２０、インターフェース部３０、および、複数の動作部５０を備える。

制御系１０は、複数の命令データを並列に発生する。例えば制御系１０には、発生すべき命令データを順次指定するスレッドが複数与えられる。制御系１０は、複数の制御部１２を有する。複数の制御部１２は、複数のスレッドに対応して設けられ、それぞれが対応するスレッドを処理する。制御部１２は、スレッドに応じた命令データを発生するＣＰＵであってよい。制御部１２は、当該命令データがいずれの制御部１２により生成されたか、および、いずれの動作部５０に供給されるべきかを示すヘッダ情報を添付した命令データを生成する。

それぞれの制御部１２は、命令データに対する動作部５０の動作結果データを受け取ってよい。それぞれの制御部１２は、受け取った動作結果データに対して所定の処理を行い、スレッドの供給元に伝送してよい。

データ伝送部２０は、制御系１０およびインターフェース部３０の間でデータを伝送する。例えばデータ伝送部２０は、それぞれの動作部５０への命令データを制御系１０から受信して、インターフェース部３０に送信する。また、データ伝送部２０は、それぞれの動作部５０における動作結果データをインターフェース部３０から受信して、制御系１０に送信する。

一例としてデータ伝送部２０は、ＰＣＩエクスプレスの規格を満たす伝送装置であってよい。本例のデータ伝送部２０は、動作部５０に含まれるメモリのデータを読み出すリード要求命令データをインターフェース部３０に伝送してから、所定の期間内に当該リード要求命令データに対する動作結果データを受け取らなかった場合に、当該リード要求命令データをインターフェース部３０に再送する機能を有してよい。

また、データ伝送部２０の通信速度は、インターフェース部３０および動作部５０の間の通信速度より速いことが好ましい。つまり、データ伝送部２０の単位時間当たりの通信量は、インターフェース部３０および複数の動作部５０の間の当該単位時間当たりの通信量より多くてよい。

インターフェース部３０は、データ伝送部２０および複数の動作部５０の間に設けられ、データ伝送部２０および複数の動作部５０の間で伝送するデータを処理する。インターフェース部３０は、共通コントローラ３２、共通バッファ３４、振分部３６、複数の個別バッファ３８、および、複数の個別コントローラ４０を有する。

共通コントローラ３２は、データ伝送部２０およびインターフェース部３０の間の通信を制御する。例えば共通コントローラ３２は、データ伝送部２０から受け取った信号を、インターフェース部３０の仕様に応じた信号に変換してよく、インターフェース部３０からデータ伝送部２０に伝送する信号を、データ伝送部２０の仕様に応じた信号に変換してよい。共通コントローラ３２は、ＰＣＩエクスプレスコントローラであってよい。

共通バッファ３４は、複数の動作部５０およびデータ伝送部２０の間に設けられ、複数の動作部５０およびデータ伝送部２０の間で伝送するデータを格納する。共通バッファ３４は、複数の動作部５０からデータ伝送部２０に伝送するデータを格納する領域と、データ伝送部２０から複数の動作部５０に伝送するデータを格納する領域とを有してよい。

共通バッファ３４は、複数の動作部５０に対する命令データをデータ伝送部２０から受信して、共通の領域に格納する。共通バッファ３４は、少なくとも動作部５０の個数以上の命令データを格納できる領域を有することが好ましい。

振分部３６は、共通バッファ３４および複数の個別バッファ３８の間に設けられ、共通バッファ３４および複数の個別バッファ３８の間でデータを受け渡す。例えば振分部３６は、共通バッファ３４が格納した命令データを順次読み出して、読み出した命令データを、対応する個別バッファ３８に順次振り分けて書き込む。振分部３６は、共通バッファ３４が格納されてからの時間が、より経過している命令データを優先して読み出してよい。

振分部３６は、命令データのヘッダ情報で指定される動作部５０に対応する個別バッファ３８に、当該命令データを書き込んでよい。また、振分部３６は、個別バッファ３８への書き込みが完了した命令データを、共通バッファ３４から削除する。

複数の個別バッファ３８は、複数の動作部５０と一対一に対応して、振分部３６および個別コントローラ４０の間に設けられる。それぞれの個別バッファ３８は、振分部３６が振り分けた命令データを格納し、対応する個別コントローラ４０を介して、対応する動作部５０に順次伝送する。例えば個別バッファ３８は、先に格納したデータを先に出力するＦＩＦＯメモリであってよい。

また、それぞれの個別バッファ３８は、複数の命令データを格納できる領域を有する。それぞれの個別バッファ３８は、少なくとも制御部１２の個数以上の命令データを格納できることが好ましい。

複数の個別コントローラ４０は、複数の動作部５０と一対一に対応して、個別バッファ３８および動作部５０の間に設けられる。それぞれの個別コントローラ４０は、インターフェース部３０および動作部５０の間の通信をコントロールする。例えば個別コントローラ４０は、動作部５０から受け取った信号を、インターフェース部３０の仕様に応じた信号に変換してよく、インターフェース部３０から動作部５０に伝送する信号を、動作部５０の仕様に応じた信号に変換してよい。

インターフェース部３０および各動作部５０の通信は、比較的に低速なシリアル通信であってよい。この場合、それぞれの個別コントローラ４０は、シリアル通信コントローラであってよい。

複数の動作部５０は、それぞれが与えられる命令データに応じて動作する。例えばそれぞれの動作部５０は、与えられるリード要求命令データで指定されるアドレスのデータを出力し、且つ、与えられるライト要求命令データで指定されるアドレスに、当該命令データで指定されるデータを書き込むメモリを有してよい。

また、動作部５０は、与えられる命令データに応じた動作結果データを、インターフェース部３０に送信する。例えば、リード要求命令データに対しては、メモリから読み出したデータを含む動作結果データを送信してよい。また、ライト要求命令データに対しては、メモリへのデータ書き込みが終了した旨を示す動作結果データを送信してよい。なお、動作部５０は、受け取った命令データのヘッダ情報に含まれる、いずれかの制御部１２を指定する情報を、動作結果データのヘッダ情報に含めて送信してよい。

それぞれの個別コントローラ４０は、対応する動作部５０から受け取った動作結果データを、対応する個別バッファ３８に書き込む。それぞれの個別バッファ３８は、命令データを格納する領域と、動作結果データを格納する領域とを独立して有してよい。

振分部３６は、それぞれの個別バッファ３８が格納した動作結果データを読み出して、共通バッファ３４に書き込む。このとき、読み出した動作結果データは、個別バッファ３８から削除される。

共通バッファ３４は、格納した動作結果データを、共通コントローラ３２およびデータ伝送部２０を介して制御系１０に伝送する。データ伝送部２０は、動作結果データのヘッダ情報で指定される制御部１２に、当該動作結果データを伝送する。以上の構成により、並列に発生した複数の命令を、共通のインターフェース部３０を介して並列に処理することができる。

図２は、図１に示した処理システム１００の動作例を示す図である。本例では、２つの動作部５０を用いて処理システム１００の動作を説明する。一方の動作部５０−Ａに異常が生じ、または、動作部５０−Ａおよび個別バッファ３８−Ａの間の通信に異常が生じると、個別バッファ３８−Ａが格納した命令データＡが実行されずに蓄積する。

命令データが蓄積して、個別バッファ３８−Ａの空き領域がなくなると、振分部３６は、個別バッファ３８−Ａに命令データＡを書き込めなくなる。このため、動作部５０−Ａに対する命令データＡが、共通バッファ３４に蓄積する。その結果、共通バッファ３４にも空き領域がなくなり、異常のない動作部５０−Ｂに対する命令データＢをも、共通バッファ３４に格納できなくなり、動作部５０−Ｂへのアクセスに影響を与えてしまう。

図３は、図１に示した処理システム１００の動作例を示す図である。振分部３６は、いずれかの動作部５０へ命令データを伝送できない、異常状態を検出する。本例の振分部３６は、図２に示したように、いずれかの個別バッファ３８に新たな命令データを書き込めない場合に、異常状態と判定する。異常状態の場合、図２に関連して説明したように、共通バッファ３４から当該命令データを削除できず、共通バッファ３４に命令データが蓄積してしまう。

本例の振分部３６は、異常状態を検出した場合に、異常状態となった動作部５０に代わって当該命令データに応じた処理を行い、共通バッファ３４から当該命令データを削除する。このとき、振分部３６は、当該命令データを、個別バッファ３８に書き込む動作を行わない。例えば振分部３６は、いずれかの動作部５０へのリード要求命令データを伝送できない場合、予め定められたダミーデータを読み出しデータとして含む擬似結果データを、共通バッファ３４等を介してデータ伝送部２０に伝送する。

振分部３６は、当該命令データのヘッダ情報の少なくとも一部を、当該擬似結果データに添付してよい。例えば振分部３６は、当該擬似結果データが、いずれの動作部５０への命令データに対する結果データであるか、および、いずれの制御部１２に伝送されるべき結果データであるかを示すヘッダ情報を、当該擬似結果データに添付してよい。

また、振分部３６は、いずれかの動作部５０へのライト要求命令データを伝送できない場合、当該命令データを共通バッファ３４から削除して、次の命令データを共通バッファ３４から読み出してよい。このときも、振分部３６は、当該命令データを、個別バッファ３８に書き込む動作を停止する。

本例の処理システム１００によれば、異常状態が検出された動作部５０に代わって、振分部３６が当該動作部５０への命令データを処理するので、いずれかの動作部５０が異常状態になっても、共通バッファ３４への命令データの蓄積を防ぐことができる。このため、他の動作部５０への影響を排除することができる。

また、ＰＣＩエクスプレス等の規格においては、データ伝送部２０が、リード要求命令データ等の所定の命令データを共通バッファ３４に送信してから、所定の期間内に当該命令データに対する動作結果データを受け取らなかった場合に、当該命令データを共通バッファ３４に再送信する場合がある。このため、いずれかの動作部５０が異常状態になった場合、当該動作部５０へのリード要求命令データの再送が繰り返し行われることが想定される。これに対し、本例の処理システム１００によれば、振分部３６が、擬似結果データをデータ伝送部２０に伝送するので、リード要求命令データの再送の繰り返しを防ぐことができる。

図４は、振分部３６の構成例を示す図である。本例の振分部３６は、振分処理部５２、データ処理部５８、個別送信部５６、データ受信部６０、および、共通送信部６２を有する。また、データ処理部５８は、異常判定部５４および擬似動作部７２を有する。

振分処理部５２は、共通バッファ３４から読み出した命令データのヘッダ情報を参照して、当該命令データをいずれの個別バッファ３８に書き込むべきかを判定する。異常判定部５４は、それぞれの命令データが振り分けられた個別バッファ３８に、当該命令データが書き込めるか否かに基づいて、個別バッファ３８および動作部５０の異常状態を検出する。

異常判定部５４は、個別送信部５６が当該命令データを個別バッファ３８に書き込めるか否かにより、異常状態を検出してよい。個別送信部５６は、受け取った命令データを、対応する個別バッファ３８に書き込む。このとき、当該命令データを個別バッファ３８に書き込めない場合、個別送信部５６は、当該個別バッファ３８、および、対応する動作部５０が異常状態である旨を異常判定部５４に通知する。

異常判定部５４は、個別バッファ３８に書き込めなかった当該命令データを、擬似動作部７２に伝送する。擬似動作部７２は、当該命令データの種類に応じた処理を行う。上述したように、擬似動作部７２は、リード要求命令データに対しては、所定のダミーデータに、当該リード要求命令データのヘッダ情報の少なくとも一部を付した擬似結果データを生成する。また、擬似動作部７２は、ライト要求命令データに対しては、動作部５０におけるライト動作が完了した旨を擬似的に通知する擬似結果データを生成してよく、擬似結果データを生成しなくともよい。

データ受信部６０は、個別バッファ３８を介して、正常な動作部５０における動作結果データを受け取る。共通送信部６２は、擬似動作部７２から受け取った擬似結果データ、および、データ受信部６０から受け取った動作結果データを、共通バッファ３４を介してデータ伝送部２０に伝送する。このような構成により、振分部３６は、異常状態と判定した動作部５０および個別バッファ３８に代わって動作することができ、正常な動作部５０および個別バッファ３８には命令データを伝送することができる。

また、異常判定部５４は、いずれかの個別バッファ３８に新たな命令データを書き込めなかった場合、それ以降に当該個別バッファ３８に書き込まれるべき命令データについて、擬似動作部７２に伝送してよい。また、異常判定部５４は、いずれかの個別バッファ３８に新たな命令データを書き込めなかった場合、それ以降に当該個別バッファ３８に書き込まれるべき命令データについて個別送信部５６に伝送せずに、当該個別バッファ３８への書き込み動作を停止してよい。

これにより、擬似動作部７２は、いずれかの個別バッファ３８に新たな命令データを書き込めなかった場合、それ以降に当該個別バッファ３８に書き込まれるべき命令データについて、当該個別バッファ３８に対応する動作部５０に代わって処理を行う。つまり、一度異常が検出された個別バッファ３８および動作部５０については、それ以降の命令データについては異常状態を判定しないので、効率よくデータを処理することができる。

なお、データ処理部５８は、いずれかの動作部５０に命令データを伝送できなかった場合、当該動作部５０への命令データの伝送に異常が生じた旨を、データ伝送部２０に通知することが好ましい。これにより、データ伝送部２０に伝送された結果データが、振分部３６が擬似的に生成したデータなのか、動作部５０が実際に生成したデータなのかを判別することができる。例えば、擬似動作部７２は、擬似結果データのヘッダ情報に、当該データが擬似結果データである旨を示す情報を添付してよい。また、擬似動作部７２は、擬似結果データのヘッダ情報を削除した上で、当該データが擬似結果データである旨を示す情報を添付してもよい。

図５は、他の実施形態に係る処理システム１００の構成例を示す図である。本例の処理システム１００は、図１から図４に関連して説明した処理システム１００の構成に加え、複数のヘッダ情報格納部６４を更に備える。他の構成は、図１から図４に関連して説明した処理システム１００と同一であってよい。

複数のヘッダ情報格納部６４は、複数の動作部５０と一対一に対応して設けられる。つまり、処理システム１００は、動作部５０およびヘッダ情報格納部６４の組み合わせを複数組並列に備える。それぞれのヘッダ情報格納部６４は、動作部５０に伝送されるべき命令データにおいて、いずれの制御部１２が発生したデータであるかを示すヘッダ情報を格納してよい。つまり、ヘッダ情報格納部６４は、当該命令データに応じた動作結果データを、いずれの制御部１２に伝送すべきかを示すヘッダ情報を格納してよい。

本例のインターフェース部３０は、複数の制御部１２が発生したそれぞれの命令データから、ヘッダ情報格納部６４が格納したヘッダ情報を除外して動作部５０に伝送する。より具体的には、振分部３６は、共通バッファ３４から読み出した命令データのうち、ヘッダ情報をヘッダ情報格納部６４に格納し、ヘッダ情報以外のデータを個別バッファ３８に格納する。

また、インターフェース部３０は、動作部５０から受け取る動作結果データに、対応するヘッダ情報格納部６４が格納したヘッダ情報を添付して、制御部１２に伝送する。より具体的には、振分部３６は、個別バッファ３８から所定の動作結果データを読み出した場合に、対応するヘッダ情報格納部６４からヘッダ情報を読み出してよい。当該所定の動作結果データは、例えばリード要求命令データに対する動作結果データであってよい。振分部３６は、読み出したヘッダ情報を、当該動作結果データに添付して共通バッファ３４に伝送する。

このような処理により、インターフェース部３０および動作部５０の間の通信量を低減することができ、且つ、命令データの発行元の制御部１２に対して、精度よく動作結果データを伝送することができる。上述したように、動作部５０およびインターフェース部３０の間は、比較的に低速なシリアル通信でデータを伝送するので、制御部１２を指定するヘッダ情報が通信帯域を圧迫してしまう。

本例の処理システム１００によれば、当該シリアル通信における通信帯域を効率よく使用することができる。また、ヘッダ情報格納部６４を、それぞれの動作部５０に対して設けるので、ヘッダ情報格納部６４に一旦分離したヘッダ情報を、対応する動作結果データに添付することができる。

なお、それぞれの制御部１２は、リード要求命令データ等の所定の命令データを発生した場合に、当該命令データに対する動作部５０の動作結果データを受け取るまで、他の命令データを発生しない条件で動作してよい。また、それぞれの動作部５０は、命令データを受け取った順番で、対応する動作結果データを出力することが好ましい。このような条件で、制御部１２および動作部５０が動作することで、一旦分離したヘッダ情報を、対応する動作結果データに精度よく添付することができる。

なお、ヘッダ情報格納部６４は、所定の命令データについてヘッダ情報を格納し、他の命令データについてはヘッダ情報を格納しなくともよい。例えばヘッダ情報格納部６４は、動作部５０から動作結果データを受け取るべき命令データについてはヘッダ情報を格納し、動作部５０から動作結果データを受け取らない命令データについてはヘッダ情報を格納しなくともよい。

より具体的には、ヘッダ情報格納部６４は、リード要求命令データについてはヘッダ情報を格納し、ライト要求命令データについてはヘッダ情報を格納しなくともよい。なお振分部３６は、いずれの場合であっても、ヘッダ情報を除外した命令データを、個別バッファ３８に書き込んでよい。

この場合、振分部３６は、個別バッファ３８から所定の動作結果データ（例えば、リード要求命令データに対する動作結果データ）を読み出した場合に、ヘッダ情報格納部６４からヘッダ情報を読み出して、当該動作結果データに添付してよい。動作部５０は、当該動作結果データが、いずれの種類の命令データに対する動作結果データかを識別する識別データを、当該動作結果データに添付して出力してよい。例えば動作部５０は、リード要求命令データに対する動作結果データに、リード要求命令データに対応する旨を示す識別データを添付して出力してよい。

振分部３６は、個別バッファ３８から読み出した動作結果データが、ヘッダ情報を添付すべき所定の命令データか否かを判定する。振分部３６は、個別バッファ３８から読み出した動作結果データに添付された識別データに基づいて、ヘッダ情報格納部６４が格納したヘッダ情報を、当該動作結果データに対して添付するか否かを判別してよい。例えば振分部３６は、当該動作結果データに添付された識別データが、リード要求命令データに対応する旨を示す場合に、ヘッダ情報格納部６４からヘッダ情報を読み出して、当該動作結果データに添付してよい。

図６は、図５に関連して説明した処理システム１００の動作例を示す図である。図５に関連して説明したように、振分部３６は、制御部１２が生成した、ヘッダ情報が添付された命令データを受け取る。振分部３６は、ヘッダ情報を命令データから分離して、ヘッダ情報格納部６４に格納する。振分部３６は、リード要求命令データ等の所定の種類の命令データのヘッダ情報を、ヘッダ情報格納部６４に格納してよい。また、振分部３６は、ヘッダ情報を除外した命令データを、当該命令データに対応する個別バッファ３８に格納する。

個別バッファ３８は、格納した命令データを動作部５０に伝送する。動作部５０は、受け取った命令データに応じて動作して、動作結果データを個別バッファ３８に伝送する。ここで、個別バッファ３８および動作部５０の間のシリアル通信では、所定のシリアル通信用ヘッダ情報を添付してデータを伝送してもよい。シリアル通信用ヘッダ情報は、振分部３６において除去されてよい。

個別バッファ３８は、動作部５０から受け取った動作結果データを振分部３６に伝送する。振分部３６は、受け取った動作結果データに、ヘッダ情報格納部６４が格納したヘッダ情報を添付して、共通バッファ３４等を介して制御部１２に伝送する。ここで、振分部３６は、受け取った動作結果データが、所定の種類の命令データに対する動作結果データである場合に、ヘッダ情報格納部６４が格納したヘッダ情報を添付してよい。

なお、ヘッダ情報格納部６４は、制御部１２の個数に応じた複数個のヘッダ情報を格納してよい。例えばヘッダ情報格納部６４は、制御部１２の個数と同一の数のヘッダ情報を格納してよい。上述したように、それぞれの制御部１２は、リード要求命令データ等の所定の種類の命令データを発生した場合、当該命令データに対する動作結果データを受け取るまで、次の命令データを発生しない。このため、それぞれのヘッダ情報格納部６４が、制御部１２の個数と同一の数のヘッダ情報を格納できる領域を有することで、必要なヘッダ情報を全て格納することができる。

また、ヘッダ情報格納部６４は、先に格納したヘッダ情報から順番に出力するＦＩＦＯ型のメモリであってよい。つまり、振分部３６は、ヘッダ情報格納部６４が格納した順番でヘッダ情報を読み出し、動作部５０から受け取った動作結果データに順番に添付する。それぞれの動作部５０は、受け取った順番で命令データを順次処理するので、ヘッダ情報格納部６４をＦＩＦＯ型にすることで、それぞれの動作結果データに対して精度よくヘッダ情報を添付することができる。

図７は、振分部３６の他の構成例を示す図である。本例の振分部３６は、振分処理部５２、データ処理部５８、個別送信部５６、ヘッダ送受信部６６、データ受信部６０、および、共通送信部６２を有する。また、本例のデータ処理部５８は、データ分離部６８およびデータ結合部７０を有する。

振分処理部５２は、共通バッファ３４から読み出した命令データのヘッダ情報を参照して、当該命令データをいずれの個別バッファ３８に書き込むべきかを判定する。データ分離部６８は、振分処理部５２により振り分けられた命令データを受け取り、ヘッダ情報を分離する。

データ分離部６８は、受け取った命令データからヘッダ情報を除去して、個別送信部５６を介して個別バッファ３８に書き込む。また、データ分離部６８は、分離したヘッダ情報を、ヘッダ送受信部６６を介してヘッダ情報格納部６４に格納する。上述したように、データ分離部６８は、所定の種類の命令データについて、ヘッダ情報をヘッダ送受信部６６に伝送してよい。

データ受信部６０は、個別バッファ３８を介して、動作部５０における動作結果データを受け取る。データ結合部７０は、データ受信部６０から受け取る動作結果データに、ヘッダ送受信部６６から受け取るヘッダ情報を添付して、共通送信部６２に伝送する。

上述したように、データ結合部７０は、受け取った動作結果データが、所定の種類の命令データに対する動作結果データの場合に、ヘッダ送受信部６６を介してヘッダ情報を読み出して、当該動作結果データに添付してよい。また、データ結合部７０は、受け取った動作結果データが、所定の種類の命令データに対応する動作結果データでない場合、当該動作結果データにヘッダ情報を付加せずに、共通送信部６２に伝送してよい。また、データ結合部７０は、受け取った動作結果データが、所定の種類の命令データに対応する動作結果データでない場合、当該動作結果データを共通送信部６２に伝送しなくともよい。

共通送信部６２は、データ結合部７０から受け取った動作結果データを、共通バッファ３４等を介してデータ伝送部２０に伝送する。データ伝送部２０は、動作結果データに添付されるヘッダ情報により指定される制御部１２に、当該動作結果データを伝送する。このような構成により、インターフェース部３０および動作部５０の間の通信量を低減しつつ、命令データの発行元の制御部１２に動作結果データを伝送することができる。

なお、振分部３６は、図４に関連して説明した機能ブロックを更に備えてもよい。この場合、図４に関連して説明した異常判定部５４は、振分処理部５２およびデータ分離部６８の間に設けられてよい。異常判定部５４は、異常状態でない動作部５０に対する命令データを、データ分離部６８に伝送する。

また、擬似動作部７２は、異常判定部５４および共通送信部６２の間に設けられる。つまり、共通送信部６２は、擬似動作部７２およびデータ結合部７０の双方から結果データを受け取る。このような構成により、いずれかの動作部５０における異常を、他の動作部５０へのアクセスに影響させず、且つ、インターフェース部３０および動作部５０の間の通信量を低減しつつ、命令データの発行元の制御部１２に動作結果データを伝送することができる。

図８は、他の実施形態に係る試験装置２００の構成例を、被試験デバイス３００とあわせて示す図である。試験装置２００は、半導体チップ等の被試験デバイス３００を複数個並列に試験する装置であって、制御装置２１０、試験部２２０、判定部２３０、処理システム１００、および、フェイルメモリ２４０を備える。

なお、制御装置２１０は、図１から図７に関連して説明した処理システム１００における制御系１０を含んでよい。また、フェイルメモリ２４０は、図１から図７に関連して説明した処理システム１００における動作部５０に含まれてよい。

制御装置２１０は、試験部２２０、判定部２３０、処理システム１００、および、フェイルメモリ２４０を制御する。試験部２２０は、被試験デバイス３００を所定の状態に制御する試験信号を、被試験デバイス３００に入力する。試験部２２０は、被試験デバイス３００ごとに設けられてよい。

判定部２３０は、被試験デバイス３００の良否を判定する。例えば判定部２３０は、試験信号に応じて被試験デバイス３００が出力する応答信号の論理パターンが、所定の期待値パターンと一致するか否かに基づいて、被試験デバイス３００の良否を判定してよい。より具体的には、被試験デバイス３００は被試験メモリを有し、試験部２２０は、当該被試験メモリの各アドレスに、所定のデータを書き込み、且つ、読み出す試験信号を生成してよい。

判定部２３０は、被試験メモリのアドレスごとに、読み出したデータと、期待値データとを比較して、良否を判定する。制御装置２１０は、判定部２３０における判定結果を、処理システム１００を介して、フェイルメモリ２４０に書き込んでよい。フェイルメモリ２４０は、被試験デバイス３００ごとに設けられる。例えば、フェイルメモリ２４０は、被試験メモリと略同一のアドレス空間を有してよい。フェイルメモリ２４０は、それぞれのアドレスに、被試験メモリの対応するアドレスの良否を格納してよい。また、フェイルメモリ２４０は、不良と判定されたアドレス情報を記憶するフェイルアドレスメモリであってもよい。

また、制御装置２１０は、フェイルメモリ２４０に書き込んだフェイル情報を読み出して、試験結果の解析を行ってもよい。制御装置２１０の各制御部１２は、図１から図７に関連して説明したライト要求命令データ、および、リード要求命令データを発行することで、これらのフェイル情報の書き込み、および、読み出しを実行してよい。このような構成により、フェイル情報の読み出しおよび書き込みを、効率よく且つ精度よく実行することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・制御系、１２・・・制御部、２０・・・データ伝送部、３０・・・インターフェース部、３２・・・共通コントローラ、３４・・・共通バッファ、３６・・・振分部、３８・・・個別バッファ、４０・・・個別コントローラ、５０・・・動作部、５２・・・振分処理部、５４・・・異常判定部、５６・・・個別送信部、５８・・・データ処理部、６０・・・データ受信部、６２・・・共通送信部、６４・・・ヘッダ情報格納部、６６・・・ヘッダ送受信部、６８・・・データ分離部、７０・・・データ結合部、７２・・・擬似動作部、１００・・・処理システム、２００・・・試験装置、２１０・・・制御装置、２２０・・・試験部、２３０・・・判定部、２４０・・・フェイルメモリ、３００・・・被試験デバイス

Claims (8)

1. 並列に発生される命令データを処理する処理システムであって、
   それぞれが前記命令データを発生する複数の制御部と、
   与えられる前記命令データに応じて動作する動作部と、
   前記動作部に伝送されるべき前記命令データにおいて、前記複数の制御部におけるいずれの制御部が発生したデータであるかを示すヘッダ情報を格納するヘッダ情報格納部と、
   前記複数の制御部が発生したそれぞれの前記命令データから、前記ヘッダ情報格納部が格納した前記ヘッダ情報を除外して前記動作部に伝送し、前記動作部から受け取る動作結果データに、前記ヘッダ情報格納部が格納した前記ヘッダ情報を追加して、前記制御部に伝送するインターフェース部と
   を備える処理システム。
2. 前記制御部から前記インターフェース部までの通信速度は、前記インターフェース部から前記動作部までの通信速度より速い
   請求項１に記載の処理システム。
3. 前記複数の制御部のそれぞれは、所定の命令データを発生した場合に、当該命令データに対する前記動作部の前記動作結果データを受け取るまで、他の前記命令データを発生しない
   請求項２に記載の処理システム。
4. 前記ヘッダ情報格納部は、前記所定の命令データについて前記ヘッダ情報を格納し、
   前記動作部は、前記所定の命令データに対する前記動作結果データに、所定の識別データを付して前記インターフェース部に伝送し、
   前記インターフェース部は、前記動作部から受け取った前記動作結果データに前記所定の識別データが付されている場合に、前記ヘッダ情報格納部が格納した前記ヘッダ情報を当該動作結果データに追加して、前記制御部に伝送する
   請求項３に記載の処理システム。
5. 前記ヘッダ情報格納部は、前記制御部の個数に応じた前記ヘッダ情報を格納できる領域を有する
   請求項３または４に記載の処理システム。
6. 前記動作部は、前記命令データを受け取った順番で、対応する前記動作結果データを出力し、
   前記インターフェース部は、前記ヘッダ情報格納部が格納した順番で前記ヘッダ情報を読み出し、前記動作部から受け取った前記動作結果データに順番に追加する
   請求項５に記載の処理システム。
7. 前記動作部および前記ヘッダ情報格納部の組み合わせを複数組並列に備える
   請求項１から６のいずれか１項に記載の処理システム。
8. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスの試験に用いる前記命令データを並列に発生して処理する請求項１から７のいずれか１項に記載の処理システムと、
   前記被試験デバイスの良否を判定する判定部と
   を備える試験装置。

Images