JP2011061327A - Video signal digital interface device - Google Patents
Video signal digital interface device Download PDFInfo
- Publication number
- JP2011061327A JP2011061327A JP2009206364A JP2009206364A JP2011061327A JP 2011061327 A JP2011061327 A JP 2011061327A JP 2009206364 A JP2009206364 A JP 2009206364A JP 2009206364 A JP2009206364 A JP 2009206364A JP 2011061327 A JP2011061327 A JP 2011061327A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- video signal
- link
- signal
- digital interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
Description
本発明は、入力される映像信号のフレームレートを変換して他の処理装置に出力する映像信号デジタルインターフェース装置に関するものである。 The present invention relates to a video signal digital interface device that converts a frame rate of an input video signal and outputs the converted video signal to another processing device.
現在の放送に使用されているＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ、１１２５／６０／Ｉ）は、３０フレーム／秒のフレームレートである。
しかしながら、上記ＨＤＴＶの２倍のフレームレートの映像システム、例えば１１２５／６０／Ｐの６０フレーム／秒の映像システムが開発されている。このようなフレームレートが高速化された映像信号を伝送するため、ＨＤＴＶ用のシリアルデジタルインターフェース（ＨＤ−ＳＤＩ：Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｓｅｒｉａｌ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）を複数並列に使用し、映像の伝送が行われている。
例えば、通常速度である３０フレーム／秒の速度のシリアルデジタルインターフェースを２系統（デュアルリンク）用いて、６０フレーム／秒の倍速操作の映像信号を伝送する規格がある（例えば、非特許文献１および非特許文献２を参照）。
HDTV (High Definition Television, 1125/60 / I) currently used for broadcasting has a frame rate of 30 frames / second.
However, a video system having a frame rate twice that of the HDTV, for example, a video system of 60 frames / second of 1125/60 / P has been developed. In order to transmit such a video signal with a high frame rate, a plurality of HDTV serial digital interfaces (HD-SDI: High Definition Serial Digital Interface) are used in parallel to transmit the video.
For example, there is a standard for transmitting a video signal of a double speed operation of 60 frames / second using two systems (dual link) of a serial digital interface having a normal speed of 30 frames / second (for example, Non-Patent
走査線５２５本の映像信号を例に挙げると、インターレース走査方式の５２５／６０／Ｉ（走査線５２５本、３０フレーム／秒）に対して、フレームレートが倍速のプログレッシブ走査方式の５２５／６０／Ｐ（走査線５２５本、６０フレーム／秒）走査方式がある。非特許文献１には、５２５／６０／Ｉ走査方式に対応したインターフェースを２系統用いることにより、１１２５／６０／Ｐ走査方式の映像信号を取り扱えるようにすることが記載されている。
また、走査線１１２５本の映像信号を例に挙げると、１１２５／６０／Ｉや１１２５／３０／Ｐの走査方式に対して、その２倍のフレームレートの１１２５／６０／Ｐ走査方式がある。非特許文献２には、１１２５／６０／Ｉ走査方式や１１２５／３０Ｐ走査方式に対応したインターフェースを２系統用いることにより、１１２５／６０／Ｐ走査方式の映像信号を取り扱えるようにすることが記載されている。
Taking a video signal of 525 scanning lines as an example, a progressive scanning method of 525/60 / I with a double frame rate compared to 525/60 / I of the interlaced scanning method (525 scanning lines, 30 frames / second). There is a P (525 scanning lines, 60 frames / second) scanning method. Non-Patent
Further, taking a video signal of 1125 scanning lines as an example, there is a 1125/60 / P scanning method having a frame rate twice that of the scanning method of 1125/60 / I or 1125/30 /
次に、図１２から図１６までを用いて、従来のデュアルリンクを用いたインターフェース構成における映像信号の分離動作を説明する。
図１２は、ＨＤ−ＳＤＩの規格のインターフェースを２系統用い、ＨＤ−ＳＤＩの倍速の映像信号を取り扱うインターフェース装置の機能構成を示すブロック図である。
図１３は、図１２のインターフェース装置の構成において入出力される映像信号のフレームタイミングを示す図である。図１３（ａ）はインタフェース装置に入力される１１２５／６０／Ｐ走査方式の映像信号を示し、図１３（ｂ）は分離後の１１２５／３０／Ｐ走査方式のデュアルリンクの映像信号を示す。
図１４は、図１３（ａ）の１１２５／６０／Ｐのフレーム・ライン構造におけるフレーム番号＃１、＃２、＃３、＃４、＃５、…の各々の走査線の並び順を示している。
図１５は、図１３（ｂ）におけるインターフェースＬｉｎｋ−Ａにおけるフレーム番号１−１及びフレーム番号＃２−１と、インターフェースＬｉｎｋ−Ｂにおけるフレーム番号＃１−２及びフレーム番号＃２−２の走査線の並び順を示している。
図１６は、１１２５／６０／Ｐを１１２５／６０／Ｉのフレーム・ライン構造に変換した場合の、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂにおけるライン番号と各ライン番号に配置された各走査線の走査線番号との対応を示す図である。
Next, a video signal separation operation in a conventional interface configuration using a dual link will be described with reference to FIGS.
FIG. 12 is a block diagram showing a functional configuration of an interface apparatus that uses two systems of HD-SDI standard interfaces and handles HD-SDI double-speed video signals.
FIG. 13 is a diagram showing the frame timing of the video signal input / output in the configuration of the interface device of FIG. FIG. 13A shows a 1125/60 / P scanning video signal input to the interface device, and FIG. 13B shows a 1125/30 / P scanning dual link video signal after separation.
FIG. 14 shows the arrangement order of the scanning lines of
FIG. 15 shows scanning lines of frame number 1-1 and frame number # 2-1 in the interface Link-A in FIG. 13B, and frame number # 1-2 and frame number # 2-2 in the interface Link-B. Shows the order of arrangement.
FIG. 16 shows the line numbers in the interfaces Link-A and Link-B and the scanning of each scanning line arranged in each line number when 1125/60 / P is converted into a frame line structure of 1125/60 / I. It is a figure which shows a response | compatibility with a line number.
図１４は、プログレッシブ形式の映像信号における走査線およびフレームの構成を示している。図示するように、フレーム＃１、＃２、…の各々は、走査線１、２、…、１０８０から構成されている。
図１２に示す従来のデュアルリンクの構成において、走査線分配部１０１は、外部装置１００から入力される倍速の映像信号を通常速度の映像信号に変換する。図１３（ａ）は変換前の倍速のフレームレート（１１２５／６０／Ｐ）のプログレッシブ映像信号を示し、図１３（ｂ）は変換後の通常速度のフレームレート（１１２５／３０／Ｐ）の２系統のプログレッシブ映像信号を示す。
ここで、走査線分配部１０１は、プログレッシブ映像信号におけるフレーム番号＃１及び＃２の映像信号を、奇数番目の走査線と偶数番目の走査線とに分離する。図１６は、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂの各々における走査線の伝送順を示している。図示するように、走査線分配部１０１は、分離した奇数番目の走査線と偶数番目の走査線とを、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに対して交互に出力する。
図１５は、このときのフレーム・ライン構造を示し、走査線信号をデジタルインターフェースにおけるライン番号にマッピングしている。具体的には、走査線分離部１０１は、フレーム番号＃１における奇数番の走査線をＬｉｎｋ−Ａの第１フィールドのフィールド番号＃１−１に配置し、フレーム番号＃１における偶数番の走査線をＬｉｎｋ−Ｂの第２フィールドのフィールド番号＃１−２に配置する。Ｌｉｎｋ−Ａにおいては、奇数番の走査線１，３，…，１０７９を、それぞれライン番号２１，２２，…，５６０に配置している。Ｌｉｎｋ−Ｂにおいては、偶数番の走査線２，４，…，１０８０を、それぞれライン番号２１，２２，…，５６０に配置している。同様に、走査線分離部１０１は、フレーム番号＃２における偶数番の走査線をＬｉｎｋ−Ａの第１フィールドのフィールド番号２−１に配置し、フレーム番号＃２における奇数番の走査線をＬｉｎｋ−Ｂの第２フィールドのフィールド番号＃２−２に配置する。Ｌｉｎｋ−Ａにおいては、偶数番の走査線２，４，…，１０８０を、それぞれライン番号５８４，５８５，…，１１２３に配置している。Ｌｉｎｋ−Ｂにおいては、奇数番の走査線１，３，…，１０７９を、それぞれライン番号５８３，５８４，…，１１２２に配置している。
FIG. 14 shows the configuration of scanning lines and frames in a progressive format video signal. As shown in the drawing, each of the
In the conventional dual link configuration shown in FIG. 12, the scanning
Here, the scanning
FIG. 15 shows the frame / line structure at this time, and the scanning line signal is mapped to the line number in the digital interface. Specifically, the scanning
このように、走査線分離部１０１は、倍速のフレームレートで（１１２５／６０／Ｐ）のインターフェースから入力される映像信号を、通常速度のフレームレート（１１２５／６０／Ｉ）のインターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに分離し、通常速度で映像信号の処理を行う画像処理装置１０２Ａ及び１０２Ｂに対して供給する。
したがって、走査線分離部１０１は、入力される倍速の映像信号を、２系統の通常速度のインターフェースにそれぞれ分離する際、プログレッシブの映像信号の各フレームを、偶数番目の走査線と奇数番目の走査線とのインターレースの映像信号としている。
この結果、インターフェース装置は、入力される倍速の映像信号の画像処理において、２系統の通常速度のインターフェースを介することで、現在の通常速度のインターレースに対応した画像処理装置を用いることを可能としている。
そして、映像信号デジタルインターフェース回路１０３は、画像処理装置１０２Ａ及び１０２Ｂから入力される通常速度のインターレース映像信号の奇数番目の走査線と偶数番目の走査線とを合成し、倍速のプログレッシブの映像信号のライン・フレーム構造としてフレーム番号＃１、＃２…を再生する。また、映像信号デジタルインターフェース回路１０３は、再生したプログレッシブの映像信号を、倍速の伝送速度のインターフェースにより、次段の外部装置に出力する。
In this way, the scanning
Therefore, the scanning
As a result, in the image processing of the input double-speed video signal, the interface device can use an image processing device corresponding to the current normal-speed interlace through the two normal-speed interfaces. .
Then, the video signal
非特許文献１及び非特許文献２に示す規格においては、通常速度のインターフェースを２系統並列としたデュアルリンクを用い、既存のＨＤ−ＳＤＩのフレームレートに対応したインターレース走査方式の映像信号用の画像処理装置を利用できるというメリットがある。
In the standards shown in Non-Patent
したがって、プログレッシブ走査方式の１１２５／６０／Ｐ（走査線１１２５本、６０フレーム／秒）の映像信号をデュアルリンクにより伝送する場合、インターフェースＬｉｎｋＡ、ＬｉｎｋＢの２系統のインターレース形式の１１２５／６０／Ｉ（走査線１１２５本、６０フレーム／秒）、あるいはセグメンティドフレーム形式の１１２５／３０／ＰｓＦ（走査線１１２５本、３０フレーム／秒）に対応させて、映像信号を伝送することになる。
走査線分離部１０１は、図１５に示すように、プログレッシブ方式の１１２５／６０／Ｐ（１１２５本、６０フレーム／秒）の映像信号における走査線を、インターレース方式の１１２５／６０／Ｉ（１１２５本、６０フレーム／秒）における走査線の伝送順序に配置する。また、走査線分離部１０１は、プログレッシブ方式の１１２５／６０／Ｐ（１１２５本、６０フレーム／秒）の映像信号における走査線を、セグメンティドフレーム形式の１１２５／３０／ＰｓＦ（１１２５本、３０フレーム／秒）における走査線の伝送順序に配置する。
Therefore, in the case of transmitting a video signal of
As shown in FIG. 15, the scanning
図１５に示したように、フレーム＃１が第１フィールドのフィールド＃１−１と第２フィールドの＃１−２に分離され、フィールド＃１−１がインターフェースＬｉｎｋ−Ａに、またフィールド＃１−２がインターフェースＬｉｎｋ−Ｂにて並列に送信される。
同様に、フレーム＃２が第１フィールドのフィールド＃２−１と第２フィールドの＃２−２へ分離され、フィールド＃２−１がインターフェースＬｉｎｋ−Ａに、またフィールド＃２−２がインターフェースＬｉｎｋ−Ｂにて並列に送信される。
As shown in FIG. 15, the
Similarly, the
上記デュアルリンクにおけるそれぞれのインターフェース（ＬｉｎｋＡ、ＬｉｎｋＢ）に接続されている画像処理装置（図１２の１０２Ａ及び１０２Ｂ）が、インターフェースＬｉｎｋ−Ａにおいて時系列に入力されるフィールド＃１−１とフィールド＃２−１とからなるフレームに対する画像処理を行うことになる。なお、この画像処理とは、例えば、映像のフレームベースの圧縮符号化などである。 The image processing apparatuses (102A and 102B in FIG. 12) connected to the respective interfaces (LinkA, LinkB) in the dual link receive fields # 1-1 and # 2 input in time series in the interface Link-A. The image processing for the frame consisting of −1 is performed. The image processing is, for example, video frame-based compression encoding.
しかしながら、フィールド＃１−１とフィールド＃２−１とは元々同一のフレームの映像信号から生成されたフィールドではないため、これらをマージしてフレーム信号を構成しても、適切な映像信号処理又は効率的な映像信号処理が行えない場合がある。例えば、上記のフレームベースの圧縮符号化においては、マージ後のフレーム内におけるライン間の相関が低くなり、符号化効率が低下する。 However, since the field # 1-1 and the field # 2-1 are not originally fields generated from the video signal of the same frame, even if they are merged to form a frame signal, appropriate video signal processing or There are cases where efficient video signal processing cannot be performed. For example, in the frame-based compression coding described above, the correlation between lines in the merged frame is lowered, and coding efficiency is lowered.
また、図１５に示したように、インターフェースＬｉｎｋ−Ｂについては、フレームを構成するフィールド＃１−２とフィールド＃２−２との走査ラインの上下関係が、通常のインターレース方式の映像信号における走査ラインの上下関係と異なっている。つまり、奇数と偶数の走査ラインの順番が逆となっている。このため、インターレース方式の画像処理装置を使用する際に、インターフェースＬｉｎｋ−Ｂについては、入力される偶数番号と奇数番号との走査ラインの内部処理の順番を入れ替える必要が生じる。よって、画像処理の前処理が必要となり画像処理の効率が低下することになる。 Also, as shown in FIG. 15, for the interface Link-B, the vertical relationship between the scanning lines of the field # 1-2 and the field # 2-2 constituting the frame is a scanning in a normal interlace video signal. It is different from the vertical relationship of the line. That is, the order of the odd and even scanning lines is reversed. For this reason, when using an interlaced image processing apparatus, it is necessary for the interface Link-B to change the order of internal processing of the input even number and odd number scan lines. Therefore, preprocessing for image processing is necessary, and the efficiency of image processing is reduced.
本発明は、このような事情に鑑みてなされたもので、その目的は、プログレッシブ方式の倍速の映像信号を、デュアルリンクにて低速の映像信号として伝送する際、デュアルリンクの各伝送路の映像信号の圧縮符号化を含めた画像処理の効率を低下させずに伝送を行う映像信号デジタルインターフェースを提供することである。 The present invention has been made in view of such circumstances, and an object of the present invention is to transmit a video of each transmission path of a dual link when a progressive-type video signal is transmitted as a low-speed video signal by a dual link. It is an object of the present invention to provide a video signal digital interface that performs transmission without reducing the efficiency of image processing including signal compression coding.
［１］この発明は上述した課題を解決するためになされたもので、本発明の一態様による映像信号デジタルインターフェース装置は、プログレッシブ方式の入力映像信号から前記入力映像信号のフレーム同期のタイミングを検出するフレーム同期検出部と、前記フレーム同期検出部によって検出された前記タイミングに基づき、前記入力映像信号に含まれる１フレーム分の信号を単一のリンクに出力し、前記入力映像信号を複数の前記リンクに分離する映像信号フレーム分離部と、前記複数のリンクの各々に対応し、前記映像信号フレーム分離部によって分離された前記信号のフレームレートを低下させて出力する複数の時間伸張部と、を具備することを特徴とする。
本態様によれば、映像信号フレーム分離部がプログレッシブ方式の入力映像信号を、１フレーム分の信号を単一のリンクに出力することで１フレーム分の信号に分離ししているため、それぞれのリンクに対して、プログレッシブ方式の信号を供給することができ、それぞれのリンクにプログレッシブ方式の画像処理装置を接続させ、入力映像信号と同様なプログレッシブ方式の映像信号として処理することができ、画像処理の効率を向上させることが可能となる。
また、本態様によれば、時間伸張部が１フレーム分の信号のフレームレートを低下させているため、それぞれのリンクに出力するフレームレートを、それぞれのリンクに接続されている画像処理装置の処理速度に対応させることができるため、入力画像信号のフレームレートに対してフレームレートの低い画像処理装置をリンクに接続させることができる。
上述した複数のリンクがデュアルリンクである場合、映像信号フレーム分離部は、入力映像信号に含まれる１フレーム分の信号を、デュアルリンクにおけるそれぞれのリンクに対して、交互に出力することにより、入力映像信号を構成するフレームの分離を行う。
また、入力画像信号が倍速の場合、時間伸張部は、映像信号フレーム分離部から入力される分離された１フレーム分の信号のフレームレートを低下させ、１／２のフレームレートとし、通常速度のフレームレートのプログレッシブ方式の映像信号とする。
したがって、本態様によれば、画像処理装置として、通常速度のフレームレートに対応した伝送機器、符号化機器あるいは記録機器等を用いることができ、例えば符号化機器であれば画像圧縮の効率を向上させることができる。
[1] The present invention has been made to solve the above-described problems, and a video signal digital interface device according to an aspect of the present invention detects timing of frame synchronization of the input video signal from a progressive input video signal. Based on the timing detected by the frame synchronization detection unit, and outputs a signal for one frame included in the input video signal to a single link, the input video signal A video signal frame separation unit that separates into links, and a plurality of time expansion units that correspond to each of the plurality of links and that output by reducing the frame rate of the signal separated by the video signal frame separation unit, It is characterized by comprising.
According to this aspect, the video signal frame separation unit separates the progressive input video signal into a signal for one frame by outputting a signal for one frame to a single link. Progressive signals can be supplied to the links, progressive image processing devices can be connected to each link, and processed as progressive video signals similar to the input video signals. It is possible to improve the efficiency.
Further, according to this aspect, since the time expansion unit reduces the frame rate of the signal for one frame, the frame rate output to each link is set to the processing of the image processing apparatus connected to each link. Since it can correspond to the speed, an image processing apparatus having a lower frame rate than the frame rate of the input image signal can be connected to the link.
When the plurality of links described above are dual links, the video signal frame separation unit inputs the signals for one frame included in the input video signal by alternately outputting the signals to the respective links in the dual link. The frames constituting the video signal are separated.
When the input image signal is double speed, the time expansion unit reduces the frame rate of the separated signal for one frame input from the video signal frame separation unit to a frame rate of 1/2, The video signal is a progressive video signal with a frame rate.
Therefore, according to this aspect, a transmission device, an encoding device, a recording device, or the like corresponding to a normal frame rate can be used as the image processing apparatus. For example, if the encoding device is used, the efficiency of image compression is improved. Can be made.
［２］本発明の一態様による映像信号デジタルインターフェース装置は、前記複数の時間伸張部のうちの少なくとも一の後段に設けられ、対応する前記時間伸張部から出力される前記信号を、他の前記時間伸張部から出力される前記信号のタイミングに合わせるよう遅延させる遅延部、を更に具備することを特徴とする。
ここで、本態様によれば、[１]における特徴に加えて、デュアルリンクのそれぞれのリンクに交互に出力される前記信号間の位相差に対応する時間分を遅延部が遅延させることにより、複数系統のリンク間において前記信号の位相（タイミング）を一致させることができる。
したがって、本態様によれば、複数系統のリンク各々に設けられた画像処理装置に入力される１フレーム分の信号の同期管理を、複数系統のリンク間の画像処理装置において容易に行うことができる。
複数系統のリンクがデュアルリンクである場合、遅延部は、２系統のリンク間の信号のタイミングを合わせることができ、画像処理装置に入力される信号の同期を容易に取ることができる。
[2] A video signal digital interface device according to an aspect of the present invention is provided in a subsequent stage of at least one of the plurality of time expansion units, and the signal output from the corresponding time expansion unit It further comprises a delay unit that delays the signal so as to match the timing of the signal output from the time expansion unit.
Here, according to this aspect, in addition to the feature in [1], the delay unit delays the time corresponding to the phase difference between the signals alternately output to each link of the dual link, The phase (timing) of the signal can be matched between the links of a plurality of systems.
Therefore, according to this aspect, the synchronization management of the signal for one frame input to the image processing apparatus provided in each of the links of the plurality of systems can be easily performed in the image processing apparatus between the links of the plurality of systems. .
When the multiple links are dual links, the delay unit can synchronize the timing of signals between the two links, and can easily synchronize the signals input to the image processing apparatus.
［３］本発明の一態様による映像信号デジタルインターフェース装置は、前記時間伸張部の各々に対応して設けられ、前記時間伸張部から出力された前記信号を、走査線ごとに奇数フィールドと偶数フィールドとに分離して出力するフィールド分離部、を更に具備することを特徴とする。
本態様によれば、前記フィールド分離部が、１フレーム分の信号を奇数フィールド、偶数フィールドの順番のセグメンティドフレーム形式に変換する。
したがって、本発明によれば、フレーム分離部の後段に配置する画像処理装置として、通常速度のフレームレートに対応したセグメンティドフレーム形式の画像処理装置を用いることが可能となる。
[3] A video signal digital interface device according to an aspect of the present invention is provided corresponding to each of the time expansion units, and outputs the signal output from the time expansion unit to an odd field and an even field for each scanning line. And a field separation unit for separating and outputting the output.
According to this aspect, the field separation unit converts the signal for one frame into the segmented frame format in the order of the odd field and the even field.
Therefore, according to the present invention, it is possible to use a segmented frame format image processing apparatus corresponding to a normal frame rate as the image processing apparatus arranged at the subsequent stage of the frame separation unit.
［４］本発明の一態様による映像信号デジタルインターフェース装置は、前記入力映像信号は、１１２５／６０／Ｐ信号であり、前記映像信号フレーム分離部は、前記入力映像信号を、前記１フレーム分の信号の単位で２本の前記リンクに交互に分離し、各々の前記リンクにおいて１１２５／３０／Ｐのフレーム・ライン構造の１フレーム分の有効画像領域内に前記１フレーム分の信号をマッピングする、ことを特徴とする。
ここで、有効画像領域とは、例えば、フレーム・ライン構造における有効走査線領域である。つまり、制御信号等を含んだ１フレーム分の信号の構造において、実際に画面に表示される映像の走査線信号を含む領域である。
［５］本発明の一態様による映像信号デジタルインターフェース装置は、前記映像信号フレーム分離部は、前記１１２５／６０／Ｐ信号の１番目の走査線から１０８０番目の走査線を、それぞれ、前記１１２５／３０／Ｐのフレーム・ライン構造の前記有効画像領域内の１番目の走査線から１０８０番目の走査線にマッピングする、ことを特徴とする。
本態様によれば、[３]における特徴に加えて、１１２５／６０／Ｐのフレーム・ライン構造の映像信号を、１フレーム分の信号に分離して、１１２５／３０ＰのＨＶ用のＨＤ−ＳＤＩのフレーム・ライン構造に対応したマッピングを行っている。
したがって、本態様によれば、１１２５／３０ＰのＨＶ用のＨＤ−ＳＤＩのフレーム・ライン構造に対応した画像処理装置にて、１フレーム分の信号の単位により画像処理を行うことが可能となり、１フレーム分の信号の画像処理を高い効率にて行うことができる。
[4] In the video signal digital interface device according to an aspect of the present invention, the input video signal is an 1125/60 / P signal, and the video signal frame separation unit converts the input video signal into the one frame. The signal is alternately separated into two links in units of signals, and the signal for one frame is mapped in the effective image area for one frame of the frame line structure of 1125/30 / P in each of the links. It is characterized by that.
Here, the effective image area is, for example, an effective scanning line area in a frame / line structure. That is, in the structure of a signal for one frame including a control signal and the like, this is a region including a scanning line signal of an image actually displayed on the screen.
[5] In the video signal digital interface device according to an aspect of the present invention, the video signal frame separation unit includes the 1125/60 / P signal from the first scan line to the 1080th scan line. Mapping is performed from the first scanning line in the effective image area of the 30 / P frame line structure to the 1080th scanning line.
According to this aspect, in addition to the feature in [3], a video signal having a frame / line structure of 1125/60 / P is separated into signals for one frame, and HD-SDI for 1125 / 30P HV is used. The mapping corresponding to the frame / line structure is performed.
Therefore, according to this aspect, it is possible to perform image processing in units of signals for one frame in an image processing apparatus corresponding to the HD-SDI frame / line structure for 1125 / 30P HV. Image processing of signals for frames can be performed with high efficiency.
［６］本発明の一態様による映像信号デジタルインターフェース装置は、前記入力映像信号は、１１２５／６０／Ｐ信号であり、前記映像信号フレーム分離部は、前記入力映像信号を、前記１フレーム分の信号の単位で２本の前記リンクに交互に分離し、各々の前記リンクにおいて１１２５／３０／Ｐのフレーム・ライン構造の１フレーム分の有効画像領域内に前記１フレーム分の信号をマッピングし、前記フィールド分離部は、１１２５／３０／ＰｓＦのフレーム・ライン構造における奇数フィールド及び偶数フィールドのそれぞれの有効画像領域内に、分離した前記奇数フィールドと前記偶数フィールドとをマッピングして出力する、ことを特徴とする。
［７］本発明の一態様による映像信号デジタルインターフェース装置は、前記フィールド分離部は、前記奇数フィールドの信号を前記１１２５／３０／ＰｓＦの奇数フィールドの有効画像領域内の１番目の走査線から５４０番目の走査線にマッピングするとともに、前記偶数フィールドの信号を前記１１２５／３０／ＰｓＦの偶数フィールドの有効画像領域内の１番目の走査線から５４０番目の走査線にマッピングする、ことを特徴とする。
ここで、本態様によれば、１１２５／６０／Ｐの映像信号を、１フレーム分の信号に分離して１１２５／３０／Ｐのフレーム・ライン構造とし、さらに、１フレーム分の信号を奇数フィールドと偶数フィールドとに分離している。
したがって、本態様によれば、[３]における特徴に加えて、１１２５／３０／ＰｓＦのＨＤＴＶに対応した画像処理装置にて、フレーム単位により画像処理を行うことが可能となり、インターレース形式の走査信号しか扱えないＨＤＴＶに対応した画像処理装置にて、フレーム単位の画像処理を高い効率にて行うことができる。
[6] In the video signal digital interface device according to one aspect of the present invention, the input video signal is a 1125/60 / P signal, and the video signal frame separation unit converts the input video signal into the one frame. The signal is separated into two links in units of signal, and the signal for one frame is mapped in the effective image area for one frame of the frame line structure of 1125/30 / P in each of the links, The field separation unit maps and outputs the separated odd and even fields in the effective image areas of the odd and even fields in the frame line structure of 1125/30 / PsF. Features.
[7] In the video signal digital interface device according to one aspect of the present invention, the field separation unit may output the odd field signal from the first scanning line in the effective image area of the odd field of 1125/30 / PsF to 540. And mapping the even field signal from the first scan line to the 540th scan line in the effective image area of the even field of 1125/30 / PsF. .
Here, according to this aspect, the video signal of 1125/60 / P is separated into signals for one frame to form a frame / line structure of 1125/30 / P, and the signals for one frame are further converted into odd fields. And even fields are separated.
Therefore, according to the present aspect, in addition to the feature in [3], it is possible to perform image processing on a frame basis in an image processing apparatus compatible with 1125/30 / PsF HDTV, and an interlaced scanning signal Image processing in units of frames can be performed with high efficiency by an image processing apparatus that can handle only HDTV.
この発明によれば、入力される倍速のフレームレートのプログレッシブ方式の映像信号（例えば、１１２５／６０／Ｐ）を、通常速度のフレームレート（例えば、１１２５／６０／Ｉ、１１２５／３０／Ｐなど）に対応した２台の画像処理装置に対して、デュアルリンクを介してプログレッシブ方式の映像信号として供給することが可能となる。
また、この発明によれば、圧縮符号化の画像処理を行う際、上記倍速のフレームレートのプログレッシブ方式の映像信号を、通常速度の画像処理装置においてフレーム単位にて画像処理を行うことが可能となる。
したがって、この発明によれば、現在用いられている通常のフレームレートの画像処理装置における符号化を含む画像処理の効率を低下させることなく、倍速の映像信号をデュアルリンクにより並列に通常速度の映像信号として伝送することができる。
According to the present invention, a progressive-type video signal (for example, 1125/60 / P) having an input double speed frame rate is converted into a normal frame rate (for example, 1125/60 / I, 1125/30 / P, etc.). ) Can be supplied as a progressive video signal to the two image processing apparatuses corresponding to (2) via a dual link.
Further, according to the present invention, when performing compression-encoded image processing, it is possible to perform image processing of the above-mentioned progressive video signal having a double frame rate in units of frames in a normal-speed image processing apparatus. Become.
Therefore, according to the present invention, double-speed video signals are paralleled by a dual link in parallel at a normal speed without reducing the efficiency of image processing including encoding in an image processing apparatus of a normal frame rate currently used. It can be transmitted as a signal.
＜第１の実施形態＞
以下、図面を参照して、本発明の第１の実施形態について説明する。図１は、同実施形態による映像デジタルインターフェース装置１の構成例を示す概略ブロック図である。図示するように、この映像デジタルインターフェース装置１は、フレーム検出部１１、映像信号フレーム分離部１２、時間伸張部１３及び時間伸張部１４とを有している。
本実施形態による映像デジタルインターフェース装置１は、ＨＤＴＶ（High Definition TeleVision）のフレームレートの２倍のフレームレートの映像信号を分離し、ＨＤＴＶのフレームレートにて伝送させるための装置。そして、映像デジタルインターフェース装置１から出力される２系統の映像信号のそれぞれは、後段に配置された汎用的なＨＤＴＶのフレームレートに対応したインターフェース（ＨＤ−ＳＤＩ）を有する画像処理装置によって処理される。
<First Embodiment>
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a schematic block diagram showing a configuration example of the video
The video
入力される映像信号は、プログレッシブ１１２５／６０／Ｐの色差（ＹＣｂＣｒ）４：２：２形式（ＭＰＥＧ−２ ４：２：２）のフレーム・ライン構造である。色差（ＹＣｂＣｒ）４：２：２は、各成分を４：２：２にサンプリングする形式で、水平方向の２つの輝度信号Ｙに対して１つの色差信号Ｃｂ及びＣｒが対応している。
なお、フレーム・ライン構造とは、フレームにおける制御信号や映像信号が格納される走査線の配置フォーマットである。
The input video signal has a frame line structure of progressive 1125/60 / P color difference (YCbCr) 4: 2: 2 format (MPEG-2 4: 2: 2). Color difference (YCbCr) 4: 2: 2 is a format in which each component is sampled at 4: 2: 2, and one color difference signal Cb and Cr corresponds to two luminance signals Y in the horizontal direction.
The frame / line structure is an arrangement format of scanning lines in which control signals and video signals in a frame are stored.
そして、映像デジタルインターフェース装置１は、入力される映像信号を、それぞれデュアルリンクにおける各インターフェース（Ｌｉｎｋ−Ａ、Ｌｉｎｋ−Ｂ）に分離する。このとき、映像デジタルインターフェース装置１は、入力される映像信号の各フレームを、２系統の１１２５／３０／Ｐの４：２：２形式（ＭＰＥＧ−２ ４：２：２）のフレーム・ライン構造に分離する。これにより、映像デジタルインターフェース装置１は、ＨＤＴＶの倍速の映像信号を、２系統のＨＤＴＶのフレームレートに対応するフレーム・ライン構造に変換し、フレームレートをＳＤ−ＳＤＩのベースバンドに対応したフレームレートとする。この結果、後段に配置される２台の画像処理装置は、フレームの画像の圧縮の処理を互いに並列に行うことができる。
Then, the video
上記の画像圧縮は、例えば、ＤＶＢ−ＡＳＩ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ−Ａｓｙｎｃｈｒｏｎｏｕｓ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）に対応したＭＰＥＧ−２ ＴＳ（Transport Stream）ストリーム形式に対応している。ここで用いる画像圧縮の符号化は、例えば、フレーム内適応予測符号化等である。
本実施形態において、映像デジタルインターフェース装置１は、各インターフェースに対してフレーム単位に映像信号を分離し、各画像処理装置にフレーム毎に映像信号を供給する。以下に説明するように、映像デジタルインターフェース装置１は、画像の圧縮処理においてフレーム内の各ライン間の相関を高くする映像信号の分離を行うことができる。よって、従来技術のように異なるフレームから分離されたフィールドの圧縮符号化を行うことが無く、同一フレームの圧縮符号化を行うことが可能となるため、符号化効率が低下することはない。
The image compression corresponds to, for example, an MPEG-2 TS (Transport Stream) stream format compatible with DVB-ASI (Digital Video Broadcasting-Asynchronous Serial Interface). The image compression encoding used here is, for example, intraframe adaptive prediction encoding.
In the present embodiment, the video
以下、本実施形態においては、プログレッシブ走査形式の１１２５／６０／Ｐをプログレッシブ走査形式の１１２５／３０／Ｐのフレーム・ライン構造に変換する構成について説明する。つまり、映像デジタルインターフェース装置１は、プログレッシブ走査形式の１１２５／６０／Ｐの映像信号を、プログレッシブ走査形式の１１２５／３０Ｐの２系統のリンクに対応したフレーム・ライン構造に変換する。
映像デジタルインターフェース装置１に入力される映像信号は、ＨＤＴＶの倍速のフレーム・ライン構造を有する１１２５／６０／Ｐの４：２：２形式である。
Hereinafter, in the present embodiment, a configuration for converting the
The video signal input to the video
フレーム同期検出部１１は、入力される映像信号における垂直同期信号等により、映像信号として時系列に伝送されるフレームのフレーム同期のタイミングを検出する。
映像信号フレーム分離部１２は、上記フレーム同期のタイミングに従って、映像信号に含まれる１フレーム分の信号を、デュアルリンクにおける単一のリンクにそれぞれ交互に出力して１フレーム分の信号単位に分離する。ここで、映像信号フレーム分離部１２は、１１２５／６０／Ｐの４：２：２形式の映像信号から１１２５／３０／Ｐの４：２：２形式に分離された信号をデュアルリンクに対応した時間伸張部１３及び時間伸張部１４に対して交互に供給する。
時間伸張部１３は、映像信号フレーム分離部１２から供給される走査信号のフレームレートを低下させ、入力された映像信号のフレームレートの１／２のフレームレートにより出力する。この結果、時間伸張部１３は、上記走査信号における４：２：２形式の画素データの転送レートを１／２として、デュアルリンクにおけるインターフェースＬｉｎｋ−Ａへ供給する。
同様に、時間伸張部１４は、映像信号フレーム分離部１２から供給される走査信号のフレームを１／２のフレームレートにより出力する。この結果、時間伸張部１４は、上記走査信号における４：２：２形式の画素データの転送レートを１／２として、デュアルリンクにおけるインターフェースＬｉｎｋ−Ｂへ供給する。
The frame
The video signal
The
Similarly, the
図２は、（ａ）映像デジタルインターフェース装置１に入力される１１２５／６０／Ｐによる映像信号のフレーム同期のタイミングと、（ｂ）映像デジタルインターフェース装置１がインターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂにそれぞれ出力する１１２５／３０／Ｐによる映像信号のフレーム同期のタイミングを示す概念図である。
FIG. 2 shows (a) the timing of frame synchronization of a video signal by 1125/60 / P input to the video
図２（ａ）に示すように、入力される１１２５／６０／Ｐの映像信号は、フレーム＃１、＃２、＃３、…を含んでおり、これらの各フレームは（１／６０）秒毎に配置されている。そして、各々のフレームにおける走査線の配置は、フレーム・ライン構造Ｆ１で規定される。
また、図２（ｂ）に示すように、映像デジタルインターフェース装置１が出力するデュアルリンクの１１２５／３０／Ｐの信号においては、奇数番のフレーム＃１、＃３、…がインターフェースＬｉｎｋ−Ａに配置され、偶数番のフレーム＃２、＃４、…がインターフェースＬｉｎｋ−Ｂに配置されている。それら各々のフレームは、１／３０秒毎に配置される。そして、インターフェースＬｉｎｋ−Ａの奇数番のフレーム（例えば＃１）の（１／６０）秒後に、次のインターフェースＬｉｎｋ−Ｂの偶数番のフレーム（例えば＃２）が配置される。そして、各々のフレームにおける走査線の配置は、後述するフレーム・ライン構造Ｆ２で規定される。
As shown in FIG. 2A, the
As shown in FIG. 2B, in the
次に、図３は、上記のフレーム・ライン構造Ｆ２を示すテーブルである。このテーブルは、映像信号の１１２５／６０／Ｐの各フレームにおける走査線を、対応した１１２５／３０／Ｐのフレーム・ライン構造における各走査線位置へマッピングした際の走査線のライン配置を示している。
図示するように、１フレームは、ライン番号（Ｄｉｇｉｔａｌ Ｉ/Ｆ ｌｉｎｅ ｎｕｍｂｅｒ）１から１１２５までの１１２５個のラインを含む。そして、ライン番号４２から１１２１までは、実際の映像の１フレーム分の信号が配置される１フレーム分の有効走査線領域（有効画像領域）であり、Ｖ＝０と示している。また、ライン番号１から４１までと、ライン番号１１２２から１１２５までは、非アクティブ領域であり、Ｖ＝１と示している。
そして、有効走査線領域に関しては、ＨＤ−ＳＤＩのデュアルリンクであるＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂのライン番号と、入力される映像信号の走査線番号（例えば、走査線番号Ｓ１からＳ１０８０）との対応を示している。例えば、Ｌｉｎｋ−Ａの欄における表記「４２（１）」は、Ｌｉｎｋ−Ａのライン番号４２に映像信号の走査線番号として走査線Ｓ１を配置したことを示している。
FIG. 3 is a table showing the frame / line structure F2. This table shows the line arrangement of the scanning lines when the scanning lines in each 1125/60 / P frame of the video signal are mapped to the respective scanning line positions in the corresponding 1125/30 / P frame / line structure. Yes.
As shown in the figure, one frame includes 1125 lines with line numbers (Digital I / F line number) 1 to 1125.
As for the effective scanning line area, the line number of Link-A and Link-B, which are HD-SDI dual links, and the scanning line number of the input video signal (for example, scanning line numbers S1 to S1080) The correspondence is shown. For example, the notation “42 (1)” in the Link-A column indicates that the scanning line S1 is arranged as the scanning line number of the video signal in the
映像信号フレーム分離部１２は、フレーム・ライン構造Ｆ２に従って、フレーム番号＃１における走査線Ｓ１からＳ１０８０を、１１２５／３０／ＰのＨＤ−ＳＤＩにおける有効走査線領域の１番目の走査線から１０８０番目の走査線（ライン番号４２からライン番号１１２１）にマッピングする。これにより、映像信号フレーム分離部１２は、フレーム番号＃１を、１１２５／３０／Ｐのフレーム・ライン構造に変換する。
そして、映像信号フレーム分離部１２は、１１２５／３０／Ｐのフレーム・ライン構造のフレーム番号＃１の各走査線の画素のデータを、インターフェースＬｉｎｋ−Ａに接続された時間伸張部１３に対して時系列に供給する。
The video
Then, the video signal
同様に、映像信号フレーム分離部１２は、フレーム・ライン構造Ｆ２に従って、フレーム番号＃２における走査線番号Ｓ１からＳ１０８０を、１１２５／３０／ＰのＨＤ−ＳＤＩにおける有効走査線領域（ライン番号４２からライン番号１１２１）にマッピングする。これにより、映像信号フレーム分離部１２は、フレーム番号＃２を、１１２５／３０／Ｐのフレーム・ライン構造に変換する。
このように、映像フレーム分離部１２は、１フレーム分の信号の単位で２本の前記リンクに映像信号のフレームを交互に分離し、デュアルリンクにおける各々のリンクにおいて１１２５／３０／Ｐのフレーム・ライン構造の１フレーム分の有効画像領域内に、映像信号のフレームをマッピングする。
そして、映像信号フレーム分離部１２は、１１２５／３０／Ｐのフレーム・ライン構造のフレーム番号＃２の各走査線の画素のデータを、インターフェースＬｉｎｋ−Ｂに接続された時間伸張部１４に対して時系列に供給する。
Similarly, the video signal
As described above, the video
Then, the video signal
つまり、映像信号フレーム分離部１２は、フレーム・ライン構造Ｆ１からフレーム・ライン構造Ｆ２に変換し、フレーム番号＃１における各走査信号をＬｉｎｋ−Ａに順次出力し、フレーム番号＃２における各走査信号をＬｉｎｋ−Ｂに順次出力する。図２にも示したように、映像信号フレーム分離部１２は、奇数番目（＃１、＃３、＃５、…）のフレームをＬｉｎｋ−Ａに向けて、そして偶数番目（＃２、＃４、＃６、…）のフレームをＬｉｎｋ−Ｂに向けて転送する。このとき、映像信号フレーム分離部１２は、インターフェースＬｉｎｋ−ＡとＬｉｎｋ−Ｂとに出力されるフレームのタイミングが互いに（１／６０）秒ずれたタイミングで出力する。例えば、フレーム＃３の（１／６０）秒後に、フレーム＃４が出力される。
That is, the video signal
この結果、デュアルリンクのインターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂにおける映像信号は、１１２５／３０／ＰのＨＤ−ＳＤＩの規定に従ったインターフェースのフレーム・ライン構造となる。つまり、映像デジタルインターフェース装置１は、倍速の１１２５／６０／Ｐの映像信号を分離し、インターフェースＬｉｎｋ−ＡとＬｉｎｋ−Ｂとの各々に、通常速度の１１２５／３０／Ｐの映像信号を供給する。
本実施形態によれば、倍速のフレームレートにて入力された映像信号に含まれるいかなる単一のフレームも複数のインターフェースに分割することなく、通常速度で処理を行う画像処理装置（伝送機器、符号化機器あるいは記録機器等）に供給する。また、このとき、走査線の配置の順序を変えて（例えば、偶数番目と奇数番目とが逆順となる形で）画像処理装置に供給されることはない。
このため、映像デジタルインターフェース装置１から信号の供給を受けるそれぞれの画像処理装置は、映像信号のフレーム単位にて独立に画像処理が行えることになる。例えば、この画像処理装置が圧縮符号化機器である場合も、従来例と異なり、同一フレーム単位にて映像信号が与えられるため、圧縮効率を低下させずに画像圧縮を行うことができる。
As a result, the video signals in the dual link interfaces Link-A and Link-B have an interface frame line structure in accordance with the HD-SDI standard of 1125/30 / P. In other words, the video
According to the present embodiment, an image processing apparatus (transmission device, code) that performs processing at a normal speed without dividing any single frame included in a video signal input at a double frame rate into a plurality of interfaces. Supply to recording equipment or recording equipment). At this time, the arrangement order of the scanning lines is not changed (for example, the even-numbered order and the odd-numbered order are reversed) and are not supplied to the image processing apparatus.
Therefore, each image processing apparatus that receives a signal from the video
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。図４は、同実施形態による映像デジタルインターフェース装置１Ａの構成例を示す概略ブロック図である。第２の実施形態が第１の実施形態と異なる点は、時間伸張部１３の後段に遅延部１５が設けられた点のみである。以下では、第１の実施形態と共通の事項の説明を省略し、この異なる点のみを説明する。
本実施形態も、第１の実施形態と同様に、１１２５／６０／Ｐのフレーム・ライン構造Ｆ１の各走査線を、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに対応した１１２５／３０／Ｐのフレーム・ライン構造Ｆ２にマッピングする。
映像信号フレーム分離部１２は、第１の実施形態と同様に、インターフェースＬｉｎｋ−Ａへのフレーム＃１の出力のタイミングよりも（１／６０）秒後に、インターフェースＬｉｎｋ−Ｂへのフレーム＃２を出力する。この結果、インターフェースＬｉｎｋ−Ａ及びインターフェースＬｉｎｋ−Ｂの間で転送されるフレームの位相は、（１／６０）秒ずれている。
遅延部１５は、時間伸張部１３の後段に設けられており、時間伸張部１３から出力されるインターフェースＬｉｎｋ−Ａに伝送される全てのフレームをそれぞれ（１／６０）秒遅延させて出力する。この結果、遅延部１５は、時間伸張部１３からのフレームの位相を、時間伸張部１４からのフレームの位相とを合わせて、インターフェースＬｉｎｋ−Ａへ出力する。
<Second Embodiment>
Next, a second embodiment of the present invention will be described. FIG. 4 is a schematic block diagram showing a configuration example of the video digital interface device 1A according to the embodiment. The second embodiment is different from the first embodiment only in that a
In the present embodiment, similarly to the first embodiment, each scanning line of the frame / line structure F1 of 1125/60 / P is connected to the frame / frame of 1125/30 / P corresponding to the interfaces Link-A and Link-B. Map to line structure F2.
Similarly to the first embodiment, the video signal
The
図５は、（ａ）映像デジタルインターフェース装置１に入力される１１２５／６０／Ｐによる映像信号のフレーム同期のタイミングと、（ｂ）映像デジタルインターフェース装置１がインターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂにそれぞれ出力する１１２５／３０／Ｐによる映像信号のフレーム同期のタイミングを示す概念図である。
図示するように、遅延部１５がインターフェースＬｉｎｋ−Ａのフレームを（１／６０）秒遅延させることにより、インターフェースＬｉｎｋ−ＡとＬｉｎｋ−Ｂとの間で、フレームの伝送のタイミングにおける位相が合う。このように位相が合うことにより、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂの各々にそれぞれ接続された画像処理装置に、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂからのそれぞれのフレームが同一タイミングで入力される。
本実施形態によれば、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂ各々から入力されるフレームにおける相互の同期管理を、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに接続された画像処理装置間において容易に行うことができる。
また、本実施形態においては遅延部１５を時間伸張部１３の後段に設けたが、遅延部１５を時間伸張部１４の後段に設けるように構成してもよい。本実施形態においては、遅延部１５を時間伸張部１４及び時間伸張部１５のいずれか一方の後段に設けることにより、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂ各々のいずれか一方から出力される信号と他方から出力される信号とのタイミングに合わせることができる。
FIG. 5 shows (a) the frame synchronization timing of the video signal by 1125/60 / P input to the video
As shown in the figure, the
According to the present embodiment, mutual synchronization management in frames input from the interfaces Link-A and Link-B can be easily performed between the image processing apparatuses connected to the interfaces Link-A and Link-B. it can.
In the present embodiment, the
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。図６は、同実施形態による映像デジタルインターフェース装置１Ｂの構成例を示す概略ブロック図である。第３の実施形態が第１の実施形態と異なる点は、時間伸張部１３の後段にフィールド分離部１６を設け、時間伸張部１４の後段にフィールド分離部１７を設けた点のみである。以下では、第１の実施形態と共通の事項の説明を省略し、この異なる点のみを説明する。
図６に示すように、映像信号フレーム分離部１２は、１１２５／６０／Ｐの走査線を、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに対応した１１２５／３０／Ｐのフレーム・ライン構造へマッピングする。そして、時間伸張部１３、時間伸張部１４の各々は、入力される倍速の映像信号を、通常速度の映像信号として、それぞれフィールド分離部１６、フィールド分離部１７へ供給する。
<Third Embodiment>
Next, a third embodiment of the present invention will be described. FIG. 6 is a schematic block diagram showing a configuration example of the video digital interface device 1B according to the embodiment. The third embodiment is different from the first embodiment only in that a
As shown in FIG. 6, the video signal
フィールド分離部１６は、映像信号フレーム分離部１２から供給されるインターフェースＬｉｎｋ−Ａにおけるフレーム番号＃１の走査線番号Ｓ１から走査線番号Ｓ１０８０までを、１１２５／３０／ＰｓＦにおける奇数フィールドと偶数フィールドとに分離する。
The
図７は、（ａ）映像デジタルインターフェース装置１に入力される１１２５／６０／Ｐによる映像信号のフレーム同期のタイミングと、（ｂ）映像デジタルインターフェース装置１がインターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂにそれぞれ出力する１１２５／３０／Ｐによる映像信号のフレーム同期のタイミングを示す概念図である。
FIG. 7 shows (a) the timing of frame synchronization of the video signal by 1125/60 / P input to the video
図７（ａ）に示すように、入力される１１２５／６０／Ｐの映像信号は、フレーム＃１、＃２、＃３、…を含んでおり、これらの各フレームは（１／６０）秒毎に配置されている。そして、各々のフレームにおける走査線の配置は、フレーム・ライン構造Ｆ１で規定される。
また、図７（ｂ）に示すように、映像デジタルインターフェース装置１が出力するデュアルリンクの１１２５／３０／Ｐの信号においては、奇数番のフレーム＃１、＃３、…がインターフェースＬｉｎｋ−Ａに配置され、偶数番のフレーム＃２、＃４、…がインターフェースＬｉｎｋ−Ｂに配置されている。それら各々のフレームは、１／３０秒毎に配置される。そして、インターフェースＬｉｎｋ−Ａの奇数番のフレーム（例えば＃１）の（１／６０）秒後に、次のインターフェースＬｉｎｋ−Ｂの偶数番のフレーム（例えば＃２）が配置される。そして、各々のフレームにおける走査線の配置は、後述するフレーム・ライン構造Ｆ３で規定される。
As shown in FIG. 7A, the
As shown in FIG. 7B, in the
また、図７（ａ）および（ｂ）に示すように、各フレームは、奇数フィールドと偶数フィールドとに分かれている。例えば、フレーム＃１は、奇数フィールド＃１−１と偶数フィールド＃１−２とに分かれている。そして、（１／３０）秒の長さを有するフレームのうち、前半の（１／６０）秒を奇数フィールドが占め、後半の（１／６０）秒を偶数フィールドが占めている。
Further, as shown in FIGS. 7A and 7B, each frame is divided into an odd field and an even field. For example, the
次に、図８は、上記のフレーム・ライン構造Ｆ３を示すテーブルである。このテーブルは、映像信号の１１２５／６０／Ｐの各フレームにおける走査線を、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに対応した１１２５／３０／ＰｓＦへマッピングした走査線のライン配置を示している。
図示するように、１フレーム内に、フィールド＃１（Ｆ＝０）とフィールド＃２（Ｆ＝１）とが時間方向に並んでいる。そして、これらの各々のフィールドに、有効走査線領域（Ｖ＝０）と非アクティブ領域（Ｖ＝１）とが配置されている。
フィールド＃１は、ライン番号１から５６３までの５６３ライン分に対応する。このうち、ライン番号２１から５６０までの５４０ライン分が有効走査線領域である。またフィールド＃２は、ライン番号５６４から１１２５までの５６２ライン分に対応する。このうち、ライン番号５８４から１１２３までの５４０ライン分が有効走査線領域である。
Next, FIG. 8 is a table showing the frame / line structure F3. This table shows the line arrangement of the scanning lines in which the scanning lines in each frame of 1125/60 / P of the video signal are mapped to 1125/30 / PsF corresponding to the interfaces Link-A and Link-B.
As shown in the figure, field # 1 (F = 0) and field # 2 (F = 1) are arranged in the time direction in one frame. In each of these fields, an effective scanning line region (V = 0) and an inactive region (V = 1) are arranged.
そして、有効走査線領域に関しては、ＨＤ−ＳＤＩのデュアルリンクであるＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂのライン番号と、入力される映像信号の走査線番号（例えば、走査線番号Ｓ１からＳ１０８０）との対応を示している。例えば、Ｌｉｎｋ−Ａの欄における表記「４２（１）」は、Ｌｉｎｋ−Ａのライン番号２１に映像信号の走査線番号として走査線Ｓ１を配置したことを示している。また例えば、Ｌｉｎｋ−Ａの欄における表記「４３（２）」は、Ｌｉｎｋ−Ａのライン番号５８４に映像信号の走査線番号として走査線Ｓ２を配置したことを示している。このように、奇数フィールドには奇数番目の走査線のみが配置され、偶数フィールドには偶数番目の走査線のみが配置されている。
As for the effective scanning line area, the line number of Link-A and Link-B, which are HD-SDI dual links, and the scanning line number of the input video signal (for example, scanning line numbers S1 to S1080) The correspondence is shown. For example, the notation “42 (1)” in the Link-A column indicates that the scanning line S1 is arranged as the scanning line number of the video signal on the
フィールド分離部１６は、フレーム・ライン構造Ｆ３に従って、フレーム番号＃１の奇数番目の走査線番号Ｓ１、Ｓ３、Ｓ５、…、Ｓ１０７９を、１１２５／３０／ＰｓＦの形式のフィールド番号＃１−１の有効走査線領域の１番目の走査線から５４０番目の走査線（ライン番号２１からライン番号５６０までの走査線位置）に、順次マッピングする。
また同様に、フィールド分離部１６は、フレーム番号＃１の偶数番目の走査線番号Ｓ２、Ｓ４、Ｓ６、…、Ｓ１０８０を、１１２５／３０／ＰｓＦ形式のフィールド番号＃１−２の有効走査線領域の１番目の走査線から５４０番目の走査線（ライン番号５８４からライン番号１１２３までの走査線位置）に、順次マッピングする。
The
Similarly, the
同様に、フィールド分離部１７は、フレーム番号＃２の奇数番目の走査線番号Ｓ１、Ｓ３、Ｓ５、…、Ｓ１０７９を、１１２５／３０／ＰｓＦの形式のフィールド番号＃２−１の有効走査線領域の１番目の走査線から５４０番目の走査線（ライン番号２１からライン番号５６０までの走査線位置）に、順次マッピングする。
また同様に、フィールド分離部１７は、フレーム番号＃２の偶数番目の走査線番号Ｓ２、Ｓ４、Ｓ６、…、Ｓ１０８０を、１１２５／３０／ＰｓＦ形式のフィールド番号＃２−２の有効走査線領域の１番目の走査線から５４０番目の走査線（ライン番号５８４からライン番号１１２３までの走査線位置）に、順次マッピングする。
このように、フィールド分離部１６及びフィールド分離部１７は、偶数フィールドをフィールド＃１の有効走査線領域に配置し、奇数フィールドをフィールド＃２の有効走査線領域に配置するようにマッピングを行う。
Similarly, the
Similarly, the
Thus, the
つまり、映像デジタルインターフェース装置１Ｂ全体の処理としては、１１２５／６０／Ｐのフレーム＃１を、インターフェースＬｉｎｋ−Ａにおけるフィールド＃１−１及びフィールド＃１−２として、１１２５／３０／ＰｓＦのＨＤ−ＳＤＩに規定されるフレーム・ライン構造に変換する。
つまり、映像デジタルインターフェース装置１Ｂ全体の処理としては、１１２５／６０／Ｐのフレーム＃２を、インターフェースＬｉｎｋ−Ｂにおけるフィールド＃２−１及びフィールド＃２−２として、１１２５／３０／ＰｓＦのＨＤ−ＳＤＩに規定されるフレーム・ライン構造に変換する。
なお、フレーム＃３、＃４、…についても、それぞれ同様である。
In other words, as processing of the entire video
That is, as the processing of the entire video
The same applies to
なお、映像デジタルインターフェース装置１Ｂが出力する１１２５／３０／ＰｓＦのフレーム・ライン構造は、インターレース方式の１１２５／６０／Ｉのフレーム・ライン構造と同様である。このため、通常速度のインターレース方式の走査線の信号処理しか扱えない画像処理装置（伝送機器、符号化機器あるいは記録機器等）においても、１１２５／６０／Ｐの信号を扱えるようにすることが可能となる。 The frame / line structure of 1125/30 / PsF output from the video digital interface device 1B is the same as the frame / line structure of the interlaced 1125/60 / I. For this reason, it is possible to handle 1125/60 / P signals even in image processing apparatuses (transmission equipment, encoding equipment, recording equipment, etc.) that can only handle signal processing of normal-interlace scanning lines. It becomes.
＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。図９は、同実施形態による映像デジタルインターフェース装置１Ｃの構成例を示す概略ブロック図である。第４の実施形態が第３の実施形態と異なる点は、フィールド分離部１６の後段に遅延部１５を設けた点のみである。以下では、第３の実施形態と共通の事項の説明を省略し、この異なる点のみを説明する。
遅延部１５は、フィールド分離部１６から出力されるインターフェースＬｉｎｋ−Ａの全てのフレームをそれぞれ（１／６０）秒遅延させて出力する。
<Fourth Embodiment>
Next, a fourth embodiment of the present invention will be described. FIG. 9 is a schematic block diagram showing a configuration example of the video digital interface device 1C according to the embodiment. The fourth embodiment differs from the third embodiment only in that a
The
図１０は、（ａ）映像デジタルインターフェース装置１に入力される１１２５／６０／Ｐによる映像信号のフレーム同期のタイミングと、（ｂ）映像デジタルインターフェース装置１がインターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂにそれぞれ出力する１１２５／３０／ＰｓＦによる映像信号のフレーム同期のタイミングを示す概念図である。
図示するように、遅延部１５がインターフェースＬｉｎｋ−Ａのフレームを（１／６０）秒遅延させることにより、インターフェースＬｉｎｋ−ＡとＬｉｎｋ−Ｂとの間で、フレームの伝送のタイミングにおける位相が合う。このように位相が合うことにより、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂの各々にそれぞれ接続された画像処理装置に、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂからのそれぞれのフレームが同一タイミングで入力される。
なお、前述の通り、各フレームの前半の（１／６０）秒が奇数フィールドであり、各フレームの後半の（１／６０）秒が偶数フィールドであるため、Ｌｉｎｋ−ＡとＬｉｎｋ−Ｂからのそれぞれのフレームが同一タイミングで画像処理装置に入力されれば、各フィールドが入力されるタイミングも同一となる。
本実施形態によれば、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂ各々から入力されるフレーム及びフィールドにおける相互の同期管理を、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに接続された画像処理装置間において容易に行うことができる。
FIG. 10 shows (a) the frame synchronization timing of the video signal by 1125/60 / P input to the video
As shown in the figure, the
As described above, since the first half (1/60) second of each frame is an odd field, and the second half (1/60) second of each frame is an even field, the link-links from Link-A and Link-B If each frame is input to the image processing apparatus at the same timing, the timing at which each field is input is also the same.
According to the present embodiment, mutual synchronization management in frames and fields input from the interfaces Link-A and Link-B is easily performed between image processing apparatuses connected to the interfaces Link-A and Link-B. be able to.
＜第５の実施形態＞
次に、本発明の第５の実施形態について説明する。図１１は、同一実施形態による映像デジタルインターフェース装置１Ｄの構成例を示す概略ブロック図である。
第５の実施形態による映像デジタルインターフェース装置１Ｄは、第１から第４の実施形態のいずれかを、カスケード状に複数段組み合わせた構成である。映像デジタルインターフェース装置１Ｄは、第１から第４の実施形態に対し、より高速なフレームレートである１１２５／１２０／Ｐのフレームレートの映像信号を、ＨＤ−ＳＤＩに規定されるフレームレートである１１２５／３０／Ｐ又は１１２５／３０／ＰｓＦのフレームレートに低下させる。
<Fifth Embodiment>
Next, a fifth embodiment of the present invention will be described. FIG. 11 is a schematic block diagram showing a configuration example of the video digital interface device 1D according to the same embodiment.
The video digital interface device 1D according to the fifth embodiment has a configuration in which any one of the first to fourth embodiments is combined in a cascade form. Compared with the first to fourth embodiments, the video digital interface device 1D converts a video signal having a frame rate of 1125/120 / P, which is a higher frame rate, to a
本実施形態における映像デジタルインターフェース装置１Ｄは、映像デジタルインターフェース装置２０１、２０２及び２０３による２段構成となっている。映像デジタルインターフェース装置２０１の後段に、映像デジタルインターフェース装置２０２及び２０３が配置されている。
映像デジタルインターフェース装置２０１は、インターフェースＬｉｎｋ−Ａ及びＬｉｎｋ−Ｂに出力する走査線の形式がプログレッシブの必要があり、第１の実施形態または第２の実施形態のいずれかを用いる。
また、デジタルインターフェース装置２２及び２０３は、第１から第４の実施形態のいずれかを用いることができる。
The video digital interface device 1D in the present embodiment has a two-stage configuration of video
The video
The
そして、映像デジタルインターフェース装置２０１には、１１２５／１２０／Ｐのフレームレートの信号が入力される。そして、映像デジタルインターフェース装置２０１は、これを１１２５／６０／Ｐのフレームレートのデュアルリンク信号に分離し、それぞれを映像デジタルインターフェース装置２０２及び２０３に供給する。そして、映像デジタルインターフェース装置２０２及び２０３のそれぞれは、その信号を更に１１２５／３０／Ｐ等のデュアルリンク信号に分離し、更に後段の装置に供給する。
なお、図１１では、カスケード状に２段に構成した場合を示しているが、３段以上の構成としても良い。
The video
In addition, although FIG. 11 shows a case where two stages are configured in cascade, a structure having three or more stages may be used.
このように、本実施形態によれば、映像デジタルインターフェース装置１Ｄは、第１から第４の実施形態のいずれかの映像デジタルインターフェース装置をカスケード構成にて複数段を接続することで、２のべき乗倍のインターフェースを構成することができる。本実施形態によれば、ＨＤ−ＳＤＩに規定されるフレームレートに対して２のべき乗倍の８倍速、あるいは１６倍速のプログレッシブ形式の映像信号を、ＨＤ−ＳＤＩに規定されるフレームレートに対応させて伝送することができる。 As described above, according to the present embodiment, the video digital interface device 1D is a power of 2 by connecting a plurality of stages of the video digital interface devices of the first to fourth embodiments in a cascade configuration. Double interfaces can be configured. According to the present embodiment, a video signal in a progressive format of 8 × or 16 × speed that is a power of 2 with respect to the frame rate specified in HD-SDI is made to correspond to the frame rate specified in HD-SDI. Can be transmitted.
また、図１、図４、図６、図９及び図１１におけるマッピングの機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりマッピングの処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。 Also, the program for realizing the mapping function in FIGS. 1, 4, 6, 9, and 11 is recorded on a computer-readable recording medium, and the program recorded on the recording medium is stored in the computer system. The mapping process may be performed by reading and executing. Here, the “computer system” includes an OS and hardware such as peripheral devices.
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
Further, the “computer system” includes a homepage providing environment (or display environment) if a WWW system is used.
The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory in a computer system serving as a server or a client in that case, and a program that holds a program for a certain period of time are also included. The program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design and the like within a scope not departing from the gist of the present invention.
１，２０１，２０２，２０３…映像信号デジタルインターフェース装置
１１…フレーム同期検出部
１２…映像信号フレーム分離部
１３，１４…時間伸張部
１５…遅延部
１６，１７…フィールド分離部
１０１…走査線分離部
1, 201, 202, 203 ... Video signal
Claims (7)
前記フレーム同期検出部によって検出された前記タイミングに基づき、前記入力映像信号に含まれる１フレーム分の信号を単一のリンクに出力し、前記入力映像信号を複数の前記リンクに分離する映像信号フレーム分離部と、
前記複数のリンクの各々に対応し、前記映像信号フレーム分離部によって分離された前記信号のフレームレートを低下させて出力する複数の時間伸張部と、
を具備することを特徴とする映像信号デジタルインターフェース装置。 A frame synchronization detection unit that detects timing of frame synchronization of the input video signal from a progressive input video signal;
A video signal frame for outputting a signal for one frame included in the input video signal to a single link based on the timing detected by the frame synchronization detection unit, and separating the input video signal into a plurality of the links A separation unit;
A plurality of time extension units corresponding to each of the plurality of links and outputting a reduced frame rate of the signal separated by the video signal frame separation unit;
A video signal digital interface device comprising:
を更に具備することを特徴とする請求項１に記載の映像信号デジタルインターフェース装置。 Provided at the subsequent stage of at least one of the plurality of time expansion units, and delays the signal output from the corresponding time expansion unit to match the timing of the signal output from the other time expansion unit Delay part,
The video signal digital interface device according to claim 1, further comprising:
を更に具備することを特徴とする請求項１又は請求項２に記載の映像信号デジタルインターフェース装置。 A field separation unit that is provided corresponding to each of the time expansion units, and that outputs the signal output from the time expansion unit in an odd field and an even field for each scanning line;
The video signal digital interface device according to claim 1, further comprising:
前記映像信号フレーム分離部は、前記入力映像信号を、前記１フレーム分の信号の単位で２本の前記リンクに交互に分離し、各々の前記リンクにおいて１１２５／３０／Ｐのフレーム・ライン構造の１フレーム分の有効画像領域内に前記１フレーム分の信号をマッピングする、
ことを特徴とする請求項１に記載の映像信号デジタルインターフェース装置。 The input video signal is a 1125/60 / P signal,
The video signal frame separation unit alternately separates the input video signal into two links in units of signals for one frame, and each link has a frame line structure of 1125/30 / P. Mapping the signal for one frame in an effective image area for one frame;
The video signal digital interface device according to claim 1.
ことを特徴とする請求項４に記載の映像信号デジタルインターフェース装置。 The video signal frame separation unit converts the 1st scanning line to the 1080th scanning line of the 1125/60 / P signal into 1 in the effective image area of the 1125/30 / P frame line structure, respectively. Mapping from the first scan line to the 1080th scan line,
5. The video signal digital interface device according to claim 4, wherein
前記映像信号フレーム分離部は、前記入力映像信号を、前記１フレーム分の信号の単位で２本の前記リンクに交互に分離し、各々の前記リンクにおいて１１２５／３０／Ｐのフレーム・ライン構造の１フレーム分の有効画像領域内に前記１フレーム分の信号をマッピングし、
前記フィールド分離部は、１１２５／３０／ＰｓＦのフレーム・ライン構造における奇数フィールド及び偶数フィールドのそれぞれの有効画像領域内に、分離した前記奇数フィールドと前記偶数フィールドとをマッピングして出力する、
ことを特徴とする請求項３に記載の映像信号デジタルインターフェース装置。 The input video signal is a 1125/60 / P signal,
The video signal frame separation unit alternately separates the input video signal into two links in units of signals for one frame, and each link has a frame line structure of 1125/30 / P. Map the signal for one frame in the effective image area for one frame,
The field separation unit maps and outputs the separated odd and even fields in the effective image areas of the odd and even fields in the frame line structure of 1125/30 / PsF.
The video signal digital interface device according to claim 3.
ことを特徴とする請求項６に記載の映像信号デジタルインターフェース装置。 The field separation unit maps the signal of the odd field to the 540th scan line from the first scan line in the effective image area of the odd field of 1125/30 / PsF, and the signal of the even field Mapping from the first scan line to the 540th scan line in the effective image area of the even field of 1125/30 / PsF;
The video signal digital interface device according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009206364A JP2011061327A (en) | 2009-09-07 | 2009-09-07 | Video signal digital interface device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009206364A JP2011061327A (en) | 2009-09-07 | 2009-09-07 | Video signal digital interface device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011061327A true JP2011061327A (en) | 2011-03-24 |
Family
ID=43948490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009206364A Pending JP2011061327A (en) | 2009-09-07 | 2009-09-07 | Video signal digital interface device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011061327A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026805A (en) * | 2011-07-20 | 2013-02-04 | Nippon Telegr & Teleph Corp <Ntt> | Video encoding apparatus and video decoding apparatus |
| WO2013042264A1 (en) * | 2011-09-22 | 2013-03-28 | Ｎｅｃディスプレイソリューションズ株式会社 | Video processing device and video processing method |
| JP2013219624A (en) * | 2012-04-10 | 2013-10-24 | Canon Inc | Imaging apparatus |
| JP2013219598A (en) * | 2012-04-10 | 2013-10-24 | Canon Inc | Transmission device and transmission method |
| JP2019036842A (en) * | 2017-08-15 | 2019-03-07 | 日本放送協会 | Video signal transmitter and video signal receiver |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141079A (en) * | 1988-11-21 | 1990-05-30 | Matsushita Electric Ind Co Ltd | Video disk and its recording device |
| JPH03135279A (en) * | 1989-10-20 | 1991-06-10 | Matsushita Electric Ind Co Ltd | Video disk recording device and video disk reproducing device |
| JP2000350168A (en) * | 1999-06-02 | 2000-12-15 | Seiko Epson Corp | Method and device for image signal processing |
-
2009
- 2009-09-07 JP JP2009206364A patent/JP2011061327A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141079A (en) * | 1988-11-21 | 1990-05-30 | Matsushita Electric Ind Co Ltd | Video disk and its recording device |
| JPH03135279A (en) * | 1989-10-20 | 1991-06-10 | Matsushita Electric Ind Co Ltd | Video disk recording device and video disk reproducing device |
| JP2000350168A (en) * | 1999-06-02 | 2000-12-15 | Seiko Epson Corp | Method and device for image signal processing |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026805A (en) * | 2011-07-20 | 2013-02-04 | Nippon Telegr & Teleph Corp <Ntt> | Video encoding apparatus and video decoding apparatus |
| WO2013042264A1 (en) * | 2011-09-22 | 2013-03-28 | Ｎｅｃディスプレイソリューションズ株式会社 | Video processing device and video processing method |
| US8913196B2 (en) | 2011-09-22 | 2014-12-16 | Nec Display Solutions, Ltd. | Video processing device and video processing method including deserializer |
| JP2013219624A (en) * | 2012-04-10 | 2013-10-24 | Canon Inc | Imaging apparatus |
| JP2013219598A (en) * | 2012-04-10 | 2013-10-24 | Canon Inc | Transmission device and transmission method |
| JP2019036842A (en) * | 2017-08-15 | 2019-03-07 | 日本放送協会 | Video signal transmitter and video signal receiver |
| JP7068787B2 (en) | 2017-08-15 | 2022-05-17 | 日本放送協会 | Video signal transmitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4702402B2 (en) | Signal transmitting apparatus, signal transmitting method, signal receiving apparatus, and signal receiving method | |
| JP5744337B2 (en) | Video signal transmitting device, video signal receiving device, and program | |
| US20130010187A1 (en) | Signal transmitting device, signal transmitting method, signal receiving device, signal receiving method, and signal transmission system | |
| JP2009147894A (en) | Signal transmission device, and signal transmission method | |
| JP2009130639A (en) | Signal transmitting device, signal transmitting method, signal receiving device and signal receiving method | |
| JP2009284447A (en) | Signal transmitting apparatus and signal transmitting method | |
| US20110205247A1 (en) | Transmission apparatus, transmission method, reception apparatus, reception method and signal transmission system | |
| US10334219B2 (en) | Apparatus for switching/routing image signals through bandwidth splitting and reduction and the method thereof | |
| US9479789B2 (en) | Signal processing apparatus, signal processing method, program, and signal transmission system | |
| JP2006191641A (en) | Multimedia signal matching system and method for performing picture-in-picture function | |
| US9609367B2 (en) | Signal processing device, signal processing method, program, and signal transmission system | |
| JP2011061327A (en) | Video signal digital interface device | |
| US9088777B2 (en) | Methods and systems for processing stereoscopic video data | |
| US20180376181A1 (en) | Networked video communication applicable to gigabit ethernet | |
| US20070053664A1 (en) | Video signal capturing apparatus, signal processing and control apparatus, and video signal capturing, video signal processing, and transferring system and method | |
| JP5012493B2 (en) | VIDEO OUTPUT DEVICE, VIDEO OUTPUT METHOD, VIDEO OUTPUT PROGRAM, VIDEO PROCESSING SYSTEM, VIDEO PROCESSING DEVICE, VIDEO PROCESSING METHOD, AND VIDEO PROCESSING PROGRAM | |
| JPH10304317A (en) | Video signal scanning system converter and method for controlling the same | |
| KR101673184B1 (en) | An ip switching/routing apparatus by separated processing of sdi format image signals and the method thereof | |
| JP5187134B2 (en) | Signal processing apparatus and signal processing method | |
| JP2004538741A (en) | Method for combining multiple sets of multi-channel digital images and bus interface technology | |
| JP2014090365A (en) | Conversion device, conversion method, conversion program and transmitter of image data | |
| WO2017086218A1 (en) | Camera control device and television camera | |
| JP7068787B2 (en) | Video signal transmitter | |
| JP2016012831A (en) | Video voice signal transmission device, reception device, and method | |
| JP5436501B2 (en) | Video encoding device and video decoding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130611 |