JP2011055692A - Switching regulator - Google Patents
Switching regulator Download PDFInfo
- Publication number
- JP2011055692A JP2011055692A JP2009205156A JP2009205156A JP2011055692A JP 2011055692 A JP2011055692 A JP 2011055692A JP 2009205156 A JP2009205156 A JP 2009205156A JP 2009205156 A JP2009205156 A JP 2009205156A JP 2011055692 A JP2011055692 A JP 2011055692A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- input
- switching element
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、出力電圧のオーバーシュートを防止する機能を備えるスイッチングレギュレータに関するものである。 The present invention relates to a switching regulator having a function of preventing output voltage overshoot.
スイッチングレギュレータはスイッチング素子を駆動するスイッチングパルスのデューティ比(以下スイッチングデューティ比)によって任意の出力電圧を得ることができるため、広く採用されているものである。一般にスイッチングレギュレータは、出力電圧を上昇させるときにオーバーシュートが発生する傾向がある。特に電源投入時に出力電圧が急速に上昇すると、オーバーシュートが発生しやすくなる。このためスイッチングレギュレータには一般にソフトスタート回路などが設けられ、出力電圧を徐々に上昇させる方式が採用されている。 Switching regulators are widely used because an arbitrary output voltage can be obtained by the duty ratio of switching pulses (hereinafter referred to as switching duty ratio) for driving the switching elements. In general, a switching regulator tends to cause overshoot when the output voltage is increased. In particular, when the output voltage rises rapidly when the power is turned on, overshoot is likely to occur. For this reason, a switching regulator is generally provided with a soft start circuit or the like, and a method of gradually increasing the output voltage is employed.
また、スイッチング素子に流れる電流の変化や出力側にかかる負荷などが変化することを想定し、過電流保護などの回路が設けられている。特に前記スイッチング素子に流れる電流検知してスイッチングレギュレータが破壊や劣化しないよう保護している。 Further, a circuit for overcurrent protection or the like is provided on the assumption that the current flowing through the switching element changes or the load applied to the output side changes. In particular, the current flowing through the switching element is detected to protect the switching regulator from destruction or deterioration.
(従来の実施の形態)
図7は、従来のスイッチングレギュレータの電気的構成を示している。
(Conventional embodiment)
FIG. 7 shows the electrical configuration of a conventional switching regulator.
スイッチングレギュレータ700は、スイッチング素子702、ドライバ704、フリップフロップ706、PWM変調器708、誤差増幅器709、ソフトスタート回路712、基準電圧源714、スロープ補償回路716及び発振機718とからなる。また、スイッチングレギュレータ700には入力電源724とこれに接続するコンデンサ722及び抵抗720、リアクトル726、ダイオード728、コンデンサ730及び抵抗RB1,RB2を備える。
The switching regulator 700 includes a switching element 702, a
第1の制御装置710は、PWM変調器708、誤差増幅器709から構成される。出力電圧検出回路734は、抵抗RB1,RB2から構成される。平滑回路732は、リアクトル726及びコンデンサ730から構成される。
The
電源724から抵抗720を介して入力電圧Vinがスイッチングレギュレータ700に加わると誤差増幅器709の反転入力端子に入力されるモニター電圧Vfbiは基準電圧Vrefかソフトスタート回路712の電圧VSSのいずれか低い方の電圧と比較され誤差増幅される。起動時においては、図8示のソフトスタート回路712のコンデンサC20には電荷が充電されておらず、ソフトスタート回路712のソフトスタート電圧VSSはグランドレベルになる。このため、基準電圧Vrefよりも低いソフトスタート回路712のソフトスタート電圧VSSが誤差増幅器709の反転入力側の電圧として差動増幅が行われる。
When the input voltage Vin is applied to the switching regulator 700 from the power source 724 via the
ソフトスタート回路712は、コンデンサC20と定電流源CCとトランジスタQ20とから構成される。
The
入力電圧Vinがスイッチングレギュレータ700に加わり、起動開始後にトランジスタQ20にリセットパルスVPが入力されると、トランジスタQ20はオン状態からオフ状態となり、コンデンサC20に充電された電荷がリセットされる。このため定電流源CCからコンデンサC20に充電が始まる。コンデンサC20に充電された電荷に応じてソフトスタート回路712のソフトスタート電圧VSSは0Vから徐々に電圧が上昇する。ソフトスタート電圧VSSは例えば数十mSの時間をかけて最終的に基準電圧Vrefにまで到達する。ソフトスタート電圧VSSが基準電圧Vrefにまで到達する時間長さは、コンデンサC20の容量や定電流源CCの電流により設定される。
When the input voltage Vin is applied to the switching regulator 700 and the reset pulse VP is input to the transistor Q20 after start-up, the transistor Q20 changes from the on state to the off state, and the charge charged in the capacitor C20 is reset. For this reason, the capacitor C20 starts to be charged from the constant current source CC. The soft start voltage VSS of the
ソフトスタート回路712のソフトスタート電圧VSSが起動開始後、0Vから数十mSの時間をかけて緩やかに上昇すると、これに同期して出力電圧Voのモニター電圧Vfibも緩やかに上昇する。仮に基準電圧Vrefにより起動した場合は、出力電圧Voがグランドレベルからの起動になるため、スイッチングデューティ比はほぼ最大値(例えば100%)になる。
When the soft start voltage VSS of the
しかし、ソフトスタート回路712によりスイッチングデューティ比が徐々に大きくなるため、コンデンサ730に電流が急速に流れることを防止できる。コンデンサ730はスイッチング素子702により生成されたパルス電圧を平滑しており、コンデンサ730に溜まった電荷に応じた出力電圧Voを供給する。このため電流が急激に流れ込むことを防止することで出力電圧Voのオーバーシュートは抑制される。
However, since the switching duty ratio is gradually increased by the
スイッチングレギュレータ700が起動すると、出力電圧Voが抵抗RB1,RB2により分圧され、モニター電圧Vfbiを発生させる。誤差増幅器709の反転入力端子には前記モニター電圧Vfbiが入力されるため、負帰還による制御がなされる。誤差増幅器709から出力されるフィードバック電圧VFBがスロープ補償回路716のスロープ電圧Vslよりも高い場合、PWM変調器708はスイッチング素子702をオンするリセットパルスをフリップフロップ706のリセット端子Rに入力する。フリップフロップ706のセット端子Sには発振器718よりクロック信号が入力される。フリップフロップ706はスイッチング素子702をスイッチングすることでパルス電圧を発生させる。前記パルス電圧は、リアクトル726を通じて電流を流し、コンデンサ730に充電することで前記パルス電圧を平滑な出力電圧Voとして出力する。
When the switching regulator 700 is activated, the output voltage Vo is divided by the resistors RB1 and RB2, and the monitor voltage Vfbi is generated. Since the monitor voltage Vfbi is input to the inverting input terminal of the error amplifier 709, control by negative feedback is performed. When the feedback voltage VFB output from the error amplifier 709 is higher than the slope voltage Vsl of the
コンデンサ730の充電量が増加すると出力電圧Voも上昇するためモニター電圧Vfbiも上昇する。モニター電圧Vfbiが基準電圧Vrefを上回ると、スイッチング素子702をオフするための制御がなされるため、出力電圧Voが一定に保たれる。また、従来のスイッチングレギュレータの一例として出願人が提案した特許文献1に記載のものがある。このスイッチングレギュレータはソフトスタート回路を備え、出力電圧に対する負荷が変動などした場合に発生する過電流からスイッチングレギュレータを保護するものである。
When the charge amount of the
前述の入力電圧Vinと出力電圧Voとスイッチングデューティ比などの関係については図9により説明する。 The relationship between the input voltage Vin, the output voltage Vo and the switching duty ratio will be described with reference to FIG.
図9は、出力電圧Vo、誤差増幅器709のフィードバック電圧VFB、スロープ電圧Vsl及びスイッチングパルスSWとの関係を示すタイミングチャートである。 FIG. 9 is a timing chart showing the relationship among the output voltage Vo, the feedback voltage VFB of the error amplifier 709, the slope voltage Vsl, and the switching pulse SW.
図9(a)は、スイッチングレギュレータ700に入力される入力電圧Vinを示す。 FIG. 9A shows the input voltage Vin input to the switching regulator 700.
図9(b)は、誤差増幅回路709の電圧VFBを示す。 FIG. 9B shows the voltage VFB of the error amplifier circuit 709.
図9(c)は、スロープ補償回716のスロープ電圧Vslを示す。
FIG. 9C shows the slope voltage Vsl of the
図9(d)は、スイッチング素子702に入力されるスイッチングパルス信号SWを示す。スイッチング素子702は、スイッチングパルス信号SWのハイでオンし、ローでオフする。 FIG. 9D shows the switching pulse signal SW input to the switching element 702. The switching element 702 is turned on when the switching pulse signal SW is high and turned off when the switching pulse signal SW is low.
図9(e)は、出力電圧Voを示す。 FIG. 9E shows the output voltage Vo.
図9(f)は、期間Tを表す。期間T1において入力電圧Vinは出力電圧Voの設定電圧以下に低下し、スイッチングデューティ比がほぼ最大値(例えば100%)になる。期間T2では入力電圧Vinが上昇してからスイッチングデューティ比がほぼ最低値(例えば0%)になる。期間T3はスイッチングデューティ比がほぼ最低値(例えば0%)になった以降の期間を示す。期間T4は定常状態を示す。期間T5はフィードバック電圧VFBが高くスイッチングパルスSWがほぼ100%に近い状態を示す。 FIG. 9F shows the period T. In the period T1, the input voltage Vin drops below the set voltage of the output voltage Vo, and the switching duty ratio becomes almost the maximum value (for example, 100%). In the period T2, the switching duty ratio becomes almost the minimum value (for example, 0%) after the input voltage Vin increases. A period T3 indicates a period after the switching duty ratio becomes almost the minimum value (for example, 0%). A period T4 indicates a steady state. A period T5 indicates a state in which the feedback voltage VFB is high and the switching pulse SW is nearly 100%.
期間T1において、入力電圧Vinは出力電圧Voの設定値、例えば5Vよりも低い電圧、例えば4Vとなっている。 In the period T1, the input voltage Vin is a set value of the output voltage Vo, for example, a voltage lower than 5V, for example, 4V.
このためモニター電圧Vfbiは基準電圧Vrefよりも低い電圧値になり、誤差増幅器709から出力されるフィードバック電圧VFBはハイの状態になる。フィードバック電圧VFBが入力されるPWM変調器708ではスロープ補償回路716のスロープ電圧Vslがフィードバック電圧VFBよりも低い場合に、スイッチング素子702をオンするようにスイッチングデューティ比を設定している。このため、前記フィードバック電圧VFBがスロープ補償回路716から出力されるスロープ電圧Vslよりも高くなり、スイッチング素子702はオンの状態を維持し続ける。
For this reason, the monitor voltage Vfbi has a voltage value lower than the reference voltage Vref, and the feedback voltage VFB output from the error amplifier 709 is in a high state. In the
この結果期間T1においては、出力電圧Voは入力電圧Vinとほぼ同じ値を維持し続ける。 As a result, in the period T1, the output voltage Vo continues to maintain substantially the same value as the input voltage Vin.
期間T2においては、入力電圧Vinが急速に立ち上がるため、出力電圧Voの値も上昇する。出力電圧Voが上昇すると、モニター電圧Vfbiも上昇し始める。しかし、誤差増幅器709の反転入力端子にモニター電圧Vfbiが入力されても、フィードバック電圧VFBがローレベルになるまで一定の時間を要する。 In the period T2, since the input voltage Vin rises rapidly, the value of the output voltage Vo also rises. When the output voltage Vo rises, the monitor voltage Vfbi also begins to rise. However, even if the monitor voltage Vfbi is input to the inverting input terminal of the error amplifier 709, a certain time is required until the feedback voltage VFB becomes low level.
これは誤差増幅器709の応答性に起因するものである。図9(b)にあるようにフィードバック電圧VFBが十分に下がるまでには、所定の時間を要する。このためスロープ電圧Vslに対してフィードバック電圧VFBが完全に低下するまでの間、スイッチングデューティ比が最低値、例えば0%にはならない。特に期間T2の前半においては、スイッチングデューティ比がほぼ最大値を維持し続けており、この期間で出力電圧Voにオーバーシュートが発生する。 This is due to the responsiveness of the error amplifier 709. As shown in FIG. 9B, a predetermined time is required until the feedback voltage VFB sufficiently decreases. For this reason, the switching duty ratio does not become the minimum value, for example, 0% until the feedback voltage VFB is completely lowered with respect to the slope voltage Vsl. In particular, in the first half of the period T2, the switching duty ratio keeps substantially the maximum value, and overshoot occurs in the output voltage Vo during this period.
期間T3においてはスイッチングデューティ比がほぼ最低値、例えば0%に到達し、出力電圧Voが目標値である、例えば5Vになるように、モニター電圧Vfbiによる通常の制御がなされる。 In the period T3, normal control by the monitor voltage Vfbi is performed so that the switching duty ratio reaches almost the minimum value, for example, 0%, and the output voltage Vo becomes the target value, for example, 5V.
期間T4においては出力電圧Voがほぼ設定電圧に達し、スイッチングデューティ比は定常状態になる。なお、定常状態は、スイッチングデューティ比がVo/Vin、例えば5V/12V=約40%の付近で安定している状態を示す。 In the period T4, the output voltage Vo substantially reaches the set voltage, and the switching duty ratio becomes a steady state. The steady state indicates a state where the switching duty ratio is stable in the vicinity of Vo / Vin, for example, 5V / 12V = about 40%.
前述の通り、入力電圧Vinは一定でなく、入力電圧Vinが設定電圧以下にまで低下するような場合が発生する。具体的には、車載用として用いられる電源回路は、バッテリの電圧、例えば12Vを降圧して、例えば5Vとしてメーターなどの電子機器に供給している。電源が起動した後に、エンジンを起動するためにバッテリの電圧が一時的に設定電圧、例えば5Vよりも低下し、例えば4Vとなる。この様な場合には、出力電圧Voと入力電圧Vinがほぼ同じ電圧(例えば4V)になり、スイッチングデューティ比も最大値(例えば100%)になる。 As described above, there is a case where the input voltage Vin is not constant and the input voltage Vin drops below the set voltage. Specifically, a power supply circuit used for in-vehicle use steps down the voltage of a battery, for example, 12V, and supplies it to an electronic device such as a meter as 5V, for example. After the power supply is started, the battery voltage temporarily drops below a set voltage, for example 5V, to become 4V, for example, in order to start the engine. In such a case, the output voltage Vo and the input voltage Vin are substantially the same voltage (for example, 4V), and the switching duty ratio is also the maximum value (for example, 100%).
ここで車のエンジンの起動が終わると入力電圧Vinが急速に回復するため、出力電圧Voも急速に上昇する。理論上は出力電圧Voの上昇に伴ってモニター電圧Vfbiも上昇するため、スイッチング素子702をオフにする制御が機能し、出力電圧Voの上昇は抑えられる。 Here, when the start of the engine of the car is finished, the input voltage Vin recovers rapidly, so that the output voltage Vo also increases rapidly. Theoretically, the monitor voltage Vfbi also rises as the output voltage Vo rises, so that the control for turning off the switching element 702 functions, and the rise in the output voltage Vo is suppressed.
しかし、前述の通りフィードバック電圧VFBが低下し、前記制御が機能するまでには所定の時間を要するため、この間にオーバーシュートが発生する。この前記制御が機能するまでの時間においてスイッチングデューティ比が最大値(例えば100%)の状態で入力電圧Vinが通常の電圧値(例えば12V)に回復するため、これに伴い出力電圧Voが上昇し、いわゆるオーバーシュートが発生する。 However, as described above, the feedback voltage VFB decreases, and a predetermined time is required until the control functions. Therefore, overshoot occurs during this time. Since the input voltage Vin recovers to a normal voltage value (for example, 12V) with the switching duty ratio at the maximum value (for example, 100%) during the time until the control functions, the output voltage Vo increases accordingly. So-called overshoot occurs.
前記オーバーシュートは、入力電圧Vinと出力電圧Voがほぼ同じ電圧値である状態において、入力電圧Vinが上昇するため、出力電圧Voも入力電圧Vinと同じ電圧(例えば12V)になるような挙動を示す。このため、スイッチングレギュレータ700に接続されている図示しない電子機器に対し定格(例えば5V±10%)を上回る電圧(例えば12V)が印加されることになる。電圧の定格(例えば5V±10%)を超える電圧(例えば12V)が加わると前記電子機器は不具合な状態に置かれることになる。 Since the input voltage Vin rises in a state where the input voltage Vin and the output voltage Vo are substantially the same voltage value, the overshoot behaves so that the output voltage Vo is also the same voltage (for example, 12V) as the input voltage Vin. Show. For this reason, a voltage (for example, 12V) exceeding the rating (for example, 5V ± 10%) is applied to an electronic device (not shown) connected to the switching regulator 700. When a voltage (for example, 12V) exceeding a voltage rating (for example, 5V ± 10%) is applied, the electronic device is placed in a defective state.
こうした不具合は、誤差増幅器709の応答性が遅く、フィードバック電圧VFBがローレベルに下がるのに時間がかかることが1つの原因である。 One of the reasons for such a problem is that the response of the error amplifier 709 is slow and it takes time for the feedback voltage VFB to fall to a low level.
誤差増幅器709のフィードバック電圧VFBがローレベルになるまでに0.1〜1000μsec程度の時間を要する。この間もスイッチング素子702はオン状態を維持しているため、前述した入力電圧Vin(例えば12V)と出力電圧Voがほぼ同じ電圧(例えば12V)になり、いわゆるオーバーシュートが発生する。 It takes about 0.1 to 1000 μsec for the feedback voltage VFB of the error amplifier 709 to become low level. During this time, the switching element 702 maintains the ON state, so that the input voltage Vin (for example, 12V) and the output voltage Vo are substantially the same voltage (for example, 12V), and so-called overshoot occurs.
本発明は、このオーバーシュートを抑制することにより、入力電圧Vinの変動による出力電圧Voのオーバーシュートを防止し、安定した出力電圧を供給することができるスイッチングレギュレータを提供することを目的とする。 An object of the present invention is to provide a switching regulator capable of supplying a stable output voltage by preventing the overshoot of the output voltage Vo due to the fluctuation of the input voltage Vin by suppressing the overshoot.
本発明におけるスイッチングレギュレータは、(a)入力電圧をパルス電圧に変換するスイッチング素子と、(b)パルス電圧を平渇して出力電圧を生成する平滑手段と、(c)出力電圧を検出する第1の検出手段と、(d)出力電圧を検出する第1の検出手段と、(e)第1の検出手段によって検出された出力電圧によってスイッチング素子を制御する第1の制御手段と、(f)スイッチング素子を駆動するスイッチングパルス信号のデューティ比を検出する第2の検出手段と入力電圧の大きさを検出する第3の検出手段とを備える第2の制御手段とを備え、(g)第1の制御手段と第2の制御手段の出力信号によってスイッチング素子を駆動するスイッチングレギュレータである。この構成によれば、スイッチングパルス信号のデューティ比が定常状態の場合は出力電圧による制御がなされ、入力電圧が降下しスイッチングデューティ比が最大値に近くなった状態から急速に入力電圧が上昇することによるオーバーシュートの発生を防止することができる。また、定常状態においては、瞬間的な入力電圧Vinの変動を検出しても第二の制御手段は働かず、誤動作を防止できる。 The switching regulator according to the present invention includes (a) a switching element that converts an input voltage into a pulse voltage, (b) smoothing means that generates an output voltage by depleting the pulse voltage, and (c) a first that detects the output voltage. (D) first detection means for detecting the output voltage, (e) first control means for controlling the switching element by the output voltage detected by the first detection means, and (f) And (g) a first control means including a second detection means for detecting a duty ratio of the switching pulse signal for driving the switching element and a third detection means for detecting the magnitude of the input voltage. The switching regulator drives the switching element by the output signals of the control means and the second control means. According to this configuration, when the duty ratio of the switching pulse signal is in a steady state, control is performed by the output voltage, and the input voltage rapidly increases from a state where the input voltage drops and the switching duty ratio becomes close to the maximum value. It is possible to prevent the occurrence of overshoot due to. Further, in the steady state, the second control means does not work even if an instantaneous change in the input voltage Vin is detected, and malfunction can be prevented.
他の実施例におけるスイッチングレギュレータは、第2の検出手段はスイッチングパルス信号のデューティ比が最大値の50%以上の任意の値を検出する前記のスイッチングレギュレータである。この構成によれば、第二の制御手段の起動後に際し、スイッチングデューティ比が最大値の50%以上を閾値として起動するため、瞬間的な入力電圧などの変動による誤動作を防止できる。 In another embodiment, the switching regulator is the above-described switching regulator in which the second detection means detects an arbitrary value in which the duty ratio of the switching pulse signal is 50% or more of the maximum value. According to this configuration, since the switching duty ratio is started with the threshold value being 50% or more of the maximum value after the second control means is started, malfunction due to instantaneous fluctuations in the input voltage can be prevented.
他の実施例におけるスイッチングレギュレータは、第1の制御手段はソフトスタート回路で制御される前記のスイッチングレギュレータである。この構成によれば、第2の制御手段が動作した際にソフトスタート回路による再起動することができる。 In another embodiment, the switching regulator is the switching regulator in which the first control means is controlled by a soft start circuit. According to this configuration, the soft start circuit can be restarted when the second control unit operates.
他の実施例におけるスイッチングレギュレータは、第2の検出手段は第1の検出手段の出力電圧を検出し、スイッチングパルス信号のデューティ比を検出する前記のスイッチングレギュレータである。この構成によれば、フィードバック電圧のレベルを把握することによりスイッチングパルス信号のデューティ比が閾値を超えているか判断することができる。 In another embodiment, the switching regulator is the above-described switching regulator in which the second detection unit detects the output voltage of the first detection unit and detects the duty ratio of the switching pulse signal. According to this configuration, it is possible to determine whether the duty ratio of the switching pulse signal exceeds the threshold by grasping the feedback voltage level.
他の実施例におけるスイッチングレギュレータは、第2の制御手段は第2の検出手段の出力信号と第3の検出手段の出力信号との論理積信号を出力する前記のスイッチングレギュレータである。この構成によれば、出力電圧に応じた適切なスイッチングパルス信号を発生することができる。 In another embodiment, the switching regulator is the above switching regulator in which the second control means outputs a logical product signal of the output signal of the second detection means and the output signal of the third detection means. According to this configuration, an appropriate switching pulse signal corresponding to the output voltage can be generated.
他の実施例におけるスイッチングレギュレータは、スイッチング素子は前記第1の制御手段の出力信号と第2の制御手段の出力信号の論理和信号によって駆動される前記のスイッチングレギュレータである。この構成によれば、第1の制御手段による制御がなされている場合にも、第2の制御手段による制御を介入させることができる。 In another embodiment, the switching regulator is the switching regulator in which the switching element is driven by a logical sum signal of the output signal of the first control means and the output signal of the second control means. According to this configuration, even when the control by the first control means is performed, the control by the second control means can be made to intervene.
他の実施例におけるスイッチングレギュレータは、第1の制御手段は、誤差増幅器と誤差増幅器の出力電圧が入力されるPWM変調器を有する前記のスイッチングレギュレータである。この構成によれば、スイッチング素子を制御するためのスイッチングパルス信号のデューティ比を適切により出力することができる。 In a switching regulator in another embodiment, the first control means is the switching regulator having an error amplifier and a PWM modulator to which an output voltage of the error amplifier is input. According to this configuration, it is possible to appropriately output the duty ratio of the switching pulse signal for controlling the switching element.
他の実施例におけるスイッチングレギュレータは、誤差増幅器の出力電圧は、第2の検出手段に入力される前記のスイッチングレギュレータである。この構成によれば、誤差増幅器の出力電圧であるフィードバック電圧のレベルを把握することによりスイッチングパルス信号のデューティ比が閾値を超えているか判断することができる。 In another embodiment, the switching regulator is the switching regulator described above, in which the output voltage of the error amplifier is input to the second detection means. According to this configuration, it is possible to determine whether the duty ratio of the switching pulse signal exceeds the threshold by grasping the level of the feedback voltage that is the output voltage of the error amplifier.
他の実施例におけるスイッチングレギュレータは、論理和信号はフリップフロップのリセット端子に入力され、前記フリップフロップのセット端子にはクロック信号が入力され、フリップフロップの出力信号によってスイッチング素子を駆動するスイッチングパルス信号が生成される前記のスイッチングレギュレータである。この構成によればフリップフロップによるフィードバックループが構成でき出力電圧が安定させることができる。 In a switching regulator in another embodiment, a logical sum signal is input to a reset terminal of a flip-flop, a clock signal is input to the set terminal of the flip-flop, and a switching pulse signal that drives a switching element by the output signal of the flip-flop Is the switching regulator described above. According to this configuration, a feedback loop using flip-flops can be configured and the output voltage can be stabilized.
本発明のスイッチングレギュレータは、フィードバック電圧と入力電圧を検知することにより、誤動作することなくオーバーシュートを防止する制御を可能とする。これにより入力電圧の影響を受け難い安定した出力電圧特性を有するスイッチングレギュレータを提供することが可能となる。 The switching regulator of the present invention enables control to prevent overshoot without malfunctioning by detecting the feedback voltage and the input voltage. As a result, it is possible to provide a switching regulator having a stable output voltage characteristic that is hardly affected by the input voltage.
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る降圧型のスイッチングレギュレータを示している。スイッチングレギュレータ100は、スイッチング素子102、ドライバ104、フリップフロップ106、PWM変調器108、誤差増幅器110、ソフトスタート回路112、基準電圧源114、スロープ補償回路116、発振器118、抵抗120,RB1,RB2、コンデンサ122,130、電源124、リアクトル126、ダイオード128及び制御装置140から構成される。
(First embodiment)
FIG. 1 shows a step-down switching regulator according to a first embodiment of the present invention. The
電源124からスイッチングレギュレータ100に入力電圧Vinが加わると、誤差増幅器109の反転入力端子に入力されるモニター電圧Vfbiは第1及び第2の非反転入力端子に入力される基準電圧及びソフトスタート電圧Vslのいずれか低い方と比較され、誤差増幅される。ぞ差増幅された出力電圧はフィードバック電圧VFBとして出力される。ここでモニター電圧Vfbiは(1)の式で表される。
Vfbi = Vo × RB2 / (RB1+RB2)・・・(1)
When the input voltage Vin is applied from the power supply 124 to the
Vfbi = Vo * RB2 / (RB1 + RB2) (1)
ソフトスタート回路112の一例として図8に記載のソフトスタート回路712により説明する。まず、起動時にソフトスタート回路112のトランジスタQ20にリセットパルスVPが与えられるため、コンデンサC20の電荷がリセットされ、ソフトスタート回路112のソフトスタート電圧VSSはグランドレベルになる。このため、モニター電圧Vfbiは基準電圧Vrefよりも低いソフトスタート回路112のソフトスタート電圧VSSが誤差増幅器110と比較され誤差増幅された出力電圧は誤差増幅器109の出力端子に出力される。
As an example of the soft start circuit 112, a
入力電圧Vinが加わると定電流源CCからソフトスタート回路112のコンデンサC20に充電が始まる。ソフトスタート回路112から供給されるソフトスタート電圧VSSはこれに従って徐々に増加し、最終的に基準電圧Vrefに達する。ソフトスタート回路112のソフトスタート電圧VSSの上昇に伴ってスイッチング素子112に印加されるスイッチングパルス信号のスイッチングデューティ比も徐々に増加する。これにより起動直後においてコンデンサ130に電流が急速に流れ込むのを防止している。コンデンサ130の電荷が徐々に蓄積されることで、スイッチングレギュレータ100の出力電圧Voも徐々に増加し起動時のオーバーシュートは抑制される。
When the input voltage Vin is applied, charging starts from the constant current source CC to the capacitor C20 of the soft start circuit 112. The soft start voltage VSS supplied from the soft start circuit 112 gradually increases accordingly, and finally reaches the reference voltage Vref. As the soft start voltage VSS of the soft start circuit 112 increases, the switching duty ratio of the switching pulse signal applied to the switching element 112 also gradually increases. This prevents a current from rapidly flowing into the
ソフトスタート電圧VSSが基準電圧Vrefに達した後においては、出力電圧Voを抵抗RB1,RB2により分圧し、モニター電圧Vfbiを発生させる。誤差増幅器110には前記モニター電圧Vfbiが入力されるため、負帰還による制御がなされる。モニター電圧Vfbiが基準電圧Vrefよりも低い場合は、誤差増幅器109から出力されるフィードバック電圧VFBは上昇する。フィードバック電圧VFBがスロープ補償回路116からのスロープ電圧Vslよりも高い場合、PWM変調器108はスイッチング素子102をオンするリセットパルスをフリップフロップ106のリセット端子Rに入力する。リセットパルスに応じてフリップフロップ106はスイッチング素子102をオンオフすることでパルス電圧を発生させる。
After the soft start voltage VSS reaches the reference voltage Vref, the output voltage Vo is divided by the resistors RB1 and RB2 to generate the monitor voltage Vfbi. Since the monitor voltage Vfbi is input to the error amplifier 110, control by negative feedback is performed. When the monitor voltage Vfbi is lower than the reference voltage Vref, the feedback voltage VFB output from the error amplifier 109 increases. When the feedback voltage VFB is higher than the slope voltage Vsl from the
前記パルス電圧は、平滑手段の一例であるリアクトル128、コンデンサ130に供給され、図示しない出力端子に繋がる負荷に対してエネルギが供給される。コンデンサ130は供給された電荷を一旦蓄え、この電荷に応じた電圧を出力電圧Voとして供給する平滑用コンデンサとして機能する。また、スイッチング素子102がオフしている期間において、負荷が増加した場合などには、リアクトル128に蓄えられたエネルギが、ダイオード128によって還流させられて負荷に与えられる。これらの平滑手段により前記パルス電圧が平滑な出力電圧Vinとして出力される。
The pulse voltage is supplied to a reactor 128 and a
そして出力電圧Voが増加する場合には、モニター電圧Vfbiも増加する。モニター電圧Vfbiが基準電圧Vrefを上回ると、フィードバック電圧VFBが低下し、スイッチング素子102をオフする制御がなされることで出力電圧Voは一定に維持される。 When the output voltage Vo increases, the monitor voltage Vfbi also increases. When the monitor voltage Vfbi exceeds the reference voltage Vref, the feedback voltage VFB decreases, and the output voltage Vo is maintained constant by performing control to turn off the switching element 102.
ここで入力電圧Vinが設定電圧以下に低下するような場合には、出力電圧Voは入力電圧Vinを超えて出力することができず、モニター電圧Vfbiもこれに併せて低下する。出力電圧Voを設定電圧に近づけるためにスイッチング素子102をオンする制御が働く。 Here, when the input voltage Vin drops below the set voltage, the output voltage Vo cannot be output beyond the input voltage Vin, and the monitor voltage Vfbi also drops accordingly. In order to bring the output voltage Vo close to the set voltage, the control to turn on the switching element 102 works.
この様な場合、スイッチングデューティ比がほぼ最大値(例えば100%)になり、入力電圧Vinと出力電圧Voがほぼ同じ値(例えば4V)になり得る。そして入力電圧Vinが急速に通常の電圧値にまで回復した場合(例えば4Vから12Vに回復)には、前述したようにフィードバック電圧VFBの遅延によりスイッチング素子102のオフするタイミングが遅れオーバーシュートが発生する。しかし、スイッチングレギュレータ100は、制御装置140により、前記オーバーシュートの発生を防止する制御を可能としている。
In such a case, the switching duty ratio becomes almost the maximum value (for example, 100%), and the input voltage Vin and the output voltage Vo can be almost the same value (for example, 4V). When the input voltage Vin quickly recovers to a normal voltage value (for example, recovers from 4 V to 12 V), the timing at which the switching element 102 is turned off is delayed due to the delay of the feedback voltage VFB as described above, and an overshoot occurs. To do. However, the
VFB検出装置146がフィードバック電圧VFBの上昇を検知することで、スイッチング素子102のスイッチングデューティ比が最大値またはこれに近い状態であることを検知することが可能である。
When the
Vin検出装置148は、入力電圧Vinの立ち上がりを検出する装置である。
The
まず、FB検出装置146がフィードバック電圧VFBのレベルを検出し、スイッチング素子102のスイッチングデューティ比が最大値に近いことを検知する。そして、Vin検出装置148が入力電圧Vinの上昇を検知した場合には、AND回路144からスイッチング素子102をオフする信号がOR回路に入力される。OR回路はスイッチング素子102をオフするリセットパルスをフリップフロップ106に入力する。これによりフィードバック電圧VFBの低下を待たずにスイッチング素子102をオフにすることができる。
First, the
このような構成によれば、誤差変調器108の応答性に関係なくスイッチング素子102をオフすることが可能となり、オーバーシュートの発生は抑制される。
According to such a configuration, the switching element 102 can be turned off regardless of the responsiveness of the
VFB検出装置146によりスイッチング素子102のスイッチングデューティ比を把握する事により、スイッチングデューティ比が定常状態(例えば40%程度)において、瞬間的な入力電圧Vinの上昇を検知しても、誤動作することなく通常の制御を維持し続けることができる。仮に誤動作により、スイッチングデューティ比が最低値(例えば0%)にする制御が発生すると、出力電圧Voがスイッチングレギュレータ100に接続している電子機器による負荷によっては下限側の定格(例えば5V±10%)を下回る電圧(例えば3V)にまで低下する可能性がある。
By grasping the switching duty ratio of the switching element 102 by the
前述のスイッチングデューティ比の最大値については、入力電圧Vinや出力電圧Voの関係において変わる。安定状態におけるスイッチングデューティ比は、入力電圧Vinと出力電圧Voの比率(Vo/Vin)で決まる。例えば入力電圧Vinが12Vで出力電圧Voが5Vの場合のスイッチングデューティ比は約40%となる。また、入力電圧Vinが36Vで出力電圧が5Vの場合は約15%となるため、想定されるスイッチングデューティ比の最大値は個々に異なる。定常状態におけるスイッチングデューティ比の値によっては、1%という値も想定されうる。また、VFB検出回路を動作させる閾値も最大値に対し適切な値が異なるが、好ましくは閾値を最大値の50%以上となる。 The maximum value of the switching duty ratio described above varies depending on the relationship between the input voltage Vin and the output voltage Vo. The switching duty ratio in the stable state is determined by the ratio (Vo / Vin) between the input voltage Vin and the output voltage Vo. For example, when the input voltage Vin is 12V and the output voltage Vo is 5V, the switching duty ratio is about 40%. Further, when the input voltage Vin is 36V and the output voltage is 5V, the maximum value of the assumed switching duty ratio is different because it is about 15%. Depending on the value of the switching duty ratio in the steady state, a value of 1% can be assumed. Further, although the threshold value for operating the VFB detection circuit is different from the maximum value, the threshold value is preferably 50% or more of the maximum value.
図2において前記制御と入力電圧Vin、出力電圧Voなどの関係について説明する。 The relationship between the control and the input voltage Vin and the output voltage Vo will be described with reference to FIG.
図2(a)は、入力電圧Vinを示す。 FIG. 2A shows the input voltage Vin.
図2(b)は、誤差増幅回路109のフィードバック電圧VFBを示す。 FIG. 2B shows the feedback voltage VFB of the error amplification circuit 109.
図2(c)は、スロープ補償回116の出力電圧Vslを示す。
FIG. 2C shows the output voltage Vsl of the
図2(d)は、スイッチング素子102に入力されるスイッチングパルス信号のスイッチングデューティ比SWを示す。ハイでスイッチング素子102がオンし、ローでスイッチング素子102がオフしている状態を示す。 FIG. 2D shows the switching duty ratio SW of the switching pulse signal input to the switching element 102. A high state indicates that the switching element 102 is on, and a low state indicates that the switching element 102 is off.
図2(e)は、出力電圧Voを示す。 FIG. 2E shows the output voltage Vo.
図2(f)は、期間Tを表す。期間T1は入力電圧Vinが低下している期間を示す。期間T2は入力電圧Vinが上昇してからオーバーシュートを抑制する前記制御が機能している期間を示す。期間T3はフィードバック電圧VFBによる制御が機能している期間を示す。 FIG. 2F shows the period T. A period T1 indicates a period during which the input voltage Vin is decreasing. A period T2 indicates a period during which the control for suppressing overshoot is functioning after the input voltage Vin increases. A period T3 indicates a period during which control by the feedback voltage VFB is functioning.
期間T1において、入力電圧Vinは出力電圧Voの目標値、例えば5Vよりも低い電圧、例えば4Vとなっている。このためモニター電圧Vfbiは基準電圧Vrefよりも低い値になり、誤差増幅器109から出力される電圧VFBはハイの状態になる。このためVFB電圧検出装置は、フィードバック電圧VFBの値からスイッチング素子102のスイッチングパルス信号SWのデューティ比が最大値、例えば100%になっているのを感知し、オン状態になる。このときVin検出装置148は入力電圧Vinの立ち上りを検知していないため、オフ状態であるため、アンド回路144は作動しない。PWM変調器108ではスロープの電圧がフィードバック電圧VFBよりも低い場合に、スイッチング素子102をオンするようにスイッチングパルス信号SWを設定している。このため、前記フィードバック電圧VFBがスロープ補償回路116から出力されるスロープ電圧Vslよりも高く、スイッチング素子102はオン(この場合はハイ)の状態を維持し続ける。
In the period T1, the input voltage Vin is a target value of the output voltage Vo, for example, a voltage lower than 5V, for example 4V. Therefore, the monitor voltage Vfbi is lower than the reference voltage Vref, and the voltage VFB output from the error amplifier 109 is in a high state. For this reason, the VFB voltage detection device senses that the duty ratio of the switching pulse signal SW of the switching element 102 has reached a maximum value, for example, 100% from the value of the feedback voltage VFB, and is turned on. At this time, since the
この結果、期間T1において、出力電圧Voは入力電圧Vinとほぼ同じ値を維持し続ける。 As a result, in the period T1, the output voltage Vo continues to maintain substantially the same value as the input voltage Vin.
期間T2においては、入力電圧Vinが急速に立ち上がっている。このためVin検出回路148が入力電圧Vinの立ち上りを検知し、オン状態になる。VFB検出回路146とVin検出回路148の両方がオン状態になるため、AND回路144からスイッチング素子102をオフするリセットパルスがOR回路142に入力される。OR回路142は、スイッチング素子102をオフするリセットパルスをコンパレータ106のリセット端子に入力する。このためスイッチング素子102はオフ状態となり、コンデンサ130に対しエネルギが供給されず、入力電圧Vinが急速に立ち上がる場合におけるオーバーシュートは抑制される。
In the period T2, the input voltage Vin rises rapidly. For this reason, the
期間T3においては、モニター電圧Vfbiによる制御が機能を始めるため、誤差増幅装置109において基準電圧Vrefと前記モニター電圧Vfbiとによる制御が機能する。 In the period T3, the control by the monitor voltage Vfbi starts to function, and thus the error amplifying device 109 functions by the reference voltage Vref and the monitor voltage Vfbi.
図2示の期間T3において、瞬間的に入力電圧Vinが発生した場合にはVin検出装置148がオン状態になるが、フィードバック電圧VFBは定常状態にあるため、誤動作は防止されている。このような電圧の変動があった場合にスイッチング素子102をオフする前述の制御が働くと、出力電圧Voが大幅に低下することになる。しかし、スイッチングデューティ比が定常状態、例えば40%であれば、瞬間的な入力電圧Vinの降下や上昇による影響を受け難いため、このような場合における誤動作を防止できる。
In the period T3 shown in FIG. 2, when the input voltage Vin is instantaneously generated, the
図3は、VFB検出装置146の一例を示す。VFB検出装置146は、電源V2及び定電流源CC2と抵抗R2、R4、及びR6と、トランジスQ2、Q4、Q6、及びQ8から構成される。
FIG. 3 shows an example of the
電源V2の電圧は例えば3Vに設定される。抵抗R2とR4により分圧され、例えばR2:R4=1:4に分圧されてトランジスタQ6のベースに例えば2.4Vが印加される。トランジスタQ2のベースにはトランジスタQ6のVf分である、例えば0.6V低下した電圧、例えば1.8Vが印加される。 The voltage of the power supply V2 is set to 3V, for example. The voltage is divided by the resistors R2 and R4, for example, R2: R4 = 1: 4, and 2.4 V, for example, is applied to the base of the transistor Q6. A voltage that is reduced by, for example, 0.6 V, for example, 1.8 V, which is Vf of the transistor Q6, is applied to the base of the transistor Q2.
定常状態において、フィードバック電圧VFBはほぼ一定の電圧値、例えば1Vを維持する。トランジスタQ02のエミッタにかかる電圧、例えば1Vがベースにかかる電圧、例えば1.8Vよりも低いため、トランジスタQ2はオフ状態になる。このためトランジスタQ4に電流が流れず、カレントミラー回路を構成するトランジスタQ8も電流は流れない。このときVFB検出回路146の出力電圧V4は電源V2と同じ電圧、すなわち3Vとなる。
In a steady state, the feedback voltage VFB maintains a substantially constant voltage value, for example, 1V. Since the voltage applied to the emitter of the transistor Q02, for example, 1V is lower than the voltage applied to the base, for example, 1.8V, the transistor Q2 is turned off. Therefore, no current flows through the transistor Q4, and no current flows through the transistor Q8 constituting the current mirror circuit. At this time, the output voltage V4 of the
スイッチング素子102のスイッチングデューティ比がほぼ最大値、例えば100%になるような状況では、フィードバック電圧VFBが上昇し、トランジスタQ2のベース電圧、すなわち2.4Vよりも高い電圧値になり、トランジスタQ2はオン状態になる。トランジスタQ2がオン状態になるとトランジスタQ4もオンする。このときカレントミラー回路を構成するトランジスタQ8にも電流が流れる。これにより抵抗R6に電流が流れ、VFB検出回路146の出力電圧V4は、例えば0.7Vとなる。VFB検出回路146の出力電圧V4の閾値を電圧V2の1/2すなわち1.5Vに設定しておくと、このとき出力電圧V4はこの閾値よりも低いので、スイッチングデューティ比が最大値又はこれに近い値であることを検知することができる。
In a situation where the switching duty ratio of the switching element 102 is almost the maximum value, for example, 100%, the feedback voltage VFB rises and becomes a base voltage of the transistor Q2, that is, a voltage value higher than 2.4V. Turns on. When the transistor Q2 is turned on, the transistor Q4 is also turned on. At this time, a current also flows through the transistor Q8 constituting the current mirror circuit. As a result, a current flows through the resistor R6, and the output voltage V4 of the
図4は、Vin検出装置148の一例を示す。Vin検出装置148は、電源V2、抵抗R12、R14、及びR16、トランジスQ12、Q14、及びQ16、コンデンサC12から構成される。
FIG. 4 shows an example of the
定常状態においては、入力電圧Vinは一定状態を保っているため、コンデンサC12は抵抗R12を介して充電状態にある。このときトランジスタQ12のベースとエミッタ間の電位差が無い状態となるので、トランジスタQ12はオフ状態であり電流が流れない。このとき、カレントミラー回路を構成するトランジスタQ14,Q16についても電流が流れず、Vin検出回路148の出力電圧V14は電圧V12と同じ電圧、例えば3Vを示す。
In the steady state, since the input voltage Vin is kept constant, the capacitor C12 is charged through the resistor R12. At this time, since there is no potential difference between the base and the emitter of the transistor Q12, the transistor Q12 is off and no current flows. At this time, no current flows through the transistors Q14 and Q16 constituting the current mirror circuit, and the output voltage V14 of the
入力電圧Vinが降下した場合でも、コンデンサC12は依然として充電状態にあり、トランジスタQ12のベースの電位がエミッタの電位よりも下がることはない。このためトランジスタQ12に電流は流れず、前述と同様にVin検出回路148からの出力電圧V14は電圧V12と同じ電圧、すなわち3Vを示す。
Even when the input voltage Vin drops, the capacitor C12 is still charged, and the base potential of the transistor Q12 does not fall below the emitter potential. Therefore, no current flows through the transistor Q12, and the output voltage V14 from the
入力電圧Vinが上昇した場合には、コンデンサC12にかかる電圧が増加する。コンデンサC12に充電するために抵抗R12に電流が流れる。このとき、トランジスタQ12のベース電圧がエミッタ電圧よりも低下するため、トランジスタQ12はオン状態となり電流が流れる。この結果、カレントミラー回路を構成するトランジスタQ14、Q16にも電流が流れる。Vin検出回路148の出力電圧V14は電圧V12よりも抵抗R16にかかる電圧の分だけ低下する。このため、閾値、例えば1.5Vを下回る出力電圧V14となるような場合に、入力電圧Vinの上昇を検知することが出来る。
When the input voltage Vin increases, the voltage applied to the capacitor C12 increases. In order to charge the capacitor C12, a current flows through the resistor R12. At this time, since the base voltage of the transistor Q12 is lower than the emitter voltage, the transistor Q12 is turned on and current flows. As a result, a current also flows through the transistors Q14 and Q16 constituting the current mirror circuit. The output voltage V14 of the
入力電圧Vinを検知している時間は、コンデンサC12に充電する時間などにより決まる。このためコンデンサC12の容量や抵抗R12〜R16の抵抗値を変更することにより調整が可能である。また、入力電圧Vinの立ち上りを検知する閾値は、トランジスタQ14,Q16により構成される前記カレントミラー回路により抵抗R16に流れる電流値を変更することで調整することができる。 The time during which the input voltage Vin is detected is determined by the time for charging the capacitor C12. For this reason, adjustment is possible by changing the capacitance of the capacitor C12 and the resistance values of the resistors R12 to R16. The threshold value for detecting the rising edge of the input voltage Vin can be adjusted by changing the value of the current flowing through the resistor R16 by the current mirror circuit constituted by the transistors Q14 and Q16.
(第2の実施の形態)
図5は、本発明の第2の実施の形態に係る降圧型のスイッチングレギュレータを示している。スイッチングレギュレータ500は、スイッチング素子502、ドライバ504、フリップフロップ506、PWM変調器508、誤差増幅器509、ソフトスタート回路512、基準電圧Vref、スロープ補償回路516、発振器518、抵抗520,RB1,RB2、コンデンサ522,530、電源524、リアクトル526、ダイオード528及び制御装置540から構成される。制御装置540はOR回路542、AND回路544、VFB検出装置545及びVin検出装置548から構成される。第1の実施の形態とは、制御装置540のフィードバックループがソフトスタート回路512に接続されている点で相違する。制御装置540によりオーバーシュートを防止する制御がなされた後は、ソフトスタート回路512により再起動できるよう構成されている。
(Second Embodiment)
FIG. 5 shows a step-down switching regulator according to a second embodiment of the present invention. The switching regulator 500 includes a
第1の制御装置510は、PWM変調器508、誤差増幅器509から構成される。第2の制御装置540は、AND回路544、フィードバック電圧VFBが閾値以下であることを検出するVFB検出装置546及び入力電圧Vinの上昇を検出するVin検出装置548から構成される。出力電圧検出回路534は、抵抗RB1,RB2から構成される。平滑回路532は、リアクトル526及びコンデンサ530から構成される。
The first control device 510 includes a
まず、電源524から入力電圧Vinが加わると誤差増幅器509は基準電圧Vrefかソフトスタート回路512のソフトスタート電圧VSSのいずれか低い方の電圧を反転入力側の電圧として差動増幅を行う。なお、ソフトスタート回路512の一例として図8示のソフトスタート回路712により説明する。起動時において、ソフトスタート回路512のトランジスタQ20にリセットパルスVPが与えられるため、コンデンサC20の電荷がリセットされ、ソフトスタート回路512のソフトスタート電圧VSSはグランドレベルになる。このため基準電圧Vrefよりも低いソフトスタート回路512のソフトスタート電圧VSSが誤差増幅回路509の反転入力側の電圧として差動増幅が行われる。
First, when the input voltage Vin is applied from the
入力電圧Vinが加わると定電流源CCからソフトスタート回路512のコンデンサC20に充電が始まる。ソフトスタート回路512から供給される電圧VSSはこれに従って徐々に増加し、最終的に基準電圧Vrefに達する。ソフトスタート回路512のソフトスタート電圧VSSの上昇に伴ってスイッチング素子512に印加されるスイッチングデューティ比も徐々に増加する。これにより起動直後においてコンデンサ530に電流が急速に流れ込むのを防止している。コンデンサ530の電荷が徐々に蓄積されることで、スイッチングレギュレータ502の出力電圧Voも徐々に増加し起動時のオーバーシュートは抑制される。
When the input voltage Vin is applied, charging starts from the constant current source CC to the capacitor C20 of the
ソフトスタート回路512のソフトスタート電圧VSSが基準電圧Vrefに達した後においては、出力電圧が抵抗RB1,RB2により分圧されたモニター電圧Vfbiを誤差増幅器509に入力し、基準電圧Vrefと比較される。モニター電圧Vfbiが基準電圧Vrefよりも低い場合は、PWM変調器508において誤差変換器509から出力されるフィードバック電圧VFBに応じたリセットパルスがフリップフロップ506に入力される。リセットパルスに応じてフリップフロップ506はスイッチング素子502をオンすることでリアクトル526を通じてコンデンサ530に充電する。
After the soft start voltage VSS of the
充電量の漸増に従って出力電圧Voも漸増するため、モニター電圧Vfbiも漸増する。モニター電圧Vfbiが基準電圧Vrefを上回ると、フィードバック電圧VFBが低下し、スイッチング素子502をオフするための制御がなされることで定電圧が維持される。
Since the output voltage Vo increases gradually as the charge amount increases, the monitor voltage Vfbi also increases gradually. When the monitor voltage Vfbi exceeds the reference voltage Vref, the feedback voltage VFB decreases, and a constant voltage is maintained by performing control for turning off the
ここで入力電圧Vinが目標の出力電圧値Vo以下に低下するような場合には、モニター電圧Vfbiが基準電圧Vrefよりも低下するため、フィードバック電圧VFBがハイになる。このため、スイッチング素子502のスイッチングデューティ比は、ほぼ最大値、例えば100%になる。
Here, when the input voltage Vin drops below the target output voltage value Vo, the monitor voltage Vfbi falls below the reference voltage Vref, so the feedback voltage VFB becomes high. For this reason, the switching duty ratio of the
前記状態で入力電圧Vinが急速に通常の電圧値にまで回復した場合には、前述したオーバーシュートが発生する。しかし、スイッチングレギュレータ500は、制御装置540により、前記オーバーシュートの発生を防止する制御を可能としている。
When the input voltage Vin rapidly recovers to a normal voltage value in the above state, the above-described overshoot occurs. However, the switching regulator 500 can be controlled by the
VFB検出装置546はフィードバック電圧VFBを検出する装置である。フィードバック電圧VFBが上昇を検知することで、スイッチング素子502のスイッチングデューティ比が最大値(例えば100%)又はこれに近い状態であることを検知することが可能である。
The VFB detection device 546 is a device that detects the feedback voltage VFB. By detecting an increase in the feedback voltage VFB, it is possible to detect that the switching duty ratio of the
Vin検出装置548は、入力電圧Vinを検出する装置である。入力電圧Vinの立ち上がりを検知することが可能である。
The
まず、FB検出装置546がフィードバック電圧VFBのレベルを検知し、スイッチング素子502のスイッチングデューティ比が最大値に近いことを検知し、かつ、Vin検出装置548が入力電圧Vinの上昇を検知した場合には、AND回路544からスイッチング素子502をオフする信号がOR回路に入力される。OR回路はスイッチング素子502をオフするリセットパルスを優先してフリップフロップ506に入力する。これによりスイッチング素子502はオフになり、リアクタンス526を通じて流れる電流が遮断され、オーバーシュートの発生は抑制される。
First, when the FB detection device 546 detects the level of the feedback voltage VFB, detects that the switching duty ratio of the
AND回路544は、前記スイッチングで素子502をオフする信号は、ソフトスタート回路512にも送られる。詳しくは後述するが、スイッチング素子502を一定時間、例えば0.01〜100msecの間オフした後、ソフトスタート回路512による出力電圧Voの立上げが行われる。
The AND
このような構成によれば、誤差変調器508の応答性に関係なくスイッチング素子502をオフすることが可能となり、オーバーシュートの発生は抑制される。スイッチング素子502がオフすることで低下した出力電圧Voが、例えば0Vから設定電圧値である例えば5Vに回復するような、出力電圧Voの上昇に伴い発生するオーバーシュートを抑制することができる。また、低下した出力電圧Voのレベルに応じてソフトスタート回路512か基準電圧Vrefまた別の手段による制御を選択的に選ぶことも考えられる。
According to such a configuration, the switching
VFB検出装置546によりスイッチング素子502のスイッチングデューティ比を把握する理由は、誤動作によりスイッチング素子502をオフする制御が働いた場合に、スイッチングレギュレータに接続500に接続される図示しない電子機器の下限側の定格(例えば4V)を下回る電圧(例えば2V)にまで低下し、前記電子機器が不都合な状態になり得ることを防ぐ事にある。この構成によればスイッチングデューティ比が定常状態(例えばスイッチングデューティが50%程度の場合において)、瞬間的な入力電圧Vinの上昇を検知しても、誤動作することなく通常の制御を維持し続けることが可能である。
The reason why the switching duty ratio of the
図6において前記制御と入力電圧Vin、出力電圧Voなどの関係について説明する。 The relationship between the control and the input voltage Vin, the output voltage Vo, etc. will be described with reference to FIG.
図6は、出力電圧Vo、誤差増幅回路の出力VFB、スロープ電圧Vsl及びスイッチングデューティ比SWとの関係を示すタイミングチャートである。 FIG. 6 is a timing chart showing the relationship among the output voltage Vo, the error amplifier output VFB, the slope voltage Vsl, and the switching duty ratio SW.
図6(a)は、入力電圧Vinを示す。 FIG. 6A shows the input voltage Vin.
図6(b)は、誤差増幅回路509の電圧VFBを示す。 FIG. 6B shows the voltage VFB of the error amplifier circuit 509.
図6(c)は、スロープ補償回516の出力を示す。
FIG. 6C shows the output of the
図6(d)は、スイッチングデューティ比SWを示す。ハイでスイッチング素子502がオンし、ローでスイッチング素子502がオフしている状態を示す。
FIG. 6D shows the switching duty ratio SW. A high state indicates that the switching
図6(f)は、期間Tを表す。T1は入力電圧Vinが低下している期間である。T2は入力電圧Vinが上昇してからオーバーシュートを抑制する前記制御が機能している期間である。T3はフィードバック電圧VFBによる制御が機能している期間である。 FIG. 6F shows the period T. T1 is a period during which the input voltage Vin is decreasing. T2 is a period during which the control for suppressing the overshoot is functioning after the input voltage Vin increases. T3 is a period during which the control by the feedback voltage VFB is functioning.
期間T1において、入力電圧Vinは出力電圧Voの目標値として、例えば5Vよりも低い電圧である、例えば4Vとなっている。このためフィードバック電圧Vfbiは基準電圧Vrefよりも低い値になり、誤差増幅器509から出力される電圧VFBはハイの状態になる。このためVFB電圧検出装置546は、フィードバック電圧VFBの値からスイッチング素子502のスイッチングデューティ比が最大値、例えば100%になっているのを感知し、オン状態になる。このときVin検出装置548は入力電圧Vinの立ち上りを検知していないため、オフ状態であるため、アンド回路544は作動しない。PWM変調器508ではスロープの電圧がフィードバック電圧VFBよりも低い場合に、スイッチング素子502をオンするようにスイッチングデューティ比を設定している。このため、前記フィードバック電圧VFBがスロープ補償回路516から出力されるスロープ電圧Vslよりも高く、スイッチング素子502はオン(この場合はハイ)の状態を維持し続ける。
In the period T1, the input voltage Vin is, for example, 4V, which is a voltage lower than 5V, for example, as the target value of the output voltage Vo. Therefore, the feedback voltage Vfbi is lower than the reference voltage Vref, and the voltage VFB output from the error amplifier 509 is in a high state. For this reason, the VFB voltage detecting device 546 detects that the switching duty ratio of the
この結果、期間T1において、出力電圧Voは入力電圧Vinとほぼ同じ値を維持し続ける。 As a result, in the period T1, the output voltage Vo continues to maintain substantially the same value as the input voltage Vin.
期間T2においては、入力電圧Vinが急速に立ち上がっている。このためVin検出回路548が入力電圧Vinの立ち上りを検知し、オン状態になる。VFB検出回路546とVin検出回路548の両方がオン状態になるため、AND回路544からスイッチング素子502をオフにするリセットパルスがOR回路542に入力される。OR回路542は、スイッチング素子502をオフするリセットパルスがコンパレータ506に入力される。このため制御を開始した後は、スイッチング素子502は期間T2においてオフ状態になり、出力電圧Voは低下し始める。このスイッチング素子502をオフする制御は、タイマーなどにより期間T2の間維持される。期間T2が十分に長い場合には、出力電圧Voは起動時と同じ電圧値、例えば0Vにまで低下するようにも設定できる。
In the period T2, the input voltage Vin rises rapidly. For this reason, the
期間T3においては、ソフトスタート回路512による制御が行われる。ソフトスタート回路512にリセットパルスVPが入力されるため、ソフトスタート回路内のコンデンサC20の電荷はリセットされ、ソフトスタート電圧VSSもグランドレベルになる。そして定電流原CCから電荷がコンデンサC20に供給される。コンデンサC20が充電されるに従ってソフトスタート電圧VSSが漸増するため、起動時と同様にリアクトル526に急速に電流が流れることを防止できる。
In the period T3, control by the
期間T4においては、ソフトスタート回路512による起動が終了し、定常状態の期間を示す。モニター電圧Vfbiがフィードバックされ定電圧を維持する。前述したように瞬間的に入力電圧Vinが変動した場合にはVin検出装置548がオン状態になる。しかし、フィードバック電圧VFBはスイッチングデューティ比をVo/Vin(例えば40%)になるような値になっているため、VFB検出回路546はオフ状態となる。このため、前述にもあるが瞬間的な入力電圧Vinの変化によって制御装置540は起動せず、誤動作を防止することができる。
In the period T4, the start by the
以上に説明したとおり、本発明にかかるスイッチングレギュレータは、入力電圧の変動によるオーバーシュートを抑制することができる。また、スイッチングレギュレータが安定的に動作している定常状態において、入力電圧が変動しても誤動作を防止することができるため、これに接続される電子機器などを安定的に動作させることが可能となる。 As described above, the switching regulator according to the present invention can suppress overshoot due to fluctuations in the input voltage. In addition, in a steady state in which the switching regulator is operating stably, malfunctions can be prevented even if the input voltage fluctuates, making it possible to operate electronic devices connected to this stably. Become.
本発明は、入力電圧の変動が起こった場合にも安定した電圧を供給することができるため、その産業上の利用可能性は極めて高い。 Since the present invention can supply a stable voltage even when the input voltage fluctuates, its industrial applicability is extremely high.
100,500,700 スイッチングレギュレータ
102,502,702 スイッチング素子
104,504,704 ドライバ
106,506,706 フリップフロップ
108,508,708 PWM変調器
109,509,709 誤差増幅器
110,510,710 第1の制御装置
112,512,712 ソフトスタート回路
114,124,514,524,714,724 基準電源
116,516,716 スロープ補償回路
118,518,718 発振器
120,520,720,RB1,RB2 抵抗
122,130,522,530,722,730 コンデンサ
126,526,726 リアクトル
128,528,728 ダイオード
132,532,732 平滑回路
134,534,734 出力電圧検出回路
140,540 第2の制御装置
142,542 OR回路
144,544 AND回路
146,546 VFB検出装置
148,548 Vin検出装置
100, 500, 700
Claims (9)
The logical sum signal is input to a reset terminal of a flip-flop, a clock signal is input to a set terminal of the flip-flop, and a switching pulse signal for driving the switching element is generated by an output signal of the flip-flop. 6. The switching regulator according to 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205156A JP2011055692A (en) | 2009-09-04 | 2009-09-04 | Switching regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205156A JP2011055692A (en) | 2009-09-04 | 2009-09-04 | Switching regulator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011055692A true JP2011055692A (en) | 2011-03-17 |
Family
ID=43944108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009205156A Pending JP2011055692A (en) | 2009-09-04 | 2009-09-04 | Switching regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011055692A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013005514A (en) * | 2011-06-14 | 2013-01-07 | Honda Motor Co Ltd | Switching power supply circuit |
JP2013240157A (en) * | 2012-05-14 | 2013-11-28 | Rohm Co Ltd | Power supply device, on-vehicle apparatus, and vehicle |
JP2014003786A (en) * | 2012-06-18 | 2014-01-09 | Rohm Co Ltd | Power supply device, and on-vehicle apparatus and vehicle using the same |
KR20150075034A (en) * | 2013-12-24 | 2015-07-02 | 세이코 인스트루 가부시키가이샤 | Switching regulator and electronic apparatus |
KR20160064004A (en) | 2014-11-27 | 2016-06-07 | 에스아이아이 세미컨덕터 가부시키가이샤 | Dc-dc converter |
JP2017153209A (en) * | 2016-02-23 | 2017-08-31 | エスアイアイ・セミコンダクタ株式会社 | Switching regulator |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0274150A (en) * | 1988-09-09 | 1990-03-14 | Mitsubishi Electric Corp | Chopper |
JP2005080336A (en) * | 2003-08-28 | 2005-03-24 | Denso Corp | Switching power supply for vehicle |
JP2006203981A (en) * | 2005-01-18 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | Intermittent protection circuit for power supply device |
JP2008061440A (en) * | 2006-09-01 | 2008-03-13 | Fujitsu Ten Ltd | Power supply device, controller for power supply device, and electronic device |
-
2009
- 2009-09-04 JP JP2009205156A patent/JP2011055692A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0274150A (en) * | 1988-09-09 | 1990-03-14 | Mitsubishi Electric Corp | Chopper |
JP2005080336A (en) * | 2003-08-28 | 2005-03-24 | Denso Corp | Switching power supply for vehicle |
JP2006203981A (en) * | 2005-01-18 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | Intermittent protection circuit for power supply device |
JP2008061440A (en) * | 2006-09-01 | 2008-03-13 | Fujitsu Ten Ltd | Power supply device, controller for power supply device, and electronic device |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013005514A (en) * | 2011-06-14 | 2013-01-07 | Honda Motor Co Ltd | Switching power supply circuit |
JP2013240157A (en) * | 2012-05-14 | 2013-11-28 | Rohm Co Ltd | Power supply device, on-vehicle apparatus, and vehicle |
JP2014003786A (en) * | 2012-06-18 | 2014-01-09 | Rohm Co Ltd | Power supply device, and on-vehicle apparatus and vehicle using the same |
KR20150075034A (en) * | 2013-12-24 | 2015-07-02 | 세이코 인스트루 가부시키가이샤 | Switching regulator and electronic apparatus |
KR102145165B1 (en) | 2013-12-24 | 2020-08-18 | 에이블릭 가부시키가이샤 | Switching regulator and electronic apparatus |
KR20160064004A (en) | 2014-11-27 | 2016-06-07 | 에스아이아이 세미컨덕터 가부시키가이샤 | Dc-dc converter |
US9553514B2 (en) | 2014-11-27 | 2017-01-24 | Sii Semiconductor Corporation | DC-DC converter |
TWI679835B (en) * | 2014-11-27 | 2019-12-11 | 日商艾普凌科有限公司 | DC-DC converter |
JP2017153209A (en) * | 2016-02-23 | 2017-08-31 | エスアイアイ・セミコンダクタ株式会社 | Switching regulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4912067B2 (en) | Semiconductor integrated circuit and electronic device having the same | |
US9024597B2 (en) | System and method for controlling DCM-CCM oscillation in a current-controlled switching mode power supply converter | |
TWI421662B (en) | Method for improving voltage identification (vid) transient response and voltage regulator | |
US20060113974A1 (en) | Method of forming a power supply control and device therefor | |
US7579817B2 (en) | Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit | |
JP2007006651A (en) | Switching control circuit and self-excited dc-dc converter | |
JP2008228362A (en) | Power supply unit | |
JP6013036B2 (en) | Power supply device, and in-vehicle device and vehicle using the same | |
JP2011055692A (en) | Switching regulator | |
JP4721274B2 (en) | DC / DC converter | |
US20130162235A1 (en) | Power Supply Circuit | |
US20100289474A1 (en) | Controllers for controlling power converters | |
JP4416689B2 (en) | Switching regulator and switching regulator output voltage switching method | |
JP2014003812A (en) | Power supply device, and on-vehicle apparatus and vehicle using the same | |
CN115437440B (en) | Voltage regulator and compensation method thereof | |
JP6160188B2 (en) | Switching regulator | |
US8797772B2 (en) | Low noise voltage regulator | |
US8619441B2 (en) | Switching regulator | |
JP2014003814A (en) | Power supply device, and on-vehicle apparatus and vehicle using the same | |
JP6101439B2 (en) | Power supply device, and in-vehicle device and vehicle using the same | |
US20100090673A1 (en) | Power supply apparatus and power supply method | |
JP4464263B2 (en) | Switching power supply | |
JP2001025238A (en) | Direct-current stabilized power supply | |
KR100819851B1 (en) | DC/DC step-up converter and control method thereof | |
JP5974733B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141113 |