JP2011054727A - 半導体装置、その製造方法、及びワイヤボンディング方法 - Google Patents

半導体装置、その製造方法、及びワイヤボンディング方法 Download PDF

Info

Publication number
JP2011054727A
JP2011054727A JP2009201810A JP2009201810A JP2011054727A JP 2011054727 A JP2011054727 A JP 2011054727A JP 2009201810 A JP2009201810 A JP 2009201810A JP 2009201810 A JP2009201810 A JP 2009201810A JP 2011054727 A JP2011054727 A JP 2011054727A
Authority
JP
Japan
Prior art keywords
wire loop
electrode
gold
semiconductor
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009201810A
Other languages
English (en)
Inventor
Isao Kurita
勲 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2009201810A priority Critical patent/JP2011054727A/ja
Priority to US12/923,085 priority patent/US8609527B2/en
Publication of JP2011054727A publication Critical patent/JP2011054727A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】薄型化された半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体ＩＣチップ１３の電極パッド１４ａに金球１５によってワイヤの一端をボンディングし、イン−リードにワイヤの他端をボンディングして、電極パッド１４ａからイン−リードまでのワイヤループ１６を形成する工程と、金球１５よりイン−リード側の半導体ＩＣチップ１３上の所定位置で、ワイヤループ１６を半導体ＩＣチップ１３側に押し下げるように、バンプ金球１７によってワイヤループ１６をボンディングする工程とを有し、前記所定位置は、少なくともバンプ金球１７よりイン−リード側のワイヤループ１６の最上部の高さをバンプ金球１７の頂部１７ａの高さＨ１７よりも低くする位置に設定されている。
【選択図】図６

Description

本発明は、半導体ＩＣチップと外部電極端子とをワイヤボンディングによって形成されるワイヤループで接続した構造を有する半導体装置、その製造方法、及びワイヤボンディング方法に関するものである。
半導体装置の製造に際して、半導体ＩＣチップの電極パッドとインナーリードとをワイヤボンディングによって電気的に接続する方法が種々提案されている（例えば、特許文献１及び２参照）。例えば、典型的なワイヤボンディングでは、図１３に示されるように、ダイパッド１上に接着剤２で固定された半導体ＩＣチップ３の電極パッド４に、ワイヤボンディング装置（図示せず）によって金球５をボンデインングする工程と、金球５の頂部５ａから真上方向に所定の長さＨ６ａのネック部（垂直立ち上がり部）６ａが形成されるようにワイヤループ６を形成する工程と、ワイヤループ６をインナーリード４０まで引き出してインナーリード４０にボンディングする工程とを有している。
特開２００８−１１７８８８号公報 特開２００８−３４５６７号公報
しかしながら、上記従来の製造方法におけるワイヤボンディングでは、金球５の頂部５ａに発生するストレス（応力）を低減するために、ワイヤループ６のネック部６ａの長さＨ６ａをある程度長くする必要があった。このため、半導体ＩＣチップ３とワイヤループ６とを含む従来の半導体装置においては、ワイヤループ６の高さＨ６を十分に低くすることは困難であり、半導体装置の薄型化を十分に実現することができないという問題があった。
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、薄型化された半導体装置及び薄型化を実現できる半導体装置の製造方法及びワイヤボンディング方法を提供することにある。
本発明に係る半導体装置の製造方法は、半導体ＩＣチップの電極パッドに金球によってワイヤの一端をボンディングし、外部電極端子に前記ワイヤの他端をボンディングして、前記電極パッドから前記外部電極端子までのワイヤループを形成する工程と、前記金球より前記外部電極端子側の前記半導体ＩＣチップ上の所定位置で、前記ワイヤループを前記半導体ＩＣチップ側に押し下げるように、バンプ金球によって前記ワイヤループをボンディングする工程とを有し、前記所定位置は、前記バンプ金球より前記外部電極端子側の前記ワイヤループの最上部の高さを前記バンプ金球の頂部よりも低くする位置に設定されることを特徴としている。
また、本発明に係る半導体装置は、電極パッドを有する半導体ＩＣチップと、外部電極端子と、前記半導体ＩＣチップの前記電極パッドと前記外部電極端子とを接続するワイヤループと、前記ワイヤループの一端を前記電極パッドにボンディング接続する第１のボール金球と、前記金球より前記外部電極端子側の前記半導体ＩＣチップ上の所定位置で、前記ワイヤループを前記半導体ＩＣチップ側に押し下げるように、前記ワイヤループをボンディング接続するバンプ金球とを有し、前記所定位置は、前記バンプ金球より前記外部電極端子側の前記ワイヤループの最上部の高さを前記バンプ金球の頂部よりも低くする位置に設定されることを特徴としている。
本発明によれば、ワイヤループの最上部の高さを低くすることができる位置にバンプ金球をボンディングしているので、半導体装置の薄型化を実現することができる。
本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その１）を概略的に示す縦断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その２）を概略的に示す縦断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その３）を概略的に示す縦断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の一工程（その４）（第１の実施形態に係る半導体装置）を概略的に示す縦断面図である。 図４の構造体を概略的に示す平面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。 本発明の第２の実施形態に係る半導体装置を概略的に示す縦断面図である。 図７の構造体を概略的に示す平面図である。 本発明の第２の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。 本発明の第３の実施形態に係る半導体装置を概略的に示す縦断面図である。 図１０の構造体を概略的に示す平面図である。 本発明の第３の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。 従来の半導体装置を概略的に示す縦断面図である。
第１の実施形態．
図１〜図４は、本発明の第１の実施形態に係る半導体装置の製造方法の工程を概略的に示す縦断面図であり、図５は、図４の構造体を概略的に示す平面図である。
第１の実施形態に係る半導体装置の製造方法においては、先ず、図１に示されるように、ダイパッド１１上に接着剤１２で固定された半導体ＩＣチップ１３と、外部電極端子としてのインナーリード４０とを、ワイヤボンディング装置（図示せず）の所定位置に置く。このとき、一般的には、インナーリード４０は、半導体ＩＣチップ１３の表面よりも低い位置に配置される。第１の実施形態においては、半導体ＩＣチップ１３として、その上面に、インナーリード４０に向かう方向に並ぶワイヤボンディング用の第１の電極パッド１４ａと第２の電極パッド１４ｂとを備えたものを用いる。第１の電極パッド１４ａと第２の電極パッド１４ｂとは、別個の電極であるが、半導体ＩＣチップ１３内で電気的に接続されている。また、第１の実施形態においては、第１の電極パッド１４ａと第２の電極パッド１４ｂとは、上面が同じ高さに形成されている。
また、第１の実施形態においては、半導体ＩＣチップ１３として、その上面に、絶縁膜１８を備えたものを用いてもよい。この絶縁膜１８は、少なくともバンプ金球１７とインナーリード４０とを電気的に接続するワイヤループ１６の下に形成されていればよい。この場合には、後述するワイヤループ１６の高さが低くなりすぎて、半導体ＩＣチップ１３に接触する場合であっても、接触箇所は絶縁膜１８であるので、性能上の不具合は発生しない。
次に、図２に示されるように、ワイヤボンディング装置のキャピラリ（図示せず）によって、半導体ＩＣチップ１３の第１の電極パッド１４ａに金球（第１の金球）１５によってワイヤの一端をボンディングし、インナーリード４０にワイヤの他端をボンディングして、第１の電極パッド１４ａからインナーリード４０までのワイヤループ１６を形成する。このとき、第１の電極パッド１４ａ側からインナーリード４０に向かってワイヤループ１６を形成することで、後の工程で第２の電極パッド１４ｂ上にワイヤループ１６を挟んでバンプ金球１７をボンディングする際に、一般に最もループが高くなるボンディング始点近傍のワイヤループ１６をバンプ金球１７で押さえ付け、かつワイヤループ１６と第１の電極パッド１４ａと電気的に接続された第２の電極パッド１４ｂとの電気的接続を図れるようになるため、ワイヤループ１６の低ループ化を図りつつも半導体ＩＣチップ１３とインナーリード４０との電気的信頼性を確保するという本願発明の効果をより得ることができる。この場合のワイヤループ１６の高さは、約８０〜１５０μｍであるが、低ループ（例えば、約８０〜１００μｍ）であることが望ましい。
次に、図３に示されるように、ワイヤボンディング装置のキャピラリ５０の先端にバンプ金球（第２の金球）１７ａを形成し、その後、図４に示されるように、金球１５よりインナーリード４０側の半導体ＩＣチップ１３上の所定位置、すなわち、第２の電極パッド１４ｂ上の位置で、ワイヤループ１６の途中を半導体ＩＣチップ１３側に押し下げるように、バンプ金球１７をボンディングする。バンプ金球１７は、ワイヤループ１６を挟んで第２の電極パッド１４ｂに電気的に接続されること、及び、その第２の電極パッド１４ｂが第１の電極パッド１４ａと電気的に接続されていることをもって、低ループとしたことによって仮に金球１５上のワイヤループ１６が破断したとしても半導体ＩＣチップ１３とインナーリード４０との電気的接続の信頼性を確保することが可能となる。
図６は、本発明の第１の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。図６に示されるように、前記所定位置（例えば、金球１５の中心位置とバンプ金球１７の中心位置との間の距離Ｄ１７で特定できる）は、バンプ金球１７によるワイヤループ１６のボンディング後のワイヤループ１６の最上部の高さを、バンプ金球１７によるワイヤループ１６のボンディング前のワイヤループ１６の最上部の高さよりも低くする位置であって、少なくともバンプ金球１７よりインナーリード４０側のワイヤループ１６の最上部の高さＨ１６をバンプ金球１７の頂部１７ａの高さＨ１７よりも低くする位置に設定される。また、前記所定位置は、ワイヤループ１６の全体の中の最上部の高さ（バンプ金球１７より金球１５側をも含む範囲内で最上部の高さ）を、バンプ金球１７の頂部１７ａよりも低くする位置（例えば、高さ５０μｍ以下）に設定されることが望ましい。
前記所定位置は、金球１５の位置、インナーリード４０の位置、ワイヤループ１６及びバンプ金球１７を構成する材料、使用するキャピラリの動作条件、金球１５の頂部１５ａに発生するストレスの許容値などの各種条件に基づいて、例えば、計算により、又は、実験的に求めることができる。例えば、バンプ金球１７の位置は、バンプ金球１７をボンディングする前のワイヤループ１６が最も高くなる位置又はその近傍位置にすることが好ましい。したがって、半導体ＩＣチップ１３は、第２の電極パッド１４ｂを、求められた前記所定位置に対応する位置にするように形成する必要がある。
以上に説明したように、第１の実施形態に係る半導体装置及びその製造方法によれば、ワイヤループ１６の途中を半導体ＩＣチップ１３側に押し下げるようにバンプ金球１７をボンディングすることでワイヤループ１６の最上部の高さを低くすることができるため、半導体装置の薄型化を実現することができる。
また、第１の電極パッド１４ａ及び第２の電極パッド１４ｂを別個に設けた場合には、第１の電極パッド１４ａから第２の電極パッド１４ｂまでの距離を大きく離すことができるので、第１の実施形態の半導体装置及びその製造方法は、バンプ金球１７によるボンディング位置を金球１５によるボンディング位置から大きく離す必要がある場合に好適である。例えば、ループ長が長い（例えば３ｍｍ以上）場合は、ワイヤループ１６の高い場所が半導体ＩＣチップ１３周辺付近ではなくワイヤループ１６の中央部付近となる場合があり、その場合は、第１の電極パッド１４ａから第２の電極パッド１４ｂまでの距離をある程度離して、ワイヤループ１６の高さを最も低くすることができる位置に第２の電極パッド１４ｂを設けることが効果的である。
第２の実施形態．
図７は、本発明の第２の実施形態に係る半導体装置の製造方法の工程を概略的に示す縦断面図であり、図８は、図７の構造体を概略的に示す平面図であり、図９は、本発明の第２の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。
第２の実施形態に係る半導体装置の製造方法においては、図７に示されるように、ダイパッド２１上に接着剤２２で固定された半導体ＩＣチップ２３と、インナーリード４０とを、ワイヤボンディング装置（図示せず）の所定位置に置く。このとき、一般的には、インナーリード４０は、半導体ＩＣチップ２３の表面よりも低い位置に配置される。第２の実施形態においては、半導体ＩＣチップ２３の上面には、インナーリード４０に向かう方向に長尺なワイヤボンディング用の１つの電極パッド２４が備えられている。第２の実施形態における電極パッド２４は、第１の実施形態における第１の電極パッド１４ａと第２の電極パッド１４ｂとを一体的に形成した構成をも含む。また、半導体ＩＣチップ２３の上面には、必要に応じて、絶縁膜２８を備えてもよい。この絶縁膜２８は、少なくともバンプ金球２７とインナーリード４０とを電気的に接続するワイヤループ２６の下に形成されていればよい。
次に、キャピラリ（図示せず）によって、半導体ＩＣチップ２３の電極パッド２４に金球２５によってワイヤの一端をボンディングし、インナーリード４０にワイヤの他端をボンディングして、電極パッド２４の金球２５からインナーリード４０までのワイヤループ２６を形成する。
次に、キャピラリの先端にバンプ金球を形成し、その後、金球２５よりインナーリード４０側の半導体ＩＣチップ２３上の所定位置、すなわち、電極パッド２５の金球２５よりインナーリード４０側のワイヤボンディング用領域に、ワイヤループ２６の途中を半導体ＩＣチップ２３側に押し下げるように、バンプ金球２７によってワイヤループ２６をボンディングする。
第１の実施形態の場合と同様に、前記所定位置（例えば、金球２５の中心位置とバンプ金球２７の中心位置との間の距離Ｄ２７で特定できる）は、バンプ金球２７によるワイヤループ２６のボンディング後のワイヤループ２６の最上部の高さを、バンプ金球２７よるワイヤループ２６のボンディング前のワイヤループ２６の最上部の高さよりも低くする位置であって、少なくともバンプ金球２７よりインナーリード４０側のワイヤループ１６の最上部の高さＨ２６をバンプ金球２７の頂部２７ａの高さＨ２７よりも低くする位置（例えば、高さ５０μｍ以下）に低く設定される。また、前記所定位置は、ワイヤループ２６の全体の中の最上部の高さをバンプ金球２７の頂部２７ａよりも低くする位置に設定されることが望ましい。
前記所定位置は、金球２５の位置、インナーリード４０の位置、ワイヤループ２６及びバンプ金球２７を構成する材料、使用するキャピラリの動作条件、金球２５の頂部２５ａに発生するストレスの許容値などの各種条件に基づいて、例えば、計算により、又は、実験的に求めることができる。したがって、半導体ＩＣチップ２３は、電極パッド２４を、求められた前記所定位置に対応する位置を含むように広く形成する必要がある。なお、第２の実施形態のように、１つの電極パッドを採用した場合（構成を簡素化した場合）と、第１の実施形態のように複数の電極パッドを形成した場合（電極パッド材料を少なくできる場合）では、機能面において差はない。
以上に説明したように、第２の実施形態に係る半導体装置及びその製造方法によれば、ワイヤループ２６の最上部の高さをバンプ金球を設けない場合よりも低くすることができる位置にバンプ金球２７をボンディングしているので、半導体装置の薄型化を実現することができる。
また、第２の実施形態に係る半導体装置及びその製造方法によれば、１つの電極パッド２４に金球２５及びバンプ金球２７を設けるので、金球２５及びバンプ金球２７の距離を小さくしたい場合、すなわち半導体ＩＣチップの面積を小さくしたい場合に好適である。
なお、第２の実施形態は、半導体ＩＣチップ２３の上面に、インナーリード４０に向かう方向に長尺なワイヤボンディング用の１つの電極パッド２４を備えたことを特徴としており、この特徴が、上記第１の実施形態との相違点である。
第３の実施形態．
図１０は、本発明の第３の実施形態に係る半導体装置の製造方法の工程を概略的に示す縦断面図であり、図１１は、図１０の構造体を概略的に示す平面図であり、図１２は、第３の実施形態に係る半導体装置及びその製造方法を説明するための要部拡大図である。
第３の実施形態に係る半導体装置の製造方法においては、ダイパッド３１上に接着剤３２で固定された半導体ＩＣチップ３３と、インナーリード４０とを、ワイヤボンディング装置（図示せず）の所定位置に置く。このとき、一般的には、インナーリード４０は、半導体ＩＣチップ３３の表面よりも低い位置に配置される。第３の実施形態においては、半導体ＩＣチップ３３の上面には、ワイヤボンディング用の電極パッド３４が備えられている。また、半導体ＩＣチップ３３の上面には、必要に応じて、絶縁膜（図示せず）を備えてもよい。この絶縁膜は、少なくともバンプ金球３７とインナーリード４０とを電気的に接続するワイヤループ３６の下に形成されていればよい。
次に、ワイヤボンディング装置のキャピラリ（図示せず）によって、半導体ＩＣチップ３３の電極パッド３４に金球３５によってワイヤの一端をボンディングし、インナーリード４０にワイヤの他端をボンディングして、電極パッド２４の金球２５からインナーリード４０までのワイヤループ３６を形成する。
次に、キャピラリの先端にバンプ金球を形成し、その後、金球３５よりインナーリード４０側（図１２の距離Ｌ３７）の半導体ＩＣチップ３３上の所定位置である金球３５上であって、金球３５よりインナーリード４０側に、ワイヤループ３６の途中を半導体ＩＣチップ３３側に押し下げるように、バンプ金球３７によってワイヤループ３６をボンディングする。バンプ金球３７によってワイヤループ３６をボンディングする工程は、バンプ金球３７で金球３５の頂部に形成されているワイヤループ３６を押さえ付ける工程である。この工程において、金球３５の直上より水平方向に少しずらした位置で金球３５の頂部に形成されているワイヤループ３６をバンプ金球３７で押さえ付けてボンディングしてもよい。例えば、金球３５の中心位置よりインナーリード４０側に中心位置を持つバンプ金球３７によって、金球３５上にワイヤループ３６をボンディングしてもよい。このように、金球３５の直上より水平方向に少しずらした位置で金球３５の頂部に形成されているワイヤループ３６をバンプ金球３７で押さえ付けてボンディングすることで、バンプ金球３７で金球３５の直上から押さえ付ける場合に生じるチップの高さの問題（金球３５とバンプ金球３７との間にワイヤが入ってしまうためにその分チップ全体としての高さが高くなってしまう）を解決でき、チップ全体としての高さを低くすることができる。金球３５とバンプ金球３７とでワイヤループ３６を挟み込む工程を有することで、図１２に示されるように、低ループでワイヤループ３６を形成した場合であっても、バンプ金球３７で金球３５の頂部を補強する構造となっているので、電気的な信頼性を確保することが可能となる。
第３の実施形態に係る半導体装置及びその製造方法によれば、第１の実施形態の場合と同様に、前記所定位置（例えば、金球３５の中心位置とバンプ金球３７の中心位置との間の距離Ｌ３７で特定できる）は、バンプ金球３７よるワイヤループ３６のボンディング後のワイヤループ３６の最上部Ｈ３６の高さを、バンプ金球３７よるワイヤループ３６のボンディング前のワイヤループ３６の最上部の高さよりも低くする位置であって、ワイヤループ３６の最上部の高さＨ３６をバンプ金球３７の頂部３７ａの高さＨ３７よりも低くする位置に設定される。すなわち、前記所定位置は、ワイヤループ３６の全体の中の最上部の高さＨ３６をバンプ金球３７の頂部３７ａの高さＨ３７よりも低くする位置に設定される。
前記所定位置は、金球３５の位置、インナーリード４０の位置、ワイヤループ３６及びバンプ金球３７を構成する材料、使用するキャピラリの動作条件、金球３５の頂部に発生するストレスの許容値などの各種条件に基づいて、例えば、計算により、又は、実験的に求めることができる。
以上に説明したように、第３の実施形態に係る半導体装置及びその製造方法によれば、ワイヤループ３６の最上部の高さを低くすることができる位置にバンプ金球３７をボンディングしているので、半導体装置の薄型化を実現することができる。
また、第３の実施形態に係る半導体装置及びその製造方法によれば、金球３５の頂部３５ａを、金球３５の頂部３５ａを押え付けるバンプ金球３７で補強しているので、金球３５の頂部３５ａでワイヤループ３６が破断する危険性を低減でき、電気的性能の信頼性を確保することが可能になる。
１１，２１，３１ ダイパッド、 １２，２２，３２ 接着剤、 １３，２３，３３ 半導体ＩＣチップ、 １４ａ 第１の電極パッド、 １４ｂ 第２の電極パッド、 １５，２５，３５ 金球、 １６，２６，３６ ワイヤループ、 １７，２７，３７ バンプ金球、 １８，２８ 絶縁膜、 ２４，３４ 電極パッド、 ４０ インナーリード。

Claims (24)

  1. 半導体ＩＣチップの電極パッドに金球によってワイヤの一端をボンディングし、外部電極端子に前記ワイヤの他端をボンディングして、前記電極パッドから前記外部電極端子までのワイヤループを形成する工程と、
    前記金球より前記外部電極端子側の前記半導体ＩＣチップ上の所定位置で、前記ワイヤループを前記半導体ＩＣチップ側に押し下げるように、バンプ金球によって前記ワイヤループをボンディングする工程と
    を有し、
    前記所定位置は、少なくとも前記バンプ金球より前記外部電極端子側の前記ワイヤループの最上部の高さを前記バンプ金球の頂部よりも低くする位置に設定される
    ことを特徴とする半導体装置の製造方法。
  2. 前記所定位置は、前記ワイヤループの全体の中の最上部の高さを前記バンプ金球の頂部よりも低くする位置に設定されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記バンプ金球によって前記ワイヤループをボンディングする前記工程は、前記半導体ＩＣチップの他の電極パッドに前記バンプ金球によって前記ワイヤループをボンディングする工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記電極パッドは、前記金球より前記外部電極端子側にボンディング用領域を有し、
    前記バンプ金球によって前記ワイヤループをボンディングする前記工程は、前記電極パッドの前記ボンディング用領域に前記バンプ金球によって前記ワイヤループをボンディングする工程である
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記バンプ金球によって前記ワイヤループをボンディングする前記工程は、前記金球の中心位置より前記外部接続端子側に中心位置を持つバンプ金球によって、前記金球上に前記ワイヤループをボンディングする工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  6. 前記金球によって前記ワイヤの一端をボンディングする前記工程の前に、前記金球より前記外部電極端子側における前記半導体ＩＣチップ上に絶縁膜を形成する工程を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記バンプ金球によるボンディング前の前記ワイヤループの最上部の高さは、８０μｍ〜１５０μｍの範囲内であり、
    前記バンプ金球によるボンディング後の前記ワイヤループの最上部の高さは、前記ボンディング前の前記ワイヤループの最上部の高さより低い
    ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 電極パッドを有する半導体ＩＣチップと、
    外部電極端子と、
    前記半導体ＩＣチップの前記電極パッドと前記外部電極端子とを接続するワイヤループと、
    前記ワイヤループの一端を前記電極パッドにボンディング接続する第１のボール金球と、
    前記金球より前記外部電極端子側の前記半導体ＩＣチップ上の所定位置で、前記ワイヤループを前記半導体ＩＣチップ側に押し下げるように、前記ワイヤループをボンディング接続するバンプ金球と
    を有し、
    前記所定位置は、少なくとも前記バンプ金球より前記外部電極端子側の前記ワイヤループの最上部の高さを前記バンプ金球の頂部よりも低くする位置に設定される
    ことを特徴とする半導体装置。
  9. 前記所定位置は、前記ワイヤループの全体の中の最上部の高さを前記バンプ金球の頂部よりも低くする位置に設定されることを特徴とする請求項８に記載の半導体装置。
  10. 前記半導体ＩＣチップは、前記金球より前記外部電極端子側に他の電極パッドを有し、
    前記バンプ金球は、前記他の電極パッドに前記ワイヤループをボンディング接続している
    ことを特徴とする請求項８又は９に記載の半導体装置。
  11. 前記電極パッドは、前記金球より前記外部電極端子側にボンディング用領域を有し、
    前記バンプ金球は、前記電極パッドの前記ボンディング用領域に前記ワイヤループをボンディング接続している
    ことを特徴とする請求項８又は９に記載の半導体装置。
  12. 前記バンプ金球は、
    前記金球の中心位置よりも前記外部接続端子側に中心位置を持ち、
    前記金球上に前記ワイヤループをボンディングしている
    ことを特徴とする請求項８又は９に記載の半導体装置の製造方法。
  13. 前記金球より前記外部電極端子側の前記半導体ＩＣチップ上に形成された絶縁膜をさらに有することを特徴とする請求項８乃至１２のいずれか１項に記載の半導体装置。
  14. 前記バンプ金球によるボンディング前の前記ワイヤループの最上部の高さは、８０μｍ〜１５０μｍの範囲内であり、
    前記バンプ金球によるボンディング後の前記ワイヤループの最上部の高さは、前記ボンディング前の前記ワイヤループの最上部の高さより低い
    ことを特徴とする請求項８乃至１３のいずれか１項に記載の半導体装置。
  15. インナーリードと、前記インナーリードと離間して形成され、表面に第１の電極と前記第１の電極よりも前記インナーリード側に前記第１の電極と電気的に接続されて形成された第２の電極とを備えた半導体ＩＣチップと、を準備する工程と、
    前記第１の電極上に前記第１の電極と電気的に接続する金球を形成する工程と、
    前記金球から伸びて、前記第２の電極上を通り前記インナーリードに電気的に接続されるワイヤループを形成する工程と、
    前記ワイヤループの一部を、前記ワイヤループ上からバンプ金球で押し付けて前記第２の電極に電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  16. インナーリードと、前記インナーリードと離間して形成され、表面に第１の電極と前記第１の電極よりも前記インナーリード側に前記第１の電極と電気的に接続されて形成された第２の電極とを備えた半導体ＩＣチップと、を準備する工程と、
    前記第１の電極上に前記第１の電極と電気的に接続する金球を形成する工程と、
    前記金球から伸びて、前記第２の電極上を通り前記インナーリードに電気的に接続されるワイヤループを形成する工程と、
    前記ワイヤループの一部を、前記ワイヤループ上からバンプ金球で押し付けて前記第２の電極に電気的に接続する工程と、
    を有することを特徴とするワイヤボンディング方法。
  17. インナーリードと、
    前記インナーリードと離間して形成され、表面に、第１の電極と、前記第１の電極よりも前記インナーリード側に前記第１の電極と電気的に接続されて形成された第２の電極と、を備えた半導体ＩＣチップと、
    前記第１の電極上に前記第１の電極上に電気的に接続されて形成された金球と、
    前記金球から伸びて、前記第２の電極及び前記インナーリードと電気的に接続されたワイヤループと、
    前記第２の電極上に、前記ワイヤループを介して前記第２の電極と電気的に接続されて形成されたバンプ金球と、
    を有することを特徴とする半導体装置。
  18. 前記ワイヤループの前記半導体ＩＣチップの表面からの高さは、前記バンプ金球の前記半導体ＩＣチップの表面からの高さを超えないことを特徴とする請求項１７に記載の半導体装置。
  19. 前記第２の電極と前記インナーリードとの間の前記半導体ＩＣチップの表面が絶縁膜で覆われていることを特徴とする請求項１７又は１８に記載の半導体装置。
  20. 前記第１の電極と前記第２の電極とが一体的に形成されていることを特徴とする請求項１７乃至１９のいずれかに記載の半導体装置。
  21. インナーリードと、表面に第１の電極を備えて前記インナーリードと離間して形成された半導体ＩＣチップと、を準備する工程と、
    前記第１の電極上に前記第１の電極と電気的に接続する金球を形成する工程と、
    前記金球から伸びて前記インナーリードに電気的に接続されるワイヤループを形成する工程と、
    前記ワイヤループの一部を、前記ワイヤループ上から前記金球に対してバンプ金球で押し付ける工程と、
    を有することを特徴とする半導体装置の製造方法。
  22. インナーリードと、表面に第１の電極を備えて前記インナーリードと離間して形成された半導体ＩＣチップと、を準備する工程と、
    前記第１の電極上に前記第１の電極と電気的に接続する金球を形成する工程と、
    前記金球から伸びて前記インナーリードに電気的に接続されるワイヤループを形成する工程と、
    前記ワイヤループの一部を、前記ワイヤループ上から前記金球に対してバンプ金球で押し付ける工程と、
    を有することを特徴とするワイヤボンディング方法。
  23. インナーリードと、
    前記インナーリードと離間して形成され、表面に第１の電極を備えた半導体ＩＣチップと、
    前記第１の電極上に前記第１の電極上に電気的に接続されて形成された金球と、
    前記金球から伸びて前記インナーリードに電気的に接続されたワイヤループと、
    前記第１の電極上に、前記ワイヤループを介して前記第１の電極と電気的に接続されて形成されたバンプ金球と、
    を有することを特徴とする半導体装置。
  24. 前記ワイヤループの前記半導体ＩＣチップの表面からの高さは、前記バンプ金球の前記半導体ＩＣチップの表面からの高さを超えないことを特徴とする請求項２３に記載の半導体装置。
JP2009201810A 2009-09-01 2009-09-01 半導体装置、その製造方法、及びワイヤボンディング方法 Pending JP2011054727A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009201810A JP2011054727A (ja) 2009-09-01 2009-09-01 半導体装置、その製造方法、及びワイヤボンディング方法
US12/923,085 US8609527B2 (en) 2009-09-01 2010-08-31 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009201810A JP2011054727A (ja) 2009-09-01 2009-09-01 半導体装置、その製造方法、及びワイヤボンディング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013111057A Division JP5890798B2 (ja) 2013-05-27 2013-05-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011054727A true JP2011054727A (ja) 2011-03-17

Family

ID=43756975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009201810A Pending JP2011054727A (ja) 2009-09-01 2009-09-01 半導体装置、その製造方法、及びワイヤボンディング方法

Country Status (2)

Country Link
US (1) US8609527B2 (ja)
JP (1) JP2011054727A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036660A (ko) * 2018-09-28 2020-04-07 삼성전자주식회사 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법
JP2021141237A (ja) * 2020-03-06 2021-09-16 三菱電機株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5340879B2 (ja) * 2009-10-13 2013-11-13 スタンレー電気株式会社 発光装置
WO2014048449A1 (en) * 2012-09-25 2014-04-03 Osram Opto Semiconductors Gmbh Electronic device and method for forming an electrical connection
JP2014207430A (ja) 2013-03-21 2014-10-30 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243317A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体装置
JP2002299494A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003249521A (ja) * 2002-02-26 2003-09-05 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005045135A (ja) * 2003-07-25 2005-02-17 Shinkawa Ltd ワイヤボンディング方法
JP2007535820A (ja) * 2004-04-28 2007-12-06 テキサス インスツルメンツ インコーポレイテッド 低ループ・ワイヤ・ボンディングのシステムと方法
JP2009259943A (ja) * 2008-04-15 2009-11-05 Sharp Corp 回路装置およびワイヤボンド方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513491A (ja) * 1990-12-19 1993-01-22 Tanaka Denshi Kogyo Kk 被覆ワイヤのワイヤボンデイング方法及び半導体装置
US6169331B1 (en) * 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7021520B2 (en) * 2001-12-05 2006-04-04 Micron Technology, Inc. Stacked chip connection using stand off stitch bonding
JP3573133B2 (ja) * 2002-02-19 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7326594B2 (en) * 2002-07-31 2008-02-05 Microchip Technology Incorporated Connecting a plurality of bond pads and/or inner leads with a single bond wire
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
US20050133928A1 (en) * 2003-12-19 2005-06-23 Howard Gregory E. Wire loop grid array package
JP2008034567A (ja) 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2008117888A (ja) 2006-11-02 2008-05-22 Rohm Co Ltd 電子部品、およびワイヤボンディング方法
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243317A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体装置
JP2002299494A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003249521A (ja) * 2002-02-26 2003-09-05 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005045135A (ja) * 2003-07-25 2005-02-17 Shinkawa Ltd ワイヤボンディング方法
JP2007535820A (ja) * 2004-04-28 2007-12-06 テキサス インスツルメンツ インコーポレイテッド 低ループ・ワイヤ・ボンディングのシステムと方法
JP2009259943A (ja) * 2008-04-15 2009-11-05 Sharp Corp 回路装置およびワイヤボンド方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036660A (ko) * 2018-09-28 2020-04-07 삼성전자주식회사 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법
KR102621753B1 (ko) 2018-09-28 2024-01-05 삼성전자주식회사 본딩 와이어, 이를 포함하는 반도체 패키지, 및 와이어 본딩 방법
JP2021141237A (ja) * 2020-03-06 2021-09-16 三菱電機株式会社 半導体装置
JP7334655B2 (ja) 2020-03-06 2023-08-29 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20110070729A1 (en) 2011-03-24
US8609527B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3797992B2 (ja) 半導体装置
JP2008187109A (ja) 積層型半導体装置とその製造方法
US8421199B2 (en) Semiconductor package structure
JP2006310530A (ja) 回路装置およびその製造方法
JP2011054727A (ja) 半導体装置、その製造方法、及びワイヤボンディング方法
JP5049573B2 (ja) 半導体装置
JP2008192984A (ja) 半導体装置及びその製造方法
US20100032832A1 (en) Semiconductor chip and semiconductor device
JP5890798B2 (ja) 半導体装置及びその製造方法
TW201108373A (en) Semiconductor device and method for manufacturing the same
JP2007214238A (ja) 半導体装置およびその製造方法
JP6166769B2 (ja) 半導体装置
KR20110062482A (ko) 본딩 구조물의 형성 방법
JP2010087403A (ja) 半導体装置
TW200809993A (en) Bump structure, method of forming bump structure, and semiconductor apparatus using the same
JP2012023409A (ja) 回路装置およびその製造方法
JP2007088220A (ja) 半導体装置の製造方法
JP2007134504A (ja) 半導体装置
JP2008041999A (ja) 半導体装置およびその製造方法
JP2013080809A (ja) 半導体装置
JP2005197360A (ja) 半導体装置およびその製造方法
JP3941953B2 (ja) 半導体装置およびその製造方法
JP2002299357A (ja) 半導体装置及びその製造方法
JP2010010689A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131112