JP2011049226A - 半導体装置の製造方法、半導体装置及び電子部品 - Google Patents
半導体装置の製造方法、半導体装置及び電子部品 Download PDFInfo
- Publication number
- JP2011049226A JP2011049226A JP2009194322A JP2009194322A JP2011049226A JP 2011049226 A JP2011049226 A JP 2011049226A JP 2009194322 A JP2009194322 A JP 2009194322A JP 2009194322 A JP2009194322 A JP 2009194322A JP 2011049226 A JP2011049226 A JP 2011049226A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin composition
- semiconductor device
- acid
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を半導体チップ20,30間に介在させ、熱融着させることにより、電気的接続及び封止を一括で行う。
【選択図】図2
Description
チップオンチップ型SiPにおいて、通常半導体チップ間の接続は微細なバンプを介したフリップチップ方式で行う。この際、電気的接続強度及び機械的接続強度を確保するため半導体チップ間には封止樹脂を注入する(アンダーフィル封止)。
しかしながら、これら何れの方法によってもチップオンチップ型SiPにおいて半導体集積回路の更なる高密度化を実現することはできなかった。
本発明者らは、上述した従来技術の問題点に鑑み鋭意検討した結果、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を半導体チップ間に介在させ、電気的接続及び封止を一括で行うことにより、安定した導通信頼性および隣接する接続電極の高い絶縁性、さらに、更なる高密度化の要求に対応しうるチップオンチップ型の半導体装置、半導体装置その製造方法及び電子部品を提供することができる。
(1)第1の接続電極が設けられた回路面を有する第1の半導体チップと、前記第1の接
続電極と電気的に接続した第2の接続電極が設けられた回路面を有する第2の半導体チップとを備え、前記第1の半導体チップの回路面と前記第2の半導体チップの回路面とが対向して配設されてなるチップオンチップ型の半導体装置であって、前記第1の半導体チップと前記第2の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第1の接続電極と前記第2の接続電極とが半田又は錫により電気的に接続され、前記第1の半導体チップと前記第2の半導体チップとの間隙に前記樹脂組成物が充填されたものであることを特徴とする半導体装置、
(2)前記第2の半導体チップの回路面とは反対側の面に半導体チップがさらに配設されてなる(1)に記載の半導体装置、
(3)第4の接続電極が設けられた回路面を有する第3の半導体チップをさらに備え、前記第3の半導体チップの回路面は、前記第2の半導体チップの回路面と反対側の面に対向して配設され、前記第2の半導体チップと前記第3の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第4の接続電極は、前記第2の半導体チップのスルホールを介して電気的に接続された前記第2の半導体チップの回路面とは反対側の面に配設された第3の接続電極と半田又は錫により電気的に接続され、前記第2の半導体チップと前記第3のチップとの間隙に前記樹脂組成物が充填されたものである、(1)または(2)に記載の半導体装置、
(4)前記樹脂組成物が熱硬化性樹脂を含む、(1)〜(3)のいずれか1項に記載の半導体装置、
(5)前記樹脂組成物がフラックス機能を有する化合物を含む、(1)〜(4)のいずれか1項に記載の半導体装置、
(6)前記フラックス機能を有する化合物が前記樹脂組成物の硬化剤として作用するものである、(5)に記載の半導体装置、
(7)前記導電接続材料が、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含む、(1)〜(6)のいずれか1項に記載の半導体装置、
(8)前記導電接続材料が、樹脂組成物層/金属箔層からなる積層構造を含む、(1)〜(6)のいずれか1項に記載の半導体装置、
(9)樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介して、第1の接続電極が設けられた回路面を有する第1の半導体チップと、前記第1の接続電極と電気的に接続した第2の接続電極が設けられた回路面を有する第2の半導体チップと、を電気的に接続する方法であって、前記導電接続材料を対向する第1の半導体チップの回路面と、第2半導体チップの回路面との間に配置する配置工程と、前記半田箔又は錫箔から選ばれる金属箔の融点以上の温度で前記導電接続材料を加熱する加熱工程と、前記樹脂組成物を硬化または凝固させる硬化、凝固工程と、を含むことを特徴とする半導体装置の製造方法、
(10)(9)に記載の製造方法により作製された半導体装置、
(11)(10)に記載の半導体装置が実装されていることを特徴とする電子部品。
2 多段スタック型半導体装置
10 第1の半導体チップ
20 第2の半導体チップ
30 第3の半導体チップ
11 第1の接続電極
12 外部接続電極
20a 第2の半導体チップ側面
21 第2の接続電極
22 第3の接続電極
30a 第3の半導体チップ側面
31 第4の接続電極
100 接続領域
101 絶縁性領域
102 スルーホール
103 UBM層
104 UBM層
105 半田バンプ
107 保護膜
108 導電接続材料
108a 金属箔
108b 樹脂組成物
109 実装基板
110 ワイヤ
111 封止樹脂
112 バンプ電極
113 不導態膜
本発明の半導体装置は、第1の接続電極が設けられた回路面を有する第1の半導体チップと、前記第1の接続電極と電気的に接続した第2の接続電極が設けられた回路面を有する第2の半導体チップとを備え、前記第1の半導体チップの回路面と前記第2の半導体チップの回路面とが対向して配設されてなるチップオンチップ型の半導体装置であって、前記第1の半導体チップと前記第2の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第1の接続電極と前記第2の接続電極とが電気的に接続され、前記第1の半導体チップと前記第2の半導体チップとの間隙に前記樹脂組成物が充填され
たものであることを特徴とする。特に、接続電極を有する半導体チップ間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させ、電気的接続及び封止を行うことにより、上下の接続電極間の導通信頼性と隣接する接続電極間の高い絶縁性を確保することができる。また、上下の半導体チップの間隔を小さくすることができるため、得られた半導体装置は高密度実装が可能となる。
1.半導体装置
まず、図1を参照して、本発明の一実施形態に係る半導体装置について説明する。
、外部接続電極の大きさや材質は特に制限されず、用途に応じて適宜選択すればよい。なお、本発明に用いられる半導体チップ、接続電極、外部接続電極等については、例えば、「CSP技術のすべてPart2」(萩本英二著、工業調査会発行)のp62〜72、p84〜88、p39〜60、「SiP技術のすべて」(赤沢隆著、工業調査会発行)のp176〜188、P192〜205、特開2004−63753号公報の記載等を参照することができる。
次に、図3及び4を参照して、本発明に係る一実施態様の半導体装置の製造方法について説明する。図3は本発明に係る一実施形態の半導体装置の製造方法(第1実施態様)の工程説明図であり、図4は本発明に係る他の一実施形態の半導体装置の製造方法(第2実施態様)の工程説明図である。
まず、図3を参照して、本発明に係る第1実施態様の半導体装置の製造方法について説明する。
なお、熱硬化性樹脂組成物の溶融粘度は、以下の方法により測定することができる。
of Thermoset Cure M.R.KAMAL and S.SOUROUR)を用いて、樹脂組成物を等温に曝した際の時間tにおける硬化反応率αを算出する。さらに、算出した硬化反応率αを適用し、Crossモデル(AIChE Journal Vol.28,No.2 Studies of Mold Filling and Curing in the Reaction Injection MoldingにProcess J.M.CASTRO and C.W.MACOSKO)を用いて金属箔の融点における5秒後の樹脂組成物の溶融粘度を算出した。
得られた熱可塑性樹脂組成物を、粘弾性測定装置(レオメトリック・サイエンティフィック・エフ・イー(株)製「アレス粘弾性測定システム」)を用いて、パラレルプレート25mmφ、ギャップは、熱可塑性樹脂組成物が液状の場合0.5mm、熱可塑性樹脂組成物がフィルム状の場合0.05mm、周波数10rad/s、昇温速度は、20℃/分の条件で測定した。ここでは、各実施例および比較例の金属箔の融点における溶融粘度を測定した。
本発明において導電接続材料を構成する金属箔層は、半田箔又は錫箔から選ばれる金属箔で構成される層である。金属箔層は平面視で樹脂組成物の少なくとも一部に形成されていればよく、樹脂組成物の全面に形成されていてもよい。
%以上100重量%未満であることがより好ましく、40重量%以上が特に好ましい。また、100重量%未満であることが好ましい。また、鉛フリー半田の場合の錫の含有率は、15重量%以上100重量%未満であることが好ましく、20重量%以上100重量%未満であることがより好ましく、25重量%以上100重量%未満であることが特に好ましい。例えば、Sn−Pbの合金としては、Sn63−Pb(融点183℃)、鉛フリー半田としては、Sn−3.0Ag−0.5Cu(融点217℃)、Sn−3.5Ag(融点221℃)、Sn−58Bi(融点139℃)、Sn−9.0Zn(融点199℃)、Sn−3.5Ag−0.5Bi−3.0In(融点193℃)、Au−20Sn(融点280℃)、等が挙げられる。
次に、本発明に用いられる樹脂組成物について説明する。
本発明の樹脂組成物は、特に制限はなく、前述の通り熱硬化性樹脂組成物、化学線を照射することにより硬化する硬化性樹脂組成物、または熱可塑性樹脂組成物等が例示として挙げられが、導電接続材料の作業性および半導体装置の信頼性に優れるという観点から、熱可塑性樹脂と熱硬化性樹脂の混合物である熱硬化性樹脂組成物である場合が好ましい。
(a)熱硬化性樹脂
熱硬化性樹脂組成物に係る熱硬化性樹脂としては、通常、半導体装置製造用の接着剤成分として使用できるものであれば特に限定されない。このような熱硬化性樹脂としては、特に制限されないが、前記金属箔の融点以上の温度において硬化するものであることが好ましく、例えば、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂などが挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂からなる群より選ばれる少なくとも1種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるという観点からエポキシ樹脂が好ましい。また、これらの硬化性樹脂成分は1種単独で用いても、2種以上を併用してもよい。
本発明に係る熱硬化性樹脂組成物は、特に制限はないが、硬化剤を含有することが好ましい。硬化剤を含有することにより、熱硬化性樹脂組成物に含まれる熱硬化性樹脂を確実に硬化させることができるため、得られた半導体装置の接続電極間の絶縁性を確保することができる。
ことにより、硬化後のエポキシ樹脂と未反応の残留フェノールノボラック樹脂の量を低減することができ、耐イオンマイグレーション性が良好となる。これらの硬化剤は、1種で用いてもよいし、2種以上を併用してもよい。
ここで、前記熱硬化性樹脂組成物は、フラックス化合物を含むことが好ましい。フラックス化合物は、金属箔108a表面の酸化膜を除去して、金属箔108aの濡れ性を高めることができる化合物である。これにより、対向する接続電極間の接続性を低下させることができる。このようなフラックス化合物を使用することにより、フラックス洗浄工程を省くことができるので、製造工程を簡略化することができる。
脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
ト酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,5−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)、4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,5−2−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;フェノールフタリン;ジフェノール酸等が挙げられる。
HOOC−(CH2)n−COOH (1)
式中、nは1〜20の整数であり、3〜10の整数であることが好ましい。この範囲であると、フラックス活性、接着時のアウトガス及び熱硬化性樹脂組成物の硬化後の弾性率及びガラス転移温度のバランスが良好である。特に、nを3以上とすることにより、熱硬化性樹脂組成物の硬化後の弾性率増加を抑制し、被接着物との接着性を向上させることができる。また、nを10以下とすることにより、弾性率の低下を抑制し、接続信頼性を更に向上させることができる。
イコサン二酸等が挙げられる。中でも、アジピン酸、スベリン酸、セバシン酸、ドデンカン二酸が好ましく、セバシン酸が特に好ましい。
本発明において、固形状の熱硬化性樹脂組成物を使用する場合には、フィルム形成性樹脂とを併用することが好ましい。このようなフィルム形成性樹脂としては、有機溶媒に可溶であり、単独で製膜性を有するものであれば特に制限はない。熱可塑性樹脂または熱硬化性樹脂のいずれのものも使用することができ、また、これらを併用することもできる。
タクリル酸エチル、ポリメタクリル酸ブチルなどのポリメタクリル酸エステル、ポリアクリロニトリル、ポリメタクリロニトリル、ポリアクリルアミド、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、アクリロニトリル−スチレン共重合体、メタクリル酸メチル−スチレン共重合体、メタクリル酸メチル−アクリロニトリル共重合体、メタクリル酸メチル−α−メチルスチレン共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート−メタクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート−アクリル酸共重合体、アクリル酸ブチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート共重合体、アクリル酸ブチル−アクリロニトリル−アクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−N,N−ジメチルアクリルアミド共重合体などが挙げられる。中でも、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−N,N−ジメチルアクリルアミドが好ましい。また、これらの(メタ)アクリル系樹脂は1種単独で用いても、2種以上を併用してもよい。
飽和吸水率(%)={(飽和した時点の質量)−(絶乾時点の質量)}/
(絶乾時点の質量)×100
また、前記酸二無水物としては、3,3,4,4’−ビフェニルテトラカルボン酸、ピロメリット酸二無水物、4,4’−オキシジフタル酸二無水物などが挙げられる。これらの酸二無水物は1種単独で用いても、2種以上を併用してもよい。
15の脂環式カルボン酸、およびエステル形成能を有するこれらの誘導体が挙げられる。前記共重合可能な酸成分の具体例としては、例えばテレフタル酸、イソフタル酸、ナフタレンジカルボン酸、ビス(p−カルボジフェニル)メタンアントラセンジカルボン酸、4−4‘−ジフェニルカルボン酸、1,2−ビス(フェノキシ)エタン−4,4’−ジカルボン酸、5−ナトリウムスルホイソフタル酸、アジピン酸、セバシン酸、アゼライン酸、ドデカンジオン酸、マレイン酸、トリメシン酸、トリメリット酸、ピロメリット酸、1,3−シクロヘキサンジカルボン酸、1,4−シクロヘキサンジカルボン酸およびエステル形成能を有するこれらの誘導体が挙げられる。これらは、単独あるいは2種以上を併用して用いることができる。
前記熱硬化性樹脂組成物は、硬化促進剤を更に含んでもよい。硬化促進剤は熱硬化性樹脂の種類に応じて適宜選択すればよいが、例えば、融点が150℃以上のイミダゾール化合物を使用することができる。使用される硬化促進剤の融点が150℃以上であると、熱硬化性樹脂組成物の硬化が完了する前に金属箔成分が接続電極表面に移動することができ、接続電極間の接続を良好なものとすることができる。融点が150℃以上のイミダゾール化合物としては、2−フェニルヒドロキシイミダゾール、2−フェニル−4−メチルヒドロキシイミダゾール等が挙げられる。
また、前記熱硬化性樹脂組成物は、シランカップリング剤を更に含んでもよい。シランカップリング剤を含むことにより、半導体チップに対する熱硬化性樹脂組成物の密着性を
高めることができる。シランカップリング剤としては、例えば、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤等が使用できる。これらは1種で用いてもよいし、2種以上を併用してもよい。シランカップリング剤の配合量は、適宜選択すればよいが、熱硬化性樹脂組成物の構成成分の合計量に対し、0.01〜5重量%が好ましく、より好ましくは0.01〜5重量%、更に好ましくは0.05〜5重量%、特に好ましくは0.1〜2重量%である。
アセトンアルコール)等のケトン類、ベンゼン、キシレン、トルエン等の芳香族炭化水素類、メチルアルコール、エチルアルコール、イソプロピルアルコール、n−ブチルアルコール等のアルコール類、メチルセロソルブ、エチルセロソルブ、ブチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート等のセロソルブ系、NMP(N−メチル−2−ピロリドン)、THF(テトラヒドロフラン)、DMF(ジメチルホルムアミド)、DBE(ニ塩基酸エステル)、EEP(3−エトキシプロピオン酸エチル)、DMC(ジメチルカーボネート)等が好適に用いられる。溶媒の使用量は、溶媒に混合した成分の固形分が10〜60重量%となる範囲であることが好ましい。
前記熱可塑性樹脂組成物は、特に制限はないが、例えば、ホットメルト型接着剤、または反応型ホットメルト接着剤等が挙げられる。
熱可塑性樹脂組成物に係る熱可塑性樹脂は、特に制限はなく、例えば、酢酸ビニル系、ポリビニルアルコール樹脂、ポリビニルブチラール樹脂、塩化ビニル樹脂、(メタ)アクリル樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、アクリル樹脂、スチレン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、セルロース樹脂、イソブチレン樹脂、ビニルエーテル樹脂、液晶ポリマー樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、ポリエーテルサルフォン樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリウレタン樹脂、スチレン−ブタジエン−スチレン共重合体、
スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル等が挙げられる。該熱可塑性樹脂は、単一の重合体でもよく、上記熱可塑樹脂の少なくとも2種以上の共重合体でもよい。
また、前記熱可塑性樹脂の分解温度は、特に制限されないが、導電接続材料を構成する金属箔の融点よりも10℃以上高いことが好ましく、20℃以上高いことが特に好ましく
、さらに、30℃以上高いことがより好ましい。
フラックス化合物は、前記「(3−1)硬化性樹脂組成物」において説明した
ものと同じものを用いることができる。好ましい化合物および配合量についても同様である。
また、上記の熱可塑性樹脂樹脂に対し、本発明の効果を損ねない範囲でシランカップリング剤、可塑剤、安定剤、粘着付与剤、活剤、酸化防止剤、無機フィラー、充てん材、帯電防止剤や顔料などを配合してもよい。
次に、図4を参照して、本発明に係る第2実施態様の半導体装置の製造方法について説明する。
半田バンプ105を構成する半田成分は、錫(Sn)、銀(Ag)、ビスマス(Bi)、インジウム(In)、亜鉛(Zn)、ニッケル(Ni)、ゲルマニウム(Ge)及び銅(Cu)からなる群から選択される少なくとも2種以上を含む合金であることが好ましい。中でも、溶融温度及び機械的な物性を考慮すると、Sn−Biの合金、Sn−Agの合金、Sn−Ag−Cuの合金、Sn−Inの合金等のSnを含む合金であることが好ましい。半田バンプの融点は、導電接続材料108中の樹脂組成物108bの流動性を充分に
確保する点では、通常100℃以上、好ましくは130℃以上とする。また、半田バンプの溶融温度は、接着時に実装基板や半導体チップ上に設けられた素子の熱劣化を防止するためには、通常250℃以下、好ましくは230℃以下とする。なお、半田バンプの融点は、例えばDSCを用い、昇温速度10℃/分で半田バンプを構成する半田単体を測定した際の吸熱ピーク温度とする。
他方、半導体チップ間の間隙には導電接続材料108の樹脂組成物108bが充填され絶縁性領域101を形成する。これにより、隣接する接続電極間が電気的に絶縁される。
次に、図5及び6を参照して、本発明の一実施形態である半導体装置が基板上に実装さ
れてなる電子部品を説明する。図5は、本発明の一実施形態である半導体装置1が実装されてなる電子部品の概略断面図である。また、図6は、本発明の他の一実施形態である多段スタック型の電子部品2が実装されてなる電子部品の概略断面図である。なお、図中の符号は、半導体装置1、半導体装置2の説明中の符合と対応している。
Claims (11)
- 第1の接続電極が設けられた回路面を有する第1の半導体チップと、
前記第1の接続電極と電気的に接続した第2の接続電極が設けられた回路面を有する第2の半導体チップとを備え、
前記第1の半導体チップの回路面と前記第2の半導体チップの回路面とが対向して配設されてなるチップオンチップ型の半導体装置であって、
前記第1の半導体チップと前記第2の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第1の接続電極と前記第2の接続電極とが半田又は錫により電気的に接続され、前記第1の半導体チップと前記第2の半導体チップとの間隙に前記樹脂組成物が充填されたものであることを特徴とする半導体装置。 - 前記第2の半導体チップの回路面とは反対側の面に半導体チップがさらに配設されてなる請求項1に記載の半導体装置。
- 第4の接続電極が設けられた回路面を有する第3の半導体チップをさらに備え、
前記第3の半導体チップの回路面は、前記第2の半導体チップの回路面と反対側の面に対向して配設され、
前記第2の半導体チップと前記第3の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第4の接続電極は、前記第2の半導体チップのスルホールを介して電気的に接続された前記第2の半導体チップの回路面とは反対側の面に配設された第3の接続電極と半田又は錫により電気的に接続され、前記第2の半導体チップと前記第3のチップとの間隙に前記樹脂組成物が充填されたものである、請求項1または2に記載の半導体装置。 - 前記樹脂組成物が熱硬化性樹脂を含む、請求項1〜3のいずれか1項に記載の半導体装置。
- 前記樹脂組成物がフラックス機能を有する化合物を含む、請求項1〜4のいずれか1項に記載の半導体装置。
- 前記フラックス機能を有する化合物が前記樹脂組成物の硬化剤として作用するものである、請求項5に記載の半導体装置。
- 前記導電接続材料が、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含む、請求項1〜6のいずれか1項に記載の半導体装置。
- 前記導電接続材料が、樹脂組成物層/金属箔層からなる積層構造を含む、請求項1〜6のいずれか1項に記載の半導体装置。
- 樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介して、第1の接続電極が設けられた回路面を有する第1の半導体チップと、前記第1の接続電極と電気的に接続した第2の接続電極が設けられた回路面を有する第2の半導体チップと、を電気的に接続する方法であって、
前記導電接続材料を対向する第1の半導体チップの回路面と、第2半導体チップの回路面との間に配置する配置工程と、
前記半田箔又は錫箔から選ばれる金属箔の融点以上の温度で前記導電接続材料を加熱する加熱工程と、
前記樹脂組成物を硬化または凝固させる硬化、凝固工程と、を含むことを特徴とする半導体装置の製造方法。 - 請求項9に記載の製造方法により作製された半導体装置。
- 請求項10に記載の半導体装置が実装されていることを特徴とする電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009194322A JP5471163B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009194322A JP5471163B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049226A true JP2011049226A (ja) | 2011-03-10 |
JP5471163B2 JP5471163B2 (ja) | 2014-04-16 |
Family
ID=43835314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009194322A Expired - Fee Related JP5471163B2 (ja) | 2009-08-25 | 2009-08-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5471163B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111480218A (zh) * | 2017-12-18 | 2020-07-31 | 日立化成株式会社 | 半导体装置、半导体装置的制造方法和粘接剂 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186334A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体実装装置及びその製造方法及び異方性導電材料 |
JP2006203096A (ja) * | 2005-01-24 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 実装体およびその製造方法 |
WO2008054012A1 (fr) * | 2006-10-31 | 2008-05-08 | Sumitomo Bakelite Co., Ltd. | Ruban adhésif et dispositif à semi-conducteur l'utilisant |
-
2009
- 2009-08-25 JP JP2009194322A patent/JP5471163B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186334A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体実装装置及びその製造方法及び異方性導電材料 |
JP2006203096A (ja) * | 2005-01-24 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 実装体およびその製造方法 |
WO2008054012A1 (fr) * | 2006-10-31 | 2008-05-08 | Sumitomo Bakelite Co., Ltd. | Ruban adhésif et dispositif à semi-conducteur l'utilisant |
WO2008054011A1 (fr) * | 2006-10-31 | 2008-05-08 | Sumitomo Bakelite Co., Ltd. | Équipement électronique semi-conducteur et dispositif à semi-conducteur l'utilisant |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111480218A (zh) * | 2017-12-18 | 2020-07-31 | 日立化成株式会社 | 半导体装置、半导体装置的制造方法和粘接剂 |
CN111480218B (zh) * | 2017-12-18 | 2023-07-21 | 株式会社力森诺科 | 半导体装置、半导体装置的制造方法和粘接剂 |
Also Published As
Publication number | Publication date |
---|---|
JP5471163B2 (ja) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5182094B2 (ja) | 半導体電子部品及びそれを用いた半導体装置 | |
WO2010027017A1 (ja) | 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法 | |
JP4924773B2 (ja) | 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品 | |
JP4730484B2 (ja) | 導電接続材料、端子間の接続方法及び接続端子の製造方法 | |
JP2011171258A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2009278054A (ja) | 端子間の接続方法、導電性粒子の凝集方法及びそれを用いた半導体装置の製造方法 | |
JP5471163B2 (ja) | 半導体装置の製造方法 | |
JP5471551B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5564964B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2011113729A (ja) | 導電接続材料、端子間の接続方法及び接続端子の製造方法 | |
JP5381814B2 (ja) | 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法 | |
JP5461239B2 (ja) | 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品 | |
JP5263121B2 (ja) | 半導体装置の製造方法および電子部品の製造方法 | |
JP5381774B2 (ja) | 半田層の形成方法、端子間の接続方法、半導体装置および電子機器 | |
JP2011187487A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器 | |
JP2011049429A (ja) | 端子間の接続方法、金属箔の凝集方法及びそれを用いた半導体装置の製造方法 | |
JP2011187489A (ja) | 電子部品の製造方法、電子部品、および電子装置の製造方法および電子装置 | |
JP5353628B2 (ja) | 半導体装置の製造方法 | |
JP5381783B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5381784B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5544915B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5381769B2 (ja) | 端子間の接続方法 | |
JP2011181703A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5533041B2 (ja) | 導電接続材料の製造方法、半導体装置および電子機器 | |
JP5471601B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |