JP2011044795A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011044795A5 JP2011044795A5 JP2009190102A JP2009190102A JP2011044795A5 JP 2011044795 A5 JP2011044795 A5 JP 2011044795A5 JP 2009190102 A JP2009190102 A JP 2009190102A JP 2009190102 A JP2009190102 A JP 2009190102A JP 2011044795 A5 JP2011044795 A5 JP 2011044795A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- clock
- latch
- externally
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (1)
- データが外部入力される信号端子に接続される入力初段回路と、
外部入力されるクロックと、前記入力初段回路に含まれるラッチ回路へのラッチタイミング信号とを同位相に調整する位相調整回路と、を備え、
前記位相調整回路は、
前記クロックと当該クロックから擬似する擬似遅延回路の出力との比較結果に基づいてクロックツリー回路を通過して前記ラッチ回路へと供給される前記ラッチタイミング信号の遅延時間を調整する
ことを特徴とする入力インターフェース回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190102A JP2011044795A (ja) | 2009-08-19 | 2009-08-19 | 入力インターフェース回路 |
US12/801,482 US8446196B2 (en) | 2009-08-19 | 2010-06-10 | Input interface circuit |
CN2010102370931A CN101996674A (zh) | 2009-08-19 | 2010-07-21 | 输入接口电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190102A JP2011044795A (ja) | 2009-08-19 | 2009-08-19 | 入力インターフェース回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044795A JP2011044795A (ja) | 2011-03-03 |
JP2011044795A5 true JP2011044795A5 (ja) | 2012-04-05 |
Family
ID=43604848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009190102A Pending JP2011044795A (ja) | 2009-08-19 | 2009-08-19 | 入力インターフェース回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8446196B2 (ja) |
JP (1) | JP2011044795A (ja) |
CN (1) | CN101996674A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6051500B2 (ja) | 2011-03-15 | 2016-12-27 | 株式会社リコー | 画像読取装置及び電子機器 |
EP2774151B1 (en) * | 2011-11-01 | 2019-08-14 | Rambus Inc. | Data transmission using delayed timing signals |
US9479173B1 (en) * | 2012-01-27 | 2016-10-25 | Altera Corporation | Transition accelerator circuitry |
US9325542B2 (en) * | 2012-11-21 | 2016-04-26 | Globalfoundries Inc. | Power-scalable skew compensation in source-synchronous parallel interfaces |
US8976596B1 (en) | 2013-08-23 | 2015-03-10 | Kabushiki Kaisha Toshiba | Controller |
KR20170008077A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템 |
CN105262464B (zh) * | 2015-11-16 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 减小芯片输入端口所需建立保持时间的电路及方法 |
CN107591173B (zh) * | 2016-07-06 | 2020-07-03 | 华邦电子股份有限公司 | 半导体存储器装置及其时脉调整方法 |
JP6332397B2 (ja) | 2016-10-14 | 2018-05-30 | 日本電気株式会社 | スルーレート調整回路、及びスルーレート調整方法 |
US10347307B2 (en) * | 2017-06-29 | 2019-07-09 | SK Hynix Inc. | Skew control circuit and interface circuit including the same |
US10256795B1 (en) * | 2017-10-11 | 2019-04-09 | Micron Technology, Inc. | Pipelined latches to prevent metastability |
KR102495361B1 (ko) * | 2018-03-14 | 2023-02-06 | 에스케이하이닉스 주식회사 | 입출력 회로 |
US10431293B1 (en) * | 2018-07-23 | 2019-10-01 | Micron Technology, Inc. | Systems and methods for controlling data strobe signals during read operations |
CN110827885B (zh) * | 2018-08-13 | 2023-03-31 | 华邦电子股份有限公司 | 输入接收器电路及自适应反馈方法 |
WO2021145109A1 (ja) * | 2020-01-16 | 2021-07-22 | ソニーセミコンダクタソリューションズ株式会社 | 受信回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3690899B2 (ja) * | 1997-05-30 | 2005-08-31 | 富士通株式会社 | クロック発生回路及び半導体装置 |
JP4443728B2 (ja) * | 2000-06-09 | 2010-03-31 | 株式会社ルネサステクノロジ | クロック発生回路 |
JP3880539B2 (ja) * | 2003-05-15 | 2007-02-14 | エルピーダメモリ株式会社 | クロック発生回路およびそれを用いた半導体記憶装置 |
JP4020836B2 (ja) * | 2003-07-23 | 2007-12-12 | シャープ株式会社 | クロックツリー回路、および、半導体集積回路装置 |
JP2008071018A (ja) * | 2006-09-13 | 2008-03-27 | Matsushita Electric Ind Co Ltd | メモリインターフェース回路 |
KR100812602B1 (ko) * | 2006-09-29 | 2008-03-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
JP4571960B2 (ja) * | 2007-05-18 | 2010-10-27 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
KR100892684B1 (ko) * | 2007-11-09 | 2009-04-15 | 주식회사 하이닉스반도체 | 데이터 센터 트랙킹 회로 및 이를 포함하는 반도체 집적회로 |
-
2009
- 2009-08-19 JP JP2009190102A patent/JP2011044795A/ja active Pending
-
2010
- 2010-06-10 US US12/801,482 patent/US8446196B2/en not_active Expired - Fee Related
- 2010-07-21 CN CN2010102370931A patent/CN101996674A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011044795A5 (ja) | ||
WO2012121892A3 (en) | Delay circuitry | |
JP2010166108A5 (ja) | ||
ATE452514T1 (de) | Erzeugung dekorrelierter signale | |
TW200637147A (en) | Data latch circuit of semiconductor device | |
TW200735114A (en) | Shift register circuit and display drive device | |
WO2012125241A3 (en) | Clock gated power saving shift register | |
WO2011091073A3 (en) | Duty cycle correction circuit for memory interfaces in integrated circuits | |
TW201130229A (en) | Delay locked loop and method of driving delay locked loop | |
JP2011055048A5 (ja) | ||
EP2592752A3 (en) | Duty cycle distortion correction circuitry | |
JP2008533916A5 (ja) | ||
JP2012104197A5 (ja) | ||
TW200727584A (en) | Signal generating system and pulse generator | |
TW200717215A (en) | Voltage buffer circuit | |
WO2008112207A3 (en) | Software programmable timing architecture | |
JP2010044850A5 (ja) | ||
TW200700758A (en) | Delay circuit, test circuit, timing generation device, test module, and electronic device | |
JP2007088712A5 (ja) | ||
TW200725213A (en) | Clock switching circuit | |
WO2007065040A3 (en) | Comparator circuit | |
JP2017055332A5 (ja) | ||
WO2011100221A3 (en) | Memory device including a memory block having a fixed latency data output | |
JP2011059852A5 (ja) | ||
JP2005039829A5 (ja) |