JP2011044524A - Laminate, method of manufacturing the same, thin film transistor having laminate, and printed wiring board having laminate - Google Patents

Laminate, method of manufacturing the same, thin film transistor having laminate, and printed wiring board having laminate Download PDF

Info

Publication number
JP2011044524A
JP2011044524A JP2009190716A JP2009190716A JP2011044524A JP 2011044524 A JP2011044524 A JP 2011044524A JP 2009190716 A JP2009190716 A JP 2009190716A JP 2009190716 A JP2009190716 A JP 2009190716A JP 2011044524 A JP2011044524 A JP 2011044524A
Authority
JP
Japan
Prior art keywords
layer
organic layer
organic
plating
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009190716A
Other languages
Japanese (ja)
Inventor
Akinari Takahashi
亮也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2009190716A priority Critical patent/JP2011044524A/en
Publication of JP2011044524A publication Critical patent/JP2011044524A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminate in which adhesion between a substrate and a plated layer is excellent, to provide a method of manufacturing the same, to provide a thin film transistor having the laminate, and to provide a printed wiring board having the laminate. <P>SOLUTION: The laminate 1 has a plated layer 5 formed on a substrate 2 via a silica layer 3 and an organic layer 4. Since the silica layer 3 is formed with polysilazane as a precursor, the silica layer 3 has excellent adhesion to the substrate 2. The silica layer 3 has countless irregularities on its top surface. The organic layer 4 is firmly bonded to the silica layer 3 by the anchor effect caused by the irregularities on the top surface of the silica layer 3. Since irregularities reflecting the countless irregularities on the top surface of the silica layer 3 are formed on the top surface of the organic layer 4, the plated layer 5 and the organic layer 4 are firmly bonded by the anchor effect in addition to the chemical or electrical bonding. Thus, the adhesion of the plated layer 5, formed on the substrate 2 via the silica layer 3 and the organic layer 4, to the substrate 2 can be improved. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、積層体、その製造方法、積層体を備える薄膜トランジスタ、および積層体を備えるプリント配線基板に関する。   The present invention relates to a laminate, a manufacturing method thereof, a thin film transistor including the laminate, and a printed wiring board including the laminate.

液晶ディスプレイに代表されるフラットパネルディスプレイの金属配線の形成手法として、一般的には真空成膜法等の気相法が用いられる。しかしながら、これらの手法ではレジストなどの材料コストや真空成膜装置などの設備コストが大きい。特に、近年はパネルの大型化が進み、従来の真空成膜法で金属配線を形成しようとすると、広い面積にわたって膜厚や膜質が均一な金属膜を成膜することが困難であるうえ、大がかりな真空成膜装置が必要であるという問題点があった。   As a method for forming a metal wiring of a flat panel display typified by a liquid crystal display, a vapor phase method such as a vacuum film forming method is generally used. However, in these methods, the cost of materials such as a resist and the equipment cost of a vacuum film forming apparatus are large. In particular, in recent years, the panel has been increased in size, and it has been difficult to form a metal film having a uniform film thickness and film quality over a wide area when a metal wiring is formed by a conventional vacuum film forming method. There is a problem that a simple vacuum film forming apparatus is necessary.

この問題を解決するために、無電解めっき用塗布液を基板上に塗布して無電解めっき用塗布液の塗布膜を基板上に形成する工程と、所定のパターンを有するマスクを介して塗布膜を露光し、現像する工程と、基板を無電解めっき浴に含浸して無電解めっきを施す工程を備えた金属配線パターンの形成方法が提案されている（例えば、特許文献１）。この方法では、無電解めっき法を用いて金属配線パターン（本願におけるめっき層）を形成することにより、大がかりが装置を用いることなく低コストで、広い面積にわたって膜厚や膜質が均一な金属配線パターンを形成することができる。   In order to solve this problem, an electroless plating coating solution is applied on a substrate to form a coating film of the electroless plating coating solution on the substrate, and the coating film is passed through a mask having a predetermined pattern. A method for forming a metal wiring pattern has been proposed which includes a step of exposing and developing the substrate and a step of impregnating the substrate in an electroless plating bath and performing electroless plating (for example, Patent Document 1). In this method, a metal wiring pattern (plating layer in the present application) is formed by using an electroless plating method, so that a large-scale metal wiring pattern having a uniform film thickness and film quality over a wide area at low cost without using an apparatus. Can be formed.

特開２０００−１４７７６２号公報JP 2000-147762 A

しかしながら、特許文献１に記載の金属配線パターンの形成方法では、表面が平滑な基板上に金属配線パターンを形成した場合、基板と金属配線パターンとの密着性が弱いという問題点があった。   However, in the method for forming a metal wiring pattern described in Patent Document 1, when the metal wiring pattern is formed on a substrate having a smooth surface, there is a problem that the adhesion between the substrate and the metal wiring pattern is weak.

本発明は上述の課題を解決するためになされたものであり、基板とめっき層との密着性に優れた積層体、その製造方法、積層体を備える薄膜トランジスタ、および積層体を備えるプリント配線基板を提供することを目的とする。   The present invention has been made to solve the above-described problems, and includes a laminate having excellent adhesion between a substrate and a plating layer, a manufacturing method thereof, a thin film transistor provided with the laminate, and a printed wiring board provided with the laminate. The purpose is to provide.

上記目的を達成するために、請求項１に係る発明の積層体は、基板と、前記基板上面に形成され、ポリシラザンを前駆体とするアモルファスシリカ層と、前記アモルファスシリカ層上面に形成され、前記アモルファスシリカ層の上面と化学的に結合可能な有機分子を前駆体とする有機層と、前記有機層の上面に形成され、無電解めっきにより析出されためっき層とを備えている。   In order to achieve the above object, a laminate of the invention according to claim 1 is formed on a substrate, an amorphous silica layer having a polysilazane as a precursor, formed on the upper surface of the substrate, and formed on the upper surface of the amorphous silica layer, An organic layer having an organic molecule that can be chemically bonded to the upper surface of the amorphous silica layer as a precursor, and a plating layer formed on the upper surface of the organic layer and deposited by electroless plating are provided.

また、請求項２に係る発明の積層体は、請求項１に記載の発明の構成に加え、前記有機層は、前記有機分子の自己組織化により形成される自己組織化単分子膜であることを特徴とする。   Further, in the laminate of the invention according to claim 2, in addition to the structure of the invention according to claim 1, the organic layer is a self-assembled monolayer formed by self-assembly of the organic molecules. It is characterized by.

また、請求項３に係る発明の積層体は、請求項１または２に記載の発明の構成に加え、前記有機分子は、無電解めっきに用いる触媒と化学的もしくは電気的に結合可能な部位を有する。   Further, in the laminate of the invention according to claim 3, in addition to the structure of the invention according to claim 1 or 2, the organic molecule has a site that can be chemically or electrically bonded to a catalyst used for electroless plating. Have.

また、請求項４に係る発明の積層体では、請求項１から３のいずれかに記載の発明の構成に加え、前記有機分子は、アミノ基、ピリジル基、チオール基、またはメチル基を備えることを特徴とする。   In the laminate of the invention according to claim 4, in addition to the structure of the invention according to any one of claims 1 to 3, the organic molecule has an amino group, a pyridyl group, a thiol group, or a methyl group. It is characterized by.

また、請求項５に係る発明の積層体は、請求項１から４のいずれかに記載の発明の構成に加え、前記有機分子は、有機シラン分子、カルボン酸、ホスホン酸、リン酸エステルのいずれかであることを特徴とする。   In addition to the constitution of the invention according to any one of claims 1 to 4, the laminate of the invention according to claim 5 is any of organic silane molecules, carboxylic acids, phosphonic acids, and phosphate esters. It is characterized by.

また、請求項６に係る発明の積層体は、請求項１から５のいずれかに記載の発明の構成に加え、前記めっき層は、銅、ニッケル、金、銀、白金のいずれかを少なくとも含むことを特徴とする。   Moreover, in addition to the structure of the invention according to any one of claims 1 to 5, the laminate of the invention according to claim 6 includes at least one of copper, nickel, gold, silver, and platinum. It is characterized by that.

また、請求項７に係る発明の積層体は、請求項１から５のいずれかに記載の発明の構成に加え、前記めっき層は、亜鉛、チタン、インジウム、スズのいずれかを少なくとも含み、かつ半導体特性を示す金属酸化物からなることを特徴とする。   Moreover, in addition to the structure of the invention according to any one of claims 1 to 5, the laminate of the invention according to claim 7 includes at least one of zinc, titanium, indium, and tin, and It is characterized by comprising a metal oxide exhibiting semiconductor characteristics.

また、請求項８に係る発明の積層体は、請求項１から７のいずれかに記載の発明の構成に加え、前記有機層はパターン形成され、前記めっき層は、前記有機層上面に前記有機層と同一パターンで形成されていることを特徴とする。   In addition to the configuration of the invention according to any one of claims 1 to 7, the organic layer according to an eighth aspect of the present invention is patterned, and the plating layer is formed on the upper surface of the organic layer. It is characterized by being formed in the same pattern as the layer.

また、請求項９に係る発明の積層体の製造方法は、基板上面に、ポリシラザンを前駆体として、アモルファスシリカ層を形成するシリカ層形成工程と、前記アモルファスシリカ層上面に、前記アモルファスシリカ層の上面と化学的に結合可能な有機分子を前駆体として、有機層を形成する有機層形成工程と、前記有機層上面に、無電解めっきによりめっき層を形成するめっき層形成工程とを備えている。   The method for producing a laminate of the invention according to claim 9 includes a silica layer forming step of forming an amorphous silica layer using polysilazane as a precursor on the upper surface of the substrate, and an amorphous silica layer on the upper surface of the amorphous silica layer. An organic layer forming step of forming an organic layer using an organic molecule that can be chemically bonded to the upper surface as a precursor, and a plating layer forming step of forming a plating layer on the upper surface of the organic layer by electroless plating are provided. .

また、請求項１０に係る発明の積層体の製造方法は、請求項９に記載の発明の構成に加えて、前記有機層形成工程では、前記有機層がパターン状に形成されることを特徴とする。   Moreover, the manufacturing method of the laminated body of the invention according to claim 10 is characterized in that, in addition to the configuration of the invention according to claim 9, in the organic layer forming step, the organic layer is formed in a pattern. To do.

また、請求項１１に係る発明の積層体の製造方法は、請求項９または１０に記載の発明の構成に加えて、前記有機層形成工程では、前記有機層が前記有機分子の自己組織化により形成されることを特徴とする。   In addition to the configuration of the invention according to claim 9 or 10, the method for manufacturing a laminate of the invention according to claim 11 is characterized in that, in the organic layer forming step, the organic layer is formed by self-organization of the organic molecules. It is formed.

また、請求項１２に係る発明の薄膜トランジスタは、請求項８に記載の積層体を備えている。   According to a twelfth aspect of the present invention, a thin film transistor includes the laminate according to the eighth aspect.

また、請求項１３に係る発明のプリント配線基板は、請求項８に記載の積層体を備えている。   According to a thirteenth aspect of the present invention, a printed wiring board includes the laminate according to the eighth aspect.

請求項１に係る発明の積層体では、基板に対して密着性のよいアモルファスシリカ層を、ポリシラザンを前駆体として形成することができる。また、ポリシラザンを前駆体として形成されたアモルファスシリカ層には、上面に無数の微細な凹凸が形成されるため、アモルファスシリカ層の上面に形成される有機層は、アモルファスシリカ層の上面の無数の微細な凹凸に入り込んだ状態で、アモルファスシリカ層と結合することができる。よって、アンカー効果により、アモルファスシリカ層および有機層を介して基板上に形成されるめっき層の基板に対する密着性を向上させることができる。   In the laminate of the invention according to claim 1, an amorphous silica layer having good adhesion to the substrate can be formed using polysilazane as a precursor. In addition, in the amorphous silica layer formed using polysilazane as a precursor, innumerable fine irregularities are formed on the upper surface. Therefore, the organic layer formed on the upper surface of the amorphous silica layer is innumerable on the upper surface of the amorphous silica layer. It can be combined with the amorphous silica layer in a state of entering into fine irregularities. Therefore, the adhesion of the plating layer formed on the substrate via the amorphous silica layer and the organic layer can be improved by the anchor effect.

また、請求項２に係る発明の積層体では、請求項１に記載の発明の効果に加え、有機層は、前記有機分子の自己組織化により形成される自己組織化単分子膜であるため、有機層を均一かつ薄くすることができる。よって、有機層上面においても、アモルファスシリカ層の上面に形成された無数の微細な凹凸を反映して、同様の凹凸を形成することができる。よって、有機層と、有機層上面に形成されるめっき層との間にアンカー効果が発現し、有機層とめっき層との結合を強固なものとすることができる。よって、基板上にアモルファスシリカ層と有機層とを介して形成されるめっき層の基板に対する密着性を向上させることができる。   In the laminate of the invention according to claim 2, in addition to the effect of the invention according to claim 1, the organic layer is a self-assembled monolayer formed by self-assembly of the organic molecules, The organic layer can be made uniform and thin. Therefore, similar irregularities can be formed on the upper surface of the organic layer, reflecting innumerable fine irregularities formed on the upper surface of the amorphous silica layer. Therefore, an anchor effect appears between the organic layer and the plating layer formed on the upper surface of the organic layer, and the bond between the organic layer and the plating layer can be strengthened. Therefore, the adhesiveness with respect to the board | substrate of the plating layer formed through an amorphous silica layer and an organic layer on a board | substrate can be improved.

また、請求項３に係る発明の積層体では、請求項１または２に記載の発明の効果に加えて、前記有機分子は、無電解めっきに用いる触媒と化学的もしくは電気的に結合可能な部位を有するので、触媒は有機層上面の凹凸によるアンカー効果に加え、有機層との化学的もしくは電気的な結合によって、有機層と触媒との結合を一層強固なものにすることができる。よって、基板上にアモルファスシリカ層と有機層とを介して形成されるめっき層の基板に対する密着性を向上させることができる。更に、有機層をパターニングすることで、触媒が付与される領域を選択することができるため、任意のめっきパターンを形成することが可能となる。   Moreover, in the laminated body of the invention according to claim 3, in addition to the effect of the invention according to claim 1 or 2, the organic molecule is a site capable of being chemically or electrically bonded to a catalyst used for electroless plating. Therefore, the catalyst can further strengthen the bond between the organic layer and the catalyst by the chemical or electrical bond with the organic layer in addition to the anchor effect due to the irregularities on the upper surface of the organic layer. Therefore, the adhesiveness with respect to the board | substrate of the plating layer formed through an amorphous silica layer and an organic layer on a board | substrate can be improved. Furthermore, by patterning the organic layer, it is possible to select a region to which the catalyst is applied, so that an arbitrary plating pattern can be formed.

また、請求項４に係る発明の積層体では、請求項１から３のいずれかに記載の発明の効果に加えて、前記有機分子は、アミノ基、ピリジル基、チオール基、またはメチル基を備えている。チオール基は、めっき層を構成する金属と配位結合、もしくは共有結合する。アミノ基、ピリジル基、メチル基は、めっき層形成工程において、無電解めっき触媒と電気的に結合、もしくは錯体を形成するなど化学的に結合し、めっき層の形成を促進する。よって、有機層とめっき層の結合を強固なものにすることができるため、基板上にアモルファスシリカ層と有機層とを介して形成されるめっき層の基板に対する密着性を向上させることができる。   In the laminate of the invention according to claim 4, in addition to the effect of the invention according to any one of claims 1 to 3, the organic molecule comprises an amino group, a pyridyl group, a thiol group, or a methyl group. ing. The thiol group is coordinated or covalently bonded to the metal constituting the plating layer. In the plating layer forming step, the amino group, pyridyl group, and methyl group are chemically bonded to the electroless plating catalyst, such as forming a complex, thereby promoting the formation of the plating layer. Therefore, since the bond between the organic layer and the plating layer can be strengthened, the adhesion of the plating layer formed on the substrate via the amorphous silica layer and the organic layer can be improved.

また、請求項５に係る発明の積層体では、請求項１から４のいずれかに記載の発明の効果に加えて、前記有機分子は、有機シラン分子、カルボン酸、ホスホン酸、リン酸エステルのいずれかであるため、有機シラン分子、カルボン酸、ホスホン酸、リン酸エステルが備える加水分解基が、アモルファスシリカ層の上面と結合することができる。よって、有機層とアモルファスシリカ層の結合を強固なものにすることができるため、基板上にアモルファスシリカ層と有機層とを介して形成されるめっき層の基板に対する密着性を向上させることができる。   In addition, in the laminate of the invention according to claim 5, in addition to the effect of the invention according to any one of claims 1 to 4, the organic molecule is an organic silane molecule, a carboxylic acid, a phosphonic acid, or a phosphate ester. Since it is either, the hydrolyzable group with which an organic silane molecule, carboxylic acid, phosphonic acid, and phosphoric acid ester are equipped can couple | bond with the upper surface of an amorphous silica layer. Therefore, since the bond between the organic layer and the amorphous silica layer can be strengthened, the adhesion of the plating layer formed on the substrate via the amorphous silica layer and the organic layer can be improved. .

また、請求項６に係る発明の積層体では、請求項１から５のいずれかに記載の発明の効果に加えて、銅、ニッケル、金、銀、白金のいずれかを少なくとも含むめっき層を、基板上にアモルファスシリカ層と有機層とを介して形成することができる。めっき層は銅、ニッケル、金、銀、白金のいずれか一つからなる単層構造、または銅、ニッケル、金、銀、白金のいずれかを少なくとも含む積層構造であってもよい。これにより、導電性や耐腐食性に優れる金属膜が形成できるため、各種電子デバイスの配線や電極として利用することに適している。   Moreover, in the laminated body of the invention according to claim 6, in addition to the effect of the invention according to any one of claims 1 to 5, a plating layer containing at least one of copper, nickel, gold, silver, platinum, It can be formed on the substrate via an amorphous silica layer and an organic layer. The plating layer may be a single layer structure made of any one of copper, nickel, gold, silver, and platinum, or a laminated structure containing at least one of copper, nickel, gold, silver, and platinum. Thereby, since the metal film excellent in electroconductivity and corrosion resistance can be formed, it is suitable for using as a wiring and an electrode of various electronic devices.

また、請求項７に係る発明の積層体では、請求項１から５のいずれかに記載の発明の効果に加えて、亜鉛、チタン、インジウム、スズのいずれかを少なくとも含み、かつ半導体特性を示す金属酸化物からなるめっき層を、基板上にアモルファスシリカ層と有機層とを介して形成することができる。これにより、めっき層を各種半導体デバイスの半導体層として適用することができる。   In addition to the effect of the invention according to any one of claims 1 to 5, the laminate of the invention according to claim 7 includes at least any of zinc, titanium, indium, and tin, and exhibits semiconductor characteristics. A plating layer made of a metal oxide can be formed on the substrate via an amorphous silica layer and an organic layer. Thereby, a plating layer can be applied as a semiconductor layer of various semiconductor devices.

また、請求項８に係る発明の積層体では、請求項１から７のいずれかに記載の発明の効果に加え、パターン状に形成された有機層の上面に有機層と同一パターンのめっき層が形成されているので、予めパターン状に形成した有機層の上面にのみにめっき層を形成することができる。よって、基板の上面を覆うようにめっき層を形成した後に、めっき層のパターニングを行う場合に比べて、めっき層を形成する材料やパターニングに必要なレジスト材料などの無駄がない。   In the laminated body of the invention according to claim 8, in addition to the effect of the invention according to any one of claims 1 to 7, a plating layer having the same pattern as the organic layer is formed on the upper surface of the organic layer formed in a pattern. Since it is formed, the plating layer can be formed only on the upper surface of the organic layer previously formed in a pattern. Therefore, compared to the case where the plating layer is patterned after the plating layer is formed so as to cover the upper surface of the substrate, there is no waste of the material for forming the plating layer and the resist material necessary for the patterning.

また、請求項９に係る発明の積層体の製造方法では、シリカ層形成工程において、基板上面にポリシラザンを前駆体としてアモルファスシリカ層を形成する。ポリシラザン前駆体としてアモルファスシリカ層を形成するので、基板に対して密着性のよいアモルファス構造のシリカからなるアモルファスシリカ層を形成することができる。また、有機層形成工程において、アモルファスシリカ層上面に、アモルファスシリカ層の上面と化学的に結合可能な有機分子を前駆体として、有機層を形成する。アモルファスシリカ層の上面には、無数の微細な凹凸が形成されているので、有機層は、アモルファスシリカ層の上面の無数の微細な凹凸に入り込んだ状態で、アモルファスシリカ層と結合することができる。よって、アンカー効果により、アモルファスシリカ層および有機層を介して基板上に形成されるめっき層の基板に対する密着性を向上させることができる。   Moreover, in the manufacturing method of the laminated body of the invention concerning Claim 9, in a silica layer formation process, an amorphous silica layer is formed on a substrate upper surface using polysilazane as a precursor. Since the amorphous silica layer is formed as the polysilazane precursor, an amorphous silica layer made of silica having an amorphous structure having good adhesion to the substrate can be formed. Further, in the organic layer forming step, an organic layer is formed on the upper surface of the amorphous silica layer using an organic molecule that can be chemically bonded to the upper surface of the amorphous silica layer as a precursor. An infinite number of fine irregularities are formed on the upper surface of the amorphous silica layer, so that the organic layer can be combined with the amorphous silica layer while entering the innumerable fine irregularities on the upper surface of the amorphous silica layer. . Therefore, the adhesion of the plating layer formed on the substrate via the amorphous silica layer and the organic layer can be improved by the anchor effect.

請求項１０に係る発明の積層体の製造方法では、請求項９に記載の発明の効果に加え、有機層形成工程では、有機層がパターン状に形成されるため、めっき層形成工程においては、通常の無電解めっきプロセスにより、めっき層をパターン状に形成された有機層の上面にのみ選択的に形成することができる。よって、基板上面を覆うようにめっき層を形成した後、めっき層のパターニングを行う場合に比べて、めっき層を形成する材料やパターニングに必要なレジスト材料などの無駄がない。また、基板上面を覆うようにめっき層を形成した後、めっき層のパターニングを行う場合に比べて少ない工程でパターン状のめっき層を形成することができる。   In the manufacturing method of the laminated body of the invention according to claim 10, in addition to the effect of the invention of claim 9, in the organic layer forming step, the organic layer is formed in a pattern, so in the plating layer forming step, The plating layer can be selectively formed only on the upper surface of the organic layer formed in a pattern by a normal electroless plating process. Therefore, compared to the case where the plating layer is patterned after forming the plating layer so as to cover the upper surface of the substrate, there is no waste of the material for forming the plating layer, the resist material necessary for the patterning, and the like. Moreover, after forming a plating layer so that the upper surface of a board | substrate may be covered, a pattern-shaped plating layer can be formed in a process fewer compared with the case where patterning of a plating layer is performed.

請求項１１に係る発明の積層体の製造方法では、請求項９または１０に記載の発明の効果に加え、有機層形成工程では、有機層が有機分子の自己組織化により形成されるため、有機層の厚さを均一かつ薄くすることができる。よって、有機層の上面に、アモルファスシリカ層の上面を反映した微細な凹凸を形成することができる。よって、有機層と、有機層上面に形成されるめっき層との間にアンカー効果が発現し、有機層とめっき層との結合を強固なものとすることができる。また、選択する有機分子に応じて、有機層の上面の化学的性質を制御することができる。   In the manufacturing method of the laminated body of the invention according to claim 11, in addition to the effect of the invention of claim 9 or 10, in the organic layer forming step, the organic layer is formed by self-organization of organic molecules. The thickness of the layer can be made uniform and thin. Therefore, fine unevenness reflecting the upper surface of the amorphous silica layer can be formed on the upper surface of the organic layer. Therefore, an anchor effect appears between the organic layer and the plating layer formed on the upper surface of the organic layer, and the bond between the organic layer and the plating layer can be strengthened. Further, the chemical properties of the upper surface of the organic layer can be controlled according to the organic molecule to be selected.

また、請求項１２に記載の薄膜トランジスタは、請求項８に記載の積層体を備えている。よって、基板に対して密着性の良いめっき層を備える薄膜トランジスタを提供することができる。たとえば、積層体のめっき層を薄膜トランジスタの電極として適用すれば、剥離しにくい電極を備える薄膜トランジスタを提供できる。積層体のめっき層を薄膜トランジスタの半導体層として適用すれば、剥離しにくい半導体層を備える薄膜トランジスタを提供できる。   A thin film transistor according to a twelfth aspect includes the laminate according to the eighth aspect. Thus, a thin film transistor including a plating layer with good adhesion to a substrate can be provided. For example, when a plating layer of a laminate is applied as an electrode of a thin film transistor, a thin film transistor including an electrode that is difficult to peel can be provided. When the plated layer of the stacked body is applied as a semiconductor layer of a thin film transistor, a thin film transistor including a semiconductor layer that is difficult to peel can be provided.

請求項１３に記載のプリント配線基板は、請求項８に記載の積層体を備えている。よって、基板に対して密着性の良いめっき層を備えるプリント配線基板を提供することができる。   A printed wiring board according to a thirteenth aspect includes the laminate according to the eighth aspect. Therefore, a printed wiring board provided with a plating layer with good adhesion to the board can be provided.

積層体１の縦断面図である。2 is a longitudinal sectional view of a laminated body 1. FIG. 積層体１の製造工程を示すフローチャートである。3 is a flowchart showing a manufacturing process of a laminated body 1. 構造体７１の縦断面図である。3 is a longitudinal sectional view of a structure 71. FIG. 構造体７２の縦断面図である。4 is a longitudinal sectional view of a structure 72. FIG. 積層体１の密着性試験を行った後の状態を示す写真である。It is a photograph which shows the state after performing the adhesiveness test of the laminated body. 積層体１Ｂの縦断面図である。It is a longitudinal cross-sectional view of the laminated body 1B. 積層体１Ｂのめっき層５Ｂの状態を示す写真である。It is a photograph which shows the state of the plating layer 5B of the laminated body 1B. 積層体１１、２１の縦断面図である。2 is a longitudinal sectional view of laminates 11 and 21. FIG. 積層体１１の製造工程を示すフローチャートである。3 is a flowchart showing a manufacturing process of a laminated body 11. 有機層パターン形成工程（Ｓ２２）を説明する図である。It is a figure explaining an organic layer pattern formation process (S22). 構造体７３、７４の縦断面図である。3 is a longitudinal sectional view of structures 73 and 74. FIG. 積層体２１の製造工程を示すフローチャートである。3 is a flowchart showing a manufacturing process of a laminated body 21. 薄膜トランジスタ１００の縦断面図である。1 is a longitudinal sectional view of a thin film transistor 100. FIG. プリント配線基板２００の縦断面図である。2 is a longitudinal sectional view of a printed wiring board 200. FIG. プリント配線基板２００の写真である。4 is a photograph of a printed wiring board 200.

以下、本発明の一実施形態である積層体１について、図１から図１２を参照して説明する。本実施形態の積層体１は、基板２の上面に、ポリシラザンを前駆体とするシリカ層３及び自己組織化形成膜からなる有機層４を介して、めっき層５が形成される点に特徴を有する。   Hereinafter, the laminated body 1 which is one Embodiment of this invention is demonstrated with reference to FIGS. The laminate 1 of this embodiment is characterized in that a plating layer 5 is formed on the upper surface of a substrate 2 via a silica layer 3 made of polysilazane as a precursor and an organic layer 4 made of a self-organized film. Have.

はじめに、積層体１の断面構造について、図１を参照して説明する。以下の説明では、図１の下側（基板２側）を積層体１の下側、図１の上側を積層体１の上側として説明する。積層体１は、板状の基板２を有し、基板２の上面には、ポリシラザンを前駆体とするシリカ層３が形成されている。シリカ層３の上面には、シリカ層３を覆うように有機層４が形成されている。有機層４の上面には、有機層４を覆うように、めっき層５が形成されている。   First, the cross-sectional structure of the laminate 1 will be described with reference to FIG. In the following description, the lower side of FIG. 1 (substrate 2 side) will be described as the lower side of the laminated body 1, and the upper side of FIG. The laminate 1 has a plate-like substrate 2, and a silica layer 3 having polysilazane as a precursor is formed on the upper surface of the substrate 2. An organic layer 4 is formed on the upper surface of the silica layer 3 so as to cover the silica layer 3. A plating layer 5 is formed on the upper surface of the organic layer 4 so as to cover the organic layer 4.

次に、積層体１を構成する各層の材質について説明する。基板２について説明する。基板２は、表面が平坦である板状部材である。基板２の材質としては、絶縁性の材質が用いられ、具体的には、ガラス基板やシリコン基板のほか、プラスチック基板が用いられる。基板２に可撓性を付与したい場合には、特に、基板２の材質としてプラスチックが採用される。プラスチックの材質としては、例えば、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）等が挙げられる。基板２の耐水性やガスバリア性を向上させる場合には、基板２の表面にＳｉＯ２やＳｉＮｘなどからなるバリア膜が形成される。   Next, the material of each layer which comprises the laminated body 1 is demonstrated. The substrate 2 will be described. The substrate 2 is a plate-like member having a flat surface. As the material of the substrate 2, an insulating material is used. Specifically, a plastic substrate is used in addition to a glass substrate and a silicon substrate. When it is desired to impart flexibility to the substrate 2, plastic is particularly used as the material of the substrate 2. Examples of plastic materials include polyethersulfone (PES), polyethylene terephthalate (PET), polyimide (PI), polyethylene naphthalate (PEN), polyetherimide (PEI), polystyrene (PS), and polyvinyl chloride (PVC). ), Polyethylene (PE), polypropylene (PP) and the like. In order to improve the water resistance and gas barrier properties of the substrate 2, a barrier film made of SiO 2, SiNx or the like is formed on the surface of the substrate 2.

シリカ層３について説明する。シリカ層３は、高純度のシリカガラス（ＳｉＯ２）から形成されている。シリカ層３の構造は、周期的には配列した結晶構造を持たない非晶質（アモルファス）構造である。シリカ層３の上面には、無数の微細な凹凸が形成されている。このシリカ層３は、後述するようにパーヒドロポリシラザンを前駆体として形成される。   The silica layer 3 will be described. The silica layer 3 is formed from high-purity silica glass (SiO2). The structure of the silica layer 3 is an amorphous structure that does not have a periodically arranged crystal structure. Innumerable fine irregularities are formed on the upper surface of the silica layer 3. The silica layer 3 is formed using perhydropolysilazane as a precursor as described later.

有機層４について説明する。有機層４は、自己組織化単分子膜である。本発明において「自己組織化単分子膜」とは、膜形成面（本実施形態においては、シリカ層３の上面）の構成原子と結合可能な官能基が直鎖分子に結合されている化合物を、気体または液体の状態で膜形成面と共存させることにより、前記官能基が膜形成面に吸着して膜形成面の構成原子と結合し、直鎖分子を外側に向けて形成された緻密な単分子膜であると定義される。なお、有機層４を構成する自己組織化単分子膜は、ほぼ完全な単分子膜となっていることが好ましいが、実質上、３分子膜、５分子膜のように、単分子でない部分を含んでいても良い。   The organic layer 4 will be described. The organic layer 4 is a self-assembled monolayer. In the present invention, the term “self-assembled monolayer” refers to a compound in which a functional group capable of binding to a constituent atom on the film forming surface (in this embodiment, the upper surface of the silica layer 3) is bonded to a linear molecule. By coexisting with the film-forming surface in the state of gas or liquid, the functional group is adsorbed on the film-forming surface and bonded to the constituent atoms of the film-forming surface, and the dense molecules formed with the linear molecules facing outward Defined as a monolayer. The self-assembled monomolecular film constituting the organic layer 4 is preferably an almost complete monomolecular film, but substantially non-monomolecular portions such as a trimolecular film and a five molecular film are formed. It may be included.

有機層４の前駆体としては、後述する無電解めっき中の金属または、無電解めっき触媒と、化学的または電気的に結合可能な部位を有するとともに、シリカ層３の上面の構成原子と結合可能な官能基を有する有機化合物が用いられる。具体的には、有機化合物として、アミノ基、ピリジル基、チオール基、メチル基のいずれかを備える有機シラン分子、カルボン酸、ホスホン酸、リン酸エステルが適用可能である。有機シラン分子、カルボン酸、ホスホン酸、リン酸エステルが備える加水分解基が、シリカ層３の上面と結合する。チオール基が、後述するめっき層５を構成する金属原子と配位結合、もしくは共有結合する。アミノ基、ピリジル基、メチル基が、後述する無電解めっき触媒と電気的に結合、もしくは錯体を形成するなど化学的に結合し、めっき層５の形成を促進する。   The precursor of the organic layer 4 has a portion that can be chemically or electrically bonded to a metal during electroless plating, which will be described later, or an electroless plating catalyst, and can be bonded to constituent atoms on the upper surface of the silica layer 3. Organic compounds having various functional groups are used. Specifically, as an organic compound, an organic silane molecule, carboxylic acid, phosphonic acid, or phosphate ester having any of an amino group, a pyridyl group, a thiol group, and a methyl group is applicable. A hydrolyzable group included in the organosilane molecule, carboxylic acid, phosphonic acid, and phosphate ester is bonded to the upper surface of the silica layer 3. The thiol group is coordinated or covalently bonded to a metal atom constituting the plating layer 5 described later. An amino group, a pyridyl group, and a methyl group are chemically bonded to each other by an electroless plating catalyst (to be described later) or a complex, thereby promoting the formation of the plating layer 5.

めっき層５について説明する。めっき層５は、無電解めっき法により形成され、銅、ニッケル、金、銀、白金のいずれかを少なくとも含む金属層、もしくは亜鉛、チタン、インジウム、スズのいずれかを少なくとも含み、かつ半導体特性を示す金属酸化物層である。   The plating layer 5 will be described. The plating layer 5 is formed by an electroless plating method, and includes at least one of copper, nickel, gold, silver, and platinum, or at least one of zinc, titanium, indium, and tin, and has semiconductor characteristics. It is a metal oxide layer shown.

＜第一実施例＞
以下、上述の実施形態の第一実施例である積層体１について、図１から図５を参照して説明する。本実施例の積層体１は、有機層４がアミノ基を有するシランカップリング剤により形成されている点、めっき層５がＮｉにより形成されている点に特徴を有する。 <First Example>
Hereinafter, the laminated body 1 which is the 1st Example of the above-mentioned embodiment is demonstrated with reference to FIGS. The laminate 1 of this example is characterized in that the organic layer 4 is formed of a silane coupling agent having an amino group, and the plating layer 5 is formed of Ni.

はじめに、積層体１の構造および材質について、図１を参照して説明する。積層体１は、無アルカリガラスからなる基板２を備える。基板２の上面に、アモルファス構造のシリカ層３が形成されている。シリカ層３の上面には、自己組織化単分子膜である有機層４が形成されている。本実施例の有機層４はアミノ基を有するシランカップリング剤により形成されている。具体的には、シランカップリング剤として、３−アミノプロピルトリメトキシシランが用いられる。有機層４の上面には、Ｎｉからなるめっき層５が形成されている。めっき層５の厚さは、一例として約１５０ｎｍである。   First, the structure and material of the laminate 1 will be described with reference to FIG. The laminate 1 includes a substrate 2 made of alkali-free glass. A silica layer 3 having an amorphous structure is formed on the upper surface of the substrate 2. On the upper surface of the silica layer 3, an organic layer 4 which is a self-assembled monomolecular film is formed. The organic layer 4 of this example is formed of a silane coupling agent having an amino group. Specifically, 3-aminopropyltrimethoxysilane is used as the silane coupling agent. On the upper surface of the organic layer 4, a plating layer 5 made of Ni is formed. As an example, the thickness of the plating layer 5 is about 150 nm.

次に、上記構造の積層体１の製造工程について、図２から図５を参照して説明する。積層体１の製造工程は、図２に示すように、シリカ層３を形成するシリカ層形成工程（Ｓ１）と、有機層４を形成する有機層形成工程（Ｓ２）と、めっき層５を形成するめっき層形成工程（Ｓ３）とを備えている。めっき層工程（Ｓ３）は、触媒付与工程（Ｓ４）と、めっき層形成工程（Ｓ５）とを備えている。以下、各工程について詳細に説明する。   Next, the manufacturing process of the laminated body 1 having the above structure will be described with reference to FIGS. As shown in FIG. 2, the manufacturing process of the laminate 1 includes a silica layer forming process (S 1) for forming the silica layer 3, an organic layer forming process (S 2) for forming the organic layer 4, and a plating layer 5. And a plating layer forming step (S3). The plating layer step (S3) includes a catalyst application step (S4) and a plating layer formation step (S5). Hereinafter, each step will be described in detail.

はじめに、シリカ層形成工程（Ｓ１）について説明する。シリカ層形成工程（Ｓ１）では、図３に示すように、基板２の上面を覆うようにシリカ層３を形成する。シリカ層形成工程（Ｓ１）では、パーヒドロポリシラザンを含有するシリカ層形成用溶液を、基板２の上面に塗布した後、熱処理を行う。本実施例では、シリカ層形成用溶液として、クリアントジャパン社製のアクアミカ（登録商標）を用いた。シリカ層形成用溶液を基板２の上面に塗布する塗布法としては、スピンコート法を採用した。熱処理は、基板２をホットプレートの上面に乗せて、７０℃で１０分間、１２０℃で１０分間、１５０℃で６０分間加熱することにより行った。シリカ層３の厚さは一例として５０ｎｍである。こうして、図３に示すように、基板２の上面にシリカ層３が形成された構造体７１が形成される。   First, the silica layer forming step (S1) will be described. In the silica layer forming step (S1), the silica layer 3 is formed so as to cover the upper surface of the substrate 2 as shown in FIG. In the silica layer forming step (S1), a silica layer forming solution containing perhydropolysilazane is applied to the upper surface of the substrate 2, and then heat treatment is performed. In this example, Aquatika (registered trademark) manufactured by Cleart Japan Co., Ltd. was used as the silica layer forming solution. As a coating method for applying the silica layer forming solution on the upper surface of the substrate 2, a spin coating method was employed. The heat treatment was performed by placing the substrate 2 on the upper surface of the hot plate and heating at 70 ° C. for 10 minutes, 120 ° C. for 10 minutes, and 150 ° C. for 60 minutes. As an example, the thickness of the silica layer 3 is 50 nm. Thus, as shown in FIG. 3, a structure 71 in which the silica layer 3 is formed on the upper surface of the substrate 2 is formed.

ここで、パーヒドロポリシラザンについて説明する。パーヒドロポリシラザン（Ｐｅｒｈｙｄｒｏ−ｐｏｌｙｓｉｌａｚａｎｅ）は、−（ＳｉＨ２ＮＨ）−を基本ユニットとするポリシラザンの一種で、側鎖すべてが水素である。パーヒドロポリシラザンは、有機溶剤に可溶な無機ポリマーであるので、有機溶剤と混合させることで液体材料として取り扱うことが可能となる。パーヒドロポリシラザンは、大気中または水蒸気含有雰囲気で焼成されることにより、水や酸素と反応し、ＳｉＯ２膜へ転化する性質を有している。特に、水分との反応を促進させるアミン系触媒を少量添加することによって、低温焼成でも、結晶性の高いＳｉＯ２膜へ転化させることができる。パーヒドロポリシラザンと触媒とを有機溶媒に添加した溶液を用いることにより、塗布法でのＳｉＯ２膜の形成が可能となる。また、パーヒドロポリシラザンから形成されるＳｉＯ２膜は、周期的に配列した結晶構造を持たない非晶質（アモルファス）構造である。シリカ層３をパーヒドロポリシラザンを用いて形成することにより、シリカ層３の上面に、無数の微細な凹凸を形成することができる。   Here, perhydropolysilazane will be described. Perhydropolysilazane (Perhydro-polysilazane) is a kind of polysilazane having — (SiH 2 NH) — as a basic unit, and all side chains are hydrogen. Since perhydropolysilazane is an inorganic polymer that is soluble in an organic solvent, it can be handled as a liquid material by being mixed with the organic solvent. Perhydropolysilazane has the property of reacting with water and oxygen by being baked in the atmosphere or in an atmosphere containing water vapor and converted into a SiO2 film. In particular, by adding a small amount of an amine catalyst that promotes the reaction with moisture, it can be converted into a highly crystalline SiO 2 film even at low temperature baking. By using a solution in which perhydropolysilazane and a catalyst are added to an organic solvent, a SiO2 film can be formed by a coating method. Moreover, the SiO2 film formed from perhydropolysilazane has an amorphous structure that does not have a periodically arranged crystal structure. By forming the silica layer 3 using perhydropolysilazane, innumerable fine irregularities can be formed on the upper surface of the silica layer 3.

次に、有機層形成工程（Ｓ２）について説明する。有機層形成工程（Ｓ２）では、図４に示すように、構造体７１におけるシリカ層３の上面に自己組織化単分子膜からなる有機層４を形成する。有機層形成工程（Ｓ２）では、まず、前処理として、構造体７１（図３参照）におけるシリカ層３上面に紫外線を照射するＵＶ処理を行う。そして、構造体７１を、エタノールを溶剤とした１ｍｍｏｌ／ｌの３−アミノプロピルトリメトキシシラン溶液に３０分含浸させたあと、１２０度で焼成する。こうして、図４に示すように、基板２の上面にシリカ層３が積層され、シリカ層３の上面に有機層４が積層された構造体７２が形成される。構造体７２の、有機層４においては、アミノ基を上側に向けて自己組織化単分子膜が形成されている。   Next, the organic layer forming step (S2) will be described. In the organic layer forming step (S2), as shown in FIG. 4, the organic layer 4 made of a self-assembled monolayer is formed on the upper surface of the silica layer 3 in the structure 71. In the organic layer forming step (S2), first, as a pretreatment, a UV treatment for irradiating the upper surface of the silica layer 3 in the structure 71 (see FIG. 3) with ultraviolet rays is performed. The structure 71 is impregnated with a 1 mmol / l 3-aminopropyltrimethoxysilane solution using ethanol as a solvent for 30 minutes, and then fired at 120 degrees. Thus, as shown in FIG. 4, a structure 72 is formed in which the silica layer 3 is laminated on the upper surface of the substrate 2 and the organic layer 4 is laminated on the upper surface of the silica layer 3. In the organic layer 4 of the structure 72, a self-assembled monolayer is formed with the amino group facing upward.

めっき層形成工程（Ｓ３）について説明する。図２に示すように、めっき層工程（Ｓ３）は、触媒付与工程（Ｓ４）と、めっき層形成工程（Ｓ５）とを備えている。   The plating layer forming step (S3) will be described. As shown in FIG. 2, the plating layer step (S3) includes a catalyst application step (S4) and a plating layer formation step (S5).

触媒付与工程（Ｓ４）について説明する。触媒付与工程（Ｓ４）では、有機層４のアミノ基とＰｄ−Ｓｎコロイドとが電気的に結合することで、構造体７２の有機層４の上面に、無電解めっき触媒としてのパラジウムが付着する。具体的には、まず、構造体７２（図４参照）を、Ｐｄ−Ｓｎコロイド液（上村工業社製、ＰＥＤ−１０４およびＡＴ−１０５）に室温で３分間浸漬させる。次に、構造体７２を純水で洗浄する。その後、アクセレータ液（上村工業社製、ＡＬ−１０６）に２分間含浸させる。最後に構造体７２を純水で洗浄する。これにより、有機層４の表面に無電解めっき触媒としてのパラジウムが付着する。   A catalyst provision process (S4) is demonstrated. In the catalyst application step (S4), the amino group of the organic layer 4 and the Pd—Sn colloid are electrically bonded, so that palladium as an electroless plating catalyst adheres to the upper surface of the organic layer 4 of the structure 72. . Specifically, first, the structure 72 (see FIG. 4) is immersed in a Pd—Sn colloidal solution (PED-104 and AT-105, manufactured by Uemura Kogyo Co., Ltd.) for 3 minutes at room temperature. Next, the structure 72 is washed with pure water. Thereafter, it is impregnated with an accelerator solution (AL-106, manufactured by Uemura Kogyo Co., Ltd.) for 2 minutes. Finally, the structure 72 is washed with pure water. Thereby, palladium as an electroless plating catalyst adheres to the surface of the organic layer 4.

次に、めっき工程（Ｓ５）について説明する。めっき工程（Ｓ５）では、パラジウムが付着された有機層４の上面にめっき層５を形成する。具体的には、温度８０℃の無電解ニッケルめっき浴（上村工業社製ＮＰＲ−４Ｍ、ＮＰＲ−４Ｄ、ＮＰＲ−４Ａ）に、無電解めっき触媒としてのパラジウムが付着した構造体７２を７分間浸漬させた後、純水で洗浄した。これにより、厚さ１μｍのめっき層５が、有機層４を覆うように形成される。こうして、積層体１が形成される。   Next, the plating step (S5) will be described. In the plating step (S5), the plating layer 5 is formed on the upper surface of the organic layer 4 to which palladium is attached. Specifically, the structure 72 to which palladium as an electroless plating catalyst is attached is immersed in an electroless nickel plating bath (NPR-4M, NPR-4D, NPR-4A manufactured by Uemura Kogyo Co., Ltd.) at a temperature of 80 ° C. for 7 minutes. And then washed with pure water. Thereby, the plating layer 5 having a thickness of 1 μm is formed so as to cover the organic layer 4. In this way, the laminated body 1 is formed.

このようにして形成された積層体１のめっき層５の密着性について試験を行った。以下、密着性試験の方法、および結果について、図５を参照して説明する。   A test was performed on the adhesion of the plating layer 5 of the laminate 1 formed as described above. Hereinafter, the method and result of the adhesion test will be described with reference to FIG.

密着性試験は、ＪＩＳ Ｈ−８５０４の引きはがし試験方法に従って行った。この試験方法では、形成しためっき層の表面に刃物で２ｍｍ間隔程度の碁盤目を入れる。次いで、粘着性のあるテープを気泡ができないように碁盤目上に貼り付け、これを引き剥がす。そして、テープの付着面にＮｉめっきが付着している場合には、めっき層５の基板２に対する密着性が不良であると判断し、テープの付着面にＮｉめっきが付着していない場合には、めっき層５の基板２に対する密着性が良好であると判断する。   The adhesion test was carried out according to a test method for peeling JIS H-8504. In this test method, a grid of about 2 mm intervals is made with a blade on the surface of the formed plating layer. Next, an adhesive tape is stuck on the grid so as not to generate air bubbles, and then peeled off. And when Ni plating has adhered to the adhesion surface of a tape, it judges that the adhesiveness with respect to the board | substrate 2 of the plating layer 5 is bad, and when Ni plating has not adhered to the adhesion surface of a tape It is determined that the adhesion of the plating layer 5 to the substrate 2 is good.

この密着性試験の結果、めっき層からテープを引き剥がした後のテープの付着面には、Ｎｉめっきは付着していなかった。また、図５に示す写真のように、積層体１では、テープを引き剥がした後にも碁盤目が残っており、めっき層の剥離が見られなかった。従って、密着性は良好と判断できる。   As a result of this adhesion test, the Ni plating did not adhere to the adhesion surface of the tape after the tape was peeled off from the plating layer. Further, as shown in the photograph shown in FIG. 5, in the laminate 1, grids remained even after the tape was peeled off, and the plating layer was not peeled off. Therefore, it can be judged that the adhesion is good.

積層体１では、基板２の上面に、ポリシラザンを前駆体としてシリカ層３を形成している。ポリシラザンをシリカ層３の前駆体として用いることにより、基板２と密着性の良いシリカ層３を基板２の上面に形成することができる。また、シリカ層３は上面に無数の微細な凹凸が形成されている。有機層４は、シリカ層３の上面の無数の微細な凹凸に入り込んだ状態で、シリカ層３と化学的に結合しているため、シリカ層３と有機層４との結合は強固である。   In the laminate 1, the silica layer 3 is formed on the upper surface of the substrate 2 using polysilazane as a precursor. By using polysilazane as a precursor of the silica layer 3, the silica layer 3 having good adhesion to the substrate 2 can be formed on the upper surface of the substrate 2. The silica layer 3 has innumerable fine irregularities formed on the upper surface. Since the organic layer 4 is chemically bonded to the silica layer 3 in a state of entering innumerable fine irregularities on the upper surface of the silica layer 3, the bonding between the silica layer 3 and the organic layer 4 is strong.

また、自己形成単分子膜から形成されている有機層４の厚さは均一かつ薄いので、有機層４の上面にも、シリカ層３の上面に形成されている微細な凹凸を反映した凹凸が形成される。そのため、有機層４とめっき層５との間に、アンカー効果が発現する。基板２とシリカ層３、シリカ層３と有機層４、有機層４とめっき層５の密着性を向上させることができるので、基板２に対するめっき層５の密着性を向上させることができたものと考えられる。   Moreover, since the thickness of the organic layer 4 formed from the self-forming monomolecular film is uniform and thin, the upper surface of the organic layer 4 has unevenness reflecting the fine unevenness formed on the upper surface of the silica layer 3. It is formed. Therefore, an anchor effect appears between the organic layer 4 and the plating layer 5. Since the adhesion between the substrate 2 and the silica layer 3, the silica layer 3 and the organic layer 4, and the organic layer 4 and the plating layer 5 can be improved, the adhesion of the plating layer 5 to the substrate 2 can be improved. it is conceivable that.

次に、比較のために、シリカ層３を備えない積層体１Ｂについて製造し、めっき層５Ｂを製造する過程でめっき層５Ｂの状態を目視した結果について、図６および図７を参照して説明する。まず、積層体１Ｂの断面構造について説明する。図６に示すように、積層体１Ｂは、基板２Ｂの上面に有機層４Ｂが形成され、有機層４Ｂの上面にめっき層５Ｂが形成されている。すなわち、積層体１Ｂの構造は、シリカ層３を備えないこと以外は、積層体１（図１参照）と同様である。また、積層体１Ｂの製造工程は、シリカ層形成工程（Ｓ１）（図２参照）を備えないこと以外は積層体１の製造工程に対して、同一である。   Next, for comparison, the result of visual observation of the state of the plating layer 5B in the process of manufacturing the laminate 1B not including the silica layer 3 and manufacturing the plating layer 5B will be described with reference to FIGS. To do. First, the cross-sectional structure of the laminated body 1B will be described. As shown in FIG. 6, in the laminate 1B, the organic layer 4B is formed on the upper surface of the substrate 2B, and the plating layer 5B is formed on the upper surface of the organic layer 4B. That is, the structure of the laminate 1B is the same as that of the laminate 1 (see FIG. 1) except that the silica layer 3 is not provided. Moreover, the manufacturing process of the laminated body 1B is the same with respect to the manufacturing process of the laminated body 1 except not having a silica layer formation process (S1) (refer FIG. 2).

次に、積層体１Ｂを製造する過程でめっき層５Ｂの状態を目視した結果について、説明する。図７に示すように、比較例の積層体１Ｂでは、めっき工程（Ｓ５）において、めっき層５Ｂの一部が膜厚が１００ｎｍにも満たない程度で基板２と密着しないで浮いてしまう、所謂「フクレ」が生じてしまった。これは、シリカ層３を備えない積層体１Ｂにおいては、基板２Ｂと有機層４Ｂとの間や有機層４Ｂとめっき層５Ｂとの間に、積層体１のようなアンカー効果が発現せず、めっき層５Ｂの基板２Ｂに対する密着性が不良であったためと考えられる。更にめっき浴に浸漬すると、めっき層５Ｂは膜厚が１５０ｎｍにも満たない程度でめっき液中で完全に剥離した。一方、上述したように、シリカ層３を備えている場合には、厚さ１μｍまで膜厚を増加しても、めっき層５が剥離することなく形成されること確認している。これにより、シリカ層３を形成することにより、フクレの発生及びめっき液中での剥離を抑制でき、めっき層５の密着性を向上させることができることが示唆された。   Next, the result of visually observing the state of the plating layer 5B in the process of manufacturing the laminate 1B will be described. As shown in FIG. 7, in the laminated body 1B of the comparative example, in the plating step (S5), a part of the plating layer 5B floats without being in close contact with the substrate 2 to the extent that the film thickness is less than 100 nm. A "balloon" has occurred. This is because in the laminate 1B that does not include the silica layer 3, the anchor effect as in the laminate 1 does not appear between the substrate 2B and the organic layer 4B or between the organic layer 4B and the plating layer 5B. This is probably because the adhesion of the plating layer 5B to the substrate 2B was poor. Furthermore, when immersed in a plating bath, the plating layer 5B was completely peeled off in the plating solution to such an extent that the film thickness was less than 150 nm. On the other hand, as described above, when the silica layer 3 is provided, it has been confirmed that the plating layer 5 is formed without peeling even if the film thickness is increased to 1 μm. Thereby, it was suggested by forming the silica layer 3 that generation | occurrence | production of a swelling and peeling in a plating solution can be suppressed, and the adhesiveness of the plating layer 5 can be improved.

＜第二実施例＞
次に、上述の実施形態の第二実施例である積層体１１について、図８から図１１を参照して説明する。積層体１１の構造は、有機層１４がパターニング形成されている点、めっき層１５が有機層１４の上面に有機層１４と同一パターンで形成されている点で第一実施例の積層体１とは異なる。また、積層体１１の製造工程は、シリカ層３の上面にパターン状の有機層１４が形成される有機層パターン形成工程（Ｓ２２）を備える点で、第一実施例の積層体１とは異なる。以下、第一実施例と異なる点についてのみ重点的に説明を行い、第一実施例と同一の箇所については、説明を省略または簡略化する。 <Second Example>
Next, the laminated body 11 which is the 2nd Example of the above-mentioned embodiment is demonstrated with reference to FIGS. The structure of the laminated body 11 is the same as that of the laminated body 1 of the first embodiment in that the organic layer 14 is formed by patterning and the plating layer 15 is formed in the same pattern as the organic layer 14 on the upper surface of the organic layer 14. Is different. Moreover, the manufacturing process of the laminated body 11 differs from the laminated body 1 of a 1st Example by the point provided with the organic layer pattern formation process (S22) in which the patterned organic layer 14 is formed in the upper surface of the silica layer 3. FIG. . Hereinafter, only points different from the first embodiment will be described with emphasis, and descriptions of the same parts as the first embodiment will be omitted or simplified.

はじめに、第二実施例の積層体１１の構造および材質について、図８を参照して説明する。積層体１１は、無アルカリガラスからなる基板２の上面に、アモルファス構造のシリカ層３が形成され、シリカ層３の上面にパターニングされた有機層１４が形成される。そして、パターニング形成された有機層１４の上面には、Ｎｉからなるめっき層１５が、有機層１４と同一パターンで形成されている。第二実施例における有機層１４は、第一実施例と同様に、アミノ基を有するシランカップリング剤を前駆体として形成されている。具体的には、シランカップリング剤として、３−アミノプロピルトリメトキシシランが用いられる。   First, the structure and material of the laminate 11 of the second embodiment will be described with reference to FIG. In the laminate 11, the amorphous silica layer 3 is formed on the upper surface of the substrate 2 made of alkali-free glass, and the patterned organic layer 14 is formed on the upper surface of the silica layer 3. A plating layer 15 made of Ni is formed in the same pattern as the organic layer 14 on the upper surface of the patterned organic layer 14. As in the first embodiment, the organic layer 14 in the second embodiment is formed using a silane coupling agent having an amino group as a precursor. Specifically, 3-aminopropyltrimethoxysilane is used as the silane coupling agent.

次に、第二実施例の積層体１１の製造工程について、図９から図１１を参照して説明する。積層体１１の製造工程は、図９に示すように、シリカ層３を形成するシリカ層形成工程（Ｓ２１）と、有機層１４をパターン形成する有機層パターン形成工程（Ｓ２２）と、めっき層１５を形成するめっき層形成工程（Ｓ２３）とを備えている。   Next, the manufacturing process of the laminated body 11 of a 2nd Example is demonstrated with reference to FIGS. As shown in FIG. 9, the manufacturing process of the laminate 11 includes a silica layer forming process (S 21) for forming the silica layer 3, an organic layer pattern forming process (S 22) for patterning the organic layer 14, and a plating layer 15. And a plating layer forming step (S23).

シリカ層形成工程（Ｓ２１）は、第一実施形態におけるシリカ層形成工程（Ｓ１）と同様であるため、説明を省略する。シリカ層形成工程（Ｓ２１）によって、第一実施例と同様に、基板２の上面にシリカ層３が形成された構造体７１（図３参照）が形成される。   Since the silica layer forming step (S21) is the same as the silica layer forming step (S1) in the first embodiment, the description thereof is omitted. By the silica layer forming step (S21), a structure 71 (see FIG. 3) in which the silica layer 3 is formed on the upper surface of the substrate 2 is formed as in the first embodiment.

有機層パターン形成工程（Ｓ２２）について、図１０を参照して説明する。有機層パターン形成工程（Ｓ２２）では、まず、前処理として、構造体７１（図３参照）におけるシリカ層３の上面に紫外線を照射するＵＶ処理を行う。そして、図１０に示すように、マイクロコンタクトプリント法により、パターン化された有機層１４を、シリカ層３の上面に形成する。具体的には、パターン状に凸部が形成されたスタンプ２０の凸面７５に、エタノールを溶剤とした５ｍｍｏｌ／ｌの、３−アミノプロピルトリメトキシシラン溶液を塗布する。そして、Ｎ２を用いてエタノールを揮発させたあと、凸面７５をシリカ層３の上面に密着させる。その後、１２０度で焼成する。こうして、図１１に示すように、パターン化された有機層１４がシリカ層３の上面に形成された構造体７３が形成される。 An organic layer pattern formation process (S22) is demonstrated with reference to FIG. In the organic layer pattern forming step (S22), first, as a pretreatment, a UV treatment for irradiating the upper surface of the silica layer 3 in the structure 71 (see FIG. 3) with ultraviolet rays is performed. Then, as shown in FIG. 10, a patterned organic layer 14 is formed on the upper surface of the silica layer 3 by a microcontact printing method. Specifically, 5 mmol / l of 3-aminopropyltrimethoxysilane solution using ethanol as a solvent is applied to the convex surface 75 of the stamp 20 having convex portions formed in a pattern. Then, after volatilizing ethanol using N 2 , the convex surface 75 is brought into close contact with the upper surface of the silica layer 3. Thereafter, it is fired at 120 degrees. Thus, as shown in FIG. 11, a structure 73 in which the patterned organic layer 14 is formed on the upper surface of the silica layer 3 is formed.

めっき層形成工程（Ｓ２３）について説明する。図９に示すように、めっき層工程（Ｓ２３）は、触媒付与工程（Ｓ２４）と、めっき工程（Ｓ２５）とを備えている。触媒付与工程（Ｓ２４）では、構造体７３の有機層１４の上面に、無電解めっき触媒としてのパラジウムを付着させる。具体的には、まず、構造体７３（図４参照）を、Ｐｄ−Ｓｎコロイド液（上村工業社製、ＰＥＤ−１０４およびＡＴ−１０５）に室温で３分間浸漬させる。次に、構造体７３を純水で洗浄する。その後、アクセレータ液（上村工業社製、ＡＬ−１０６）に２分間含浸させる。最後に構造体７３を純水で洗浄する。こうして、構造体７３における有機層１４の上面に、無電解めっき触媒としてのパラジウムを付着させる。   The plating layer forming step (S23) will be described. As shown in FIG. 9, the plating layer step (S23) includes a catalyst application step (S24) and a plating step (S25). In the catalyst application step (S24), palladium as an electroless plating catalyst is attached to the upper surface of the organic layer 14 of the structure 73. Specifically, first, the structure 73 (see FIG. 4) is immersed in a Pd—Sn colloidal liquid (manufactured by Uemura Kogyo Co., Ltd., PED-104 and AT-105) for 3 minutes at room temperature. Next, the structure 73 is washed with pure water. Thereafter, it is impregnated with an accelerator solution (AL-106 manufactured by Uemura Kogyo Co., Ltd.) for 2 minutes. Finally, the structure 73 is washed with pure water. Thus, palladium as an electroless plating catalyst is attached to the upper surface of the organic layer 14 in the structure 73.

次に、めっき工程（Ｓ２５）について説明する。めっき工程（Ｓ２５）では、パラジウムが付着された有機層１４の上面にめっき層１５を形成する。具体的には、温度８０℃の無電解ニッケルめっき浴（上村工業社製ＮＰＲ−４Ｍ、ＮＰＲ−４Ｄ、ＮＰＲ−４Ａ）に、無電解めっき触媒としてのパラジウムが付着した構造体７３を１分間浸漬させた後、純水で洗浄した。   Next, the plating step (S25) will be described. In the plating step (S25), the plating layer 15 is formed on the upper surface of the organic layer 14 to which palladium is attached. Specifically, the structure 73 with palladium attached as an electroless plating catalyst is immersed in an electroless nickel plating bath (NPR-4M, NPR-4D, NPR-4A manufactured by Uemura Kogyo Co., Ltd.) at a temperature of 80 ° C. for 1 minute. And then washed with pure water.

構造体７３では、パターン形成された有機層１４の表面にアミノ基が存在する。触媒付与工程（Ｓ２４）では、このアミノ基とＰｄ−Ｓｎコロイドとが電気的に結合するので、パターン形成された有機層１４の表面のみにパラジウムが付着する。そして、めっき工程（Ｓ２５）では、このパラジウム付着部分にめっき浴中の金属が付着し、めっき層１５が形成される。これにより、パターン形成された、厚さ１５０ｎｍのめっき層１５が形成される。こうして、第二実施例の積層体１１（図８参照）が形成される。   In the structure 73, an amino group exists on the surface of the patterned organic layer. In the catalyst application step (S24), this amino group and the Pd—Sn colloid are electrically bonded, so that palladium adheres only to the surface of the patterned organic layer. In the plating step (S25), the metal in the plating bath adheres to the palladium adhering portion, and the plating layer 15 is formed. As a result, a plated layer 15 having a thickness of 150 nm is formed. In this way, the laminated body 11 (refer FIG. 8) of a 2nd Example is formed.

第二実施例の積層体１１についても、第一実施例の積層体１と同様に、めっき層１５の基板２に対する密着性を向上させることができる。また、パターン化された有機層１４は、マイクロコンタクトプリント法により形成されるので、簡単にパターン状の有機層１４を形成することができる。しかも、予めパターン状に形成された有機層１４の上面にめっき層１５を形成するので、構造体７３を覆うように金属薄膜を形成した後にパターニングを行い、めっき層１５を形成する場合に比べて、金属材料やパターニングに必要なレジスト材料などの無駄がない。   Also about the laminated body 11 of 2nd Example, the adhesiveness with respect to the board | substrate 2 of the plating layer 15 can be improved similarly to the laminated body 1 of 1st Example. Further, since the patterned organic layer 14 is formed by the microcontact printing method, the patterned organic layer 14 can be easily formed. In addition, since the plating layer 15 is formed on the upper surface of the organic layer 14 formed in a pattern in advance, patterning is performed after the metal thin film is formed so as to cover the structure 73, and the plating layer 15 is formed. There is no waste of metal materials and resist materials necessary for patterning.

＜第三実施例＞
次に、上述の実施形態の第三実施例である積層体２１について、図８、図１１、および図１２を参照して説明する。図８に示すように、積層体２１の構造は、第二実施例の積層体１１の構造と同一である。積層体２１の材質は、有機層２４がチオール基を有するシランカップリング剤により形成されている点、めっき層２５がＣｕにより形成されている点で、第二実施例の積層体１１とは異なる。また、図１２に示すように、積層体２１の製造工程は、有機層パターン形成工程（Ｓ３２）が、自己組織化単分子膜形成工程（Ｓ３３）とパターニング工程（Ｓ３４）とを備える点で、第二実施例とは異なる。以下、第二実施例と異なる点についてのみ重点的に説明を行い、第二実施例と同一の箇所については、説明を省略または簡略化する。 <Third embodiment>
Next, the laminated body 21 which is the 3rd Example of the above-mentioned embodiment is demonstrated with reference to FIG.8, FIG.11 and FIG.12. As shown in FIG. 8, the structure of the laminated body 21 is the same as the structure of the laminated body 11 of the second embodiment. The material of the laminate 21 is different from that of the laminate 11 of the second embodiment in that the organic layer 24 is formed of a silane coupling agent having a thiol group and the plating layer 25 is formed of Cu. . Moreover, as shown in FIG. 12, the manufacturing process of the laminated body 21 is that the organic layer pattern forming process (S32) includes a self-assembled monolayer forming process (S33) and a patterning process (S34). Different from the second embodiment. Hereinafter, only differences from the second embodiment will be described with emphasis, and descriptions of the same parts as the second embodiment will be omitted or simplified.

積層体２１の断面構造については、第二実施例の積層体１１（図８参照）と同様であるため、説明を省略する。   Since the cross-sectional structure of the laminated body 21 is the same as that of the laminated body 11 (see FIG. 8) of the second embodiment, the description thereof is omitted.

積層体２１を構成する各層の材質について説明する。基板２およびシリカ層３の材質は、第二実施例の積層体１１と同様であるため、説明を省略する。有機層２４は、チオール基を有するシランカップリング剤により形成されている。具体的には、シランカップリング剤として、３−メルカプトプロピルトリメトキシシランが用いられる。めっき層２５は、Ｃｕからなる。   The material of each layer which comprises the laminated body 21 is demonstrated. Since the materials of the substrate 2 and the silica layer 3 are the same as those of the laminate 11 of the second embodiment, description thereof is omitted. The organic layer 24 is formed of a silane coupling agent having a thiol group. Specifically, 3-mercaptopropyltrimethoxysilane is used as the silane coupling agent. The plating layer 25 is made of Cu.

次に、上記構造の積層体２１の製造工程について、図１２を参照して説明する。積層体２１の製造工程は、図１２に示すように、シリカ層３を形成するシリカ層形成工程（Ｓ３１）と、有機層２４をパターン状に形成する有機層パターン形成工程（Ｓ３２）と、めっき層２５を形成するめっき層形成工程（Ｓ３５）とを備えている。有機層パターン形成工程（Ｓ３２）は、自己組織化単分子膜形成工程（Ｓ３３）と、パターニング工程（Ｓ３４）とを備えている。以下、各工程について詳細に説明する。   Next, the manufacturing process of the laminated body 21 having the above structure will be described with reference to FIG. As shown in FIG. 12, the manufacturing process of the laminated body 21 includes a silica layer forming step (S31) for forming the silica layer 3, an organic layer pattern forming step (S32) for forming the organic layer 24 in a pattern, and plating. A plating layer forming step (S35) for forming the layer 25. The organic layer pattern forming step (S32) includes a self-assembled monolayer forming step (S33) and a patterning step (S34). Hereinafter, each step will be described in detail.

シリカ層形成工程（Ｓ３１）は、第一実施例、第二実施例のシリカ層形成工程（Ｓ１、Ｓ２１）と同様であるため、説明を省略する。シリカ層形成工程（Ｓ３１）により、第一実施例、第二実施例と同様に、基板２の上面にシリカ層３が形成された構造体７１（図３参照）が形成される。   Since the silica layer forming step (S31) is the same as the silica layer forming step (S1, S21) of the first and second examples, the description thereof is omitted. By the silica layer forming step (S31), a structure 71 (see FIG. 3) in which the silica layer 3 is formed on the upper surface of the substrate 2 is formed as in the first and second embodiments.

次に、有機層パターン形成工程（Ｓ３２）について説明する。有機層パターン形成工程（Ｓ３２）は、図１２に示すように、構造体７１におけるシリカ層３の上面に自己組織化単分子膜を形成する自己組織化単分子膜形成工程（Ｓ３３）と、形成された自己組織化単分子膜をパターニングするパターニング工程（Ｓ３４）とを備える。   Next, an organic layer pattern formation process (S32) is demonstrated. The organic layer pattern forming step (S32) includes a self-assembled monolayer forming step (S33) for forming a self-assembled monolayer on the upper surface of the silica layer 3 in the structure 71, as shown in FIG. A patterning step (S34) for patterning the formed self-assembled monolayer.

自己組織化単分子膜形成工程（Ｓ３３）について説明する。自己組織化単分子膜形成工程（Ｓ３３）では、まず、前処理として、構造体７１におけるシリカ層３の上面に紫外線を照射するＵＶ処理を行う。そして、構造体７１を、エタノールを溶剤とした１ｍｍｏｌ／ｌの３−メルカプトプロピルトリメトキシシラン溶液に３０分含浸させたあと、１２０度で焼成する。こうして、シリカ層３を覆うように、自己組織化単分子膜からなる有機層２４を形成する。有機層２４においては、チオール基を上側に向けて、自己組織化単分子膜が形成されている。   The self-assembled monomolecular film forming step (S33) will be described. In the self-assembled monomolecular film forming step (S33), first, as a pretreatment, a UV treatment for irradiating the upper surface of the silica layer 3 in the structure 71 with ultraviolet rays is performed. The structure 71 is impregnated with a 1 mmol / l 3-mercaptopropyltrimethoxysilane solution using ethanol as a solvent for 30 minutes, and then fired at 120 degrees. Thus, the organic layer 24 made of a self-assembled monomolecular film is formed so as to cover the silica layer 3. In the organic layer 24, a self-assembled monolayer is formed with the thiol group facing upward.

パターニング工程（Ｓ３４）について説明する。パターニング工程（Ｓ３４）では、自己組織化単分子膜形成工程（Ｓ３３）で形成された有機層２４をパターニングする。本実施例では、真空条件下において、石英ガラスをベースとしたフォトマスクを介して、形成された有機層２４に、波長λ＝１７２ｎｍの紫外線を照射することにより、有機層２４のパターニングを行った。こうして、基板２、シリカ層３、およびパターニングされた有機層２４が積層された構造体７４が形成される。   The patterning step (S34) will be described. In the patterning step (S34), the organic layer 24 formed in the self-assembled monolayer formation step (S33) is patterned. In this example, the organic layer 24 was patterned by irradiating the formed organic layer 24 with ultraviolet rays having a wavelength λ = 172 nm through a photomask based on quartz glass under vacuum conditions. . Thus, a structure 74 in which the substrate 2, the silica layer 3, and the patterned organic layer 24 are stacked is formed.

めっき層形成工程（Ｓ３５）について説明する。めっき層形成工程（Ｓ３５）では、構造体７４を、温度５０℃、ｐＨ７．０の無電解銅めっき浴に３分間浸漬することにより、有機層２４の上面にめっき層２５を形成する。無電解銅めっき浴の組成は以下のとおりである。
・ＣｕＣｌ２・２Ｈ２Ｏ ： ０．０５ｍｏｌ／ｌ、
・ＥＤＴＡ・２Ｎａ ： ０．０５ｍｏｌ／ｌ、
・Ｈ３ＢＯ４ ： ０．１ｍｏｌ／ｌ、
・ＣｕＣｌ２／２Ｈ２Ｏ ： ０．１ｍｏｌ／ｌ
構造体７４においては、有機層２４の表面にチオール基が存在する。チオール基が、無電解銅めっき浴の銅イオンと結合することにより、有機層２４の上面にＣｕからなるめっき層２５を形成することができる。以上のＳ３１からＳ３５の工程を経て、積層体２１が形成される。 The plating layer forming step (S35) will be described. In the plating layer forming step (S35), the structure 74 is immersed in an electroless copper plating bath having a temperature of 50 ° C. and a pH of 7.0 for 3 minutes, thereby forming the plating layer 25 on the upper surface of the organic layer 24. The composition of the electroless copper plating bath is as follows.
CuCl2 · 2H2O: 0.05 mol / l,
EDTA · 2Na: 0.05 mol / l,
H3BO4: 0.1 mol / l,
CuCl2 / 2H2O: 0.1 mol / l
In the structure 74, a thiol group exists on the surface of the organic layer 24. When the thiol group is bonded to the copper ion of the electroless copper plating bath, the plating layer 25 made of Cu can be formed on the upper surface of the organic layer 24. The laminated body 21 is formed through the above steps S31 to S35.

第三実施例の積層体２１によれば、有機層２４がチオール基を備える自己組織化単分子膜から形成されている。チオール基は、金属と共有結合または配位結合するので、めっき形成工程において有機層２４上面のチオール基とめっき液中の銅が結合する。有機層２４上面に結合した銅自体が触媒効果を有するため、触媒付与工程を用いることなく有機層２４の上面にめっき層２５を形成させることができる。よって、製造工程を簡略化することができる。   According to the laminate 21 of the third embodiment, the organic layer 24 is formed from a self-assembled monomolecular film having a thiol group. Since the thiol group is covalently bonded or coordinated to the metal, the thiol group on the upper surface of the organic layer 24 is bonded to the copper in the plating solution in the plating formation step. Since copper itself bonded to the upper surface of the organic layer 24 has a catalytic effect, the plating layer 25 can be formed on the upper surface of the organic layer 24 without using a catalyst application step. Therefore, the manufacturing process can be simplified.

次に、上述した積層体１１と同様の積層構造を備えた、本発明の一実施形態である薄膜トランジスタ１００について、図１３を参照して説明する。以下の説明では、図１３の下側（基板１０２側）を薄膜トランジスタ１００の下側、図１３の上側を薄膜トランジスタ１００の上側として説明する。薄膜トランジスタ１００は、ゲート電極１１０が、ソース電極１０５やドレイン電極１０６より上側に位置する、所謂「トップゲート型」の薄膜トランジスタである。   Next, a thin film transistor 100 according to an embodiment of the present invention having a stacked structure similar to that of the above-described stacked body 11 will be described with reference to FIG. In the following description, the lower side of FIG. 13 (the substrate 102 side) is described as the lower side of the thin film transistor 100, and the upper side of FIG. The thin film transistor 100 is a so-called “top gate type” thin film transistor in which the gate electrode 110 is located above the source electrode 105 and the drain electrode 106.

薄膜トランジスタ１００の断面構造について説明する。薄膜トランジスタ１００は、板状の基板１０２を有し、基板１０２の上面には、シリカ層１０３が設けられている。シリカ層１０３の上面には、パターニングされた有機層１０４が設けられ、有機層１０４の上面には、ソース電極１０５およびドレイン電極１０６が設けられている。ソース電極１０５とドレイン電極１０６との間には、ソース電極１０５とドレイン電極１０６とを埋めるように、半導体層１０７が設けられている。   A cross-sectional structure of the thin film transistor 100 will be described. The thin film transistor 100 includes a plate-like substrate 102, and a silica layer 103 is provided on the upper surface of the substrate 102. A patterned organic layer 104 is provided on the upper surface of the silica layer 103, and a source electrode 105 and a drain electrode 106 are provided on the upper surface of the organic layer 104. A semiconductor layer 107 is provided between the source electrode 105 and the drain electrode 106 so as to fill the source electrode 105 and the drain electrode 106.

ソース電極１０５、ドレイン電極１０６、半導体層１０７、シリカ層１０３の上面には、絶縁層１１１が設けられている。絶縁層１１１の上面には、シリカ層１０８が設けられている。シリカ層１０８の上面には、パターニングされた自己組織化形成膜からなる有機層１０９が設けられ、有機層１０９の上面には、ゲート電極１１０が設けられている。   An insulating layer 111 is provided on the top surfaces of the source electrode 105, the drain electrode 106, the semiconductor layer 107, and the silica layer 103. A silica layer 108 is provided on the upper surface of the insulating layer 111. An organic layer 109 made of a patterned self-assembled film is provided on the upper surface of the silica layer 108, and a gate electrode 110 is provided on the upper surface of the organic layer 109.

基板１０２、シリカ層１０３、有機層１０４、ソース電極１０５・ドレイン電極１０６の積層構造は、上述の積層体１１と同一の積層構造である。すなわち、基板１０２、シリカ層１０３、有機層１０４、ソース電極１０５、ドレイン電極１０６の材質として採用可能な材質は、上述した積層体１１の基板２、シリカ層３、有機層４、めっき層５と同様である。また、シリカ層１０３、有機層１０４、ソース電極１０５、ドレイン電極１０６の形成方法は、上述した積層体１１のシリカ層３、有機層４、めっき層５と同様である。   The stacked structure of the substrate 102, the silica layer 103, the organic layer 104, the source electrode 105 and the drain electrode 106 is the same stacked structure as the above-described stacked body 11. That is, the materials that can be used as the material of the substrate 102, the silica layer 103, the organic layer 104, the source electrode 105, and the drain electrode 106 are the substrate 2, the silica layer 3, the organic layer 4, and the plating layer 5 of the laminate 11 described above. It is the same. Moreover, the formation method of the silica layer 103, the organic layer 104, the source electrode 105, and the drain electrode 106 is the same as that of the silica layer 3, the organic layer 4, and the plating layer 5 of the laminated body 11 mentioned above.

また、絶縁層１１１、シリカ層１０８、有機層１０９、ゲート電極１１０の積層構造は、上述の積層体１１と同一の積層構造である。すなわち、シリカ層１０８、有機層１０９、ゲート電極１１０の材質として採用可能な材質は、上述した積層体１１のシリカ層３、有機層４、めっき層５と同様である。また、シリカ層１０８、有機層１０９、ゲート電極１１０の材質として採用可能な材質は、上述した積層体１１のシリカ層３、有機層４、めっき層５と同様である。   The stacked structure of the insulating layer 111, the silica layer 108, the organic layer 109, and the gate electrode 110 is the same stacked structure as that of the above-described stacked body 11. That is, materials that can be used as the material of the silica layer 108, the organic layer 109, and the gate electrode 110 are the same as those of the silica layer 3, the organic layer 4, and the plating layer 5 of the laminate 11 described above. Further, materials that can be used as the material of the silica layer 108, the organic layer 109, and the gate electrode 110 are the same as those of the silica layer 3, the organic layer 4, and the plating layer 5 of the laminate 11 described above.

なお、絶縁層１１１の材質としては、絶縁物質が採用され、絶縁層１１１の形成方法としては、周知の各種方法が適用可能である。本実施形態では、絶縁層１１１の材質として、有機絶縁物質であるポリビニルフェノールが採用され、形成方法としてスピンコート法が採用される。   Note that an insulating material is employed as the material of the insulating layer 111, and various known methods can be applied as a method of forming the insulating layer 111. In the present embodiment, polyvinylphenol, which is an organic insulating material, is employed as the material of the insulating layer 111, and a spin coating method is employed as the formation method.

また、半導体層１０７の材質としては、本実施形態ではＩｎＧａＺｎＯ４が採用される。半導体層１０７の形成方法は、スパッタリング法によりＩｎＧａＺｎＯ４膜の成膜を行った後、フォトリソグラフィ法によりパターニングを行う方法を採用した。 As a material of the semiconductor layer 107, InGaZnO 4 is employed in the present embodiment. As a method for forming the semiconductor layer 107, a method was used in which an InGaZnO 4 film was formed by sputtering and then patterned by photolithography.

薄膜トランジスタ１００では、基板１０２、シリカ層１０３、有機層１０４、ソース電極１０５・ドレイン電極１０６の積層構造は、上述の積層体１１と同一の積層構造であるため、ソース電極１０５、ドレイン電極１０６の基板１０２に対する密着性を向上させることができる。絶縁層１１１、シリカ層１０８、有機層１０９、ゲート電極１１０の積層構造は、上述の積層体１１と同一の積層構造であるため、ゲート電極１１０の絶縁層１１１に対する密着性を向上させることができる。   In the thin film transistor 100, the stacked structure of the substrate 102, the silica layer 103, the organic layer 104, the source electrode 105 and the drain electrode 106 is the same stacked structure as the stacked body 11 described above. Adhesiveness to 102 can be improved. Since the stacked structure of the insulating layer 111, the silica layer 108, the organic layer 109, and the gate electrode 110 is the same stacked structure as the stacked body 11 described above, the adhesion of the gate electrode 110 to the insulating layer 111 can be improved. .

次に、上述した積層体１１と同様の方法で形成した、本発明の一実施形態であるプリント配線基板２００について、図１４および図１５を参照して説明する。   Next, a printed wiring board 200 according to an embodiment of the present invention formed by the same method as that of the above-described laminate 11 will be described with reference to FIGS. 14 and 15.

プリント配線基板２００の断面構造について説明する。図１４に示すように、プリント配線基板２００は、樹脂からなる基板２０２の上面に、シリカ層２０３が形成され、シリカ層２０３の上面にパターン形成された有機層２０４が形成されている。基板２０２とシリカ層２０３と有機層２０４とによって、基板２１０が構成される。そして、基板２１０の上面には、有機層２０４と同一パターンの金属配線２０５が形成される。   A cross-sectional structure of the printed wiring board 200 will be described. As shown in FIG. 14, in the printed wiring board 200, a silica layer 203 is formed on the top surface of a substrate 202 made of resin, and a patterned organic layer 204 is formed on the top surface of the silica layer 203. A substrate 210 is constituted by the substrate 202, the silica layer 203, and the organic layer 204. A metal wiring 205 having the same pattern as the organic layer 204 is formed on the upper surface of the substrate 210.

プリント配線基板２００のシリカ層２０３、有機層２０４、金属配線２０５の積層構造は、上述の積層体１１と同一の積層構造である。すなわち、シリカ層２０３、有機層２０４、金属配線２０５の材質として採用可能な材質は、上述した積層体１１のシリカ層３、有機層１４、めっき層１５、と同様である。また、シリカ層２０３、有機層２０４、金属配線２０５の形成方法は、積層体１１のシリカ層３、有機層１４、めっき層１５の形成方法と同様である。   The laminated structure of the silica layer 203, the organic layer 204, and the metal wiring 205 of the printed wiring board 200 is the same laminated structure as that of the above-described laminated body 11. That is, materials that can be used as the material of the silica layer 203, the organic layer 204, and the metal wiring 205 are the same as those of the silica layer 3, the organic layer 14, and the plating layer 15 of the laminate 11 described above. The method for forming the silica layer 203, the organic layer 204, and the metal wiring 205 is the same as the method for forming the silica layer 3, the organic layer 14, and the plating layer 15 of the laminate 11.

このように形成されたプリント配線基板２００を目視すると、図１３に示すように、配線のフクレおよび剥がれがみられなかった。プリント配線基板２００では、金属配線２０５を積層体１１のめっき層１５と同様の方法で形成するので、金属配線２０５の基板２０２に対する密着性を向上させることができる。よって、金属配線２０５が断線しにくく、信頼性の高いプリント配線基板２００を提供することができる。   When the printed wiring board 200 formed in this way was visually observed, no swelling or peeling of the wiring was observed as shown in FIG. In the printed wiring board 200, the metal wiring 205 is formed by the same method as the plating layer 15 of the multilayer body 11, and therefore, the adhesion of the metal wiring 205 to the substrate 202 can be improved. Therefore, it is possible to provide a highly reliable printed wiring board 200 in which the metal wiring 205 is not easily disconnected.

また真空成膜装置を用いた方法は、基板の全面に金属膜を成膜した後、その不要部分をエッチングにより除去することで、配線パターンを形成するため、除去された部分の金属が無駄になってしまう。一方、本発明においては、あらかじめ、パターン形成された有機層２０４の上面に金属配線２０５を形成するので、金属材料やパターニングに必要なレジスト材料などの無駄がない。   In the method using the vacuum film forming apparatus, a metal film is formed on the entire surface of the substrate, and then unnecessary portions are removed by etching to form a wiring pattern. Therefore, the removed portion of the metal is wasted. turn into. On the other hand, in the present invention, since the metal wiring 205 is formed on the upper surface of the organic layer 204 that has been patterned in advance, there is no waste of a metal material or a resist material necessary for patterning.

なお、本発明の積層体１、１１、２１、薄膜トランジスタ１００、およびプリント配線基板２００は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   The laminates 1, 11, 21, the thin film transistor 100, and the printed wiring board 200 of the present invention are not limited to the above embodiment, and various modifications can be made without departing from the gist of the present invention. Of course.

たとえば、上述の実施例では、シリカ層の前駆体として、パーヒドロポリシラザンを用いたが、ポリシラザンであればよく、パーヒドロポリシラザンに限定されない。   For example, in the above-described embodiment, perhydropolysilazane is used as the precursor of the silica layer, but polysilazane may be used and is not limited to perhydropolysilazane.

また、上述の実施例では、形成されためっき層５、１５、２５は、金属単体からなるが、めっき層５、１５、２５を置換めっきした金属積層体または、金属酸化物より形成しても良い。例えば、めっき層５、１５、２５を、亜鉛、チタン、インジウム、スズのいずれかを少なくとも含み、かつ半導体特性を示す金属酸化物とした場合、めっき層を各種半導体デバイスの半導体層として適用することができる。有機層４、１４、２４の上面に金属酸化物からなるめっき層を形成するプロセスには、周知の無電解めっきプロセスが適用される。   Moreover, in the above-mentioned Example, although the formed plating layers 5, 15, and 25 consist of a metal simple substance, even if it forms from the metal laminated body or metal oxide which carried out the displacement plating of the plating layers 5, 15, and 25, it is. good. For example, when the plating layers 5, 15, and 25 are made of metal oxide containing at least one of zinc, titanium, indium, and tin and exhibiting semiconductor characteristics, the plating layer is applied as a semiconductor layer of various semiconductor devices. Can do. A known electroless plating process is applied to the process of forming a plating layer made of a metal oxide on the upper surface of the organic layers 4, 14, 24.

また、積層体１１、２１では、パターニングされた有機層１４、２４の上面にめっき層を形成したが、パターニングされた有機層１４、２４の上面にめっき層１５、２５を形成するものに限定しない。たとえば、シリカ層３の上面を覆うように有機層を形成し、さらに、その上面にめっき層を形成し、そのあと、エッチングなどによって、めっき層のパターンを形成しても良い。この場合であっても、パターン形成された密着性のよいめっき層を得ることができる。   Moreover, in the laminated bodies 11 and 21, although the plating layer was formed on the upper surface of the patterned organic layers 14 and 24, it is not limited to what forms the plating layers 15 and 25 on the upper surface of the patterned organic layers 14 and 24. . For example, an organic layer may be formed so as to cover the upper surface of the silica layer 3, a plating layer may be further formed on the upper surface, and then a plating layer pattern may be formed by etching or the like. Even in this case, a patterned plating layer with good adhesion can be obtained.

また、上述した薄膜トランジスタ１００は、トップゲート型の薄膜トランジスタであったが、ボトムゲート型の薄膜トランジスタに適用しても良い。また、薄膜トランジスタ１００では、ソース電極１０５、ドレイン電極１０６、ゲート電極１１０のすべてが無電解めっきにより形成されていたが、いずれかを無電解めっき以外の方法で形成してもよい。また、薄膜トランジスタ１００の上面にさらに層間絶縁層を形成し、層間絶縁層の上面に積層体１１、２１のめっき層１５、２５と同様の方法で、画素電極を形成しても良い。すなわち、薄膜トランジスタ１００の上面に周知の方法で層間絶縁層を形成し、層間絶縁層の上面にポリシラザンを前駆体としてシリカ層を形成し、シリカ層の上面に自己組織化単分子膜からなる有機層を形成し、有機層の上面に無電解めっきにより画素電極を形成しても良い。   Although the above-described thin film transistor 100 is a top-gate thin film transistor, the thin-film transistor 100 may be applied to a bottom-gate thin film transistor. In the thin film transistor 100, the source electrode 105, the drain electrode 106, and the gate electrode 110 are all formed by electroless plating, but any of them may be formed by a method other than electroless plating. Further, an interlayer insulating layer may be further formed on the upper surface of the thin film transistor 100, and a pixel electrode may be formed on the upper surface of the interlayer insulating layer by the same method as the plating layers 15 and 25 of the stacked bodies 11 and 21. That is, an interlayer insulating layer is formed on the upper surface of the thin film transistor 100 by a well-known method, a silica layer is formed on the upper surface of the interlayer insulating layer using polysilazane as a precursor, and an organic layer made of a self-assembled monolayer on the upper surface of the silica layer The pixel electrode may be formed by electroless plating on the upper surface of the organic layer.

１、１１、２１ 積層体
２ 基板
３ シリカ層
４、１４、２４ 有機層
５、１５、２５ めっき層
１００ 薄膜トランジスタ
２００ プリント配線基板 1, 11, 21 Laminate 2 Substrate 3 Silica layers 4, 14, 24 Organic layers 5, 15, 25 Plating layer 100 Thin film transistor 200 Printed wiring board

Claims (13)

基板と
前記基板上面に形成され、ポリシラザンを前駆体とするアモルファスシリカ層と、
前記アモルファスシリカ層上面に形成され、前記アモルファスシリカ層の上面と化学的に結合可能な有機分子を前駆体とする有機層と、
前記有機層の上面に形成され、無電解めっきにより析出されためっき層と
を備えたことを特徴とする積層体。 A substrate, an amorphous silica layer formed on the upper surface of the substrate and having polysilazane as a precursor;
An organic layer formed on an upper surface of the amorphous silica layer and having an organic molecule as a precursor which can be chemically bonded to the upper surface of the amorphous silica layer;
A laminate comprising: a plating layer formed on an upper surface of the organic layer and deposited by electroless plating. 前記有機層は、前記有機分子の自己組織化により形成される自己組織化単分子膜であることを特徴とする請求項１に記載の積層体。   The laminate according to claim 1, wherein the organic layer is a self-assembled monolayer formed by self-assembly of the organic molecules. 前記有機分子は、無電解めっきに用いる触媒と化学的もしくは電気的に結合可能な部位を有することを特徴とする請求項１または２に記載の積層体。   The laminate according to claim 1, wherein the organic molecule has a site that can be chemically or electrically bonded to a catalyst used for electroless plating. 前記有機分子は、アミノ基、ピリジル基、チオール基、またはメチル基を備えることを特徴とする請求項１から３のいずれかに記載の積層体。   The said organic molecule is equipped with an amino group, a pyridyl group, a thiol group, or a methyl group, The laminated body in any one of Claim 1 to 3 characterized by the above-mentioned. 前記有機分子は、有機シラン分子、カルボン酸、ホスホン酸、リン酸エステルのいずれかであることを特徴とする請求項１から４のいずれかに記載の積層体。   The laminate according to any one of claims 1 to 4, wherein the organic molecule is any one of an organic silane molecule, a carboxylic acid, a phosphonic acid, and a phosphate ester. 前記めっき層は、銅、ニッケル、金、銀、白金のいずれかを少なくとも含むことを特徴とする請求項１から５のいずれかに記載の積層体。   The laminate according to any one of claims 1 to 5, wherein the plating layer contains at least one of copper, nickel, gold, silver, and platinum. 前記めっき層は、亜鉛、チタン、インジウム、スズのいずれかを少なくとも含み、かつ半導体特性を示す金属酸化物からなることを特徴とする請求項１から５のいずれかに記載の積層体。   The laminate according to any one of claims 1 to 5, wherein the plating layer includes at least one of zinc, titanium, indium, and tin, and is made of a metal oxide exhibiting semiconductor characteristics. 前記有機層はパターン形成され、
前記めっき層は、前記有機層上面に前記有機層と同一パターンで形成されていることを特徴とする請求項１から７のいずれかに記載の積層体。 The organic layer is patterned,
The laminate according to any one of claims 1 to 7, wherein the plating layer is formed on the upper surface of the organic layer in the same pattern as the organic layer. 基板上面に、ポリシラザンを前駆体として、アモルファスシリカ層を形成するシリカ層形成工程と、
前記アモルファスシリカ層上面に、前記アモルファスシリカ層の上面と化学的に結合可能な有機分子を前駆体として、有機層を形成する有機層形成工程と、
前記有機層上面に、無電解めっきによりめっき層を形成するめっき層形成工程と
を備えたことを特徴とする積層体の製造方法。 A silica layer forming step of forming an amorphous silica layer on the substrate upper surface using polysilazane as a precursor,
An organic layer forming step of forming an organic layer on the amorphous silica layer upper surface using an organic molecule that can be chemically bonded to the upper surface of the amorphous silica layer as a precursor;
The manufacturing method of the laminated body characterized by including the plating layer formation process which forms a plating layer on the organic layer upper surface by electroless plating. 前記有機層形成工程では、前記有機層がパターン状に形成されることを特徴とする請求項９に記載の積層体の製造方法。   The method for manufacturing a laminate according to claim 9, wherein in the organic layer forming step, the organic layer is formed in a pattern. 前記有機層形成工程では、前記有機層が前記有機分子の自己組織化により形成されることを特徴とする請求項９または１０に記載の積層体の製造方法。   The method for producing a laminate according to claim 9 or 10, wherein in the organic layer forming step, the organic layer is formed by self-organization of the organic molecules. 請求項８に記載の積層体を備えることを特徴とする薄膜トランジスタ。   A thin film transistor comprising the laminate according to claim 8. 請求項８に記載の積層体を備えることを特徴とするプリント配線基板。   A printed wiring board comprising the laminate according to claim 8.
JP2009190716A 2009-08-20 2009-08-20 Laminate, method of manufacturing the same, thin film transistor having laminate, and printed wiring board having laminate Pending JP2011044524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009190716A JP2011044524A (en) 2009-08-20 2009-08-20 Laminate, method of manufacturing the same, thin film transistor having laminate, and printed wiring board having laminate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190716A JP2011044524A (en) 2009-08-20 2009-08-20 Laminate, method of manufacturing the same, thin film transistor having laminate, and printed wiring board having laminate

Publications (1)

Publication Number Publication Date
JP2011044524A true JP2011044524A (en) 2011-03-03

Family

ID=43831742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190716A Pending JP2011044524A (en) 2009-08-20 2009-08-20 Laminate, method of manufacturing the same, thin film transistor having laminate, and printed wiring board having laminate

Country Status (1)

Country Link
JP (1) JP2011044524A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176247A1 (en) * 2012-05-25 2013-11-28 株式会社ニコン Method for manufacturing transistor and transistor
WO2014051061A1 (en) * 2012-09-28 2014-04-03 田中貴金属工業株式会社 Substrate processing method for supporting a catalyst particle for plating process
KR20190037152A (en) * 2017-09-28 2019-04-05 도쿄엘렉트론가부시키가이샤 Substrate processing apparatus and substrate processing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176247A1 (en) * 2012-05-25 2013-11-28 株式会社ニコン Method for manufacturing transistor and transistor
WO2014051061A1 (en) * 2012-09-28 2014-04-03 田中貴金属工業株式会社 Substrate processing method for supporting a catalyst particle for plating process
CN104685098A (en) * 2012-09-28 2015-06-03 田中贵金属工业株式会社 Substrate processing method for supporting a catalyst particle for plating process
KR20150060888A (en) * 2012-09-28 2015-06-03 다나카 기킨조쿠 고교 가부시키가이샤 Substrate processing method for supporting a catalyst particle for plating process
KR101641031B1 (en) 2012-09-28 2016-07-19 다나카 기킨조쿠 고교 가부시키가이샤 Method for treating substrate that supports catalyst particles for plating processing
US9565776B2 (en) 2012-09-28 2017-02-07 Tanaka Kikinzoku Kogyo K.K. Method for treating substrate that support catalyst particles for plating processing
KR20190037152A (en) * 2017-09-28 2019-04-05 도쿄엘렉트론가부시키가이샤 Substrate processing apparatus and substrate processing method
KR102260913B1 (en) 2017-09-28 2021-06-04 도쿄엘렉트론가부시키가이샤 Substrate processing apparatus and substrate processing method

Similar Documents

Publication Publication Date Title
CN103299448B (en) Use the manufacture method of flexible electronic device, flexible electronic device and the flexible base board of roll shape mother substrate
TWI445183B (en) Schottky diode and method for making the same
JP2010506400A5 (en)
JP2008536295A5 (en)
KR101262464B1 (en) Method of manufacturing flexible electronic device using a laser beam
KR20100115298A (en) Method for isolating flexible substrate from support substrate
CN107039600A (en) Display device and its manufacture method
JP2005244205A5 (en)
TWI755023B (en) Electrode, method for manufacturing electrode and device thereof
JP6394691B2 (en) Wiring pattern manufacturing method and transistor manufacturing method
TWI755022B (en) Touch panel, method for manufacturing touch panel and device thereof
JP2011044524A (en) Laminate, method of manufacturing the same, thin film transistor having laminate, and printed wiring board having laminate
CN105813838A (en) Stacked body, and gas barrier film
JP2009158691A (en) Organic device and manufacturing method thereof
KR101431595B1 (en) Method for tranferring metal oxide/nitride/sulfide thin film and transfer sheet used therefor
US8871601B2 (en) Diffusion barriers
KR100862149B1 (en) Method for forming metal wiring on flexible substrate by electroless plating
JP2012174805A (en) Organic transistor, display device, and method of manufacturing organic transistor
KR101920145B1 (en) Flexible substrate for flexible electronic device, method of fabricating flexible electronic device using the same, and flexible electronic device fabriacated by the method
KR20120031000A (en) Alkylsilane laminate, method for producing the same, and thin-film transistor
KR101940974B1 (en) Process of fabricating flexible electronic device and flexible electronic device fabriacated by the same
JP2007103479A (en) Forming method of inorganic thin film pattern on polyimide resin substrate
WO2013176247A1 (en) Method for manufacturing transistor and transistor
KR101804819B1 (en) Method for Manufacturing Flexible Information Display Device Comprising Tranfer Process of Detaching Assist Layer
KR20160150412A (en) Surface modified graphene transparent electrode and preparing method of the same