JP2011035452A - Electronic device, and method of controlling electronic device - Google Patents

Electronic device, and method of controlling electronic device Download PDF

Info

Publication number
JP2011035452A
JP2011035452A JP2009176736A JP2009176736A JP2011035452A JP 2011035452 A JP2011035452 A JP 2011035452A JP 2009176736 A JP2009176736 A JP 2009176736A JP 2009176736 A JP2009176736 A JP 2009176736A JP 2011035452 A JP2011035452 A JP 2011035452A
Authority
JP
Japan
Prior art keywords
hdmi
signal
tmds
detection result
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009176736A
Other languages
Japanese (ja)
Inventor
Hiroshi Kitami
浩 北見
Kichiji Tsuzuki
吉司 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009176736A priority Critical patent/JP2011035452A/en
Publication of JP2011035452A publication Critical patent/JP2011035452A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique of detecting a reset defect of an HDMI (High-Definition Multimedia Interface) source device by an HDMI sync device. <P>SOLUTION: An electronic device includes: an HDMI receiver for receiving TMDS (Transition Minimized Differential Signaling) signals from an external HDMI source device, detecting the presence/absence of a TMDS clock from the TMDS signals, and outputting the detection result; and a microcomputer for inputting the detection result outputted from the HDMI receiver, and determining the presence/absence of the TMDS clock from the inputted detection result. After switching to a connection with the HDMI source device, the electronic device functions as the HDMI sync device using the TMDS signals when the microcomputer determines that the inputted detection result is the presence of the TMDS clock, and does not function as the HDMI sync device when the microcomputer determines that the inputted detection result is the absence of the TMDS clock. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電子機器および電子機器の制御方法に係わり、特にＨＤＭＩシンク機器のＨＰＤ（ホットプラグディテクト）制御方法に関する。   The present invention relates to an electronic device and a method for controlling the electronic device, and more particularly, to an HPD (hot plug detect) control method for an HDMI sink device.

現在、テレビや録画装置等の間の映像信号および音声信号の伝達にＨＤＭＩ（Ｈｉｇｈ−ＤｅｆｉｎｉｔｉｏｎＭｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）規格が用いられつつある。しかし、ＨＤＭＩソース機器（ＤＶＤ−Ｐｌａｙｅｒなど）とＨＤＭＩシンク機器(ＴＶなど)との接続切替（ケーブルの抜差しまたは入力切替）時においてＨＰＤ(ホットプラグディテクト)を制御しソース機器の動作をリセット(“L”パルス)させるようにするが、ＨＤＭＩソース機器によってはリセット（初期化）不良の為、信号出力を止めてしまい結果的に映像が表示できない問題があった。   Currently, the High-Definition Multimedia Interface (HDMI) standard is being used for transmission of video signals and audio signals between televisions and recording devices. However, when switching connection (plugging / unplugging or input switching) between the HDMI source device (DVD-Player, etc.) and the HDMI sink device (TV, etc.), the HPD (Hot Plug Detect) is controlled to reset the operation of the source device (“ L "pulse), but depending on the HDMI source device, there is a problem that the video output cannot be displayed because the signal output is stopped due to a reset (initialization) failure.

対して特許文献１にあるようにＨＤＭＩソース機器側でリセットパルスの幅をその機器に合わせた長さ以上とする試みはありこれも一つの方法ではあるが、ＨＤＭＩシンク機器側からの対策も求められるものである。   On the other hand, as disclosed in Patent Document 1, there is an attempt on the HDMI source device side to make the width of the reset pulse more than the length matched to the device, but this is also one method, but measures from the HDMI sink device side are also required. It is what

特開２００７−３２９５９４号公報JP 2007-329594 A

本発明は、ＨＤＭＩソース機器のリセット不良をＨＤＭＩシンク機器が検知する技術を提供することを目的とする。   An object of the present invention is to provide a technique in which an HDMI sink device detects a reset failure of an HDMI source device.

上記課題を解決するために、本発明の電子機器は、外部のＨＤＭＩ（High-Definition Multimedia Interface）ソース機器からのＴＭＤＳ（Transition Minimized Differential Signaling）信号を受けこのＴＭＤＳ信号からＴＭＤＳクロックの有無を検出しこの検出結果を出力するＨＤＭＩレシーバと、前記ＨＤＭＩレシーバから出力される前記検出結果を入力しこの入力された検出結果からＴＭＤＳクロックの有無を判定するマイコンとを備え、前記ＨＤＭＩソース機器との接続に切替後、前記マイコンが前記入力された検出結果がＴＭＤＳクロック有りであると判定した場合には前記ＴＭＤＳ信号を用いてＨＤＭＩシンク機器として働き、前記マイコンが前記入力された検出結果がＴＭＤＳクロック無しであると判定した場合にはＨＤＭＩシンク機器として働かないことを特徴とする。   In order to solve the above problems, the electronic device of the present invention receives a TMDS (Transition Minimized Differential Signaling) signal from an external HDMI (High-Definition Multimedia Interface) source device and detects the presence or absence of a TMDS clock from the TMDS signal. An HDMI receiver that outputs the detection result, and a microcomputer that inputs the detection result output from the HDMI receiver and determines the presence or absence of the TMDS clock from the input detection result, for connection to the HDMI source device After the switching, when the microcomputer determines that the input detection result has a TMDS clock, the microcomputer functions as an HDMI sink device using the TMDS signal, and the microcomputer detects that the input detection result has no TMDS clock. If it is determined that there is, it will not work as an HDMI sink device It is characterized by that.

本発明によれば、ＨＤＭＩソース機器のリセット不良をＨＤＭＩシンク機器が検知することができる。   According to the present invention, the HDMI sink device can detect a reset failure of the HDMI source device.

本発明の一実施形態に係わるＨＤＭＩシステムを示す概略図。1 is a schematic diagram showing an HDMI system according to an embodiment of the present invention. 本発明の一実施形態に係わるテレビの構成を示すブロック図。The block diagram which shows the structure of the television concerning one Embodiment of this invention. 本発明のＨＤＭＩホットプラグディテクト（ＨＰＤ）制御の構成を示す概略ブロック図。The schematic block diagram which shows the structure of the HDMI hot plug detect (HPD) control of this invention. ＩＩＣインタフェースを説明するための図。The figure for demonstrating an IIC interface. 実施例ブロック図。FIG. 同実施形態のＨＰＤタイミング図。The HPD timing diagram of the same embodiment. 同実施形態に用いられるホットプラグディテクト（ＨＰＤ）制御のフローチャート例。6 is a flowchart example of hot plug detect (HPD) control used in the embodiment. 従来のＨＤＭＩホットプラグディテクト（ＨＰＤ）制御の構成を示す概略ブロック図。The schematic block diagram which shows the structure of the conventional HDMI hot plug detect (HPD) control.

以下、本発明の実施形態を説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
（実施形態１）
本発明による実施形態１を図１乃至図６を参照して説明する。
図１は、本発明の第１の実施形態に係わるＨＤＭＩ（High-Definition Multimedia Interface）システムを示す概略図である。 Embodiments of the present invention will be described below. In addition, the same code | symbol is used for the same element and the overlapping description is abbreviate | omitted.
(Embodiment 1)
A first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a schematic diagram showing an HDMI (High-Definition Multimedia Interface) system according to the first embodiment of the present invention.

ＨＤＭＩシステム１００は、アンテナから地上デジタル放送波を受信し復調して表示、または外部入力から映像信号を受信して表示する電子機器であるテレビ１と、ＨＤＤＶＤ（High-Definition Digital Versatile Disc）やＤＶＤ等のメディアを再生するＤＶＤプレーヤ３と、ＢＳ（Broadcast Satellite）やＣＳ（Communication Satellite）等の衛星放送を受信して復調するチューナとしてのセットトップボックス４と、放送および外部入力からの映像信号を記録し、記録したコンテンツを外部に出力可能なＨＤＤ（Hard Disc Drive）レコーダ５とを有し、それぞれを図示するようにＨＤＭＩケーブル６１，６２，６３で接続することで構成される。リモコン１Ｂは、テレビ１を操作する専用リモコンであるが、ＨＤＭＩケーブル６１，６２，６３を介して他の電子機器に命令信号を送信して操作することも可能である。   The HDMI system 100 receives a digital terrestrial broadcast wave from an antenna and demodulates and displays it, or receives and displays a video signal from an external input, a television 1, an HDDVD (High-Definition Digital Versatile Disc), and a DVD. A DVD player 3 that plays media such as BS, a set-top box 4 as a tuner that receives and demodulates satellite broadcasts such as BS (Broadcast Satellite) and CS (Communication Satellite), and video signals from broadcast and external inputs It has an HDD (Hard Disc Drive) recorder 5 that can record and output the recorded content to the outside, and each is connected by HDMI cables 61, 62, 63 as shown. The remote controller 1B is a dedicated remote controller for operating the television 1, but can also be operated by transmitting a command signal to other electronic devices via the HDMI cables 61, 62, 63.

テレビ１は、ＨＤＭＩケーブル６１，６２，６３で接続された各電子機器との接続を、テレビ１の電源投入時に確認するほか、通常動作中に定期的に確認する。接続確認の情報の送受信はＨＤＭＩケーブル６１，６２，６３のＣＥＣ制御ラインを用いて行う。   The television 1 confirms the connection with each electronic device connected by the HDMI cables 61, 62, and 63 when the television 1 is turned on and periodically during normal operation. Transmission / reception of connection confirmation information is performed using the CEC control lines of the HDMI cables 61, 62 and 63.

図２は、本発明の第１の実施の形態に係わるテレビの構成を示すブロック図である。
テレビ１は、チューナ１０、信号処理部１１、映像処理部１２Ａ、表示処理部１３Ａ、表示部１４Ａ、音声処理部１２Ｂ、音声出力処理部１３Ｂ、スピーカ１４Ｂ、ＨＤＭＩ受信部１５、ＣＰＵ（Central Processing Unit）１６、ＲＡＭ（RandomAccess Memory）１７、ＲＯＭ（Read Only Memory）１８、操作部１９、受光部２０から構成されている。 FIG. 2 is a block diagram showing the configuration of the television according to the first embodiment of the present invention.
The television 1 includes a tuner 10, a signal processing unit 11, a video processing unit 12A, a display processing unit 13A, a display unit 14A, an audio processing unit 12B, an audio output processing unit 13B, a speaker 14B, an HDMI receiving unit 15, a CPU (Central Processing Unit). ) 16, RAM (Random Access Memory) 17, ROM (Read Only Memory) 18, operation unit 19, and light receiving unit 20.

チューナ１０は、アンテナ１Ａを介して地上デジタルテレビ放送波（放送信号）を受信し、放送波を復調して番組信号を出力する。信号処理部１１は、チューナ１０の出力を映像データ、音声データ、字幕データ等の種別に分別して処理する。映像処理部１２Ａは、信号処理部１１の映像データおよび字幕データの出力をデコードする。表示処理部１３Ａは、映像処理部１２Ａの出力を表示用の映像信号に変換して出力する。   The tuner 10 receives a terrestrial digital television broadcast wave (broadcast signal) via the antenna 1A, demodulates the broadcast wave, and outputs a program signal. The signal processing unit 11 processes the output of the tuner 10 by classifying it into types such as video data, audio data, and caption data. The video processing unit 12A decodes the video data and subtitle data output from the signal processing unit 11. The display processing unit 13A converts the output of the video processing unit 12A into a video signal for display and outputs it.

表示部１４Ａは、表示処理部１３Ａの出力をＬＣＤ（Liquid Crystal Display）等の表示手段に表示する。音声処理部１２Ｂは、信号処理部１１の音声データの出力をデコードする。音声出力処理部１３Ｂは、音声処理部１２Ｂの出力を音声信号に変換して出力する。スピーカ１４Ｂは、音声出力処理部１３Ｂの出力を音声に変換する。ＨＤＭＩ受信部１５は、ＨＤＭＩケーブル６１，６２，６３のＨＤＭＩライン６１Ｂ、６２Ｂ、６３Ｂを介して外部から映像データおよび音声データを受信する。   The display unit 14A displays the output of the display processing unit 13A on display means such as an LCD (Liquid Crystal Display). The audio processing unit 12B decodes the output of the audio data from the signal processing unit 11. The audio output processing unit 13B converts the output of the audio processing unit 12B into an audio signal and outputs it. The speaker 14B converts the output of the audio output processing unit 13B into audio. The HDMI receiving unit 15 receives video data and audio data from the outside via the HDMI lines 61B, 62B, and 63B of the HDMI cables 61, 62, and 63.

ＣＰＵ１６は、ＨＤＭＩケーブル６１，６２，６３のＣＥＣ制御ライン６１Ｃ，６２Ｃ，６３Ｃを介して外部からＣＥＣ制御データを送受信しテレビ１の各部を制御する。ＲＡＭ１７は、ＣＰＵ１６が処理するデータを一時的に記憶する。ＲＯＭ１８は、ファームウエア等のデータを不揮発に記録する。操作部１９は、複数のスイッチ等からなり、これらスイッチの入力に基づいてテレビ１を操作する。受光部２０は、リモコン１Ｂから赤外線信号を用いて送信される命令を受信する。各部は、バス２１によって相互に接続される。   The CPU 16 transmits and receives CEC control data from the outside via the CEC control lines 61C, 62C, and 63C of the HDMI cables 61, 62, and 63, and controls each part of the television 1. The RAM 17 temporarily stores data processed by the CPU 16. The ROM 18 records data such as firmware in a nonvolatile manner. The operation unit 19 includes a plurality of switches and the like, and operates the television 1 based on inputs of these switches. The light receiving unit 20 receives a command transmitted from the remote controller 1B using an infrared signal. Each unit is connected to each other by a bus 21.

なお、ＨＤＭＩケーブル６１，６２，６３は、図示しないレセプタクルに接続されＨＤＭＩのインターフェースを介してＨＤＭＩ受信部１５およびＣＰＵ１６にそれぞれ接続される。   The HDMI cables 61, 62, and 63 are connected to a receptacle (not shown), and are connected to the HDMI receiving unit 15 and the CPU 16 via an HDMI interface, respectively.

さて図８は、従来のＨＤＭＩホットプラグディテクト（ＨＰＤ）制御の構成を示す概略ブロック図である。ＨＤＭＩソース機器３１１とＨＤＭＩシンク機器８１０がＨＤＭＩで接続されている様子を示している。   FIG. 8 is a schematic block diagram showing the configuration of conventional HDMI hot plug detect (HPD) control. It shows a state where the HDMI source device 311 and the HDMI sink device 810 are connected via HDMI.

ＨＤＭＩシンク機器８１０はＨＤＭＩレシーバ８０１とマイコン８０３とを備えている。ＨＤＭＩレシーバ８０１はＨＤＭＩソース機器３１１によるＤＤＣ（Display Data Channel）ラインの制御のもとにＴＭＤＳ（Transition Minimized Differential Signaling）を受信する。マイコン８０３はＨＤＭＩソース機器３１１からの５Ｖ−Ｐｏｗｅｒを受けるとＨＰＤ信号をソース機器３１１へ出力するように構成されている。   The HDMI sink device 810 includes an HDMI receiver 801 and a microcomputer 803. The HDMI receiver 801 receives TMDS (Transition Minimized Differential Signaling) under the control of a DDC (Display Data Channel) line by the HDMI source device 311. The microcomputer 803 is configured to output an HPD signal to the source device 311 when receiving 5V-Power from the HDMI source device 311.

対して図３は、実施形態のＨＤＭＩホットプラグディテクト（ＨＰＤ）制御の構成を示す概略ブロック図である。ＨＤＭＩソース機器３１１とＨＤＭＩシンク機器３１０がＨＤＭＩで接続されている様子を示している。   On the other hand, FIG. 3 is a schematic block diagram showing the configuration of the HDMI hot plug detect (HPD) control according to the embodiment. It shows a state where the HDMI source device 311 and the HDMI sink device 310 are connected via HDMI.

ＨＤＭＩシンク機器３１０はＨＤＭＩレシーバ３０１とマイコン３０３とを備えている。ＨＤＭＩレシーバ３０１はＨＤＭＩソース機器３１１によるＤＤＣラインの制御のもとにＴＭＤＳを受信する。マイコン３０３はＨＤＭＩソース機器３１１からの５Ｖ−Ｐｏｗｅｒを受けるとＨＰＤ信号をソース機器３１１へ出力するように構成されている。図８のような構成に加えて、ＨＤＭＩレシーバ３０１はＴＭＤＳ−ＣＬＫを検出しマイコン３０３へ通知するように構成されている。ＴＭＤＳ−ＣＬＫは３組のＴＭＤＳデータと同期するクロックであり、マイコン３０３はこのクロックをＨＤＭＩレシーバ３０１から受け取るか否かにより、ＨＤＭＩソース機器３１１とリンクが取れているか判定できる。マイコン３０３がＨＤＭＩソース機器３１１からの５Ｖ−Ｐｏｗｅｒを受け取っているにもかかわらず上記クロックを受け取ってなければ、エラー処理をすることができる。   The HDMI sink device 310 includes an HDMI receiver 301 and a microcomputer 303. The HDMI receiver 301 receives TMDS under the control of the DDC line by the HDMI source device 311. The microcomputer 303 is configured to output an HPD signal to the source device 311 when receiving 5V-Power from the HDMI source device 311. In addition to the configuration shown in FIG. 8, the HDMI receiver 301 is configured to detect TMDS-CLK and notify the microcomputer 303 of it. TMDS-CLK is a clock synchronized with three sets of TMDS data, and the microcomputer 303 can determine whether or not the HDMI source device 311 is linked based on whether or not the clock is received from the HDMI receiver 301. If the microcomputer 303 receives 5V-Power from the HDMI source device 311 but does not receive the clock, error processing can be performed.

ＨＤＭＩのクロックとしては他にＤＤＣラインのＳＣＬ（シリアルクロック）もある。ＤＤＣラインは、このＳＣＬとデータラインであるＳＤＡ（シリアルデータ）とからなるＩＩＣインタフェース方式に準拠したシリアルバスによって指令を受ける構成となっている。   Another HDMI clock is the DDC line SCL (serial clock). The DDC line is configured to receive a command by a serial bus that conforms to the IIC interface system including the SCL and the data line SDA (serial data).

図４は、ＩＩＣインタフェースを説明するための図である。ＩＩＣインタフェースのバスは、マスタデバイスから出力されるプルアップされたクロックと、マスタデバイスとスレーブデバイスとの双方向通信を行うデータとの２本の通信線から成り立っている。   FIG. 4 is a diagram for explaining the IIC interface. The IIC interface bus is composed of two communication lines of a pulled-up clock output from the master device and data for bidirectional communication between the master device and the slave device.

図４（ａ）は、スレーブアドレスの構成例を示したものである。スレーブアドレスは8 ビット長で、上位4 ビットはデバイスの種類に応じて固定的に決まっている。また下位1 ビットは0 のとき書き込みで、1 のとき読み込みを表す。したがってスレーブアドレスで実際上使えるのはビット1 から3 までになる。   FIG. 4A shows a configuration example of the slave address. The slave address is 8 bits long, and the upper 4 bits are fixed according to the device type. The lower 1 bit indicates writing when 0, and reading when 1. Therefore, only bits 1 to 3 can be used as slave addresses.

図４（ｂ）は２線のタイミングの概略図であり、上側のようにデータ線がＬＯＷになることによってＳｔａｒｔとなり、上位ビットから以下データが送られていき、データ線がＨＩＧＨになることによってＳｔｏｐ状態となる。対応するクロック線のタイミングは下側のようである。図４（ｂ）は１バイト転送の例であるが、データとＡＣＫをＳｔｏｐ状態までに複数繰り返せば、最初のバイトはスレーブアドレスだが残りのバイトは通信内容とすることができる。   FIG. 4B is a schematic diagram of the timing of two lines. As shown in the upper side, when the data line becomes LOW, it becomes Start, and the following data is sent from the upper bits, and the data line becomes HIGH. The stop state is entered. The timing of the corresponding clock line seems to be on the lower side. FIG. 4B shows an example of 1-byte transfer, but if data and ACK are repeated a plurality of times until the Stop state, the first byte can be a slave address but the remaining bytes can be used as communication contents.

図５は、本実施形態のＨＤＭＩホットプラグディテクト（ＨＰＤ）制御の構成を示す概略機能ブロック図である。ＨＤＭＩシンク機器としては例えば図２のＨＤＭＩ受信部１５が主に受け持つ機能を表す。以下、ＴＶの場合の実施例を示す。図３と同様の構成であるが図２のＴＶのようにＨＤＭＩ端子がありＴＭＤＳのクロック検出回路がマイコンと接続されていることを特徴とする。即ちＨＤＭＩソース機器である図１のＤＶＤプレーヤ３に対応するＤＶＤ‐Ｐｌａｙｅｒ５１１と、ＨＤＭＩシンク機器であるＴＶセット５１０がＨＤＭＩで接続されている様子を示している。   FIG. 5 is a schematic functional block diagram showing the configuration of HDMI hot plug detect (HPD) control according to the present embodiment. For example, the HDMI sink device represents a function mainly handled by the HDMI receiving unit 15 in FIG. Hereinafter, an embodiment in the case of a TV will be described. The configuration is the same as that of FIG. 3, but is characterized by having an HDMI terminal and a TMDS clock detection circuit connected to a microcomputer as in the TV of FIG. That is, a state is shown in which a DVD-Player 511 corresponding to the DVD player 3 in FIG. 1 as an HDMI source device and a TV set 510 as an HDMI sink device are connected by HDMI.

ＴＶセット５１０はＨＤＭＩレシーバ５０１とマイコン５０３とを備えている。ＨＤＭＩレシーバ５０１はＤＶＤ‐Ｐｌａｙｅｒ５１１によるＤＤＣラインの制御のもとにＴＭＤＳを受信する。マイコン５０３はＤＶＤ‐Ｐｌａｙｅｒ５１１からの５Ｖ−Ｐｏｗｅｒを受けるとＨＰＤをＤＶＤ‐Ｐｌａｙｅｒ５１１へ出力するように構成されている。３組のＴＭＤＳデータと同期するクロックＴＭＤＳ−ＣＬＫに関し、マイコン５０３はこのクロックをＨＤＭＩレシーバ５０１から受け取るか否かにより、ＤＶＤ‐Ｐｌａｙｅｒ５１１とリンクが取れているか判定できる。マイコン５０３がＤＶＤ‐Ｐｌａｙｅｒ５１１からの５Ｖ−Ｐｏｗｅｒを受け取っているにもかかわらず上記クロックを受け取ってなければ、エラー処理をすることができる。このエラー処理の一例として、信号処理部１１を介してテレビ１の表示部１４Ａの画面上にユーザーへ向けた「ＨＤＭＩ−＊がつながりません」といったエラーメッセージを表示するよう指令を行う。   The TV set 510 includes an HDMI receiver 501 and a microcomputer 503. The HDMI receiver 501 receives TMDS under the control of the DDC line by the DVD-Player 511. The microcomputer 503 is configured to output HPD to the DVD-Player 511 when receiving 5V-Power from the DVD-Player 511. With respect to the clock TMDS-CLK synchronized with the three sets of TMDS data, the microcomputer 503 can determine whether or not the DVD-Player 511 is linked based on whether or not this clock is received from the HDMI receiver 501. If the microcomputer 503 receives 5V-Power from the DVD-Player 511 but does not receive the clock, error processing can be performed. As an example of this error processing, an instruction is given to display an error message such as “HDMI- * cannot be connected” to the user via the signal processing unit 11 on the screen of the display unit 14 </ b> A of the television 1.

（実施形態２）
本発明による実施形態２を図１乃至図７を参照して説明する。実施形態１と共通する部分は説明を省略する。
実施形態２は、実施形態１に記述された特徴を持つＴＶで更に、ホットプラグディテクトの“Ｌ”期間の時間をＴＭＤＳのクロック検出によりマイコンで制御する機能を有するＴＶである。 (Embodiment 2)
A second embodiment of the present invention will be described with reference to FIGS. Description of the parts common to the first embodiment is omitted.
The second embodiment is a TV having the characteristics described in the first embodiment, and further has a function of controlling the time of the “L” period of the hot plug detect by a microcomputer by detecting the clock of TMDS.

例えば、図７にあるようなホットプラグディテクト“Ｌ”期間の延長のフローチャートでマイコン が実施する。
ステップＳ７０１：５Ｖ−Ｐｏｗｅｒを検出する。
ステップＳ７０２：ＨＰＤを“Ｈ”にする。
ステップＳ７０３：ＨＰＤの“Ｌ”期間を５００ｍｓｅｃに設定しＨＰＤを“Ｌ”にする。
ステップＳ７０４：ＨＰＤを"Ｈ"にする。
ステップＳ７０５：ＴＭＤＳラインのクロック検出ができたか判定する。このクロック検出ができたと判定された場合は処理を終了する。
ステップＳ７０６：ステップＳ７０５でクロック検出ができなかったと判定された場合は係数αに１をセットする。
ステップＳ７０７：係数βを、αに１００ｍｓｅｃを乗じた値とする。
ステップＳ７０８：ＨＰＤの“Ｌ”期間を（５００＋β）ｍｓｅｃに設定しＨＰＤを“Ｌ”にする。
ステップＳ７０９：ＨＰＤを"Ｈ"にする。
ステップＳ７１０：ＴＭＤＳラインのクロック検出ができたか判定する。このクロック検出ができたと判定された場合は処理を終了する。
ステップＳ７１１：ステップＳ７１０でクロック検出ができなかったと判定された場合は係数αが１０に達したか判定し、１０に達したと判定された場合は処理を終了する。実施形態１で述べたようなエラー処理を行うのもよい。 For example, the microcomputer implements a flow chart for extending the hot plug detect “L” period as shown in FIG.
Step S701: 5V-Power is detected.
Step S702: HPD is set to “H”.
Step S703: The HPD “L” period is set to 500 msec, and the HPD is set to “L”.
Step S704: HPD is set to “H”.
Step S705: It is determined whether the clock of the TMDS line has been detected. If it is determined that the clock has been detected, the process is terminated.
Step S706: When it is determined in step S705 that the clock cannot be detected, 1 is set to the coefficient α.
Step S707: The coefficient β is set to a value obtained by multiplying α by 100 msec.
Step S708: The HPD “L” period is set to (500 + β) msec, and the HPD is set to “L”.
Step S709: HPD is set to “H”.
Step S710: It is determined whether the TMDS line clock is detected. If it is determined that the clock has been detected, the process is terminated.
Step S711: If it is determined in step S710 that the clock cannot be detected, it is determined whether the coefficient α has reached 10. If it is determined that the coefficient α has reached 10, the processing is terminated. Error processing as described in the first embodiment may be performed.

ステップＳ７１２：ステップＳ７１１で係数αが１０に達したと判定されなかった場合は、係数αに１を足しステップＳ７０７に戻る。
実施形態２では、実施形態１がＨＰＤの“Ｌ”期間が５００ｍｓｅｃの固定長であったのに対し、ＨＰＤの“Ｌ”期間を１５００ｍｓｅｃまでソース機器に許容している。 Step S712: If it is not determined in step S711 that the coefficient α has reached 10, the coefficient α is incremented by 1, and the process returns to step S707.
In the second embodiment, while the HPD “L” period is a fixed length of 500 msec in the first embodiment, the HPD “L” period is allowed to the source device up to 1500 msec.

上記のステップＳ７０５またはステップＳ７１０でクロック検出ができたと判定され処理を終了した場合は、この時のＨＰＤの“Ｌ”期間によって当該ＨＤＭＩ入力ポートをＨＰＤキャリブレーション制御することができたこととなる。   If it is determined in step S705 or step S710 that the clock has been detected and the processing is terminated, the HDMI input port can be subjected to HPD calibration control by the “L” period of HPD at this time.

以上の実施例で述べたようにＴＶは、ＨＤＭＩの不具合を抱えたＨＤＭＩソース機器の接続により、ＴＶに接続されているＨＤＭＩ入力を有する全てのＨＤＭＩソース機器との接続性（画面表示）問題を回避することができるという効果がある。   As described in the above embodiment, the TV is connected to an HDMI source device having an HDMI defect, thereby causing connectivity (screen display) problems with all HDMI source devices having an HDMI input connected to the TV. There is an effect that it can be avoided.

本実施形態によってＨＤＭＩシンク機器におけるＨＤＭＩソース機器の接続性が安定し、信号が表示出来ない問題を回避することができる。
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。例えば、本発明のＨＤＭＩシンク機器をTVのみに限定するものではない。本発明はＨＤＭＩのシステムを構築できるＨＤＭＩシンク機器とＨＤＭＩソース機器の組合せからなるシステム全般に適用できる。またＨＰＤキャリブレーションを行うかどうかの選択をリモコンを用いて電子機器と対話的に設定できるようにしてもよい。 According to the present embodiment, the connectivity of the HDMI source device in the HDMI sink device is stabilized, and the problem that the signal cannot be displayed can be avoided.
In addition, this invention is not limited to the said embodiment, In the range which does not deviate from the summary, it can implement in various modifications. For example, the HDMI sink device of the present invention is not limited to a TV. The present invention can be applied to all systems including a combination of an HDMI sink device and an HDMI source device capable of constructing an HDMI system. In addition, the selection of whether or not to perform HPD calibration may be set interactively with an electronic device using a remote controller.

また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。   Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements according to different embodiments may be appropriately combined.

１…テレビ、１Ｂ…リモコン、１６…ＣＰＵ、６１〜６３…ＨＤＭＩケーブル、６１Ａ〜６３Ａ…ＣＥＣ制御ライン、６１Ｃ〜６３Ｃ…ＣＥＣ制御ライン、２０…比較器、３０１…ＨＤＭＩレシーバ、３０３…マイコン、３１０…ＨＤＭＩシンク機器、３１１…ＨＤＭＩソース機器。   DESCRIPTION OF SYMBOLS 1 ... Television, 1B ... Remote control, 16 ... CPU, 61-63 ... HDMI cable, 61A-63A ... CEC control line, 61C-63C ... CEC control line, 20 ... Comparator, 301 ... HDMI receiver, 303 ... Microcomputer, 310 ... HDMI sink device, 311 ... HDMI source device.

Claims (6)

外部のＨＤＭＩ（High-Definition Multimedia Interface）ソース機器からのＴＭＤＳ（Transition Minimized Differential Signaling）信号を受けこのＴＭＤＳ信号からＴＭＤＳクロックの有無を検出しこの検出結果を出力するＨＤＭＩレシーバと、
前記ＨＤＭＩレシーバから出力される前記検出結果を入力しこの入力された検出結果からＴＭＤＳクロックの有無を判定するマイコンとを備え、
前記ＨＤＭＩソース機器との接続に切替後、前記マイコンが前記入力された検出結果がＴＭＤＳクロック有りであると判定した場合には前記ＴＭＤＳ信号を用いてＨＤＭＩシンク機器として働き、前記マイコンが前記入力された検出結果がＴＭＤＳクロック無しであると判定した場合にはＨＤＭＩシンク機器として働かないことを特徴とする電子機器。 An HDMI receiver that receives a TMDS (Transition Minimized Differential Signaling) signal from an external HDMI (High-Definition Multimedia Interface) source device, detects the presence or absence of a TMDS clock from the TMDS signal, and outputs the detection result;
A microcomputer that inputs the detection result output from the HDMI receiver and determines the presence or absence of a TMDS clock from the input detection result;
After switching to the connection with the HDMI source device, if the microcomputer determines that the input detection result has a TMDS clock, it works as an HDMI sink device using the TMDS signal, and the microcomputer is input to the HDMI source device. An electronic device that does not function as an HDMI sink device when it is determined that the detected result is that there is no TMDS clock. 外部のＨＤＭＩ（High-Definition Multimedia Interface）ソース機器からのＴＭＤＳ（Transition Minimized Differential Signaling）信号を受けこのＴＭＤＳ信号からＴＭＤＳクロックの有無を検出しこの検出結果を出力するＨＤＭＩレシーバと、
前記ＨＤＭＩレシーバから出力される前記検出結果を入力しこの入力された検出結果からＴＭＤＳクロックの有無を判定するマイコンとを備え、
前記ＨＤＭＩソース機器との接続に切替後に規定長期間のホットプラグディテクト“Ｌ”信号を前記ＨＤＭＩソース機器へ出力し、前記マイコンが前記入力された検出結果がＴＭＤＳクロック有りであると判定した場合には前記ＴＭＤＳ信号を用いてＨＤＭＩシンク機器として働き、前記マイコンが前記入力された検出結果がＴＭＤＳクロック無しであると判定した場合には前記規定長より長い期間のホットプラグディテクト“Ｌ” 信号を前記ＨＤＭＩソース機器へ出力する延長処理を実行することを特徴とする電子機器。 An HDMI receiver that receives a TMDS (Transition Minimized Differential Signaling) signal from an external HDMI (High-Definition Multimedia Interface) source device, detects the presence or absence of a TMDS clock from the TMDS signal, and outputs the detection result;
A microcomputer that inputs the detection result output from the HDMI receiver and determines the presence or absence of a TMDS clock from the input detection result;
When switching to connection with the HDMI source device, a hot plug detect “L” signal for a specified long period is output to the HDMI source device, and the microcomputer determines that the input detection result has a TMDS clock. Works as an HDMI sink device using the TMDS signal, and when the microcomputer determines that the inputted detection result is that there is no TMDS clock, the hot plug detect “L” signal for a period longer than the specified length is sent to the microcomputer. An electronic device that executes an extension process of outputting to an HDMI source device. 前記延長処理は更に前記ホットプラグディテクト“Ｌ”期間の漸増を繰り返し前記ホットプラグディテクト “Ｌ”期間が所定の長さに達した場合にはエラー処理を行うことを特徴とする請求項２に記載の電子機器。   3. The extension process according to claim 2, wherein the extension process further repeats a gradual increase of the hot plug detect “L” period, and performs an error process when the hot plug detect “L” period reaches a predetermined length. Electronic equipment. 更に表示部を備え、前記マイコンが前記入力された信号がＴＭＤＳクロック検出信号であると判定した場合には前記ＴＭＤＳ信号を用いて前記表示部に前記ＴＭＤＳ信号を表示するＨＤＭＩシンク機器として働くことを特徴とする請求項１または請求項２に記載の電子機器。   And a display unit, and when the microcomputer determines that the input signal is a TMDS clock detection signal, the microcomputer functions as an HDMI sink device that displays the TMDS signal on the display unit using the TMDS signal. The electronic device according to claim 1, wherein the electronic device is characterized by the following. 外部のＨＤＭＩ（High-Definition Multimedia Interface）ソース機器からのＴＭＤＳ（Transition Minimized Differential Signaling）信号を受けこのＴＭＤＳ信号からＴＭＤＳクロック検出信号を選別して出力するステップと、
この出力される信号を入力しこの入力された信号がＴＭＤＳクロック検出信号であるかないか判定するステップとを
含みＨＤＭＩシンク機器との接続に切替後、前記判定が前記入力された信号がＴＭＤＳクロック検出信号である場合には前記ＴＭＤＳ信号を用いてＨＤＭＩシンク機器として働き、前記判定が前記入力された信号がＴＭＤＳクロック検出信号でない場合にはエラー処理を行うことを特徴とする電子機器の制御方法。 Receiving a TMDS (Transition Minimized Differential Signaling) signal from an external HDMI (High-Definition Multimedia Interface) source device and selecting and outputting a TMDS clock detection signal from the TMDS signal;
A step of inputting the output signal and determining whether the input signal is a TMDS clock detection signal or not, and after switching to a connection with an HDMI sink device, the determination is performed when the input signal is detected as a TMDS clock detection signal. A control method for an electronic device, wherein when the signal is a signal, the TMDS signal is used as an HDMI sink device, and when the input signal is not a TMDS clock detection signal, error processing is performed. 前記マイコンが前記入力された検出結果がＴＭＤＳクロック無しであると判定した場合にはエラー処理を行うことを特徴とする請求項１に記載の電子機器。   The electronic apparatus according to claim 1, wherein when the microcomputer determines that the input detection result indicates that there is no TMDS clock, error processing is performed.
JP2009176736A 2009-07-29 2009-07-29 Electronic device, and method of controlling electronic device Pending JP2011035452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009176736A JP2011035452A (en) 2009-07-29 2009-07-29 Electronic device, and method of controlling electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009176736A JP2011035452A (en) 2009-07-29 2009-07-29 Electronic device, and method of controlling electronic device

Publications (1)

Publication Number Publication Date
JP2011035452A true JP2011035452A (en) 2011-02-17

Family

ID=43764126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009176736A Pending JP2011035452A (en) 2009-07-29 2009-07-29 Electronic device, and method of controlling electronic device

Country Status (1)

Country Link
JP (1) JP2011035452A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021112368A1 (en) * 2019-12-02 2021-06-10 삼성전자 주식회사 Device and method for image processing
JP7482407B2 (en) 2020-11-02 2024-05-14 プレミアムオーディオカンパニーテクノロジーセンター株式会社 Audio Processing Device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107750A (en) * 1990-08-29 1992-04-09 Nec Corp File managing system
JP2006295825A (en) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and electronic apparatus
JP2007288407A (en) * 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd Television receiver
JP2008035060A (en) * 2006-07-27 2008-02-14 Sharp Corp Method of detecting connection of hdmi apparatus and program
JP2008271460A (en) * 2007-04-25 2008-11-06 Sony Corp Data receiving apparatus, data transmitting apparatus, information processing method, and computer program
JP2009177229A (en) * 2008-01-21 2009-08-06 Nec Electronics Corp Receiving circuit
JP2010034656A (en) * 2008-07-25 2010-02-12 Sony Corp Signal processing apparatus, signal processing method and program

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107750A (en) * 1990-08-29 1992-04-09 Nec Corp File managing system
JP2006295825A (en) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and electronic apparatus
JP2007288407A (en) * 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd Television receiver
JP2008035060A (en) * 2006-07-27 2008-02-14 Sharp Corp Method of detecting connection of hdmi apparatus and program
JP2008271460A (en) * 2007-04-25 2008-11-06 Sony Corp Data receiving apparatus, data transmitting apparatus, information processing method, and computer program
JP2009177229A (en) * 2008-01-21 2009-08-06 Nec Electronics Corp Receiving circuit
JP2010034656A (en) * 2008-07-25 2010-02-12 Sony Corp Signal processing apparatus, signal processing method and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021112368A1 (en) * 2019-12-02 2021-06-10 삼성전자 주식회사 Device and method for image processing
JP7482407B2 (en) 2020-11-02 2024-05-14 プレミアムオーディオカンパニーテクノロジーセンター株式会社 Audio Processing Device

Similar Documents

Publication Publication Date Title
US8525691B2 (en) Electric equipment with digital interface and method for controlling the same
US8918829B2 (en) Communication system and transmitting-receiving device
US8199258B2 (en) Receiving apparatus and control method thereof
JP5091578B2 (en) Video processing apparatus and video processing method
JP5573361B2 (en) Transmission device, reception device, transmission method, reception method, and transmission / reception device
JP5050807B2 (en) REPRODUCTION DEVICE, DISPLAY DEVICE, REPRODUCTION METHOD, AND DISPLAY METHOD
US20100231795A1 (en) Apparatus to process signal of digital interface and method thereof
EP2023628A1 (en) Video apparatus and method for recognizing digital interface thereof
JP2007078980A (en) Image display system
US20090219445A1 (en) Electronic Apparatus and Display Control Method
JP6304040B2 (en) Electronic device, data block transmission method, transmission signal content determination method, and transmission / reception system
EP1672922A2 (en) Electronic device and method of controlling same
US20110187929A1 (en) Communication apparatus
JP4799337B2 (en) Display device, AV device, and display system including these
JP2008034976A (en) Display device and system
JP2009246461A (en) Electronic device and control method for electronic device
US20100077442A1 (en) Communication control device and communication control method in audio visual device system, and television receiver
JP2011035452A (en) Electronic device, and method of controlling electronic device
JP6884199B2 (en) Electronic devices and display methods
JP2009071396A (en) Address setting method, communication system and transmission apparatus
JP2009093696A (en) Test system for information reproducing system
KR101369390B1 (en) Image reproducing apparatus with decision function of audio and video input signal and method thereof
JP5349663B2 (en) Video processing apparatus and video processing method
KR101461960B1 (en) Image display device and audio signal control method
JP6417783B2 (en) Data processing device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104