JP2011029787A - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
JP2011029787A
JP2011029787A JP2009171431A JP2009171431A JP2011029787A JP 2011029787 A JP2011029787 A JP 2011029787A JP 2009171431 A JP2009171431 A JP 2009171431A JP 2009171431 A JP2009171431 A JP 2009171431A JP 2011029787 A JP2011029787 A JP 2011029787A
Authority
JP
Japan
Prior art keywords
signal
pulse width
unit
width modulation
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009171431A
Other languages
English (en)
Inventor
Kiyoshi Ishijima
清 石嶋
Morihito Morishima
守人 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2009171431A priority Critical patent/JP2011029787A/ja
Publication of JP2011029787A publication Critical patent/JP2011029787A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

【課題】非線形処理で生じる高調波の折り返しノイズを低減する。
【解決手段】信号処理装置100は、サンプリング周波数FsでサンプリングされたPCMデータDinにオーバーサンプリング処理を施すオーバーサンプリング回路20と、補間処理によってサンプリング周波数を128Fsまで高める補間回路30と、補間回路30の出力信号にスライス処理を施すスライス回路40と、ノイズシェーパ50と、PWM回路60とを備える。
【選択図】図1

Description

本発明は、D級増幅器の前段の非線形処理で生じる高調波の折り返しノイズを低減する技術に関する。
D級増幅器は、入力信号に応じてパルス幅やパルスの時間密度が変調された2値の出力信号を生成する。入力信号のレベルが所定範囲を超えると、D級増幅器の出力信号が歪む。そこで、特許文献1には入力信号のレベルを制限する振幅制限回路を設ける技術が開示されている。
特開2007−124625号公報(請求項1及び2)
しかしながら、振幅制限回路で振幅が制限されると高調波成分が発生する。例えば、図6に示すように入力信号INを第1レベルL1と第2レベルL2とで制限を掛けると、振幅制限された波形には丸で囲む部分に角ができてしまう。このような角には高調波成分が多く含まれる。この高調波成分は、サンプリング周波数で折り返り、可聴帯域に折り返しノイズとして混入し、異音として再生されることがあるといった不都合があった。
本発明は、以上の事情に鑑みてなされたものであり、スライサやクリッパーといった非線形処理で生じる高調波の折り返しノイズを低減することを解決課題とする。
以上の課題を解決するために、本発明に係る信号処理装置は、アナログ信号を第1の周波数でサンプリングして第1デジタル信号に変換するサンプリング手段と、前記第1デジタル信号のサンプリング周波数を前記第1の周波数から前記第1の周波数よりも高い第2の周波数に変換して第2デジタル信号を出力する周波数変換手段と、前記第2デジタル信号に非線形処理を施して第3デジタル信号を出力する非線形処理手段と、前記第3デジタル信号に基づいてパルス幅変調を施して出力信号を生成するパルス幅変調手段と、を備えたことを特徴とする。
非線形処理では、信号の基本波周波数に対する高調波周波数に歪成分が発生する。基本波周波数は可聴帯域内の周波数であり、周波数が高くなるにつれ歪成分は次第に減衰する。但し、歪成分はナイキスト周波数で折り返す。仮に、周波数変換する前に非線形処理を施すと、サンプリング周波数の1/2の周波数で折り返すため、可聴帯域に折り返しノイズが発生する。これに対して、本発明では、周波数変換手段によって第1の周波数から第2の周波数へ周波数変換した後に、非線形処理を施す。したがって、折り返しノイズが可聴帯域内に混入するのを抑圧することができる。
なお、非線形処理としては、スライス処理やクリップ処理などの振幅を制限する処理が含まれる。
ここで、周波数変換手段は、サンプリング周波数を変換できるのであれば、どのような手法を用いてもよい。例えば、前記周波数変換手段は、前記第1デジタル信号をオーバーサンプリングして前記第2デジタル信号を生成するオーバーサンプリング部を備えても良いし、あるいは、前記周波数変換手段は、前記第1デジタル信号をオーバーサンプリングするオーバーサンプリング部と、前記オーバーサンプリング部の出力信号に補間処理を施して前記第2デジタル信号を出力する補間部とを備えるものであってもよい。
オーバーサンプリングは、サンプリング定理による折り返しノイズを可聴帯域外の高周波領域にシフトさせて、SN比を改善するために実行されるところ、本発明によれば、オーバーサンプリングのための周波数変換と、非線形処理の折り返しノイズを低減するための周波数変換を兼用することができる。よって構成を簡素化することができる。
上述した信号処理装置において、前記パルス幅変調手段は、前記第2デジタル信号にノイズシェーピング処理を施すノイズシェーピング部と、前記ノイズシェーピング部の出力信号にパルス幅変調を施してパルス幅変調信号を生成するパルス幅変調部とを備えることが好ましい。ノイズシェーピング処理によって、可聴帯域内の量子化ノイズを可聴帯域外の高周波領域にシフトさせることができる。
上述した信号処理装置において、前記パルス幅変調手段は、可聴帯域と比較してパルス幅変調のキャリア周波数におけるゲインが小さくなる周波数特性を有するフィルタ部と、 ノイズシェーピング処理を施すノイズシェーピング部と、デジタル的にパルス幅変調を施してパルス幅変調信号を生成するデジタルパルス幅変調部とを備え、前記第2デジタル信号を前記フィルタ部に供給し、前記フィルタ部の出力信号を前記ノーズシェーピング部に供給し、前記ノーズシェーピング部の出力信号を前記デジタルパルス幅変調部に供給するか、又は、前記第2デジタル信号を前記ノーズシェーピング部に供給し、前記ノーズシェーピング部の出力信号を前記フィルタ部に供給し、前記フィルタ部の出力信号を前記デジタルパルス幅変調部に供給する、ことが好ましい。
パルス幅変調部は、キャリア周波数でノイズシェーピング部の出力信号をパルス幅変調するところ、出力信号に非線形処理に伴う歪成分が重畳していると、キャリア周波数近傍の歪成分がキャリア周波数で混変調を起す。これによって、可聴帯域にノイズが発生する。この発明によれば、フィルタ部はキャリア周波数のゲインが小さいので、非線形処理に伴う歪成分を低減することができる。また、フィルタ部はパルス幅変調がなされる前に、キャリア周波数近傍の非線形処理に伴う歪成分を抑圧すればよいので、フィルタ部→ノーズシェーピング部→デジタルパルス幅変調部の順に構成してもよいし、ノーズシェーピング部→フィルタ部→デジタルパルス幅変調部の順に構成してもよい。
なお、フィルタ部はローパスフィルタで構成してもよいし、あるいは、中心周波数がキャリア周波数となるトラップフィルタで構成してもよい。
また、上述した信号処理装置において、前記デジタルパルス幅変調部の替わりに、デジタル信号からアナログ信号に変換するDA変換部と、前記DA変換部の出力信号にアナログ的にパルス幅変調を施してパルス幅変調信号を生成するアナログパルス幅変調部とを備えるものであってよい。すなわち、パルス幅変調はデジタル的に行ってもよいし、あるいはアナログ的に行ってもよい。
本発明の第1実施形態に係る信号処理装置の構成を示すブロック図である。 周波数Fsでスライス処理を実行した場合に発生する歪の周波数成分を示す説明図である。 周波数128Fsでスライス処理を実行した場合に発生する歪の周波数成分を示す説明図である。 本発明の第2実施形態に係る信号処理装置の構成を示すブロック図である。 PWM回路から出力されるスライス処理で発生する歪の周波数成分を示す説明図である。 スライス処理における高調波歪を説明するための波形図である。
<1.第1実施形態>
次に、本願に好適な実施の形態について、図面を参照して説明する。なお、以下に説明する実施形態は、処理系統は1系統であるが、同様の処理系統を設けて、LチャンネルおよびRチャンネルに対応した信号処理装置としてもよい。
図1は、第1実施形態の信号処理装置100の構成を示すブロック図である。本実施形態の信号処理装置100は、オーディオインターフェース回路10、オーバーサンプリング回路20、補間回路30、及びスライス回路40を備える。
オーディオインターフェース回路10は、外部から供給されるアナログ形式のオーディオ信号Vinをサンプリング周波数FsでサンプリングしてPCM形式のオーディオデータDin(以下、単に「PCMデータ」という。)に変換する。この例においてサンプリング周波数Fsは48KHzである。さらに、オーディオインターフェース回路10は、データ形式をシリアル形式からパラレル形式に変換したり、オーバーサンプリング回路20へPCMデータDinを受け渡すときのタイミングを調整する。なお、オーディオインターフェース回路10からAD変換の機能を分離して、その前段にAD変換回路を設けてもよい。この場合には、オーディオインターフェース回路10にサンプリング周波数FsでサンプリングされたPCMデータDinが供給され、オーディオインターフェース回路10にてデータ形式の変換やタイミング調整が行われる。
オーバーサンプリング回路20は、PCMデータDinにオーバーサンプリング処理を施して第1データD1を生成する。オーバーサンプリング回路20は、所定倍(この例では4倍)のオーバーサンプリングフィルタにて構成されており、ナイキスト周波数を上げ、入力されたPCMデータDinの量子化誤差ノイズのレベルを低下させるために用いる。
オーバーサンプリング回路20は、FIRフィルタなどによって構成することができる。
補間回路30は、第1データD1を補間してサンプリング周波数を128Fsまで高めて、第2データD2を生成する。補間処理は例えば線形補間により行われる。この例では、サンプリング周波数を32倍に高める。この場合には、第1データD1のあるサンプルと次のサンプルとの間を時間的に32等分して、サンプル間に31個のサンプルを線形で生成する。補間回路30は、例えば、乗算器を用いること無く、ビットシフト回路と加算回路とで構成することができる。
ここで、オーバーサンプリング回路20と補間回路30は、PCMデータDinのサンプリング周波数を第1の周波数Fsから第2の周波数128Fsに変換する周波数変換手段として機能する。
次に、スライス回路40は所定の振幅以上の信号レベルを一定にするスライス処理を施して出力データを生成する。これによって、後述するスピーカ90に大振幅の信号が入力に供給されるのを防止できる。
次に、ノイズシェーパ50は、パルス幅変調の語長が制限されることによりナイキスト周波数帯域全体で一様に分布している量子化誤差ノイズを可聴周波数帯域内において低減させるノイズシェーピング処理を実行して出力データを生成する。
次に、PWM回路60は、デジタル回路で構成しても良いし、あるいはアナログ回路で構成してもよい。但し、アナログ回路で構成する場合には、図示せぬDA変換器を介してノイズシェーパ50の出力データをアナログ信号に変換した後、PWM回路60に供給する。
PWM回路60には各種の方式があるが、例えば、入力信号とフィードバック信号とを合成した信号を積分して積分信号を出力する積分回路と、三角波信号を発生する三角波発生回路と、積分信号と三角波信号とを比較して、比較結果に基づいてパルス幅変調したパルス幅変調信号を生成するコンパレータと、パルス幅変調信号の高域周波数成分を減衰させてフィードバック信号として積分回路に供給するローパスフィルタを備えたものがある。この場合、三角波信号の基本周波数がキャリア周波数となる。
バッファアンプ70は、PWM回路60の出力信号を増幅して、ローパスフィルタ80に供給する。ローパスフィルタ80は、可聴帯域より高域の周波数成分を除去してスピーカ95に供給する。スピーカ90は電気信号を音に変換して放音する。
次に、信号処理装置100の特徴について説明する。信号処理装置100では、スライス回路40を、サンプリング周波数が128Fsとなる補間回路30の後段に配置してある。
仮にスライス回路40をオーディオインターフェース回路10とオーバーサンプリング回路20との間に配置したとすれば、スライス回路40は周波数Fsで動作する。PCMデータDinにスライス処理を施すと、高調波成分が発生し、ナイキスト周波数Fs/2で高調波成分が折り返す。図2に、周波数Fsでスライス処理を実行した場合に発生する歪の周波数成分を示す。同図において、周波数Fs/2以下の領域で、矢印を付したスペクトラムが折り返しの成分である。このように可聴帯域中にノイズが発生するのが問題となる。
これに対して、本実施形態では、スライサ回路40を周波数128Fsで動作させている。このため、折り返しの周波数は64Fsとなる。そのような高い周波数ではスライス処理に伴う歪の高調波成分も十分減衰している。したがって、可聴帯域中に発生する折り返しノイズを十分抑圧することができる。
図3に周波数128Fsでスライス処理を実行した場合に発生する歪の周波数成分を示す。図2と比較すると明らかなように、周波数Fs/2での折り返しノイズは存在しない。但し、低周波数領域に点線で示すノイズ成分が若干発生する。このノイズ成分は、PWM回路60においてパルス幅変調を行う際に、キャリア周波数との混変調歪に起因する。即ち、キャリア周波数の近傍における歪の周波数とキャリア周波数との和と差の成分が混変調歪として発生するが、そのうち差の成分が低周波数領域に発生するのである。実際には差の成分が周波数「0」で折り返すなど、ノイズ成分の周波数は複雑である。
仮に、キャリア周波数が8Fsであるとすれば、図3において点線で囲んだ周波数8Fsの近傍のノイズ成分に起因して低周波領域において点線で示すノイズ成分が現れるのである。
<2.第2実施形態>
次に、第2実施形態について説明する。第2実施形態に係る信号処理装置200は、スライス回路40とノイズシェーパ50との間にローパスフィルタ45を設けた点を除いて、第1実施形態の信号処理装置100と同様に構成されている。
図4に第2実施形態に係る信号処理装置200のブロック図を示す。このローパスフィルタ45はPWM回路60のキャリア周波数にける混変調を低減するために用いられる。図5に、PWM回路60から出力されるスライス処理で発生する歪の周波数成分を示す。混変調歪に起因するノイズが発生するのは、キャリア周波数付近にスライス処理に起因するノイズ成分がPWM回路50の入力信号に重畳しているからである。
図5に、PWM回路60から出力されるスライス処理で発生する歪の周波数成分を示す。ローパスフィルタ45は、図5に示すように、ゲインが周波数Fs/2から落ち始める減衰特性を有する(一点鎖線で図示)。このため、キャリア周波数を8Fsとしたとき、キャリア周波数の近傍では、スライス処理で発生する歪が十分減衰している。このため、混変調歪に起因するノイズが低周波領域に発生しない。
よって、第2実施形態によれば、より一層、可聴帯域のノイズ成分を抑圧して、品質を向上させることができる。
<3.変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。
(1)上述した実施形態では、信号処理によって高周波数に歪成分を発生させる要素として、スライス回路40を想定したが、本発明はこれに限定されるものではなく、高周波数に歪成分を発生させる処理であれば、どのような処理であっても適用できる。すなわち、非線形処理を施す手段を有する場合に適用可能である。そのような非線形処理には、クリップ処理が含まれる。
(2)上述した第2実施形態においては、ローパスフィルタ45を採用したが、本発明はこれに限定されるものではなく、要はパルス幅変調のキャリア周波数の近傍において可聴帯域よりも減衰率が大きな周波数特性を有するフィルタであればよい。ここで、キャリア周波数の近傍とは、混変調による可聴帯域へのノイズ成分の混入を考慮すると、キャリア周波数を中心として土20KHzの範囲と考えることができる。このようなフィルタには、バンドパスフィルタの逆特性をした、いわゆるトラップフィルタが含まれる。
(3)上述した第2実施形態においては、ローパスフィルタ45をスライス回路40とノイズシェーパ50との間に設けたが、本発明はこれに限定されるものではなく、歪の発生源であるスライス回路50からPWM回路60の間に設ければよい。このため、ノイズシェーパ50とPWM回路60の間にローパスフィルタ45を設ければよい。

(4)上述した実施形態及び変形例において、においては、ローパスフィルタ45をスライス回路40とノイズシェーパ50との間に設けたが、本発明はこれに限定されるものではなく、歪の発生源であるスライス回路50からPWM回路60の間に設ければよい。このため、ノイズシェーパ50とPWM回路60の間にローパスフィルタ45を設ければよい。
10……オーディオインターフェース回路、20……オーバーサンプリング回路、30……補間回路、40……スライス回路、50……ノイズシェーパ、45……ローパスフィルタ、60……PWM回路、100,200……信号処理装置。

Claims (6)

  1. 第1デジタル信号のサンプリング周波数を前記第1の周波数から前記第1の周波数よりも高い第2の周波数に変換して第2デジタル信号を出力する周波数変換手段と、
    前記第2デジタル信号に非線形処理を施して第3デジタル信号を出力する非線形処理手段と、
    前記第3デジタル信号に基づいてパルス幅変調を施して出力信号を生成するパルス幅変調手段と、
    を備えたことを特徴とする信号処理装置。
  2. 前記周波数変換手段は、前記第1デジタル信号をオーバーサンプリングして前記第2デジタル信号を生成するオーバーサンプリング部を備えることを特徴とする請求項1に記載の信号処理装置。
  3. 前記周波数変換手段は、前記第1デジタル信号をオーバーサンプリングするオーバーサンプリング部と、前記オーバーサンプリング部の出力信号に補間処理を施して前記第2デジタル信号を出力する補間部とを備えることを特徴とする請求項1に記載の信号処理装置。
  4. 前記パルス幅変調手段は、
    前記第2デジタル信号にノイズシェーピング処理を施すノイズシェーピング部と、
    前記ノイズシェーピング部の出力信号にパルス幅変調を施してパルス幅変調信号を生成するデジタルパルス幅変調部とを備える、
    ことを特徴とする請求項2又は3に記載の信号処理装置。
  5. 前記パルス幅変調手段は、
    可聴帯域と比較してパルス幅変調のキャリア周波数におけるゲインが小さくなる周波数特性を有するフィルタ部と、
    ノイズシェーピング処理を施すノイズシェーピング部と
    デジタル的にパルス幅変調を施してパルス幅変調信号を生成するデジタルパルス幅変調部とを備え、
    前記第2デジタル信号を前記フィルタ部に供給し、前記フィルタ部の出力信号を前記ノーズシェーピング部に供給し、前記ノーズシェーピング部の出力信号を前記デジタルパルス幅変調部に供給するか、
    又は、前記第2デジタル信号を前記ノーズシェーピング部に供給し、前記ノーズシェーピング部の出力信号を前記フィルタ部に供給し、前記フィルタ部の出力信号を前記デジタルパルス幅変調部に供給する、
    ことを特徴とする請求項2又は3に記載の信号処理装置。
  6. 前記デジタルパルス幅変調部の替わりに、
    デジタル信号からアナログ信号に変換するDA変換部と、
    前記DA変換部の出力信号にアナログ的にパルス幅変調を施してパルス幅変調信号を生成するアナログパルス幅変調部とを備える、
    ことを特徴とする請求項4又は5に記載の信号処理装置。
JP2009171431A 2009-07-22 2009-07-22 信号処理装置 Pending JP2011029787A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009171431A JP2011029787A (ja) 2009-07-22 2009-07-22 信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009171431A JP2011029787A (ja) 2009-07-22 2009-07-22 信号処理装置

Publications (1)

Publication Number Publication Date
JP2011029787A true JP2011029787A (ja) 2011-02-10

Family

ID=43638055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009171431A Pending JP2011029787A (ja) 2009-07-22 2009-07-22 信号処理装置

Country Status (1)

Country Link
JP (1) JP2011029787A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021384A (ja) * 2011-07-07 2013-01-31 Rohm Co Ltd パルス幅変調システムおよび音声信号出力装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152779A (ja) * 1990-10-16 1992-05-26 Sony Corp ノンリニアディジタル信号処理回路
JP2002158548A (ja) * 2000-11-17 2002-05-31 Sony Corp デジタルパワーアンプ
JP2005223667A (ja) * 2004-02-06 2005-08-18 Digian Technology Inc オーディオ信号増幅方法および装置
JP2009005302A (ja) * 2007-06-25 2009-01-08 Yamaha Corp デジタルアンプ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152779A (ja) * 1990-10-16 1992-05-26 Sony Corp ノンリニアディジタル信号処理回路
JP2002158548A (ja) * 2000-11-17 2002-05-31 Sony Corp デジタルパワーアンプ
JP2005223667A (ja) * 2004-02-06 2005-08-18 Digian Technology Inc オーディオ信号増幅方法および装置
JP2009005302A (ja) * 2007-06-25 2009-01-08 Yamaha Corp デジタルアンプ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021384A (ja) * 2011-07-07 2013-01-31 Rohm Co Ltd パルス幅変調システムおよび音声信号出力装置

Similar Documents

Publication Publication Date Title
US7058464B2 (en) Device and method for signal processing
EP2509218A1 (en) System and method for generating a pulse-width modulated signal
US20080297382A1 (en) Pulse-width modulation of pulse-code modulated signals at selectable or dynamically varying sample rates
JP2008523648A (ja) 入力信号をパルス幅変調するための装置
JP4311437B2 (ja) D級増幅装置
JP4952239B2 (ja) D級増幅器
JP2009005073A (ja) デジタルアナログ変換器と歪補正回路
JP4477623B2 (ja) デジタルパルス幅制御式振動モジュレータ
JP5133172B2 (ja) Fm送信回路及びオーバーサンプリング処理回路
JP2011029787A (ja) 信号処理装置
JP5920109B2 (ja) 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置
JP3858785B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
US9431973B2 (en) Pulse-width modulation generator
Yu et al. A pseudo-natural sampling algorithm for low-cost low-distortion asymmetric double-edge PWM modulators
US10972123B1 (en) Signal processing structure
JP7213947B2 (ja) デルタシグマ変調装置及び通信機器
JP2008520150A (ja) Pwm入力信号を増幅する装置
Adrian et al. A review of design methods for digital modulators
WO2020003745A1 (ja) オーディオ装置、オーディオ再生方法及びオーディオ再生プログラム
JP6098517B2 (ja) デジタルオーディオアンプ及び電源回路
JP4568671B2 (ja) 信号再生装置
JP5795503B2 (ja) パルス幅変調システムおよび音声信号出力装置
CN115483907A (zh) 信号处理器及信号处理方法
Yu et al. An FPGA-based digital class-D amplifier with power supply error correction
JP2008148212A (ja) 通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604