JP2011022880A - Method of verifying program, program verification device, and portable terminal device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To take out JTAG signals while maintaining security properties without dismantling a casing of a portable phone. <P>SOLUTION: A CPU core 22 of the portable phone is supplied with a high-level (H) debug mode transition control signal via a voice output terminal 15 and shifts to a debug mode only when a regular unique authentication code is supplied. A parallel data line with one end in a shape of a card type semiconductor memory is connected to an external memory attachment section 16 of the portable phone. In the debug mode, a JTAG controller 23 of a CPU 19 is connected to a debugger device 31 via the parallel data line for debugging a software program to be inspected. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、例えば携帯電話機、ＰＨＳ電話機（PHS：Personal Handyphone System）、ＰＤＡ装置（PDA：Personal Digital Assistant）、携帯ゲーム機、ノート型のパーソナルコンピュータ装置等の携帯端末装置の他、あらゆる電子機器に設けられている集積回路の動作検証を行うオンチップ・エミュレータ装置に適用して好適なプログラム検証方法、プログラム検証装置に関する。また、このプログラム検証装置を備えた携帯端末装置に関する。   The present invention can be applied to various electronic devices in addition to portable terminal devices such as cellular phones, PHS phones (PHS: Personal Handyphone System), PDA devices (PDA: Personal Digital Assistant), portable game machines, and notebook personal computer devices. The present invention relates to a program verification method and a program verification apparatus suitable for application to an on-chip emulator device that performs operation verification of an integrated circuit provided. The present invention also relates to a mobile terminal device provided with the program verification device.

従来、ＤＩＰパッケージ（DIP：Dual In-line Package）やＳＯＰパッケージ（SOP：Small Outline Package）と呼ばれるＩＣチップが主流の時代には、プリント基板は両面基板となっており、ＩＣチップ（IC：Integrated Circuit：集積回路）の各端子がプリント基板から突出する状態で、該ＩＣチップがプリント基板上に設けられていた。このため、オシロスコープやロジックアナライザ等の測定器のプローブ（針）を上記各端子に接触させて直接的に信号を検出することで、回路開発時のデバッグや出荷時の検査等が可能であった。   Conventionally, when IC chips called DIP package (DIP: Dual In-line Package) and SOP package (SOP: Small Outline Package) have been mainstream, printed circuit boards are double-sided, and IC chips (IC: Integrated The IC chip was provided on the printed circuit board with each terminal of the circuit projecting from the printed circuit board. For this reason, debugging at the time of circuit development, inspection at the time of shipment, etc. were possible by contacting the probe (needle) of a measuring instrument such as an oscilloscope or logic analyzer with the above terminals and directly detecting the signal. .

しかし、半導体技術の進歩によりＩＣチップのピン間隔も狭くなり上記プローブによる検査が困難となった。また、表面実装のＢＧＡパッケージ（BGA：Ball Grid Array）の場合は、プローブによる検査は不可能なものとなった。   However, with the advancement of semiconductor technology, the pin spacing of the IC chip is narrowed, making it difficult to inspect with the probe. In the case of a surface-mounted BGA package (BGA: Ball Grid Array), inspection with a probe is impossible.

このため、検査時に、ＩＣチップ内の各回路を数珠繋ぎにし、内部状態を順番に読み出すバウンダリスキャンテスト(Boundary Scan Test)が行われるようになった。そして、このバウンダリスキャンテストの方式は、ヨーロッパ諸国及びアメリカ合衆国の業界団体(＝JTAG：Joint Test Action Group)により「ＪＴＡＧ方式」として統一規格化され、ＩＥＥＥ標準１１４９．１（IEEE：Institute of Electrical and Electronic Engineers＝電気電子技術者協会）として標準化されるに至っている。   For this reason, at the time of inspection, a boundary scan test (Boundary Scan Test) is performed in which each circuit in the IC chip is connected in a row and the internal state is sequentially read. This boundary scan test method has been standardized as a “JTAG method” by industry groups (= JTAG: Joint Test Action Group) in European countries and the United States of America, and IEEE Standard 1149.1 (IEEE: Institute of Electrical and Electronic). Engineers = Association of Electrical and Electronic Engineers).

近年において、このようなＪＴＡＧ方式は、ソフトウェアプログラムのデバッグが可能なように機能拡張されており、この拡張機能を備えた「ＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）」と呼ばれるオンチップ・エミュレータを用いて、システムのソフトウェアプログラムのデバッグ等が行われている。   In recent years, such a JTAG system has been expanded so that software programs can be debugged. On-board called “JTAG-ICE (ICE: In-Circuit Emulator: registered trademark)” equipped with this extended function. The system software program is debugged using a chip emulator.

一方、携帯電話機等の携帯端末装置は、年々、機能の多様化及び小型化が進み、内部構造が複雑化すると共に、大規模なソフトウェアプログラムの開発が必要となっている。そして、大規模なソフトウェアプログラムの開発を行うためにも、当該ソフトウェアプログラムのデバッグ時における上記ＪＴＡＧ−ＩＣＥの重要性も高まっている。   On the other hand, mobile terminal devices such as mobile phones have been diversified in function and miniaturized year by year, the internal structure has become complicated, and large-scale software programs have to be developed. In order to develop a large-scale software program, the importance of the JTAG-ICE at the time of debugging the software program is also increasing.

このＪＴＡＧ−ＩＣＥを用いてソフトウェアプログラムのデバッグが可能な携帯端末装置には、図５に示すＣＰＵ１００に、ＣＰＵコア１０１と共に、ソフトウェアプログラムのデバッグ用の４本〜６本の配線を備えたＪＴＡＧコントローラ１０２が設けられている。ソフトウェアプログラムのデバッグ時には、このＪＴＡＧコントローラ１０２の配線を、パーソナルコンピュータ装置１０４に接続されたＪＴＡＧ−ＩＣＥ１０３に対してパラレル接続する。そして、このＪＴＡＧ−ＩＣＥ１０３を用いて、ＣＰＵ１００の動作を任意のタイミングで停止させたり、レジスタやメモリの内容を読み書きすることで、ソフトウェアプログラムに基づくＣＰＵ１００の動作を検証し、該ソフトウェアプログラムのデバッグを行う。   A portable terminal device capable of debugging a software program using this JTAG-ICE includes a JTAG controller including a CPU core 101 and four to six wires for debugging a software program in addition to the CPU core 101 shown in FIG. 102 is provided. When debugging the software program, the wiring of the JTAG controller 102 is connected in parallel to the JTAG-ICE 103 connected to the personal computer device 104. Then, by using this JTAG-ICE 103, the operation of the CPU 100 is stopped at an arbitrary timing, and the operation of the CPU 100 based on the software program is verified by reading and writing the contents of the register and the memory, and the software program is debugged. Do.

なお、本発明に関連する先行技術としては、特開２００６−５１０９８０号の公開特許公報（特許文献１）に、単一の集積回路上の複数の試験アクセス・ポート・コントローラにアクセスする方法、及び装置が開示されている。   As prior art related to the present invention, Japanese Patent Application Laid-Open No. 2006-510980 (Patent Document 1) discloses a method of accessing a plurality of test access port controllers on a single integrated circuit, and An apparatus is disclosed.

特開２００６−５１０９８０号JP 2006-510980 A

しかし、従来、ＪＴＡＧ−ＩＣＥ１０３を用いて行うソフトウェアプログラムのデバッグには、以下の問題があった。   However, conventionally, there has been the following problem in debugging a software program using JTAG-ICE103.

まず、ＪＴＡＧコントローラ１０２に設けられている上記配線とＪＴＡＧ−ＩＣＥ１０３とをライン接続するためには、携帯端末装置の筐体を解体して、ＣＰＵ１００を露出させる必要がある。このため、上記筐体の解体時や再組み立て時に、筐体や他の部分を破損させてしまう問題がある。この問題は、近年において携帯端末装置の端末形状や内部構造が複雑化したことで、より顕著な問題となっている。   First, in order to make a line connection between the wiring provided in the JTAG controller 102 and the JTAG-ICE 103, it is necessary to disassemble the casing of the mobile terminal device and expose the CPU 100. For this reason, there is a problem that the casing and other parts are damaged when the casing is disassembled or reassembled. This problem has become more prominent due to the complexity of the terminal shape and internal structure of portable terminal devices in recent years.

ただ、上記筐体を解体しなければ上記配線とＪＴＡＧ−ＩＣＥ１０３とをライン接続できないということは、上述の問題が生ずる反面、ＪＴＡＧ信号の取り扱いに対して、ある程度のセキュリティ性が確保されていることを意味している。このため、簡単にＪＴＡＧ信号を取り出せるような構成にしてしまうと、逆にＪＴＡＧ信号の取り扱いに対するセキュリティ性が確保できないという、新たな問題を生ずる。   However, the fact that the wiring and JTAG-ICE 103 cannot be line-connected without disassembling the housing means that the above-mentioned problems occur, but a certain degree of security is ensured for handling JTAG signals. Means. For this reason, if the configuration is such that the JTAG signal can be easily extracted, there arises a new problem that the security for handling the JTAG signal cannot be secured.

次に、ＪＴＡＧコントローラ１０２に設けられている上記配線とＪＴＡＧ−ＩＣＥ１０３とをライン接続するためには、上述のように携帯端末装置の筐体を解体して、ＣＰＵ１００を露出させる必要がある。しかし、携帯端末装置が組み上がっている状態でしか発生しないバグや、各携帯端末装置毎に個別に発生するバグもある。このようなバグは、携帯端末装置の筐体を解体してしまっては修正できない問題がある。   Next, in order to make a line connection between the wiring provided in the JTAG controller 102 and the JTAG-ICE 103, it is necessary to disassemble the casing of the portable terminal device and expose the CPU 100 as described above. However, there are bugs that occur only when the mobile terminal device is assembled, and bugs that occur individually for each mobile terminal device. Such a bug has a problem that it cannot be corrected if the casing of the mobile terminal device is disassembled.

本発明は、上述の課題に鑑みてなされたものであり、携帯端末装置の筐体の解体を必要とすることなく、セキュリティ性を維持した状態でＪＴＡＧ信号の取り出しを可能とすることができ、これを通じて携帯端末装置が組み上がっている状態でしか発生しないバグや、各携帯端末装置毎に個別に発生するバグの修正も可能とすることができるようなプログラム検証方法、プログラム検証装置、及びこのプログラム検証装置を備えた携帯端末装置の提供を目的とする。   The present invention has been made in view of the above-described problems, and can take out a JTAG signal while maintaining security without requiring disassembly of the casing of the mobile terminal device. Through this, a program verification method, a program verification device, and a program verification method capable of correcting a bug that occurs only when the mobile terminal device is assembled or a bug that occurs individually for each mobile terminal device, and this An object of the present invention is to provide a portable terminal device provided with a program verification device.

本発明に係るプログラム検証方法は、上述の課題を解決するために、
電子機器が備える第１の端子が、該第１の端子に一端が接続されたシリアルラインを介して所定の入力装置から入力されたデバッグモード移行制御信号、及びユニーク認証コードを受信する受信ステップと、
上記受信ステップにおいて上記第１の端子で受信した上記入力装置からのデバッグモード移行制御信号をトリガとして、上記電子機器のＣＰＵ（制御部）が、上記第１の端子で受信した上記ユニーク認証コードと、メモリに記憶されている正規のユニーク認証コードとを比較する認証処理を行う認証ステップと、
上記認証ステップにおいて、上記入力されたユニーク認証コードと、上記メモリに記憶されている正規の認証コードとが一致する認証結果が得られた際に、上記電子機器のＣＰＵ（制御部）に設けられている切り替え回路が、電子機器が備える第２の端子に一端が接続されたパラレルラインを介して、該電子機器のＣＰＵ（制御部）に設けられているデバッグ制御回路と、所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置とをパラレル接続するパラレル接続ステップと
を有する。 In order to solve the above-described problem, the program verification method according to the present invention provides:
A receiving step in which a first terminal included in the electronic device receives a debug mode transition control signal and a unique authentication code input from a predetermined input device via a serial line having one end connected to the first terminal; ,
The CPU (control unit) of the electronic device receives the unique authentication code received at the first terminal using the debug mode transition control signal from the input device received at the first terminal in the reception step as a trigger. An authentication step for performing an authentication process for comparing with a regular unique authentication code stored in the memory;
Provided in the CPU (control unit) of the electronic device when an authentication result in which the inputted unique authentication code matches the regular authentication code stored in the memory is obtained in the authentication step. A switching control circuit, a debug control circuit provided in a CPU (control unit) of the electronic device and a predetermined software program via a parallel line having one end connected to a second terminal of the electronic device. And a parallel connection step for parallel connection with a debugger device for performing debugging.

このようなプログラム検証方法は、電子機器が備える第１の端子に一端が接続されたシリアルラインを介して、所定の入力装置からデバッグモード移行制御信号、及びユニーク認証コードを入力されると、このデバッグモード移行制御信号をトリガとして、上記入力されたユニーク認証コードと、メモリに記憶されている正規のユニーク認証コードとを比較する。そして、上記入力されたユニーク認証コードと、上記メモリに記憶されている正規の認証コードとが一致する認証結果が得られた際に、電子機器が備える第２の端子に一端が接続されたパラレルラインを介して、該電子機器のＣＰＵ（制御部）に設けられているデバッグ制御回路と、所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置とをパラレル接続することで、上記ソフトウェアプログラムのデバッグを可能とする。   When such a program verification method receives a debug mode transition control signal and a unique authentication code from a predetermined input device via a serial line having one end connected to the first terminal of the electronic device, this program verification method Using the debug mode transition control signal as a trigger, the input unique authentication code is compared with the regular unique authentication code stored in the memory. Then, when an authentication result is obtained in which the input unique authentication code matches the regular authentication code stored in the memory, one end is connected to the second terminal of the electronic device. A debugging control circuit provided in a CPU (control unit) of the electronic device and a debugger device for debugging a predetermined software program are connected in parallel via a line, thereby debugging the software program. Make it possible.

これにより、電子機器が備えている第１の端子及び第２の端子を用いて、該電子機器とデバッガ装置とのパラレル接続を図ることができるため、電子機器の筐体を解体することなく、また、電子機器のＣＰＵ（制御部）を露出させることなく、デバッグを行うことを可能とすることができる。そして、電子機器の筐体を解体する必要がないため、該筐体の解体時や再組み立て時に、筐体や他の部分を破損させてしまう不都合を防止することができる。   Thereby, since it is possible to achieve parallel connection between the electronic device and the debugger device using the first terminal and the second terminal provided in the electronic device, without disassembling the housing of the electronic device, Further, debugging can be performed without exposing the CPU (control unit) of the electronic device. And since it is not necessary to disassemble the housing | casing of an electronic device, the inconvenience which damages a housing | casing and another part at the time of the disassembly or reassembly of this housing | casing can be prevented.

また、電子機器の筐体を解体することなくデバッグを行うことを可能とすることができるため、電子機器が組み上がっている状態でしか発生しないバグや、各電子機器毎に個別に発生するバグに対するデバッグも可能とすることができる。   In addition, since debugging can be performed without disassembling the housing of the electronic device, a bug that occurs only when the electronic device is assembled or a bug that occurs individually for each electronic device Debugging can also be enabled.

また、電子機器が備える第１の端子を介してデバッグモード移行制御信号、及び正規のユニーク認証コードが入力された場合のみ、ＣＰＵ（制御部）がデバッグモードに移行するため、当該携帯電話機のソフトウェアプログラムにデバッグのセキュリティ性を確保可能とすることができる。   In addition, since the CPU (control unit) shifts to the debug mode only when the debug mode shift control signal and the regular unique authentication code are input via the first terminal included in the electronic device, the software of the mobile phone Debug security can be ensured in the program.

本発明は、電子機器の筐体を解体することなく、セキュリティ性を維持した状態でデバッグ信号を取り出し可能とすることができる。このため、電子機器が組み上がっている状態でしか発生しないバグや、各電子機器毎に個別に発生するバグも、デバッグ信号のセキュリティ性を維持した状態で修正可能とすることができる。   The present invention can extract a debug signal while maintaining security without disassembling the housing of the electronic device. Therefore, bugs that occur only when the electronic device is assembled and bugs that occur individually for each electronic device can be corrected while maintaining the security of the debug signal.

本発明を適用したプログラム検証システムでソフトウェアプログラムの検証が行われる携帯電話機のブロック図である。It is a block diagram of a mobile phone in which a software program is verified by a program verification system to which the present invention is applied. 実施例のプログラム検証システムのブロック図である。It is a block diagram of the program verification system of an Example. 実施例のプログラム検証システムにおける、携帯電話機のＣＰＵがデバッグモードに移行するまでの流れを示すフローチャートである。It is a flowchart which shows the flow until CPU of a mobile telephone transfers to debug mode in the program verification system of an Example. 実施例の変形例となるプログラム検証システムのブロック図である。It is a block diagram of the program verification system used as the modification of an Example. ＪＴＡＧ−ＩＣＥを用いてソフトウェアプログラムのデバッグが可能な従来の携帯端末装置の要部のブロック図である。It is a block diagram of the principal part of the conventional portable terminal device which can debug a software program using JTAG-ICE.

本発明は、携帯電話機のソフトウェアプログラムの検証を行うプログラム検証システムに適用することができる。   The present invention can be applied to a program verification system that verifies a software program of a mobile phone.

［携帯電話機の構成］
まず、この本発明の実施例となるプログラム検証システムでソフトウェアプログラムの検証が行われる携帯電話機のブロック図を図１に示す。 [Configuration of mobile phone]
First, FIG. 1 shows a block diagram of a mobile phone in which a software program is verified by the program verification system according to the embodiment of the present invention.

この図１に示すように、この携帯電話機は、無線基地局との間で音声通話、テレビ電話通話、電子メール、Ｗｅｂデータ（Web：World Wide Web）等の無線通信を行うアンテナ１及び通信回路２と、受話音声等を出力するためのスピーカ部３と、送話音声等を集音するためのマイクロホン部４と、操作メニュー、電子メール、画像（静止画像及び動画像）等を表示するための表示部５と、十字キー、決定キー、数字キー等の複数の操作キーを備えた操作部６と、発着信等をユーザに光で通知するための発光部７（LED：Light Emitting Diode:発光ダイオード）とを有している。   As shown in FIG. 1, this mobile phone includes an antenna 1 and a communication circuit for performing wireless communication such as voice call, videophone call, e-mail, Web data (Web: World Wide Web) with a radio base station. 2 for displaying a speaker unit 3 for outputting a received voice, a microphone unit 4 for collecting a transmitted voice, an operation menu, an e-mail, an image (a still image and a moving image), and the like. Display unit 5, an operation unit 6 having a plurality of operation keys such as a cross key, a determination key, and a numeric key, and a light emitting unit 7 (LED: Light Emitting Diode: Light emitting diode).

また、この携帯電話機は、所望の被写体の静止画像或いは動画像を撮像するためのカメラ部８と、当該携帯電話機の筐体を振動させて発着信等をユーザに通知するためのバイブレーションユニット９と、現在時刻をカウントするタイマ１０と、例えば地上デジタル放送（いわゆる、ワンセグテレビジョン放送）等のテレビジョン放送を受信するためのテレビジョンアンテナ１１及びテレビジョンユニット１２（ＴＶユニット）と、当該携帯電話機の現在位置の検出を行うＧＰＳアンテナ１３（Global Positioning System）及びＧＰＳユニット１４とを有している。   The mobile phone includes a camera unit 8 for capturing a still image or a moving image of a desired subject, and a vibration unit 9 for notifying a user of incoming / outgoing calls by vibrating the housing of the mobile phone. A timer 10 that counts the current time, a television antenna 11 and a television unit 12 (TV unit) for receiving a television broadcast such as terrestrial digital broadcast (so-called one-segment television broadcast), and the mobile phone A GPS antenna 13 (Global Positioning System) and a GPS unit 14 for detecting the current position.

また、この携帯電話機は、イヤホン装置やヘッドホン装置の平型コネクタが接続される音声出力端子１５と、例えばＳＤメモリカード（登録商標）やメモリースティック（登録商標）等のカード型半導体メモリが装着される外部メモリ装着部１６と、例えばＵＳＢ（Universal Serial Bus）やＵＡＲＴ（Universal Asynchronous Receiver Transmitter）等のシステムコネクタ部１７と、上記無線基地局を介した無線通信処理を行うためのコミュニケーションプログラムや各種アプリケーションプログラムの他、これら各アプリケーションプログラムで取り扱われる各種データ等が記憶されたメモリ１８と、当該携帯電話機全体の動作を制御するＣＰＵ１９（制御部）とを有している。   In addition, this mobile phone is equipped with an audio output terminal 15 to which a flat connector of an earphone device or a headphone device is connected, and a card type semiconductor memory such as an SD memory card (registered trademark) or a memory stick (registered trademark). A communication program and various application programs for performing wireless communication processing via the external base station, the system connector unit 17 such as USB (Universal Serial Bus) or UART (Universal Asynchronous Receiver Transmitter), and the like. In addition, it has a memory 18 in which various data handled by these application programs are stored, and a CPU 19 (control unit) that controls the operation of the entire mobile phone.

メモリ１８には、上記コミュニケーションプログラムの他、カメラ部８の撮像制御を行うと共に、撮像した静止画像や動画像のビューア機能も備えたカメラ制御プログラムと、電子メールの作成や送受信を制御するための電子メール管理プログラムと、ユーザのスケジュールが登録されたスケジュール帳の管理を行うためのスケジュール帳管理プログラムと、コミュニケーションネットワークやインターネット等の所定のネットワーク上に設けられたサーバ装置上で公開されているＷｅｂページを閲覧するためのＷｅｂブラウジングプログラムと、電話帳の管理を行うための電話帳管理プログラムと、音楽コンテンツの再生を行うための音楽プレーヤプログラムと、ＴＶユニット１２によるテレビジョン放送の選局制御を行うためのＴＶアプリケーションプログラムとが記憶されている。   In addition to the communication program, the memory 18 controls the imaging of the camera unit 8 and also has a camera control program having a viewer function for captured still images and moving images, and controls the creation and transmission / reception of e-mails. An e-mail management program, a schedule book management program for managing a schedule book in which a user's schedule is registered, and a Web published on a server device provided on a predetermined network such as a communication network or the Internet Web browsing program for browsing pages, phone book management program for managing phone books, music player program for playing music content, and TV channel 12 channel selection control TV app to do Application program and are stored.

また、メモリ１８には、ユーザの所望のスケジュールが登録されるスケジュール帳と、ユーザの知人や友人等のユーザ名、静止画像（顔写真等）、住所、電話番号、電子メールアドレス、生年月日等が登録された電話帳と、音楽プレーヤプログラムに基づいて再生される音楽データと、カメラ制御プログラムのビューワ機能に基づいて再生される静止画像データ及び動画像データと、送受信された電子メールデータと、電話及び電子メールの発着信履歴等が記憶されている。
In addition, the memory 18 includes a schedule book in which a user's desired schedule is registered, a user name such as a user's acquaintance or friend, a still image (face photo, etc.), an address, a telephone number, an e-mail address, and a date of birth. And the like, music data reproduced based on the music player program, still image data and moving image data reproduced based on the viewer function of the camera control program, transmitted / received e-mail data, In addition, calls and incoming / outgoing histories of telephones and e-mails are stored.

［プログラム検証システム］
次に、このような携帯電話機のソフトウェアプログラムの検証を行うプログラム検証システムのブロック図を図２に示す。 [Program verification system]
Next, FIG. 2 shows a block diagram of a program verification system for verifying the software program of such a mobile phone.

この図２に示すように、プログラム検証システムは、ＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のオンチップ・エミュレータであるデバッガ装置３１を携帯電話機の外部メモリ装着部１６にパラレル接続し、このデバッガ装置３１をパーソナルコンピュータ装置３２に接続すると共に、携帯電話機の音声出力端子１５とパーソナルコンピュータ装置３２とをシリアル接続することで構成されている。   As shown in FIG. 2, in the program verification system, a debugger device 31 that is an on-chip emulator such as JTAG-ICE (ICE: In-Circuit Emulator: registered trademark) is connected in parallel to the external memory mounting unit 16 of the mobile phone. The debugger device 31 is connected to the personal computer device 32, and the audio output terminal 15 of the mobile phone and the personal computer device 32 are serially connected.

詳細に説明すると、携帯電話機のＣＰＵ１９は、図２に示すようにＣＰＵコア２２と共に、ＪＴＡＧ拡張方式に基づいてソフトウェアプログラムのデバッグ制御を行うＪＴＡＧコントローラ２３（デバッグ制御回路）と、当該携帯電話機のシステムのブートプログラムの他、当該携帯電話機の製造業者の固有の認証コード（ユニーク認証コード）が記憶されたＲＯＭ２１（Read Only Memory）と、デバッグ時に、外部メモリ装着部１６を介してＪＴＡＧコントローラ２３とデバッガ装置３１とを接続する切り替え回路２４とを有している。   More specifically, the CPU 19 of the mobile phone, together with the CPU core 22, as shown in FIG. 2, a JTAG controller 23 (debug control circuit) that performs debug control of the software program based on the JTAG expansion method, and the system of the mobile phone ROM 21 (Read Only Memory) in which a unique authentication code (unique authentication code) of the mobile phone manufacturer is stored, and the JTAG controller 23 and debugger via the external memory mounting unit 16 during debugging A switching circuit 24 for connecting the device 31 is included.

切り替え回路２４は、第１の切り替えスイッチ２５及び第２の切り替えスイッチ２６を有している。第１の切り替えスイッチ２５の被選択端子２５ａはＪＴＡＧコントローラ２３に接続されており、また、第１の切り替えスイッチ２５の被選択端子２５ｂはＣＰＵコア２２に接続されている。また、第１の切り替えスイッチ２５の選択端子２５ｃは、第２の切り替えスイッチ２６の選択端子２６ｃに接続されている。   The changeover circuit 24 includes a first changeover switch 25 and a second changeover switch 26. A selected terminal 25 a of the first changeover switch 25 is connected to the JTAG controller 23, and a selected terminal 25 b of the first changeover switch 25 is connected to the CPU core 22. The selection terminal 25 c of the first changeover switch 25 is connected to the selection terminal 26 c of the second changeover switch 26.

第２の切り替えスイッチ２６の被選択端子２６ａは、平型コネクタとなっている音声出力端子の空き端子（リザーブ端子）に接続されている。また、この第２の切り替えスイッチ２６の被選択端子２６ｂは外部メモリ装着部１６に接続されている。   The selected terminal 26a of the second changeover switch 26 is connected to an empty terminal (reserved terminal) of the audio output terminal which is a flat connector. The selected terminal 26 b of the second changeover switch 26 is connected to the external memory mounting portion 16.

後述するが、切り替え回路２４の各切り替えスイッチ２５，２６は、通常時には、音声出力端子１５とＣＰＵコア２２とを接続するように切り替え制御されており、デバッガ時となると、ＪＴＡＧコントローラ２３と外部メモリ装着部１６とを接続するように切り替え制御される。
As will be described later, the changeover switches 25 and 26 of the changeover circuit 24 are normally controlled so as to connect the audio output terminal 15 and the CPU core 22 at the time of normal operation. Switching control is performed so as to connect the mounting unit 16.

［プログラム検証システムのプログラム検証動作］
このようなプログラム検証システムで携帯電話機のソフトウェアプログラムの検証を行う場合、まず、一端が平型コネクタの形状となっているシリアルデータラインを携帯電話機の音声出力端子１５に装着すると共に、このシリアルデータラインの他端をパーソナルコンピュータ装置３２に接続する。 [Program verification operation of program verification system]
When verifying a software program of a mobile phone with such a program verification system, first, a serial data line having one end of a flat connector shape is attached to the audio output terminal 15 of the mobile phone, and the serial data The other end of the line is connected to the personal computer device 32.

また、一端がＳＤメモリカード（登録商標）やメモリースティック（登録商標）等のカード型半導体メモリの形状となっているパラレルデータラインを携帯電話機の外部メモリ装着部１６に装着すると共に、このパラレルデータラインの他端をＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のデバッガ装置３１に接続する。   In addition, a parallel data line having one end in the form of a card type semiconductor memory such as an SD memory card (registered trademark) or a memory stick (registered trademark) is mounted on the external memory mounting portion 16 of the mobile phone, and the parallel data line Is connected to a debugger device 31 such as JTAG-ICE (ICE: In-Circuit Emulator: registered trademark).

そして、携帯電話機の起動時に、パーソナルコンピュータ装置３２からハイレベル（Ｈ）の制御信号であるデバッグモード移行制御信号を携帯電話機に供給する。これにより、携帯電話機のＣＰＵ１９が通常のブートモードからデバッグモードに移行し、所望のソフトウェアプログラムの検証が可能となる。   When the mobile phone is activated, a debug mode shift control signal, which is a high-level (H) control signal, is supplied from the personal computer device 32 to the mobile phone. As a result, the CPU 19 of the mobile phone shifts from the normal boot mode to the debug mode, and a desired software program can be verified.

図３のフローチャートに、携帯電話機のＣＰＵ１９がデバッグモードに移行するまでの流れを示す。携帯電話機のＣＰＵ１９のＣＰＵコア２２は、当該携帯電話機のメイン電源の投入を検出することで、当該携帯電話機のシステムの起動時となった際に、図１及び図２に示すＲＯＭに記憶されているブートプログラムに基づいて、この図３のフローチャートに示す処理を開始する。   The flowchart in FIG. 3 shows a flow until the CPU 19 of the mobile phone shifts to the debug mode. The CPU core 22 of the CPU 19 of the mobile phone is stored in the ROM shown in FIG. 1 and FIG. 2 when the system of the mobile phone is activated by detecting the turning on of the main power supply of the mobile phone. The processing shown in the flowchart of FIG. 3 is started on the basis of the boot program.

まず、ステップＳ１では、ＣＰＵコア２２が、図２に示す音声出力端子１５に供給されている信号レベルを検出する。そして、ＣＰＵコア２２は、ステップＳ２において、この音声出力端子１５に供給されている信号レベルはハイレベルであるか否かを判別し、ハイレベルであるものと判別した場合には処理をステップＳ３に進め、ローレベルであるものと判別した場合には処理をステップＳ９に進める。   First, in step S1, the CPU core 22 detects the signal level supplied to the audio output terminal 15 shown in FIG. In step S2, the CPU core 22 determines whether or not the signal level supplied to the audio output terminal 15 is high. If it is determined that the signal level is high, the process proceeds to step S3. If it is determined that the level is low, the process proceeds to step S9.

具体的には、ＣＰＵコア２２は、後述するデバッグモード時以外の通常時には、選択端子２５ｃで被選択端子２５ｂを選択し、選択端子２６ｃで被選択端子２６ａを選択するように、第１及び第２の切り替えスイッチ２５，２６を切り替え制御している。このため、上記通常時には、切り替え回路２４及び音声出力端子１５を介して、ＣＰＵ１９のＣＰＵコア２２とパーソナルコンピュータ装置３２とがシリアル接続された状態となっている。   Specifically, the CPU core 22 selects the selected terminal 25b with the selection terminal 25c and selects the selected terminal 26a with the selection terminal 26c during normal times other than the debug mode described later. The two change-over switches 25 and 26 are controlled to be switched. For this reason, in the normal time, the CPU core 22 of the CPU 19 and the personal computer device 32 are serially connected via the switching circuit 24 and the audio output terminal 15.

ソフトウェアプログラムの検証を行う検証者は、携帯電話機のメイン電源を投入した際に、パーソナルコンピュータ装置３２を介して上記ハイレベル（Ｈ）のデバッグモード移行制御信号を携帯電話機に供給する。これにより、上記ハイレベル（Ｈ）のデバッグモード移行制御信号は、携帯電話機の音声出力端子１５及び切り替え回路２４を順に介して、ＣＰＵ１９のＣＰＵコア２２に供給される。   A verifier who verifies the software program supplies the high-level (H) debug mode shift control signal to the mobile phone via the personal computer device 32 when the main power supply of the mobile phone is turned on. As a result, the high-level (H) debug mode transition control signal is supplied to the CPU core 22 of the CPU 19 via the audio output terminal 15 and the switching circuit 24 of the mobile phone in this order.

ステップＳ１及びステップＳ２では、ＣＰＵコア２２が、このハイレベル（Ｈ）のデバッグモード移行制御信号が音声出力端子１５に供給されているか否かを判別しており、ハイレベル（Ｈ）のデバッグモード移行制御信号が音声出力端子１５に供給されているものと判別した際に、処理をステップＳ２３に進める。   In step S1 and step S2, the CPU core 22 determines whether or not the high-level (H) debug mode transition control signal is supplied to the audio output terminal 15, and the high-level (H) debug mode is determined. When it is determined that the transition control signal is supplied to the audio output terminal 15, the process proceeds to step S23.

なお、ハイレベル（Ｈ）のデバッグモード移行制御信号が供給されていない場合には、音声出力端子１５の信号レベルはローレベル（Ｌ）となる。このため、ＣＰＵコア２２は、音声出力端子１５の信号レベルがローレベル（Ｌ）であるものと判別した場合には、ステップＳ９において、通常のブート処理を行う。   When the high-level (H) debug mode transition control signal is not supplied, the signal level of the audio output terminal 15 is low (L). For this reason, when the CPU core 22 determines that the signal level of the audio output terminal 15 is the low level (L), the CPU core 22 performs a normal boot process in step S9.

次に、このプログラム検証システムの場合、ソフトウェアプログラムの検証を行う検証者は、上述のハイレベル（Ｈ）のデバッグモード移行制御信号を供給してから例えば１５秒等の所定時間以内に、パーソナルコンピュータ装置３２から携帯電話機に対して、当該携帯電話機の製造業者の固有の認証コード（ユニーク認証コード）を供給するようになっている。このユニーク認証コードは、音声出力端子１５及び切り替え回路２４を順に介して、ＣＰＵ１９のＣＰＵコア２２に供給され、ＣＰＵコア２２は、この供給されたユニーク認証コードを、ＲＯＭ２１に記憶されている正規のユニーク認証コードに基づいて、認証処理する。   Next, in the case of this program verification system, the verifier who verifies the software program supplies the personal computer within a predetermined time such as 15 seconds after supplying the high-level (H) debug mode transition control signal. The device 32 supplies the mobile phone with a unique authentication code (unique authentication code) of the manufacturer of the mobile phone. This unique authentication code is supplied to the CPU core 22 of the CPU 19 via the audio output terminal 15 and the switching circuit 24 in order, and the CPU core 22 converts the supplied unique authentication code into a regular one stored in the ROM 21. Authentication processing is performed based on the unique authentication code.

このため、ＣＰＵコア２２は、ステップＳ３に処理を進めるとタイマ１０からの計時情報に基づいて、上記１５秒等の所定時間のカウントを開始する。そして、ステップＳ４において、上述のハイレベル（Ｈ）のデバッグモード移行制御信号が供給されてから上記１５秒等の所定時間が経過したか否かを判別し、該所定時間が経過していないものと判別した場合にはステップＳ５において、上記ユニーク認証コードの供給がなされたか否かを判別する。   For this reason, when the CPU core 22 advances the process to step S3, the CPU core 22 starts counting a predetermined time such as 15 seconds based on the time measurement information from the timer 10. In step S4, it is determined whether or not a predetermined time such as 15 seconds has elapsed since the high-level (H) debug mode transition control signal is supplied, and the predetermined time has not elapsed. In step S5, it is determined whether or not the unique authentication code has been supplied.

上記所定時間が経過するまでの間に上記ユニーク認証コードが供給されなかった場合、ＣＰＵコア２２は、処理をステップＳ９に進め、通常のブート処理を行う。これにより、携帯電話機の製造業者以外の不正ユーザがソフトウェアプログラムの改竄等の目的で、上記ハイレベル（Ｈ）のデバッグモード移行制御信号の供給を行った場合でも、この不正ユーザは、正規のユニーク認証コードを知り得ないことから、上記所定時間以内にユニーク認証コードの供給を行うことができず、ＣＰＵコア２２が後述するデバッグモードに移行することはないため、不正ユーザによるソフトウェアプログラムの改竄等を防止することができる。   If the unique authentication code is not supplied before the predetermined time has elapsed, the CPU core 22 advances the process to step S9 and performs a normal boot process. As a result, even if an unauthorized user other than the manufacturer of the mobile phone supplies the high-level (H) debug mode transition control signal for the purpose of falsification of the software program, the unauthorized user is authorized as a genuine unique Since the authentication code cannot be known, the unique authentication code cannot be supplied within the predetermined time, and the CPU core 22 does not shift to the debug mode to be described later. Can be prevented.

これに対して、上記所定時間が経過するまでの間に上記ユニーク認証コードが供給された場合には、ＣＰＵコア２２は処理をステップＳ６に進め、この供給されたユニーク認証コードと、ＲＯＭ２１に記憶されている正規のユニーク認証コードとに基づいて、ユニーク認証コードの認証処理を行い、ステップＳ７において、供給されたユニーク認証コードと、ＲＯＭ２１に記憶されている正規のユニーク認証コードとが一致したか否かを判別し（＝認証ＯＫか否か）、上記両者が一致したものと判別した場合にはステップＳ８に処理を進めデバッグモードに移行する。   On the other hand, if the unique authentication code is supplied before the predetermined time elapses, the CPU core 22 advances the process to step S6, and stores the supplied unique authentication code and the ROM 21. Based on the authorized unique authentication code, the unique authentication code is authenticated, and whether the supplied unique authentication code matches the authorized unique authentication code stored in the ROM 21 in step S7. If it is determined that the two coincide with each other, the process proceeds to step S8 to shift to the debug mode.

また、ＣＰＵコア２２は、上記両者が一致しないものと判別した場合には、パーソナルコンピュータ装置３２からユニーク認証コードの供給を行ったユーザは、上述の不正ユーザである可能性が高いため、処理をステップＳ９に進め、通常のブート処理を行う。これにより、携帯電話機の製造業者以外の不正ユーザがソフトウェアプログラムの改竄等の目的で、上記ハイレベル（Ｈ）のデバッグモード移行制御信号の供給を行い、上記所定時間以内に適当なユニーク認証コードの供給を行った場合でも、この不正ユーザにより供給された適当なユニーク認証コードが、ＲＯＭ２１に記憶されている正規のユニーク認証コードと一致する可能性は非常に低いため、ＣＰＵコア２２がデバッグモードに移行することはなく、不正ユーザによるソフトウェアプログラムの改竄等を防止することができる。   If the CPU core 22 determines that the two do not match, the user who has supplied the unique authentication code from the personal computer device 32 is likely to be an unauthorized user described above. Proceeding to step S9, normal boot processing is performed. As a result, an unauthorized user other than the manufacturer of the mobile phone supplies the high-level (H) debug mode transition control signal for the purpose of falsification of the software program, and an appropriate unique authentication code is supplied within the predetermined time. Even when the supply is performed, the possibility that the appropriate unique authentication code supplied by the unauthorized user matches the regular unique authentication code stored in the ROM 21 is very low, so the CPU core 22 enters the debug mode. There is no migration, and it is possible to prevent tampering of software programs by unauthorized users.

次に、ＣＰＵコア２２は、デバッグモードに移行すると、選択端子２５ｃで被選択端子２５ａを選択し、選択端子２６ｃで被選択端子２６ｂを選択するように、第１及び第２の切り替えスイッチ２５，２６を切り替え制御する。これにより、このデバッグモード時には、切り替え回路２４及び外部メモリ装着部１６を介して、ＣＰＵ１９のＪＴＡＧコントローラ２３と、ＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のデバッガ装置３１とがパラレル接続された状態となる。   Next, when entering the debug mode, the CPU core 22 selects the first and second changeover switches 25, 25 so that the selected terminal 25a is selected by the selection terminal 25c and the selected terminal 26b is selected by the selection terminal 26c. 26 is switched and controlled. Thereby, in this debug mode, the JTAG controller 23 of the CPU 19 and the debugger device 31 such as JTAG-ICE (ICE: In-Circuit Emulator: registered trademark) are connected in parallel via the switching circuit 24 and the external memory mounting unit 16. Connected.

ソフトウェアプログラムの検証を行う検証者は、ＣＰＵ１９のＪＴＡＧコントローラ２３と、ＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のデバッガ装置３１とがパラレル接続されたデバッグモードにおいて、ＣＰＵコア２２の動作を任意のタイミングで停止させたり、レジスタやメモリの内容を読み書きすることで、所望のソフトウェアプログラムに基づくＣＰＵコア２２の動作を検証し、該ソフトウェアプログラムのデバッグを行う。
The verifier who verifies the software program has the CPU core 22 in the debug mode in which the JTAG controller 23 of the CPU 19 and a debugger device 31 such as JTAG-ICE (ICE: In-Circuit Emulator: registered trademark) are connected in parallel. The operation of the CPU core 22 based on a desired software program is verified by stopping the operation at an arbitrary timing or reading / writing the contents of a register or a memory, and the software program is debugged.

［実施例の効果］
以上の説明から明らかなように、この実施例のプログラム検証システムは、ＣＰＵコア２２が通常時である場合には、ＣＰＵコア２２と音声出力端子１５とを接続するように切り替え回路２４を切り替え制御しておき、平型コネクタの形状の端子を有するシリアルラインが音声出力端子１５に装着され、この音声出力端子１５を介してパーソナルコンピュータ装置３２からハイレベル（Ｈ）のデバッグモード移行制御信号が供給され、なおかつ、正規のユニーク認証コードが供給された際に、ＣＰＵコア２２がデバッグモードに移行するようになっている。 [Effect of Example]
As is apparent from the above description, the program verification system of this embodiment controls the switching circuit 24 so that the CPU core 22 and the audio output terminal 15 are connected when the CPU core 22 is in a normal state. A serial line having a flat connector shape terminal is attached to the audio output terminal 15, and a high-level (H) debug mode transition control signal is supplied from the personal computer device 32 via the audio output terminal 15. In addition, the CPU core 22 shifts to the debug mode when a proper unique authentication code is supplied.

そして、デバッグモードに移行した際には、ＣＰＵ１９のＪＴＡＧコントローラ２３と、外部メモリ装着部１６とを接続するように切り替え回路２４を切り替え制御し、外部メモリ装着部１６に装着された、一端がＳＤメモリカード（登録商標）やメモリースティック（登録商標）等のカード型半導体メモリの形状となっているパラレルデータラインを介して、ＣＰＵ１９のＪＴＡＧコントローラ２３と、ＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のデバッガ装置３１とを接続して、検査対象となっているソフトウェアプログラムのデバッグを行う。   When the debug mode is entered, the switching circuit 24 is controlled to connect the JTAG controller 23 of the CPU 19 and the external memory mounting unit 16, and one end mounted on the external memory mounting unit 16 is SD. The JTAG controller 23 of the CPU 19 and the JTAG-ICE (ICE: In-Circuit Emulator: registration) are connected via a parallel data line in the shape of a card-type semiconductor memory such as a memory card (registered trademark) or a memory stick (registered trademark). The software program to be inspected is debugged by connecting to a debugger device 31 such as a trademark.

これにより、携帯電話機の音声出力端子１５に対して、平型コネクタの形状の端子を有するシリアルラインを接続し、外部メモリ装着部１６に対して、一端がカード型半導体メモリの形状となっているパラレルデータラインを接続するだけでデバッグを行うことができる。従って、携帯電話機の筐体を解体することなく、また、ＣＰＵ１９を露出させることなく、デバッグを行うことを可能とすることができる。そして、携帯電話機の筐体を解体する必要がないため、該筐体の解体時や再組み立て時に、筐体や他の部分を破損させてしまう不都合を防止することができる。近年においては、携帯電話機の端末形状や内部構造が複雑化しているため、この筐体の解体やＣＰＵ１９の露出を不要とすることができるという効果は、非常に大きな効果となる。   As a result, a serial line having a flat connector shape terminal is connected to the audio output terminal 15 of the mobile phone, and one end of the external memory mounting portion 16 has the shape of a card type semiconductor memory. Debugging can be performed simply by connecting a parallel data line. Therefore, debugging can be performed without dismantling the casing of the mobile phone and without exposing the CPU 19. And since it is not necessary to disassemble the housing | casing of a mobile telephone, the trouble which damages a housing | casing and another part at the time of the disassembly or reassembly of this housing | casing can be prevented. In recent years, since the terminal shape and internal structure of mobile phones have become complicated, the effect of eliminating the disassembly of the housing and the exposure of the CPU 19 is a very significant effect.

また、携帯電話機の筐体を解体することなくデバッグを行うことを可能とすることができるため、携帯電話機が組み上がっている状態でしか発生しないバグや、各携帯電話機毎に個別に発生するバグに対するデバッグも可能とすることができる。   In addition, since debugging can be performed without dismantling the mobile phone casing, bugs that occur only when the mobile phone is assembled or bugs that occur individually for each mobile phone Debugging can also be enabled.

また、音声出力端子１５を介してパーソナルコンピュータ装置３２からハイレベル（Ｈ）のデバッグモード移行制御信号が供給し、なおかつ、所定時間以内に正規のユニーク認証コードを供給した際にのみ、ＣＰＵコア２２がデバッグモードに移行するようになっている。このため、このような時間的制約、及び正規のユニーク認証コードの入力を必要とする構成により、ＪＴＡＧ信号の取り扱いに対して、強固なセキュリティ性を確保することができる。
The CPU core 22 is only supplied when a high-level (H) debug mode transition control signal is supplied from the personal computer device 32 via the audio output terminal 15 and a regular unique authentication code is supplied within a predetermined time. Is now in debug mode. For this reason, strong security can be ensured with respect to the handling of the JTAG signal by such a time constraint and a configuration that requires the input of a regular unique authentication code.

［変形例］
次に、上述の実施例のプログラム検証システムは、携帯電話機の音声出力端子１５に存在するリザーブ端子を介してハイレベル（Ｈ）のデバッグモード移行制御信号、及び正規のユニーク認証コードをＣＰＵコア２２に供給し、外部メモリ装着部１６を介してＣＰＵ１９のＪＴＡＧコントローラ２３と、ＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のデバッガ装置３１とを接続する構成であったが、この実施例の変形例となるプログラム検証システムは、図４に示すように携帯電話機の例えばＵＳＢ（Universal Serial Bus）やＵＡＲＴ（Universal Asynchronous Receiver Transmitter）等のシステムコネクタ部１７が備えるリザーブ端子を、シリアル端子１７ａ、パラレル端子１７ｂとし、シリアル端子１７ａをパーソナルコンピュータ装置３２に接続し、パラレル端子１７ｂをＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のデバッガ装置３１に接続したものである。 [Modification]
Next, in the program verification system of the above-described embodiment, the CPU core 22 receives the high-level (H) debug mode transition control signal and the regular unique authentication code via the reserve terminal present in the audio output terminal 15 of the mobile phone. The JTAG controller 23 of the CPU 19 and a debugger device 31 such as JTAG-ICE (ICE: In-Circuit Emulator: registered trademark) are connected via the external memory mounting unit 16. As shown in FIG. 4, a program verification system as a modification of the example includes a reserve terminal included in a system connector unit 17 such as a USB (Universal Serial Bus) or a UART (Universal Asynchronous Receiver Transmitter), as shown in FIG. Parallel terminal 17b and serial terminal 17a are connected to personal computer device 32. The parallel terminals 17b JTAG-ICE which are connected to the debugger 31 of the (ICE:: In-Circuit Emulator registered trademark).

この変形例のプログラム検証システムも、上述の実施例のプログラム検証システムと同様であり、通常時には、ＣＰＵコア２２が、当該ＣＰＵコア２２と、システムコネクタ部１７のシリアル端子１７ａとを接続するように切り替え回路２４を切り替え制御しておく。   The program verification system of this modified example is also the same as the program verification system of the above-described embodiment, and the CPU core 22 connects the CPU core 22 and the serial terminal 17a of the system connector unit 17 in a normal state. The switching circuit 24 is controlled to be switched.

所望のソフトウェアプログラムの検証を行う場合、検証者は、パーソナルコンピュータ装置３２からハイレベル（Ｈ）のデバッグモード移行制御信号を供給すると共に、所定時間内に正規のユニーク認証コードを供給する。これにより、ＣＰＵコア２２がデバッグモードに移行する。   When verifying a desired software program, the verifier supplies a high-level (H) debug mode transition control signal from the personal computer device 32 and supplies a regular unique authentication code within a predetermined time. Thereby, the CPU core 22 shifts to the debug mode.

ＣＰＵ１９のＣＰＵコア２２は、デバッグモードに移行すると、ＪＴＡＧコントローラ２３と、パラレル端子１７ｂとを接続するように切り替え回路２４を切り替え制御し、このシステムコネクタ部１７を介して、ＣＰＵ１９のＪＴＡＧコントローラ２３と、ＪＴＡＧ−ＩＣＥ（ICE:In-Circuit Emulator:登録商標）等のデバッガ装置３１とを接続する。これにより、検査対象となっているソフトウェアプログラムのデバッグが可能となり、上述の実施例のプログラム検証システムと同じ効果を得ることができる。
When the CPU core 22 of the CPU 19 shifts to the debug mode, the CPU core 22 of the CPU 19 switches and controls the switching circuit 24 so as to connect the JTAG controller 23 and the parallel terminal 17b, and the JTAG controller 23 of the CPU 19 via the system connector unit 17 And a debugger device 31 such as JTAG-ICE (ICE: In-Circuit Emulator: registered trademark). As a result, it becomes possible to debug the software program to be inspected, and the same effect as the program verification system of the above-described embodiment can be obtained.

［他の変形例］
上述の実施例及び実施例の変形例の説明では、本発明を携帯電話機のソフトウェアプログラムの検証を行うプログラム検証システムに適用することとしたが、本発明は、ＰＨＳ電話機（PHS：Personal Handyphone System）、ＰＤＡ装置（PDA：Personal Digital Assistant）、携帯ゲーム機、ノート型やデスクトップ型のパーソナルコンピュータ装置等のあらゆる電子機器のソフトウェアプログラムの検証を行うプログラム検証システムに適用することができる。 [Other variations]
In the above description of the embodiment and the modification of the embodiment, the present invention is applied to a program verification system that verifies a software program of a mobile phone. The present invention can be applied to a program verification system for verifying software programs of all electronic devices such as PDA devices (PDA: Personal Digital Assistant), portable game machines, notebook type and desktop type personal computer devices.

最後に、上述の実施例及び実施例の変形例は、本発明の一例である。このため、本発明は上述のこれらの例に限定されることはなく、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論であることを付け加えておく。   Finally, the above-described embodiments and modifications of the embodiments are examples of the present invention. For this reason, the present invention is not limited to the above-described examples, and various modifications can be made according to the design and the like as long as they do not depart from the technical idea according to the present invention. I add that there is something.

１ 携帯電話機のアンテナ、２ 通信回路、３ スピーカ部、４ マイクロホン部、５ 表示部、６ 操作部、７ 発光部（ＬＥＤ）、８ カメラ部、９ バイブレーションユニット、１０ タイマ、１１ テレビジョンアンテナ、１２ テレビジョンユニット（ＴＶユニット）、１３ ＧＰＳアンテナ、１４ ＧＰＳユニット、１５ 音声出力端子、１６ 外部メモリ装着部、１７ システムコネクタ部、１７ａ システムコネクタ部のシリアル端子、１７ｂ システムコネクタ部のパラレル端子、１８ メモリ、１９ ＣＰＵ、２１ ＣＰＵのＲＯＭ、２２ ＣＰＵのＣＰＵコア、２３ ＣＰＵのＪＴＡＧコントローラ、２４ ＣＰＵの切り替え回路、２５ 切り替え回路の第１の切り替えスイッチ、２６ 切り替え回路の第２の切り替えスイッチ、３１ デバッガ装置（ＪＴＡＧ−ＩＣＥ）、３２ パーソナルコンピュータ装置   DESCRIPTION OF SYMBOLS 1 Mobile phone antenna, 2 Communication circuit, 3 Speaker part, 4 Microphone part, 5 Display part, 6 Operation part, 7 Light emission part (LED), 8 Camera part, 9 Vibration unit, 10 Timer, 11 Television antenna, 12 Television unit (TV unit), 13 GPS antenna, 14 GPS unit, 15 audio output terminal, 16 external memory mounting section, 17 system connector section, 17a system connector section serial terminal, 17b system connector section parallel terminal, 18 memory , 19 CPU, 21 CPU ROM, 22 CPU CPU core, 23 CPU JTAG controller, 24 CPU switching circuit, 25 switching circuit first switching switch, 26 switching circuit second switching switch, 31 Debugger device (JTAG-ICE), 32 personal computer

Claims (4)

電子機器が備える第１の端子が、該第１の端子に一端が接続されたシリアルラインを介して所定の入力装置から入力されたデバッグモード移行制御信号、及びユニーク認証コードを受信する受信ステップと、
上記受信ステップにおいて上記第１の端子で受信した上記入力装置からのデバッグモード移行制御信号をトリガとして、上記電子機器のＣＰＵ（制御部）が、上記第１の端子で受信した上記ユニーク認証コードと、メモリに記憶されている正規のユニーク認証コードとを比較する認証処理を行う認証ステップと、
上記認証ステップにおいて、上記入力されたユニーク認証コードと、上記メモリに記憶されている正規の認証コードとが一致する認証結果が得られた際に、上記電子機器のＣＰＵ（制御部）に設けられている切り替え回路が、電子機器が備える第２の端子に一端が接続されたパラレルラインを介して、該電子機器のＣＰＵ（制御部）に設けられているデバッグ制御回路と、所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置とをパラレル接続するパラレル接続ステップと
を有するプログラム検証方法。 A receiving step in which a first terminal included in the electronic device receives a debug mode transition control signal and a unique authentication code input from a predetermined input device via a serial line having one end connected to the first terminal; ,
The CPU (control unit) of the electronic device receives the unique authentication code received at the first terminal using the debug mode transition control signal from the input device received at the first terminal in the reception step as a trigger. An authentication step for performing an authentication process for comparing with a regular unique authentication code stored in the memory;
Provided in the CPU (control unit) of the electronic device when an authentication result in which the inputted unique authentication code matches the regular authentication code stored in the memory is obtained in the authentication step. A switching control circuit, a debug control circuit provided in a CPU (control unit) of the electronic device and a predetermined software program via a parallel line having one end connected to a second terminal of the electronic device. A program verification method comprising: a parallel connection step of connecting a debugger device for performing debugging in parallel. 上記認証ステップは、上記入力装置から上記デバッグモード移行制御信号が供給されてから、所定時間以内に上記ユニーク認証コードが入力されたか否かを判別するタイムアウトステップを有し、上記電子機器のＣＰＵ（制御部）は、上記所定時間以内に上記ユニーク認証コードが入力された場合のみ、上記認証ステップにおける上記認証処理を行う
請求項１に記載のプログラム検証方法。 The authentication step includes a time-out step for determining whether or not the unique authentication code has been input within a predetermined time after the debug mode transition control signal is supplied from the input device. The program verification method according to claim 1, wherein the control unit performs the authentication process in the authentication step only when the unique authentication code is input within the predetermined time. 電子機器が備える第１の端子に一端が接続され、他端が所定の入力装置に接続されたシリアルラインと、
電子機器が備える第２の端子に一端が接続され、他端が所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置に接続されたパラレルラインと、
上記電子機器のＣＰＵ（制御部）に設けられ、上記ソフトウェアプログラムのデバッグを行うデバッグモード時以外の通常時には、上記電子機器のＣＰＵ（制御部）のＣＰＵコアと、上記所定の入力装置に接続された上記第１の端子とをシリアル接続し、上記デバッグモード時には、上記所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置が接続された上記第２の端子と、上記電子機器のＣＰＵ（制御部）に設けられているデバッグ制御回路とをパラレル接続する切り替え回路と、
正規のユニーク認証コードが記憶されたメモリと、
上記電子機器のＣＰＵ（制御部）に設けられ、上記通常時に、上記第１の端子を介して上記入力装置から供給されるデバッグモード移行制御信号をトリガとして、該入力されたユニーク認証コードと、上記メモリに記憶されている正規の認証コードとを比較し、該両者が一致する認証結果が得られた際に上記デバッグモードに移行し、上記所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置が接続された上記第２の端子と、上記デバッグ制御回路とをパラレル接続するように、上記切り替え回路を切り替え制御して、上記所定のソフトウェアプログラムのデバッグを行うＣＰＵコアと
を有するプログラム検証装置。 A serial line having one end connected to the first terminal of the electronic device and the other end connected to a predetermined input device;
A parallel line having one end connected to the second terminal of the electronic device and the other end connected to a debugger device for debugging a predetermined software program;
Provided in the CPU (control unit) of the electronic device and connected to the CPU core of the CPU (control unit) of the electronic device and the predetermined input device in a normal time other than the debug mode for debugging the software program. The first terminal is serially connected, and in the debug mode, the second terminal to which a debugger device for debugging the predetermined software program is connected, and the CPU (control unit) of the electronic device. A switching circuit for connecting in parallel with the debug control circuit provided in
A memory storing a regular unique authentication code;
Provided in the CPU (control unit) of the electronic device, and at the normal time, triggered by a debug mode transition control signal supplied from the input device via the first terminal, the input unique authentication code, A debugger device for comparing with a regular authentication code stored in the memory and shifting to the debug mode when an authentication result matching the two is obtained and debugging the predetermined software program A program verification apparatus comprising: a CPU core that performs switching control of the switching circuit to debug the predetermined software program so that the connected second terminal and the debug control circuit are connected in parallel. 所定の入力装置からのデバッグモード移行制御信号、及びユニーク認証コードがシリアルラインを介して入力される第１の端子と、
所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置が、パラレルラインを介して接続される第２の端子と、
正規のユニーク認証コードが記憶されたメモリと、
ＣＰＵ（制御部）に設けられ、上記第１の端子を介して上記入力装置から供給されるデバッグモード移行制御信号をトリガとして、上記入力されたユニーク認証コードと、上記メモリに記憶されている正規のユニーク認証コードとを比較する認証処理を行う認証処理部と、
上記ＣＰＵ（制御部）に設けられ、上記ソフトウェアプログラムのデバッグを行うデバッグモード時以外の通常時には、上記ＣＰＵ（制御部）のＣＰＵコアと、上記所定の入力装置に接続された上記第１の端子とをシリアル接続し、上記デバッグモード時には、上記所定のソフトウェアプログラムのデバッグを行うためのデバッガ装置が接続された上記第２の端子と、上記ＣＰＵ（制御部）に設けられているデバッグ制御回路とをパラレル接続する切り替え回路と、
上記通常時には、上記ＣＰＵ（制御部）のＣＰＵコアと、上記所定の入力装置に接続された上記第１の端子とをシリアル接続するように、上記切り替え回路を切り替え制御し、上記通常時に、上記認証処理部が上記認証処理を行うことで、上記入力されたユニーク認証コードと、上記メモリに記憶されている正規の認証コードとが一致する認証結果が得られた際に上記デバッグモードに移行し、上記第２の端子に一端が接続されたパラレルラインを介して、上記ＣＰＵ（制御部）に設けられているデバッグ制御回路と、上記デバッガ装置とをパラレル接続するように上記切り替え回路を切り替え制御する切り替え制御部と
を有する携帯端末装置。 A first terminal to which a debug mode transition control signal from a predetermined input device and a unique authentication code are input via a serial line;
A debugger device for debugging a predetermined software program, a second terminal connected via a parallel line;
A memory storing a regular unique authentication code;
Provided in the CPU (control unit) and triggered by a debug mode transition control signal supplied from the input device via the first terminal, the input unique authentication code and the normal stored in the memory An authentication processing unit that performs an authentication process for comparing the unique authentication code of
The CPU (control unit) and the first terminal connected to the CPU core of the CPU (control unit) and the predetermined input device in a normal time other than the debug mode for debugging the software program And in the debug mode, the second terminal to which a debugger device for debugging the predetermined software program is connected, and a debug control circuit provided in the CPU (control unit) A switching circuit for parallel connection,
In the normal time, the switching circuit is controlled to be serially connected to the CPU core of the CPU (control unit) and the first terminal connected to the predetermined input device. When the authentication processing unit performs the authentication process, the authentication mode shifts to the debug mode when an authentication result is obtained in which the input unique authentication code matches the normal authentication code stored in the memory. The switching circuit is switched and controlled so that the debug control circuit provided in the CPU (control unit) and the debugger device are connected in parallel via a parallel line having one end connected to the second terminal. A mobile terminal device having a switching control unit.

Images