JP2011022001A

JP2011022001A - Probe card

Info

Publication number: JP2011022001A
Application number: JP2009167194A
Authority: JP
Inventors: Toshio Tago; 敏夫田子; Takeshi Satake; 剛佐竹
Original assignee: Elfinote Technology Corp
Current assignee: Elfinote Technology Corp
Priority date: 2009-07-15
Filing date: 2009-07-15
Publication date: 2011-02-03
Anticipated expiration: 2029-07-15
Also published as: JP4615057B1

Abstract

<P>PROBLEM TO BE SOLVED: To provide a probe card capable of preventing misalignment of a bump from an electrode pad of a wafer in a wafer test where temperature change is required. <P>SOLUTION: The probe card includes a frame plate 1 having a plurality of through holes 3 corresponding to a semiconductor chip of the wafer, a wiring board 23, an anisotropic conductive film 5 having a size corresponding to the through hole 3 and being fixed on the through hole 3 or around the through hole 3 of the frame plate 1, and a contact point film 7 having a size corresponding to the through hole 3 and being fixed around the through hole 3 of the frame plate 1. The contact point film 7 includes a bump 17 arranged on the surface of an insulating film 15 and a conducting electrode 19 formed on the surface of the insulating film 15 and in the insulating film 15, and the bump 17 is electrically connected to a conducting path 11 of the anisotropic conductive film 5. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体デバイス又は半導体チップのウェハテストに用いるプローブカードに関するもので、特に、ウェハ一括テスト用の多数ピンのプローブカードに関するものである。 The present invention relates to a probe card used for a wafer test of a semiconductor device or a semiconductor chip, and more particularly to a multi-pin probe card for a wafer batch test.

ウェハに形成された半導体デバイス又は半導体チップのテスト工程では、プローブカードを用いてウェハ上の半導体デバイスの電極パッドにコンタクトし、信号を印加、収集してテストを実施する。従来、このためにプローバ装置のステージ上に置かれたウェハに対し、上方向よりタングステンなどによるプローブピンを用いたカンチレバー方式、屈曲ピンを用いたマトリクス方式などによるプローブカードを区分的にウェハに当てコンタクトさせてテストを実施している。従来のプローブカードを用いたテストにおいては、プローブカードにてコンタクトできるウェハ上の半導体チップはウェハ全体の一部であり、そのため区分的にコンタクトをしながらプローバ装置にて順次ウェハを移動してウェハ全体のテストを実施していた。 In a test process of a semiconductor device or a semiconductor chip formed on a wafer, a probe card is used to contact an electrode pad of the semiconductor device on the wafer, and a signal is applied and collected to perform a test. Conventionally, a probe card of a cantilever method using a probe pin made of tungsten or the like using a probe pin made of tungsten or the like, or a matrix method using a bent pin, etc. is applied to the wafer on the wafer placed on the stage of the prober device from above. Tested by contacting. In a test using a conventional probe card, the semiconductor chip on the wafer that can be contacted by the probe card is a part of the whole wafer. Therefore, the wafer is moved sequentially by the prober device while making contact in a piecewise manner. The entire test was conducted.

これに対し多数ピンのプローブカードによりこの区分数を少なくしてテスト効率を上げたいとの強い要望がある。例えば特許文献１に記載された、メンブレンバンプを用いたメンブレン方式のプローブカードはこの要望に対応できる数万の多数ピンを持つプローブカードを実現できる構造を有する。 On the other hand, there is a strong demand to increase the test efficiency by reducing the number of sections by using a probe card having a large number of pins. For example, a membrane-type probe card using membrane bumps described in Patent Document 1 has a structure capable of realizing a probe card having tens of thousands of pins that can meet this demand.

図１４を用いて従来のメンブレン方式のプローブカードの構成について説明する。図１４において、２０１はメンブレンバンプであり、剛性リング２０３に張られたポリイミドシート２０５にバンプ２０７、短絡部２０９及び裏面電極部２１１が形成されており、このバンプ２０７がウェハ上の引出し端子である電極パッドにコンタクトする役割を持つ。２１３は異方導電膜であり、ゴム材により形成された弾性膜２１５に、厚み方向に圧縮されることにより厚み方向に通電する導電路２１７を形成することにより構成され、ウェハの電極パッドやバンプ２０７などの高さバラツキを吸収し、バンプ２０７に均一なコンタクト圧を与える役割を持つ。２１９は配線基板であり、基材となる厚さ３乃至５ｍｍの絶縁性基板２２１、端子２２３、外部端子２２５およびその間を接続する引出線２２７により構成され、バンプ２０７から導電路２１７を介して端子２２３に伝わった信号を外部に引出す役割を持つ。ここでバンプ２０７、短絡部２０９、裏面電極部２１１、導電路２１７及び端子２２３は、テストの対象となるウェハ上の引出し端子である電極パッドに対応した位置（より具体的には、電極パッドに水平方向の位置が一致した状態）に形成され、必要に応じて数千から数万が用意される。 The configuration of a conventional membrane-type probe card will be described with reference to FIG. In FIG. 14, 201 is a membrane bump, and a bump 207, a short-circuit portion 209 and a back electrode portion 211 are formed on a polyimide sheet 205 stretched on a rigid ring 203, and this bump 207 is a lead terminal on the wafer. It has a role to contact the electrode pad. Reference numeral 213 denotes an anisotropic conductive film, which is formed by forming a conductive path 217 that is energized in the thickness direction by being compressed in the thickness direction in an elastic film 215 formed of a rubber material. It serves to absorb height variation such as 207 and to apply a uniform contact pressure to the bump 207. Reference numeral 219 denotes a wiring board, which is composed of an insulating substrate 221 having a thickness of 3 to 5 mm serving as a base material, a terminal 223, an external terminal 225, and a lead wire 227 connecting between the terminals. It has a role of extracting the signal transmitted to 223 to the outside. Here, the bump 207, the short-circuit portion 209, the back surface electrode portion 211, the conductive path 217, and the terminal 223 are positions corresponding to electrode pads that are lead terminals on the wafer to be tested (more specifically, electrode pads). In the state where the positions in the horizontal direction coincide with each other, thousands to tens of thousands are prepared as necessary.

次にメンブレンバンプ２０１の製造方法を図１５乃至図１７を用いて説明する。まず、図１５に示すような、厚さ約１８μｍの銅箔２２９に厚さ約２５μｍのポリイミドシート２０５を貼り合わせた材料に対し、ポリイミドシート２０５にレーザを照射して直径約３０μｍの小径穴２３１を形成する。次に、図１６に示すように、銅箔２２９に保護レジスト２３３を塗布し、銅箔２２９にメッキ電極を接続してニッケルの電気メッキを行う。メッキは、小径穴２３１を埋めるようにして短絡部２０９を形成し、更にポリイミドシート２０５の表面に達すると、全ての方向に一様に拡がって半球状に進み、バンプ２０７を形成する。メッキは、バンプ２０７の高さが１０〜２０μｍになるまで行われる。次に、図１７に示すように、銅箔２２９の表面に塗布された保護レジスト２３３を除去し、再度レジストを塗布して裏面電極部のパターンを感光させ、銅箔２２９のエッチングにより裏面電極部２１１を形成する。そして、レジストを除去し、最後にポリイミドシート２０５を剛性リング２０３に貼りメンブレンバンプ２０１を構成する。 Next, a method for manufacturing the membrane bump 201 will be described with reference to FIGS. First, as shown in FIG. 15, a polyimide sheet 205 is bonded to a material in which a polyimide sheet 205 having a thickness of about 25 μm is bonded to a copper foil 229 having a thickness of about 18 μm. Form. Next, as shown in FIG. 16, a protective resist 233 is applied to the copper foil 229, and a plating electrode is connected to the copper foil 229 to perform electroplating of nickel. The plating forms the short-circuit portion 209 so as to fill the small-diameter hole 231, and further reaches the surface of the polyimide sheet 205, spreads uniformly in all directions, proceeds in a hemispherical shape, and forms a bump 207. Plating is performed until the height of the bump 207 reaches 10 to 20 μm. Next, as shown in FIG. 17, the protective resist 233 applied to the surface of the copper foil 229 is removed, the resist is applied again to expose the pattern of the back electrode portion, and the back electrode portion is etched by etching the copper foil 229. 211 is formed. Then, the resist is removed, and finally a polyimide sheet 205 is attached to the rigid ring 203 to form the membrane bump 201.

特開平１０−１７８０７４号Japanese Patent Laid-Open No. 10-178074

特許文献１のメンブレン方式のプローブカードは数万の多数ピンを持つことができるものであるが、材料に薄いポリイミドシートを用いるため、強度不足による伸び縮みが発生しやすく、全面に渡り必要とされる１０μｍといったバンプの位置精度を実現するのが困難であった。特に温度を変化させる必要のあるテストでは、ウェハと同等の熱膨張特性を得るためにポリイミドシートを剛性リングに貼り、更に電極パッドからのバンプのずれを防止するため強い圧力にてバンプを電極パッドに押し付ける必要があった。 The membrane type probe card of Patent Document 1 can have tens of thousands of pins, but since a thin polyimide sheet is used as the material, it tends to cause expansion and contraction due to insufficient strength and is required over the entire surface. It was difficult to achieve a bump positional accuracy of 10 μm. Especially in tests where the temperature needs to be changed, a polyimide sheet is affixed to the rigid ring in order to obtain the same thermal expansion characteristics as the wafer, and the bumps are applied to the electrode pads with a strong pressure to prevent the bumps from deviating from the electrode pads. It was necessary to press against.

次の課題として、狭いピッチでバンプを配置し難く、また、狭いピッチでバンプを配置できても、ウェハの電極パッドとの安定したコンタクトが達成できなかった。すなわち、異方導電膜の導電路の直径サイズ、これに接触するメンブレンバンプの裏面電極サイズが比較的大きいため、ウェハの電極パッドのピッチが１００μｍ以下である狭ピッチ向けのプローブカードでは、導電路および裏面電極間の間隔が狭くなり、精度の高い製造工程が必要となって、歩留りが落ちる課題があった。そして、バンプを狭い間隔にて配置する場合には、隣接バンプがポリイミドシートを介して強い繋がりを持つことになり、自由な高さバラツキの吸収を阻み、安定したコンタクトに支障を来たすことが多かった。また、この影響を軽減すべくポリイミドシートの厚さを薄くすると、薄膜の強度不足によりバンプの位置精度がより悪くなる傾向があった。 As the next problem, it is difficult to arrange the bumps at a narrow pitch, and even if the bumps can be arranged at a narrow pitch, stable contact with the electrode pads of the wafer cannot be achieved. That is, since the diameter size of the conductive path of the anisotropic conductive film and the size of the back surface electrode of the membrane bump contacting this are relatively large, in the probe card for narrow pitches where the pitch of the electrode pads on the wafer is 100 μm or less, the conductive path And the space | interval between back surface electrodes became narrow, the highly accurate manufacturing process was needed, and the subject that a yield fell occurred. When the bumps are arranged at a narrow interval, the adjacent bumps have a strong connection via the polyimide sheet, often preventing free height variation from being absorbed and disturbing stable contact in many cases. It was. Further, when the thickness of the polyimide sheet is reduced to reduce this influence, the position accuracy of the bumps tends to become worse due to insufficient strength of the thin film.

そして、このようなプローブカードは、高価な低熱膨張率の配線基板を用いるものである。 Such a probe card uses an expensive low thermal expansion wiring board.

さらに、メッキ、レジストによるパターンニングといった処理が大径シートでは簡単に高い精度が得られないことが多く、精度、歩留りを低める要因となり、３００ｍｍ以上の直径を有するプローブカードの製作を困難なものとしていた。 Furthermore, it is often difficult to produce a probe card having a diameter of 300 mm or more due to the fact that processing such as plating and resist patterning cannot easily obtain high accuracy with a large-diameter sheet, which causes a decrease in accuracy and yield. It was.

加えて、従来のプローブカードの構成では、不良無しに数千から数万のピンを一括形成する必要があり、製造上の大きな問題を有していた。 In addition, in the configuration of the conventional probe card, it is necessary to collectively form several thousand to several tens of thousands of pins without defects, which has a great problem in manufacturing.

本発明は、こういった従来の問題を解決するためになされたもので、大径及び多数ピンであり、従来技術の課題の少なくとも１つを解決することができるプローブカードの提供を目的としている。 The present invention has been made to solve such conventional problems, and has an object of providing a probe card having a large diameter and a large number of pins and capable of solving at least one of the problems of the prior art. .

この目的を達成するための本発明のプローブカードは、ウェハ（半導体ウェハ）に形成された半導体チップの電極パッドに対応した端子を有する配線基板と、前記半導体チップに対応して複数の貫通穴が形成されたフレーム板と、前記貫通穴に対応した大きさを有し、前記貫通穴又は前記貫通穴周辺に支持された弾性膜及びこの弾性膜内に相互に絶縁された状態で形成された、厚み方向に延びる複数の導電路を有する異方導電膜と、前記貫通穴に対応した大きさを有し、前記貫通穴周辺の表面側に支持された絶縁膜、この絶縁膜の表面に配置され、前記電極パッドに電気的に接触するバンプ（例えば複数のバンプ）及びこのバンプと電気的に接続され、前記バンプから前記絶縁膜内を厚み方向に延びる導電電極を有する接点膜と、を備え、前記導電電極及び前記配線基板の前記端子が、前記導電路により電気的に接続されるものである。配線基板は、この端子と接続された外部端子を有する。接点膜は、異方導電膜の表面側、すなわちステージ側（ウェハ側）に配置される。ここでは、大きな直径（例えばウェハと同じような大きな直径）を有するフレーム板を用いるが、ウェハと同じような大きな直径を有するメンブレンバンプは用いられていない。バンプは、半導体チップに対応するように、あるいは、フレーム板の貫通穴に対応するように、または、フレーム板の貫通穴よりも多少広いように形成された接点膜（絶縁膜）に形成又は配置されている。したがって、プローブカードが加熱されても、接点膜の熱膨張率に起因するバンプの位置ずれは生じない。そこで、フレーム板の熱膨張係数をウェハの熱膨張係数と一致又は近似するように設定しておけば、ウェハの電極パッド位置とウェハにコンタクトするバンプ位置の熱膨張率による差異を少なくして又は無くして、温度変化に対する電気的コンタクトの安定性を得ることができる。検査対象のウェハの熱膨張係数は、ほぼ３．５×１０^−６／℃であるので、フレーム板の熱膨張係数は０乃至１×１０^−５／℃であることが望ましい。フレーム板の貫通穴、接点膜及び異方導電膜は１つの半導体チップに対応するように形成される場合がある。あるいは、フレーム板の貫通穴、接点膜及び異方導電膜は２つ乃至５つの半導体チップに対応するように形成される場合がある。接点膜、異方導電膜は、接着剤を用いて、もしくは嵌め込みにて貫通穴又は貫通穴周辺に支持される。導電電極を導電路と同一又は同等の面積若くは導電路より大きな面積のものとすれば、プローブカードの製造効率が上昇する。 In order to achieve this object, a probe card of the present invention includes a wiring board having terminals corresponding to electrode pads of a semiconductor chip formed on a wafer (semiconductor wafer), and a plurality of through holes corresponding to the semiconductor chip. The formed frame plate has a size corresponding to the through hole, and is formed in an insulated state in the elastic film supported around the through hole or the through hole, and in the elastic film, An anisotropic conductive film having a plurality of conductive paths extending in the thickness direction, an insulating film having a size corresponding to the through hole and supported on the surface side around the through hole, and disposed on the surface of the insulating film A bump (for example, a plurality of bumps) electrically contacting the electrode pad and a contact film electrically connected to the bump and having a conductive electrode extending in the thickness direction from the bump in the insulating film, in front Conductive electrode and the terminal of the wiring board is intended to be electrically connected by the conductive path. The wiring board has an external terminal connected to this terminal. The contact film is disposed on the surface side of the anisotropic conductive film, that is, on the stage side (wafer side). Here, a frame plate having a large diameter (for example, a large diameter similar to that of the wafer) is used, but a membrane bump having a large diameter similar to that of the wafer is not used. The bump is formed or arranged on the contact film (insulating film) formed so as to correspond to the semiconductor chip, to correspond to the through hole of the frame plate, or to be slightly wider than the through hole of the frame plate. Has been. Therefore, even if the probe card is heated, the bumps are not displaced due to the coefficient of thermal expansion of the contact film. Therefore, if the thermal expansion coefficient of the frame plate is set so as to match or approximate the thermal expansion coefficient of the wafer, the difference due to the thermal expansion coefficient between the electrode pad position of the wafer and the bump position contacting the wafer is reduced or Without it, electrical contact stability against temperature changes can be obtained. Since the thermal expansion coefficient of the wafer to be inspected is approximately 3.5 × 10 ⁻⁶ / ° C., the thermal expansion coefficient of the frame plate is preferably 0 to 1 × 10 ⁻⁵ / ° C. In some cases, the through hole, the contact film, and the anisotropic conductive film of the frame plate are formed so as to correspond to one semiconductor chip. Alternatively, the through hole, contact film, and anisotropic conductive film of the frame plate may be formed so as to correspond to two to five semiconductor chips. The contact film and the anisotropic conductive film are supported around the through hole or the through hole by using an adhesive or by fitting. If the conductive electrode has the same or equivalent area as the conductive path or an area larger than the conductive path, the probe card manufacturing efficiency increases.

例えば、導電電極はそれぞれ、バンプの並ぶ方向と直交する方向である幅方向に延びるように形成され、幅方向一端側が導電路と接触し、幅方向他端側が弾性膜と接触するように配置される。そして、バンプの並ぶ方向である長さ方向で隣り合う導電路を、バンプの並びを挟んで互いに反対側に設けることができる。このように構成することにより、バンプを狭い間隔で配置しても、異方導電膜の導電路同士が接近しすぎるといったことを防止できる。バンプは、例えば、導電電極の表面中央部又は幅方向中央部に配置される。このように構成すれば、バンプが電極パッドと接触するときに傾いてしまうことが防止される。 For example, each of the conductive electrodes is formed so as to extend in the width direction, which is a direction orthogonal to the direction in which the bumps are arranged, and is arranged so that one end in the width direction is in contact with the conductive path and the other end in the width direction is in contact with the elastic film. The In addition, the conductive paths adjacent in the length direction, which is the direction in which the bumps are arranged, can be provided on opposite sides of the bumps. With this configuration, even when the bumps are arranged at a narrow interval, it is possible to prevent the conductive paths of the anisotropic conductive film from being too close to each other. A bump is arrange | positioned at the surface center part or width direction center part of a conductive electrode, for example. If comprised in this way, it will prevent that a bump inclines when it contacts an electrode pad.

配線基板は、貫通穴に対応した大きさの、貫通穴周辺に支持された配線膜を有し、この配線膜の表面には半導体チップの電極パッドに対応した第１の端子（半導体チップの電極パッドに対応した端子）が設けられ、配線膜の裏面には第１の端子と接続された第２の端子が設けられていて、配線基板はさらに、第２の端子に対応する位置に第３の端子が設けられた接続基板と、第２の端子と第３の端子を接続する異方導電膜又はＭＥＭＳ（メムス、ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）と、を有するといったように構成できる。ここでは、接続基板を比較的大きな熱膨張係数を有する安価な材料で形成しても、温度変化によって信号経路が不安定になるといったことを防止することが可能なので、低熱膨張率基板に代わる配線基板の採用により低コストにて多ピンプローブカードを供給することができる。例えば、バンプの並ぶ方向で隣り合う、第２の端子及びこの第２の端子に対応する第３の端子の組を、バンプの並びを挟んで互いに反対側に設ける。そして、例えば、第２の端子のバンプ側の部分と、第１の端子とを電気的に接続する。そうすると、第２の端子及び第３の端子をバンプの並ぶ方向に長く形成できるので、接続基板を熱膨張率の高いものとしておき、かつ、ウェハテスト時に加熱しても、第１の端子、第２の端子及び第３の端子の正しく確実な電気的接続が確保される。第２の端子と第３の端子は、例えば中央部分で、異方導電膜の導電路等によって電気的に接続される。配線膜は、接着剤を用いて、もしくは嵌め込みにて貫通穴又は貫通穴周辺に支持される。 The wiring board has a wiring film of a size corresponding to the through hole and supported around the through hole, and a first terminal (an electrode of the semiconductor chip) corresponding to the electrode pad of the semiconductor chip is formed on the surface of the wiring film. A terminal corresponding to the pad) is provided, and a second terminal connected to the first terminal is provided on the back surface of the wiring film, and the wiring board is further provided at a position corresponding to the second terminal. And an anisotropic conductive film or MEMS (Micro Electro Mechanical Systems) for connecting the second terminal and the third terminal. Here, even if the connection board is made of an inexpensive material having a relatively large thermal expansion coefficient, it is possible to prevent the signal path from becoming unstable due to a temperature change, so that the wiring instead of the low thermal expansion coefficient board By adopting a substrate, a multi-pin probe card can be supplied at low cost. For example, a set of a second terminal and a third terminal corresponding to the second terminal, which are adjacent to each other in the direction in which the bumps are arranged, is provided on the opposite side of the bump arrangement. For example, the bump side portion of the second terminal is electrically connected to the first terminal. Then, since the second terminal and the third terminal can be formed long in the direction in which the bumps are arranged, even if the connection substrate has a high coefficient of thermal expansion and is heated during the wafer test, the first terminal, A correct and reliable electrical connection between the second terminal and the third terminal is ensured. The second terminal and the third terminal are electrically connected by a conductive path or the like of an anisotropic conductive film, for example, at the central portion. The wiring film is supported around the through hole or the through hole by using an adhesive or by fitting.

本発明では、ウェハに形成された半導体チップの電極パッドに対応した端子を有する配線基板と、弾性膜及びこの弾性膜内に相互に絶縁された状態で形成された、厚み方向に延びる複数の導電路を有する異方導電膜と、絶縁膜、この絶縁膜の表面に配置され、前記電極パッドに電気的に接触するバンプ及びこのバンプと電気的に接続され、前記バンプから前記絶縁膜内を厚み方向に延びる導電電極を有する接点膜と、を備え、前記導電電極はそれぞれ、前記バンプの並ぶ方向と直交する方向である幅方向に延びるように形成され、幅方向一端側が前記導電路と接触し、幅方向他端側が前記弾性膜と接触するように配置されるプローブカードを提供することができる。ここでは、配線基板、異方導電膜及び接点膜は、半導体ウェハと対応する大きな径を有している。 In the present invention, a wiring board having terminals corresponding to electrode pads of a semiconductor chip formed on a wafer, an elastic film, and a plurality of conductive films extending in the thickness direction formed in a state of being insulated from each other in the elastic film. An anisotropic conductive film having a path, an insulating film, a bump disposed on the surface of the insulating film, electrically contacting the electrode pad, and electrically connected to the bump, and having a thickness in the insulating film from the bump A contact film having a conductive electrode extending in a direction, and each of the conductive electrodes is formed to extend in a width direction that is a direction orthogonal to a direction in which the bumps are arranged, and one end in the width direction is in contact with the conductive path. The probe card arrange | positioned so that the width direction other end side may contact the said elastic film can be provided. Here, the wiring board, the anisotropic conductive film, and the contact film have a large diameter corresponding to the semiconductor wafer.

また、本発明によれば、ウェハに形成された半導体チップに対応して複数の貫通穴が形成されたフレーム板と、前記貫通穴に対応した大きさの、前記貫通穴周辺に支持された配線膜と、を有し、この配線膜の表面には半導体チップの電極パッドに対応した第1の端子が設けられ、前記配線膜の裏面には前記第1の端子と接続された第２の端子が設けられていて、前記第２の端子に対応する位置に第３の端子が設けられた接続基板と、前記第２の端子と前記第３の端子を接続する異方導電膜又はＭＥＭＳと、をさらに有するプローブカード用の配線基板を提供することができる。フレーム板には、例えば、貫通穴又は貫通穴周辺に支持された弾性膜及びこの弾性膜内に相互に絶縁された状態で形成された、厚み方向に延びる複数の導電路を有する異方導電膜と、貫通穴に対応した大きさを有し、前記貫通穴周辺の表面側に支持された絶縁膜、この絶縁膜の表面に配置され、電極パッドに電気的に接触するバンプ及びこのバンプと電気的に接続され、バンプから絶縁膜内を厚み方向に延びる導電電極を有する接点膜と、が設けられる。導電電極と第１の端子は、異方導電膜の導電路により電気的に接続される。 In addition, according to the present invention, a frame plate in which a plurality of through holes are formed corresponding to the semiconductor chips formed on the wafer, and a wiring supported around the through holes, the size corresponding to the through holes. A first terminal corresponding to the electrode pad of the semiconductor chip is provided on the surface of the wiring film, and a second terminal connected to the first terminal is provided on the back surface of the wiring film. A connection substrate provided with a third terminal at a position corresponding to the second terminal, an anisotropic conductive film or MEMS connecting the second terminal and the third terminal, It is possible to provide a wiring board for a probe card that further includes: An anisotropic conductive film having a plurality of conductive paths extending in the thickness direction formed on the frame plate, for example, an elastic film supported around the through-hole or the periphery of the through-hole and a state insulated from each other in the elastic film And an insulating film having a size corresponding to the through hole and supported on the surface side around the through hole, a bump disposed on the surface of the insulating film and electrically contacting the electrode pad, and the bump and the electric And a contact film having conductive electrodes extending in the thickness direction from the bumps in the insulating film. The conductive electrode and the first terminal are electrically connected by a conductive path of an anisotropic conductive film.

本発明のプローブカードによれば、金属材料などを用いた寸法精度の高いフレーム板に精度よく小さな接点膜、異方導電膜を支持する方式により、バンプの位置精度を向上させることができる。さらにフレーム板とウェハとの熱膨張係数の差異を少なくしたり無くしたりして、温度変化に対するさらなる安定性を得ることができる。また、本発明によれば、温度が変化してもウェハの電極パッドに対するバンプの位置ずれは微小であったりなかったりするため、バンプの位置ずれを防止するために電極パッドにバンプを強く押し付ける必要がなく、異方導電膜の長寿命化および多数ピンの構成を容易にすることができる。さらに、本発明のプローブカードでは、例えば、小面積の絶縁膜に密度高く形成した接点膜、異方導電膜より良品の接点膜、異方導電膜を選別し、これをフレーム板に接着剤もしくは嵌め込みにて支持することにより多数ピンの大径プローブカードを製造できるので、効率的にプローブカードを製造することができる。配線膜を用いる場合にも、良品を選別して、同様の効果を達成できる。 According to the probe card of the present invention, the position accuracy of the bumps can be improved by a method in which a small contact film and an anisotropic conductive film are accurately supported on a frame plate having a high dimensional accuracy using a metal material or the like. Further, the difference in thermal expansion coefficient between the frame plate and the wafer can be reduced or eliminated, and further stability against temperature change can be obtained. In addition, according to the present invention, even if the temperature changes, the bump misalignment with respect to the electrode pad of the wafer may or may not be very small. Therefore, it is necessary to strongly press the bump against the electrode pad to prevent the bump misalignment. Therefore, the life of the anisotropic conductive film and the configuration of a large number of pins can be facilitated. Furthermore, in the probe card of the present invention, for example, a contact film formed with a high density in a small area insulating film, a good contact film from the anisotropic conductive film, and an anisotropic conductive film are selected, and this is applied to the frame plate with an adhesive or Since a large-diameter probe card having a large number of pins can be manufactured by supporting by fitting, the probe card can be manufactured efficiently. Even when a wiring film is used, the same effect can be achieved by selecting non-defective products.

そして、接点膜の熱膨張によるバンプの位置ずれを考慮する必要がないので、例えば、薄く柔らかいポリイミドシートを採用し、バンプ同士の繋がりを弱くしてバンプの独立性を高めることにより、狭ピッチのプローブカードのコンタクト性を高めることが可能である。 And since it is not necessary to consider the positional deviation of the bump due to the thermal expansion of the contact film, for example, by adopting a thin and soft polyimide sheet, weakening the connection between the bumps and increasing the independence of the bumps, It is possible to improve the contact property of the probe card.

本発明の第1の実施形態におけるフレーム板を示す図である。FIG. 3 is a diagram showing a frame plate in the first embodiment of the present invention. 本発明の第1の実施形態におけるプローブカードの構造を示す断面図である。1 is a cross-sectional view showing the structure of a probe card in a first embodiment of the present invention. 本発明の第1の実施形態におけるプローブカードの構造を示す平面図である。FIG. 2 is a plan view showing the structure of the probe card in the first embodiment of the present invention. 本発明の第1の実施形態における貼り合わせシートを示す図である。FIG. 3 is a view showing a bonded sheet in the first embodiment of the present invention. 本発明の第1の実施形態における貼り合わせシートの断面図である。FIG. 2 is a cross-sectional view of a bonded sheet in the first embodiment of the present invention. 本発明の第１の実施形態におけるポリイミドエッチングの工程を示す図である。It is a figure which shows the process of the polyimide etching in the 1st Embodiment of this invention. 本発明の第１の実施形態における導電電極形成の工程を示す図である。It is a figure which shows the process of the conductive electrode formation in the 1st Embodiment of this invention. 本発明の第１の実施形態におけるバンプ形成穴形成の工程を示す図である。It is a figure which shows the process of bump formation hole formation in the 1st Embodiment of this invention. 本発明の第１の実施形態におけるバンプ形成の工程を示す図である。It is a figure which shows the process of bump formation in the 1st Embodiment of this invention. 本発明の第１の実施形態における導電電極ベース形成のレジスト工程を示す図である。It is a figure which shows the resist process of conductive electrode base formation in the 1st Embodiment of this invention. 本発明の第１の実施形態における導電電極ベース形成のエッチング工程を示す図である。It is a figure which shows the etching process of conductive electrode base formation in the 1st Embodiment of this invention. 本発明の第１の実施形態における接着剤塗布工程を示す図である。It is a figure which shows the adhesive agent application process in the 1st Embodiment of this invention. 本発明の第２の実施形態におけるプローブカードの構造を示す断面図である。It is sectional drawing which shows the structure of the probe card in the 2nd Embodiment of this invention. 本発明の第２の実施形態におけるプローブカードの構造を示す別の断面図である。It is another sectional view which shows the structure of the probe card in the 2nd Embodiment of this invention. 本発明の第２の実施形態におけるプローブカードの構造を示す平面図である。It is a top view which shows the structure of the probe card in the 2nd Embodiment of this invention. 本発明の第３の実施形態におけるプローブカードの構造を示す断面図である。It is sectional drawing which shows the structure of the probe card in the 3rd Embodiment of this invention. 本発明の第３の実施形態におけるプローブカードの構造を示す別の断面図である。It is another sectional view which shows the structure of the probe card in the 3rd Embodiment of this invention. 本発明の第３の実施形態におけるプローブカードの構造を示す平面図である。It is a top view which shows the structure of the probe card in the 3rd Embodiment of this invention. 従来のプローブカードの構造を示す断面図である。It is sectional drawing which shows the structure of the conventional probe card. 従来のメンブレンバンプの製造方法の第１工程を示す図である。It is a figure which shows the 1st process of the manufacturing method of the conventional membrane bump. 従来のメンブレンバンプの製造方法の第２工程を示す図である。It is a figure which shows the 2nd process of the manufacturing method of the conventional membrane bump. 従来のメンブレンバンプの製造方法の第３工程を示す図である。It is a figure which shows the 3rd process of the manufacturing method of the conventional membrane bump.

以下、本発明の第１の実施の形態（プローブカード）について、図１乃至図１１を参照して説明する。 Hereinafter, a first embodiment (probe card) of the present invention will be described with reference to FIGS.

図１において、１はフレーム板であり、検査対象のウェハ（半導体ウェハ）のサイズとほぼ同等の２００ｍｍ乃至３００ｍｍの直径を有していて、厚さは例えば４０μｍ乃至８０μｍとなっている。また、フレーム板１は、温度変化に伴う位置ずれの影響を排除できるように、ウェハに近い熱膨張係数又は線熱膨張係数を有していて、フレーム板１の熱膨張係数又は線熱膨張係数は例えば０乃至１×１０^−５／℃となっている。そのため、フレーム板１の材質は、インバー、４２アロイといった金属材料が適している。さらに、フレーム板１にはウェハに形成された半導体チップに対応して厚み方向に貫通する複数の貫通穴３が形成されており、これらはエッチングにより形成される。ここでは、貫通穴３は、１つの半導体チップに対応するように形成されているが、２乃至５個の半導体チップに対応するように形成されてもよい。 In FIG. 1, reference numeral 1 denotes a frame plate, which has a diameter of 200 mm to 300 mm, which is almost the same as the size of a wafer (semiconductor wafer) to be inspected, and has a thickness of 40 μm to 80 μm, for example. Further, the frame plate 1 has a thermal expansion coefficient or a linear thermal expansion coefficient close to that of the wafer so as to eliminate the influence of the position shift accompanying the temperature change, and the thermal expansion coefficient or the linear thermal expansion coefficient of the frame plate 1. Is, for example, 0 to 1 × 10 ⁻⁵ / ° C. Therefore, a metal material such as Invar or 42 alloy is suitable for the material of the frame plate 1. Further, the frame plate 1 is formed with a plurality of through holes 3 penetrating in the thickness direction corresponding to the semiconductor chips formed on the wafer, and these are formed by etching. Here, the through hole 3 is formed so as to correspond to one semiconductor chip, but may be formed so as to correspond to two to five semiconductor chips.

次に図２を参照してプローブカードの構造を説明する。 Next, the structure of the probe card will be described with reference to FIG.

図２はフレーム板１に形成された貫通穴３周辺の構造を示しており、貫通穴３周辺にて支持された状態で異方導電膜５と接点膜７が配置されている。フレーム板１のそれぞれの貫通穴３に図２の構造が構成される。異方導電膜５は、弾性膜９と、この弾性膜９に設けられた導電路１１とにより構成され、弾性膜９は、厚さ８０μｍのゴム材料により形成されていて、外周がフレーム板１の貫通穴３周辺に固定され、導電路１１を保持する役割を持つ。弾性膜９の外周上端（外周表側）には、外向きの支持フランジ１３が一体的に形成されていて、弾性膜９は、支持フランジ１３が貫通穴３の外周表面に載って支持されるように、貫通穴３に、例えばきつく、嵌め込まれている。 FIG. 2 shows the structure around the through hole 3 formed in the frame plate 1, and the anisotropic conductive film 5 and the contact film 7 are arranged in a state of being supported around the through hole 3. The structure shown in FIG. 2 is formed in each through hole 3 of the frame plate 1. The anisotropic conductive film 5 includes an elastic film 9 and a conductive path 11 provided on the elastic film 9, and the elastic film 9 is formed of a rubber material having a thickness of 80 μm, and the outer periphery thereof is the frame plate 1. It is fixed around the through hole 3 and has a role of holding the conductive path 11. An outward support flange 13 is integrally formed on the outer peripheral upper end (outer peripheral front side) of the elastic film 9 so that the support flange 13 is supported on the outer peripheral surface of the through hole 3. For example, it is tightly fitted in the through hole 3.

導電路１１は厚さ１３０μｍの弾性膜中に金属粒子を多数含み、厚み方向から圧力が加わると変形して金属粒子同士の接触により上下方向に通電する機能を有する。すなわち、導電路１１は、弾性膜９に、突出部分（ここでは上下（表面側及び裏面側）に突出部分）が形成されるように、部分的に１３０μｍの厚さ部分を形成することにより構成される。 The conductive path 11 includes a large number of metal particles in an elastic film having a thickness of 130 μm, and has a function of deforming when pressure is applied from the thickness direction and energizing in the vertical direction by contact between the metal particles. That is, the conductive path 11 is configured by partially forming a 130 μm thick portion on the elastic film 9 so that protruding portions (here, protruding portions on the top and bottom (front side and back side)) are formed. Is done.

一方、接点膜７は、絶縁膜1５と、絶縁膜１５の表面側に形成されたあるいは絶縁膜１５の表面に設けられたバンプ１７と、導電電極１９とにより構成されている。絶縁膜１５は、厚さ２５μｍのポリイミドにて形成され、その周辺部又は周辺部裏面を接着剤２１によりフレーム板１（異方導電膜５の外周のフレーム板１表面）に固定されている。絶縁膜１５の表面にはニッケルにより直径高さ共約２０μｍのバンプ１７が形成されているわけだが、このバンプ１７は、ウェハの半導体チップの電極パッドにコンタクトする役割を持つ。さらに、絶縁膜１５には、バンプ１７に繋がる導電電極１９が絶縁膜１５の表面および膜内に形成され、この導電電極１９の下端部（裏面側端部）は、異方導電膜５の導電路１１と同等若しくはより広い面積にて形成されていて、導電電極１９は、裏側端面が絶縁膜１５の裏面で露出し、バンプ１７と異方導電膜５の導電路１１とを接続する役割を有する。２３はウェハ又はフレーム板１に対応する大きな径を有する配線基板であり、基材となる厚さ３乃至５ｍｍの絶縁性基板２５、端子２７、外部端子２９および引出線３１により構成され、引出線３１により、バンプ１７から導電電極１９、導電路１１を介して端子２７に伝わった信号を外部端子２９から外部に引出す役割を持つ。ここでバンプ１７、導電電極１９、導電路１１、端子２７は、テストの対象となるウェハ上の引出し端子である半導体チップの電極パッドに水平方向の位置が一致した状態に形成され、必要に応じて数千から数万が用意される。 On the other hand, the contact film 7 includes an insulating film 15, bumps 17 formed on the surface side of the insulating film 15 or provided on the surface of the insulating film 15, and a conductive electrode 19. The insulating film 15 is formed of polyimide having a thickness of 25 μm, and the peripheral portion or the back surface of the peripheral portion is fixed to the frame plate 1 (the surface of the frame plate 1 on the outer periphery of the anisotropic conductive film 5) with an adhesive 21. A bump 17 having a diameter and height of about 20 μm is formed on the surface of the insulating film 15 by nickel. This bump 17 has a role of contacting an electrode pad of a semiconductor chip on the wafer. Furthermore, a conductive electrode 19 connected to the bump 17 is formed on the insulating film 15 on the surface and in the film of the insulating film 15, and the lower end portion (back side end portion) of the conductive electrode 19 is the conductive film of the anisotropic conductive film 5. The conductive electrode 19 is formed in an area equal to or wider than the path 11, and the conductive electrode 19 has a role of connecting the bump 17 and the conductive path 11 of the anisotropic conductive film 5 with the back end face exposed at the back surface of the insulating film 15. Have. Reference numeral 23 denotes a wiring board having a large diameter corresponding to the wafer or frame plate 1, which is composed of an insulating substrate 25 having a thickness of 3 to 5 mm as a base material, a terminal 27, an external terminal 29, and a lead wire 31. By 31, the signal transmitted from the bump 17 to the terminal 27 through the conductive electrode 19 and the conductive path 11 is extracted from the external terminal 29 to the outside. Here, the bump 17, the conductive electrode 19, the conductive path 11, and the terminal 27 are formed in a state in which the horizontal position coincides with the electrode pad of the semiconductor chip that is the lead-out terminal on the wafer to be tested. Thousands to tens of thousands are prepared.

図３乃至図１１を用いて接点膜７の製造方法を以下に示す。接点膜７は、サイズが小さいので、ウェハと同一の熱膨張係数（線熱膨張係数）を有する必要はなく（具体的には、ウェハよりも大きな熱膨張係数を有する）、加工が容易な材料を用いて安価に形成することができる。 A method for manufacturing the contact film 7 will be described below with reference to FIGS. Since the contact film 7 is small in size, it does not need to have the same thermal expansion coefficient (linear thermal expansion coefficient) as that of the wafer (specifically, it has a larger thermal expansion coefficient than that of the wafer) and can be easily processed. Can be formed at low cost.

図３において３３は貼合せシートであり、この中に接点膜７を多数形成する。この場合、フレーム板１に搭載される接点膜７の必要数より多めに接点膜７を形成するが、形成ピッチを高めて（狭めて）形成するため、貼合せシート３３全体のサイズとしてはフレーム板１１より小さい、１辺が２００ｍｍ程度の縮小された正方形状のものとなり、メッキ、レジストによるパターンニングを通常の装置により容易に高精度にて処理できる。図４は貼合せシート（1つの接点膜７を形成する部分）の断面を示しており、貼合せシート３３は、絶縁膜１５となる２５μｍ厚のポリイミドシート３５に対し４μｍ厚の銅箔３７を貼合せたものを用いる。次に図５に示すように貼合せシート３３にレジスト３８を貼り、ウェハに形成された半導体チップの電極パッドに対応した又は電極パッドと同じ位置に導電電極を形成すべく、フォトマスクを用いてレジスト３８にパターンを形成する。次に貼合せシート３３をポリイミドエッチング液に浸し、レジスト３８に形成したパターンをマスクとしてポリイミドシート３５に導電電極形成穴３９を形成する。この場合、ポリイミドの持つ異方性により、水平面に対して５７°の角度（Ｘ）にてすり鉢状にエッチングが進行する。次に図６に示すように、レジスト３８を剥がし、銅箔３７に保護レジスト４１を塗布し、銅箔３７をメッキ電極としてニッケルメッキを行い、ポリイミドシート３５の厚さ程度まで導電電極形成穴３９にニッケルを成長させ、導電電極１９（導電電極１９の埋まっている部分）を形成する。次に保護レジスト４１を剥離し、図７に示すように銅箔３７にレジスト４３を貼り、半導体チップの電極パッドに対応した又は電極パッドと同じ位置にバンプ１７を形成すべくフォトマスクを用いてレジスト４３にバンプ形成穴４５を形成する。さらに、図８に示すようにポリイミドシート３５に保護レジスト４７を塗布し、銅箔３７をメッキ電極としてニッケルメッキを行い、レジスト４３の厚さを超えない範囲でバンプ形成穴４５にニッケルを成長させバンプ１７を形成する。次にレジスト４３を剥離し、さらに図９の仮想線で示すように、レジスト４９を貼り、バンプ１７の周囲に導電電極１９の一部を構成する導電電極ベースを形成すべく、図９に示すように、フォトマスクを用いてレジスト４９にパターンを形成する。この状態にて図１０に示すように銅をエッチングするエッチング液に浸し、銅箔３７をエッチングして導電電極ベース５１を形成し導電電極１９の一部とする。この後、保護レジスト４７およびレジスト４９を剥離し、図３における二点鎖線位置にて裁断し、分割して接点膜７を形成する。図１１に示すように、この中より選別した良品の接点膜７に接着剤２１を塗布し、実装機を用いてフレーム板１の各貫通穴３に図２のように搭載し、さらにフレーム板１全体を配線基板２３の上又は表面側に配置することによりプローブカードを完成させる。ここでは、従来のバンプ、短絡部および裏面電極部の形成手法に較べ、残渣の残りやすいポリイミドに加工した穴径が大きいためメッキが容易となり、歩留りよくバンプおよび導電電極を形成することができる。すなわち、レーザによりポリイミドシートに開けた小口径の穴は加工に伴って発生する残渣によりメッキの成長不良が発生しやすく、バンプに不良が発生するおそれがあった。 In FIG. 3, reference numeral 33 denotes a laminated sheet, in which a large number of contact films 7 are formed. In this case, the contact film 7 is formed to be larger than the necessary number of contact films 7 to be mounted on the frame plate 1. However, since the formation pitch is increased (narrowed), the overall size of the bonding sheet 33 is the frame. It is smaller than the plate 11 and has a reduced square shape with one side of about 200 mm, and patterning by plating and resist can be easily processed with high accuracy by a normal apparatus. FIG. 4 shows a cross section of a bonding sheet (portion where one contact film 7 is formed). The bonding sheet 33 is formed by applying a copper foil 37 having a thickness of 4 μm to a polyimide sheet 35 having a thickness of 25 μm to be the insulating film 15. Use pasted ones. Next, as shown in FIG. 5, a resist 38 is attached to the bonding sheet 33, and a photomask is used to form a conductive electrode corresponding to or at the same position as the electrode pad of the semiconductor chip formed on the wafer. A pattern is formed on the resist 38. Next, the bonding sheet 33 is immersed in a polyimide etching solution, and conductive electrode formation holes 39 are formed in the polyimide sheet 35 using the pattern formed on the resist 38 as a mask. In this case, etching proceeds in a mortar shape at an angle (X) of 57 ° with respect to the horizontal plane due to the anisotropy of polyimide. Next, as shown in FIG. 6, the resist 38 is peeled off, a protective resist 41 is applied to the copper foil 37, nickel plating is performed using the copper foil 37 as a plating electrode, and conductive electrode formation holes 39 are formed to the thickness of the polyimide sheet 35. Then, nickel is grown to form a conductive electrode 19 (portion where the conductive electrode 19 is buried). Next, the protective resist 41 is peeled off, a resist 43 is pasted on the copper foil 37 as shown in FIG. 7, and a photomask is used to form the bumps 17 corresponding to or at the same positions as the electrode pads of the semiconductor chip. A bump formation hole 45 is formed in the resist 43. Further, as shown in FIG. 8, a protective resist 47 is applied to the polyimide sheet 35, nickel plating is performed using the copper foil 37 as a plating electrode, and nickel is grown in the bump formation holes 45 within a range not exceeding the thickness of the resist 43. Bumps 17 are formed. Next, the resist 43 is peeled off, and as shown by the phantom line in FIG. 9, a resist 49 is pasted, and a conductive electrode base constituting a part of the conductive electrode 19 is formed around the bump 17 as shown in FIG. In this manner, a pattern is formed on the resist 49 using a photomask. In this state, as shown in FIG. 10, it is immersed in an etching solution for etching copper, and the copper foil 37 is etched to form a conductive electrode base 51 to be a part of the conductive electrode 19. Thereafter, the protective resist 47 and the resist 49 are peeled off, cut at the two-dot chain line position in FIG. 3, and divided to form the contact film 7. As shown in FIG. 11, an adhesive 21 is applied to a non-defective contact film 7 selected from these, and mounted in each through hole 3 of the frame plate 1 using a mounting machine as shown in FIG. The probe card is completed by arranging the whole 1 on the wiring board 23 or on the surface side. Here, compared with the conventional method of forming bumps, short-circuit portions, and back electrode portions, since the hole diameter processed into polyimide in which residues are likely to remain is large, plating becomes easy, and bumps and conductive electrodes can be formed with high yield. That is, a small-diameter hole formed in a polyimide sheet by a laser is likely to cause a plating growth failure due to a residue generated during processing, and the bump may be defective.

本プローブカードをプローバ装置に搭載し、位置合わせをした上でウェハに押し付けるとウェハの電極パッドにバンプ１７が当たり、その圧力は導電電極１９を通して異方導電膜５の導電路１１に加わり、ウェハの電極パッドとコンタクトして得られた信号はバンプ１７、導電電極１９、導電路１１及び端子２７を通して外部端子２９に引き出される。 When this probe card is mounted on a prober device, aligned, and pressed against the wafer, bumps 17 hit the electrode pads of the wafer, and the pressure is applied to the conductive path 11 of the anisotropic conductive film 5 through the conductive electrodes 19 to thereby change the wafer. A signal obtained by contact with the electrode pad is drawn out to the external terminal 29 through the bump 17, the conductive electrode 19, the conductive path 11 and the terminal 27.

次に本発明の第２の実施の形態（プローブカード）について図１２を参照して説明する。 Next, a second embodiment (probe card) of the present invention will be described with reference to FIG.

第２の実施の形態でも、フレーム板５３は、検査対象のウェハ（半導体ウェハ）のサイズとほぼ同等の２００ｍｍ乃至３００ｍｍの直径を有していて、厚さは例えば４０μｍ乃至８０μｍとなっている。また、フレーム板５３は、温度変化に伴う位置ずれの影響を排除できるように、ウェハに近い線熱膨張係数を有していて、フレーム板５３の線熱膨張係数は例えば０乃至１×10^−５／℃となっている。そのため、フレーム板５３の材質は、インバー、４２アロイといった金属材料が適している。さらに、フレーム板５３にはウェハに形成された半導体チップ（例えば１つの半導体チップ）に対応して厚み方向に貫通する貫通穴５５が複数形成されており、これらはエッチングにより形成される。フレーム板５３は、フレーム板１と、例えば貫通穴の大きさ又は形状が異なるように形成できる。図１２はフレーム板５３に形成された貫通穴５５周辺の構造を示しており、貫通穴５５周辺にて支持された状態で異方導電膜５７と接点膜５９が配置されている。フレーム板５３のそれぞれの貫通穴５５に図１２の構造が構成される。異方導電膜５７は、弾性膜６１と、この弾性膜６１に設けられた導電路６３とにより構成され、弾性膜６１は、厚さ８０μｍのゴム材料により形成されていて、外周がフレーム板５３の貫通穴５５周辺に固定され、導電路６３を保持する役割を持つ。異方導電膜５７にはさらに、弾性膜突起部６５が形成されている。弾性膜６１の外周上端（外周表側）には、外向きの支持フランジ６７が一体的に形成されていて、弾性膜６１は、支持フランジ６７が貫通穴５５の外周表面に載って支持されるように、貫通穴５５に、例えばきつく、嵌め込まれている。 Also in the second embodiment, the frame plate 53 has a diameter of 200 mm to 300 mm, which is substantially the same as the size of the wafer to be inspected (semiconductor wafer), and the thickness is, for example, 40 μm to 80 μm. Further, the frame plate 53 has a linear thermal expansion coefficient close to that of the wafer so as to eliminate the influence of the position shift accompanying the temperature change, and the linear thermal expansion coefficient of the frame plate 53 is, for example, 0 to 1 × 10 ^{− 5} / ° C. Therefore, a metal material such as Invar or 42 alloy is suitable for the material of the frame plate 53. Further, the frame plate 53 is formed with a plurality of through holes 55 penetrating in the thickness direction corresponding to semiconductor chips (for example, one semiconductor chip) formed on the wafer, and these are formed by etching. The frame plate 53 can be formed to be different from the frame plate 1 in, for example, the size or shape of the through hole. FIG. 12 shows the structure around the through hole 55 formed in the frame plate 53, and the anisotropic conductive film 57 and the contact film 59 are arranged in a state of being supported around the through hole 55. The structure shown in FIG. 12 is formed in each through hole 55 of the frame plate 53. The anisotropic conductive film 57 includes an elastic film 61 and a conductive path 63 provided on the elastic film 61. The elastic film 61 is formed of a rubber material having a thickness of 80 μm, and the outer periphery thereof is a frame plate 53. The through hole 55 is fixed and has a role of holding the conductive path 63. An elastic film projection 65 is further formed on the anisotropic conductive film 57. An outer support flange 67 is integrally formed on the outer peripheral upper end (outer peripheral front side) of the elastic film 61 so that the support flange 67 is supported on the outer peripheral surface of the through hole 55. In addition, it is fitted into the through hole 55, for example, tightly.

導電路６３は厚さ１３０μｍの弾性膜中に金属粒子を多数含み、厚み方向から圧力が加わると変形して金属粒子同士の接触により上下方向（厚み方向）に通電する機能を有する。すなわち、導電路６３は、弾性膜６１に、突出部分（ここでは上下（表面側及び裏面側）に突出部分）が形成されるように、部分的に１３０μｍの厚さ部分を形成することにより構成される。また、弾性膜突起部６５も、弾性膜６１に、突出部分（ここでは上下（表面側及び裏面側）に突出部分）が形成されるように、部分的に１３０μｍの厚さ部分を形成することにより構成されるが、通電性を有していない。導電路６３と弾性膜突起部６５とは同一又はほぼ同一の形状に形成されている。 The conductive path 63 includes a large number of metal particles in an elastic film having a thickness of 130 μm, and has a function of being energized in the vertical direction (thickness direction) by contact between the metal particles by deformation when pressure is applied from the thickness direction. That is, the conductive path 63 is configured by partially forming a 130 μm thick portion on the elastic film 61 so that protruding portions (here, protruding portions on the upper and lower sides (front side and back side)) are formed. Is done. The elastic film projection 65 is also partially formed on the elastic film 61 with a thickness of 130 μm so that protruding portions (here, protruding portions on the top and bottom (front side and back side)) are formed. However, it does not have electrical conductivity. The conductive path 63 and the elastic film projection 65 are formed in the same or substantially the same shape.

一方、接点膜５９は、絶縁膜６９と、絶縁膜６９の表面側に形成されたあるいは絶縁膜６９の表面に設けられたバンプ７１と、導電電極７３とにより構成されている。絶縁膜６９は、厚さ２５μｍのポリイミドにて形成され、その周辺部又は周辺部裏面を接着剤７５によりフレーム板５３（異方導電膜５７の外周のフレーム板５３表面）に固定されている。絶縁膜６９の表面にはニッケルにより直径高さ共約２０μｍのバンプ７１が形成されているが、このバンプ７１は、ウェハの半導体チップの電極パッドにコンタクトする役割を持つ。さらに、絶縁膜６９には、バンプ７１に繋がる導電電極７３が絶縁膜６９の表面および膜内に形成され、この導電電極７３の下端部（裏面側端部）は、異方導電膜５７の導電路６３の２倍と同等若しくはより広い面積にて形成されていて、導電電極７３は、裏側端面が絶縁膜６９の裏面で露出し、バンプ７１と異方導電膜６１の導電路６３とを接続する役割を有する。この導電電極６３はそれぞれ、バンプ７１の並ぶ方向（長さ方向）と直交する方向（幅方向）に長く延びるように形成されていて（図１２Ｂ及び図１２Ｃ参照）、幅方向一端側７７が導電路６３の突出部上に載ってこの導電路６３と接触し、幅方向他端側７９が弾性膜突起部６５の突出部上に載って支持されるように構成されている。バンプ７１は導電電極７３の中央に配置されている。１つの導電路６３と１つの弾性膜突起部６５とが幅方向に並んで導電電極７３の１つの支持部を形成し、この支持部が長さ方向に複数（具体的には４つ）形成されるが、隣り合う支持部同士では、導電路６３と弾性膜突起部６５との幅方向の位置が反対となっている（図１２Ｃ参照）。８１はウェハ又はフレーム板５３に対応する大きな径を有する配線基板であり、基材となる厚さ３乃至５ｍｍの絶縁性基板８３、端子８５、外部端子８７および引出線８９により構成され、引出線８９によりバンプ７１から導電電極７３、導電路６３を介して端子８５に伝わった信号を外部端子８７から外部に引出す役割を持つ。ここでバンプ７１、導電電極７３、導電路６３、端子８５はテストの対象となるウェハ上の引出し端子である電極パッドに対応した位置に形成され、必要に応じて数千から数万が用意される。接点膜５９の形成方法については第１の実施の形態の接点膜７と同様であり、加工が容易な材料（例えばウェハよりも熱膨張係数の大きな材料）を用いて安価に形成することができ、導電電極７３は、導電電極ベース９０を有するように形成される。 On the other hand, the contact film 59 includes an insulating film 69, bumps 71 formed on the surface of the insulating film 69 or provided on the surface of the insulating film 69, and a conductive electrode 73. The insulating film 69 is made of polyimide having a thickness of 25 μm, and the peripheral portion or the back surface of the peripheral portion is fixed to the frame plate 53 (the surface of the frame plate 53 on the outer periphery of the anisotropic conductive film 57) with an adhesive 75. A bump 71 having a diameter and height of about 20 μm is formed on the surface of the insulating film 69 by nickel, and this bump 71 has a role of contacting an electrode pad of a semiconductor chip on the wafer. Furthermore, a conductive electrode 73 connected to the bump 71 is formed on the surface of the insulating film 69 and in the film on the insulating film 69, and a lower end portion (back side end portion) of the conductive electrode 73 is a conductive electrode of the anisotropic conductive film 57. The conductive electrode 73 is formed in an area equal to or larger than twice the path 63, and the back end surface of the conductive electrode 73 is exposed on the back surface of the insulating film 69, and connects the bump 71 and the conductive path 63 of the anisotropic conductive film 61. Have a role to play. Each of the conductive electrodes 63 is formed to extend in a direction (width direction) orthogonal to the direction (length direction) in which the bumps 71 are arranged (see FIG. 12B and FIG. 12C), and one end side 77 in the width direction is conductive. It is configured such that it rests on the projecting portion of the path 63 and comes into contact with the conductive path 63, and the other end 79 in the width direction rests on and is supported on the projecting portion of the elastic film projecting portion 65. The bump 71 is disposed at the center of the conductive electrode 73. One conductive path 63 and one elastic film projection 65 are aligned in the width direction to form one support portion for the conductive electrode 73, and a plurality of support portions (specifically four) are formed in the length direction. However, in the adjacent support portions, the positions in the width direction of the conductive path 63 and the elastic film projection 65 are opposite (see FIG. 12C). 81 is a wiring board having a large diameter corresponding to the wafer or the frame plate 53, and is composed of an insulating substrate 83 having a thickness of 3 to 5 mm as a base material, a terminal 85, an external terminal 87, and a lead wire 89. A signal transmitted from the bump 71 to the terminal 85 through the conductive electrode 73 and the conductive path 63 by 89 is drawn out from the external terminal 87 to the outside. Here, the bump 71, the conductive electrode 73, the conductive path 63, and the terminal 85 are formed at positions corresponding to the electrode pads which are lead terminals on the wafer to be tested, and thousands to tens of thousands are prepared as necessary. The The method of forming the contact film 59 is the same as that of the contact film 7 of the first embodiment, and can be formed at low cost using a material that is easy to process (for example, a material having a larger thermal expansion coefficient than that of the wafer). The conductive electrode 73 is formed to have a conductive electrode base 90.

このような構成のプローブカードをプローバ装置に搭載し、位置合わせをした上でウェハに押し付けると、ウェハの電極パッドにバンプ７１が当たりその圧力の半分は導電電極７３の幅方向一端側７７を通して異方導電膜５７の導電路６３に加わって導電路６３を圧縮し、圧力の半分は導電電極７３の幅方向他端側７９を通して異方導電膜５７の弾性膜突起部６５に加わって弾性膜突起部６５を圧縮する。ウェハの電極パッドとコンタクトして得られた信号はバンプ７１、導電電極７３、導電路６３、端子８５を通して外部端子８７に引き出される。ここで異方導電膜５７の導電路６３に加わる圧力は、第１の実施の形態に比べ約半分となるが、導電路６３の通電性には支障なく、図１２Ｃに示すように、長さ方向で隣接する導電路６３を交互に配置することが可能となり狭いピッチを有するウェハの電極パッドへの対応が容易になる利点を持つ。あるいは、従来の背面電極形成の狭いマスク間隔に比較し、本発明による導電電極形成の広いマスク間隔による製造歩留りが高いため、狭ピッチのプローブカードを容易に実現できることとなる。多くの場合、導電路６３の弾性率は高く、弾性膜突起部６５の弾性率は低いが、導電路６３を構成するゴム材料に較べ弾性膜突起部６５を構成するゴム材料の硬度を高くすることにより両者の弾性率を近づけることが可能であり、また逆に両者の弾性率に差異があることにより導電電極７３が傾き、バンプ７１がウェハの半導体チップの電極パッドをスクライブし、接触をより安定にする効果が期待できる。また、導電電極７３を導電路６３および弾性膜突起部６５にて分割して支えるここに記載した構造は、従来のプローブカードにも適用できる。 When the probe card having such a configuration is mounted on a prober device, aligned, and pressed against the wafer, the bump 71 hits the electrode pad of the wafer and half of the pressure is changed through one end side 77 in the width direction of the conductive electrode 73. The conductive path 63 is compressed by being applied to the conductive path 63 of the anisotropic conductive film 57, and half of the pressure is applied to the elastic film protrusion 65 of the anisotropic conductive film 57 through the other widthwise end 79 of the conductive electrode 73. The part 65 is compressed. A signal obtained by making contact with the electrode pad of the wafer is extracted to the external terminal 87 through the bump 71, the conductive electrode 73, the conductive path 63, and the terminal 85. Here, the pressure applied to the conductive path 63 of the anisotropic conductive film 57 is about half that of the first embodiment, but there is no problem with the conductivity of the conductive path 63, and as shown in FIG. The conductive paths 63 adjacent to each other in the direction can be alternately arranged, and there is an advantage that it is easy to cope with the electrode pads of the wafer having a narrow pitch. Alternatively, since the manufacturing yield is high due to the wide mask interval for forming the conductive electrodes according to the present invention compared to the conventional narrow mask interval for forming the back electrode, a narrow pitch probe card can be easily realized. In many cases, the elastic modulus of the conductive path 63 is high and the elastic modulus of the elastic film projection 65 is low, but the hardness of the rubber material constituting the elastic film projection 65 is higher than the rubber material constituting the conductive path 63. This makes it possible to bring the elastic moduli close to each other, and conversely, due to the difference between the elastic moduli of the two, the conductive electrode 73 tilts, the bump 71 scribes the electrode pad of the semiconductor chip of the wafer, and the contact is further increased. The effect of stabilizing can be expected. Moreover, the structure described here which supports the conductive electrode 73 by dividing it by the conductive path 63 and the elastic film projection 65 can also be applied to a conventional probe card.

次に第３の実施の形態（プローブカード）について図１３を参照して説明する。 Next, a third embodiment (probe card) will be described with reference to FIG.

第３の実施の形態でも、フレーム板９１は、検査対象のウェハ（半導体ウェハ）のサイズとほぼ同等の２００ｍｍ乃至３００ｍｍの直径を有していて、厚さは例えば４０μｍ乃至８０μｍとなっている。また、フレーム板９１は、温度変化に伴う位置ずれの影響を排除できるように、ウェハに近い線熱膨張係数を有していて、フレーム板９１の線熱膨張係数は例えば０乃至１×１０^−５／℃となっている。フレーム板９１の材質は、インバー、４２アロイといった金属材料が適している。さらに、フレーム板９１にはウェハに形成された半導体チップ（例えば１つの半導体チップ）に対応して厚み方向に貫通する貫通穴９３が複数形成されており、これらはエッチングにより形成される。フレーム板９１は、フレーム板１と、例えば貫通穴の大きさ又は形状が異なるように形成できる。図１３はフレーム板９１に形成された貫通穴９３周辺の構造を示しており、貫通穴９３周辺にて支持された状態で異方導電膜９５、接点膜９７および配線膜９９が配置されている。フレーム板９１のそれぞれの貫通穴９３に図１３の構造が構成される。 Also in the third embodiment, the frame plate 91 has a diameter of 200 mm to 300 mm, which is substantially the same as the size of the wafer to be inspected (semiconductor wafer), and the thickness is, for example, 40 μm to 80 μm. Further, the frame plate 91 has a linear thermal expansion coefficient close to that of the wafer so as to eliminate the influence of the position shift accompanying the temperature change, and the linear thermal expansion coefficient of the frame plate 91 is, for example, 0 to 1 × 10 ^{−. 5} / ° C. The material of the frame plate 91 is suitably a metal material such as Invar or 42 alloy. Further, the frame plate 91 is formed with a plurality of through holes 93 penetrating in the thickness direction corresponding to semiconductor chips (for example, one semiconductor chip) formed on the wafer, and these are formed by etching. The frame plate 91 can be formed to be different from the frame plate 1 in, for example, the size or shape of the through hole. FIG. 13 shows the structure around the through hole 93 formed in the frame plate 91, and the anisotropic conductive film 95, the contact film 97 and the wiring film 99 are arranged in a state supported around the through hole 93. . The structure shown in FIG. 13 is formed in each through hole 93 of the frame plate 91.

異方導電膜９５は、弾性膜１０１と、この弾性膜１０１に設けられた導電路１０３とにより構成され、弾性膜１０１は、厚さ８０μｍのゴム材料により形成されていて、外周がフレーム板９１の貫通穴９３周辺に固定され、導電路１０３を保持する役割を持つ。弾性膜１０１の外周上端（外周表側）には、外向きの支持フランジ１０５が一体的に形成されていて、弾性膜１０１は、支持フランジ１０５が貫通穴９３の外周表面に載って支持されるように、貫通穴９３に、例えばきつく、嵌め込まれている。 The anisotropic conductive film 95 includes an elastic film 101 and a conductive path 103 provided on the elastic film 101. The elastic film 101 is formed of a rubber material having a thickness of 80 μm, and the outer periphery thereof is a frame plate 91. It is fixed around the through-hole 93 and has a role of holding the conductive path 103. An outward support flange 105 is integrally formed on the outer peripheral upper end (outer peripheral front side) of the elastic film 101, and the elastic film 101 is supported by the support flange 105 placed on the outer peripheral surface of the through hole 93. In addition, for example, it is tightly fitted in the through hole 93.

導電路１０３は厚さ１３０μｍの弾性膜中に金属粒子を多数含み、厚み方向から圧力が加わると変形して金属粒子同士の接触により上下方向（厚み方向）に通電する機能を有する。すなわち、導電路１０３は、弾性膜１０１に、突出部分（ここでは上下（表面側及び裏面側）に突出部分）が形成されるように、部分的に１３０μｍの厚さ部分を形成することにより構成される。 The conductive path 103 includes a large number of metal particles in an elastic film having a thickness of 130 μm, and has a function of being energized in the vertical direction (thickness direction) by contact between the metal particles by deformation when pressure is applied from the thickness direction. That is, the conductive path 103 is configured by partially forming a 130 μm thick portion on the elastic film 101 so that protruding portions (here, protruding portions on the top and bottom (front side and back side)) are formed. Is done.

一方、接点膜９７は、絶縁膜１０７と、絶縁膜１０７の表面側に形成されたあるいは絶縁膜１０７の表面に設けられたバンプ１０９と、導電電極１１１とにより構成されている。絶縁膜１０７は、厚さ２５μｍのポリイミドにて形成され、その周辺部又は周辺部裏面を接着剤１１３によりフレーム板９１（異方導電膜９５の外周のフレーム板９１表面）に固定されている。絶縁膜１０７の表面にはニッケルにより直径高さ共約２０μｍバンプ１０９が形成されているが、このバンプ１０９は、ウェハの半導体チップの電極パッドにコンタクトする役割を持つ。さらに、絶縁膜１０７には、バンプ１０９に繋がる導電電極１１１が絶縁膜１０７の表面および膜内に形成され、この導電電極１１１の下端部（裏面側端部）は、異方導電膜９５の導電路１０３と同等若しくはより広い面積にて形成されていて、導電電極１１１は、裏側端面が絶縁膜１０７の裏面で露出し、バンプ１０９と異方導電膜９５の導電路１０３とを接続する役割を有する。 On the other hand, the contact film 97 includes an insulating film 107, bumps 109 formed on the surface side of the insulating film 107 or provided on the surface of the insulating film 107, and the conductive electrode 111. The insulating film 107 is formed of polyimide having a thickness of 25 μm, and the peripheral portion or the back surface of the peripheral portion is fixed to the frame plate 91 (the surface of the frame plate 91 on the outer periphery of the anisotropic conductive film 95) with an adhesive 113. Bumps 109 having a diameter and height of about 20 μm are formed on the surface of the insulating film 107 by nickel. The bumps 109 have a role of contacting the electrode pads of the semiconductor chip on the wafer. Furthermore, a conductive electrode 111 connected to the bump 109 is formed on the surface of the insulating film 107 and in the film on the insulating film 107, and a lower end portion (back surface side end portion) of the conductive electrode 111 is a conductive layer of the anisotropic conductive film 95. The conductive electrode 111 is formed in an area equal to or larger than that of the path 103, and the back surface of the conductive electrode 111 is exposed on the back surface of the insulating film 107, and serves to connect the bump 109 and the conductive path 103 of the anisotropic conductive film 95. Have.

配線膜９９は、基材となる厚さ５０μｍの絶縁膜１１５、表面側端子（第１の端子、電極パッドに対応した端子）１１７、裏面側端子（第２の端子）１１９およびその間を接続する電極１２１により構成され、周辺（表面側周辺）を接着剤１２３によりフレーム板９１に固定され搭載されている。１２５は異方導電膜であり、弾性膜１２７中に導電路１２９を形成したものであり、異方導電膜９５と同様の構造を持つが、ウェハ又はフレーム板９１に対応する大きな径を有している。導電路１２９は厚さ１３０μｍの弾性膜中に金属粒子を多数含み、厚み方向から圧力が加わると変形して金属粒子同士の接触により上下方向に通電する機能を有する（弾性膜１２７は８０μｍの厚みを有する）。１３１はウェハ又はフレーム板９１に対応する大きな径を有する接続基板であり、表面端子（第３の端子）１３３、外部端子１３５およびその間を接続する引出線１３７を有している。ここで配線膜９９は、サイズが小さいため、ウェハと同一の熱膨張係数（線熱膨張係数）を有する必要はなく、加工が容易な材料（例えばウェハよりも熱膨張係数の大きな材料）を用いて安価に形成することができる。接続基板１３１はガラスエポキシなどの材料により一体的に構成されており、安価ではあるが、熱膨張係数（線熱膨張係数）が大きく、そのため接続基板１３１の周縁では、加熱時に、比較的大きな熱膨張による電気接点の位置ずれを生ずる可能性がある。そのための対策として、裏面側端子１１９およびこの裏面側端子１１９と同じ大きさで同じ水平方向位置に設けられた表面端子１３３の電極配置サイズ（例えば長さ方向の電極サイズ）を大きくし、この間を異方導電膜１２５により接続している。ここでバンプ１０９、導電電極１１１、導電路１０３、表面側端子１１７は、テストの対象となるウェハ上の引出し端子である電極パッドと同じ水平方向位置に形成され、必要に応じて数千から数万が用意される。しかしながら、図１３Ｃに示すように、最も右側の裏面側端子１１９（表面端子１３３は裏面側端子１１９に重なっている）は、バンプ１０９の位置より手前に、この裏面側端子１１９と長さ方向で隣り合う裏面側端子１１９は、バンプ１０９の位置より奥側に配置され、長さ方向で隣り合う、一組の裏面側端子１１９及び表面端子１３３は、バンプ１０９の並びを挟んで互いに反対側に設けられている。裏面側端子１１９及び表面端子１３３の組は、必要に応じて数千から数万が用意される。そして、表面側端子１１７と対応する裏面側端子１１９とが電気的に接続されるが、ここでは、表面側端子１１７の裏面側端子１１９側と、裏面側端子１１９のバンプ１０９側とが電極１２１で電気的に接続される。裏面側端子１１９と表面端子１３３は、中央部分が導電路１２９で電気的に接続されている。接点膜９７の形成方法については第１の実施の形態と同様であり、加工が容易な材料（例えばウェハよりも熱膨張係数の大きな材料）を用いて、安価に形成することができる。ここでは、配線膜９９、異方導電膜１２５及び接続基板１３１により配線基板が構成される。このような構成のプローブカードをプローバ装置に搭載し、位置合わせをした上でウェハに押し付けると、ウェハの電極パッドにバンプ１０９が当たりその圧力は導電電極１１１を通して異方導電膜９５の導電路１０３に加わり、さらにその圧力は配線膜９９を通して異方導電膜１２５の導電路１２９に加わり、バンプ１０９より導電電極１１１、導電路１０３を介して伝わった信号を、表面側端子１１７、電極１２１、裏面側端子１１９、異方導電膜１２５の導電路１２９、表面端子１３３、引出線１３７を通して外部端子１３５から外部に引出すことができる。ここでは、低熱膨張率基板に代わる配線基板の採用により低コストにて供給することができる。また、稼働中に損傷した異方導電膜９５、接点膜９７、配線膜９９を良品に交換することによりリペアすることも可能となる。 The wiring film 99 connects the insulating film 115 with a thickness of 50 μm serving as a base material, a front surface side terminal (first terminal, a terminal corresponding to the electrode pad) 117, a back surface side terminal (second terminal) 119, and between them. The electrode 121 is configured and the periphery (surface side periphery) is fixed and mounted on the frame plate 91 with an adhesive 123. 125 is an anisotropic conductive film in which a conductive path 129 is formed in the elastic film 127. The anisotropic conductive film 125 has the same structure as the anisotropic conductive film 95, but has a large diameter corresponding to the wafer or frame plate 91. ing. The conductive path 129 includes a large number of metal particles in an elastic film having a thickness of 130 μm, and deforms when pressure is applied from the thickness direction, and has a function of energizing vertically by contact between the metal particles (the elastic film 127 has a thickness of 80 μm). Have). Reference numeral 131 denotes a connection substrate having a large diameter corresponding to the wafer or the frame plate 91, and has a surface terminal (third terminal) 133, an external terminal 135, and a lead wire 137 connecting between them. Here, since the size of the wiring film 99 is small, it is not necessary to have the same thermal expansion coefficient (linear thermal expansion coefficient) as that of the wafer, and a material that can be easily processed (for example, a material having a larger thermal expansion coefficient than the wafer) is used. And can be formed inexpensively. The connection board 131 is integrally formed of a material such as glass epoxy, and is inexpensive, but has a large thermal expansion coefficient (linear thermal expansion coefficient). Therefore, the peripheral edge of the connection board 131 has a relatively large heat during heating. There is a possibility that displacement of the electrical contact due to expansion occurs. As a countermeasure for this, the electrode arrangement size (for example, the electrode size in the length direction) of the rear surface side terminal 119 and the front surface terminal 133 that is the same size as the rear surface side terminal 119 and is provided at the same horizontal position is increased. They are connected by an anisotropic conductive film 125. Here, the bump 109, the conductive electrode 111, the conductive path 103, and the front surface side terminal 117 are formed at the same horizontal position as the electrode pad that is the lead terminal on the wafer to be tested, and several thousand to several if necessary. Ten thousand are prepared. However, as shown in FIG. 13C, the rightmost back side terminal 119 (the front side terminal 133 overlaps with the back side terminal 119) is positioned in the length direction with the back side terminal 119 before the position of the bump 109. The adjacent back surface side terminals 119 are arranged on the back side from the position of the bump 109, and the pair of back surface side terminals 119 and front surface terminals 133 adjacent in the length direction are opposite to each other across the row of the bumps 109. Is provided. Thousands to tens of thousands of pairs of the back side terminal 119 and the front side terminal 133 are prepared as necessary. The front side terminal 117 and the corresponding back side terminal 119 are electrically connected. Here, the back side terminal 119 side of the front side terminal 117 and the bump 109 side of the back side terminal 119 are the electrodes 121. Is electrically connected. The center part of the back side terminal 119 and the front side terminal 133 is electrically connected by a conductive path 129. The method for forming the contact film 97 is the same as that in the first embodiment, and can be formed at low cost by using a material that can be easily processed (for example, a material having a thermal expansion coefficient larger than that of the wafer). Here, the wiring substrate is constituted by the wiring film 99, the anisotropic conductive film 125, and the connection substrate 131. When the probe card having such a configuration is mounted on a prober device, aligned, and pressed against the wafer, the bump 109 hits the electrode pad of the wafer and the pressure is applied to the conductive path 103 of the anisotropic conductive film 95 through the conductive electrode 111. Further, the pressure is applied to the conductive path 129 of the anisotropic conductive film 125 through the wiring film 99, and the signal transmitted from the bump 109 through the conductive electrode 111 and the conductive path 103 is transmitted to the front surface side terminal 117, the electrode 121, and the back surface. It can be pulled out from the external terminal 135 through the side terminal 119, the conductive path 129 of the anisotropic conductive film 125, the surface terminal 133, and the lead wire 137. Here, it is possible to supply at low cost by adopting a wiring board instead of the low thermal expansion coefficient board. Further, it is possible to repair the anisotropic conductive film 95, the contact film 97, and the wiring film 99 damaged during operation by replacing them with non-defective products.

本発明のプローブカードを用いて多ピンのコンタクト方法を実施すれば、ウェハの電極パッドに対するバンプのコンタクトを高い位置精度にて安定に実現できる。次に、例えば、異方導電膜や接点膜を選別し搭載することにより歩留りよく製造することが可能となり、また、稼働中に損傷した異方導電膜や接点膜を良品に交換することによりリペアすることも可能となる。
以上により、ウェハに形成された半導体デバイスのテストを効率よく行うことを実現でき、半導体テストに必要なコストの低減が可能となる。 If the multi-pin contact method is carried out using the probe card of the present invention, bump contact with the electrode pad of the wafer can be stably realized with high positional accuracy. Next, for example, it becomes possible to manufacture with good yield by selecting and mounting anisotropic conductive film and contact film, and repairing by replacing the anisotropic conductive film and contact film damaged during operation with good products. It is also possible to do.
As described above, the semiconductor device formed on the wafer can be efficiently tested, and the cost required for the semiconductor test can be reduced.

１、５３、９１フレーム板
３、５５、９３貫通穴
５、５７、９５異方導電膜
７、５９、９７接点膜
９、６１、１０１弾性膜
１１、６３、１０３導電路
１５、６９、１０７絶縁膜
１７、７１、１０９バンプ
１９、７３、１１１導電電極
２３、８１配線基板
９９配線膜
１３１接続基板 1, 53, 91 Frame plate 3, 55, 93 Through hole 5, 57, 95 Anisotropic conductive film 7, 59, 97 Contact film 9, 61, 101 Elastic film 11, 63, 103 Conductive path 15, 69, 107 Insulation Films 17, 71, 109 Bumps 19, 73, 111 Conductive electrodes 23, 81 Wiring board 99 Wiring film 131 Connection board

Claims

ウェハに形成された半導体チップの電極パッドに対応した端子を有する配線基板と、前記半導体チップに対応して複数の貫通穴が形成されたフレーム板と、前記貫通穴に対応した大きさを有し、前記貫通穴又は前記貫通穴周辺に支持された弾性膜及びこの弾性膜内に相互に絶縁された状態で形成された、厚み方向に延びる複数の導電路を有する異方導電膜と、前記貫通穴に対応した大きさを有し、前記貫通穴周辺の表面側に支持された絶縁膜、この絶縁膜の表面に配置され、前記電極パッドに電気的に接触するバンプ及びこのバンプと電気的に接続され、前記バンプから前記絶縁膜内を厚み方向に延びる導電電極を有する接点膜と、を備え、前記導電電極及び前記配線基板の前記端子が、前記導電路により電気的に接続される、ことを特徴とするプローブカード。 A wiring board having terminals corresponding to electrode pads of a semiconductor chip formed on a wafer; a frame plate having a plurality of through holes corresponding to the semiconductor chips; and a size corresponding to the through holes. An anisotropic conductive film having a plurality of conductive paths extending in the thickness direction, formed in a state of being insulated from each other in the elastic film and the elastic film supported around the through hole or the through hole; An insulating film having a size corresponding to the hole and supported on the surface side around the through hole, a bump disposed on the surface of the insulating film and electrically contacting the electrode pad, and the bump electrically A contact film having a conductive electrode connected to the bump and extending in a thickness direction in the insulating film from the bump, wherein the conductive electrode and the terminal of the wiring board are electrically connected by the conductive path. With features Probe card that.

前記導電電極はそれぞれ、前記バンプの並ぶ方向と直交する方向である幅方向に延びるように形成され、幅方向一端側が前記導電路と接触し、幅方向他端側が前記弾性膜と接触するように配置されている、ことを特徴とする請求項１記載のプローブカード。 Each of the conductive electrodes is formed to extend in a width direction that is a direction orthogonal to the direction in which the bumps are arranged, and one end in the width direction is in contact with the conductive path, and the other end in the width direction is in contact with the elastic film. The probe card according to claim 1, wherein the probe card is arranged.

長さ方向で隣り合う前記導電路は、前記バンプの並びを挟んで互いに反対側に設けられている、ことを特徴とする請求項２記載のプローブカード。 The probe card according to claim 2, wherein the conductive paths adjacent in the length direction are provided on opposite sides of the bumps.

前記導電電極は、前記導電路と同一又は前記導電路よりも広い面積を有している、ことを特徴とする請求項１、２又は３記載のプローブカード。 The probe card according to claim 1, wherein the conductive electrode has the same area as the conductive path or a larger area than the conductive path.

前記配線基板は、前記貫通穴に対応した大きさの、前記貫通穴周辺に支持された配線膜を有し、この配線膜の表面には前記半導体チップの前記電極パッドに対応した第1の端子が設けられ、前記配線膜の裏面には前記第1の端子と電気的に接続された第２の端子が設けられていて、
前記配線基板はさらに、前記第２の端子に対応する位置に第３の端子が設けられた接続基板と、前記第２の端子と前記第３の端子を接続する異方導電膜又はＭＥＭＳと、を有することを特徴とする請求項１、２、３又は４記載のプローブカード。 The wiring board has a wiring film of a size corresponding to the through hole and supported around the through hole, and a first terminal corresponding to the electrode pad of the semiconductor chip on the surface of the wiring film And a second terminal electrically connected to the first terminal is provided on the back surface of the wiring film,
The wiring board further includes a connection board provided with a third terminal at a position corresponding to the second terminal, an anisotropic conductive film or MEMS for connecting the second terminal and the third terminal, 5. The probe card according to claim 1, 2, 3 or 4.

前記バンプの並ぶ方向で隣り合う、前記第２の端子及びこの第２の端子に対応する第３の端子の組が、前記バンプの並びを挟んで互いに反対側に設けられている、ことを特徴とする請求項５記載のプローブカード。 The set of the second terminal and the third terminal corresponding to the second terminal, which are adjacent in the direction in which the bumps are arranged, are provided on opposite sides of the bump arrangement. The probe card according to claim 5.

前記フレーム板は熱膨張係数が０から１×１０^−５／℃である、ことを特徴とする請求項１、２、３、４、５又は６記載のプローブカード。 The probe card according to claim 1, wherein the frame plate has a thermal expansion coefficient of 0 to 1 × 10 ⁻⁵ / ° C.

前記接点膜及び前記異方導電膜はそれぞれ、１つの半導体チップから数個の半導体チップに対応するように形成され、接着剤もしくは嵌め込みにて前記貫通穴又は前記貫通穴周辺に支持される、ことを特徴とする請求項１、２、３又は４記載のプローブカード。 Each of the contact film and the anisotropic conductive film is formed so as to correspond to one semiconductor chip to several semiconductor chips, and is supported around the through hole or the through hole by an adhesive or fitting. 5. The probe card according to claim 1, 2, 3 or 4.

前記接点膜、前記異方導電膜及び前記配線膜はそれぞれ、１つの半導体チップから数個の半導体チップに対応するように形成され、接着剤もしくは嵌め込みにて前記貫通穴又は前記貫通穴周辺に支持される、ことを特徴とする請求項５又は６記載のプローブカード。

Each of the contact film, the anisotropic conductive film and the wiring film is formed so as to correspond to one semiconductor chip to several semiconductor chips, and is supported around the through hole or the through hole by an adhesive or fitting. The probe card according to claim 5 or 6, wherein