JP2011014770A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2011014770A
JP2011014770A JP2009158682A JP2009158682A JP2011014770A JP 2011014770 A JP2011014770 A JP 2011014770A JP 2009158682 A JP2009158682 A JP 2009158682A JP 2009158682 A JP2009158682 A JP 2009158682A JP 2011014770 A JP2011014770 A JP 2011014770A
Authority
JP
Japan
Prior art keywords
circuit board
heat input
package
bga package
land pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009158682A
Other languages
Japanese (ja)
Inventor
Atsushi Matsumoto
敦 松本
Takashi Uchida
貴 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009158682A priority Critical patent/JP2011014770A/en
Publication of JP2011014770A publication Critical patent/JP2011014770A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which easily mounts a package for semiconductor to a circuit board and dismount from it without performing a reflow process.SOLUTION: A heat input part 13, which is positioned outside of a side face of a BGA package IC1 mounted to the circuit board, is provided in a land pattern 12 of the circuit board 11. The land pattern 12a in the part covered by the BGA package IC is connected to the heat input part 14, which is provided in the upper face of the circuit board not covered by the BGA package IC, through via holes 14a, 14b and a middle layer 11a. When the heat input parts are heated, a bump 1a contacted to the land pattern is melted and connected to the land pattern.

Description

本発明は、半導体素子用パッケージ、特に、小型ＢＧＡパッケージの半導体パッケージ構造を有する半導体装置であって、リフロー処理を施すことなく回路基板に実装することができる様にした半導体装置に関するものである。   The present invention relates to a semiconductor device package, in particular, a semiconductor device having a semiconductor package structure of a small BGA package, which can be mounted on a circuit board without performing a reflow process.

近年、回路基板に実装されるＩＣチップは、高集積化に伴われて実装密度を高くすることが要求され、この為、パッケージ方式が採用されている。パッケージ方式としては、挿入系のＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）や、表面実装系のＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等種々の方式が採用されている。これらの方式では、半導体パッケージの平面視では、端子の一部が外形から突出している為に、この突出部を介することにより、比較的容易にハンダ付けにより回路基板への実装を行うことができる。   In recent years, an IC chip mounted on a circuit board is required to have a higher mounting density with higher integration. For this reason, a package method is adopted. As a package method, various methods such as an insertion type DIP (Dual Inline Package) and a surface mount type QFP (Quad Flat Package) are adopted. In these methods, since a part of the terminal protrudes from the outer shape in a plan view of the semiconductor package, it can be mounted on the circuit board by soldering relatively easily through the protruding portion. .

又、半導体パッケージには、基板との接点にバンプが使用されることによって、接点の狭ピッチ化、多ピン化が容易であり、パッケージの小型化、接続距離の短縮化による電気的特性の向上といった利点を備えているＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）がある。このＢＧＡパッケージは、ボールはんだと呼ばれる、ハンダによる球状の端子がパッケージの下面に配置され、回路基板上の端子と接続されて回路基板に実装される。この種のＢＧＡ型半導体装置として、特許文献１には、実装する際の半導体装置の傾きや、放熱フィン等の重量物に起因してバンプに生じるストレスをなくし、接合部の接続信頼性を向上させようとするものが開示されている。   In addition, bumps are used for contacts with substrates in semiconductor packages, making it easy to reduce the pitch of contacts and increase the number of pins, and to improve electrical characteristics by reducing the size of the package and shortening the connection distance. There is a BGA (Ball Grid Array) having the following advantages. In this BGA package, spherical terminals called solder, which are called ball solder, are arranged on the lower surface of the package, connected to terminals on the circuit board, and mounted on the circuit board. As this type of BGA type semiconductor device, Patent Document 1 discloses that there is no stress generated on the bump due to the inclination of the semiconductor device when mounted and heavy objects such as heat radiating fins, thereby improving the connection reliability of the joint. What is intended to be disclosed is disclosed.

又、従来のこの種のＢＧＡパッケージによる半導体装置を、図３に示してある。同図は、３×３列の端子配列を備えたＢＧＡパッケージＩＣ１を多層の回路基板２に実装する場合を示している。回路基板２の上面にはランドパターン２ａが露呈しており、前記ＢＧＡパッケージＩＣ１の下面にはボールはんだによるバンプ１ａが設けられている。そして、このバンプ１ａを前記ランドパターン２ａに対して位置合わせを行い、リフロー処理に供することによりバンプ１ａを溶融させて、該バンプ１ａとランドパターン２ａとの接合を行う。   A conventional semiconductor device using this type of BGA package is shown in FIG. The figure shows a case where a BGA package IC 1 having a 3 × 3 row terminal arrangement is mounted on a multilayer circuit board 2. A land pattern 2a is exposed on the upper surface of the circuit board 2, and bumps 1a made of ball solder are provided on the lower surface of the BGA package IC1. Then, the bump 1a is aligned with the land pattern 2a and subjected to a reflow process to melt the bump 1a, and the bump 1a and the land pattern 2a are joined.

特開２０００−６８３９９号公報JP 2000-68399 A

前述した従来のＢＧＡパッケージＩＣ１では、バンプ１ａを回路基板２へ接続する際には、リフロー処理を必要としている。リフロー処理はバンプ１ａを回路基板２のランドパターン２ａに対して位置合わせした状態でリフロー装置へ供するが、この位置合わせ作業が難しく、特に、小型ＢＧＡパッケージＩＣでは作業が煩雑となって位置合わせが困難となる場合がある。又、例えば、試作品の性能を評価するに際して、簡易に実装させる場合にもリフロー装置を稼働させることは、試作コストを増大させてしまう虞れがある。   In the conventional BGA package IC 1 described above, a reflow process is required when the bump 1 a is connected to the circuit board 2. The reflow process is applied to the reflow apparatus in a state where the bumps 1a are aligned with the land pattern 2a of the circuit board 2. However, this alignment operation is difficult, and the alignment is difficult because the operation is particularly complicated in a small BGA package IC. It can be difficult. Also, for example, when evaluating the performance of a prototype, operating the reflow device even when it is simply mounted may increase the cost of trial production.

他方、リフロー処理によらず、例えば、熱風を吹付けてボールはんだを溶融させることにより回路基板へ接合しようとすると、加熱によりＢＧＡパッケージＩＣや回路基板にストレスがかかり、これらが変形してしまう虞れがある。   On the other hand, for example, if an attempt is made to join a circuit board by blowing hot air to melt the ball solder without relying on the reflow process, the BGA package IC and the circuit board are stressed by heating and may be deformed. There is.

本発明は斯かる実情に鑑み、リフロー処理を行わずに、ハンダごてを用いて半導体素子用パッケージを回路基板に実装することができる様にした半導体装置を提供するものである。   In view of such a situation, the present invention provides a semiconductor device in which a package for a semiconductor element can be mounted on a circuit board using a soldering iron without performing a reflow process.

本発明は、半導体素子を収納する半導体素子用パッケージがバンプによる接点を有し、該バンプを介して回路基板に実装させる半導体装置に於いて、前記バンプに接合する前記回路基板のランドパターンに、加熱手段により加熱可能な熱入力部を連繋させて形成した半導体装置に係るものである。   In a semiconductor device in which a semiconductor element package for housing a semiconductor element has a contact by a bump and is mounted on a circuit board through the bump, the land pattern of the circuit board to be bonded to the bump The present invention relates to a semiconductor device formed by connecting heat input portions that can be heated by a heating means.

例えば、前記加熱手段にハンダごてを用いて、該ハンダごてを前記熱入力部に押付けると、熱入力部からランドパターンを介して前記バンプに熱伝達される。この為、バンプのボールはんだが溶融して回路基板のランドパターンと接合される。   For example, when a soldering iron is used as the heating means and the soldering iron is pressed against the heat input portion, heat is transferred from the heat input portion to the bumps via the land pattern. For this reason, the ball solder of the bump is melted and bonded to the land pattern of the circuit board.

本発明によれば、半導体素子を収納する半導体素子用パッケージがバンプによる接点を有し、該バンプを介して回路基板に実装させる半導体装置に於いて、前記バンプに接合する前記回路基板のランドパターンに、加熱手段により加熱可能な熱入力部を連繋させて形成したので、半導体素子用パッケージを回路基板に対して位置決めした状態で上方から前記加熱手段によりバンプを加熱し溶融させることができ、回路基板に実装する際にリフロー処理を要しない。従って、半導体素子用パッケージの回路基板への実装作業の簡便化を図ることができ、製造コストを削減することができる。又、実装用に形成した熱入力部を、熱風器のＱＦＰ、ＳＯＰ等のノズルサイズに対応できる様に配置することで、半導体素子用パッケージを回路基板から容易に取外すことができる。   According to the present invention, in a semiconductor device in which a package for a semiconductor element containing a semiconductor element has a contact by a bump and is mounted on the circuit board through the bump, the land pattern of the circuit board to be bonded to the bump In addition, since the heat input section that can be heated by the heating means is connected to the circuit board, the bumps can be heated and melted by the heating means from above with the semiconductor element package positioned with respect to the circuit board. No reflow process is required when mounting on the board. Therefore, the mounting operation of the semiconductor element package on the circuit board can be simplified, and the manufacturing cost can be reduced. In addition, the semiconductor device package can be easily removed from the circuit board by arranging the heat input portion formed for mounting so as to correspond to the nozzle size of QFP, SOP, etc. of the hot air blower.

本発明に係る半導体装置の第１の実施例を説明する図であり、(ａ)は半導体素子用パッケージと回路基板との正面図で、(ｂ)は回路基板の平面図であり、一部を省略して示している。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the 1st Example of the semiconductor device based on this invention, (a) is a front view of the package for semiconductor elements, and a circuit board, (b) is a top view of a circuit board, Is omitted. 本発明に係る半導体装置の第２の実施例を説明する図であり、(ａ)は半導体素子用パッケージと回路基板との正面図で、(ｂ)は回路基板の平面図であり、一部を省略して示している。It is a figure explaining the 2nd Example of the semiconductor device which concerns on this invention, (a) is a front view of a package for semiconductor elements and a circuit board, (b) is a top view of a circuit board, Is omitted. 従来の半導体装置の構造を説明する図であり、(ａ)は半導体素子用パッケージと回路基板との正面図で、(ｂ)は回路基板の平面図であり、一部を省略して示している。It is a figure explaining the structure of the conventional semiconductor device, (a) is a front view of the package for semiconductor elements and a circuit board, (b) is a top view of a circuit board, a part is abbreviate | omitted and shown Yes.

以下、図面を参照しつつ本発明の実施例を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１にこの発明に係る半導体装置の実施例１を示してあり、半導体素子用のＢＧＡパッケージＩＣ１を多層による回路基板１１に実装させる場合を示している。尚、ＢＧＡパッケージＩＣ１は、３×３列の端子配列を備えた場合のものを例示している。   FIG. 1 shows a first embodiment of a semiconductor device according to the present invention, in which a BGA package IC 1 for a semiconductor element is mounted on a multilayer circuit board 11. The BGA package IC1 is illustrated as having a terminal arrangement of 3 × 3 rows.

ＢＧＡパッケージＩＣ１の下面には、ボールはんだで形成されたバンプ１ａが設けられている。又、前記回路基板１１の上面には、このバンプ１ａと接合されるランドパターン１２が露呈している。   Bumps 1a formed of ball solder are provided on the lower surface of the BGA package IC1. Further, a land pattern 12 to be bonded to the bump 1a is exposed on the upper surface of the circuit board 11.

前記ランドパターン１２には、その一部を回路基板１１の周囲側を指向させて突出させた熱入力部１３が形成されている。この熱入力部１３の先端部は、回路基板１１にＢＧＡパッケージＩＣ１を重畳させた際に、該ＢＧＡパッケージＩＣ１の側面よりも外側に突出する様に配されている。   The land pattern 12 is formed with a heat input portion 13 having a part thereof projecting toward the peripheral side of the circuit board 11. When the BGA package IC1 is superimposed on the circuit board 11, the front end portion of the heat input portion 13 is disposed so as to protrude outward from the side surface of the BGA package IC1.

又、ランドパターン１２の内、回路基板１１にＢＧＡパッケージＩＣ１を重畳させた際に、該ＢＧＡパッケージＩＣ１の中央部近傍に位置することにより前記熱入力部１３をＢＧＡパッケージＩＣ１の側面の外側に伸長させて設けることが困難なランドパターン１２ａについては、バイアホールと回路基板１１の中間に形成された中間層を用いて、回路基板１１の上面に熱入力部１４を露呈させる。即ち、前記ランドパターン１２ａを、バイアホール１４ａを介して回路基板１１の中間層１１ａに接続させ、この中間層１１ａとバイアホール１４ｂを介して、回路基板１１の上面であって、前記ＢＧＡパッケージＩＣ１が重畳しない位置に露呈させた熱入力部１４を接続させる。   In addition, when the BGA package IC1 is superimposed on the circuit board 11 in the land pattern 12, the heat input portion 13 extends outside the side surface of the BGA package IC1 by being positioned near the center of the BGA package IC1. For the land pattern 12 a that is difficult to provide, the heat input portion 14 is exposed on the upper surface of the circuit board 11 using an intermediate layer formed between the via hole and the circuit board 11. That is, the land pattern 12a is connected to the intermediate layer 11a of the circuit board 11 through the via hole 14a, and the BGA package IC1 is formed on the upper surface of the circuit board 11 through the intermediate layer 11a and the via hole 14b. The heat input part 14 exposed at a position where no is superimposed is connected.

この実施例１では、前記ＢＧＡパッケージＩＣ１を回路基板１１に、前記バンプ１ａのそれぞれが前記ランドパターン１２のそれぞれに位置する状態で重畳させ、前記熱入力部１３及び熱入力部１４に、ハンダごて等の加熱手段を作用させる。例えば、ハンダごてが用いられる場合には、該ハンダごてを押付ける。これにより、熱入力部１３からランドパターン１２へ熱が伝達してバンプ１ａを加熱して溶融させるから、該バンプ１ａがランドパターン１２に接合される。又、熱入力部１４に加えられた熱は、前記バイアホール１４ｂと中間層１１ａ、バイアホール１４ａとを順に伝達し、前記ランドパターン１２ａを加熱するから、このランドパターン１２ａに接触しているバンプ１ａが溶融して、これらが接合される。これにより、ＢＧＡパッケージＩＣ１が回路基板１１に実装されることとなる。   In the first embodiment, the BGA package IC 1 is superimposed on the circuit board 11 in a state where the bumps 1a are positioned on the land patterns 12, and the heat input unit 13 and the heat input unit 14 are soldered. Heating means such as For example, when a soldering iron is used, the soldering iron is pressed. As a result, heat is transferred from the heat input portion 13 to the land pattern 12 to heat and melt the bump 1 a, so that the bump 1 a is bonded to the land pattern 12. Further, the heat applied to the heat input portion 14 is sequentially transmitted through the via hole 14b, the intermediate layer 11a, and the via hole 14a to heat the land pattern 12a. Therefore, the bumps in contact with the land pattern 12a 1a melts and these are joined. As a result, the BGA package IC1 is mounted on the circuit board 11.

又、ＢＧＡパッケージＩＣ１を回路基板１１から取外す際には、前記熱入力部１３及び熱入力部１４に加熱すれば、バンプ１ａが溶融するので、容易にＢＧＡパッケージＩＣ１を取外すことができる。このとき、熱入力部１３と熱入力部１４への加熱に熱風器を用いることができ、その場合には、これら熱入力部１３と熱入力部１４の配置を、熱風器のＱＦＰ、ＳＯＰ等のノズルサイズに対応できる様にしてあれば、取外し作業がより簡便となる。   When removing the BGA package IC1 from the circuit board 11, if the heat input part 13 and the heat input part 14 are heated, the bumps 1a are melted, so that the BGA package IC1 can be easily removed. At this time, a hot air blower can be used for heating to the heat input unit 13 and the heat input unit 14, and in this case, the arrangement of the heat input unit 13 and the heat input unit 14 can be changed to QFP, SOP, etc. If the nozzle size can be accommodated, the removal work becomes easier.

図２には、本発明の実施例２に係る半導体装置を示してある。尚、図１に示す実施例１に係る半導体装置と同等の部位については同一の符号を付してある。   FIG. 2 shows a semiconductor device according to Embodiment 2 of the present invention. In addition, the same code | symbol is attached | subjected about the site | part equivalent to the semiconductor device based on Example 1 shown in FIG.

この実施例２に係る半導体装置では、ＢＧＡパッケージＩＣ１を多層の回路基板２１に実装する場合を示している。   In the semiconductor device according to the second embodiment, the case where the BGA package IC1 is mounted on a multilayer circuit board 21 is shown.

前記回路基板２１の上面には、実施例１に説明した前記ランドパターン１２，１２ａ、熱入力部１３、熱入力部１４のそれぞれと同様に、ランドパターン２２，２２ａ、熱入力部２３、熱入力部２４とが露呈して設けられている。又、ＢＧＡパッケージＩＣ１の中央部により覆われる位置にあるランドパターン２２ａは、バイアホール２４ａと回路基板２１の中間層２１ａ、バイアホール２４ｂとを介して前記熱入力部２４に接続されている。   On the upper surface of the circuit board 21, as with the land patterns 12, 12a, the heat input unit 13, and the heat input unit 14 described in the first embodiment, the land patterns 22, 22a, the heat input unit 23, and the heat input, respectively. A portion 24 is exposed. The land pattern 22a at a position covered by the central portion of the BGA package IC1 is connected to the heat input portion 24 via the via hole 24a, the intermediate layer 21a of the circuit board 21, and the via hole 24b.

更に、この実施例２では、前記ランドパターン２２のそれぞれに接続されたバイアホール２５が、回路基板２１の最下層２１ｂの位置迄引出されており、該回路基板２１の下面に露呈させて副熱入力部２６が形成されている。   Furthermore, in the second embodiment, the via holes 25 connected to the land patterns 22 are drawn to the position of the lowermost layer 21b of the circuit board 21, and are exposed to the lower surface of the circuit board 21 so as to generate the auxiliary heat. An input unit 26 is formed.

この実施例２に係る半導体装置では、前記副熱入力部２６にハンダごてを押当てることにより、バイアホール２５を介してランドパターン２２，２２ａが加熱される。これにより、これらランドパターン２２，２２ａと接触しているバンプ１ａが溶融されてＢＧＡパッケージＩＣ１が回路基板２１に実装される。しかも、副熱入力部２６への加熱は、前記熱入力部２３，２４への加熱と併せて行うことができるので、バンプ１ａへ供給する熱量を調整することができ、安定してバンプ１ａを溶融させることができると共に、ＢＧＡパッケージＩＣ１や回路基板２１へ与える熱の影響を抑制することができる。   In the semiconductor device according to the second embodiment, the land patterns 22 and 22 a are heated through the via holes 25 by pressing the soldering iron against the auxiliary heat input portion 26. As a result, the bumps 1a in contact with the land patterns 22 and 22a are melted, and the BGA package IC1 is mounted on the circuit board 21. In addition, since the heating to the auxiliary heat input portion 26 can be performed together with the heating to the heat input portions 23 and 24, the amount of heat supplied to the bump 1a can be adjusted, and the bump 1a can be stably formed. While being able to melt, the influence of the heat | fever which acts on BGA package IC1 and the circuit board 21 can be suppressed.

又、ＢＧＡパッケージＩＣ１を回路基板２１から取外す場合にも、熱入力部２３，２４と併せて副熱入力部２６を加熱することにより容易に取外すことができる。   Even when the BGA package IC 1 is removed from the circuit board 21, it can be easily removed by heating the auxiliary heat input part 26 together with the heat input parts 23 and 24.

上述したいずれの実施例に於いても、バンプ１ａの一部を受容するくぼみをランドパターン１２，１２ａ，２２，２２ａに形成することにより、ＢＧＡパッケージＩＣ１を回路基板１１，２１に重畳させた際に、該ＢＧＡパッケージＩＣ１の回路基板１１，２１に対する位置合わせを容易に行うことができる。   In any of the embodiments described above, when the recesses for receiving a part of the bump 1a are formed in the land patterns 12, 12a, 22, 22a, the BGA package IC1 is superimposed on the circuit boards 11, 21. In addition, the BGA package IC1 can be easily aligned with the circuit boards 11 and 21.

又、いずれの実施例に於いても、ＢＧＡパッケージＩＣ１へは熱の伝導がほとんどなく、バンプ１ａを局所的に加熱することができる。この為、金フラッシュめっきに限らず、耐熱プリフラックスを用いた基板への簡易的な実装を行うことにも適している。   In any of the embodiments, there is almost no heat conduction to the BGA package IC1, and the bump 1a can be locally heated. For this reason, it is suitable not only for gold flash plating but also for simple mounting on a substrate using a heat-resistant preflux.

本発明に係る半導体装置によれば、リフロー処理を施さずに半導体用パッケージを回路基板に実装できることから、小型ＢＧＡパッケージＩＣを実装する際に有利であり、又、リフロー処理を必要としないことから、半導体装置の試作品について性能評価を行う場合に適したものである。   According to the semiconductor device of the present invention, since the semiconductor package can be mounted on the circuit board without performing the reflow process, it is advantageous when mounting the small BGA package IC, and the reflow process is not required. This is suitable for evaluating the performance of semiconductor device prototypes.

（付記）
又、本発明は以下の実施の態様を含む。 (Appendix)
The present invention includes the following embodiments.

（付記１）図１に示す様に、ランドパターン１２に熱入力部１３を設けると共に、ＢＧＡパッケージＩＣ１により覆われる位置にあるランドパターン１２ａに対して、回路基板１１の中間層１１ａとバイアホール１４ａ，１４ｂを介して接続された熱入力部１４を、ＢＧＡパッケージＩＣ１よりも外側の位置に配し、該熱入力部１４を加熱する様にした構造。   (Appendix 1) As shown in FIG. 1, the land pattern 12 is provided with a heat input portion 13, and the intermediate layer 11a and the via hole 14a of the circuit board 11 with respect to the land pattern 12a at the position covered with the BGA package IC1. , 14b, the heat input part 14 connected via the BGA package IC1 is arranged at a position outside the BGA package IC1, and the heat input part 14 is heated.

（付記２）図２に示す様に、ランドパターン２２と、回路基板２１の最下層２１ｂに形成した下面に露呈させて配した副熱入力部２６とを、バイアホール２５により接続して、該副熱入力部２６を加熱する様にした構造。   (Additional remark 2) As shown in FIG. 2, the land pattern 22 and the auxiliary heat input part 26 exposed on the lower surface formed on the lowermost layer 21b of the circuit board 21 are connected by a via hole 25, A structure in which the auxiliary heat input section 26 is heated.

（付記３）前記ＢＧＡパッケージＩＣ１のバンプ１ａを収容するくぼみを回路基板１１，２１のランドパターン１２，１２ａ，２２，２２ａに形成して、該くぼみにバンプ１ａを位置させることにより、回路基板１１，２１に対するＢＧＡパッケージＩＣ１の位置合わせを行える様にした構造。   (Additional remark 3) The recess which accommodates the bump 1a of the said BGA package IC1 is formed in the land pattern 12,12a, 22,22a of the circuit boards 11 and 21, and the circuit board 11 is located by positioning the bump 1a in this recess. , 21 so that the BGA package IC1 can be aligned.

（付記４）前記熱入力部１３，１４，２３，２４の配置を、熱風器のＱＦＰ、ＳＯＰ等のノズルサイズに対応する様にして、熱風器によりＢＧＡパッケージＩＣ１を容易に取外すことができる様にした構造。   (Appendix 4) The arrangement of the heat input units 13, 14, 23, and 24 corresponds to the nozzle size of the hot air blower QFP, SOP, etc., so that the BGA package IC 1 can be easily removed by the hot air blower. Structure.

１ ＢＧＡパッケージＩＣ
１ａ バンプ
１１ 回路基板
１１ａ 中間層
１２ ランドパターン
１３ 熱入力部
１４ 熱入力部
１４ａ バイアホール
１４ｂ バイアホール
２１ 回路基板
２２ ランドパターン
２３ 熱入力部
２４ 熱入力部
２５ バイアホール
２６ 副熱入力部 1 BGA package IC
DESCRIPTION OF SYMBOLS 1a Bump 11 Circuit board 11a Intermediate layer 12 Land pattern 13 Heat input part 14 Heat input part 14a Via hole 14b Via hole 21 Circuit board 22 Land pattern 23 Heat input part 24 Heat input part 25 Via hole 26 Sub heat input part

Claims (1)

半導体素子を収納する半導体素子用パッケージがバンプによる接点を有し、該バンプを介して回路基板に実装させる半導体装置に於いて、前記バンプに接合する前記回路基板のランドパターンに、加熱手段により加熱可能な熱入力部を連繋させて形成したことを特徴とする半導体装置。   In a semiconductor device in which a package for a semiconductor element containing a semiconductor element has a contact by a bump and is mounted on a circuit board through the bump, a land pattern of the circuit board to be bonded to the bump is heated by a heating means. A semiconductor device formed by connecting possible heat input portions.
JP2009158682A 2009-07-03 2009-07-03 Semiconductor device Pending JP2011014770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009158682A JP2011014770A (en) 2009-07-03 2009-07-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009158682A JP2011014770A (en) 2009-07-03 2009-07-03 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2011014770A true JP2011014770A (en) 2011-01-20

Family

ID=43593369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009158682A Pending JP2011014770A (en) 2009-07-03 2009-07-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2011014770A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110300494A (en) * 2018-02-03 2019-10-01 李湛明 Semiconductor devices and its packaging method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110300494A (en) * 2018-02-03 2019-10-01 李湛明 Semiconductor devices and its packaging method
CN110300494B (en) * 2018-02-03 2022-05-24 苏州量芯微半导体有限公司 Semiconductor device and packaging method thereof

Similar Documents

Publication Publication Date Title
US8633598B1 (en) Underfill contacting stacking balls package fabrication method and structure
EP1207727B1 (en) Compliant laminate connector
JP4729963B2 (en) PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM
US8300423B1 (en) Stackable treated via package and method
JP2006202991A (en) Circuit board and its manufacturing method, and semiconductor package and its manufacturing method
JP2005512335A (en) Ball grid array package
JP2011044512A (en) Semiconductor component
CN110729254A (en) Bonding structure of package and manufacturing method thereof
US7900349B2 (en) Method of fabricating an electronic device
JP2001196141A (en) Electric connector housing
JP2011014770A (en) Semiconductor device
JP5699610B2 (en) MOUNTING STRUCTURE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2011029287A (en) Printed wiring board, semiconductor device, and method for manufacturing the printed wiring board
KR101061175B1 (en) Semiconductor Package Substrate
JP3575324B2 (en) Semiconductor device, method of manufacturing semiconductor device, and method of mounting semiconductor device
JP4946965B2 (en) Electronic component mounting apparatus and manufacturing method thereof
JP2016162813A (en) Printed circuit board and soldering method
JP2006253167A (en) Method of manufacturing cavity structure printed wiring board and mounting structure
JP2002329812A (en) Semiconductor package device and substrate for mounting the same
US20150262957A1 (en) Semiconductor package
JP2009231467A (en) Board unit, electronic apparatus, and board unit manufacturing method
JP4802679B2 (en) Electronic circuit board mounting method
KR100625186B1 (en) A stack package and it's manufacture method
JPH1187906A (en) Semiconductor device and packaging method therefor
JP2000040764A (en) Semiconductor package