JP2011008819A - Usb device and usb connection system - Google Patents

Usb device and usb connection system Download PDF

Info

Publication number
JP2011008819A
JP2011008819A JP2010187146A JP2010187146A JP2011008819A JP 2011008819 A JP2011008819 A JP 2011008819A JP 2010187146 A JP2010187146 A JP 2010187146A JP 2010187146 A JP2010187146 A JP 2010187146A JP 2011008819 A JP2011008819 A JP 2011008819A
Authority
JP
Japan
Prior art keywords
usb
cpu
reset
usb device
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010187146A
Other languages
Japanese (ja)
Inventor
Sadaji Yamauchi
貞治 山内
Hidesato Hata
秀聡 秦
Ryota Kawaguchi
陵太 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Omron Terminal Solutions Corp
Original Assignee
Hitachi Omron Terminal Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Omron Terminal Solutions Corp filed Critical Hitachi Omron Terminal Solutions Corp
Priority to JP2010187146A priority Critical patent/JP2011008819A/en
Publication of JP2011008819A publication Critical patent/JP2011008819A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve availability using a reset operation for recovery of an internal communication fault or the like, by providing a USB device capable of executing the reset operation on the basis of a reset from a host, a host device connected to the USB device, and a USB connection system.SOLUTION: The USB device includes a CPU for executing a control operation of the entire device in a normal mode but also stopping the operation in a power-saving mode and a state monitoring circuit for monitoring the normal mode and the power-saving mode of the CPU and switches between both of the modes by switching of a clock signal supplied to the CPU. In response to reception of a reset signal, the CPU is switched to the normal mode in the case of the CPU being in the power-saving mode and transmits a signal for resetting the CPU and a USB communication means to a reset circuit in the case of the CPU being in the normal mode.

Description

この発明は、例えばホスト装置とＵＳＢ機器とをＵＳＢケーブルで接続し、通信障害や暴走時にＵＳＢ機器にリセットをかけて復旧するようなＵＳＢ機器、及びＵＳＢ接続システムに関する。   The present invention relates to a USB device and a USB connection system in which, for example, a host device and a USB device are connected by a USB cable, and the USB device is restored by resetting the USB device when a communication failure or runaway occurs.

従来、回線異常やＭ／Ｃ（接続モジュール）のハングアップ等によるＡＴＭの内部通信障害は、フィールドにおいて一定の発生頻度があり、削減することができてない。   Conventionally, ATM internal communication failures due to line abnormalities, M / C (connection module) hang-ups, etc. have a certain frequency in the field and cannot be reduced.

このため既存のＡＴＭでは、専用のＡＣ電源のＯＦＦ／ＯＮ機能を使用した復旧手段を備えている。この復旧手段は、復旧用の専用回線を用いているため、必然的にコスト増となっている。   For this reason, the existing ATM is provided with a recovery means using a dedicated AC power supply OFF / ON function. Since this recovery means uses a dedicated line for recovery, the cost is inevitably increased.

また、一部モジュールは電源をＤＣ供給で行っているため、このような復旧手段で復旧させることが出来ない問題もある。   Further, since some modules are powered by DC supply, there is a problem that they cannot be restored by such restoration means.

さらに、既存のコンビニエンスストア向けのＡＴＭや海外向けのＡＴＭ等では、ＲＳ−２３２Ｃ（ＣＯＭ）の信号を使用したハードリセット機能による復旧手段を備えている。   Furthermore, existing ATMs for convenience stores, overseas ATMs, and the like are provided with a recovery means using a hard reset function using an RS-232C (COM) signal.

一方、市場からの要求として、ＡＴＭについて省エネ機能（スリープ機能）を実現することが求められている。   On the other hand, as a demand from the market, it is required to realize an energy saving function (sleep function) for ATM.

省エネ機能を実現しようとすると、省エネモード中はＣＰＵが応答できないため、省エネモードから復旧するためには復旧専用の信号・回路が必要となり、さらに通信ラインに省エネモード検出専用回路を備えることが必要となる。   When trying to realize the energy-saving function, the CPU cannot respond during the energy-saving mode, so to recover from the energy-saving mode, a dedicated signal / circuit for recovery is required, and the communication line must also have a circuit dedicated to energy-saving mode detection. It becomes.

このような状況下において、近年では、メインコントローラ（パーソナルコンピュータ）に標準搭載されているＵＳＢ（Universal Serial Bus）を、ＡＴＭの内部通信として採用することが提案されている。   Under such circumstances, in recent years, it has been proposed to adopt USB (Universal Serial Bus), which is standardly installed in the main controller (personal computer), as ATM internal communication.

そして、通信障害や暴走時にＵＳＢ機器にリセットをかけて復旧する方法としては、ＵＳＢ回線の他に専用回線を付加して、この専用回線を介してＵＳＢデバイスにリセットを実行するデバイス制御システムが提案されている（特許文献１参照）。   And, as a method to recover by resetting the USB device in case of communication failure or runaway, a device control system that adds a dedicated line in addition to the USB line and resets the USB device via this dedicated line is proposed (See Patent Document 1).

また、通信異常の状態を発見した時に、ＵＳＢライン上のリセットを検出し、自動的にＵＳＢ機器のリセットを実行するＵＳＢ機器も提案されている（特許文献２参照）。   There has also been proposed a USB device that detects a reset on the USB line and automatically resets the USB device when a communication abnormality is found (see Patent Document 2).

特開２００３−１３１９５６号公報JP 2003-131956 A 特開２００２−３７３０３６号公報JP 2002-373036 A

しかし、専用回線を介してリセットする方法では、別途専用回線を設けることによる大幅なコスト増が伴うと共に、汎用ＵＳＢ機器を改造しなければならないという問題がある。   However, the method of resetting via a dedicated line has a problem in that a general-purpose USB device must be modified along with a significant increase in cost due to the provision of a separate dedicated line.

また、ＵＳＢライン上のリセットを検出し自動的にＵＳＢ機器のリセットを実行する方法では、ＵＳＢ回線上にリセットが入れば必ずＵＳＢ機器がリセットを実行するため、ＵＳＢの通信品質を損なうことになる。   In addition, in the method of detecting reset on the USB line and automatically resetting the USB device, the USB device always resets when the reset is entered on the USB line, which impairs the USB communication quality. .

またこの場合、ＵＳＢライン上のリセットにより強制的にリセットが入ってしまうため、付帯的に状態を監視してリセット又は省エネ等を切替えることができない問題がある。   Further, in this case, since reset is forcibly entered by reset on the USB line, there is a problem that it is not possible to monitor the state and switch reset or energy saving.

この発明は、上述した問題に鑑み、ホストからのリセットに基づいて強制動作を実行できるＵＳＢ機器、及びＵＳＢ接続システムを提供し、内部通信障害の復旧や省エネモードからの復旧等の強制動作を可能とすることで可用性を向上することを目的とする。   In view of the above-described problems, the present invention provides a USB device and a USB connection system that can execute a forced operation based on a reset from a host, and can perform a forced operation such as recovery from an internal communication failure or recovery from an energy saving mode. The purpose is to improve availability.

この発明は、通常モードでは機器全体の制御動作を実行すると共に、省エネモードではその動作を停止するＣＰＵと、ＵＳＢケーブルを介してホスト装置とデータ通信するＵＳＢ通信手段を備え、前記ＵＳＢ通信手段を介して前記ホスト装置から受信するリセット信号に基づいて前記ＣＰＵ及び前記ＵＳＢ通信手段をリセットするＵＳＢ機器であって、前記ＣＰＵの前記通常モード及び前記省エネモードを監視すると共に、該ＣＰＵに供給するクロック信号の切り替えにより両モード間を状態遷移させる状態監視回路を備え、さらに状態監視回路は、前記ＵＳＢ通信手段を介して前記リセット信号を受信したとき、前記ＣＰＵが前記省エネモードの場合には、該ＣＰＵを前記通常モードへ状態遷移させる一方、前記ＣＰＵが前記通常モードの場合には、該ＣＰＵ及び前記ＵＳＢ通信手段をリセットさせる信号をリセット回路に送信するＵＳＢ機器であることを特徴とする。   The present invention includes a CPU that executes the control operation of the entire device in the normal mode and stops the operation in the energy saving mode, and a USB communication unit that performs data communication with a host device via a USB cable. A USB device that resets the CPU and the USB communication unit based on a reset signal received from the host device via the clock, and monitors the normal mode and the energy saving mode of the CPU and supplies the CPU with the clock A state monitoring circuit that makes a state transition between the two modes by switching signals; and the state monitoring circuit receives the reset signal via the USB communication means, and when the CPU is in the energy saving mode, The CPU makes a transition to the normal mode while the CPU is in the normal mode. Expediently, characterized in that it is a USB device that transmits a signal for resetting the CPU and the USB communication unit to reset the circuit.

前記ＵＳＢ通信手段は、ＵＳＢデバイスコントローラ等、ＵＳＢ規格を使用して通信する手段で構成することを含む。   The USB communication means includes means for communicating using a USB standard, such as a USB device controller.

前記構成により、ＵＳＢ機器はリセット信号に基づいてリセットを実行することができる。従って、例えばＵＳＢ機器全体のハードリセット等を行うことができ、可用性を高めることができる。   With the above configuration, the USB device can execute a reset based on the reset signal. Therefore, for example, a hard reset of the entire USB device can be performed and the availability can be increased.

また、通常状態での強制動作と省エネ状態での強制動作を分けることができ、省エネ状態の際にハードリセット等のリセット動作を行うことを防止することができる。   Further, the forced operation in the normal state and the forced operation in the energy saving state can be separated, and a reset operation such as a hard reset can be prevented in the energy saving state.

またこの発明は、前記ホスト装置は、請求項１に記載のＵＳＢ機器とＵＳＢケーブルを介してデータ通信するＵＳＢ通信手段と、制御処理を実行する制御手段とを備え、前記制御手段は、前記ＵＳＢ機器との通信エラー発生の際に前記ＵＳＢ機器に対して前記リセット信号を送信するリセット信号送信処理と、所定時間が経過しても通信エラーが解消しなかった場合に再度前記リセット信号を送信するリトライ処理とを実行するホスト装置であって、該ホスト装置と、前記ＵＳＢ機器とをＵＳＢケーブルで接続したＵＳＢ接続システムとすることができる。
これにより、ホスト装置がＵＳＢ機器の障害を確実に復旧することができる。 Further, according to the present invention, the host device includes a USB communication unit that performs data communication with the USB device according to claim 1 via a USB cable, and a control unit that executes control processing. The control unit includes the USB device. A reset signal transmission process for transmitting the reset signal to the USB device when a communication error occurs with the device, and the reset signal is transmitted again when the communication error is not resolved even after a predetermined time elapses. A host device that executes retry processing, and can be a USB connection system in which the host device and the USB device are connected by a USB cable.
Thereby, the host device can reliably recover from the failure of the USB device.

これにより、例えばホストとＡＴＭ間（ＵＳＢ機器）の通信、パーソナルコンピュータ（ホスト）とスキャナやプリンタ等（ＵＳＢ機器）との通信等、ＵＳＢを利用した接続でＵＳＢ機器に強制動作を実行させることができ、確実なリセット処理や状態遷移処理等を行うことができる。   As a result, the USB device can be forced to execute a connection using a USB connection such as communication between the host and ATM (USB device), communication between a personal computer (host) and a scanner, printer, or the like (USB device). Reliable reset processing and state transition processing can be performed.

この発明により、ホストからのリセットに基づいてＵＳＢ機器にリセット動作を強制実行させることができ、内部通信障害の復旧等によって可用性を向上することができる。   According to the present invention, the USB device can be forcibly executed based on a reset from the host, and availability can be improved by recovery from an internal communication failure or the like.

この発明の一実施形態を以下図面と共に説明する。
まず、図１に示す全体構成のブロック図と共に、ホスト１０とＵＳＢ機器３０を接続して構成するＵＳＢ接続システム１について説明する。 An embodiment of the present invention will be described with reference to the drawings.
First, the USB connection system 1 configured by connecting the host 10 and the USB device 30 will be described with a block diagram of the overall configuration shown in FIG.

この実施形態では、ＵＳＢ機器３０としてＡＴＭ（現金払預機）を用い、ホスト１０として上記ＡＴＭの上位装置となるホストマシンを用いた現金払預システムにＵＳＢ接続システム１を導入している。   In this embodiment, an ATM (cash deposit machine) is used as the USB device 30 and the USB connection system 1 is introduced into a cash deposit system using a host machine that is a host device of the ATM as the host 10.

ＵＳＢ接続システム１は、パーソナルコンピュータ（ＰＣ）で構成するホスト１０と、ＵＳＢ機器３０とをＵＳＢケーブル２５で接続して構成している。   The USB connection system 1 is configured by connecting a host 10 composed of a personal computer (PC) and a USB device 30 with a USB cable 25.

ホスト１０とＵＳＢ機器３０とを接続するＵＳＢケーブル２５の間には、ＵＳＢハブ２０を介在させ、複数のＵＳＢ機器３０をＵＳＢハブ２０に接続できるようにしている。これにより、１つのホスト１０で複数のＵＳＢ機器３０を制御できるようにしている。   A USB hub 20 is interposed between the USB cable 25 connecting the host 10 and the USB device 30 so that a plurality of USB devices 30 can be connected to the USB hub 20. As a result, a plurality of USB devices 30 can be controlled by a single host 10.

ホスト１０は、ＵＳＢケーブル２５を介してＵＳＢ機器３０に信号の送受信を行うＵＳＢホストコントローラ１１を備えている。なお、ホスト１０はパーソナルコンピュータであるから、この他にも構成要素として図示省略する制御装置（ＣＰＵ）、記憶装置（ハードディスク）、入力装置（マウス、キーボード）、及び表示装置（液晶ディスプレイ又はＣＲＴディスプレイ）を備えていることは周知のとおりである。   The host 10 includes a USB host controller 11 that transmits and receives signals to and from the USB device 30 via the USB cable 25. Since the host 10 is a personal computer, other components such as a control device (CPU), a storage device (hard disk), an input device (mouse, keyboard), and a display device (liquid crystal display or CRT display) not shown in the figure are also included. It is well-known that it is provided.

ＵＳＢケーブル２５は、ＵＳＢ規格によるデータ電送を行うケーブルであり、図示省略するＶＢＵＳ、Ｄ＋、Ｄ−、ＧＮＤの４つのラインで構成している。なお、ＶＢＵＳが電源供給を行い、Ｄ＋及びＤ−が信号送受信を行うことは周知のとおりである。   The USB cable 25 is a cable for performing data transmission according to the USB standard, and is configured by four lines of VBUS, D +, D−, and GND (not shown). As is well known, VBUS supplies power and D + and D- transmit and receive signals.

ＵＳＢ機器３０は、通信部３１ａと検出部３１ｂからなるＵＳＢデバイスコントローラ３１、ＣＰＵ３２、リセット回路３３、及び状態監視回路３４を備えている。   The USB device 30 includes a USB device controller 31, which includes a communication unit 31a and a detection unit 31b, a CPU 32, a reset circuit 33, and a state monitoring circuit 34.

ＵＳＢデバイスコントローラ３１は、ＵＳＢケーブル２５を介してホスト１０との通信を司る通信部３１ａと、ホスト１０から送信されるソフトリセット信号（ＳＥ０）を検知して出力する検出部３１ｂとで構成する。   The USB device controller 31 includes a communication unit 31a that manages communication with the host 10 via the USB cable 25, and a detection unit 31b that detects and outputs a soft reset signal (SE0) transmitted from the host 10.

なお、前記通信部３１ａと検出部３１ｂは、分割して別個に設け、該通信部３１ａと検出部３１ｂとを接続する構成としても良い。
また、ソフトリセット信号（ＳＥ０）は、ホスト１０がＵＳＢケーブル２５内の信号線であるＤ＋，Ｄ−の両方に０Ｖを一定時間以上出力する状態を指す。 The communication unit 31a and the detection unit 31b may be divided and provided separately to connect the communication unit 31a and the detection unit 31b.
The soft reset signal (SE0) indicates a state in which the host 10 outputs 0 V to both D + and D− that are signal lines in the USB cable 25 for a predetermined time or more.

ＣＰＵ３２は、ＵＳＢ機器３０の主制御部であり、ＵＳＢ機器３０全体の各種制御動作を実行する。省エネモードでは動作を停止する。   The CPU 32 is a main control unit of the USB device 30 and executes various control operations of the entire USB device 30. The operation stops in the energy saving mode.

リセット回路３３は、状態監視回路３４からハードリセット信号を受信すると、ＣＰＵ３２を含めてＵＳＢ機器３０全体にハードリセットをかける。   When the reset circuit 33 receives the hard reset signal from the state monitoring circuit 34, the reset circuit 33 applies a hard reset to the entire USB device 30 including the CPU 32.

状態監視回路３４は、ＣＰＵ３２から省エネ指示信号及び省エネクリア信号を受信してＣＰＵ３２の状態を監視する。ＵＳＢデバイスコントローラ３１の検出部３１ｂからソフトリセット検出信号を受信すると、ＣＰＵ３２の状態によって、リセット回路３３にハードリセット信号を送信するか、ＣＰＵ３２に省エネ解除信号を送信するかいずれか一方の処理を行う。   The state monitoring circuit 34 receives the energy saving instruction signal and the energy saving clear signal from the CPU 32 and monitors the state of the CPU 32. When a soft reset detection signal is received from the detection unit 31b of the USB device controller 31, either a hard reset signal is transmitted to the reset circuit 33 or an energy saving release signal is transmitted to the CPU 32 depending on the state of the CPU 32. .

なお、ＵＳＢ機器３０はＡＴＭであるから、制御装置（ＣＰＵ３２）に加えて、図示省略する記憶装置（ハードディスク）、入力装置（タッチパネル）、表示装置（液晶ディスプレイ又はＣＲＴディスプレイ）、及び現金処理装置（貨幣の真偽判別及び金種判別を実行）を備えていることは周知のとおりである。   Since the USB device 30 is an ATM, in addition to the control device (CPU 32), a storage device (hard disk), an input device (touch panel), a display device (liquid crystal display or CRT display), and a cash processing device (not shown) are shown. It is well known that it is equipped with (determination of authenticity and denomination of money).

以上の構成により、ＵＳＢ機器３０は、ホスト１０から受信するソフトリセット信号という一種類の信号に対し、ＣＰＵ３２の状態に応じてハードリセット処理又は省エネ解除処理という複数の処理から１つの処理を選択して実行することができる。   With the above configuration, the USB device 30 selects one process from a plurality of processes such as a hard reset process or an energy saving cancellation process, depending on the state of the CPU 32, for one type of signal called a soft reset signal received from the host 10. Can be executed.

次に、図２に示すタイミングチャート図、及び図３、図４に示す処理フロー図と共に、ＵＳＢ機器３０の動作について説明する。   Next, the operation of the USB device 30 will be described with reference to the timing chart shown in FIG. 2 and the processing flowcharts shown in FIGS.

まず、ホスト１０がソフトリセット信号（ＳＥ０）を出力し、タイミングＡに示すようにＵＳＢデバイスコントローラ３１が該ソフトリセット信号を受信すると、タイミングＢに示すように検出部３１ｂがソフトリセット検出信号を出力する。   First, when the host 10 outputs a soft reset signal (SE0) and the USB device controller 31 receives the soft reset signal as shown at timing A, the detection unit 31b outputs a soft reset detection signal as shown at timing B. To do.

状態監視回路３４は、図３に示すように上記ソフトリセット信号を受信するまで待機しており、ソフトリセット信号を検出すると（ステップｎ１）、省エネ指示（図２）の状態を確認してＣＰＵステータス（図２）が通常モードか確認する（ステップｎ２）。   As shown in FIG. 3, the state monitoring circuit 34 stands by until the soft reset signal is received. When the soft reset signal is detected (step n1), the state of the energy saving instruction (FIG. 2) is confirmed to check the CPU status. It is confirmed whether (FIG. 2) is a normal mode (step n2).

通常モードであれば（ステップｎ２：ＹＥＳ）、ハードリセット処理として、タイミングＣ（図２）にてハードリセット信号をリセット回路３３に出力し、リセット回路３３から一定時間全体リセットを出力してハードリセットを行い（ステップｎ３）、処理を終了する。   If it is the normal mode (step n2: YES), as a hard reset process, a hard reset signal is output to the reset circuit 33 at timing C (FIG. 2), and an entire reset is output from the reset circuit 33 for a fixed time. (Step n3), and the process ends.

ハードリセット実行から一定時間が経過すると、タイミングＤ（図２）に示すように通常モードに復旧する。   When a certain period of time has elapsed since the execution of the hard reset, the normal mode is restored as shown in timing D (FIG. 2).

省エネモードへの遷移は、タイミングＥ（図２）に示すようにホスト１０から省エネコマンドを受信して行う。   The transition to the energy saving mode is performed by receiving an energy saving command from the host 10 as shown in the timing E (FIG. 2).

すなわち、図４の処理フロー図に示すように、省エネ状態への遷移指示のコマンドを受信すると（ステップｓ１：ＹＥＳ）、タイミングＦでＣＰＵ３２が状態監視回路３４に省エネ指示信号を送信する（ステップｓ２）。   That is, as shown in the process flow diagram of FIG. 4, when a command for instructing transition to an energy saving state is received (step s1: YES), the CPU 32 transmits an energy saving instruction signal to the state monitoring circuit 34 at timing F (step s2). ).

タイミングＧでウォッチドックタイマをＥｎａｂｌｅからＤｉｓｅｎａｂｌｅに切替え、これと共にシステムＣＬＫを停止する。
このようにして省エネモードに遷移し（ステップｓ３）、処理を終了する。 At timing G, the watchdog timer is switched from Enable to Disable, and the system CLK is stopped at the same time.
In this way, the mode is changed to the energy saving mode (step s3), and the process is terminated.

省エネモード中に、タイミングＨに示すようにホスト１０からソフトリセットを受信した場合、すなわち図３のステップｎ２でＣＰＵステータスが通常モードでなかった場合は（ステップｎ２：ＮＯ）、通常モードに遷移する遷移処理を実行する。   When a soft reset is received from the host 10 as shown at timing H during the energy saving mode, that is, when the CPU status is not the normal mode at step n2 in FIG. 3 (step n2: NO), the mode is changed to the normal mode. Execute transition processing.

該遷移処理では、まずタイミングＪ（図２）に示すようにウォッチドッグタイマをＥｎａｂｌｕｅにしてシステムＣＬＫを起動する。   In this transition process, first, the system CLK is started with the watchdog timer set to Enable as shown in timing J (FIG. 2).

タイミングＫ（図２）に示すように省エネ解除信号を出力し（ステップｎ４）、タイミングＬ（図２）に示すように省エネ指示をクリアして通常モードに遷移する（ステップｎ５）。   As shown in timing K (FIG. 2), an energy saving cancellation signal is output (step n4), and as shown in timing L (FIG. 2), the energy saving instruction is cleared and a transition is made to the normal mode (step n5).

以上の動作により、ホスト１０は、ＵＳＢ機器３０から正常な応答が得られなかった場合、ソフトリセット信号（ＳＥ０）を送信するだけで、ＵＳＢ機器３０を応答可能に復旧させることができる。   With the above operation, when the host 10 cannot obtain a normal response from the USB device 30, the host 10 can recover the USB device 30 so that it can respond only by transmitting the soft reset signal (SE0).

すなわち、検出部３１ｂが出力するソフトリセット検出信号により、状態監視回路３４は、ＣＰＵ３２が通常モードであればＵＳＢ機器３０全体のハードリセットを実行し、ＣＰＵ３２が省エネモードであれば通常モードに遷移する。   That is, according to the soft reset detection signal output from the detection unit 31b, the state monitoring circuit 34 performs a hard reset of the entire USB device 30 if the CPU 32 is in the normal mode, and transitions to the normal mode if the CPU 32 is in the energy saving mode. .

これにより、ＣＰＵ３２が省エネモードであるためにホスト１０に応答しなかった場合でも、ハードリセットがかかってしまうことを防止し、最適な動作でＵＳＢ機器３０がホスト１０に応答できる状態へ復旧することができる。   As a result, even when the CPU 32 does not respond to the host 10 because it is in the energy saving mode, a hard reset is prevented and the USB device 30 is restored to a state where it can respond to the host 10 with an optimal operation. Can do.

また、検出部３１ｂからのソフトリセット検出信号によって復旧を行うため、図５の表に示すように、殆どの障害状態から復旧することが可能となる。   Further, since the recovery is performed by the soft reset detection signal from the detection unit 31b, it is possible to recover from almost any failure state as shown in the table of FIG.

具体的には、ＵＳＢホストコントローラ１１が正常であれば、ＣＰＵ３２が正常か暴走かに関わらず、復旧を行うことができる。
また、ＵＳＢホストコントローラ１１が暴走又はハングアップしていても、ソフトリセット検出信号（例えばＩＮＩ１）が出力可能な状態であれば、ＣＰＵ３２が正常か暴走かに関わらず、復旧を行うことができる。 Specifically, if the USB host controller 11 is normal, recovery can be performed regardless of whether the CPU 32 is normal or runaway.
Even if the USB host controller 11 runs away or hangs up, recovery can be performed regardless of whether the CPU 32 is normal or runaway as long as a soft reset detection signal (for example, INI1) can be output.

また、ＵＳＢホストコントローラ１１は正常であるが電送異常や回線接続断が生じている場合は、ＣＰＵ３２が正常であれば復旧を行うことができる。
このような多様なケースに対応することで大抵の場合は復旧でき、可用性を十分高めることができる。 Further, when the USB host controller 11 is normal but a power transmission abnormality or a line connection disconnection occurs, the recovery can be performed if the CPU 32 is normal.
By dealing with such various cases, it is possible to recover in most cases and sufficiently increase availability.

また、ホスト１０の制御装置には、ＵＳＢ機器３０へのソフトリセット信号の後、一定時間が経過してもＵＳＢ機器３０と正常通信が出来なかった場合、再度ソフトリセット信号を送信するリトライ処理を設定すると良い。
このリトライ処理は、２回又は３回等、所定の回数に設定しておくと良い。
これにより、ＵＳＢ機器３０のＣＰＵ３２の暴走によってたまたまＵＳＢ機器３０のハードリセット等が出来なかった場合に対応することができる。 In addition, the control device of the host 10 performs a retry process of transmitting a soft reset signal again if normal communication with the USB device 30 is not possible after a certain time has elapsed after the soft reset signal to the USB device 30. It is good to set.
This retry process may be set to a predetermined number of times, such as twice or three times.
As a result, it is possible to cope with a case where the hardware reset or the like of the USB device 30 does not happen due to the CPU 32 of the USB device 30 running away.

すなわち、暴走したＣＰＵ３２が、検出部３１ｂがソフトリセット検出信号を出力した直後に割込みをクリアしてしまった場合、状態監視回路３４（若しくは割込み検知回路）はソフトリセット検出信号を受信することができない。
しかし、これはタイミングに関わる偶然によって発生するため、リトライにより再実行すれば、次は正常にＵＳＢ機器３０のハードリセット等を行うことができる可能性が高く、確実にＵＳＢ機器３０の復旧を行うことができる。
このように、同一動作をリトライして繰り返すことにより、確実にＵＳＢ機器３０を復旧させることができる。 That is, if the runaway CPU 32 clears the interrupt immediately after the detection unit 31b outputs the soft reset detection signal, the state monitoring circuit 34 (or the interrupt detection circuit) cannot receive the soft reset detection signal. .
However, since this occurs due to an accident related to timing, if it is re-executed by retry, there is a high possibility that the USB device 30 can be normally reset hard, and the USB device 30 is reliably restored. be able to.
In this way, the USB device 30 can be reliably restored by retrying and repeating the same operation.

また、状態監視回路３４は、検出部３１ｂからソフトリセット検出信号を受信する構成としたが、検出部３１ｂにソフトリセットの有無を取得しに行く構成としても良い。   Further, although the state monitoring circuit 34 is configured to receive the soft reset detection signal from the detection unit 31b, the state monitoring circuit 34 may be configured to acquire the presence or absence of a soft reset from the detection unit 31b.

また、ＵＳＢ機器３０は、乗車券の販売等を行う券売機、又は、駅の入退場規制を行う駅改札機等、ホストに接続して使用する他の機器としても良い。   In addition, the USB device 30 may be another device used by connecting to a host, such as a ticket vending machine that sells a ticket or a station ticket gate that controls entrance / exit of a station.

この発明の構成と、上述の実施形態との対応において、
この発明の制御手段は、実施形態のホスト１０の制御装置に対応し、
以下同様に、
ホストのＵＳＢ通信手段は、ＵＳＢホストコントローラ１１に対応し、
ＵＳＢ機器のＵＳＢ通信手段は、ＵＳＢデバイスコントローラ３１に対応し、
クロック信号はシステムＣＬＫに対応するも、
この発明は、上述の実施形態の構成のみに限定されるものではなく、多くの実施の形態を得ることができる。 In correspondence between the configuration of the present invention and the above-described embodiment,
The control means of the present invention corresponds to the control device of the host 10 of the embodiment,
Similarly,
The USB communication means of the host corresponds to the USB host controller 11,
The USB communication means of the USB device corresponds to the USB device controller 31,
The clock signal corresponds to the system CLK,
The present invention is not limited only to the configuration of the above-described embodiment, and many embodiments can be obtained.

ＵＳＢ接続システムの全体構成を示すブロック図。The block diagram which shows the whole structure of a USB connection system. 動作のタイミングを示すタイミングチャート図。The timing chart figure which shows the timing of operation | movement. ＵＳＢ機器の状態監視回路の動作を示す処理フロー図。The processing flowchart which shows operation | movement of the state monitoring circuit of USB apparatus. ＵＳＢ機器の状態監視回路の動作を示す処理フロー図。The processing flowchart which shows operation | movement of the state monitoring circuit of USB apparatus. ＵＳＢ機器の状態による復旧可否を表で示す図。The figure which shows the recovery possibility by a state of USB apparatus with a table | surface.

１…ＵＳＢ接続システム
１０…ホスト
１１…ＵＳＢホストコントローラ
２５…ＵＳＢケーブル
３０…ＵＳＢ機器
３１…ＵＳＢデバイスコントローラ
３２…ＣＰＵ
３３…リセット回路 DESCRIPTION OF SYMBOLS 1 ... USB connection system 10 ... Host 11 ... USB host controller 25 ... USB cable 30 ... USB apparatus 31 ... USB device controller 32 ... CPU
33 ... Reset circuit

Claims (2)

通常モードでは機器全体の制御動作を実行すると共に、省エネモードではその動作を停止するＣＰＵと、
ＵＳＢケーブルを介してホスト装置とデータ通信するＵＳＢ通信手段を備え、
前記ＵＳＢ通信手段を介して前記ホスト装置から受信するリセット信号に基づいて前記ＣＰＵ及び前記ＵＳＢ通信手段をリセットするＵＳＢ機器であって、
前記ＣＰＵの前記通常モード及び前記省エネモードを監視すると共に、該ＣＰＵに供給するクロック信号の切り替えにより両モード間を状態遷移させる状態監視回路を備え、
さらに状態監視回路は、前記ＵＳＢ通信手段を介して前記リセット信号を受信したとき、
前記ＣＰＵが前記省エネモードの場合には、該ＣＰＵを前記通常モードへ状態遷移させる一方、
前記ＣＰＵが前記通常モードの場合には、該ＣＰＵ及び前記ＵＳＢ通信手段をリセットさせる信号をリセット回路に送信することを特徴とする
ＵＳＢ機器。 In the normal mode, the control operation of the entire device is executed, and in the energy saving mode, the CPU stops the operation,
USB communication means for data communication with the host device via the USB cable,
A USB device that resets the CPU and the USB communication means based on a reset signal received from the host device via the USB communication means;
A state monitoring circuit that monitors the normal mode and the energy-saving mode of the CPU and changes the state between both modes by switching a clock signal supplied to the CPU,
Furthermore, when the state monitoring circuit receives the reset signal via the USB communication means,
When the CPU is in the energy saving mode, the CPU makes a state transition to the normal mode,
A USB device, wherein when the CPU is in the normal mode, a signal for resetting the CPU and the USB communication means is transmitted to a reset circuit. 前記ホスト装置は、
請求項１に記載のＵＳＢ機器とＵＳＢケーブルを介してデータ通信するＵＳＢ通信手段と、
制御処理を実行する制御手段とを備え、
前記制御手段は、
前記ＵＳＢ機器との通信エラー発生の際に前記ＵＳＢ機器に対して前記リセット信号を送信するリセット信号送信処理と、
所定時間が経過しても通信エラーが解消しなかった場合に再度前記リセット信号を送信するリトライ処理とを実行するホスト装置であって、
該ホスト装置と、前記ＵＳＢ機器とをＵＳＢケーブルで接続した
ＵＳＢ接続システム。 The host device is
USB communication means for performing data communication with the USB device according to claim 1 via a USB cable;
Control means for executing control processing,
The control means includes
A reset signal transmission process for transmitting the reset signal to the USB device when a communication error occurs with the USB device;
A host device that executes a retry process for transmitting the reset signal again when a communication error is not resolved even after a predetermined time has elapsed,
A USB connection system in which the host device and the USB device are connected by a USB cable.
JP2010187146A 2010-08-24 2010-08-24 Usb device and usb connection system Pending JP2011008819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010187146A JP2011008819A (en) 2010-08-24 2010-08-24 Usb device and usb connection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187146A JP2011008819A (en) 2010-08-24 2010-08-24 Usb device and usb connection system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004175167A Division JP4878740B2 (en) 2004-06-14 2004-06-14 USB device and USB connection system

Publications (1)

Publication Number Publication Date
JP2011008819A true JP2011008819A (en) 2011-01-13

Family

ID=43565299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010187146A Pending JP2011008819A (en) 2010-08-24 2010-08-24 Usb device and usb connection system

Country Status (1)

Country Link
JP (1) JP2011008819A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009400A (en) * 2014-06-25 2016-01-18 富士通株式会社 Monitoring device, information processing system and monitoring method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291634A (en) * 1991-03-20 1992-10-15 Matsushita Electric Works Ltd Fault detecting circuit for microcomputer
JP2000114935A (en) * 1998-10-02 2000-04-21 Nec Corp Sequential circuit
JP2000330426A (en) * 1999-05-17 2000-11-30 Hitachi Ltd Electrophotographic device
JP2002190807A (en) * 2000-12-21 2002-07-05 Konica Corp Data communication system, data communication method, data communication unit and storage medium
JP2002318646A (en) * 2001-04-24 2002-10-31 Sony Corp Information processor and information processing method
JP2004126753A (en) * 2002-09-30 2004-04-22 Y E Data Inc Reset processing method for usb compatible device
JP2004142187A (en) * 2002-10-23 2004-05-20 Brother Ind Ltd Image forming apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291634A (en) * 1991-03-20 1992-10-15 Matsushita Electric Works Ltd Fault detecting circuit for microcomputer
JP2000114935A (en) * 1998-10-02 2000-04-21 Nec Corp Sequential circuit
JP2000330426A (en) * 1999-05-17 2000-11-30 Hitachi Ltd Electrophotographic device
JP2002190807A (en) * 2000-12-21 2002-07-05 Konica Corp Data communication system, data communication method, data communication unit and storage medium
JP2002318646A (en) * 2001-04-24 2002-10-31 Sony Corp Information processor and information processing method
JP2004126753A (en) * 2002-09-30 2004-04-22 Y E Data Inc Reset processing method for usb compatible device
JP2004142187A (en) * 2002-10-23 2004-05-20 Brother Ind Ltd Image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009400A (en) * 2014-06-25 2016-01-18 富士通株式会社 Monitoring device, information processing system and monitoring method

Similar Documents

Publication Publication Date Title
CN104050061B (en) A kind of Based PC Ie bus many master control board redundancies standby system
JP4558519B2 (en) Information processing apparatus and system bus control method
JP4646859B2 (en) USB device and USB connection system
EP2924538B1 (en) Computer system and method for its operation
US9552048B2 (en) Electronic system in which USB device can inform occurrence of event to host device without receiving status request from host device
US20150029537A1 (en) Information processing apparatus, method for controlling the same, and program
JP4878740B2 (en) USB device and USB connection system
US20110202692A1 (en) Computer peripheral apparatus
US20120083212A1 (en) Data transmitting system and data transmitting method
JP2011008819A (en) Usb device and usb connection system
JPH11191026A (en) Device and method for discriminating power source and hardware faults
US20140115349A1 (en) Computer apparatus and wake-up method thereof
JP5214641B2 (en) Universal serial bus host device and program
JP6089766B2 (en) Information processing system and failure processing method for information processing apparatus
JP6166668B2 (en) Power supply control circuit and electronic device
KR101351703B1 (en) Terminal device and power control device
JP4501484B2 (en) Electronic device shutdown method
WO2011088753A1 (en) Method for managing power supply of display and display
CN103186223A (en) Computer device and detection method for external daughterboard
JP2018068041A (en) Function extension device, electronic circuit, electronic system and power control program
CN101794166A (en) Drive and computer
JP2008139983A (en) Information processor
JP5682007B2 (en) Electronic equipment
JP6958110B2 (en) Information processing equipment and programs
JP5939878B2 (en) Display control apparatus and display control method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913